JPS6017962A - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPS6017962A JPS6017962A JP12459483A JP12459483A JPS6017962A JP S6017962 A JPS6017962 A JP S6017962A JP 12459483 A JP12459483 A JP 12459483A JP 12459483 A JP12459483 A JP 12459483A JP S6017962 A JPS6017962 A JP S6017962A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gate electrode
- electrode
- semiconductor layer
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract 5
- 239000004065 semiconductor Substances 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 239000010408 film Substances 0.000 claims 1
- 230000007423 decrease Effects 0.000 abstract description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 13
- 239000004020 conductor Substances 0.000 description 3
- 125000005843 halogen group Chemical group 0.000 description 2
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 2
- 229910004613 CdTe Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 125000001153 fluoro group Chemical group F* 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［技術分野］
本発明は３Ｉ；膜Ｉ・ランジスタ（ＴＰＴ）に関する。
［従来技術］
ＴＰＴはたとえば表示装置の駆動用電気回路として広く
利用されている。 この様な表示装置として液晶表示装
置が例示できる。 液晶表示装置は一般に２枚の基板に
より液晶をはさみ込んだ構造をイ１する。 この基板の
液晶側には電極その他の素子が形成されており、該素子
により液晶の状態を制御することにより表示が行なわれ
る。 ２枚のノル板のうちの一方に（Ｊ゛その表面−１
−に一様に電極が形成され、他方にはその表面トに適宜
の形状をもつ小ブロツクパターン（画素）の電極が複数
個形成される。 ＨＨ５年、画素電極側のノ、（板表面
）−に各画素＋ｙに駆動を行うだめのＴＰＴを設けるこ
とが行なわれている。
利用されている。 この様な表示装置として液晶表示装
置が例示できる。 液晶表示装置は一般に２枚の基板に
より液晶をはさみ込んだ構造をイ１する。 この基板の
液晶側には電極その他の素子が形成されており、該素子
により液晶の状態を制御することにより表示が行なわれ
る。 ２枚のノル板のうちの一方に（Ｊ゛その表面−１
−に一様に電極が形成され、他方にはその表面トに適宜
の形状をもつ小ブロツクパターン（画素）の電極が複数
個形成される。 ＨＨ５年、画素電極側のノ、（板表面
）−に各画素＋ｙに駆動を行うだめのＴＰＴを設けるこ
とが行なわれている。
ＴＰＴとしては、従来たとえば第１〜４図に示される様
な構凸のものが使用されている。 ここで、第１図は一
従来例の液晶表示装置のＴＦＴ部の平面図であり、第２
図はそのＩＴ−ＩＩ断面図である。 また、第３図は他
の従来例の液晶表示装置のＴＦＴ部の１Ｌ面図であり、
第４図はそのＴＶ−ＴＶ断面図である。 第１〜４図に
おいて、Ｓはカラス板等の′）１（板であり、ｌはゲー
ト電極であり、２はＴＰＴの半導体層であり、３はソー
ス電極であり、４はドレイン電極であり、５は絶縁層で
ある。 尚、１０は液晶表示装置の画素命極である。
な構凸のものが使用されている。 ここで、第１図は一
従来例の液晶表示装置のＴＦＴ部の平面図であり、第２
図はそのＩＴ−ＩＩ断面図である。 また、第３図は他
の従来例の液晶表示装置のＴＦＴ部の１Ｌ面図であり、
第４図はそのＴＶ−ＴＶ断面図である。 第１〜４図に
おいて、Ｓはカラス板等の′）１（板であり、ｌはゲー
ト電極であり、２はＴＰＴの半導体層であり、３はソー
ス電極であり、４はドレイン電極であり、５は絶縁層で
ある。 尚、１０は液晶表示装置の画素命極である。
以［−の如きＴＰＴにおいて、半導体層が光導゛重性を
有する場合には、半導体層に外部から光が照１＋される
と照射光の強さによって動作特性（ｌ・ランジスタ特性
）が変化してしまう場合があった。
有する場合には、半導体層に外部から光が照１＋される
と照射光の強さによって動作特性（ｌ・ランジスタ特性
）が変化してしまう場合があった。
このため、半導体層にはできるだけ光をあてない様にす
ることが望ましく、特別に遮光層を設けることも行われ
ている。 即ち、既に半導体層に光が照則されない様に
半導体層のゲート電極側とその反対の側に遮光層を設け
ることが提案されている。 しかしながら、ゲート電極
側に特別の遮光層を設けることには次の様な問題がある
。 即ち、ＴＰＴにおいてＩま一１！導体層２に対応し
てその−１，力又は下方に金属たとえばアルミニウム又
はモリブデン等によって形成されたゲート電極１が形成
され、このケート電極ｌによりある程度の遮光性が得ら
れるので、更にその−１一方又は下方に特別の遮光層を
設けることはいたずらに構造を複雑化することになる。
ることが望ましく、特別に遮光層を設けることも行われ
ている。 即ち、既に半導体層に光が照則されない様に
半導体層のゲート電極側とその反対の側に遮光層を設け
ることが提案されている。 しかしながら、ゲート電極
側に特別の遮光層を設けることには次の様な問題がある
。 即ち、ＴＰＴにおいてＩま一１！導体層２に対応し
てその−１，力又は下方に金属たとえばアルミニウム又
はモリブデン等によって形成されたゲート電極１が形成
され、このケート電極ｌによりある程度の遮光性が得ら
れるので、更にその−１一方又は下方に特別の遮光層を
設けることはいたずらに構造を複雑化することになる。
ところが、従来のＴＰＴにおいては第１〜４図に示され
る如くゲート電極１の大きさが半導体層２の太きさより
も小さく、従ってゲート電極側のバ光は完全ではなく、
入射光により半導体層２の抵抗（Ｒｏ ｆ ｆ）が低下
する。
る如くゲート電極１の大きさが半導体層２の太きさより
も小さく、従ってゲート電極側のバ光は完全ではなく、
入射光により半導体層２の抵抗（Ｒｏ ｆ ｆ）が低下
する。
また、従来のＴＰＴにおいてはゲート電極１の大きさが
半導体層２の大きさよりも小さいため、両層の間に介在
する絶縁層５のスッテブ力パレージが低下し電極間に短
絡が生じ易くなるという問題もあった。
半導体層２の大きさよりも小さいため、両層の間に介在
する絶縁層５のスッテブ力パレージが低下し電極間に短
絡が生じ易くなるという問題もあった。
［本発明の■的］
本発明は、以トの如き従来技術に鑑み、ＴＰＴにおける
ゲート電極側の遮光性を向上させ動作特性を改良するこ
とをＬｉ的とする。 更に、本発明はＴＰＴの信頼性の
向上ど作製時の歩留りの向−ＬをはかることをもＬｉ的
とする。
ゲート電極側の遮光性を向上させ動作特性を改良するこ
とをＬｉ的とする。 更に、本発明はＴＰＴの信頼性の
向上ど作製時の歩留りの向−ＬをはかることをもＬｉ的
とする。
［本発明の実施例］
第５図に本発明の一実施例であるＴＰＴを有する液晶表
示装置の基板の斜視図を示す。 こ こで、Ｓ、１，２
，３，４．．５及び１０は第１〜４図に関し述べたと同
様の部材である。
示装置の基板の斜視図を示す。 こ こで、Ｓ、１，２
，３，４．．５及び１０は第１〜４図に関し述べたと同
様の部材である。
ＴＰＴを構成する半導体層２としてはたとえばＳｉ、Ｃ
ｄＳ、ＣｄＳｅ、ＣｄＴｅ、Ｔｅ等が用いられ、特に非
晶質、多結晶又は微品質のＳｉが好適に用いられる。
非晶質ＳｉはＨ原子又はハロゲン原子（＃４ｊにＦ原子
）を含むことができる。
ｄＳ、ＣｄＳｅ、ＣｄＴｅ、Ｔｅ等が用いられ、特に非
晶質、多結晶又は微品質のＳｉが好適に用いられる。
非晶質ＳｉはＨ原子又はハロゲン原子（＃４ｊにＦ原子
）を含むことができる。
Ｈ原子又はハロゲン原子はそれぞれ単独で含まれてもよ
いし双方が含まれてもよい。 その含有量は好ましくは
全体で０．０１〜４０原子％、より好ましくは０．０１
〜３０原子％である。
いし双方が含まれてもよい。 その含有量は好ましくは
全体で０．０１〜４０原子％、より好ましくは０．０１
〜３０原子％である。
また、ｌａはグー１１であり、３ａはソース線である。
第６図は第５図の矢印ＯＢ力方向ら見た４７面図であ
り、第７図は第６図の■−■断面図である（但し、第７
図においては液晶表示装置のもう一方の基板Ｓ′、その
表面上に形成された対向電極１１及び絶縁層１２、更に
シール部材１３により基板Ｓ及びＳ′の間に封入された
液晶１４も図示されている）。 これらの図面、特に第
７図から分る様に、ゲート電極１は半導体層２よりも幾
分太きＨに形成されている。 そして、第８図に示され
る如く、基板表面と垂直の方向から見たこれら２つの部
材の寸法及び位置の関係は、半導体層２がゲート電極１
に完全に包含される（即ち、半導体層２がゲート電極１
からはみ出ていない）様になっている。
り、第７図は第６図の■−■断面図である（但し、第７
図においては液晶表示装置のもう一方の基板Ｓ′、その
表面上に形成された対向電極１１及び絶縁層１２、更に
シール部材１３により基板Ｓ及びＳ′の間に封入された
液晶１４も図示されている）。 これらの図面、特に第
７図から分る様に、ゲート電極１は半導体層２よりも幾
分太きＨに形成されている。 そして、第８図に示され
る如く、基板表面と垂直の方向から見たこれら２つの部
材の寸法及び位置の関係は、半導体層２がゲート電極１
に完全に包含される（即ち、半導体層２がゲート電極１
からはみ出ていない）様になっている。
第９〜１２図は本発明のＴＰＴの具体例の断面概略図で
ある。 第９図はゲート電極１が半導体層２に関し基板
Ｓと反対側に設けられた場合のスタガー構造を示し、第
１０図はゲート電極ｌが基板Ｓの側に設けられた場合の
スタガー構造（第５〜７図の場合に相当）を示し、第１
１図はゲート電極１が半導体層２に関し基板Ｓと反対側
に設けられた場合のコプレーナ構造を示し、第１２図は
ゲート電極１が基板Ｓの側に設けられた場合のコプレー
ナ構造を示す。 これらにおいても、基板と垂直の方向
から見たゲート電極ｌと半導体層２との関係は第８図に
示される通りである。
ある。 第９図はゲート電極１が半導体層２に関し基板
Ｓと反対側に設けられた場合のスタガー構造を示し、第
１０図はゲート電極ｌが基板Ｓの側に設けられた場合の
スタガー構造（第５〜７図の場合に相当）を示し、第１
１図はゲート電極１が半導体層２に関し基板Ｓと反対側
に設けられた場合のコプレーナ構造を示し、第１２図は
ゲート電極１が基板Ｓの側に設けられた場合のコプレー
ナ構造を示す。 これらにおいても、基板と垂直の方向
から見たゲート電極ｌと半導体層２との関係は第８図に
示される通りである。
以−１−の如くにしてゲート電極１の大きさ及び位置を
半導体層２を覆う如くに形成することにより、ゲート電
極側から光を照射した際の半導体層２のＲｏｆｆの低下
は従来のＴＰＴに比べ小さくなる。 たとえば、５００
０ルクスの照度において従来のＴＦＴのＲｏｆｆが１０
６Ωに低下したのに対し、本発明のＴＦＴのＲｏｆｆは
１０１２Ωであった。 ゛１′、導体層２のゲート電極
側と反対の側に賠光層を設けることにより遮光は完全と
なる。 更に、ゲート電極１の犬きＳ及び位置を半・ｑ
体層２を覆う如くに形成することにより、両層の間に介
在する絶縁層５のステンプカバレージが従来のＴＰＴに
月りべ良好となる。 たとえば、従来のＴＰＴにおいて
はゲート電極１とソース電極３との間の’ｘ＋ｊＡＲの
発生率が５〜１０％であったのに対し、本発明のＴＰＴ
においては０％であった。
半導体層２を覆う如くに形成することにより、ゲート電
極側から光を照射した際の半導体層２のＲｏｆｆの低下
は従来のＴＰＴに比べ小さくなる。 たとえば、５００
０ルクスの照度において従来のＴＦＴのＲｏｆｆが１０
６Ωに低下したのに対し、本発明のＴＦＴのＲｏｆｆは
１０１２Ωであった。 ゛１′、導体層２のゲート電極
側と反対の側に賠光層を設けることにより遮光は完全と
なる。 更に、ゲート電極１の犬きＳ及び位置を半・ｑ
体層２を覆う如くに形成することにより、両層の間に介
在する絶縁層５のステンプカバレージが従来のＴＰＴに
月りべ良好となる。 たとえば、従来のＴＰＴにおいて
はゲート電極１とソース電極３との間の’ｘ＋ｊＡＲの
発生率が５〜１０％であったのに対し、本発明のＴＰＴ
においては０％であった。
［本発明の効果］
口、にの如く、本発明によればＴＰＴの動作特性を向モ
させることができ、更にＴＰＴの信頼性及び作製時の歩
留りをも向−１−させることができる。
させることができ、更にＴＰＴの信頼性及び作製時の歩
留りをも向−１−させることができる。
第１図及び第３図は従来のＴＰＴの平面図であり、第２
図及び第４図はそれぞれそのＩＩ −ＩＩ及びＩＶ−Ｔ
Ｖ断面図である。 第５図は本発明ＴＰＴを有する液晶
表示装置基板の斜視図であり、第６図はそのＪｉ面図で
あり、第７図はその■−■断面図である。第８図はゲー
ト電極と半導体層との大きさ及び位置の関係を示す平面
図である。 第９〜１２図は本発明］”ＦＴのｌｔｌ’
ｒ面図である。 ■・ゲート電極 １ａ：ゲート線 ２：゛ＩＬ−導体層 ３：ソース電極 ３ａ・ソース線 ４ニドレイン電極 ５・絶縁層 １０；画素電極 １１：対向電極 １２：絶縁層 １３：シール部材 １４：液晶 Ｓ、Ｓ′：基板 第６図 第７図 □ ３ 第８図 ０ 第９図 第１０図 第１１図 第１２図 ２ ピ
図及び第４図はそれぞれそのＩＩ −ＩＩ及びＩＶ−Ｔ
Ｖ断面図である。 第５図は本発明ＴＰＴを有する液晶
表示装置基板の斜視図であり、第６図はそのＪｉ面図で
あり、第７図はその■−■断面図である。第８図はゲー
ト電極と半導体層との大きさ及び位置の関係を示す平面
図である。 第９〜１２図は本発明］”ＦＴのｌｔｌ’
ｒ面図である。 ■・ゲート電極 １ａ：ゲート線 ２：゛ＩＬ−導体層 ３：ソース電極 ３ａ・ソース線 ４ニドレイン電極 ５・絶縁層 １０；画素電極 １１：対向電極 １２：絶縁層 １３：シール部材 １４：液晶 Ｓ、Ｓ′：基板 第６図 第７図 □ ３ 第８図 ０ 第９図 第１０図 第１１図 第１２図 ２ ピ
Claims (1)
- （１）半導体層の大きさ及び配置が基板面に垂直の方向
からみて薄膜トランジスタのゲート電極に完全に包含さ
れる如くであることを特徴、とする、７１す膜トランジ
スタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12459483A JPS6017962A (ja) | 1983-07-11 | 1983-07-11 | 薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12459483A JPS6017962A (ja) | 1983-07-11 | 1983-07-11 | 薄膜トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6017962A true JPS6017962A (ja) | 1985-01-29 |
Family
ID=14889314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12459483A Pending JPS6017962A (ja) | 1983-07-11 | 1983-07-11 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6017962A (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0191468A (ja) * | 1987-10-02 | 1989-04-11 | Hitachi Ltd | 薄膜トランジスタ |
| JPH01152428A (ja) * | 1987-12-09 | 1989-06-14 | Hitachi Ltd | 液晶表示装置 |
| US4990981A (en) * | 1988-01-29 | 1991-02-05 | Hitachi, Ltd. | Thin film transistor and a liquid crystal display device using same |
| US5493129A (en) * | 1988-06-29 | 1996-02-20 | Hitachi, Ltd. | Thin film transistor structure having increased on-current |
| US5528396A (en) * | 1987-06-10 | 1996-06-18 | Hitachi, Ltd. | TFT active matrix liquid crystal display devices with a holding capacitance between the pixel electrode and a scanning signal line |
| US5610738A (en) * | 1990-10-17 | 1997-03-11 | Hitachi, Ltd. | Method for making LCD device in which gate insulator of TFT is formed after the pixel electrode but before the video signal line |
| WO2010067698A1 (en) * | 2008-12-11 | 2010-06-17 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and display device |
| CN101752427A (zh) * | 2008-12-11 | 2010-06-23 | 株式会社半导体能源研究所 | 薄膜晶体管及显示装置 |
| JP2011097103A (ja) * | 2008-09-19 | 2011-05-12 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US9373525B2 (en) | 2008-10-22 | 2016-06-21 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US9660092B2 (en) | 2011-08-31 | 2017-05-23 | Semiconductor Energy Laboratory Co., Ltd. | Oxide semiconductor thin film transistor including oxygen release layer |
| US9711651B2 (en) | 2008-12-26 | 2017-07-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US10079307B2 (en) | 2009-10-21 | 2018-09-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method for the same |
-
1983
- 1983-07-11 JP JP12459483A patent/JPS6017962A/ja active Pending
Cited By (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7196762B2 (en) | 1987-06-10 | 2007-03-27 | Hitachi, Ltd. | TFT active matrix liquid crystal display devices |
| US6384879B2 (en) | 1987-06-10 | 2002-05-07 | Hitachi, Ltd. | Liquid crystal display device including thin film transistors having gate electrodes completely covering the semiconductor |
| US5528396A (en) * | 1987-06-10 | 1996-06-18 | Hitachi, Ltd. | TFT active matrix liquid crystal display devices with a holding capacitance between the pixel electrode and a scanning signal line |
| US5532850A (en) * | 1987-06-10 | 1996-07-02 | Hitachi, Ltd. | TFT active matrix liquid crystal display with gate lines having two layers, the gate electrode connected to the wider layer only |
| US6992744B2 (en) | 1987-06-10 | 2006-01-31 | Hitachi, Ltd. | TFT active matrix liquid crystal display devices |
| US7450210B2 (en) | 1987-06-10 | 2008-11-11 | Hitachi, Ltd. | TFT active matrix liquid crystal display devices |
| US5708484A (en) * | 1987-06-10 | 1998-01-13 | Hitachi, Ltd. | TFT active matrix liquid crystal display devices with two layer gate lines, the first being the same level and material as gate electrodes |
| US6839098B2 (en) | 1987-06-10 | 2005-01-04 | Hitachi, Ltd. | TFT active matrix liquid crystal display devices |
| US5838399A (en) * | 1987-06-10 | 1998-11-17 | Hitachi, Ltd. | TFT active matrix liquid crystal display devices with two layer gate lines, the first being the same level as gate electrodes. |
| US6184963B1 (en) | 1987-06-10 | 2001-02-06 | Hitachi, Ltd. | TFT active matrix LCD devices employing two superposed conductive films having different dimensions for the scanning signal lines |
| JPH0191468A (ja) * | 1987-10-02 | 1989-04-11 | Hitachi Ltd | 薄膜トランジスタ |
| JPH01152428A (ja) * | 1987-12-09 | 1989-06-14 | Hitachi Ltd | 液晶表示装置 |
| US4990981A (en) * | 1988-01-29 | 1991-02-05 | Hitachi, Ltd. | Thin film transistor and a liquid crystal display device using same |
| US5981973A (en) * | 1988-06-29 | 1999-11-09 | Hitachi, Ltd. | Thin film transistor structure having increased on-current |
| US5493129A (en) * | 1988-06-29 | 1996-02-20 | Hitachi, Ltd. | Thin film transistor structure having increased on-current |
| US5821565A (en) * | 1988-06-29 | 1998-10-13 | Hitachi, Ltd. | Thin film transistor structure having increased on-current |
| US5610738A (en) * | 1990-10-17 | 1997-03-11 | Hitachi, Ltd. | Method for making LCD device in which gate insulator of TFT is formed after the pixel electrode but before the video signal line |
| US5671027A (en) * | 1990-10-17 | 1997-09-23 | Hitachi, Ltd. | LCD device with TFTs in which pixel electrodes are formed in the same plane as the gate electrodes with anodized oxide films and before the deposition of the silicon gate insulator |
| US11610918B2 (en) | 2008-09-19 | 2023-03-21 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US10559599B2 (en) | 2008-09-19 | 2020-02-11 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP2011097103A (ja) * | 2008-09-19 | 2011-05-12 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US10032796B2 (en) | 2008-09-19 | 2018-07-24 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US9343517B2 (en) | 2008-09-19 | 2016-05-17 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US9691789B2 (en) | 2008-10-22 | 2017-06-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US9373525B2 (en) | 2008-10-22 | 2016-06-21 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US9853069B2 (en) | 2008-10-22 | 2017-12-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US10211240B2 (en) | 2008-10-22 | 2019-02-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US8120030B2 (en) | 2008-12-11 | 2012-02-21 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and display device |
| CN101752427A (zh) * | 2008-12-11 | 2010-06-23 | 株式会社半导体能源研究所 | 薄膜晶体管及显示装置 |
| WO2010067698A1 (en) * | 2008-12-11 | 2010-06-17 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and display device |
| US9711651B2 (en) | 2008-12-26 | 2017-07-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US11817506B2 (en) | 2008-12-26 | 2023-11-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US10079307B2 (en) | 2009-10-21 | 2018-09-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method for the same |
| US9660092B2 (en) | 2011-08-31 | 2017-05-23 | Semiconductor Energy Laboratory Co., Ltd. | Oxide semiconductor thin film transistor including oxygen release layer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5101580B2 (ja) | 液晶表示装置用基板及びそれを用いた液晶表示装置 | |
| TW544906B (en) | Thin film semiconductor device and liquid crystal display unit, and fabrication methods thereof | |
| JPS6017962A (ja) | 薄膜トランジスタ | |
| JP2005346088A5 (ja) | ||
| US8324003B2 (en) | Method for manufacturing a thin film transistor array panel | |
| KR20020002089A (ko) | 고개구율 액정 표시 소자의 제조방법 | |
| US20060146246A1 (en) | Liquid crystal display and fabricating method thereof | |
| US20120138965A1 (en) | Display substrate and method of manufacturing the same | |
| KR100298239B1 (ko) | 표시장치의어레이기판,어레이기판을구비한액정표시장치및어레이기판제조방법 | |
| JP5090133B2 (ja) | 液晶表示装置 | |
| US20090026451A1 (en) | Thin film transistor array substrate and method for manufacturing the same | |
| CN111916463B (zh) | 阵列基板、其制备方法及显示面板 | |
| US20160260843A1 (en) | Array substrate and manufacturing method thereof, display device and thin film transistor | |
| US11506923B2 (en) | Driver circuit | |
| KR100192507B1 (ko) | 티에프티-엘씨디의 구조 및 제조방법 | |
| JP2000029061A5 (ja) | ||
| CN210429814U (zh) | 一种阵列基板、显示面板及显示装置 | |
| JP2702319B2 (ja) | アクティブマトリクス基板 | |
| US20090219471A1 (en) | Electro-optical device and method of manufacturing electro-optical device | |
| WO2023010589A1 (zh) | 显示面板及其制备方法 | |
| TWI649601B (zh) | 顯示裝置 | |
| KR100336898B1 (ko) | 액정표시소자의박막트랜지스터 | |
| JPH04326769A (ja) | 薄膜トランジスタ及びその製造方法 | |
| WO2009142089A1 (ja) | 表示パネル用の基板、この基板を備える表示パネル、表示パネル用の基板の製造方法および表示パネルの製造方法 | |
| JPH06130416A (ja) | 液晶表示装置 |