CN101752427A - 薄膜晶体管及显示装置 - Google Patents

薄膜晶体管及显示装置 Download PDF

Info

Publication number
CN101752427A
CN101752427A CN200910254152A CN200910254152A CN101752427A CN 101752427 A CN101752427 A CN 101752427A CN 200910254152 A CN200910254152 A CN 200910254152A CN 200910254152 A CN200910254152 A CN 200910254152A CN 101752427 A CN101752427 A CN 101752427A
Authority
CN
China
Prior art keywords
semiconductor layer
thin
film transistor
layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910254152A
Other languages
English (en)
Other versions
CN101752427B (zh
Inventor
乡户宏充
小林聪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101752427A publication Critical patent/CN101752427A/zh
Application granted granted Critical
Publication of CN101752427B publication Critical patent/CN101752427B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种薄膜晶体管，包括：栅电极层；第一半导体层；设置在所述第一半导体层上且与其接触的其载流子迁移率低于所述第一半导体层的载流子迁移率的第二半导体层；设置在所述栅电极层和所述第一半导体层之间且与其接触的栅极绝缘层；接触于所述第二半导体层地设置的第一杂质半导体层；其一部分接触于所述第一杂质半导体层和所述第一及第二半导体层地设置的第二杂质半导体层；以及接触于所述第二杂质半导体层的整个面地设置的源电极及漏电极层，其中，第一半导体层的栅电极层一侧的整个面重叠于所述栅电极层。

Description

薄膜晶体管及显示装置
技术领域
本发明涉及一种薄膜晶体管及显示装置。
背景技术
近年来，由具有绝缘表面的衬底(例如，玻璃衬底)上的半导体薄膜(厚度是几nm至几百nm左右)构成的薄膜晶体管受到注目。薄膜晶体管已被广泛地应用于如IC(集成电路；Integrated Circuit)及电光装置那样的电子设备。尤其，目前正在加快开发作为以液晶显示装置等为代表的显示装置的开关元件的薄膜晶体管。在液晶显示装置等的显示装置中，作为开关元件，主要使用利用非晶半导体膜或多晶半导体膜的薄膜晶体管。进而，使用微晶半导体膜制造的薄膜晶体管已被广泛地周知(例如，参照专利文献1)。
在机能优异的薄膜晶体管中，当使栅极电压变化时流在源极和漏极之间的电流的变化量大。作为表示当使栅极电压变化时流在源极和漏极之间的电流的变化量的值，亚阈值已被广泛地周知。
另外，薄膜晶体管需要光漏电流的减少。光漏电流是指：因对薄膜晶体管的半导体层照射光来在半导体层中产生光伏效应且电流流在源极和漏极之间，而产生的电流。因此，关于对薄膜晶体管的半导体层进行遮光的研究开发多(例如，参照专利文献2及专利文献3)。
[专利文献1]美国专利第4409134号说明书
[专利文献2]日本专利申请特开平10-20298号公报
[专利文献3]日本专利申请特开平7-122754号公报
例如，在应用于显示装置的薄膜晶体管中，因光照射到半导体层，而产生光漏电流。当产生光漏电流时，例如因显示装置的对比度降低等而显示品质降低。为了抑制上述光漏电流，对半导体层进行遮光即可。例如，在光入射的一侧重叠于半导体层地设置栅电极，即可。
但是，例如，在将非晶半导体层层叠于微晶半导体层上的薄膜晶体管中，当使半导体层重叠于栅电极时，有截止电流增大的趋势。特别地，当Vgs＜0时将栅极电压设定得越低，而截止电流就显著地越增大。换言之，截止电流的上升率大。
发明内容
于是，鉴于上述问题，本发明的目的之一在于提供在使用栅电极对半导体层进行遮光的情况下，截止电流的上升率也小的薄膜晶体管。
本发明的一个方式是一种底栅型薄膜晶体管，包括：在载流子迁移率高的半导体层上层叠有载流子迁移率低的半导体层的半导体层，其中，使用栅电极对这些半导体层的整个面进行遮光，并且，在载流子迁移率高的半导体层和漏电极之间设置有杂质半导体层。
本发明的一个方式是一种薄膜晶体管，包括：栅电极层；第一半导体层；设置在所述第一半导体层上且与其接触的其载流子迁移率低于所述第一半导体层的载流子迁移率的第二半导体层；设置在所述栅电极层和所述第一半导体层之间且与其接触的栅极绝缘层；接触于所述第一半导体层的侧面及所述第二半导体层地设置的杂质半导体层；以及设置在所述杂质半导体层上且与其接触的源电极及漏电极层，其中，所述第一半导体层的栅电极层一侧的整个面重叠于所述栅电极层。
本发明的一个方式是一种薄膜晶体管，包括：栅电极层；第一半导体层；设置在所述第一半导体层上且与其接触的其载流子迁移率低于所述第一半导体层的载流子迁移率的第二半导体层；设置在所述栅电极层和所述第一半导体层之间且与其接触的栅极绝缘层；设置在所述第二半导体层上且与其接触的第一杂质半导体层；接触于所述第一杂质半导体层、所述第一半导体层的侧面和所述第二半导体层的侧面地设置的第二杂质半导体层；以及设置在所述第二杂质半导体层上且与其接触的源电极及漏电极层，其中，所述第一半导体层的栅电极层一侧的整个面重叠于所述栅电极层。
在具有上述结构的薄膜晶体管中，优选利用所述栅电极层对所述第一半导体层进行遮光。从而，栅电极层优选由遮光材料形成。
通过采用所述第一半导体层具有结晶半导体，并且所述第二半导体层具有非晶半导体的结构，可以得到具有上述结构的薄膜晶体管。
在底栅型薄膜晶体管中，通过在第一半导体层上设置第二半导体层，当导通时电流主要流在第一半导体层一侧，而当截止时电流主要流在第二半导体层一侧。因此，通过使用载流子迁移率高的半导体形成第一半导体层，并且使用载流子迁移率低的半导体形成第二半导体层，可以得到导通电流大且截止电流少(即，导通截止比高)的薄膜晶体管。另外，也可以以使半导体层重叠于栅电极层的方式对半导体层进行遮光，而可以减少光漏电流。换言之，通过采用本发明的一个方式的薄膜晶体管的结构，可以得到光漏电流少且导通截止比高的薄膜晶体管。
通过将光漏电流少且导通截止比高的薄膜晶体管应用于显示装置，可以得到对比度高且耗电量少的显示装置。
附图说明
图1A和图1B是说明薄膜晶体管的结构的一例的图；
图2A和图2B是说明薄膜晶体管的结构的一例的图；
图3A和图3B是说明薄膜晶体管的结构的一例的图；
图4A和图4B是说明薄膜晶体管的电特性的图；
图5A和图5B是说明薄膜晶体管的结构的一例的图；
图6A和图6B是说明薄膜晶体管的电特性的图；
图7A和图7B是说明薄膜晶体管的结构的一例的图；
图8是说明带结构的图；
图9A和图9B是说明薄膜晶体管的电特性的图；
图10是说明薄膜晶体管的电特性的图；
图11A至图11C是说明薄膜晶体管的制造方法的图；
图12是说明薄膜晶体管的制造方法的图；
图13A至图13C是说明薄膜晶体管的制造方法的图；
图14A至图14C是说明薄膜晶体管的制造方法的图；
图15A和图15B是说明薄膜晶体管的制造方法的图；
图16A和图16B是说明薄膜晶体管的结构的一例的图；
图17A和图17B是说明薄膜晶体管的结构的一例的图；
图18A和图18B是说明薄膜晶体管的结构的一例的图；
图19A和图19B是说明薄膜晶体管的结构的一例的图；
图20是说明显示装置的结构的框图；
图21A和图21B是说明液晶显示面板的俯视图及截面图；
图22A和图22B是说明发光显示面板的俯视图及截面图；
图23A至图23D是说明使用显示装置的电子设备的图。
具体实施方式
以下，参照附图对本发明的实施方式进行说明。但是，本发明不局限于以下的说明。所属本技术领域的普通技术人员很容易理解：本发明的方式和细节可以在不脱离本发明的宗旨及其范围的条件下作各种各样的变换。因此，本发明不应该被解释为仅限于以下所示的实施方式的记载内容。此外，当借助附图说明本发明的结构时，在不同附图之间共同使用相同的附图标记来表示相同的部分。另外，也有如下情况：当表示相同的部分时使用相同的阴影线，而不特别附加附图标记。另外，为了方便起见，有时将绝缘层不表示在俯视图中。
实施方式1
在本实施方式中，参照附图说明本发明的一个方式的薄膜晶体管。
图1A和图1B表示本实施方式的薄膜晶体管。
图1A和图1B所示的薄膜晶体管，包括：栅电极层102；半导体层(第一半导体层106及第二半导体层108)；设置在栅电极层102和半导体层之间且与其接触的栅极绝缘层104；接触于第二半导体层108地设置的第一杂质半导体层110；其一部分接触于第一杂质半导体层110及半导体层地设置的第二杂质半导体层111；以及设置在第二杂质半导体层111上且与其接触的源电极及漏电极层112，其中半导体层的整个面重叠于栅电极层102。另外，该薄膜晶体管优选由保护层114覆盖。在将该薄膜晶体管用作显示装置的像素晶体管的情况下，如图1A和图1B所示那样，在保护层114中设置开口部116，并且通过该开口部116连接到源电极及漏电极层112地设置像素电极层118，即可。另外，第二半导体层108接触于第一半导体层106地设置，并且优选由其载流子迁移率低于第一半导体层106的载流子迁移率的材料设置第二半导体层108。
如图1A和图1B所示那样，通过薄膜晶体管的半导体层的整个面重叠于栅电极层102，可以抑制来自衬底100一侧的光漏电流。
另外，在图1A和图1B所示的薄膜晶体管中，层叠第一半导体层106和第二半导体层108形成半导体层。为了减少截止电流，设置第二半导体层108。第二半导体层108接触于第一半导体层106地设置，并且第二半导体层108优选由其载流子迁移率低于第一半导体层106的载流子迁移率的材料设置。例如，优选形成结晶半导体层作为第一半导体层106，并且形成后面所述的“包括非晶半导体的层”(可以缓和电场的半导体层)作为第二半导体层108。当薄膜晶体管导通时流在第一半导体层106中的电流占优势，而当薄膜晶体管截止时流在第二半导体层108中的电流占优势。另外，通过作为第二半导体层108采用后面所述的“包括非晶半导体的层”，可以防止因设置第二半导体层108而导致的导通电流的减少。因此，通过作为第一半导体层106采用结晶半导体层，并且作为第二半导体层108采用后面所述的“包括非晶半导体的层”，可以得到导通截止比高的薄膜晶体管。但是，第二半导体层108不局限于此，例如也可以使用非晶半导体形成第二半导体层108。
在此，说明构成薄膜晶体管的每一层。
衬底100只要具有可以承受形成在衬底100上的薄膜(晶体硅等)的形成工序的程度的耐热性及耐药品性等即可，而不局限于特定的材料的衬底。具体而言，例如，可以举出玻璃衬底、石英衬底、不锈钢衬底及硅衬底。另外，在将图1A和图1B所示的薄膜晶体管用于显示装置的情况下，作为衬底100使用具有透光性的衬底即可，例如，使用玻璃衬底或石英衬底即可。在衬底100是玻璃母板的情况下，采用第一代(例如，320mm×400mm)至第十代(例如，2950mm×3400mm)的衬底即可，但是不局限于此。
可以通过使用钼、钛、铬、钽、钨、铝、铜、钕或钪等的金属材料或以这些为主要成分的合金材料来形成栅电极层102。栅电极层102既可以由这些材料的单层形成，又可以层叠这些材料形成。另外，栅电极层102也构成栅极布线。
栅极绝缘层104可以使用氧化硅、氮化硅、氧氮化硅或氮氧化硅形成。另外，栅极绝缘层104既可以以单层形成，又可以层叠这些材料形成。在第一半导体层106是结晶半导体层的情况下，通过至少作为接触于第一半导体层106的栅极绝缘层104采用氧化硅层，可以提高第一半导体层106的结晶性。氧化硅层特别优选作为形成气体使用正硅酸乙酯(TEOS：化学式Si(OC2H5)4)形成。
第一半导体层106优选如上所说明使用结晶半导体形成。结晶半导体包括多晶半导体或微晶半导体等，但是优选使用不需要晶化工序的微晶半导体形成第一半导体层106。
第二半导体层108优选是如下半导体层：具有非晶半导体和微小半导体晶粒；与现有的非晶半导体相比，利用CPM(Constantphotocurrent method)、光致发光光谱而测定出的乌尔巴赫端(Urbachedge)的能量少；并且缺陷吸收光谱量少。换言之，这种半导体层是具有高秩序性的半导体层，其中，其缺陷比现有的非晶半导体的缺陷少，且在其价电子带的带端(迁移率端)中的能级的尾(下端)的倾斜陡峭。将这种半导体层记载为“包括非晶半导体的层”。
但是，第二半导体层108不局限于上述说明，而也可以使用非晶半导体形成。第二半导体层108至少由其载流子迁移率比第一半导体层106的载流子迁移率低的材料设置，即可。
在此，说明第一半导体层106和第二半导体层108的优选的一个方式。
第一半导体层106优选例如由微晶半导体形成。在此，微晶半导体是指具有非晶体和晶体结构(包括单晶、多晶)的中间结构的半导体。微晶半导体是具有自由能稳定的第三状态的半导体，并且是具有短程有序和晶格畸变的结晶性的半导体，其中晶粒径是2nm以上且200nm以下，优选是10nm以上且80nm以下，更优选是20nm以上且50nm以下的柱状晶体或针状晶体在相对于衬底表面法线方向上成长。因此，在柱状晶体或针状晶体的界面中有时形成有晶体界面。
微晶半导体之一的微晶硅的拉曼光谱峰值比表示单晶硅的520cm-1更向低波数一侧移动。即，微晶硅的拉曼光谱峰值位于表示单晶硅的520cm-1和表示非晶硅的480cm-1之间。另外，使其包含至少1原子％或其以上的氢或卤族元素，以终止不饱和键(danglingbond)。再者，通过使其包含如氦、氩、氪或氖等的稀有气体元素，来进一步促进晶格畸变，从而能够获得稳定性提高的优异的微晶半导体。例如，在专利文献1(美国专利4,409,134号说明书)中公开关于这种微晶半导体的记载。
另外，通过将包含在第一半导体层106中的氧及氮浓度(利用二次离子质谱分析法得到的测定值)设定为低于1×1018atoms/cm3，可以提高第一半导体层106的结晶性。
第二半导体层108优选由“包括非晶半导体的层”、含有卤素的“包括非晶半导体的层”或含有氮的“包括非晶半导体的层”，最优选由含有NH基的“包括非晶半导体的层”形成。但是，不局限于上述材料。
第一半导体层106和第二半导体层108的界面区域具有微晶半导体区域以及填充在该微晶半导体区域之间的非晶半导体。具体而言，第一半导体层106和第二半导体层108的界面区域包括从第一半导体层106以凸状延伸的微晶半导体区域和与第二半导体层108相同的“包括非晶半导体的层”。
通过例如使用“包括非晶半导体的层”、含有卤素的“包括非晶半导体的层”、含有氮的“包括非晶半导体的层”或含有NH基的“包括非晶半导体的层”形成第二半导体层108，可以降低薄膜晶体管的截止电流。另外，因为在上述界面区域中具有锥形的微晶半导体区域，可以降低纵方向(膜厚度方向)的电阻，即第二半导体层108和由第一杂质半导体层110构成的源区或漏区之间的电阻，而可以提高薄膜晶体管的导通电流。
或者，也可以采用没有第二半导体层108的结构。在此情况下，优选将上述界面区域设置在第一半导体层106和第一杂质半导体层110之间。在该界面区域中具有微晶半导体区域和填充在该微晶半导体区域之间的非晶半导体区域。微晶半导体区域由从第一半导体层106延伸的微晶半导体形成。此时，优选该界面区域中的微晶半导体区域所占的比率小于非晶半导体区域所占的比率。并且，优选在一对第一杂质半导体层110之间(源区和漏区之间)，即在载流子流过的区域中，微晶半导体区域所占的比率小。这是因为可以降低薄膜晶体管的截止电流的缘故。另外，因为在上述界面区域中纵方向(膜厚度方向)的电阻低，所以可以使薄膜晶体管的导通电流变大。
另外，当第一半导体层106变薄时导通电流降低，当第一半导体层106变厚时第一半导体层106和源电极及漏电极层112的接触面积增大，并且在源电极及漏电极层112的功函数高的情况下，如后面所述那样截止电流提高。
优选上述微晶半导体区域的大部分由其头端从栅极绝缘层104向第二半导体层108变窄的凸状晶粒构成。或者，上述微晶半导体区域的大部分也可以由其宽度从栅极绝缘层104向第二半导体层108变大的凸状晶粒构成。
在上述界面区域中，在微晶半导体区域是其头端从栅极绝缘层104向第二半导体层108变窄的凸状晶粒的情况下，在第一半导体层106一侧与在第二半导体层108一侧相比，微晶半导体区域所占的比率高。这是因为如下缘故：微晶半导体区域从第一半导体层106的表面向膜厚度方向成长，但是当在原料气体中氢流量小(即，稀释率低)于硅烷流量时，或者当包含氮的原料气体的浓度高时，抑制微晶半导体区域中的结晶成长而晶粒成为锥形，并且通过淀积而形成的半导体的大部分成为非晶。
另外，上述界面区域优选含有氮、特别优选含有NH基。这是因为如下缘故：当在包括于微晶半导体区域中的结晶的界面中，即微晶半导体区域和非晶半导体区域的界面中，氮、特别是NH基与硅原子的悬空键结合时，减少缺陷而使载流子容易流过。因此，通过将氮，优选是NH基设定为1×1020cm-3至1×1021cm-3，容易使用氮、优选是NH基对硅原子的悬空键进行交联，而使载流子容易流过。其结果，产生促进晶粒界面或缺陷中的载流子移动的结合，而上述界面区域的载流子迁移率上升。由此，薄膜晶体管的电场效应迁移率提高。
另外，通过降低上述界面区域的氧浓度，可以减少微晶半导体区域和非晶半导体区域的界面中或晶粒之间的界面中的缺陷，而可以减少障碍载流子移动的结合。
通过将从栅极绝缘层104的界面到第二半导体层108的凸部的头端的距离设定为3nm以上且80nm以下，优选设定为5nm以上且30nm以下，可以有效地降低薄膜晶体管的截止电流。
以使半导体层和源电极及漏电极层112实现欧姆接触为目的而设置第一杂质半导体层110，并且可以通过使形成气体包含赋予一种导电型的杂质元素来形成第一杂质半导体层110。在形成导电型是n型的薄膜晶体管的情况下，作为杂质元素典型地添加磷即可，而对氢化硅添加包含磷化氢(化学式：PH3)等的赋予n型导电型的杂质元素的气体即可。在形成导电型是p型的薄膜晶体管的情况下，作为杂质元素典型地添加硼即可，而对氢化硅添加包含乙硼烷(化学式：B2H6)等的赋予p型导电型的杂质元素的气体即可。另外，对第一杂质半导体层110的结晶性没有特别的限制，其可以是结晶半导体或非晶半导体，但是优选是结晶半导体。这是因为通过使用结晶半导体设置第一杂质半导体层110，导通电流增大的缘故。
第二杂质半导体层111可以使用与第一杂质半导体层110相同材料及相同形成方法设置。
可以通过使用钼、钛、铬、钽、钨、铝、铜、钕或钪等的金属材料或以这些为主要成分的合金材料来形成源电极及漏电极层112。源电极及漏电极层112既可以由这些材料的单层形成，又可以层叠这些材料形成。另外，源电极及漏电极层112也构成源极布线。
保护层114可以与栅极绝缘层104同样地形成，但是特别优选使用氮化硅形成。特别地，为了防止悬浮在大气中的有机物、金属、水蒸气等的有可能成为污染源的杂质元素侵入，优选采用致密的氮化硅层。例如，可以通过利用频率是1GHz以上的等离子体的等离子体CVD法形成致密的氮化硅层。
像素电极层118可以使用包含具有透光性的导电高分子(也称为导电聚合物)的导电组成物。作为导电高分子，可以使用所谓的π电子共轭导电高分子。例如，可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物或者上述两种以上的共聚物等。
或者，也可以例如使用如下材料形成像素电极层118：包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锡氧化物(以下记载为ITO)、铟锌氧化物或添加有氧化硅的铟锡氧化物等。
在此，为了进行比较，参照图2A和图2B说明利用栅电极只对半导体层的一部分进行遮光的薄膜晶体管。
图2A和图2B所示的薄膜晶体管，包括：栅电极层202；半导体层(第一半导体层206及第二半导体层208)；设置在栅电极层202和半导体层之间且与其接触的栅极绝缘层204；接触于半导体层地设置的杂质半导体层210；以及其一部分接触于杂质半导体层210及半导体层地设置的源电极及漏电极层212，其中，栅电极层只重叠于半导体层的一部分。另外，图2A和图2B所示的薄膜晶体管与图1A和图1B所示的薄膜晶体管同样，由保护层214覆盖，并且通过设置在保护层214中的开口部216连接到源电极及漏电极层212地设置像素电极层218。第二半导体层208接触于第一半导体层206地设置，并且优选由其载流子迁移率低于第一半导体层206的载流子迁移率的材料设置。
如图2A和图2B所示那样，当只薄膜晶体管的半导体层的一部分重叠于栅电极层202时，半导体层的一部分暴露于光(主要从衬底200一侧入射的光)，而不能够减少光漏电流。
图3A和图3B所示的薄膜晶体管，包括：栅电极层302；半导体层(第一半导体层306及第二半导体层308)；设置在栅电极层302和半导体层之间且与其接触的栅极绝缘层304；接触于半导体层地设置的杂质半导体层310；以及其一部分接触于杂质半导体层310及半导体层地设置的源电极及漏电极层312，其中半导体层的整个面重叠于栅电极层302。另外，该薄膜晶体管与图1A至图2B同样，由保护层314覆盖，并且通过设置在保护层314中的开口部316连接到源电极或漏电极层312地设置像素电极层318。第二半导体层308接触于第一半导体层306地设置，并且优选由其载流子迁移率低于第一半导体层306的载流子迁移率的材料设置。
如图3A和图3B所示那样，当半导体层的整个面重叠于栅电极层302时，可以减少光漏电流。但是，当作为薄膜晶体管采用上述结构时，有截止电流增大的问题。
图4A和图4B表示如下曲线(以下，记载为I-V曲线)：示出图2A至图3B所示的薄膜晶体管中的相对于栅极电压的漏电流的电流-电压特性。图4A表示图2A和图2B所示的薄膜晶体管的I-V曲线，而图4B表示图3A和图3B所示的薄膜晶体管的I-V曲线。另外，在图4A和图4B中，使用功函数高的材料的钼形成源电极及漏电极层。另外，图5A和图5B示出薄膜晶体管的尺寸。另外，图4A对应于图2A和图2B，而图4B对应于图3A和图3B。根据图4A和图4B，当使用钼形成图3A和图3B所示的薄膜晶体管的源电极及漏电极层时，图3A和图3B所示的薄膜晶体管的截止电流非常大于图2A和图2B所示的薄膜晶体管的截止电流。特别地，当栅极电压低时，截止电流特别上升。此时，难以使其进行正常工作作为开关元件。
另一方面，图6A和图6B表示图7A和图7B所示的薄膜晶体管的I-V曲线。图7A的薄膜晶体管不包括第一半导体层306，但是其他结构与图3A和图3B所示的薄膜晶体管相同。然而，第二半导体层308由非晶半导体层形成。图7B的薄膜晶体管不包括第一半导体层206，但是其他结构与图2A和图2B所示的薄膜晶体管相同。然而，第二半导体层208由非晶半导体形成。即，图7A和图7B所示的薄膜晶体管是其沟道形成区域由非晶半导体层构成的薄膜晶体管。另外，源电极及漏电极层由钼形成。在此，薄膜晶体管的尺寸与图5A和图5B相同。图6A表示图7A所示的薄膜晶体管的I-V曲线，而图6B表示图7B所示的薄膜晶体管的I-V曲线。
根据图6A和图6B，可知：在其沟道形成区域由非晶半导体层构成的薄膜晶体管中，栅电极层重叠于半导体层的整个面的结构(图7A所示的结构)和栅电极层只重叠于半导体层的一部分的结构(图7B所示的结构)的I-V曲线没有大差异。
于是，当图2A至图3B所示的薄膜晶体管与图7A和图7B所示的薄膜晶体管分别比较时，在图2A至图3B所示的薄膜晶体管中，第一半导体层的一部分接触于源电极及漏电极层的一部分。可以认为该情况对截止电流造成不良影响。
在此，考察第一半导体层306的一部分接触于源电极及漏电极层312的一部分的部分中的带结构。图8表示第一半导体层306的一部分接触于源电极及漏电极层312的一部分的部分中的带结构的示意图。
在图8中，φ是形成源电极及漏电极层312的材料的功函数。χ是第一半导体层306的电子亲和力(真空能级和所述第一半导体层的迁移率端的底部之间的差异)。Eg是第一半导体层306的能隙宽度。以第一半导体层306和源电极及漏电极层312的边界的势垒为E，它们之间有如下算式(1)的关系。
[算式1]
E＝χ+Eg-φ(1)
边界的势垒E越小，空穴越容易注入到半导体层，而电流越容易流过。如图1A和图1B所示，通过至少在该部分中设置杂质半导体层，可以降低产生在第一半导体层306的一部分接触于源电极及漏电极层312的一部分的部分中的漏电流。
图9A、图9B和图10表示对图1A至图3B所示的薄膜晶体管的每一个进行计算来得到的I-V曲线。图9A表示图1A和图1B所示的薄膜晶体管的I-V曲线，图9B表示图2A和图2B所示的薄膜晶体管的I-V曲线，并且图10表示图3A和图3B所示的薄膜晶体管的I-V曲线。
根据图9B，在图2A和图2B所示的薄膜晶体管中，当不照射光时得到充分低的截止电流，但是当照射光时截止电流大。从而，难以使图2A和图2B所示的薄膜晶体管顺利地工作。另外，在此，从衬底一侧照射光。
根据图10，在图3A和图3B所示的薄膜晶体管中，截止电流大。特别地，电压低时的截止电流的上升率大。从而，难以使图3A和图3B所示的薄膜晶体管顺利地工作。
根据图9A，在图1A和图1B所示的薄膜晶体管中，当照射光时也得到充分低的截止电流。该情况可以认为是因为即使从漏电极一侧注入空穴，其后不久也产生与第二杂质半导体层111中的电子的复合。从而，也可以说图1A和图1B所示的薄膜晶体管是不论是否照射光都作为开关元件顺利的工作的薄膜晶体管。
如上所说明，通过使半导体层的整个面重叠于栅电极层，且在源电极及漏电极层112下且与其接触地设置杂质半导体层，可以得到光漏电流小且截止电流少的薄膜晶体管。
通过例如使用非晶半导体、具有卤素的非晶半导体、具有氮的非晶半导体或具有NH基的非晶半导体形成第二半导体层108，可以降低薄膜晶体管的截止电流。或者，因为在上述界面区域中具有锥形的微晶半导体区域，所以可以降低纵方向(膜厚度方向)的电阻，即第二半导体层108和由第一杂质半导体层110构成的源区或漏区之间的电阻，而可以提高薄膜晶体管的导通电流。
接着，说明如上所说明的第一半导体层106和第二半导体层108的制造方法。
通过在等离子体CVD装置的反应室内混合包含硅的沉积气体(硅烷(化学式：SiH4)等)和氢，且使用辉光放电等离子体，来形成成为第一半导体层106的半导体膜。或者，通过混合包含硅的沉积气体、氢、稀有气体如氦、氖、氪等，且使用使用辉光放电等离子体，来形成成为第一半导体层106的半导体膜。将氢流量稀释为包含硅的沉积气体流量的10倍至2000倍，优选稀释为10倍至200倍，来形成成为第一半导体层106的半导体膜。成为第一半导体层106的半导体膜以1nm以上且20nm以下，优选以3nm以上且10nm以下的厚度形成。
或者，也可以使用如锗烷(化学式：GeH4)或二锗烷(化学式：Ge2H6)等的沉积气体且利用锗，来形成成为第一半导体层106的半导体膜。
另外，通过在形成成为第一半导体层106的半导体膜之前，对等离子体CVD装置的反应室内进行排气且导入包含硅或锗的沉积气体，而去除反应室内的杂质元素，可以减少形成的膜的界面中的杂质元素，而可以提高薄膜晶体管的电特性。
通过在等离子体CVD装置的反应室内混合包含硅的沉积气体和氢，且利用辉光放电等离子体，来形成成为第二半导体层108的半导体膜。此时，通过与成为第一半导体层106的半导体膜的成膜条件相比，减少相对于包含硅的沉积气体的氢流量(即，降低稀释率)而进行成膜，抑制结晶成长，并且随着膜的淀积，可以形成不包括微晶半导体区域的第二半导体层108。
另外，在成为第二半导体层108的半导体膜的成膜初期中，通过与成为第一半导体层106的半导体膜的形成条件相比，减少相对于包含硅的沉积气体的氢流量(即，降低稀释率)，可以使微晶半导体区域残留在成为第二半导体层108的半导体膜中。另外，通过与上述条件相比进一步减少相对于包含硅的沉积气体的氢流量(即，降低稀释率)，可以将成为第二半导体层108的半导体膜形成为成为“包括非晶半导体的层”的半导体膜。或者，通过与上述条件相比进一步减少相对于包含硅的沉积气体的氢流量(即，降低稀释率)，且混合包含氮的气体，可以将第二半导体层108的非晶半导体区域形成得大。另外，成为第二半导体层108的半导体膜也可以使用锗形成。
另外，在成为第二半导体层108的半导体膜的成膜初期中，以成为第一半导体层106的半导体膜为晶种，来在整个面上淀积膜。然后，部分地抑制结晶成长，而锥形的微晶半导体区域成长(成膜中期)。进而，抑制锥形的微晶半导体区域的结晶成长，而形成不包括微晶半导体区域的成为第二半导体层108的半导体膜作为上层(成膜后期)。
另外，第一半导体层106不局限于结晶半导体层。例如，采用其载流子迁移率高于第二半导体层108的载流子迁移率的半导体层即可。
另外，有栅电极层102和源电极及漏电极层112的重叠部分的宽度越大，截止电流越增加的趋势。
接着，参照附图说明图1A和图1B所示的薄膜晶体管的制造方法。
首先，在衬底100上形成栅电极层102。作为衬底100，可以使用通过熔化法、浮法(float method)制造的无碱玻璃衬底、陶瓷衬底、具有可承受本制造工序的处理温度以上的耐热性的塑料衬底等。此外，还可以使用在不锈钢合金等金属衬底的表面上设置绝缘层的衬底。换言之，作为衬底100，使用具有绝缘表面的衬底。在衬底100是母体玻璃的情况下，可以采用第一代(例如，320mm×400mm)至第十代(例如，2950mm×3400mm)中的任何衬底。
通过使用钼、钛、铬、钽、钨、铝、铜、钕或钪等的金属材料或以这些为主要成分的合金材料，可以形成栅电极层102。此外，既可以以单层形成栅电极层102，又可以层叠多个层形成栅电极层102。例如，优选采用在铝层上层叠有钼层或钛层的两层的叠层结构。通过在电阻低的层上层叠用作阻挡层的金属层，可以降低电阻，并且可以防止金属元素从金属层扩散到半导体层。例如，当在Al-Nd合金层上层叠形成钼层时，可以形成具有优异的耐热性且电阻低的导电层。或者，也可以采用三层以上的叠层结构。
通过利用溅射法或真空蒸镀法在衬底100上形成导电膜，利用光刻法或喷墨法等在该导电膜上形成抗蚀剂掩模，并且使用该抗蚀剂掩模对导电膜进行蚀刻，来可以形成栅电极层102(参照图11A)。另外，也可以通过利用喷墨法将银、金或铜等的导电纳米膏喷射在衬底上且进行焙烧，来形成栅电极层102。另外，作为提高栅电极层102和衬底100的紧密性且/或防止构成栅电极层102的材料的扩散的阻挡层金属，也可以将上述金属材料的氮化物层设置在衬底100和栅电极层102之间。在此，通过在衬底100上形成导电膜，且利用使用光掩模形成的抗蚀剂掩模对其进行蚀刻，来形成栅电极层102。
另外，因为在后面的工序中在栅电极层102上形成半导体层以及源极布线(信号线)，所以优选将其侧面加工为锥形形状，以防止产生在具有水平差的部分中的布线破裂。此外，可以通过该工序同时形成栅极布线(扫描线)。再者，也可以形成像素部所具有的电容线。注意，扫描线是指选择像素的布线。
接着，覆盖栅电极层102地形成栅极绝缘层104，并且在栅极绝缘层104上依次层叠形成成为第一半导体层106的第一半导体膜150、成为第二半导体层108的第二半导体膜152及成为第一杂质半导体层110的第一杂质半导体膜154。注意，优选至少连续形成栅极绝缘层104、第一半导体膜150及第二半导体膜152。更优选连续形成到第一杂质半导体膜154。通过至少不使接触于大气地连续形成栅极绝缘层104、第一半导体膜150及第二半导体膜152，可以不受到因大气成分或悬浮在大气中的杂质元素导致的污染而形成叠层膜的各层的界面。因此，可以降低薄膜晶体管的电特性的不均匀性，而可以以高成品率制造可靠性高的薄膜晶体管。
通过利用CVD法或溅射法等且使用氧化硅、氮化硅、氧氮化硅或氮氧化硅，可以形成栅极绝缘层104。优选使用氧化硅形成栅极绝缘层104。特别地，当利用作为形成气体使用正硅酸乙酯(TEOS：化学式Si(OC2H5)4)的氧化硅层形成栅极绝缘层104时，在接触于栅极绝缘层104地形成的半导体层具有结晶性的情况下，可以提高其结晶性。另外，栅极绝缘层104可以以单层形成或层叠它们形成。例如，以50nm以上，优选以50nm以上且400nm以下，更优选以150nm以上且300nm以下的厚度形成栅极绝缘层104。当使用氮氧化硅层时，可以防止包含在衬底100中的碱金属等侵入到第一半导体层106。另外，通过使用氧氮化硅层，可以防止在作为栅电极层102使用铝的情况下产生的小丘的生成，进而可以防止栅电极层102的氧化。另外，当形成栅极绝缘层104时，优选使用其频率是1GHz以上的等离子体CVD装置。
另外，也可以在形成栅极绝缘层104之后且在形成第一半导体膜150之前，在栅极绝缘层104上形成用于提高紧密性且/或防止氧化的层。作为上述的以防止氧化等为目的而设置的层，例如可以举出利用氮化硅层夹住氧氮化硅层的叠层结构的层。
第一半导体层106用作薄膜晶体管的沟道形成区域。在此，第一半导体层106是结晶半导体层。换言之，在此，第一半导体膜150是结晶半导体膜。结晶半导体膜可以通过使用等离子体CVD法等且利用微晶硅来形成。
另外，本实施方式的结晶半导体层的载流子迁移率是非晶半导体层的载流子迁移率的大约2倍以上且20倍以下。因此，在由结晶半导体层形成的薄膜晶体管中，与使用非晶半导体层形成的薄膜晶体管相比，其I-V曲线的上升部分的倾斜陡峭。在此，栅极电压是指源电极的电位与栅电极的电位之间电位差，并且漏电流是指流在源电极和漏电极之间的电流。从而，将结晶半导体层用于沟道形成区域的薄膜晶体管有优异的作为开关元件的响应性，并且其能够进行高速工作。通过作为显示装置的开关元件使用将结晶半导体层用于沟道形成区域的薄膜晶体管，也可以缩小沟道形成区域的面积，即薄膜晶体管的面积。另外，也可以将驱动电路的一部分或全部一体地形成在与像素部相同衬底上来形成形成系统型面板(system on panel)。
另外，通常，当不添加以价电子控制为目的的杂质元素时结晶半导体层也显示弱n型导电型。因此，也可以在形成用作薄膜晶体管的沟道形成区域的结晶半导体层的同时或者在形成它之后，添加赋予p型的杂质元素(例如，硼)，以控制阈值电压Vth。作为赋予p型的杂质元素，典型地可以举出硼，并且优选通过使乙硼烷(化学式：B2H6)、三氟化硼(化学式：BF3)等的杂质气体以1ppm至1000ppm，优选以1ppm至100ppm的比率包含在氢化硅中，而形成该结晶半导体层。并且，优选将结晶半导体层中的硼浓度例如设定为1×1014atoms/cm3至6×1016atoms/cm3。
优选以2nm以上且60nm以下，更优选以10nm以上且30nm以下的厚度形成结晶半导体层。另外，例如，根据结晶半导体膜的成膜工序中的硅烷流量和成膜时间，可以控制结晶半导体层的厚度。具体而言，通过降低以氧或氮为代表的阻碍晶化的成分，且增加相对于硅烷等的沉积气体流量的氢等的稀释气体流量，可以形成结晶半导体层。此时，将稀释气体流量设定为沉积气体流量的10倍以上且2000倍以下，优选设定为50倍以上且200倍以下，即可。通过以上述条件形成，形成所谓微晶半导体层。
第二半导体层108用作降低截止电流的缓冲层。在此，说明作为第二半导体层108采用“包括非晶半导体的层”的情况，即由如下半导体形成第二半导体层108的情况：其缺陷比现有的非晶半导体少，其价电子带的带端(迁移率端)中的能级的尾(下端)的倾斜陡峭且有高秩序性。这种半导体膜以如下方法形成：通过在上述结晶半导体膜的形成气体中，例如与第一半导体膜150的成膜条件相比，降低相对于沉积气体的氢流量比(即，降低稀释率)，并且使用等离子体CVD法，而抑制结晶成长。另外，当使氮包含在结晶半导体膜的形成气体中时，可以容易形成这种半导体膜。另外，优选在第二半导体膜152中包含1×1020cm-3至1×1021cm-3的氮。此时，氮优选以NH基的状态存在。这是因为如下缘故：利用氮或NH基容易对半导体原子的悬空键进行交联，而容易使载流子流过。其结果，产生促进在晶粒界面或缺陷中的载流子移动的结合，第二半导体层108的载流子迁移率提高，而薄膜晶体管可以得到充分高的电场效应迁移率和导通电流。另外，氮不仅可以以NH基的状态存在，而且可以以NH2基的状态存在。此时，将稀释气体流量设定为沉积气体的10倍以上且2000倍以下，优选设定为50倍以上且200倍以下即可，并且优选使稀释气体的流量比小于形成第一半导体层106时的稀释气体流量比。
另外，优选第二半导体膜152的氧浓度低。通过降低第二半导体膜152的氧浓度，可以减少微晶半导体区域和非晶半导体区域的界面、微晶半导体区域和微晶半导体的界面中的阻碍载流子移动的结合。
可以通过形成第一杂质半导体膜154，并且对第一杂质半导体膜154进行蚀刻，而形成第一杂质半导体层110。在形成导电型是n型的薄膜晶体管作为第一杂质半导体层110的情况下，作为杂质元素典型地添加磷即可，而例如可以通过对氢化硅添加包含磷化氢(化学式：PH3)的气体来形成。另外，在形成导电型是p型的薄膜晶体管的情况下，作为杂质元素典型地添加硼即可，例如可以通过对氢化硅添加包含乙硼烷(化学式：B2H6)的气体来形成。第一杂质半导体膜154既可以由结晶半导体形成，又可以由非晶半导体形成，但是优选由结晶半导体形成第一杂质半导体膜154。将第一杂质半导体膜154的厚度设定为能够使第二半导体层108和源电极及漏电极层112实现欧姆接触的厚度即可，而优选以大约2nm以上且60nm以下的厚度形成第一杂质半导体膜154。通过将第一杂质半导体膜154形成得尽可能地薄，可以提高处理能力。另外，在由结晶半导体形成第一杂质半导体层110的情况下，降低以氧或氮为代表的阻碍晶化的成分，并且使氢等的稀释气体流量大于硅烷等的沉积气体流量。此时，在由非晶半导体形成第一杂质半导体层110的情况下，将稀释气体的流量设定为沉积气体流量的1倍以上且10倍以下，优选设定为1倍以上且5倍以下即可，而在由结晶半导体形成第一杂质半导体层110的情况下，将稀释气体的流量设定为沉积气体流量的10倍以上且2000倍以下，优选设定为50倍以上且200倍以下即可。通过如上所述形成，形成所谓微晶半导体层。
另外，如上所述，优选连续形成栅极绝缘层104至第一杂质半导体膜154(参照图11B)。通过使用具备多个反应室的多室型CVD装置，可以根据淀积的膜的种类配备反应室，而可以不使接触于大气地连续形成多个不同种类的膜。
图12是表示具备多个反应室的多室等离子体CVD装置的一例的上截面的示意图。该装置具备公共室272、装载/卸载室270、第一反应室250a、第二反应室250b、第三反应室250c及第四反应室250d。当在装载/卸载室270的卡匣中嵌装衬底100时，公共室272的传送机构276将衬底100传送到各反应室。在公共室272和各反应室以及装载/卸载室之间配备有闸阀274，以避免在各反应室中进行的处理彼此干扰。根据所形成的薄膜的种类可以分别使用各反应室。例如，在第一反应室250a中形成绝缘膜，在第二反应室250b及第四反应室250d中形成半导体膜，并且在第三反应室250c中形成添加有赋予一种导电型的杂质元素的半导体膜。因为各薄膜的最适合的成膜温度不同，所以通过分别使用不同反应室，容易管理成膜温度，而可以以最适合的温度形成各薄膜。而且，由于可以重复形成相同种类的膜，因此可以去除干涉成膜履历的残留杂质所导致的不良影响。另外，既可以采用在一个反应室中形成一个膜的结构，又可以采用在一个反应室中形成如结晶半导体膜和非晶半导体膜那样其组成彼此相似的膜的结构。
各反应室连接有作为排气单元的涡轮分子泵264和干燥泵266。排气单元不局限于这些真空泵的组合，只要能够排气到大约10-5Pa至10-1Pa的真空度，就可以使用其他真空泵。但是，第二反应室250b优选连接有低温泵268，以便使反应室内的压力到达大约10-5Pa以下。在这些排气单元和各反应室之间设置有蝶阀260和导电阀(conductance valve)262中的一方或双方。通过使用蝶阀260，可以遮断排气单元和反应室。并且，通过使用导电阀262，可以控制排气速度，而调节各反应室的压力。
此外，通过使用连接到第二反应室250b的低温泵268，也可以将反应室内的压力设定为低于10-5Pa的压力(优选是超高真空)。在本实施方式中，通过将反应室250b内的压力设定得低于10-5Pa，可以防止在半导体膜中混入氧等的大气成分。其结果，可以将包含在半导体膜中的氧浓度设定为1×1016cm-3以下。
气体供给单元258由填充有原料气体的汽缸、停止阀及质量流量控制器等构成。气体供给单元258a连接到第一反应室250a且供给用来形成绝缘膜的气体。气体供给单元258b连接到第二反应室250b且供给用来形成半导体膜的气体。气体供给单元258c连接到第三反应室250c且供给例如添加有赋予n型导电型的杂质元素的半导体材料气体。气体供给单元258d连接到第四反应室250d，且供给用来形成半导体膜的气体。气体供给单元258e供给氩。气体供给单元258f供给用于反应室内的清洗的蚀刻气体(在此，NF3气体)。因为在所有反应室中使用氩气体和用于清洗的蚀刻气体，所以优选气体供给单元258e和气体供给单元258f连接到所有反应室。
另外，各反应室连接有用来产生等离子体的高频电力供给单元。在此，高频电力供应单元包括高频电源252和匹配器254。但是不局限于此，而高频电力供应单元也可以连接有微波产生部。作为产生的等离子体，例如可以举出RF(13.56MHz)等离子体、VHF等离子体(30MHz至300MHz)、微波(2.45GHz)等离子体。另外，通过同时产生RF等离子体和VHF等离子体(双频率励磁；two frequencyexcitation)，可以提高淀积率。
另外，在此使用的等离子体优选是脉冲调制等离子体(pulsemodulation plasma)。通过使用脉冲调制等离子体，成膜时的淀积率提高，且减少成膜时产生的微粒，而可以提高所形成的半导体膜的质量及厚度的均匀性。另外，可以减少产生等离子体时的紫外线量，而可以减少形成的半导体膜中的缺陷数。
另外，也可以在同一反应室内连续形成结晶半导体膜、非晶半导体膜及添加有赋予一种导电型的杂质元素的杂质半导体膜。具体而言，将形成有栅极绝缘膜的衬底搬入到反应室内，并且在该反应室中连续形成结晶半导体膜、非晶半导体膜及添加有赋予一种导电型的杂质元素的半导体膜(杂质半导体膜)。通过在同一反应室内连续形成结晶半导体膜及非晶半导体膜，可以形成结晶畸变少的界面。因此，可以防止非意图的能级形成在界面中。另外，可以减少有可能混入到界面的大气成分。
另外，虽然不进行图示，但是预备室也可以连接到图12所示的多室等离子体CVD装置。通过在进行成膜之前在预备室中加热衬底，可以缩短各反应室中的直到成膜为止的加热时间，而可以提高处理能力。
此外，通过如上所述进行连续成膜，可以层叠形成多个膜而不使可能成为污染源的杂质元素污染界面。因此，可以降低薄膜晶体管的电特性的不均匀性。
通过使用上述等离子体CVD装置，可以在各反应室中形成一种膜或其组成相似的多种膜，且可以不暴露于大气地进行连续成膜。因此，可以以不使已形成的膜的残留物及悬浮在大气中的杂质元素污染界面的方式层叠形成多个膜。
优选使用氟自由基对等离子体CVD装置的反应室内进行清洗。另外，优选在成膜之前在反应室内形成保护膜。
另外，可以使用的装置不局限于上述图12所示的装置。例如，也可以使用设置有两个反应室的CVD装置。此时，在一方的反应室(第一反应室)中，作为形成气体使用正硅酸乙酯(TEOS：化学式Si(OC2H5)4)而形成氧化硅膜，并且在另一方的反应室(第二反应室)中，形成氮化硅膜、硅膜及包含一种导电型的杂质元素的硅膜，即可。或者，也可以使用只具有上述第二反应室的装置。
接着，在成为第一杂质半导体层110的第一杂质半导体膜154上形成抗蚀剂掩模156(参照图11C)。通过光刻法，可以形成抗蚀剂掩模156。或者，也可以使用喷墨法等形成抗蚀剂掩模156。或者，既可以以成本降低为目的通过印刷法形成抗蚀剂掩模156，又可以在通过印刷法形成抗蚀剂掩模156之后进行激光加工。
接着，使用抗蚀剂掩模156对第一半导体膜150、第二半导体膜152及第一杂质半导体膜154进行蚀刻。通过该处理，根据每个元件分离这些膜，而形成第一半导体层106、第二半导体层158及第一杂质半导体层160(参照图13A)。然后，去除抗蚀剂掩模156。
另外，在该蚀刻处理中，优选以将层叠有第一半导体层106、第二半导体层158及第一杂质半导体层160的叠层体162的侧面形成为锥形的方式进行蚀刻。锥形角大于或等于30°且小于或等于90°，优选大于或等于40°且小于或等于80°。通过将叠层体162的侧面形成为锥形，可以提高在后面的工序中形成在这些层上的膜(例如，导电膜164)的覆盖性，而可以防止布线破裂等。
接着，覆盖叠层体162地形成第二杂质半导体膜163。可以使用与第一杂质半导体膜154相同的材料和相同的形成方法来形成第二杂质半导体膜163。
接着，在第二杂质半导体膜163上形成导电膜164(参照图13B)。因为在此形成的导电膜164成为源电极及漏电极层112，所以可以使用上述导电材料形成。
使用溅射法或真空蒸镀法等形成导电膜164即可。另外，也可以通过使用银、金或铜等的导电纳米膏且使用丝网印刷法或喷墨法等将其喷射且焙烧，而形成导电膜164。
接着，在导电膜164上形成抗蚀剂掩模166(参照图13C)。可以与抗蚀剂掩模156同样通过光刻法或喷墨法形成抗蚀剂掩模166。或者，既可以以成本降低为目的通过印刷法形成抗蚀剂掩模166，又可以在通过印刷法形成抗蚀剂掩模166之后进行激光加工。另外，也可以通过氧等离子体进行灰化，以便调整抗蚀剂掩模的尺寸。
接着，使用抗蚀剂掩模166对导电膜164进行蚀刻，且对导电膜164进行图案形成，而形成源电极及漏电极层112(参照图14A)。在此，作为蚀刻，例如可以采用湿蚀刻。通过湿蚀刻，从抗蚀剂掩模166露出的部分的导电膜164受到各向同性蚀刻。其结果，导电层比抗蚀剂掩模更向内缩退，而形成源电极及漏电极层112。该源电极及漏电极层112不仅构成薄膜晶体管的源电极及漏电极，而且构成信号线。但是，不局限于此，而也可以使用干蚀刻。
接着，在形成有抗蚀剂掩模166的状态下，对第二半导体层158、第一杂质半导体层160及第二杂质半导体膜163进行蚀刻来形成背沟道部(参照图14B)。由此，第二半导体层158受到蚀刻而其一部分残留，以形成第二半导体层108、第一杂质半导体层110及第二杂质半导体层111。
在此，优选作为蚀刻采用干蚀刻，特别地，优选使用包含氧的气体进行干蚀刻。这是因为如下缘故：通过使用包含氧的气体，可以使抗蚀剂缩退且对第一杂质半导体层110和第二半导体层108进行蚀刻，而可以将第一杂质半导体层110的侧面和非晶半导体层的第二半导体层108的侧面形成为锥形。作为蚀刻气体，例如使用使四氟甲烷(化学式：CF4)包含氧的蚀刻气体或使氯包含氧的蚀刻气体。通过将第一杂质半导体层110的侧面和非晶半导体层的第二半导体层108的侧面形成为锥形，可以防止电场的集中，而可以减少截止电流。
第二半导体层108的一部分受到蚀刻而其中设置有凹部，并且优选采用使重叠于凹部的第二半导体层108的至少一部分残留的厚度。在形成源区及漏区的步骤中重叠于第一杂质半导体层110的部分的第二半导体层108不受到蚀刻，并且该部分的厚度是大约80nm以上且500nm以下，优选是150nm以上且400nm以下，更优选是200nm以上且300nm以下。如上所述，通过将第二半导体层108的厚度设定得充分厚，可以防止杂质元素混入到第一半导体层106等。如此，第二半导体层108也用作第一半导体层106的保护层。
接着，去除抗蚀剂掩模166。
另外，虽然在上述说明中当对第二杂质半导体膜163进行蚀刻时使用抗蚀剂掩模166，但是不局限于此。也可以在去除抗蚀剂掩模166之后，将源电极及漏电极层112用作掩模来对第二杂质半导体膜163进行蚀刻。在此情况下，当形成背沟道部时也将源电极及漏电极层112用作掩模，即可。
另外，通常，在到此为止的工序中产生的存在于背沟道部的残渣及用来去除抗蚀剂掩模166的抗蚀剂剥离液的成分等对电特性造成不良影响。因此，通过以去除这些为目的而在去除抗蚀剂掩模166之后进一步使用蚀刻、等离子体处理及清洗中的任一个或多个工序，可以制造电特性优异(例如，截止电流少)的薄膜晶体管。
通过上述工序，可以形成图1A和图1B所示的底栅型薄膜晶体管。另外，图2A至图3B所示的底栅型薄膜晶体管的制造工序也除了形成第二杂质半导体层111的工序以外，与上述制造工序相同。
接着，覆盖如上所述那样制造的薄膜晶体管地形成保护层114(参照图14C)。保护层114可以与栅极绝缘层104同样地形成。特别优选使用氮化硅形成保护层114。特别地，优选使用致密的氮化硅层，以便能够防止悬浮在大气中的有机物、金属、水蒸气等的可能成为污染源的杂质元素侵入。
另外，因为可以将图1A和图1B所示的薄膜晶体管用作像素晶体管，所以源电极和漏电极中的一方连接到像素电极。在图1A和图1B所示的薄膜晶体管中，源电极和漏电极中的一方通过设置在保护层114中的开口部116(参照图15A)连接到像素电极层118。
通过使用溅射法等且利用包括具有透光性的导电高分子(也称为导电聚合物)的导电组成物，可以形成像素电极层118。在此，通过溅射法形成ITO即可。
与源电极及漏电极层112等同样，在整个面上形成像素电极层118之后使用抗蚀剂掩模等进行蚀刻，而对其进行图案形成，即可(参照图15B)。
另外，虽然未图示，但是也可以以像素电极层118的被形成面的平坦化为目的而利用旋涂法等来在保护层114和像素电极层118之间形成有机树脂层。
另外，虽然在上述说明中说明在同一工序中形成栅电极和扫描线，并且在同一工序中形成源电极及漏电极和信号线的情况，但是不局限于此，而也可以在不同工序中形成电极和连接到该电极的布线。
另外，本发明的一个方式的薄膜晶体管不局限于图1A和图1B所示的薄膜晶体管。换言之，在第二杂质半导体层111可以兼作第一杂质半导体层110的情况(利用第二杂质半导体层111可以使第二半导体层108和源电极及漏电极层112实现欧姆接触的情况)下，不需要设置第一杂质半导体层110。图16A和图16B表示这种薄膜晶体管的一例。
图16A和图16B所示的薄膜晶体管，包括：栅电极层172；半导体层(第一半导体层176及第二半导体层178)；设置在栅电极层172和半导体层之间且与其接触的栅极绝缘层174；其一部分接触于第一半导体层和第二半导体层地设置的第二杂质半导体层180；以及设置在第二杂质半导体层180上且与其接触的源电极及漏电极层182，其中，半导体层的整个面重叠于栅电极层172。另外，优选利用保护层184覆盖该薄膜晶体管。在将该薄膜晶体管用于显示装置的像素晶体管的情况下，如图1A和图1B所示那样在保护层184中设置开口部186，并且通过开口部186连接到源电极及漏电极层182地设置像素电极层188，即可。
图16A和图16B所示的薄膜晶体管的制造方法的一部分与图11A至图15B所示的薄膜晶体管的制造方法不同。换言之，如下工序与图11A至图15B所示的薄膜晶体管的制造方法不同：在第二半导体膜上不形成杂质半导体膜而形成抗蚀剂掩模，使用该抗蚀剂掩模进行蚀刻，然后形成杂质半导体膜。优选采用上述制造工序，因为通过采用上述工序，工序简化且处理能力提高。
另外，本发明的一个方式的薄膜晶体管不局限于沟道蚀刻型，而也可以采用沟道停止型的薄膜晶体管。
如图17A和图17B所示，也可以使用两个层形成杂质半导体层，其中一方的层设置在源电极及漏电极层之间，并且另一方的层设置在源电极及漏电极层的下方面的整个面上。
图17A和图17B所示的薄膜晶体管，包括：栅电极层102；第一半导体层106；设置在栅电极层102和第一半导体层106之间且与其接触的栅极绝缘层104；设置在第一半导体层106上的一部分且与其接触的沟道停止层105；接触于沟道停止层105和第一半导体层106地设置的第一杂质半导体层110；其一部分设置在第一杂质半导体层110、第一半导体层106及栅极绝缘层104上且与其接触的第二杂质半导体层111；以及设置在第二杂质半导体层111上且与其接触的源电极及漏电极层112，其中，第一半导体层106的整个面重叠于栅电极层102。另外，优选该薄膜晶体管由保护层114覆盖。在将该薄膜晶体管用作显示装置的像素晶体管的情况下，如图17A和图17B所示在保护层114中设置开口部116，并且，通过开口部116连接到源电极及漏电极层112地设置像素电极层118，即可。
或者，也可以如图18A和图18B所示那样以一个层形成杂质半导体层，并且其设置在源电极及漏电极层下的整个面上。
图18A和图18B所示的薄膜晶体管，包括：栅电极层102；第一半导体层106；设置在栅电极层102和第一半导体层106之间且与其接触的栅极绝缘层104；设置在第一半导体层106的一部分上且与其接触的沟道停止层105；其一部分设置在沟道停止层105、第一半导体层106及栅极绝缘层104上且与其接触的第二杂质半导体层111；以及设置在第二杂质半导体层111上且与其接触的源电极及漏电极层112，其中，第一半导体层106的整个面重叠于栅电极层102。另外，优选该薄膜晶体管由保护层114覆盖。在将该薄膜晶体管用作显示装置的像素晶体管的情况下，如图18A和图18B所示在保护层114中设置开口部116，并且通过开口部116连接到源电极及漏电极层112地设置像素电极层118，即可。
也可以如图19A和图19B所示，以一个层形成杂质半导体层，并且该杂质半导体层设置在半导体层和源电极及漏电极层之间。
图19A和图19B所示的薄膜晶体管，包括：栅电极层102；第一半导体层106；设置在栅电极层102和第一半导体层106之间且与其接触的栅极绝缘层104；设置在第一半导体层106的一部分上且与其接触的沟道停止层105；接触于沟道停止层105和第一半导体层106地设置的第一杂质半导体层110；以及设置在第一杂质半导体层110及栅极绝缘层104上且与其接触的源电极及漏电极层112，其中，第一半导体层106的整个面重叠于栅电极层102。另外，优选该薄膜晶体管由保护层114覆盖。在将该薄膜晶体管用作显示装置的像素晶体管的情况下，如图19A和图19B所示在保护层114中设置开口部116，并且通过开口部116连接到源电极及漏电极层112地设置像素电极层118，即可。
如上所说明，可以得到光漏电流少且截止电流少的薄膜晶体管。
实施方式2
在本实施方式中，参照附图说明安装有本发明的一个方式的在实施方式1中所说明的薄膜晶体管的显示装置或发光装置。
在本实施方式的显示装置或发光装置中，连接到像素部的信号线驱动电路及扫描线驱动电路既可以设置在不同的衬底(例如，半导体衬底或者SOI衬底等)上且连接，又可以在与像素电路同一衬底上形成。
另外，对于另行形成的情况下的连接方法没有特别的限制，可以使用已知的COG法、引线键合法或TAB法等。此外，只要可以实现电连接，就对于连接位置没有特别的限制。另外，也可以另行形成控制器、CPU及存储器等而将其连接到像素电路。
图20示出本实施方式的显示装置的框图的一例。图20所示的显示装置包括：具有多个具备显示元件的像素的像素部400、选择像素部400所具有的各像素的扫描线驱动电路402、控制对被选择的像素的视频信号的输入的信号线驱动电路403。
注意，本实施方式的显示装置不局限于图20所示的方式。换言之，信号线驱动电路不局限于只具有移位寄存器和模拟开关的方式。除了移位寄存器和模拟开关以外，还可以具有缓冲器、电平转移器、源极跟随器等的其他电路。此外，不需要必须设置移位寄存器及模拟开关，例如既可以具有如译码电路那样的能够选择信号线的其他电路而代替移位寄存器，又可以具有锁存器等而代替模拟开关。
图20所示的信号线驱动电路403包括移位寄存器404和模拟开关405。对移位寄存器404输入时钟信号(CLK)和起始脉冲信号(SP)。当输入时钟信号(CLK)和起始脉冲信号(SP)时，在移位寄存器404中产生时序信号，而其输入到模拟开关405。
对模拟开关405供应视频信号(video signal)。模拟开关405根据被输入的时序信号对视频信号进行取样，然后供应给后级的信号线。
图20所示的扫描线驱动电路402包括移位寄存器406以及缓冲器407。此外，也可以包括电平转移器。在扫描线驱动电路402中，通过对移位寄存器406输入时钟信号(CLK)及起始脉冲信号(SP)，而产生选择信号。产生了的选择信号在缓冲器407中被缓冲放大，并被供应给对应的扫描线。在一线中的所有像素晶体管的栅极连接到一个扫描线。并且，由于当工作时需要使一线的像素晶体管同时导通，因此缓冲器407采用能够使大电流流过的结构。
当在全彩色的显示装置中，对对应于R(红)、G(绿)、B(蓝)的视频信号按顺序进行取样而供应给对应的信号线时，用来连接移位寄存器404和模拟开关405的端子数相当于用来连接模拟开关405和像素部400的信号线的端子数的1/3左右。因此，通过将模拟开关405形成在与像素部400同一衬底上，与将模拟开关405形成在与像素部400不同的衬底上的情况相比，可以抑制用来连接另行形成的衬底的端子数，而可以抑制连接缺陷的产生，以提高成品率。
此外，虽然图20的扫描线驱动电路402包括移位寄存器406和缓冲器407，但是不局限于此，也可以只利用移位寄存器406构成扫描线驱动电路402。
另外，图20所示的结构只表示显示装置的一个方式，而信号线驱动电路和扫描线驱动电路的结构不局限于此。
接着，参照图21A至图22B说明相当于显示装置的一个方式的液晶显示装置及发光装置的外观。图21A示出如下显示装置的俯视图：利用密封材料415将形成在第一衬底411上的具有结晶半导体层的薄膜晶体管420及液晶元件423密封在第一衬底411和第二衬底416之间。图21B相当于图21A的沿K-L的截面图。图22A和图22B示出发光装置的情况。注意，在图22A和图22B中，只对与图21A和图21B不同的部分附上附图标记。
在图21A至图22B中，围绕设置在第一衬底411上的像素部412和扫描线驱动电路414地设置有密封材料415。此外，在像素部412及扫描线驱动电路414上设置有第二衬底416。因此，使用第一衬底411、密封材料415以及第二衬底416与液晶层418(或图22A和图22B中的填充材料431)一起密封像素部412及扫描线驱动电路414。另外，在与第一衬底411上的由密封材料415围绕的区域不同的区域中安装有信号线驱动电路413。此外，利用具有结晶半导体层的薄膜晶体管在另行准备的衬底上设置信号线驱动电路413，但是不局限于此。另外，虽然在本实施方式中说明将使用具有结晶半导体层的薄膜晶体管而形成的信号线驱动电路413贴合到第一衬底411的情况，但是优选采用使用单晶半导体构成的晶体管形成信号线驱动电路，并且将其贴合到第一衬底411。图21B例示包括在信号线驱动电路413中的由结晶半导体层形成的薄膜晶体管419。
设置在第一衬底411上的像素部412包括多个晶体管，并且图21B例示包括在像素部412中的薄膜晶体管420。此外，信号线驱动电路413也包括多个晶体管，并且图21B例示包括在信号线驱动电路413中的薄膜晶体管419。在本实施方式的发光装置中，薄膜晶体管420既可以是电流控制晶体管，又可以是擦除晶体管。薄膜晶体管420相当于使用结晶半导体层形成的薄膜晶体管。
此外，液晶元件423所具有的像素电极422通过布线428电连接到薄膜晶体管420。而且，液晶元件423的对置电极427设置在第二衬底416上。像素电极422、对置电极427以及液晶层418重叠的部分相当于液晶元件423。
此外，在图22A和图22B中，发光元件430所具有的像素电极通过布线电连接到薄膜晶体管420的源电极或漏电极。而且，在本实施方式中，发光元件430的公共电极和具有透光性的导电层电连接。另外，发光元件430的结构不局限于本实施方式所示的结构。可以根据从发光元件430取出的光的方向、薄膜晶体管420的极性等，适当地决定发光元件430的结构。
另外，作为第一衬底411以及第二衬底416的材料，可以使用玻璃、金属(典型是不锈钢)、陶瓷或者塑料等。作为塑料，可以使用FRP(纤维增强塑料)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸树脂薄膜等。此外，也可以采用具有使用PVF薄膜、聚酯薄膜夹住铝箔的结构的薄片。
另外，隔离物421是珠状隔离物，并且设置隔离物421，以控制像素电极422和对置电极427之间的距离(单元间隙)。注意，也可以使用通过选择性地对绝缘层进行蚀刻来得到的隔离物(支柱间隔物)。
此外，供应到另行形成的信号线驱动电路413、扫描线驱动电路414以及像素部412的各种信号(电位)从FPC417(柔性印刷电路)通过引导布线424以及引导布线425供给。
在21A和图21B中，连接端子426由与液晶元件423所具有的像素电极422相同的导电层形成。此外，引导布线424以及引导布线425由与布线428相同的导电层形成。但是，不局限于此。
连接端子426通过各向异性导电层429电连接到FPC417所具有的端子。
注意，虽然未图示，但是本实施方式所示的液晶显示装置具有取向膜以及偏振片，还可以具有颜色滤光片、遮光层等。
在图22A和图22B中，连接端子426由与发光元件430所具有的像素电极相同的导电层形成。另外，引导布线425由与布线428相同的导电层形成。但是，不局限于此。
另外，作为位于在从发光元件430的光的取出方向上的衬底的第二衬底，使用透光衬底。在此情况下，利用使用玻璃板、塑料板、聚酯薄膜或丙烯酸树脂薄膜等的具有透光性的材料形成的衬底。在从发光元件430的光的取出方向是第一衬底的方向的情况下，作为第一衬底使用透光衬底。
此外，作为填充材料431，可以使用氮、氩等的惰性气体、紫外线固化树脂或热固化树脂等，而可以使用PVC(聚氯乙烯)、丙烯酸树脂、聚酰亚胺、环氧树脂、硅酮树脂、PVB(聚乙烯醇缩丁醛)或者EVA(乙烯-醋酸乙烯酯)等。在此，例如使用氮，即可。
此外，也可以在发光元件的发射面上适当地设置偏振片、圆偏振片(包括椭圆偏振片)、相位差板(λ/4板、λ/2板)或者颜色滤光片等的光学薄膜。此外，也可以在偏振片或圆偏振片上设置反射防止层。
如上所述，通过使用在实施方式1中说明的薄膜晶体管，可以形成显示装置。
实施方式3
在本实施方式中，参照附图说明安装有在实施方式2中所说明的显示装置的电子设备。作为上述电子设备，例如可以举出电视装置(也称为电视或电视接收机)；用于计算机等的监视器；电子纸；数码相机、数码摄像机等的拍摄装置；数码相框；移动电话机(也称为移动电话、移动电话装置)；便携式游戏机；便携式信息终端；声音再现装置；弹珠机等的大型游戏机等。
作为电子设备，例如可以举出电子纸。电子纸可以用于显示信息的所有领域的电子设备。例如，能够将电子纸应用于电子书籍(电子书)、招贴、电车等的交通工具的车厢广告、信用卡等的各种卡片中的信息显示等。图23A示出电子设备的一例。
图23A示出电子书籍的一例。例如，图23A所示的电子书籍由框体500及框体501构成。框体500及框体501由铰链504形成为一体，而可以进行开闭工作。通过采用这种结构，可以进行如纸的书籍那样的工作。
框体500组装有显示部502，而框体501组装有显示部503。显示部502及显示部503的结构既可以是显示连续的画面的结构，又可以是显示不同的画面的结构。通过采用显示不同的画面的结构，例如在右边的显示部(图23A中的显示部502)能够显示文章，而在左边的显示部(图23A中的显示部503)能够显示图像。可以将实施方式2所示的显示装置应用于显示部502及显示部503。
此外，在图23A中示出框体500具备操作部等的例子。例如，在框体500中，具备电源输入端子505、操作键506、扬声器507等。操作键506例如可以具备翻页的功能。此外，也可以采用在与框体的显示部相同的面上具备键盘及定位装置等的结构。另外，也可以采用在框体的背面或侧面具备外部连接用端子(耳机端子、USB端子及可以与USB电缆等的各种电缆连接的端子等)、记录介质插入部等的结构。再者，图23A所示的电子书籍也可以具有电子词典的功能。
此外，图23A所示的电子书籍也能够具备以无线方式收发信息的结构。还可以采用如下结构：以无线的方式从电子书籍服务器购买所希望的书籍数据等，然后下载。
图23B示出数码相框的一例。例如，在图23B所示的数码相框中，框体511组装有显示部512。显示部512可以显示各种图像，例如通过显示使用数码相机等拍摄的图像数据，能够发挥与一般的相框同样的功能。作为显示部512，可以使用实施方式2所示的显示装置。
此外，图23B所示的数码相框优选采用具备操作部、外部连接用端子、记录介质插入部等的结构。这些结构也可以组装到与显示部相同的面，但是当将它们设置在侧面或背面上时，设计性提高，所以是优选的。例如，能够对数码相框的记录介质插入部插入储存有由数码相机拍摄的图像数据的存储器并提取图像数据，然后将所提取的图像数据显示于显示部512。
此外，图23B所示的数码相框也可以采用能够以无线方式收发信息的结构。还能采用以无线方式提取所希望的图像数据并进行显示的结构。
图23C示出电视装置的一例。在图23C所示的电视装置中，框体521组装有显示部522。通过利用显示部522，可以显示映像。此外，在此示出利用支架523支撑框体521的结构。作为显示部522，能够应用实施方式2所示的显示装置。
能够通过利用框体521所具备的操作开关或遥控操作机进行图23C所示的电视装置的操作。通过利用遥控操作机所具备的操作键，能够进行对频道及音量的操作，并能够对在显示部522上显示的图像进行操作。此外，也可以采用在遥控操作机中设置显示从该遥控操作机输出的信息的显示部的结构，并且也可以作为该遥控操作机所具备的显示部应用实施方式2所示的显示装置。
此外，图23C所示的电视装置采用具备接收机及调制解调器等的结构。能够通过利用接收机接收一般的电视广播。再者，通过调制解调器连接到有线或无线方式的通信网络，也可以进行单向(从发送者到接收者)或双向(发送者和接收者之间或接收者之间等)的信息通信。
图23D示出移动电话机的一例。图23D所示的移动电话机除了安装在框体531中的显示部532之外还具备操作按钮533、操作按钮537、外部连接端口534、扬声器535及麦克风536等。作为显示部532，能够应用实施方式2所示的显示装置。
图23D所示的移动电话机的显示部532也可以是触摸面板(touchpanel)，也能够用手指等触摸显示部532来操作显示部532的显示内容。在此情况下，能够用手指等触摸显示部532来打电话或制作电子邮件等。
显示部532的画面主要有三种模式。第一是以图像的显示为主的显示模式，第二是以文字等的信息的输入为主的输入模式，第三是混合有显示模式和输入模式这两种模式的显示与输入模式。
例如，在打电话或制作电子邮件的情况下，将显示部532设定为以文字输入为主的文字输入模式，并进行在画面上显示的文字的输入操作，即可。在此情况下，优选的是，在显示部532的画面的大多部分中显示键盘或号码按钮。
此外，通过在图23D所示的移动电话机的内部设置具有陀螺仪和加速度传感器等检测倾斜度的传感器的检测装置，判断移动电话机的方向(纵向或横向)，能够对显示部532的显示信息进行自动切换。
通过触摸显示部532或利用框体531的操作按钮537进行的操作，切换画面模式，即可。此外，还能根据显示在显示部532上的图像种类切换画面模式。例如，当显示在显示部上的图像信号为动态图像的数据时，将画面模式切换成显示模式，而当显示在显示部上的图像信号为文字数据时，将画面模式切换成输入模式。
另外，当在输入模式中通过检测出显示部532的光传感器所检测的信号得知在一定期间中没有显示部532的触摸操作输入时，也可以以将画面模式从输入模式切换成显示模式的方式进行控制。
还能够将显示部532用作图像传感器。例如，通过用手掌或手指触摸显示部532，并利用图像传感器拍摄掌纹、指纹等，能够进行个人识别。此外，通过在显示部中使用发射近红外光的背光灯或发射近红外光的感测光源，也能拍摄手指静脉、手掌静脉等。
本申请基于2008年12月11日在日本专利局受理的日本专利申请序列号2008-316194而制作，所述申请内容包括在本说明书中。

Claims (12)

1.一种薄膜晶体管，包括：
栅电极层；
第一半导体层；
设置在所述第一半导体层上且与其接触的其载流子迁移率低于所述第一半导体层的载流子迁移率的第二半导体层；
设置在所述栅电极层和所述第一半导体层之间且与其接触的栅极绝缘层；
接触于所述第一半导体层的侧面及所述第二半导体层地设置的一对杂质半导体层；
设置在所述杂质半导体层中的一方上且与其接触的源电极；以及
设置在所述杂质半导体层中的另一方上且与其接触的漏电极，
其中，所述第一半导体层的所述栅电极层一侧的整个面重叠于所述栅电极层。
2.根据权利要求1所述的薄膜晶体管，
其中，所述第一半导体层包括结晶半导体，
并且，所述第二半导体层包括非晶半导体。
3.根据权利要求2所述的薄膜晶体管，其中所述非晶半导体至少包含卤素、氮和NH基中的一种。
4.根据权利要求1所述的薄膜晶体管，其中所述栅电极层包含钼、钛、铬、钽、钨、铝、铜、钕和钪中的任一种。
5.根据权利要求1所述的薄膜晶体管，其中所述杂质半导体层包含磷或硼。
6.一种包括显示装置或发光装置的电子设备，该显示装置或发光装置包括根据权利要求1所述的薄膜晶体管，其中，所述电子设备是选自由电视、计算机的监视器、电子纸、拍摄装置、数码相框、移动电话、便携式游戏机、便携式信息终端、声音再现装置和大型游戏机构成的组中的一种。
7.一种薄膜晶体管，包括：
栅电极层；
第一半导体层；
设置在所述第一半导体层上且与其接触的其载流子迁移率低于所述第一半导体层的载流子迁移率的第二半导体层；
设置在所述栅电极层和所述第一半导体层之间且与其接触的栅极绝缘层；
设置在所述第二半导体层上且与其接触的一对第一杂质半导体层；
一对第二杂质半导体层，其中一方接触于所述第一杂质半导体层的一方、所述第一半导体层的侧面和所述第二半导体层的侧面地设置，并且另一方接触于所述第一杂质半导体层的另一方、所述第一半导体层的侧面和所述第二半导体层的侧面地设置；
设置在所述第二杂质半导体层的一方上且与其接触的源电极；以及
设置在所述第二杂质半导体层的另一方上且与其接触的漏电极，
其中，使用所述栅电极层对所述第一半导体层的栅电极层一侧的整个面进行遮光。
8.根据权利要求7所述的薄膜晶体管，
其中，所述第一半导体层包括结晶半导体，
并且，所述第二半导体层包括非晶半导体。
9.根据权利要求8所述的薄膜晶体管，其中所述非晶半导体至少包含卤素、氮和NH基中的一种。
10.根据权利要求7所述的薄膜晶体管，其中所述栅电极层包含钼、钛、铬、钽、钨、铝、铜、钕和钪中的任一种。
11.根据权利要求7所述的薄膜晶体管，其中所述第二杂质半导体层包含磷或硼。
12.一种包括显示装置或发光装置的电子设备，该显示装置或发光装置包括根据权利要求7所述的薄膜晶体管，其中，所述电子设备是选自由电视、计算机的监视器、电子纸、拍摄装置、数码相框、移动电话、便携式游戏机、便携式信息终端、声音再现装置和大型游戏机构成的组中的一种。
CN2009102541523A 2008-12-11 2009-12-10 薄膜晶体管及显示装置 Expired - Fee Related CN101752427B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008-316194 2008-12-11
JP2008316194 2008-12-11

Publications (2)

Publication Number Publication Date
CN101752427A true CN101752427A (zh) 2010-06-23
CN101752427B CN101752427B (zh) 2013-12-18

Family

ID=42239435

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009102541523A Expired - Fee Related CN101752427B (zh) 2008-12-11 2009-12-10 薄膜晶体管及显示装置

Country Status (5)

Country Link
US (1) US8344380B2 (zh)
JP (1) JP2010161358A (zh)
KR (1) KR20100067612A (zh)
CN (1) CN101752427B (zh)
TW (1) TWI506796B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102629555A (zh) * 2011-10-11 2012-08-08 北京京东方光电科技有限公司 栅极绝缘层、tft、阵列基板、显示装置以及制备方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101667622B1 (ko) * 2008-12-11 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터 및 표시 장치
KR101760537B1 (ko) * 2009-12-28 2017-07-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011080998A1 (en) 2009-12-28 2011-07-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8704230B2 (en) * 2010-08-26 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5848918B2 (ja) * 2010-09-03 2016-01-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW201212237A (en) 2010-09-03 2012-03-16 Au Optronics Corp Thin film transistor and fabricating method thereof
US8916866B2 (en) 2010-11-03 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9568794B2 (en) * 2010-12-20 2017-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device
US8629445B2 (en) 2011-02-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and electronic appliance
JP2012222261A (ja) * 2011-04-13 2012-11-12 Mitsubishi Electric Corp トランジスタ、その製造方法および表示装置
WO2013094184A1 (ja) * 2011-12-22 2013-06-27 シャープ株式会社 アクティブマトリクス基板及びその製造方法
US9224755B2 (en) 2013-09-06 2015-12-29 Globalfoundries Inc. Flexible active matrix display
CN103500764B (zh) * 2013-10-21 2016-03-30 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示器
CN104362179B (zh) * 2014-10-13 2017-04-26 京东方科技集团股份有限公司 一种薄膜晶体管、其制作方法、阵列基板及显示装置
JP6749252B2 (ja) 2015-02-12 2020-09-02 株式会社半導体エネルギー研究所 表示装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6017962A (ja) * 1983-07-11 1985-01-29 Canon Inc 薄膜トランジスタ
JPH0563196A (ja) * 1991-09-04 1993-03-12 Hitachi Ltd 薄膜半導体装置及びその製造方法並び液晶表示装置
JPH08116060A (ja) * 1994-10-18 1996-05-07 Furontetsuku:Kk 電界効果トランジスタ
US20060024866A1 (en) * 2004-07-27 2006-02-02 Feng-Yuan Gan Thin film transistor and method for fabricating same
CN1734776A (zh) * 2004-08-03 2006-02-15 株式会社半导体能源研究所 显示器件、其制造方法以及电视机
CN1734787A (zh) * 2004-08-13 2006-02-15 三星Sdi株式会社 薄膜晶体管及其制造方法
CN101226901A (zh) * 2006-12-14 2008-07-23 三星电子株式会社 薄膜晶体管、薄膜晶体管基板及其制造方法
JP2008218796A (ja) * 2007-03-06 2008-09-18 Kobe Steel Ltd 薄膜トランジスタの製造装置及びその製造方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56122123A (en) 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
JPS6098680A (ja) 1983-11-04 1985-06-01 Seiko Instr & Electronics Ltd 電界効果型薄膜トランジスタ
JPS6187371A (ja) 1984-10-05 1986-05-02 Hitachi Ltd 薄膜半導体装置
EP0473988A1 (en) 1990-08-29 1992-03-11 International Business Machines Corporation Method of fabricating a thin film transistor having amorphous/polycrystalline semiconductor channel region
US7115902B1 (en) 1990-11-20 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP2791422B2 (ja) 1990-12-25 1998-08-27 株式会社 半導体エネルギー研究所 電気光学装置およびその作製方法
US5849601A (en) 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US7576360B2 (en) 1990-12-25 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device which comprises thin film transistors and method for manufacturing the same
US7098479B1 (en) 1990-12-25 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP3255942B2 (ja) 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
JPH06326314A (ja) * 1993-05-12 1994-11-25 Hitachi Ltd 薄膜トランジスタおよびその製造方法
JP3373620B2 (ja) 1993-10-21 2003-02-04 株式会社東芝 液晶表示装置
JPH08195492A (ja) 1995-01-13 1996-07-30 Matsushita Electric Ind Co Ltd 多結晶薄膜の形成方法および薄膜トランジスタの製造方法
TW303526B (zh) 1994-12-27 1997-04-21 Matsushita Electric Ind Co Ltd
JPH1020298A (ja) 1996-07-03 1998-01-23 Sharp Corp 液晶表示装置
KR100257158B1 (ko) 1997-06-30 2000-05-15 김영환 박막 트랜지스터 및 그의 제조 방법
JPH1140814A (ja) * 1997-07-18 1999-02-12 Furontetsuku:Kk 薄膜トランジスタ基板と液晶表示装置および薄膜トランジスタ基板の製造方法
JP3809733B2 (ja) 1998-02-25 2006-08-16 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
JP2001217424A (ja) * 2000-02-03 2001-08-10 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよびそれを用いた液晶表示装置
JP2002246605A (ja) 2001-02-20 2002-08-30 Matsushita Electric Ind Co Ltd 液晶表示用薄膜トランジスタの製造方法
TW577176B (en) 2003-03-31 2004-02-21 Ind Tech Res Inst Structure of thin-film transistor, and the manufacturing method thereof
JP4748954B2 (ja) 2003-07-14 2011-08-17 株式会社半導体エネルギー研究所 液晶表示装置
JP2005167051A (ja) 2003-12-04 2005-06-23 Sony Corp 薄膜トランジスタおよび薄膜トランジスタの製造方法
EP1624333B1 (en) * 2004-08-03 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Display device, manufacturing method thereof, and television set
JP4577114B2 (ja) 2005-06-23 2010-11-10 ソニー株式会社 薄膜トランジスタの製造方法および表示装置の製造方法
JP2007035964A (ja) 2005-07-27 2007-02-08 Sony Corp 薄膜トランジスタとその製造方法、及び表示装置
JP2008258345A (ja) * 2007-04-04 2008-10-23 Sony Corp 薄膜トランジスタおよびその製造方法ならびに表示装置
US8921858B2 (en) 2007-06-29 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US9176353B2 (en) 2007-06-29 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
TWI575293B (zh) 2007-07-20 2017-03-21 半導體能源研究所股份有限公司 液晶顯示裝置
JP2009049384A (ja) 2007-07-20 2009-03-05 Semiconductor Energy Lab Co Ltd 発光装置
US7611930B2 (en) 2007-08-17 2009-11-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing display device
US8591650B2 (en) 2007-12-03 2013-11-26 Semiconductor Energy Laboratory Co., Ltd. Method for forming crystalline semiconductor film, method for manufacturing thin film transistor, and method for manufacturing display device
JP5395415B2 (ja) 2007-12-03 2014-01-22 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
KR101667622B1 (ko) 2008-12-11 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터 및 표시 장치

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6017962A (ja) * 1983-07-11 1985-01-29 Canon Inc 薄膜トランジスタ
JPH0563196A (ja) * 1991-09-04 1993-03-12 Hitachi Ltd 薄膜半導体装置及びその製造方法並び液晶表示装置
JPH08116060A (ja) * 1994-10-18 1996-05-07 Furontetsuku:Kk 電界効果トランジスタ
US20060024866A1 (en) * 2004-07-27 2006-02-02 Feng-Yuan Gan Thin film transistor and method for fabricating same
CN1734776A (zh) * 2004-08-03 2006-02-15 株式会社半导体能源研究所 显示器件、其制造方法以及电视机
CN1734787A (zh) * 2004-08-13 2006-02-15 三星Sdi株式会社 薄膜晶体管及其制造方法
CN101226901A (zh) * 2006-12-14 2008-07-23 三星电子株式会社 薄膜晶体管、薄膜晶体管基板及其制造方法
JP2008218796A (ja) * 2007-03-06 2008-09-18 Kobe Steel Ltd 薄膜トランジスタの製造装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102629555A (zh) * 2011-10-11 2012-08-08 北京京东方光电科技有限公司 栅极绝缘层、tft、阵列基板、显示装置以及制备方法
CN102629555B (zh) * 2011-10-11 2014-11-26 北京京东方光电科技有限公司 栅极绝缘层、tft、阵列基板、显示装置以及制备方法

Also Published As

Publication number Publication date
US8344380B2 (en) 2013-01-01
TWI506796B (zh) 2015-11-01
KR20100067612A (ko) 2010-06-21
US20100148178A1 (en) 2010-06-17
JP2010161358A (ja) 2010-07-22
CN101752427B (zh) 2013-12-18
TW201030985A (en) 2010-08-16

Similar Documents

Publication Publication Date Title
CN101752427B (zh) 薄膜晶体管及显示装置
CN102246310B (zh) 薄膜晶体管及显示装置
CN101847662B (zh) 薄膜晶体管
CN101765917B (zh) 显示器件及具有该显示器件的电子设备及其制造方法
CN101527260B (zh) 结晶半导体膜的形成方法、晶体管及显示装置的制造方法
CN101937932B (zh) 薄膜晶体管及其制造方法
JP2016026403A (ja) 半導体装置の作製方法
JP5759833B2 (ja) 半導体装置及びその作製方法
CN101483180B (zh) 液晶显示器件
CN101834140B (zh) 薄膜晶体管及该薄膜晶体管的制造方法
JP5938179B2 (ja) 半導体装置の作製方法、及び半導体装置
JP5711463B2 (ja) 薄膜トランジスタ
JP6339632B2 (ja) 薄膜トランジスタの作製方法
JP5767073B2 (ja) エッチング方法及び半導体装置の作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131218

Termination date: 20211210