JP5759833B2 - 半導体装置及びその作製方法 - Google Patents

半導体装置及びその作製方法 Download PDF

Info

Publication number
JP5759833B2
JP5759833B2 JP2011183612A JP2011183612A JP5759833B2 JP 5759833 B2 JP5759833 B2 JP 5759833B2 JP 2011183612 A JP2011183612 A JP 2011183612A JP 2011183612 A JP2011183612 A JP 2011183612A JP 5759833 B2 JP5759833 B2 JP 5759833B2
Authority
JP
Japan
Prior art keywords
layer
insulating layer
semiconductor
conductive layer
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011183612A
Other languages
English (en)
Other versions
JP2012069938A (ja
JP2012069938A5 (ja
Inventor
宮入　秀和
秀和 宮入
隆文 溝口
隆文 溝口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2011183612A priority Critical patent/JP5759833B2/ja
Publication of JP2012069938A publication Critical patent/JP2012069938A/ja
Publication of JP2012069938A5 publication Critical patent/JP2012069938A5/ja
Application granted granted Critical
Publication of JP5759833B2 publication Critical patent/JP5759833B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/702—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof
    • H01L21/707—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof of thin-film circuits or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode

Description

本発明は、半導体装置及びその作製方法に関する。なお、本明細書において、半導体装置とは、半導体素子自体または半導体素子を含むものをいい、このような半導体素子として、例えば薄膜トランジスタが挙げられる。従って、液晶表示装置なども半導体装置に含まれるものである。
近年、半導体装置は人間の生活に欠かせないものとなっている。このような半導体装置に含まれる薄膜トランジスタなどの半導体素子は、基板上に半導体膜などの薄膜を形成し、該薄膜を所望の形状に加工することで作製される。このような作製方法は、例えば、液晶表示装置（例えば、液晶テレビ）にも適用されている。
従来の液晶テレビの薄膜トランジスタには、半導体膜として非晶質シリコン膜が用いられることが多い。これは、非晶質シリコン膜により形成した薄膜トランジスタが、比較的作りやすい構造とされているからである。
しかしながら、昨今の動画事情（例えば、３Ｄ映画鑑賞や３Ｄスポーツ観戦など）から、非晶質シリコン膜を用いた液晶テレビでは、動画の鮮明さを表現する事が困難になり、高速に応答するキャリア移動度の高い薄膜トランジスタの開発が進められている。そのため、微結晶シリコン膜の開発が進められている（例えば、特許文献１）。
特開２００１−２１７４２４号公報
特許文献１にも記載されているように、半導体膜として、微結晶シリコン膜を用いた薄膜トランジスタでは、オン電流を高くすることが可能である。しかし、上記した昨今の動画事情に鑑みると、まだ十分なものとはいえない。
そこで、チャネル形成領域と重畳して、ゲート電極（以下、第１のゲート電極と表記することがある。）とは反対側に「更なるゲート電極（以下、第２のゲート電極と表記することがある。）」を設け、該更なるゲート電極によりチャネル形成領域を拡大するとよい。すなわち、デュアルゲート型薄膜トランジスタとすればよい。
しかし、デュアルゲート型薄膜トランジスタでは、従来の薄膜トランジスタに対して、「更なるゲート電極」と「更なるゲート絶縁層」が設けられており、積層構造は更に複雑なものとなる。従って、従来の薄膜トランジスタと比較して、例えば、エッチング加工する際の被エッチング膜の厚さが大きく異なる部分が存在する。被エッチング膜の厚さが大きく異なると、薄い被エッチング膜の下に設けられた層の表面近傍へのエッチングダメージが大きくなる。
または、薄い被エッチング膜の下に設けられた層がエッチングされてしまい、配線の形成不良を引き起こし、歩留まりを低下させる原因となる。
本発明の一態様は、電極へのエッチングダメージが小さいデュアルゲート型薄膜トランジスタを有する半導体装置を提供することを課題とする。
更には、本発明の一態様は、電極へのエッチングダメージが小さいデュアルゲート型薄膜トランジスタを有する半導体装置を、簡便な工程で歩留まり良く作製することができる作製方法を提供することを課題とする。
本発明の一態様である半導体装置は、逆スタガ構造のデュアルゲート型薄膜トランジスタを有するものであって、該薄膜トランジスタは、ソース電極及びドレイン電極となる導電層とパッシベーション層の間に層間絶縁層が設けられており、該パッシベーション層上には更なるゲート電極が設けられており、薄膜トランジスタのゲート絶縁層と層間絶縁層の厚さが概ね等しいことを特徴とするものである。
本発明の一態様である半導体装置の作製方法は、逆スタガ構造のデュアルゲート型薄膜トランジスタを作製するに際して、ソース電極及びドレイン電極となる導電層とパッシベーション層の間に設けられる層間絶縁層となる膜は、ソース電極及びドレイン電極となる導電膜上に積層して形成され、ソース電極及びドレイン電極となる導電層の形成と同一のエッチングマスクを用いて形成され、または、ソース電極及びドレイン電極となる導電層をエッチングマスクとして用いて形成されるものである。そして、該薄膜トランジスタのゲート絶縁層と層間絶縁層の厚さは概ね等しいものとする。
本発明の一態様は、第１の導電層を覆って設けられた第１の絶縁層と、前記第１の絶縁層上に設けられた第１の半導体層と、前記第１の半導体層上に、前記第１の半導体層を露出させて離間して設けられた第２の半導体層と、前記第２の半導体層上に設けられた不純物半導体層と、前記不純物半導体層上に、少なくとも一部が接するように設けられた第２の導電層と、前記第２の導電層上に設けられた第２の絶縁層と、前記第１の半導体層、前記第２の半導体層、前記不純物半導体層、前記第２の導電層、及び前記第２の絶縁層を覆って設けられた第３の絶縁層と、少なくとも、前記第３の絶縁層上に設けられた第３の導電層と、を有し、前記第１の絶縁層及び前記第３の絶縁層には、前記第１の導電層の一部に達する第１の開口部が設けられており、前記第２の絶縁層及び前記第３の絶縁層には、前記第２の導電層の一部に達する第２の開口部が設けられており、前記第１の絶縁層の厚さと前記第２の絶縁層の厚さは概ね等しいことを特徴とする半導体装置である。
または、本発明の一態様は、第１の開口部の深さと第２の開口部の深さが概ね等しいものであってもよい。
なお、ここで、前記第２の絶縁層は、前記層間絶縁層であり、前記第３の絶縁層は、前記パッシベーション層に相当する。また、前記第２の導電層は、少なくともソース電極及びドレイン電極を構成し、前記第３の導電層は、少なくとも第２のゲート電極を構成する。
前記構成において、前記第３の絶縁層は薄いことが好ましい。前記第３の絶縁層は、第２のゲート電極と半導体層の間に設けられるゲート絶縁層を構成するものである。そのため、半導体層と第２のゲート電極の間に設けられるゲート絶縁層は薄くし、実効膜厚を小さくしたほうが、当該薄膜トランジスタの電界効果移動度を向上させ、オン電流を大きくするためである。
なお、前記第２の導電層と前記第３の導電層が重畳して設けられている場合には、前記第３の絶縁層を薄くすることにより前記第２の導電層により構成されるソース電極及びドレイン電極と、前記第３の導電層により構成される第２のゲート電極の間の寄生容量が大きくなってしまう。そのため、前記第２の絶縁層は、厚くするとよい。
一方で、前記第３の絶縁層は上記したように厚くする実益はない。従って、前記構成において、前記第３の絶縁層は、前記第１の絶縁層及び前記第２の絶縁層よりも薄いことが好ましい。
前記構成において、前記第３の導電層は、前記第１の開口部及び前記第２の開口部を介して前記第１の導電層と前記第２の導電層を接続させることができる。
本発明の一態様は、前記半導体装置の作製方法である。本発明の一態様は、第１の導電層を覆って設けられた第１の絶縁層上に、第１の半導体層、第２の半導体層及び不純物半導体層がこの順に積層された薄膜積層体を形成し、前記薄膜積層体を覆って、第２の導電層となる導電膜及び第２の絶縁層となる絶縁膜を形成し、前記絶縁膜をエッチングすることで前記第２の絶縁層を形成し、前記導電膜をエッチングすることで前記第２の導電層を形成し、前記第２の導電層と重畳していない部分の不純物半導体層及び第２の半導体層を除去することで、前記第２の導電層と重畳していない部分の第１の半導体層を露出させて半導体素子を形成し、前記半導体素子を覆って第３の絶縁層を形成し、前記第１の絶縁層及び前記第３の絶縁層には、前記第１の導電層の一部に達する第１の開口部を形成し、前記第２の絶縁層及び前記第３の絶縁層には、前記第２の導電層の一部に達する第２の開口部を形成し、前記第１の絶縁層の厚さと前記第２の絶縁層の厚さは概ね等しいことを特徴とする半導体装置の作製方法である。
または、本発明の一態様は、第１の導電層を覆って設けられた第１の絶縁層上に、第１の半導体層、第２の半導体層及び不純物半導体層がこの順に積層された薄膜積層体を形成し、前記薄膜積層体を覆って、第２の導電層となる導電膜及び第２の絶縁層となる絶縁膜を形成し、前記絶縁膜をエッチングすることで前記第２の絶縁層を形成し、前記導電膜をエッチングすることで前記第２の導電層を形成し、前記第２の導電層と重畳していない部分の不純物半導体層及び第２の半導体層を除去することで、前記第２の導電層と重畳していない部分の第１の半導体層を露出させて半導体素子を形成し、前記半導体素子を覆って第３の絶縁層を形成し、前記第１の絶縁層及び前記第３の絶縁層には、前記第１の導電層の一部に達する第１の開口部を形成し、前記第２の絶縁層及び前記第３の絶縁層には、前記第２の導電層の一部に達する第２の開口部を形成し、前記第１の開口部の深さと前記第２の開口部の深さは概ね等しいことを特徴とする半導体装置の作製方法である。
前記構成において、前記第２の絶縁層と前記第２の導電層は、同一のエッチング工程で形成されることが好ましい。
前記構成において、露出された部分の前記第１の半導体層を、水素ガスと酸素ガスの混合ガスプラズマに曝すとよい。
なお、前記構成において、第１の半導体層は必ずしも必要ではない。
本発明の一態様である半導体装置によれば、電極へのエッチングダメージが小さいデュアルゲート型薄膜トランジスタを有する半導体装置を得ることができる。すなわち、本発明の一態様である半導体装置によれば、電極へのエッチングダメージが小さく、電界効果移動度が高く、且つオン電流が大きい半導体装置を得ることができる。
本発明の一態様である薄膜トランジスタの作製方法によれば、電極へのエッチングダメージが小さいデュアルゲート型薄膜トランジスタを有する半導体装置を、簡便な工程で得ることができる。すなわち、本発明の一態様である半導体装置の作製方法によれば、電界効果移動度が高く、且つオン電流が大きい半導体装置を、電極へのエッチングダメージが小さく、簡便な工程で、歩留まり良く作製することができる。
本発明の一態様である半導体装置を説明する断面図及び上面図。 本発明の一態様である半導体装置の作製方法を説明する図。 本発明の一態様である半導体装置の作製方法を説明する図。 本発明の一態様である半導体装置の作製方法を説明する図。 本発明の一態様である半導体装置の作製方法を説明する図。 本発明の一態様である半導体装置の作製方法を説明する図。 本発明の一態様である半導体装置を説明する図。 本発明の一態様である半導体装置を説明する図。 本発明の一態様である半導体装置を説明する図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
（実施の形態１）
本実施の形態では、本発明の一態様である半導体装置について図面を参照して説明する。
図１は、本発明の一態様である半導体装置の断面図と上面図を示す。図１（Ａ）は、図１（Ｂ）に示す上面図のＸ−Ｙにおける断面図を示す。図１（Ａ）及び図１（Ｂ）に示す半導体装置は、基板１００上に設けられた第１の導電層１０２と、第１の導電層１０２を覆う第１の絶縁層１０４と、第１の絶縁層１０４上に設けられた第１の半導体層１０６と、第１の半導体層１０６上に、第１の半導体層１０６の一部を露出させて離間して設けられた第２の半導体層１０８と、第２の半導体層１０８上に設けられた不純物半導体層１１０と、不純物半導体層１１０上に、少なくとも一部が接するように設けられた第２の導電層１１２と、第２の導電層１１２上にのみ設けられた第２の絶縁層１１４と、第１の半導体層１０６、第２の半導体層１０８、不純物半導体層１１０、第２の導電層１１２、及び第２の絶縁層１１４を覆って設けられた第３の絶縁層１１６と、少なくとも、第３の絶縁層１１６上に設けられた第３の導電層１１８と、を有している。第２の導電層１１２と第３の導電層１１８は、第１の開口部１２０において接続される。ここで、第１の絶縁層１０４の厚さｔ１と第２の絶縁層１１４の厚さｔ２は、概ね同じ厚さである。すなわち、ｔ１≒ｔ２である。
なお、ここで、第２の絶縁層１１４は、層間絶縁層である。第３の絶縁層１１６は、少なくとも、パッシベーション層及び第３の導電層１１８により構成される第２のゲート電極のゲート絶縁層を構成する。また、第２の導電層１１２は、少なくともソース電極及びドレイン電極を構成する。
なお、ここで、第３の絶縁層１１６は薄いことが好ましい。すなわち、第３の絶縁層１１６の厚さｔ３は小さいことが好ましい。第３の絶縁層１１６は、第３の導電層１１８により構成される第２のゲート電極と第１の半導体層１０６の間に設けられるゲート絶縁層を構成するが、ゲート絶縁層は薄くし、実効膜厚を小さくしたほうが、当該薄膜トランジスタの電界効果移動度を向上させ、オン電流を増大させることができるからである。
なお、第２の導電層１１２と第３の導電層１１８が重畳して設けられている場合には、第３の絶縁層１１６を薄くすることにより第２の導電層１１２により構成されるソース電極及びドレイン電極と、第３の導電層１１８により構成される第２のゲート電極の間の寄生容量が大きくなってしまう。そのため、第２の絶縁層１１４は、厚くするとよい。すなわち、第２の絶縁層１１４の厚さｔ２は大きいことが好ましい。
一方で、第３の絶縁層１１６は上記したように厚くする実益はない。従って、前記構成において、第３の絶縁層１１６の厚さｔ３は、第１の絶縁層１０４の厚さｔ１及び第２の絶縁層１１４の厚さｔ２よりも小さいことが好ましい。
なお、第１の絶縁層１０４、第２の絶縁層１１４、及び第３の絶縁層１１６は、窒化シリコン層とすることが好ましい。
なお、第１の絶縁層１０４及び第２の絶縁層１１４が窒化シリコン層である場合には、第１の絶縁層１０４の厚さは、概ね２５０ｎｍ以上４５０ｎｍ以下とすればよい。
そして、第３の絶縁層１１６が窒化シリコン層である場合には、第３の絶縁層１１６の厚さは、６０ｎｍ以上２５０ｎｍ未満とすればよい。
すなわち、第１の絶縁層１０４、第２の絶縁層１１４、及び第３の絶縁層１１６においては、第３の絶縁層１１６が最も薄く、第１の絶縁層１０４と第２の絶縁層１１４は同じ程度の厚さとすればよい。すなわち、ｔ３＜ｔ１≒ｔ２であることが好ましい。
図１（Ｂ）には、第３の導電層１１８により形成されるゲートが、第１の導電層１０２により形成されるゲートとは独立して設けられている形態を示す。このとき、第３の導電層１１８により形成されるゲートの電位は、第１の導電層１０２により形成されるゲートの電位と異なるものとすることができるため、薄膜トランジスタのしきい値電圧を制御することができる。ただし、本実施の形態の半導体装置はこれに限定されず、図１（Ｃ）に示すような構成であってもよい。
図１（Ｃ）には、第３の導電層１１８により形成されるゲートが、第１の導電層１０２により形成されるゲートと第２の開口部１２２において接続されている形態の上面図を示す。このとき、第３の導電層１１８により形成されるゲートの電位と、第１の導電層１０２により形成されるゲートの電位は、等しいものとなる。ここで、第１の開口部１２０の深さと第２の開口部１２２の深さが等しいものであってもよい。
なお、図示していないが、第３の導電層１１８は、第１の開口部１２０及び第２の開口部１２２を介して第１の導電層１０２と第２の導電層１１２を接続させることもできる。
なお、第１の絶縁層１０４、第２の絶縁層１１４、及び第３の絶縁層１１６は、窒化シリコン層に限定されない。更には、これらの層は複数の層が積層して設けられていてもよい。例えば、第２の絶縁層１１４として、窒化シリコン層上に酸化窒化シリコン層が積層された２層構造であってもよいし、酸化シリコン層上に酸化窒化シリコン層が設けられ、酸化窒化シリコン層上に窒化シリコン層が設けられた３層構造であってもよい。
なお、第３の導電層１１８により形成されるゲートは、図示した形態に限定されない。第３の導電層１１８により形成されるゲートでは、ゲート電極とゲート配線が異なる層として設けられていてもよく、第３の導電層１１８により設けられるゲート電極と、第３の導電層１１８上に設けられた絶縁層上に更に別の導電層を形成し、該別の導電層によりゲート配線が形成されていてもよい。
または、第３の導電層１１８によりゲートのみを形成し、これとは異なる導電層により画素電極が設けられていてもよい。
図１（Ａ）乃至（Ｃ）に示す半導体装置は、電極へのエッチングダメージが小さく、電界効果移動度が高く、且つオン電流を大きくすることができる。
（実施の形態２）
本実施の形態では、実施の形態１で説明した半導体装置の作製方法について説明する。
まず、基板２００上に第１の導電層２０２を選択的に形成し、第１の導電層２０２を覆って第１の絶縁層２０４を形成する（図２（Ａ））。
基板２００は、絶縁性基板である。基板２００として、例えば、ガラス基板、石英基板、セラミック基板の他、本作製工程の処理温度に耐えうる程度の耐熱性を有するプラスチック基板などを用いることができる。基板２００がガラス基板である場合には、第１世代（例えば、３２０ｍｍ×４００ｍｍ）〜第１０世代（例えば、２９５０ｍｍ×３４００ｍｍ）のものを用いればよいが、これに限定されるものではない。
第１の導電層２０２は、例えば、スパッタリング法を用いて導電膜（例えば金属膜、または一導電型の不純物元素が添加された半導体膜など）を形成し、該導電膜上にエッチングマスクを形成してエッチングを行うことで選択的に形成すればよい。または、インクジェット法などを用いてもよい。なお、第１の導電層２０２となる導電膜は、単層で形成してもよいし、複数の層を積層して形成してもよい。例えば、Ｔｉ層によりＡｌ層を挟持した３層の積層構造とすればよい。なお、第１の導電層２０２は、少なくとも走査線とゲート電極を構成する。
第１の絶縁層２０４は、例えば、プラズマＣＶＤ法を用いて絶縁性材料（例えば、窒化シリコン、窒化酸化シリコン、酸化窒化シリコンまたは酸化シリコンなど）により形成すればよい。なお、第１の絶縁層２０４は、単層で形成してもよいし、複数の層を積層して形成してもよい。ここでは、例えば、窒化シリコン層上に酸化窒化シリコン層が積層された２層の積層構造とする。なお、第１の絶縁層２０４は、少なくともゲート絶縁層を構成する。
なお、「窒化酸化シリコン」とは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、組成範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、シリコンが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。
なお、「酸化窒化シリコン」とは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは、ＲＢＳ及びＨＦＳを用いて測定した場合に、組成範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、シリコンが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。
ただし、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、シリコン及び水素の含有比率が前記範囲内に含まれるものとする。
なお、ここで、第１の絶縁層２０４の最上層が窒化シリコン層または窒化酸化シリコン層である場合には、第１の絶縁層２０４の表面をＮ２Ｏガスにより発生させたプラズマに曝すことが好ましい。第１の絶縁層２０４の表面をＮ２Ｏガスにより発生させたプラズマに曝すことで、第１の絶縁層２０４の表面を酸化し、この上に形成される第１の半導体膜２０６の結晶性を向上させることができるからである。ただし、プラズマを発生させるガスはＮ２Ｏガスに限定されず、第１の絶縁層２０４の表面を酸化することができるガス（酸化性ガスまたは酸素を含むガス）であればよい。
次に、第１の絶縁層２０４上に第１の半導体膜２０６、第２の半導体膜２０８及び不純物半導体膜２１０をこの順に積層して形成し、不純物半導体膜２１０上にエッチングマスク２１１を形成する（図２（Ｂ））。
第１の半導体膜２０６は、キャリア移動度が高い半導体材料により形成すればよく、好ましくは結晶性半導体により形成する。結晶性半導体としては、例えば、微結晶半導体が挙げられる。ここで、微結晶半導体とは、非晶質と結晶構造（単結晶、多結晶を含む。）の中間的な構造の半導体をいう。微結晶半導体は、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な半導体であり、結晶粒径が２ｎｍ以上２００ｎｍ以下、好ましくは１０ｎｍ以上８０ｎｍ以下、より好ましくは２０ｎｍ以上５０ｎｍ以下の柱状または針状の結晶粒が基板表面に対して法線方向に成長している半導体である。このため、柱状または針状の結晶粒の界面には、粒界が形成されることもある。なお、ここでの結晶粒径は、基板表面に対して平行な面における結晶粒の最大直径である。また、結晶粒は、非晶質半導体領域と、単結晶とみなせる微小結晶である結晶子を有する。なお、結晶粒は双晶を有する場合もある。
微結晶半導体としては、微結晶シリコンを用いればよい。微結晶半導体の一である微結晶シリコンでは、そのラマンスペクトルのピークが単結晶シリコンを示す５２０ｃｍ−１よりも低波数側にシフトしている。すなわち、単結晶シリコンを示す５２０ｃｍ−１と非晶質シリコンを示す４８０ｃｍ−１の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。さらに、Ｈｅ、Ａｒ、Ｋｒ、またはＮｅなどの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体が得られる。
なお、結晶性半導体膜に含まれる酸素及び窒素の濃度（二次イオン質量分析法による測定値）を低くし、好ましくは１×１０１８ｃｍ−３未満とすると、結晶性を高めることができる。
なお、結晶性半導体膜は、２段階の成膜処理により形成することが好ましく、２段階の成膜処理において、例えば、第１段階では５００Ｐａ程度の圧力下で厚さ５ｎｍ程度の微結晶シリコン膜を形成し、第２段階では５０００Ｐａ程度の圧力下で所望の厚さの微結晶シリコン膜を形成するとよい。第２段階では第１段階よりもシランの流量比を小さくし、高希釈な条件とするとよい。
第２の半導体膜２０８は、バッファ層として機能し、第１の半導体膜２０６よりもキャリア移動度の低い半導体材料により形成すればよい。好ましくは、非晶質半導体と微小半導体結晶粒を有し、従来の非晶質半導体と比較して、一定光電流法（ＣＰＭ：Ｃｏｎｓｔａｎｔ Ｐｈｏｔｏｃｕｒｒｅｎｔ Ｍｅｔｈｏｄ）やフォトルミネッセンス分光測定で測定されるＵｒｂａｃｈ端のエネルギーが小さく、欠陥吸収スペクトル量が少ない半導体膜である。このような半導体膜は、従来の非晶質半導体膜と比較して欠陥が少なく、価電子帯のバンド端（移動度端）における準位のテイル（裾）の傾きが急峻である秩序性の高い半導体膜である。
第２の半導体膜２０８には、ハロゲン及び窒素を含んでいてもよい。窒素が含まれる場合には、ＮＨ基またはＮＨ２基として含んでいてもよい。
なお、ここで、第１の半導体膜２０６と第２の半導体膜２０８の界面領域は、微結晶半導体領域と、当該微結晶半導体領域の間に充填される非晶質半導体領域と、を有する。具体的には、第１の半導体膜２０６から錐形状に伸びた微結晶半導体領域と、第２の半導体膜２０８と同様の「非晶質半導体を含む膜」と、で構成される。
第２の半導体膜２０８によりバッファ層が設けられるため、トランジスタのオフ電流を小さくすることができる。また、上記の界面領域において、錐形状に伸びた微結晶半導体領域を有するため、縦方向（厚さ方向）の抵抗、すなわち、第２の半導体膜２０８と、不純物半導体膜２１０により構成されるソース領域またはドレイン領域と、の間の抵抗を低くすることができ、トランジスタのオン電流を高めることができる。すなわち、従来の非晶質半導体を適用した場合と比較すると、オフ電流を十分に低減させつつ、オン電流の低下をも抑制することができ、トランジスタのスイッチング特性を高くすることができる。
なお、完成したトランジスタにおいて、第１の半導体膜２０６により形成される第１の半導体層が薄くなるとオン電流が低下し、第１の半導体膜２０６により形成される第１の半導体層が厚くなると、第１の半導体膜２０６により形成される第１の半導体層と後に形成される第２の導電層の接触面積が広くなり、オフ電流が増大する。従って、オンオフ比を高くするためには、第１の半導体膜２０６を厚くし、更には後述するように、第１の半導体膜２０６により形成される第１の半導体層を含む薄膜積層体２１２の側壁に絶縁化処理を行うことが好ましい。
上記の微結晶半導体領域は、第１の半導体膜２０６から第２の半導体膜２０８に向かって先端が細くなる錐形状の結晶粒により大部分が構成されているとよい。または、第１の半導体膜２０６から第２の半導体膜２０８に向かって幅が広がる結晶粒により大部分が構成されていてもよい。
上記の界面領域において、微結晶半導体領域が第１の半導体膜２０６から第２の半導体膜２０８に向かって先端が細くなる錐形状に伸びた結晶粒である場合には、第１の半導体膜２０６側のほうが、第２の半導体膜２０８側と比較して、微結晶半導体領域の占める割合が高い。微結晶半導体領域は、第１の半導体膜２０６の表面から厚さ方向に成長するが、原料ガスにおいて堆積性ガス（例えば、シラン）に対する水素の流量が小さく（すなわち、希釈率が低く）、または窒素を含む原料ガスの濃度が高いと、微結晶半導体領域における結晶成長が抑制され、結晶粒が錐形状になり、堆積されて形成される半導体は、大部分が非晶質半導体となる。
なお、上記の界面領域は、窒素、特にＮＨ基若しくはＮＨ２基を含有することが好ましい。これは、微結晶半導体領域に含まれる結晶の界面、微結晶半導体領域と非晶質半導体領域の界面において、窒素、特にＮＨ基若しくはＮＨ２基がシリコン原子のダングリングボンドと結合すると、欠陥を低減させ、キャリアが流れやすくなるためである。このため、窒素、好ましくはＮＨ基若しくはＮＨ２基を１×１０２０ｃｍ−３乃至１×１０２１ｃｍ−３含有すると、シリコン原子のダングリングボンドを窒素、好ましくはＮＨ基若しくはＮＨ２基で架橋しやすくなり、キャリアがより流れやすくなる。この結果、結晶粒界や欠陥におけるキャリアの移動を促進する結合ができ、上記の界面領域のキャリア移動度が向上する。そのため、トランジスタの電界効果移動度が向上する。
なお、上記の界面領域の酸素濃度を低減させることにより、微結晶半導体領域と非晶質半導体領域の界面または結晶粒間の界面における欠陥密度を低減させ、キャリアの移動を阻害する結合を低減させることができる。
不純物半導体膜２１０は、一導電型を付与する不純物元素を添加した半導体により形成する。トランジスタがｎ型である場合には、一導電型を付与する不純物元素を添加した半導体として、例えば、ＰまたはＡｓを添加したシリコンが挙げられる。または、トランジスタがｐ型である場合には、一導電型を付与する不純物元素として、例えば、Ｂを添加することも可能であるが、トランジスタはｎ型とすることが好ましい。そのため、ここでは、一例として、Ｐを添加したシリコンを用いる。なお、不純物半導体膜２１０は、非晶質半導体により形成してもよいし、微結晶半導体などの結晶性半導体により形成してもよい。
なお、第１の絶縁層２０４、第１の半導体膜２０６、第２の半導体膜２０８、不純物半導体膜２１０は同一チャンバー内で連続して形成することが好ましい。第１の絶縁層２０４、第１の半導体膜２０６、第２の半導体膜２０８、不純物半導体膜２１０の各々の層間の界面に不純物が含まれてしまうことを防止するためである。
エッチングマスク２１１は、レジスト材料により形成すればよい。
次に、エッチングマスク２１１を用いて、第１の半導体膜２０６、第２の半導体膜２０８及び不純物半導体膜２１０をエッチングし、薄膜積層体２１２を形成する（図２（Ｃ））。
なお、ここで、上述したように、薄膜積層体２１２の側壁に対して絶縁化処理を行うことが好ましい。なぜなら、完成したトランジスタの第１の半導体層と第２の導電層が接するとオフ電流が増大してしまうことが多いからである。ここで絶縁化処理の一としては、薄膜積層体２１２の側壁を酸素プラズマ若しくは窒素プラズマに曝す処理が挙げられる。または、薄膜積層体２１２の側壁が露出された状態で絶縁膜を形成し、該絶縁膜を異方性の高いエッチング方法により基板２００の表面に垂直な方向のエッチングを行うことで、薄膜積層体２１２の側壁に接してサイドウォール絶縁層を形成する処理が挙げられる。
次に、第１の絶縁層２０４及び薄膜積層体２１２上に、導電膜２１４と絶縁膜２１６を形成し、絶縁膜２１６上にはエッチングマスク２１７を形成する（図３（Ａ））。
導電膜２１４は、第１の導電層２０２と同様に、導電性材料（例えば金属、または一導電型の不純物元素が添加された半導体など）により形成すればよい。なお、導電膜２１４は、単層で形成してもよいし、複数の層を積層して形成してもよい。例えば、Ｔｉ層によりＡｌ層を挟持した３層の積層構造として形成する。
絶縁膜２１６は、第１の絶縁層２０４と同様の材料及び同様の方法により形成すればよい。なお、単層で形成してもよいし、複数の層を積層して形成してもよい。ここでは、例えば窒化シリコンにより形成すればよい。
エッチングマスク２１７は、レジスト材料により形成すればよい。
次に、エッチングマスク２１７を用いて絶縁膜２１６をエッチングして、第２の絶縁層２１８を形成する（図３（Ｂ））。
次に、導電膜２１４をエッチングして第２の導電層２２０を形成する（図３（Ｃ））。
なお、絶縁膜２１６をエッチングする工程（図２（Ａ）の状態から図２（Ｂ）の状態に加工する工程）と導電膜２１４をエッチングする工程（図２（Ｂ）の状態から図２（Ｃ）の状態に加工する工程）は同一のエッチング工程により一括して行うことが好ましい。作製工程が簡略化するためである。
なお、導電膜２１４のエッチングは、第２の絶縁層２１８をエッチングマスクとして用いて行ってもよい。このときには、導電膜２１４をエッチングして第２の導電層２２０を形成する前にエッチングマスク２１７を除去すればよい。
なお、導電膜２１４をエッチングして第２の導電層２２０を形成する際には、薄膜積層体２１２の上部がエッチングされる場合が多い。
次に、薄膜積層体２１２の上部をエッチングして第１の半導体層２２２、第２の半導体層２２４、及び不純物半導体層２２６を形成する（図４（Ａ））。このとき、薄膜積層体２１２のエッチングは、一の工程により行ってもよいし、複数の工程により行ってもよいが、最終的には、第１の半導体層２２２の第２の半導体層２２４と重畳していない部分（すなわち、チャネル形成領域となる部分）を露出させるまで行う。
なお、導電膜２１４をエッチングして第２の導電層２２０を形成する工程と、薄膜積層体２１２の上部をエッチングして第１の半導体層２２２、第２の半導体層２２４、及び不純物半導体層２２６を形成する工程は、一の工程として同時に行ってもよい。
次に、第３の絶縁層２２８を形成する（図４（Ｂ））。
第３の絶縁層２２８は、第１の絶縁層１０４と同様に、絶縁性材料により形成すればよい。なお、単層で形成してもよいし、複数の層を積層して形成してもよい。ここでは、例えば窒化シリコンにより形成すればよい。
次に、第２の絶縁層２１８と第３の絶縁層２２８に開口部２２９を形成し、開口部２２９において第２の導電層２２０と接続されるように、第３の導電層２３０を形成する（図４（Ｃ））。
なお、本実施の形態において、少なくとも図４（Ｂ）の段階では、第１の絶縁層２０４の厚さｔ１と第２の絶縁層２１８の厚さｔ２は、概ね同じ厚さである。すなわち、ｔ１≒ｔ２である。
なお、本実施の形態において、第２の絶縁層２１８は、層間絶縁層である。第３の絶縁層２２８は、少なくとも、パッシベーション層及び第３の導電層２３０により構成される第２のゲート電極のゲート絶縁層を構成する。また、第２の導電層２２０は、少なくともソース電極及びドレイン電極を構成する。
なお、実施の形態において、少なくとも図４（Ｃ）の段階では、第３の絶縁層２２８は薄いことが好ましい。すなわち、第３の絶縁層２２８の厚さｔ３は小さいことが好ましい。第３の絶縁層２２８は、第３の導電層２３０により構成される第２のゲート電極と第１の半導体層２２２の間に設けられるゲート絶縁層を構成するが、ゲート絶縁層は薄くし、実効膜厚を小さくしたほうが、当該薄膜トランジスタの電界効果移動度を向上させ、オン電流を増大させることができるからである。
なお、第２の導電層２２０と第３の導電層２３０が重畳して設けられている場合には、第３の絶縁層２２８を薄くすることにより第２の導電層２２０により構成されるソース電極及びドレイン電極と、第３の導電層２３０により構成される第２のゲート電極の間の寄生容量が大きくなってしまう。そのため、第２の絶縁層２１８は、厚くするとよい。すなわち、第２の絶縁層２１８の厚さｔ２は大きいことが好ましい。
一方で、第３の絶縁層２２８は上記したように厚くする実益はない。従って、前記構成において、第３の絶縁層２２８の厚さｔ３は、第１の絶縁層２０４の厚さｔ１及び第２の絶縁層２１８の厚さｔ２よりも小さいことが好ましい。
なお、第１の絶縁層２０４、第２の絶縁層２１８、及び第３の絶縁層２２８は、窒化シリコンにより形成することが好ましい。
なお、第１の絶縁層２０４及び第２の絶縁層２１８が窒化シリコン層である場合には、第１の絶縁層２０４の厚さは、概ね２５０ｎｍ以上４５０ｎｍ以下とすればよい。
そして、第３の絶縁層２２８が窒化シリコン層である場合には、第３の絶縁層２２８の厚さは、６０ｎｍ以上２５０ｎｍ未満とすればよい。
すなわち、第１の絶縁層２０４、第２の絶縁層２１８、及び第３の絶縁層２２８においては、第３の絶縁層２２８が最も薄く、第１の絶縁層２０４と第２の絶縁層２１８は同じ程度の厚さとすればよい。すなわち、ｔ３＜ｔ１≒ｔ２であることが好ましい。
第３の導電層２３０は、透光性を有する導電性高分子（導電性ポリマーともいう。）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成した第３の導電層２３０は、シート抵抗が１００００Ω／□以下であり、且つ波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。
なお、導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリン若しくはその誘導体、ポリピロール若しくはその誘導体、ポリチオフェン若しくはその誘導体、又は、アニリン、ピロール及びチオフェンの２種以上の共重合体若しくはその誘導体などがあげられる。
第３の導電層２３０は、例えば、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物などを用いて形成することができる。
第３の導電層２３０は、上記材料により形成した膜をフォトリソグラフィ法により加工することで、形成すればよい。
第３の導電層２３０を透光性を有する材料により形成すると、画素電極として機能させることができる。
なお、図示していないが、第３の絶縁層２２８と第３の導電層２３０の間に、第４の絶縁層を形成してもよい。前記第４の絶縁層は、前記第２の導電層の一部と重畳していることが好ましい。前記第４の絶縁層は、表面が概略平坦になる方法により形成するとよく、前記第４の絶縁層の表面を概略平坦にすることで、前記第４の絶縁層上に形成される画素電極層の断切れ等を防止することができるためである。従って、ここで「概略平坦」とは、上記目的を達成しうる程度のものであればよく、高い平坦性が要求されるわけではない。
なお、前記第４の絶縁層は、例えば、感光性ポリイミド、アクリルまたはエポキシ樹脂などを用いて、スピンコーティング法などにより形成することができる。ただし、これらの材料又は形成方法に限定されるものではない。
以上説明したように、実施の形態１の半導体装置を簡便な工程で作製することができる。
なお、基板２００は、実施の形態１の基板１００に相当する。
なお、第１の導電層２０２は、実施の形態１の第１の導電層１０２に相当する。
なお、第１の絶縁層２０４は、実施の形態１の第１の絶縁層１０４に相当する。
なお、第１の半導体層２２２は、実施の形態１の第１の半導体層１０６に相当する。
なお、第２の半導体層２２４は、実施の形態１の第２の半導体層１０８に相当する。
なお、不純物半導体層２２６は、実施の形態１の不純物半導体層１１０に相当する。
なお、第２の導電層２２０は、実施の形態１の第２の導電層１１２に相当する。
なお、第２の絶縁層２１８は、実施の形態１の第２の絶縁層１１４に相当する。
なお、第３の絶縁層２２８は、実施の形態１の第３の絶縁層１１６に相当する。
なお、第３の導電層２３０は、実施の形態１の第３の導電層１１８に相当する。
なお、開口部２２９は、実施の形態１の第１の開口部１２０に相当する。
ところで、実施の形態１において、第２の導電層１１２と第３の導電層１１８は第１の開口部１２０において接続されている。そして、第１の導電層１０２と第３の導電層１１８は第２の開口部１２２において接続されている。ここで、開口部２２９と開口部２３１の形成方法について説明する。開口部２２９は、第２の導電層１１２に達する開口部であり、開口部２３１は、第１の導電層１０２に達する開口部である。
開口部２２９及び開口部２３１は、一のエッチング工程により形成してもよいし、複数のエッチング工程により形成してもよい。
図５（Ａ−１）乃至（Ｃ−１）は開口部２２９の形成方法を説明する図であり、図５（Ａ−２）乃至（Ｃ−２）は開口部２３１の形成方法を説明する図である。
まず、開口部２２９と開口部２３１を形成する部分以外の部分にエッチングマスク２４０を形成する（図５（Ａ−１）及び（Ａ−２））。
開口部２２９を形成する部分では、基板２００上に第１の絶縁層２０４、第２の導電層２２０、第２の絶縁層２１８及び第３の絶縁層２２８が設けられている。一方で、開口部２３１を形成する部分では、基板２００上に第１の導電層２０２、第１の絶縁層２０４及び第３の絶縁層２２８が設けられている。ここで、ｔ１≒ｔ２であり、好ましくは、ｔ３＜ｔ１≒ｔ２である。
次に、エッチングマスク２４０を用いて第２の絶縁層２１８及び第３の絶縁層２２８をエッチングして、開口部２２９を形成すると同時に、第１の絶縁層２０４及び第３の絶縁層２２８をエッチングして、開口部２３１を形成する（図５（Ｂ−１）及び（Ｂ−２））。ここで、ｔ１≒ｔ２であるため、被エッチング膜の下に設けられた第１の導電層２０２と第２の導電層２２０へのエッチングダメージは小さいものとなる。
または、開口部２２９及び開口部２３１の形成に用いるエッチングガスなどによっては、第１の導電層２０２と第２の導電層２２０のエッチング選択比を大きくすることが難しいことがある。このような場合に、第１の絶縁層２０４の厚さｔ１と第２の絶縁層２１８の厚さｔ２が大きく異なると、第１の導電層２０２及び第２の導電層２２０の一方または双方がエッチングされてしまい、配線の形成不良を引き起こす原因となる。第１の絶縁層２０４の厚さｔ１と第２の絶縁層２１８の厚さｔ２を概ね等しいものとすることで、配線の形成不良を引き起こさず、歩留まりの低減を防止することができる。
なお、このとき、開口部２２９の深さｄ１と開口部２３１の深さｄ２は概ね等しいものとなる。すなわち、ｄ１≒ｄ２である。
次に、開口部２２９と開口部２３１のそれぞれに、第３の導電層２３０を選択的に形成する（図５（Ｃ−１）及び（Ｃ−２））。
または、図６に示すように、開口部２２９及び開口部２３１の形成を二段階のエッチング工程により行ってもよい。
図６（Ａ−１）乃至（Ｄ−１）は二段階のエッチング工程による開口部２２９の形成方法を説明する図であり、図６（Ａ−２）乃至（Ｄ−２）は二段階のエッチング工程による開口部２３１の形成方法を説明する図である。
まず、開口部２２９と開口部２３１を形成する部分以外にエッチングマスク２４０を形成する（図６（Ａ−１）及び（Ａ−２））。図５の場合と同様に、開口部２２９を形成する部分では、基板２００上に第１の絶縁層２０４、第２の導電層２２０、第２の絶縁層２１８及び第３の絶縁層２２８が設けられている。一方で、開口部２３１を形成する部分では、基板２００上に第１の導電層２０２、第１の絶縁層２０４及び第３の絶縁層２２８が設けられている。
次に、エッチングマスク２４０を用いて第３の絶縁層２２８をエッチングして、開口部２２９Ｐ及び開口部２３１Ｐを形成する（図６（Ｂ−１）及び（Ｂ−２））。
次に、開口部２２９Ｐの部分の第２の絶縁層２１８をエッチングして、開口部２２９を形成すると同時に、開口部２３１Ｐの部分の第１の絶縁層２０４をエッチングして、開口部２３１を形成する（図６（Ｃ−１）及び（Ｃ−２））。
次に、開口部２２９と開口部２３１のそれぞれに、第３の導電層２３０を選択的に形成する（図６（Ｄ−１）及び（Ｄ−２））。
なお、図６においても、第１の絶縁層２０４の厚さｔ１、第２の絶縁層２１８の厚さｔ２、第３の絶縁層２２８の厚さｔ３、開口部２２９の深さｄ１、及び開口部２３１の深さｄ２について、図５と同様の関係が成立する。すなわち、ｔ１≒ｔ２であり、好ましくは、ｔ３＜ｔ１≒ｔ２である。そして、ｄ１≒ｄ２である。
以上説明したように、開口部２２９及び開口部２３１を形成することができる。
（実施の形態３）
上記実施の形態にて作製した薄膜トランジスタを適用した半導体装置としては、電子ペーパーが挙げられる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、デジタルサイネージ、ＰＩＤ（Ｐｕｂｌｉｃ Ｉｎｆｏｒｍａｔｉｏｎ Ｄｉｓｐｌａｙ）、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる。電子機器の一例を図７に示す。
図７は、電子書籍の一例を示している。例えば、電子書籍３００は、筐体３０１および筐体３０３の２つの筐体で構成されている。筐体３０１および筐体３０３は、軸部３１１により一体とされており、該軸部３１１を軸として開閉動作を行うことができる。このような構成により、紙の書籍と同様に取り扱うことが可能となる。
筐体３０１には表示部３０５及び光電変換装置３０６が組み込まれ、筐体３０３には表示部３０７及び光電変換装置３０８が組み込まれている。表示部３０５及び表示部３０７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図７では表示部３０５）に文章を表示し、左側の表示部（図７では表示部３０７）に画像を表示することができる。
また、図７では、筐体３０１に操作部などを備えた例を示している。例えば、筐体３０１において、電源３２１、操作キー３２３、スピーカ３２５などを備えている。操作キー３２３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍３００は、電子辞書としての機能を持たせた構成としてもよい。
また、電子書籍３００は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
（実施の形態４）
上記実施の形態にて作製した薄膜トランジスタを適用した半導体装置としては、電子ペーパー以外にもさまざまな電子機器（遊技機も含む）が挙げられる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
図８（Ａ）は、テレビジョン装置の一例を示している。テレビジョン装置４００は、筐体４０１に表示部４０３が組み込まれている。表示部４０３により、映像を表示することが可能である。また、ここでは、スタンド４０５により筐体４０１を支持した構成を示している。
テレビジョン装置４００の操作は、筐体４０１が備える操作スイッチや、別体のリモコン操作機４１０により行うことができる。リモコン操作機４１０が備える操作キー４０９により、チャンネルや音量の操作を行うことができ、表示部４０３に表示される映像を操作することができる。また、リモコン操作機４１０に、当該リモコン操作機４１０から出力する情報を表示する表示部４０７を設ける構成としてもよい。
なお、テレビジョン装置４００は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
図８（Ｂ）は、デジタルフォトフレームの一例を示している。例えば、デジタルフォトフレーム４２０は、筐体４２１に表示部４２３が組み込まれている。表示部４２３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
なお、デジタルフォトフレーム４２０は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部４２３に表示させることができる。
また、デジタルフォトフレーム４２０は、無線で情報を送受信できる構成としてもよい。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
図９は携帯型のコンピュータの一例を示す斜視図である。
図９の携帯型のコンピュータは、上部筐体４４１と下部筐体４４２とを接続するヒンジユニットを閉状態として表示部４４３を有する上部筐体４４１と、キーボード４４４を有する下部筐体４４２とを重ねた状態とすることができ、持ち運ぶことが便利であるとともに、使用者がキーボード入力する場合には、ヒンジユニットを開状態として、表示部４４３を見て入力操作を行うことができる。
また、下部筐体４４２はキーボード４４４の他に入力操作を行うポインティングデバイス４４６を有する。また、表示部４４３をタッチ入力パネルとすれば、表示部の一部に触れることで入力操作を行うこともできる。また、下部筐体４４２はＣＰＵやハードディスク等の演算機能部を有している。また、下部筐体４４２は他の機器、例えばＵＳＢの通信規格に準拠した通信ケーブルが差し込まれる外部接続ポート４４５を有している。
上部筐体４４１には更に上部筐体４４１内部にスライドさせて収納可能な表示部４４７を有しており、広い表示画面を実現することができる。また、収納可能な表示部４４７の画面の向きを使用者は調節できる。また、収納可能な表示部４４７をタッチ入力パネルとすれば、収納可能な表示部の一部に触れることで入力操作を行うこともできる。
表示部４４３または収納可能な表示部４４７は、液晶表示パネル、有機発光素子または無機発光素子などの発光表示パネルなどの映像表示装置を用いる。
また、図９の携帯型のコンピュータは、受信機などを備えた構成として、テレビ放送を受信して映像を表示部に表示することができる。また、上部筐体４４１と下部筐体４４２とを接続するヒンジユニットを閉状態としたまま、表示部４４７をスライドさせて画面全面を露出させ、画面角度を調節して使用者がテレビ放送を見ることもできる。この場合には、ヒンジユニットを閉状態として表示部４４３を表示させず、さらにテレビ放送を表示するだけの回路の起動のみを行うため、最小限の消費電力とすることができ、バッテリー容量の限られている携帯型のコンピュータにおいて有用である。
１００ 基板
１０２ 第１の導電層
１０４ 第１の絶縁層
１０６ 第１の半導体層
１０８ 第２の半導体層
１１０ 不純物半導体層
１１２ 第２の導電層
１１４ 第２の絶縁層
１１６ 第３の絶縁層
１１６Ａ 第３の絶縁層
１１６Ｂ 第３の絶縁層
１１８ 第３の導電層
１１８Ａ 第３の導電層
１１８Ｂ 第３の導電層
１２０ 第１の開口部
１２２ 第２の開口部
２００ 基板
２０２ 第１の導電層
２０４ 第１の絶縁層
２０６ 第１の半導体膜
２０８ 第２の半導体膜
２１０ 不純物半導体膜
２１１ エッチングマスク
２１２ 薄膜積層体
２１４ 導電膜
２１６ 絶縁膜
２１７ エッチングマスク
２１８ 第２の絶縁層
２２０ 第２の導電層
２２２ 第１の半導体層
２２４ 第２の半導体層
２２６ 不純物半導体層
２２８ 第３の絶縁層
２２９ 開口部
２２９Ｐ 開口部
２３０ 第３の導電層
２３１ 開口部
２３１Ｐ 開口部
２４０ エッチングマスク
３００ 電子書籍
３０１ 筐体
３０３ 筐体
３０５ 表示部
３０６ 光電変換装置
３０７ 表示部
３０８ 光電変換装置
３１１ 軸部
３２１ 電源
３２３ 操作キー
３２５ スピーカ
４００ テレビジョン装置
４０１ 筐体
４０３ 表示部
４０５ スタンド
４０７ 表示部
４０９ 操作キー
４１０ リモコン操作機
４２０ デジタルフォトフレーム
４２１ 筐体
４２３ 表示部
４４１ 上部筐体
４４２ 下部筐体
４４３ 表示部
４４４ キーボード
４４５ 外部接続ポート
４４６ ポインティングデバイス
４４７ 表示部

Claims (6)

  1. 第１の導電層を覆って設けられた第１の絶縁層と、
    前記第１の絶縁層上に設けられた第１の半導体層と、
    前記第１の半導体層上に、前記第１の半導体層を露出させて離間して設けられた第２の半導体層と、
    前記第２の半導体層上に設けられた不純物半導体層と、
    前記不純物半導体層上に、少なくとも一部が接するように設けられた第２の導電層と、
    前記第２の導電層上に設けられた第２の絶縁層と、
    前記第１の半導体層、前記第２の半導体層、前記不純物半導体層、前記第２の導電層、及び前記第２の絶縁層を覆って設けられた第３の絶縁層と、
    少なくとも、前記第３の絶縁層上に設けられた第３の導電層と、を有し、
    前記第１の絶縁層及び前記第３の絶縁層には、前記第１の導電層の一部に達する第１の開口部が設けられており、
    前記第２の絶縁層及び前記第３の絶縁層には、前記第２の導電層の一部に達する第２の開口部が設けられており、
    前記第１の絶縁層の厚さと前記第２の絶縁層の厚さは等しいことを特徴とする半導体装置。
  2. 第１の導電層を覆って設けられた第１の絶縁層と、
    前記第１の絶縁層上に設けられた第１の半導体層と、
    前記第１の半導体層上に、前記第１の半導体層を露出させて離間して設けられた第２の半導体層と、
    前記第２の半導体層上に設けられた不純物半導体層と、
    前記不純物半導体層上に、少なくとも一部が接するように設けられた第２の導電層と、
    前記第２の導電層上に設けられた第２の絶縁層と、
    前記第１の半導体層、前記第２の半導体層、前記不純物半導体層、前記第２の導電層、及び前記第２の絶縁層を覆って設けられた第３の絶縁層と、
    少なくとも、前記第３の絶縁層上に設けられた第３の導電層と、を有し、
    前記第１の絶縁層及び前記第３の絶縁層には、前記第１の導電層の一部に達する第１の開口部が設けられており、
    前記第２の絶縁層及び前記第３の絶縁層には、前記第２の導電層の一部に達する第２の開口部が設けられており、
    前記第１の開口部の深さと前記第２の開口部の深さは等しいことを特徴とする半導体装置。
  3. 請求項１または請求項２において、
    前記第３の絶縁層は、前記第１の絶縁層及び前記第２の絶縁層よりも薄いことを特徴とする半導体装置。
  4. 第１の導電層を覆って設けられた第１の絶縁層上に、第１の半導体層、第２の半導体層及び不純物半導体層がこの順に積層された薄膜積層体を形成し、
    前記薄膜積層体を覆って、第２の導電層となる導電膜及び第２の絶縁層となる絶縁膜を形成し、
    前記第２の絶縁層となる絶縁膜をエッチングすることで前記第２の絶縁層を形成し、
    前記第２の導電層となる導電膜をエッチングすることで前記第２の導電層を形成し、
    前記第２の導電層と重畳していない部分の前記不純物半導体層及び前記第２の半導体層を除去することで、前記第２の導電層と重畳していない部分の前記第１の半導体層を露出させて半導体素子を形成し、
    前記半導体素子を覆って第３の絶縁層を形成し、
    前記第１の絶縁層及び前記第３の絶縁層には、前記第１の導電層の一部に達する第１の開口部を形成し、
    前記第２の絶縁層及び前記第３の絶縁層には、前記第２の導電層の一部に達する第２の開口部を形成し、
    前記第１の絶縁層の厚さと前記第２の絶縁層の厚さは等しいことを特徴とする半導体装置の作製方法。
  5. 第１の導電層を覆って設けられた第１の絶縁層上に、第１の半導体層、第２の半導体層及び不純物半導体層がこの順に積層された薄膜積層体を形成し、
    前記薄膜積層体を覆って、第２の導電層となる導電膜及び第２の絶縁層となる絶縁膜を形成し、
    前記第２の絶縁層となる絶縁膜をエッチングすることで前記第２の絶縁層を形成し、
    前記第２の導電層となる導電膜をエッチングすることで前記第２の導電層を形成し、
    前記第２の導電層と重畳していない部分の前記不純物半導体層及び前記第２の半導体層を除去することで、前記第２の導電層と重畳していない部分の前記第１の半導体層を露出させて半導体素子を形成し、
    前記半導体素子を覆って第３の絶縁層を形成し、
    前記第１の絶縁層及び前記第３の絶縁層には、前記第１の導電層の一部に達する第１の開口部を形成し、
    前記第２の絶縁層及び前記第３の絶縁層には、前記第２の導電層の一部に達する第２の開口部を形成し、
    前記第１の開口部の深さと前記第２の開口部の深さは等しいことを特徴とする半導体装置の作製方法。
  6. 請求項４または請求項５において、
    前記第２の絶縁層と前記第２の導電層は、同一のエッチング工程で形成されることを特徴とする半導体装置の作製方法。
JP2011183612A 2010-08-26 2011-08-25 半導体装置及びその作製方法 Expired - Fee Related JP5759833B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011183612A JP5759833B2 (ja) 2010-08-26 2011-08-25 半導体装置及びその作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010189916 2010-08-26
JP2010189916 2010-08-26
JP2011183612A JP5759833B2 (ja) 2010-08-26 2011-08-25 半導体装置及びその作製方法

Publications (3)

Publication Number Publication Date
JP2012069938A JP2012069938A (ja) 2012-04-05
JP2012069938A5 JP2012069938A5 (ja) 2014-07-10
JP5759833B2 true JP5759833B2 (ja) 2015-08-05

Family

ID=45695993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011183612A Expired - Fee Related JP5759833B2 (ja) 2010-08-26 2011-08-25 半導体装置及びその作製方法

Country Status (2)

Country Link
US (1) US8735231B2 (ja)
JP (1) JP5759833B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5848918B2 (ja) 2010-09-03 2016-01-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN104508808B (zh) * 2012-07-27 2017-05-17 夏普株式会社 半导体装置及其制造方法
JP2014045175A (ja) 2012-08-02 2014-03-13 Semiconductor Energy Lab Co Ltd 半導体装置
JP6705663B2 (ja) 2015-03-06 2020-06-03 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US10186618B2 (en) * 2015-03-18 2019-01-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN107871705B (zh) * 2017-11-10 2020-02-07 中国电子科技集团公司第四十一研究所 一种高精度超薄THz薄膜电路制作方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0620136B2 (ja) * 1984-02-23 1994-03-16 日本電気株式会社 薄膜トランジスタ素子およびその製造方法
JPH0764108A (ja) 1993-08-24 1995-03-10 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JPH07307474A (ja) * 1994-05-10 1995-11-21 Sony Corp 薄膜トランジスタの製造方法
JP3409542B2 (ja) * 1995-11-21 2003-05-26 ソニー株式会社 半導体装置の製造方法
JP2001217424A (ja) 2000-02-03 2001-08-10 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよびそれを用いた液晶表示装置
JP5337347B2 (ja) * 2007-02-28 2013-11-06 株式会社半導体エネルギー研究所 半導体装置、半導体装置の作製方法
US7897971B2 (en) * 2007-07-26 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5264197B2 (ja) * 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
US9000441B2 (en) 2008-08-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
US8284142B2 (en) * 2008-09-30 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5595003B2 (ja) * 2008-10-23 2014-09-24 株式会社半導体エネルギー研究所 表示装置
JP2010114160A (ja) * 2008-11-04 2010-05-20 Sharp Corp 半導体素子およびその製造方法並びに表示装置
CN102246310B (zh) 2008-12-11 2013-11-06 株式会社半导体能源研究所 薄膜晶体管及显示装置
US9312156B2 (en) 2009-03-27 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
KR101762101B1 (ko) * 2009-07-31 2017-08-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
EP2284891B1 (en) * 2009-08-07 2019-07-24 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
US8395156B2 (en) 2009-11-24 2013-03-12 Semiconductor Energy Laboratory Co., Ltd. Display device
US8598586B2 (en) 2009-12-21 2013-12-03 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and manufacturing method thereof
TWI535028B (zh) 2009-12-21 2016-05-21 半導體能源研究所股份有限公司 薄膜電晶體

Also Published As

Publication number Publication date
JP2012069938A (ja) 2012-04-05
US8735231B2 (en) 2014-05-27
US20120049283A1 (en) 2012-03-01

Similar Documents

Publication Publication Date Title
US9257561B2 (en) Semiconductor device and manufacturing method thereof
JP5700638B2 (ja) トランジスタ
JP5759833B2 (ja) 半導体装置及びその作製方法
JP5938179B2 (ja) 半導体装置の作製方法、及び半導体装置
JP5948040B2 (ja) 結晶性半導体膜の作製方法及び半導体装置の作製方法
US9178071B2 (en) Method for manufacturing semiconductor device
KR102209874B1 (ko) 반도체 장치 및 그 제작 방법
JP6339632B2 (ja) 薄膜トランジスタの作製方法
JP5752447B2 (ja) 半導体装置
JP5767073B2 (ja) エッチング方法及び半導体装置の作製方法
JP5667868B2 (ja) 半導体装置の作製方法
JP5766022B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140528

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140528

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150415

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150526

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150608

R150 Certificate of patent or registration of utility model

Ref document number: 5759833

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees