JPH07307474A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPH07307474A JPH07307474A JP12071194A JP12071194A JPH07307474A JP H07307474 A JPH07307474 A JP H07307474A JP 12071194 A JP12071194 A JP 12071194A JP 12071194 A JP12071194 A JP 12071194A JP H07307474 A JPH07307474 A JP H07307474A
- Authority
- JP
- Japan
- Prior art keywords
- active layer
- insulating film
- gate
- contact hole
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 下層側のゲート電極及び上層側の活性層に対
するコンタクト孔を同時に開口する際に、活性層の膜厚
が減少したりコンタクト孔が活性層を貫通したりするの
を防止する。 【構成】 ゲート絶縁膜１３のうちでコンタクト孔２２
を包含する領域２１の部分を除去した後、層間絶縁膜１
７を形成し、裏面ゲート１２及び活性層１４に対するコ
ンタクト孔２２、２３を同時に開口する。このため、コ
ンタクト孔２３の領域のみならず、コンタクト孔２２の
領域２１にも、層間絶縁膜１７のみしか存在しておら
ず、エッチングすべき膜厚が互いに等しいので、活性層
１４が必要以上にオーバエッチングされない。
するコンタクト孔を同時に開口する際に、活性層の膜厚
が減少したりコンタクト孔が活性層を貫通したりするの
を防止する。 【構成】 ゲート絶縁膜１３のうちでコンタクト孔２２
を包含する領域２１の部分を除去した後、層間絶縁膜１
７を形成し、裏面ゲート１２及び活性層１４に対するコ
ンタクト孔２２、２３を同時に開口する。このため、コ
ンタクト孔２３の領域のみならず、コンタクト孔２２の
領域２１にも、層間絶縁膜１７のみしか存在しておら
ず、エッチングすべき膜厚が互いに等しいので、活性層
１４が必要以上にオーバエッチングされない。
Description
【０００１】
【産業上の利用分野】本願の発明は、活性層よりも下層
にゲート電極を有している薄膜トランジスタの製造方法
に関するものである。
にゲート電極を有している薄膜トランジスタの製造方法
に関するものである。
【０００２】
【従来の技術】薄膜トランジスタの構造としては、活性
層の上層にのみゲート電極を有している構造の他に、活
性層の上層及び下層の両方にゲート電極を有している構
造や、活性層の下層にのみゲート電極を有している構造
がある。図２は、これらのうちで、両面ゲート型等と称
されており、活性層の上層及び下層の両方にゲート電極
を有している薄膜トランジスタの製造方法の一従来例を
示している。
層の上層にのみゲート電極を有している構造の他に、活
性層の上層及び下層の両方にゲート電極を有している構
造や、活性層の下層にのみゲート電極を有している構造
がある。図２は、これらのうちで、両面ゲート型等と称
されており、活性層の上層及び下層の両方にゲート電極
を有している薄膜トランジスタの製造方法の一従来例を
示している。
【０００３】この一従来例では、ウェハ（図示せず）の
表面に断面凸状の活性層１４をパターニングし、この活
性層１４等の上にゲート絶縁膜１３を形成する。そし
て、ゲート絶縁膜１３上で、不純物を高濃度にドープし
た多結晶Ｓｉ膜等から成る裏面ゲート１２をパターニン
グし、この裏面ゲート１２等を絶縁膜１１で覆う。
表面に断面凸状の活性層１４をパターニングし、この活
性層１４等の上にゲート絶縁膜１３を形成する。そし
て、ゲート絶縁膜１３上で、不純物を高濃度にドープし
た多結晶Ｓｉ膜等から成る裏面ゲート１２をパターニン
グし、この裏面ゲート１２等を絶縁膜１１で覆う。
【０００４】その後、絶縁膜１１上に多結晶Ｓｉ膜（図
示せず）等を堆積させ、平坦化した多結晶Ｓｉ膜上に他
のウェハを張り合わせる。そして、張り合わせた２枚の
ウェハの表裏を反転させ、元のウェハを研削、研磨して
活性層１４を露出させる。ここまでで、裏面ゲート１２
を覆っているゲート絶縁膜１３上に活性層１４を形成し
たことになる。
示せず）等を堆積させ、平坦化した多結晶Ｓｉ膜上に他
のウェハを張り合わせる。そして、張り合わせた２枚の
ウェハの表裏を反転させ、元のウェハを研削、研磨して
活性層１４を露出させる。ここまでで、裏面ゲート１２
を覆っているゲート絶縁膜１３上に活性層１４を形成し
たことになる。
【０００５】活性層１４の表面には、この表面の酸化等
によってゲート絶縁膜１５を形成する。ゲート絶縁膜１
５等の上では、不純物を高濃度にドープした多結晶Ｓｉ
膜等から成る表面ゲート１６をパターニングし、表面ゲ
ート１６、活性層１４及びゲート絶縁膜１３等を層間絶
縁膜１７で覆う。
によってゲート絶縁膜１５を形成する。ゲート絶縁膜１
５等の上では、不純物を高濃度にドープした多結晶Ｓｉ
膜等から成る表面ゲート１６をパターニングし、表面ゲ
ート１６、活性層１４及びゲート絶縁膜１３等を層間絶
縁膜１７で覆う。
【０００６】ところで、両面ゲート型の薄膜トランジス
タでは、裏面ゲート１２と表面ゲート１６とを電気的に
接続して両者を同電位にする場合もあるが、チャネルリ
ーク電流を裏面ゲート１２の電界で抑制したりするため
に、この裏面ゲート１２の電位を表面ゲート１６の電位
とは独立に固定する場合もある。
タでは、裏面ゲート１２と表面ゲート１６とを電気的に
接続して両者を同電位にする場合もあるが、チャネルリ
ーク電流を裏面ゲート１２の電界で抑制したりするため
に、この裏面ゲート１２の電位を表面ゲート１６の電位
とは独立に固定する場合もある。
【０００７】また、チャネルリーク電流を抑制したりす
るために裏面ゲート１２を使用する場合は、この裏面ゲ
ート１２用のゲート絶縁膜１３を表面ゲート１６用のゲ
ート絶縁膜１５ほどには薄くする必要がない。従って、
ゲート絶縁膜１３の信頼性も考慮して、図２にも示した
様に、ゲート絶縁膜１３をゲート絶縁膜１５よりも厚く
している。
るために裏面ゲート１２を使用する場合は、この裏面ゲ
ート１２用のゲート絶縁膜１３を表面ゲート１６用のゲ
ート絶縁膜１５ほどには薄くする必要がない。従って、
ゲート絶縁膜１３の信頼性も考慮して、図２にも示した
様に、ゲート絶縁膜１３をゲート絶縁膜１５よりも厚く
している。
【０００８】そして、裏面ゲート１２に対するコンタク
ト孔（図示せず）をウェハの表面側から開口するために
は、ゲート絶縁膜１３及び層間絶縁膜１７の合計の膜厚
をエッチングする必要がある。一方、活性層１４に対す
るコンタクト孔（図示せず）をウェハの表面側から開口
するためには、層間絶縁膜１７のみの膜厚をエッチング
するだけでよい。
ト孔（図示せず）をウェハの表面側から開口するために
は、ゲート絶縁膜１３及び層間絶縁膜１７の合計の膜厚
をエッチングする必要がある。一方、活性層１４に対す
るコンタクト孔（図示せず）をウェハの表面側から開口
するためには、層間絶縁膜１７のみの膜厚をエッチング
するだけでよい。
【０００９】従って、図２に示した一従来例では、裏面
ゲート１２及び活性層１４に対する２つのコンタクト孔
をウェハの表面側から同時に開口する際に、エッチング
量が多い裏面ゲート１２に対するコンタクト孔に合わせ
て、エッチング条件を設定していた。
ゲート１２及び活性層１４に対する２つのコンタクト孔
をウェハの表面側から同時に開口する際に、エッチング
量が多い裏面ゲート１２に対するコンタクト孔に合わせ
て、エッチング条件を設定していた。
【００１０】
【発明が解決しようとする課題】ところが、上述の一従
来例の様に、エッチング量が多い裏面ゲート１２に対す
るコンタクト孔にエッチング条件を合わせて、裏面ゲー
ト１２及び活性層１４に対する２つのコンタクト孔を同
時に開口すると、裏面ゲート１２よりも浅い活性層１４
が必要以上にオーバエッチングされる。しかも、活性層
１４は膜厚が元々薄い。従って、この一従来例では、活
性層１４の膜厚が減少したりコンタクト孔が活性層１４
を貫通したりして、プロセスマージンが小さく、高い歩
留りでは薄膜トランジスタを製造することができなかっ
た。
来例の様に、エッチング量が多い裏面ゲート１２に対す
るコンタクト孔にエッチング条件を合わせて、裏面ゲー
ト１２及び活性層１４に対する２つのコンタクト孔を同
時に開口すると、裏面ゲート１２よりも浅い活性層１４
が必要以上にオーバエッチングされる。しかも、活性層
１４は膜厚が元々薄い。従って、この一従来例では、活
性層１４の膜厚が減少したりコンタクト孔が活性層１４
を貫通したりして、プロセスマージンが小さく、高い歩
留りでは薄膜トランジスタを製造することができなかっ
た。
【００１１】
【課題を解決するための手段】請求項１の薄膜トランジ
スタの製造方法は、ゲート電極１２を覆っているゲート
絶縁膜１３上に、活性層１４を形成する工程と、前記ゲ
ート絶縁膜１３のうちで、前記ゲート電極１２に対する
第１のコンタクト孔２２を包含する領域２１の部分を除
去する工程と、前記除去の後に、前記活性層１４よりも
上層の層間絶縁膜１７を形成する工程と、前記第１のコ
ンタクト孔２２と前記活性層１４に対する第２のコンタ
クト孔２３とを、前記層間絶縁膜１７に同時に開口する
工程とを有することを特徴としている。
スタの製造方法は、ゲート電極１２を覆っているゲート
絶縁膜１３上に、活性層１４を形成する工程と、前記ゲ
ート絶縁膜１３のうちで、前記ゲート電極１２に対する
第１のコンタクト孔２２を包含する領域２１の部分を除
去する工程と、前記除去の後に、前記活性層１４よりも
上層の層間絶縁膜１７を形成する工程と、前記第１のコ
ンタクト孔２２と前記活性層１４に対する第２のコンタ
クト孔２３とを、前記層間絶縁膜１７に同時に開口する
工程とを有することを特徴としている。
【００１２】請求項２の薄膜トランジスタの製造方法
は、請求項１の薄膜トランジスタの製造方法において、
前記除去の直後に前記層間絶縁膜１７を形成することを
特徴としている。
は、請求項１の薄膜トランジスタの製造方法において、
前記除去の直後に前記層間絶縁膜１７を形成することを
特徴としている。
【００１３】請求項３の薄膜トランジスタの製造方法
は、請求項１または２の薄膜トランジスタの製造方法に
おいて、前記領域２１において前記層間絶縁膜１７が平
坦化されない広さに、この領域２１を設定することを特
徴としている。
は、請求項１または２の薄膜トランジスタの製造方法に
おいて、前記領域２１において前記層間絶縁膜１７が平
坦化されない広さに、この領域２１を設定することを特
徴としている。
【００１４】
【作用】請求項１の薄膜トランジスタの製造方法では、
下層側のゲート電極１２に対する第１のコンタクト孔２
２と、上層側の活性層１４に対する第２のコンタクト孔
２３とを同時に開口する際に、第２のコンタクト孔２３
の領域のみならず、第１のコンタクト孔２２の領域２１
にも、層間絶縁膜１７のみしか存在していない。
下層側のゲート電極１２に対する第１のコンタクト孔２
２と、上層側の活性層１４に対する第２のコンタクト孔
２３とを同時に開口する際に、第２のコンタクト孔２３
の領域のみならず、第１のコンタクト孔２２の領域２１
にも、層間絶縁膜１７のみしか存在していない。
【００１５】従って、これら第１及び第２のコンタクト
孔２２、２３の開口に際して、エッチングすべき膜厚が
互いに等しいので、活性層１４が必要以上にオーバエッ
チングされず、活性層１４の膜厚が減少したり第２のコ
ンタクト孔２３が活性層１４を貫通したりするのを防止
することができる。
孔２２、２３の開口に際して、エッチングすべき膜厚が
互いに等しいので、活性層１４が必要以上にオーバエッ
チングされず、活性層１４の膜厚が減少したり第２のコ
ンタクト孔２３が活性層１４を貫通したりするのを防止
することができる。
【００１６】請求項２の薄膜トランジスタの製造方法で
は、ゲート絶縁膜１３のうちで第１のコンタクト孔２２
を包含する領域２１の部分を除去してから層間絶縁膜１
７を形成するまでの間に他の処理を受けないので、ゲー
ト電極１２にドープした不純物が外方拡散して閾値電圧
等の特性が変動するのを防止することができる。
は、ゲート絶縁膜１３のうちで第１のコンタクト孔２２
を包含する領域２１の部分を除去してから層間絶縁膜１
７を形成するまでの間に他の処理を受けないので、ゲー
ト電極１２にドープした不純物が外方拡散して閾値電圧
等の特性が変動するのを防止することができる。
【００１７】請求項３の薄膜トランジスタの製造方法で
は、第１のコンタクト孔２２を包含する領域２１におい
て層間絶縁膜１７自体が平坦化されないので、第１及び
第２のコンタクト孔２２、２３の開口に際して、エッチ
ングすべき膜厚を互いに確実に等しくすることができ
る。従って、活性層１４の膜厚が減少したり第２のコン
タクト孔２３が活性層１４を貫通したりするのを確実に
防止することができる。
は、第１のコンタクト孔２２を包含する領域２１におい
て層間絶縁膜１７自体が平坦化されないので、第１及び
第２のコンタクト孔２２、２３の開口に際して、エッチ
ングすべき膜厚を互いに確実に等しくすることができ
る。従って、活性層１４の膜厚が減少したり第２のコン
タクト孔２３が活性層１４を貫通したりするのを確実に
防止することができる。
【００１８】
【実施例】以下、両面ゲート型の薄膜トランジスタの製
造に適用した本願の発明の一実施例を、図１を参照しな
がら説明する。なお、図面を見易くするために、図１に
は表面ゲートを図示していない。また、図２に示した一
従来例と対応する構成部分には、同一の符号を付してあ
る。
造に適用した本願の発明の一実施例を、図１を参照しな
がら説明する。なお、図面を見易くするために、図１に
は表面ゲートを図示していない。また、図２に示した一
従来例と対応する構成部分には、同一の符号を付してあ
る。
【００１９】本実施例でも、表面ゲート１６を形成する
までは、図２に示した一従来例と実質的に同様の工程を
実行する。しかし、本実施例では、図１に示す様に、そ
の後、裏面ゲート１２用のゲート絶縁膜１３のうちで、
後に裏面ゲート１２に対して開口すべきコンタクト孔を
包含する寸法Ｌの領域２１の部分を除去する。
までは、図２に示した一従来例と実質的に同様の工程を
実行する。しかし、本実施例では、図１に示す様に、そ
の後、裏面ゲート１２用のゲート絶縁膜１３のうちで、
後に裏面ゲート１２に対して開口すべきコンタクト孔を
包含する寸法Ｌの領域２１の部分を除去する。
【００２０】次に、表面ゲート１６、活性層１４及びゲ
ート絶縁膜１３等を膜厚ｔの層間絶縁膜１７で覆い、裏
面ゲート１２及び活性層１４に対する寸法ｌの２つのコ
ンタクト孔２２、２３をウェハの表面側から同時に開口
する。なお、領域２１の寸法Ｌは、 Ｌ≧ｌ＋２ｔ としておく。その後、更に、従来公知の工程を実行し
て、この薄膜トランジスタを完成させる。
ート絶縁膜１３等を膜厚ｔの層間絶縁膜１７で覆い、裏
面ゲート１２及び活性層１４に対する寸法ｌの２つのコ
ンタクト孔２２、２３をウェハの表面側から同時に開口
する。なお、領域２１の寸法Ｌは、 Ｌ≧ｌ＋２ｔ としておく。その後、更に、従来公知の工程を実行し
て、この薄膜トランジスタを完成させる。
【００２１】以上の様な本実施例では、図１（ｂ）から
も明らかな様に、領域２１内には層間絶縁膜１７しか存
在していない。しかも、領域２１の寸法Ｌを上述の式
の様に設定してあるので、図１（ｂ）に示した様に、領
域２１において層間絶縁膜１７が平坦化されていない。
も明らかな様に、領域２１内には層間絶縁膜１７しか存
在していない。しかも、領域２１の寸法Ｌを上述の式
の様に設定してあるので、図１（ｂ）に示した様に、領
域２１において層間絶縁膜１７が平坦化されていない。
【００２２】従って、コンタクト孔２２、２３の開口に
際して、エッチングすべき膜厚が互いに等しい。このた
め、膜厚の薄い活性層１４が必要以上にオーバエッチン
グされず、活性層１４の膜厚が減少したりコンタクト孔
２３が活性層１４を貫通したりするのを防止することが
できる。
際して、エッチングすべき膜厚が互いに等しい。このた
め、膜厚の薄い活性層１４が必要以上にオーバエッチン
グされず、活性層１４の膜厚が減少したりコンタクト孔
２３が活性層１４を貫通したりするのを防止することが
できる。
【００２３】ところで、以上の実施例では、層間絶縁膜
１７を形成する直前にゲート絶縁膜１３のうちで領域２
１の部分を除去しているが、この除去を更に前の工程で
行うと、裏面ゲート１２が露出している状態でアニール
等の他の処理を受ける。この結果、裏面ゲート１２に高
濃度にドープされている不純物が外方拡散して、閾値電
圧等の特性が変動する。従って、ゲート絶縁膜１３のう
ちで領域２１の部分を除去した直後に層間絶縁膜１７を
形成するのがよい。
１７を形成する直前にゲート絶縁膜１３のうちで領域２
１の部分を除去しているが、この除去を更に前の工程で
行うと、裏面ゲート１２が露出している状態でアニール
等の他の処理を受ける。この結果、裏面ゲート１２に高
濃度にドープされている不純物が外方拡散して、閾値電
圧等の特性が変動する。従って、ゲート絶縁膜１３のう
ちで領域２１の部分を除去した直後に層間絶縁膜１７を
形成するのがよい。
【００２４】なお、以上の実施例は両面ゲート型の薄膜
トランジスタの製造に本願の発明を適用したものである
が、活性層の下層にのみゲート電極を有している薄膜ト
ランジスタの製造にも本願の発明を適用することができ
る。
トランジスタの製造に本願の発明を適用したものである
が、活性層の下層にのみゲート電極を有している薄膜ト
ランジスタの製造にも本願の発明を適用することができ
る。
【００２５】
【発明の効果】請求項１の薄膜トランジスタの製造方法
では、下層側のゲート電極に対する第１のコンタクト孔
と、上層側の活性層に対する第２のコンタクト孔とを同
時に開口する際に、活性層の膜厚が減少したり第２のコ
ンタクト孔が活性層を貫通したりするのを防止すること
ができるので、プロセスマージンが大きく、高い歩留り
で薄膜トランジスタを製造することができる。
では、下層側のゲート電極に対する第１のコンタクト孔
と、上層側の活性層に対する第２のコンタクト孔とを同
時に開口する際に、活性層の膜厚が減少したり第２のコ
ンタクト孔が活性層を貫通したりするのを防止すること
ができるので、プロセスマージンが大きく、高い歩留り
で薄膜トランジスタを製造することができる。
【００２６】請求項２の薄膜トランジスタの製造方法で
は、ゲート電極にドープした不純物が外方拡散して閾値
電圧等の特性が変動するのを防止することができるの
で、更に高い歩留りで薄膜トランジスタを製造すること
ができる。
は、ゲート電極にドープした不純物が外方拡散して閾値
電圧等の特性が変動するのを防止することができるの
で、更に高い歩留りで薄膜トランジスタを製造すること
ができる。
【００２７】請求項３の薄膜トランジスタの製造方法で
は、下層側のゲート電極に対する第１のコンタクト孔
と、上層側の活性層に対する第２のコンタクト孔とを同
時に開口する際に、活性層の膜厚が減少したり第２のコ
ンタクト孔が活性層を貫通したりするのを確実に防止す
ることができるので、プロセスマージンが更に大きく、
更に高い歩留りで薄膜トランジスタを製造することがで
きる。
は、下層側のゲート電極に対する第１のコンタクト孔
と、上層側の活性層に対する第２のコンタクト孔とを同
時に開口する際に、活性層の膜厚が減少したり第２のコ
ンタクト孔が活性層を貫通したりするのを確実に防止す
ることができるので、プロセスマージンが更に大きく、
更に高い歩留りで薄膜トランジスタを製造することがで
きる。
【図１】本願の発明の一実施例を示しており、（ａ）は
平面図、（ｂ）は（ａ）のＢ−Ｂ線に沿う位置における
側断面図である。
平面図、（ｂ）は（ａ）のＢ−Ｂ線に沿う位置における
側断面図である。
【図２】本願の発明の一従来例を示す側断面図である。
１２ 裏面ゲート １３ ゲート絶縁膜 １４ 活性層 １７ 層間絶縁膜 ２１ 領域 ２２ コンタクト孔 ２３ コンタクト孔
Claims (3)
- 【請求項１】 ゲート電極を覆っているゲート絶縁膜上
に、活性層を形成する工程と、 前記ゲート絶縁膜のうちで、前記ゲート電極に対する第
１のコンタクト孔を包含する領域の部分を除去する工程
と、 前記除去の後に、前記活性層よりも上層の層間絶縁膜を
形成する工程と、 前記第１のコンタクト孔と前記活性層に対する第２のコ
ンタクト孔とを、前記層間絶縁膜に同時に開口する工程
とを有することを特徴とする薄膜トランジスタの製造方
法。 - 【請求項２】 前記除去の直後に前記層間絶縁膜を形成
することを特徴とする請求項１記載の薄膜トランジスタ
の製造方法。 - 【請求項３】 前記領域において前記層間絶縁膜が平坦
化されない広さに、この領域を設定することを特徴とす
る請求項１または２記載の薄膜トランジスタの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12071194A JPH07307474A (ja) | 1994-05-10 | 1994-05-10 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12071194A JPH07307474A (ja) | 1994-05-10 | 1994-05-10 | 薄膜トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07307474A true JPH07307474A (ja) | 1995-11-21 |
Family
ID=14793108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12071194A Pending JPH07307474A (ja) | 1994-05-10 | 1994-05-10 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07307474A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012069938A (ja) * | 2010-08-26 | 2012-04-05 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
-
1994
- 1994-05-10 JP JP12071194A patent/JPH07307474A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012069938A (ja) * | 2010-08-26 | 2012-04-05 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6630388B2 (en) | Double-gate field-effect transistor, integrated circuit using the transistor and method of manufacturing the same | |
| US5753546A (en) | Method for fabricating metal oxide field effect transistors | |
| US5128745A (en) | Semiconductor device with thin film resistor | |
| JPS63233569A (ja) | 半導体装置の製造方法 | |
| US4719184A (en) | Process for the fabrication of integrated structures including nonvolatile memory cells with layers of self-aligned silicon and associated transistors | |
| JPS598065B2 (ja) | Ｍｏｓ集積回路の製造方法 | |
| JP2623659B2 (ja) | Ｍｉｓ型トランジスタの製造方法 | |
| JP2000195950A (ja) | 半導体装置及びその製造方法 | |
| JPH0536624A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH07307474A (ja) | 薄膜トランジスタの製造方法 | |
| JP3127253B2 (ja) | Ｓｏｉ型半導体装置およびその製造方法 | |
| JP2786199B2 (ja) | 薄膜半導体素子の製造方法 | |
| JP3264402B2 (ja) | 半導体装置 | |
| KR19980048091A (ko) | 반도체소자의 소자격리구조 형성방법 | |
| JPH0377376A (ja) | 半導体装置の製造方法 | |
| JP3508291B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2727557B2 (ja) | 半導体装置の製造方法 | |
| JPH0529624A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH05259446A (ja) | 半導体装置の製造方法 | |
| JPS59148366A (ja) | 絶縁ゲ−ト型電界効果トランジスタの製造方法 | |
| JPH04343221A (ja) | 半導体装置の製造方法 | |
| JPS6248907B2 (ja) | ||
| JPH1117165A (ja) | 半導体装置の積層ゲート構造 | |
| JPS60121769A (ja) | Ｍｉｓ半導体装置の製法 | |
| JPS62242335A (ja) | 半導体集積回路の素子分離領域の形成方法 |