KR19980048091A - 반도체소자의 소자격리구조 형성방법 - Google Patents

반도체소자의 소자격리구조 형성방법 Download PDF

Info

Publication number
KR19980048091A
KR19980048091A KR1019960066632A KR19960066632A KR19980048091A KR 19980048091 A KR19980048091 A KR 19980048091A KR 1019960066632 A KR1019960066632 A KR 1019960066632A KR 19960066632 A KR19960066632 A KR 19960066632A KR 19980048091 A KR19980048091 A KR 19980048091A
Authority
KR
South Korea
Prior art keywords
insulating layer
etching
forming
insulating film
trench
Prior art date
Application number
KR1019960066632A
Other languages
English (en)
Other versions
KR100214534B1 (ko
Inventor
서재범
Original Assignee
문정환
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체 주식회사 filed Critical 문정환
Priority to KR1019960066632A priority Critical patent/KR100214534B1/ko
Publication of KR19980048091A publication Critical patent/KR19980048091A/ko
Application granted granted Critical
Publication of KR100214534B1 publication Critical patent/KR100214534B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 고집적 반도체소자에 적당하도록 한 반도체소자의 소자격리구조(Isolation) 형성방법에 관한 것으로, 실리콘기판 위에 제1절연막과 제2절연막을 형성하는 단계와; 포토리소그레피 및 식각공정으로 상기 제2절연막과 제1절연막을 패터닝하여 식각영역을 정의하는 단계와; 상기 식각영영에 따라 실리콘기판을 식각하여 트렌치를 형성한 후, 그 결과물의 전면에 제3절연막을 증착하는 단계와; 상기 제3절연막 및 제2절연막, 제1절연막을 에치백(Etch-back)하는 단계와; 상기 에치백 단계에 의하여 트렌치의 아래 부분까지 식각된 제3절연막과 그 트렌치의 측면으로 정의되는 모서리에 제4절연막 측벽스페이서를 형성하는 단계로 이루어지는 것을 특징으로 한다. 이에 따른 소자격리구조는 상기 제4절연막 측벽스페이서로 인하여 트렌치의 입구가 부드러운 곡선구조로 형성되는데, 그와 같이 곡선구조로 형성된 소자격리구조는 이후에 형성되는 게이트절연막 및 게이트전극이 절곡되지 않도록 하여 그 영역에서 전계가 집중되지 않도록 하는 효과를 준다.

Description

반도체소자의 소자격리구조 형성방법
본 발명은 반도체소자 제조방법에 관한 것으로, 특히 고집적 반도체소자에 적당하도록 한 반도체소자의 소자격리구조(Isolation)형성방법에 관한 것이다.
얕은 트렌치 소작격리구조(Shallow Trench Isolation)는 반도체소자가 고집적화됨에 따라 제안된 것으로, 그러한 소자격리구조의 형성방법에 대해서 첨부한 도면을 참조하여 설명하면 다음과 같다.
도 1a-도 1e는 종래 기술에 따른 소자격리구조 형성방법을 도시한 공정 단면도로서, 이에 도시된 바와 같이 실리콘기판(110) 위에 제1실리콘산화물(SiO2)(120)과 실리콘 질화물(Si3N4)(130)을 순차적으로 증착하는 단계(도 1a)와; 포토리소그레피 및 식각공정으로 상기 실리콘질화막(130)과 제1실리콘질화막(120)을 패터닝하여 식각영역을 정의하는 단계(도 1b)와; 상기 식각영역에 따라 실리콘기판(110)을 식각하여 트렌치를 형성한 후, 그 결과물의 전면에 제2실리콘산화물(140)을 CVD법으로 증착하는 단계(도 1c)와; CMP(chemical michanical polishing) 공정으로 상기 제2실리콘산화막(140) 및 실리콘질화막(130), 제1실리콘질화막(120)을 에치백(Etch-back)하는 단계(도 1d)를 통해 트렌치 소자격리구조를 형성하였다. 이때, 도 1b에 표시된 미설명 부호(171)는 포토레지스트를 나타낸다.
이후, 상기와 같은 트렌치 소자격리구조(141)가 형성된 실리콘기판(111) 위에 도 1e에 도시된 바와 같이 게이트산화막(160)과 게이트(170)등을 차례대로 형성한다.
그러나, 상기와 같이 제2실리콘산화막과 실리콘질화막, 제1실리콘산화막을 CMP 공정으로 에치백하여 트렌치 소자격리구조를 완성하는 종래 기술은, 상기 CMP 공정에서 제2실리콘산화막이 트렌치의 아래 부분까지 식각되게 되는 문제점이 있었다. 즉, 도 1e와 같이 트렌치의 입구가 예각의 모서리(A)로 형성됨에 따라, 그 위에 형성되는 게이트산화막 및 게이트전극도 절곡됨으로써, 완성된 소자가 동작할 때 그 영역의 게이트산화막에서 전계 집중이 일어나게 되는 문제점이 있었다.
이에 본 발명은 상기와 같은 문제점을 해결하기 위하여 창안한 것으로, 트렌치의 입구가 부드러운 곡선형으로 형성되도록 함으로써, 그 영역의 게이트산화막에서 전계가 집중되지 않도록 하는데 적당하도록 반도체소자의 소자격리구조 형성방법을 제공함에 있다.
도 1a-도 1e는 종래 기술에 따른 소자격리구조 형성방법을 나타낸 공정 단면도.
도 2a-도 2g는 본 발명의 일실시예에 따른 소자격리구조 형성방법을 나타낸 공정 단면도.
도 3a와 도 3b는 본 발명의 다른 실시예에 따른 소자격리구조 형성공정의 일부를 나타낸 공정 단면도.
*도면의 주요 부분에 대한 부호의 설명*
211:실리콘기판220,221:제1실리콘산화막
230,231:제1실리콘질화막240,241:제2실리콘산화막
250,251:제2실리콘질화막260:게이트산화막
270:게이트전극
350,351:문턱전압 조절을 위한 이온주입공정에서 사용되는 버퍼산화막.
상기 목적을 달성하기 위한 본 발명은, 실리콘기판 위에 제1절연막과 제2절연막을 형성하는 단계와; 포토리소그레피 및 식각공정으로 상기 제2절연막과 제1절연막을 패터닝하여 식각영역을 정의하는 단계와; 상기 식각영역에 따라 실리콘기판을 식각하여 트렌치를 형성한 후, 그 결과물의 전면에 제3절연막을 증착하는 단계와; 상기 제3절연막 및 제2절연막, 제1전연막을 에치백(Etch-back)하는 단계와; 상기 에치백 단계에 의하여 트렌치의 아래 부분까지 식각된 제3절연막과 그 트렌치의 측면으로 정의되는 모서리에 제4절연막 측벽스페이서를 형성하는 단계로 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 여러 실시예를 설명한다.
도 2a-도 2g는 본 발명의 일 실시예에 따른 소자격리구조 형성방법을 나타낸 공정 단면도로서, 이를 참조하여 상세히 설명하면 다음과 같다.
우선, 도 2a-도 2d에 도시된 바와 같이 실리콘기판(210) 위에 제1실리콘산화물(220)과 제1실리콘질화물(230)을 순차적으로 증착한 후(도 2a), 포토리소그레피 및 식각공정으로 상기 제1실리콘질화막(230)과 제1실리콘산화막(220)을 패터닝하여 식각영역을 정의하고(도 2b), 그 식각영역에 따라 실리콘기판(210)을 식각하여 트렌치를 형성한 후, 그 결과물의 전면에 제2실리콘산화물(240)을 CVD법으로 증착하고(도 2c), CMP(chemical michanical polishing) 공정으로 상기 제2실리콘산화막(240) 및 제1실리콘질화막(230), 제1실리콘산화막(220)을 에치백(Etch-back)한다(도 2d).
이와 같은 공정은 종래 기술에 따른 소자격리구조 형성방법과 같은 것으로, 식각된 제2실리콘산화막(141)이 트렌치의 아래 부분까지 식각되었음을 보여주고 있다.
이후, 도 2e와 도 2f와 같이 상기 결과물 위에 제2실리콘질화물(250)을 증착한 후, 그 제2실리콘질화막(250)을 에치백(Etch-back)하여 트렌치의 아래 부분까지 식각된 제2실리콘산화막(241)과 그 트렌치의 측면으로 정의되는 모서리에 제2실리콘질화막 측벽스페이서(251)를 형성한다. 이에 따라, 트렌치의 입구가 상기 제2실리콘질화막 측벽스페이서(251)에 의하여 부드러운 곡면으로 형성된 트렌지 소자격리구조(241, 251)를 완성한다.
이후, 도 2e에 도시된 바와 같이 트렌치의 입구가 부드러운 곡면 구조로 형성된 트렌치 소자격리구조(241, 251)에 의하여 필드영역과 액티브영역이 구분된 상기 실리콘기판(211) 위에 상기 트렌치의 일부영역과 겹치는 게이트산화막(260)과 게이트전극(270)을 형성한다.
그리고, 도 3a와 도 3b는 본 발명의 다른 실시예에 따른 소자격리구조 형성공정의 일부를 나타낸 공정 단면도로서, 각각 도 2e 및 도 2f에 대응하는 측벽스페이서 형성공정을 나타낸다. 상세히 설명하면, 도 2d와 같이 제2실리콘산화막(240) 및 제1실리콘질화막(230), 제1실리콘산화막(220)을 에치백(Etch-back)하는 공정에서 상기 제2실리콘산화막(240)이 트렌치의 아래 부분까지 식각된 경우, 바로 상기 도 2e와 도 2f에 도시된 바와 같이 제2실리콘질화막(250)을 증착/에치백하여 제2실리콘질화막 측벽스페이서(251)를 형성하는 공정을 별도로 수행하지 않고, 추후에 문턱전압(Vt)을 조절하거나 웰(WELL)을 형성하기 위해서 수행되는 이온주입공정이 끝나는 대로, 그 이온주입공정에서 사용된 버퍼산화막(350)을 반응성이온에칭(RIE)법으로 식각하여 측벽 스페이서(351)를 형성하도록 한 소자격리구조 형성공정을 나타낸다.
상술한 바와 같이, 일반적인 CMP 공정으로 트렌치에 채워진 실리콘산화물을 식각한 후, 그 실리콘산화막이 과식각됨에 따라 트렌치의 입구에 형성되는 예각 모서리에 절연막 측벽스페이서를 형성하는 본 발명에 따른 소자격리구조 형성방법은, 상기 절연막 측벽 스페이서로 인하여 트렌치의 입구가 부드러운 곡선구조로 형성되기 때문에, 이후에 형성되는 게이트절연막 및 게이트전극이 절곡되지 않게 됨으로써, 그 영역에서 전계가 집중되지 않게 되는 효과가 있다.

Claims (4)

  1. 실리콘기판 위에 제1절연막과 제2절연막을 형성하는 단계와; 포토리소그레피 및 식각공정으로 상기 제2절연막과 제1절연막을 패터닝하여 식각영역을 정의하는 단계와; 상기 식각영역에 따라 실리콘기판을 식각하여 트렌치를 형성한 후, 그 결과물의 전면에 제3절연막을 증착하는 단계와; 상기 제3절연막 및 제2절연막, 제1절연막을 에치백(Etch-back)하는 단계와; 상기 에치백 단계에 의하여 트렌치의 아래 부분까지 식각된 제3절연막과 그 트렌치의 측면으로 정의되는 모서리에 제4절연막 측벽스페이서를 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체소자의 소자격리구조(Isolation) 형성방법.
  2. 제1항에 있어서, 상기 제1, 3절연막은 실리콘산화막으로 형성되고, 제2절연막은 실리콘질화막으로 형성되는 것을 특징으로 하는 반도체소자의 소자격리구조 형성방법.
  3. 제1항에 있어서, 상기 제4절연막 측벽스페이서는 실리콘질화막으로 형성되는 것을 특징으로 하는 반도체소자의 소자격리구조 형성방법.
  4. 제1항에 있어서, 상기 제4절연막 스페이서는, 문턱전압(Vt)을 조절하거나 웰(WELL)을 형성하기 위해서 수행되는 이온주입공정이 끝나는 대로, 그 이온주입공정에서 사용된 버퍼산화막을 식각하여 형성하는 것을 특징으로 하는 반도체소자의 소자격리구조 형성방법.
KR1019960066632A 1996-12-17 1996-12-17 반도체소자의 소자격리구조 형성방법 KR100214534B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960066632A KR100214534B1 (ko) 1996-12-17 1996-12-17 반도체소자의 소자격리구조 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960066632A KR100214534B1 (ko) 1996-12-17 1996-12-17 반도체소자의 소자격리구조 형성방법

Publications (2)

Publication Number Publication Date
KR19980048091A true KR19980048091A (ko) 1998-09-15
KR100214534B1 KR100214534B1 (ko) 1999-08-02

Family

ID=19488387

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960066632A KR100214534B1 (ko) 1996-12-17 1996-12-17 반도체소자의 소자격리구조 형성방법

Country Status (1)

Country Link
KR (1) KR100214534B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100498591B1 (ko) * 1998-12-24 2005-09-30 주식회사 하이닉스반도체 고집적 반도체소자의 트렌치 소자분리방법
KR100546699B1 (ko) * 2000-12-30 2006-01-26 주식회사 하이닉스반도체 반도체소자의 트랜치 격리막 형성방법
KR101008224B1 (ko) * 2003-09-29 2011-01-17 매그나칩 반도체 유한회사 실리콘 온 인슐레이터 웨이퍼를 이용한 고전압 씨모스소자 및 그 제조방법
KR20140112923A (ko) * 2013-03-15 2014-09-24 삼성전자주식회사 반도체 장치 및 그 제조 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100498591B1 (ko) * 1998-12-24 2005-09-30 주식회사 하이닉스반도체 고집적 반도체소자의 트렌치 소자분리방법
KR100546699B1 (ko) * 2000-12-30 2006-01-26 주식회사 하이닉스반도체 반도체소자의 트랜치 격리막 형성방법
KR101008224B1 (ko) * 2003-09-29 2011-01-17 매그나칩 반도체 유한회사 실리콘 온 인슐레이터 웨이퍼를 이용한 고전압 씨모스소자 및 그 제조방법
KR20140112923A (ko) * 2013-03-15 2014-09-24 삼성전자주식회사 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR100214534B1 (ko) 1999-08-02

Similar Documents

Publication Publication Date Title
US5298463A (en) Method of processing a semiconductor wafer using a contact etch stop
US6020622A (en) Trench isolation for semiconductor device with lateral projections above substrate
US6740574B2 (en) Methods of forming DRAM assemblies, transistor devices, and openings in substrates
US5677210A (en) Method of producing a fully planarized concave transistor
US6849521B2 (en) Method for manufacturing a semiconductor device
KR100214534B1 (ko) 반도체소자의 소자격리구조 형성방법
US6114217A (en) Method for forming isolation trenches on a semiconductor substrate
KR100214530B1 (ko) 트렌치 소자격리구조 형성방법
KR0172743B1 (ko) 반도체 소자의 트랜지스터 제조 방법
US5817570A (en) Semiconductor structure for an MOS transistor and method for fabricating the semiconductor structure
KR100344825B1 (ko) 반도체소자의 제조방법
KR100223825B1 (ko) 반도체 소자의 격리영역 형성방법
JP3053009B2 (ja) 半導体装置の製造方法
JP2000031489A (ja) 半導体装置の製造方法
KR100477786B1 (ko) 반도체소자의 콘택 형성 방법
JPH098308A (ja) 半導体素子のトランジスター及びその製造方法
KR100259083B1 (ko) 반도체소자 및 이의 제조방법
JP3059749B2 (ja) 半導体装置の製造方法
JPH07135308A (ja) 半導体装置の製造方法
JP2001358334A (ja) 半導体素子及びその製造方法
KR0147770B1 (ko) 반도체 장치 제조방법
JPH10209269A (ja) トレンチと選択酸化を組み合わせるための分離方法
JPH09306866A (ja) 半導体装置の製造方法
KR20010058395A (ko) 반도체소자의 격리영역 형성방법
JPH08255901A (ja) 縦型ｍｏｓｆｅｔの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee