JPH10209269A - トレンチと選択酸化を組み合わせるための分離方法 - Google Patents

トレンチと選択酸化を組み合わせるための分離方法

Info

Publication number
JPH10209269A
JPH10209269A JP3194498A JP3194498A JPH10209269A JP H10209269 A JPH10209269 A JP H10209269A JP 3194498 A JP3194498 A JP 3194498A JP 3194498 A JP3194498 A JP 3194498A JP H10209269 A JPH10209269 A JP H10209269A
Authority
JP
Japan
Prior art keywords
trench
forming
region
oxide
isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3194498A
Other languages
English (en)
Inventor
Yoshinobu Yoneoka
義信 米岡
Hideyuki Fukuhara
英之 福原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH10209269A publication Critical patent/JPH10209269A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

(57)【要約】 【課題】選択酸化分離の高い拡張性と、トレンチ分離に
よる構造での低い漏洩電流特性といった利点を最大限組
み合わせ、半導体装置中に分離領域を形成するための方
法を提供する。 【解決手段】非限界寸法領域に選択酸化（ＬＯＣＯＳ）
領域（９０）を形成するステップと、パンチスルー許容
特性に関して限界寸法となっている狭い分離幅中にトレ
ンチ分離領域（１０４）を形成するステップとからなる
半導体装置の形成方法が開示されている。トレンチ分離
領域（１０４）を形成するステップでは、フィールド酸
化物層（９０）と側壁スペーサ（９４）を形成する。そ
して、非分離領域にＣＶＤ酸化物を用いて第２のＬＯＣ
ＯＳ領域（１１４）を形成する。以上の処理プロセスの
結果として、高い拡張性と低い漏洩特性をもつ分離構造
を形成する技術が確立でき、これにより、ＬＯＣＯＳ分
離構造とトレンチ分離構造とを効果的に組み合わせるこ
とができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法と本方法による半導体装置に関し、特に、トレンチ
分離技術と選択酸化隔離技術とを組み合わせる分離方法
とその方法による半導体装置に関する。
【０００２】
【従来の技術】半導体電子素子の製造では、分離領域を
形成するために一般に用いられている方法は２つある。
選択酸化分離技術とトレンチ分離技術である。選択酸化
分離技術は、広く半導体集積回路の製造に適用されてき
た。しかし、半導体装置の深いサブミクロン領域では、
選択酸化分離では、多くの応用回路のために、許容しう
る性能特性を得ることが困難であった。特に、選択酸化
分離では、十分な突き抜け（パンチスルー）許容特性が
得られない。また、選択酸化分離では、フィールド酸化
膜を薄くすることは、これらの素子の分離幅が狭くなる
ことにつながる。さらに、選択酸化分離技術を適用した
素子では、横方向の酸素の進入による大規模なパターン
変化がしばしば起こりうる。トレンチ分離技術は、十分
な突き抜け（パンチスルー）許容特性を与えるものであ
る。しかし、この技術を適用すると、他に制限を受ける
ものとなる。例えば、トレンチ分離技術を適用すると、
二重のしきい値をもたらす場合があり、これは、トレン
チ溝の側壁に沿った寄生漏洩によるものである。さら
に、トレンチ分離技術を適用すると、さまざま大きさの
トレンチ溝に絶縁材料を充填することができない場合が
しばしば起こる。以上の３つの理由により、トレンチ分
離技術は、現在、あらゆる種類の半導体装置に広く適用
されるには到っていない。上述した制限により、サブミ
クロン領域に選択酸化分離により形成された素子構成に
生じる問題を解決するとともに、サブミクロン領域にト
レンチ分離により形成された素子構成に生じる、寄生漏
洩とトレンチへの絶縁材料の不完全充填といった問題を
解決する分離技術が強く求められている。
【０００３】
【発明が解決しようとする課題】本発明の目的は、選択
酸化分離の高い拡張性と、トレンチ分離による構造での
低い漏洩電流特性といった利点を最大限組み合わせ、半
導体電子素子中に分離領域を形成するための方法を提供
することにある。これらの利点におり、従来の技術によ
る半導体装置中の分離領域の形成に関する問題を緩和し
たり、実質的に制限をクリアすることができる。
【０００４】
【課題を解決するための手段】本発明の一実施例によれ
ば、非限界寸法と限界パンチスルー許容寸法のもとで良
好に動作する分離構造の形成が可能な、半導体装置中の
分離領域を形成するための方法が提供される。本方法
は、非限界寸法領域に選択酸化（ＬＯＣＯＳ）構造を形
成し、パンチスルー許容特性に対応した限界領域を有す
る、狭い分離幅中へのトレンチ分離構造を形成するステ
ップからなる。トレンチ分離構造を形成するステップ
は、さらに、窒化合／酸化物ハードマスクによってフィ
ールド酸化膜を成長させるステップと、トレンチ酸化物
／シリコンエッチングを施し、マスクエッジに形成され
るポリシリコン製の側壁スペーサを形成するステップと
からなる。次に、トレンチ分離構造を形成する領域に酸
化物を充填するステップに続き、化学蒸着酸化物を用い
て非分離領域に第２の選択酸化構造を形成するステップ
に進む。その結果、高い拡張性と低い漏洩特性をもつ分
離構造を形成する製造プロセスが確立でき、これによ
り、選択酸化分離構造とトレンチ分離構造とを効果的に
組み合わせることができる。本発明による技術的な利点
は、従来の選択酸化分離構造を形成するプロセスとトレ
ンチ分離構造を形成するプロセスの欠点を補うような、
分離構造を形成するプロセスが得られることにある。本
発明によれば、狭い分離領域のみに形成されたトレンチ
溝がトレンチへの充填を容易にする。第一の選択酸化分
離領域は、トレンチ溝の側壁を動作中の素子領域から遠
ざける構造に寄与するため、二重しきい値の問題は発生
しない。本発明による他の技術的な利点としては、酸化
膜を薄くする際の問題が起きない製造プロセスとなるこ
とである。これは、第一の選択酸化分離領域のマスクウ
ィンドが限界寸法よりも小さく保たれているため、横方
向の酸化物の進入によるパタンの変化は薄いフィールド
酸化膜によって最小に留められるられるからである。
【０００５】
【発明の実施の形態】
【実施例】以下、本発明を実施する最適な様態につい
て、図を参照しながら説明する。図中で同一の部位につ
いては同一の符号を用いて説明する。図１Ａと図１Ｂ
は、選択酸化（ＬＯＣＯＳ）分離領域１２を含む半導体
装置１０を示し、図１Ａでは、ＬＯＣＯＳ分離領域１２
により、素子領域１４と素子領域１６が分離されてい
る。ＬＯＣＯＳ分離領域１２は、電気ストップ２０を生
み出すチャネルストップドーピング領域１８を形成する
ことにより、素子領域１４と素子領域１６とを電気的に
分離している。これにより、シリコン領域２２とポリシ
リコン領域２４とが隔離される。一方、図１Ｂに示す半
導体装置３０では、より狭いＬＯＣＯＳ分離領域３２を
もち、このためチャネルストップドーピング領域３４は
ＬＯＣＯＳ領域３２に接触していない。従って、ポリシ
リコン領域３６とポリシリコン領域３８の間の電流路で
は、低い絶縁電圧となっている。これにより、素子領域
４０と４２は、悪影響を受ける。図１Ｂに示した低い絶
縁電圧は、薄いフィールド酸化膜の突き抜け許容特性が
不十分となるため、深いサブミクロン領域の形成に対し
てＬＯＣＯＳ分離領域の形成方法は適用できないことを
示している。
【０００６】図２は、酸化物を充填したトレンチ溝５２
が素子領域５４と素子領域５６を分離している半導体装
置５０を示している。半導体装置５０では、ポリシリコ
ン層５８が、チャネルストップドーピング領域６４を覆
うポリシリコン領域６２によってチャネルストップドー
ピング層６０を覆う構造となっている。トレンチ分離領
域５２は、十分なパンチスルー許容特性をもたらすもの
ではあるが、トレンチ溝の側壁に沿った寄生漏洩による
しきい値が発生する。さらに、異なった寸法をもつ複数
のトレンチ溝に必要な酸化物絶縁材料を充填することは
困難となる。
【０００７】上記の問題を解決するために、本発明で
は、トレンチＬＯＣＯＳ分離構造７２からなる半導体装
置７０を形成し、素子領域７４と素子領域７６とを分離
する。本発明によるトレンチＬＯＣＯＳ分離構造７２
は、ポリシリコン領域７８とポリシリコン領域８０の間
のパンチスルーの問題を回避することもできる。さら
に、チャネルストップドーピング層８２、８４に関する
電流漏洩は発生しえない。
【０００８】図４から図２３は、本発明の方法によるト
レンチＬＯＣＯＳ分離領域７０を形成するプロセスを示
したものである。図４は、最初に、半導体基板８０の上
に酸化物堆積パッド８２を形成するステップを図示した
ものである。図５では、窒化物堆積により、窒化物層８
４が形成される様子を表す。次に、図６に示すように、
光リソグラフパタン８６が窒化物層８４の上に形成さ
れ、これにより、図７に示すように窒化物層８４のエッ
チングにより、エッチング領域８８が形成される。次
に、図８に示すように、リソグラフパタンの塊８６を除
去する。
【０００９】図９では、フィールド酸化処理のステップ
で、酸化領域９０が形成される。さらに、図１０に示す
ように、ポリシリコン側壁層９２が形成される。次に、
ポリシリコン側壁部分のエッチング処理により、図１１
に示すように、ポリシリコン側壁領域９４が形成され
る。図１２は、ＬＯＣＯＳ領域９０をエッチング処理
し、ＬＯＣＯＳトレンチ９６を形成した結果を図示した
ものである。図１３に図示するように、トレンチ領域９
８はＬＯＣＯＳエッチング領域９６の下に形成される。
図１４は、トレンチ９８とＬＯＣＯＳエッチング領域９
６からなるトレンチ領域１００への充填処理のステップ
の結果を示すものであり、酸化物の堆積層１０２が見ら
れる。次に、酸化物堆積層１０２をエッチング処理する
ステップで、図１５に示すように、トレンチ溝１００を
充填する部分１０４を残して、全ての不要な酸化物堆積
層１０２を除去する。
【００１０】図１６は、窒化物層８４をエッチングし
て、酸化物堆積パッド８２、ＬＯＣＯＳ領域９０および
酸化物充填領域１０４を表面に露出させる処理ステップ
の結果を図示するものである。次に、図１７に示すよう
に、Ｎ２層１０６を、、ＬＯＣＯＳ構造９０と充填酸化
物１０４の上に堆積させる。２段目のパタン１０８は、
図１８に示すように、Ｎ２層１０６の上を、露出部分１
１０を除いて覆いつくしている。図１９は、酸化物堆積
パッド８２を露出させ、エッチング領域１１２を生成す
るための、窒化物のエッチング処理の結果を示すもので
ある。続いて、図２０に示すように、エッチングパタン
１０８が除去され、酸化物堆積パッド８２を露出させ
る。さらに、図２１に示すように、フィールド酸化の処
理ステップにより、フィールド酸化物領域１１４が形成
させる。引き続き、Ｎ２エッチング処理により、図２２
に示すように、充填酸化物１０４とＬＯＣＯＳ領域９０
とから構成されるトレンチＬＯＣＯＳ領域１１４を露出
させる。同様に、ＬＯＣＯＳ領域１１４も露出させる。
最後に、モウトエッチング処理により、基板８０によ
り、トレンチＬＯＣＯＳ領域１１６とＬＯＣＯＳ領域１
１４とを分離し、最終的に図２３に示す素子構造が得ら
れる。
【００１１】図２４から図３６は、トレンチＬＯＣＯＳ
領域を形成するための、本発明の他の実施例を示すもの
である。図２４は、基板８０上に、酸化物堆積パッド８
２を形成するステップを図示したものである。次に、図
２５に示すように、窒化物堆積層８４を酸化物堆積パッ
ド８２の上に形成する。引き続き、図２６に示すよう
に、モウトパタンマスク８６を窒化物層８４の上に堆積
させる。次に、窒化物層８４の一部を除去することによ
りモウト領域８８を形成し、図２７に示すように、モウ
トパタン８６が露出するようにする。次に、図２８に示
すように、モウトパタンマスクを除去する。図２９は、
側壁形成に用いる窒化物堆積層１２０の形成結果を示す
ものである。図３０に示す処理により、窒化物堆積層１
２０をエッチングして、側壁領域１２２を形成する。図
３１は、トレンチ領域１２４を酸化物堆積パッド８２と
基板８０の下に形成するステップを示す。次に、図３２
に示すステップでは、充填酸化物１２６を堆積させ、ト
レンチ領域１２４を充填する。図３３は、充填酸化物層
１２６をエッチングして、酸化物領域１２８を形成する
処理ステップを示す。引き続き、図３４に示すように、
フィールド酸化処理により、トレンチＬＯＣＯＳ分離領
域１３０を窒化物層８４と側壁１２２の下に形成する。
次に、図３５に示すように、窒化物層のエッチング処理
により、トレンチＬＯＣＯＳ領域１３０を露出させる。
その後、窒化物層のエッチングにより、基板８０を露出
させ、最終的なトレンチＬＯＣＯＳ分離領域１３２が得
られる。以上、本発明について、その詳細を実施例と図
を引用しながら説明してきたが、上記の内容は例証によ
るものであり、本発明の実施様態はこれらに限定される
ものではない。従って、上記の本発明の実施例について
は、さまざまな変形と追加が可能であることは、本発明
の従来技術に精通したものであれば明白な事実となる。
実際、図４から図２３、および図２４から図３６に示し
た素子構造を形成するための他の方法についても、本発
明の範囲内にあることは明白である。このような変形お
よびさらにと追加は、本発明の趣旨と下記の請求項内に
ある。
【００１２】以上の説明に関してさらに以下の項を開示
する。 （１） 単一の分離領域に非限界および限界パンチスル
ー許容寸法領域を有する半導体装置の分離構造を形成す
る方法であって、単一の分離領域の非限界寸法部分に、
局所的選択酸化（ＬＯＣＯＳ）構造を形成するステップ
と、単一の限界寸法部分に、トレンチ分離構造を形成す
るステップとからなる方法。 （２） 上記第１項に記載の方法において、前記トレン
チ分離領域を形成するステップが、さらに、硬質の窒化
物／酸化物マスクを用いて、トレンチ分離領域にフィー
ルド酸化物層を成長させるステップと、トレンチ酸化物
／シリコンエッチを行い、前記マスク端に形成されるポ
リ側壁スペーサを形成するステップと、前記トレンチ分
離領域に酸化物を充填するステップと、非分離エリア内
に第２のＬＯＣＯＳ領域を形成するステップとからなる
ことを特徴とする方法。 （３） 上記第２項に記載の方法において、前記酸化物
はＣＶＤ酸化物からなることを特徴とする方法。 （４） 上記第３項に記載の方法において、トレンチ酸
化物／シリコンエッチング処理は、さらに、前記、トレ
ンチ酸化物／シリコンエッチを窒化物エッチとしても適
用することを特徴とする方法。 （５） 非限界および限界パンチスルー許容寸法領域を
有する半導体装置の分離領域のための分離構造であっ
て、単一の分離領域の非限界寸法部分に形成された、局
所的な選択酸化（ＬＯＣＯＳ）構造と、単一の限界寸法
部分に形成された、前記分離構造のトレンチ分離構造と
からなることを特徴とする構造。 （６） 上記第５項に記載の分離構造において、前記分
離領域は、硬質の窒化物／酸化物マスクを用いて、トレ
ンチ分離領域にフィールド酸化物層を成長させるステッ
プと、トレンチ酸化物／シリコンエッチング処理によ
り、前記窒化物／酸化物マスクの縁に形成されるポリ材
からなる側壁スペーサを形成するステップと、前記トレ
ンチ分離領域を酸化物で充填するステップとにより形成
されることを特徴とする分離構造。 （７） 上記第６項に記載の構造において、前記酸化物
が、ＣＶＤ酸化物からなることを特徴とする分離構造。 （８） 上記第８項に記載の構造において、トレンチ酸
化物／シリコンエッチング処理ステップが、さらに、前
記トレンチ酸化物／シリコンエッチを窒化物エッチとし
て適用する処理を含むことを特徴とする分離構造。
【００１３】（９） 半導体装置（１０）を形成する方
法は、非限界寸法領域に選択酸化（ＬＯＣＯＳ）領域
（９０）を形成するステップと、パンチスルー許容特性
に関して限界寸法となっている狭い分離幅中にトレンチ
分離領域（１０４）を形成するステップとからなる。ト
レンチ分離領域（１０４）を形成するステップは、さら
に、硬質の窒化物／酸化物マスク（８４）を用いて、ト
レンチ分離領域にフィールド酸化物層（９０）を成長さ
せるステップと、トレンチ酸化物／シリコンエッチング
処理により、前記マスクの縁に形成されるポリ材からな
る側壁スペーサ（９４）を形成するステップとからな
る。次に、前記トレンチ分離領域を酸化物（１０４）で
充填し、引き続き、非分離領域にＣＶＤ酸化物を用いて
第２のＬＯＣＯＳ領域（１１４）を形成する。以上の処
理プロセスの結果として、高い拡張性と低い漏洩特性を
もつ分離構造を形成する技術が確立でき、これにより、
ＬＯＣＯＳ分離構造とトレンチ分離構造とを効果的に組
み合わせることができる。
【図面の簡単な説明】
【図１】従来の製造プロセスによる、選択酸化分離領域
の構造の２つの例を示す図である。
【図２】従来のトレンチ分離領域の形成プロセスによ
る、トレンチ分離領域の構造の一例を示す図である。
【図３】本発明による方法で形成されたトレンチ・選択
酸化分離領域の構造の一例を示す図である。
【図４】本発明によるトレンチ・選択酸化分離領域の形
成プロセスにおける連続するステップの内の１つのステ
ップの説明図である。
【図５】本発明によるトレンチ・選択酸化分離領域の形
成プロセスにおける連続するステップの内の１つのステ
ップの説明図である。
【図６】本発明によるトレンチ・選択酸化分離領域の形
成プロセスにおける連続するステップの内の１つのステ
ップの説明図である。
【図７】本発明によるトレンチ・選択酸化分離領域の形
成プロセスにおける連続するステップの内の１つのステ
ップの説明図である。
【図８】本発明によるトレンチ・選択酸化分離領域の形
成プロセスにおける連続するステップの内の１つのステ
ップの説明図である。
【図９】本発明によるトレンチ・選択酸化分離領域の形
成プロセスにおける連続するステップの内の１つのステ
ップの説明図である。
【図１０】本発明によるトレンチ・選択酸化分離領域の
形成プロセスにおける連続するステップの内の１つのス
テップの説明図である。
【図１１】本発明によるトレンチ・選択酸化分離領域の
形成プロセスにおける連続するステップの内の１つのス
テップの説明図である。
【図１２】本発明によるトレンチ・選択酸化分離領域の
形成プロセスにおける連続するステップの内の１つのス
テップの説明図である。
【図１３】本発明によるトレンチ・選択酸化分離領域の
形成プロセスにおける連続するステップの内の１つのス
テップの説明図である。
【図１４】本発明によるトレンチ・選択酸化分離領域の
形成プロセスにおける連続するステップの内の１つのス
テップの説明図である。
【図１５】本発明によるトレンチ・選択酸化分離領域の
形成プロセスにおける連続するステップの内の１つのス
テップの説明図である。
【図１６】本発明によるトレンチ・選択酸化分離領域の
形成プロセスにおける連続するステップの内の１つのス
テップの説明図である。
【図１７】本発明によるトレンチ・選択酸化分離領域の
形成プロセスにおける連続するステップの内の１つのス
テップの説明図である。
【図１８】本発明によるトレンチ・選択酸化分離領域の
形成プロセスにおける連続するステップの内の１つのス
テップの説明図である。
【図１９】本発明によるトレンチ・選択酸化分離領域の
形成プロセスにおける連続するステップの内の１つのス
テップの説明図である。
【図２０】本発明によるトレンチ・選択酸化分離領域の
形成プロセスにおける連続するステップの内の１つのス
テップの説明図である。
【図２１】本発明によるトレンチ・選択酸化分離領域の
形成プロセスにおける連続するステップの内の１つのス
テップの説明図である。
【図２２】本発明によるトレンチ・選択酸化分離領域の
形成プロセスにおける連続するステップの内の１つのス
テップの説明図である。
【図２３】本発明によるトレンチ・選択酸化分離領域の
形成プロセスにおける連続するステップの内の１つのス
テップの説明図である。
【図２４】本発明によるトレンチ・選択酸化分離領域の
形成プロセスにおける連続するステップの内の１つのス
テップの説明図である。
【図２５】本発明によるトレンチ・選択酸化分離領域の
形成プロセスにおける連続するステップの内の１つのス
テップの説明図である。
【図２６】本発明によるトレンチ・選択酸化分離領域の
形成プロセスにおける連続するステップの内の１つのス
テップの説明図である。
【図２７】本発明によるトレンチ・選択酸化分離領域の
形成プロセスにおける連続するステップの内の１つのス
テップの説明図である。
【図２８】本発明によるトレンチ・選択酸化分離領域の
形成プロセスにおける連続するステップの内の１つのス
テップの説明図である。
【図２９】本発明によるトレンチ・選択酸化分離領域の
形成プロセスにおける連続するステップの内の１つのス
テップの説明図である。
【図３０】本発明によるトレンチ・選択酸化分離領域の
形成プロセスにおける連続するステップの内の１つのス
テップの説明図である。
【図３１】本発明によるトレンチ・選択酸化分離領域の
形成プロセスにおける連続するステップの内の１つのス
テップの説明図である。
【図３２】本発明によるトレンチ・選択酸化分離領域の
形成プロセスにおける連続するステップの内の１つのス
テップの説明図である。
【図３３】本発明によるトレンチ・選択酸化分離領域の
形成プロセスにおける連続するステップの内の１つのス
テップの説明図である。
【図３４】本発明によるトレンチ・選択酸化分離領域の
形成プロセスにおける連続するステップの内の１つのス
テップの説明図である。
【図３５】本発明によるトレンチ・選択酸化分離領域の
形成プロセスにおける連続するステップの内の１つのス
テップの説明図である。
【図３６】本発明によるトレンチ・選択酸化分離領域の
形成プロセスにおける連続するステップの内の１つのス
テップの説明図である。
【符号の説明】
１０ 半導体装置 ８４ 窒化物／酸化物マスク ９０ フィールド酸化物層 ９４ 側壁スペーサ １０４ トレンチ分離領域 １１４ 選択酸化領域

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】単一の分離領域に非限界および限界パンチ
    スルー許容寸法領域を有する半導体装置の分離構造を形
    成する方法であって、 単一の分離領域の非限界寸法部分に、局所的選択酸化
    （ＬＯＣＯＳ）構造を形成するステップと、 単一の限界寸法部分に、トレンチ分離構造を形成するス
    テップとからなる方法。
  2. 【請求項２】非限界および限界パンチスルー許容寸法領
    域を有する半導体装置の分離領域のための分離構造であ
    って、 単一の分離領域の非限界寸法部分に形成された、局所的
    な選択酸化（ＬＯＣＯＳ）構造と、 単一の限界寸法部分に形成された、前記分離構造のトレ
    ンチ分離構造とからなることを特徴とする構造。
JP3194498A 1997-01-09 1998-01-06 トレンチと選択酸化を組み合わせるための分離方法 Pending JPH10209269A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US3469497P 1997-01-09 1997-01-09
US034694 1997-01-09

Publications (1)

Publication Number Publication Date
JPH10209269A true JPH10209269A (ja) 1998-08-07

Family

ID=21878016

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3194498A Pending JPH10209269A (ja) 1997-01-09 1998-01-06 トレンチと選択酸化を組み合わせるための分離方法

Country Status (2)

Country Link
EP (1) EP0853338A1 (ja)
JP (1) JPH10209269A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6140156A (en) * 1999-07-13 2000-10-31 United Microelectronics Corp. Fabrication method of isolation structure photodiode
WO2006035387A1 (en) * 2004-09-30 2006-04-06 Koninklijke Philips Electronics, N.V. Deep trench electrically isolated medium voltage cmos devices and method for making the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4942137A (en) * 1989-08-14 1990-07-17 Motorola, Inc. Self-aligned trench with selective trench fill
JP2597022B2 (ja) * 1990-02-23 1997-04-02 シャープ株式会社 素子分離領域の形成方法
JP3208575B2 (ja) * 1991-08-16 2001-09-17 ソニー株式会社 半導体装置の製法
GB2291261B (en) * 1994-07-06 1999-03-24 Hyundai Electronics Ind Method of forming a field oxide film in a semiconductor device
US5679599A (en) * 1995-06-22 1997-10-21 Advanced Micro Devices, Inc. Isolation using self-aligned trench formation and conventional LOCOS

Also Published As

Publication number Publication date
EP0853338A1 (en) 1998-07-15

Similar Documents

Publication Publication Date Title
US5786263A (en) Method for forming a trench isolation structure in an integrated circuit
KR100845103B1 (ko) 반도체소자의 제조방법
US6667224B1 (en) Method to eliminate inverse narrow width effect in small geometry MOS transistors
JPH10209269A (ja) トレンチと選択酸化を組み合わせるための分離方法
KR100278488B1 (ko) 반도체 장치의 제조방법
KR0165453B1 (ko) Y자형 트랜치를 이용한 반도체 소자의 분리 방법
US7112510B2 (en) Methods for forming a device isolating barrier and methods for forming a gate electrode using the same
JPH10242264A (ja) 半導体装置の製造方法
US5817570A (en) Semiconductor structure for an MOS transistor and method for fabricating the semiconductor structure
KR19980048091A (ko) 반도체소자의 소자격리구조 형성방법
KR20030049783A (ko) 반도체 소자의 소자 분리막 형성 방법
JP3523244B1 (ja) 半導体装置の製造方法
KR0161727B1 (ko) 반도체 소자의 소자분리방법
KR100223907B1 (ko) 반도체 소자의 격리층 형성 방법
KR100363076B1 (ko) 트랜치와로코스조합형소자분리방법
KR100485518B1 (ko) 셀로우 트렌치 소자분리막의 제조 방법
KR100190053B1 (ko) 반도체장치의 소자분리방법
KR20000013286A (ko) 반도체 장치의 소자분리막 제조방법
KR100223825B1 (ko) 반도체 소자의 격리영역 형성방법
KR20040002241A (ko) 반도체소자의 소자분리막 형성방법
KR20030001965A (ko) 반도체 소자의 제조 방법
JP3146554B2 (ja) 素子分離方法
KR20000045374A (ko) 반도체소자의 제조방법
KR20000026363A (ko) 트랜치형 소자분리막의 사이드 월 도핑 방법
KR20020002640A (ko) 반도체소자의 소자분리막 형성방법