CN101834140B - 薄膜晶体管及该薄膜晶体管的制造方法 - Google Patents

薄膜晶体管及该薄膜晶体管的制造方法 Download PDF

Info

Publication number
CN101834140B
CN101834140B CN201010139407.4A CN201010139407A CN101834140B CN 101834140 B CN101834140 B CN 101834140B CN 201010139407 A CN201010139407 A CN 201010139407A CN 101834140 B CN101834140 B CN 101834140B
Authority
CN
China
Prior art keywords
thin
silicon nitride
film transistor
layer
semiconductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201010139407.4A
Other languages
English (en)
Other versions
CN101834140A (zh
Inventor
宫入秀和
加藤绘里香
铃木邦彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101834140A publication Critical patent/CN101834140A/zh
Application granted granted Critical
Publication of CN101834140B publication Critical patent/CN101834140B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Crystal (AREA)

Abstract

不容易发生工作初期中的退化的薄膜晶体管和该薄膜晶体管的制造方法。制造一种薄膜晶体管，包括：至少最外表面为氮化硅层的栅极绝缘层；设置在该栅极绝缘层上的半导体层；以及在该半导体层上的缓冲层，其中该半导体层中的与栅极绝缘层的界面附近的氮浓度低于缓冲层及半导体层的其他部分的氮浓度。这种薄膜晶体管在形成半导体层之前将栅极绝缘层暴露于大气气氛，并且进行等离子体处理来制造。

Description

薄膜晶体管及该薄膜晶体管的制造方法
技术领域
本发明的一个方式涉及薄膜晶体管及该薄膜晶体管的制造方法。还涉及显示装置及电子设备。
背景技术
近年来，由具有绝缘表面的基板(例如，玻璃基板)上的半导体薄膜(厚度是几nm至几百nm左右)构成的薄膜晶体管(TFT；Thin Film Transistor。下面称为TFT)受到注目。TFT已被广泛地应用于如IC(集成电路；IntegratedCircuit)及电光装置那样的电子设备。尤其，目前正在加快开发作为以液晶显示装置等为代表的图像显示装置的开关元件的TFT。在液晶显示装置等图像显示装置中，作为开关元件，主要使用利用非晶半导体膜或多晶半导体膜的TFT。
使用非晶半导体膜的TFT的迁移率低。即，其电流驱动能力低。因此，当以使用非晶半导体膜的TFT设置保护电路时，为了充分防止静电破坏，需要设置尺寸大的TFT，存在阻碍窄边框化的问题。此外，还有如下问题：由于设置尺寸大的TFT，电连接到栅电极的扫描线和电连接到源电极或漏电极的信号线之间的寄生电容增大，而导致耗电量的增大。
另一方面，与使用非晶半导体膜的TFT相比，使用多晶半导体膜的TFT的迁移率高两位数以上，可以在同一基板上设置液晶显示装置的像素部和其周边的驱动电路。然而，与使用非晶半导体膜的TFT相比，使用多晶半导体膜的TFT由于半导体膜的晶化及杂质元素的引入(掺杂)等而制造工序变得复杂。因此，存在成品率低且成本高的问题。作为多晶半导体膜的形成方法，例如已知通过使用光学系统将脉冲振荡受激准分子激光束加工为线形并通过使用线形激光束对非晶半导体膜进行扫描及照射以实现晶化的技术。
另外，作为图像显示装置的开关元件，除了使用非晶半导体膜的TFT或使用多晶半导体膜的TFT之外，还已知使用微晶半导体膜的TFT(参照专利文献1)。
专利文献1：日本专利申请特开2009-044134号公报
发明内容
本发明的一个方式的目的在于提供抑制在工作初期发生的退化的TFT。
本发明的一个方式的目的在于提供通过简单的工序制造抑制在工作初期发生的退化的TFT的方法。
本发明的一个方式是一种在氮化硅层上形成半导体层的TFT的制造方法，包括如下步骤：形成氮化硅层；在氮化硅层上形成半导体层之前，将氮化硅层暴露于大气气氛；优选在氮化硅层上形成半导体层之前，将氮化硅层暴露于H2气体等离子体或Ar气体等离子体；在该氮化硅层上使用结晶半导体形成半导体层。注意，在此Ar表示氩，在下面的本说明书中也同样。
本发明的一个方式是一种TFT，包括：至少最外表面为氮化硅层的栅极绝缘层；设置在该栅极绝缘层上的半导体层；以及在该半导体层上的缓冲层，其中该半导体层中的半导体层与栅极绝缘层界面附近的氮浓度低于缓冲层及半导体层的其他部分的氮浓度。注意，在此作为浓度采用通过二次离子质谱分析法(下面称为SIMS法)决定的值，在下面的本说明书中也同样。
注意，在本说明书中，膜是指形成在被形成面的整个面上的。层是指通过构图(patterning)等将膜加工为所希望的形状的。但是，层和膜并不需要严格的区别，尤其有时在层叠有多个膜的层叠膜中不区别层和膜。
可以获得抑制在工作初期发生的退化的TFT。
附图说明
图1是说明TFT的制造方法的一例的图；
图2是说明TFT的制造方法的一例的图；
图3是说明TFT的制造方法的一例的图；
图4是说明半导体层的一例的图；
图5是说明等离子体CVD装置的一例的图；
图6是说明TFT的制造方法的一例的时序图；
图7是说明栅极绝缘层和半导体层的SIMS测量结果的图；
图8是说明TFT的电特性的图；
图9是说明氢的迁移反应的图；
图10是说明TFT的制造方法的一例的图；
图11是说明TFT的制造方法的一例的图；
图12是说明多级灰度掩模的一例的图；
图13是说明显示装置的一例的图；
图14是说明液晶显示装置的一例的图；
图15是说明发光装置的一例的图；
图16是说明电子设备的一例的图；
图17是说明电子设备的一例的图；
图18是用来说明TFT的制造方法的一例的图。
具体实施方式
以下，参照附图对本发明的实施方式进行详细说明。但是，本发明不局限于以下的说明，本技术领域的普通技术人员很容易理解：本发明的方式和细节可以在不脱离本发明的宗旨及其范围的条件下作各种各样的变换。因此，本发明不应该被解释为仅限于以下所示的实施方式的记载内容。此外，当借助附图说明本发明的结构时，在不同附图之间共同使用相同的附图标记来表示相同的部分。另外，也有如下情况：当表示相同的部分时使用相同的阴影线，而不特别附加附图标记。另外，为了方便起见，有时将绝缘层不表示在俯视图中。
实施方式1
在本实施方式中说明本发明的一个方式的TFT及该TFT的制造方法。
注意，本发明的一个方式的TFT具有结晶半导体。具有结晶半导体的n型TFT的载流子迁移率高于具有结晶半导体的p型TFT的载流子迁移率。再者，在将形成在同一基板上的TFT都统一为相同极性的情况下，可以抑制制造工序数目。因此，在此说明n型TFT的制造方法。但是不局限于此。
首先，在基板100上形成栅电极层102(参照图1A)。基板100可以使用钡硼硅酸盐玻璃、铝硼硅酸盐玻璃或铝硅酸盐玻璃等通过熔化法或浮法制造的无碱玻璃基板、陶瓷基板，还可以使用具有本制造工序的处理温度以上的耐热性的塑料基板等。或者，也可以使用在不锈钢合金等金属基板表面上设置绝缘层的基板。换言之，作为基板100，使用具有绝缘表面的基板。在基板100是玻璃母板的情况下，采用第一代(例如，320mm×400mm)至第十代(例如，2950mm×3400mm)等的基板即可。
栅电极层102使用导电材料形成即可。作为导电材料，可以使用如Mo、Ti、Cr、Ta、W、Al、Cu、Nd或Sc等金属材料或以这些为主要成分的合金材料形成。或者，也可以使用添加有赋予一种导电型的杂质元素的结晶硅。注意，栅电极层102可以由单层形成或者层叠多个层来形成。例如优选采用在Al层或Cu层上层叠有Ti层或Mo层的两层层叠结构，或者由Ti层或Mo层夹有Al层或Cu层的三层层叠结构。或者，可以使用氮化Ti层而代替Ti层。
注意，在此Mo表示钼，Ti表示钛，Cr表示铬，Ta表示钽，W表示钨，Al表示铝，Cu表示铜，Nd表示钕，Sc表示钪，下面在本说明书中也同样。
栅电极层102可以通过溅射法或真空蒸镀法在基板100上使用导电材料形成导电层，通过光刻法或喷墨法等形成抗蚀剂掩模，并使用该抗蚀剂掩模蚀刻导电层来形成。或者，也可以通过喷墨法将Ag、Au或Cu等的导电性纳米膏吐出在基板100上，进行焙烧来形成。另外，作为提高栅电极层102和基板100的密接性并防止构成栅电极层102的材料扩散到基底的阻挡金属，可以将上述金属材料的氮化物层设置在基板100和栅电极层102之间。
注意，栅电极层102优选采用锥形状。这是为了便于在后面的工序中，在栅电极层102上形成半导体层及源极布线(信号线)。注意，在该工序中，可以同时形成栅极布线(扫描线)。注意，扫描线是指选择像素的布线。
接着，覆盖栅电极层102地形成栅极绝缘层104(参照图1B)。栅极绝缘层104可以通过利用CVD法或溅射法等由氮化硅形成。或者，可以由氮氧化硅、氧氮化硅或氧化硅形成栅极绝缘层104，但至少栅极绝缘层104的表面由氮化硅形成。将栅极绝缘层104形成为其厚度50nm以上，优选为50nm以上且400nm以下，更优选为150nm以上且300nm以下。但是，不局限于此。注意，在使用频率高(例如1GHz以上)的等离子体CVD装置形成栅极绝缘层104的情况下，作为栅极绝缘层104可以形成致密的氮化硅层，这是优选的。
注意，“氮氧化硅”是指在其组成中氮含量多于氧含量的，优选当使用卢瑟福背散射光谱学法(RBS：Rutherford Backscattering Spectrometry)以及氢前方散射法(HFS：Hydrogen Forward Scattering)测量时，作为组成范围包含：5原子％至30原子％的氧；20原子％至55原子％的氮；25原子％至35原子％的硅；以及10原子％至30原子％的氢。
另一方面，“氧氮化硅”是指在其组成中氧含量多于氮含量的，优选当使用RBS及HFS测量时，作为组成范围包含：50原子％至70原子％的氧；0.5原子％至15原子％的氮；25原子％至35原子％的硅；以及0.1原子％至10原子％的氢。
注意，在将构成氧氮化硅或氮氧化硅的原子的总计设定为100原子％时，氮、氧、硅及氢的含量比率包括在上述范围内。
接着，在栅极绝缘层104上形成第一半导体膜106A。注意，将栅极绝缘层104和第一半导体膜106A暴露于大气气氛，优选对它们进行等离子体处理，而不在同一处理室内连续形成。通过将栅极绝缘层104的表面暴露于大气气氛并进行等离子体处理，可以高效地减少栅极绝缘层104的表面的氮浓度。在此，将栅极绝缘层104暴露于大气气氛的时间大约为2秒以上且10分钟以下，优选为1分钟以上且5分钟以下，并且等离子体处理可以使用Ar气体或H2气体。注意，优选在同一处理室内连续形成第一半导体膜106A、第二半导体膜108A及杂质半导体膜110A。这是因为如下缘故：在形成第一半导体膜106A之后且形成杂质半导体膜110A之前，将第一半导体膜106A或第二半导体膜108A的表面暴露于大气气氛，而第一半导体膜106A或第二半导体膜108A被氧化或氮化，在第一半导体膜106A和第二半导体膜108A之间的界面，或在第二半导体膜108A和杂质半导体膜110A之间的界面形成氧化硅层或氮化硅层，这成为导致导通电流下降的一个原因。
使用多室方式的等离子体CVD装置，即可如上所述地将栅极绝缘层104暴露于大气气氛，之后进行等离子体处理。图18示出多室方式的等离子体CVD装置的结构的示意图的一例。在图18的多室方式的等离子体CVD装置中，公共室190联结有装载/卸载室191、第一处理室192、第二处理室193及第三处理室194。注意，公共室190、装载/卸载室191、第一处理室192、第二处理室193及第三处理室194被排气，保持为真空状态(优选为高真空)。
首先，将基板搬入装载/卸载室191，对装载/卸载室191进行排气。然后，将基板搬入公共室190，然后从公共室190搬入第一处理室192。
在第一处理室192中形成栅极绝缘层104。
将形成有栅极绝缘层104的基板搬入公共室190，然后搬入第二处理室193。第二处理室193是用来将栅极绝缘层104暴露于大气气氛的处理室。搬入了基板的第二处理室193暴露于大气中。在第二处理室193中将栅极绝缘层104暴露于大气中之后，第二处理室193再被排气。
将栅极绝缘层104暴露于大气气氛的基板搬入公共室190，然后搬入第三处理室194。第三处理室194是用来对栅极绝缘层104进行等离子体处理的处理室。在第三处理室中栅极绝缘层104进行了等离子体处理的基板被搬出到公共室190。
注意，多室方式的等离子体CVD装置不局限于上述结构。例如，也可以装载/卸载室191兼作第二处理室193。或者，也可以第一处理室192兼作第三处理室194。就是说，对栅极绝缘层104进行的等离子体处理也可以通过等离子体CVD装置进行。
在本实施方式中，半导体层具有在第一半导体膜106A上设置有第二半导体膜108A的层叠结构，与第二半导体膜108A相比，第一半导体膜106A优选由迁移率更高的半导体层设置。注意，由第一半导体膜106A形成的第一半导体层106用作沟道形成区，由第二半导体膜108A形成的第二半导体层108B用作缓冲层。在第一半导体膜106A中，由结晶半导体构成的晶粒分散地存在于包含非晶结构的半导体层中(参照图4)。
第一半导体膜106A具有第一区域131和第二区域132(参照图4)。第一区域131包含非晶结构，并且具有微小晶粒134。第二区域132具有分散地存在的多个晶粒133、微小晶粒134、填充多个晶粒133和微小晶粒134之间的非晶结构。第一区域131接触于栅极绝缘层104上，其是距与栅极绝缘层104的界面厚度为t1的区域。第二区域132接触于第一区域131上，其是距与第一区域131的界面厚度为t2的区域。就是说，晶粒133的核生成位置(起点)被调整为在第一半导体膜106A的厚度方向上距与栅极绝缘层104的界面t1的位置。晶粒133的核生成位置根据抑制第一半导体膜106A所包含的晶核的生成的杂质元素的浓度来决定。作为抑制晶核生成的杂质元素，可以举出如氮。在此，栅极绝缘层104供给该氮。
晶粒133的形状是倒锥形。在此，倒锥形是由(i)由多个平面构成的面(ii)连接所述面的外周和存在于所述面外部的顶点而成的线的集合构成的立体形状，并且该顶点位于基板100一侧。换言之，“倒锥形”是晶粒133从离栅极绝缘层104和第一半导体膜106A的界面有距离的位置向第一半导体膜106A淀积的方向(优选在不到达源区及漏区的区域中)以大致放射状生长的形状。分散形成的各晶核随着第一半导体膜106A的形成沿晶体方位生长，而晶粒133以晶核为起点在与晶体的生长方向垂直的面的面内方向上扩展并生长。若具有这样的晶粒，则可以比非晶半导体进一步提高导通电流。注意，晶粒133中包含单晶或双晶。
如上所说明，晶粒是分散而存在的。为了使晶粒分散而存在，调整晶体的核生成密度即可。
另外，如上那样，若抑制晶核生成的杂质元素以高浓度(通过SIMS法测得的浓度大致为1×1020/cm3以上)存在，则晶体生长也被抑制。
注意，在此说明的第一半导体膜106A的方式是一例，不局限于此。
第一半导体膜106A的第一区域131包含非晶结构及微小晶粒134。另外，与现有的非晶半导体相比，第一区域131以CPM(Constant PhotocurrentMethod。下面称为CPM)或光致发光谱测量测量得到的Urbach端的能级小，并且缺陷吸收光谱少。由此，与现有的非晶半导体相比，第一半导体膜106A是缺陷少且在价带端中的能级的尾(tail)的倾斜率陡峭的秩序性高的半导体膜。注意，通过低温光致发光谱的第一半导体膜106A的第一区域131的光谱的峰值区域为1.31eV以上且1.39eV以下。注意，通过低温光致发光谱的微晶半导体(如微晶硅)的光谱的峰值区域为0.98eV以上且1.02eV以下。
在此，第二半导体膜108A用作高电阻区域，因此减少TFT的截止电流而提高开关特性。当将开关特性高的TFT用于例如液晶显示装置的开关元件时，可以提高液晶显示装置的对比度。注意，第二半导体膜108A优选包含NH基或NH2基。通过使第二半导体膜108A包含NH基，可以交联悬空键，或者通过使第二半导体膜108A包含NH2基，可以饱和悬空键，因此可以抑制截止电流且提高导通电流。注意，为了使第二半导体膜108A包含NH基或NH2基，在用于形成的气体中包含NH3(氨)气体即可。
第二半导体膜108A优选包含非晶结构及微小晶粒。就是说，可以说是与第一半导体膜106A具有的第一区域131同质。与现有的非晶半导体相比，第二半导体膜108A以CPM或光致发光谱测量测量得到的Urbach端的能级小，并且缺陷吸收光谱少。就是说，与现有的非晶半导体相比，第二半导体膜108A是缺陷少且在价带端(迁移率端)中的能级的尾(tail)的倾斜率陡峭的秩序性高的半导体膜。这种半导体膜可以通过采用与结晶半导体膜的形成同样的条件，并且使原料气体包含氮来形成。
但是，第二半导体膜108A不局限于上述说明，也可以由非晶半导体形成。就是说，第二半导体膜108A由其载流子迁移率低于第一半导体膜106A的半导体材料设置即可。或者，在由非晶半导体形成第二半导体膜108A的情况下，也可以使第二半导体膜108A包含NH基或NH2基。
也可以对用作TFT的沟道形成区的第一半导体膜106A在其形成的同时或形成之后添加赋予p型的杂质元素而调整阈值电压Vth。作为赋予p型的杂质元素，可以举出如硼，并且可以通过以1ppm至1000ppm、优选为1ppm至100ppm的比例将包含B2H6、BF3等杂质元素的气体含于氢化硅来形成。再者，将第一半导体膜106A中的硼的浓度设定为如1×1014/cm3至6×1016/cm3，即可。
注意，第一半导体膜106A以2nm以上且60nm以下，优选的是以10nm以上且30nm以下的厚度形成。通过将第一半导体膜106A的厚度设定为2nm以上且60nm以下，可以使TFT作为完全耗尽型进行工作。注意，第二半导体膜108A优选以10nm以上且500nm以下的厚度形成。这些厚度可以根据SiH4(硅烷)的流量和形成时间进行调整。
注意，第二半导体膜108A优选不包含赋予一种导电型的杂质元素如磷、硼等。或者，在第二半导体膜108A中包含磷、硼等的情况下，优选进行调整以使磷、硼等的浓度为SIMS法中的检测下限以下。例如，在第一半导体膜106A包含硼且第二半导体膜108A包含磷的情况下，在第一半导体膜106A和第二半导体膜108A之间形成PN结。或者，在第二半导体膜108A包含硼且杂质半导体膜110A包含磷的情况下，在第二半导体膜108A和杂质半导体膜110A之间形成PN结。或者，在硼和磷都含于第二半导体膜108A中时，发生复合中心，而成为发生漏电流的原因。因此，通过在杂质半导体膜110A和第一半导体膜106A之间具有不包含硼或磷等杂质元素的第二半导体膜108A，可以防止杂质元素侵入到成为沟道形成区的第一半导体膜106A。
由杂质半导体膜110A形成的源区及漏区110用来使第二半导体层108和源电极层及漏电极层112实现欧姆接触而设置。这种杂质半导体膜110A可以通过使原料气体包含赋予一种导电型的杂质元素来形成。在形成导电型为n型的TFT的情况下，例如作为杂质元素添加磷即可，并且对氢化硅添加PH3等包含赋予n型导电型的杂质元素的气体来形成。在形成导电型为p型的TFT的情况下，例如作为杂质元素添加硼即可，并且对氢化硅添加B2H6等包含赋予p型导电型的杂质元素的气体来形成。注意，成为源区及漏区110的杂质半导体膜110A的晶性没有特别的限定，既可以为结晶半导体，又可以为非晶半导体，但优选由结晶半导体形成。这是因为通过由结晶半导体形成源区及漏区110可使导通电流增高的缘故。因此，在与第一半导体膜106A相同的条件下形成杂质半导体膜110A。注意，杂质半导体膜110A优选以2nm以上且60nm以下的厚度形成。
在此，参照用于形成的等离子体CVD装置的概略图(参照图5)和时序图说明从第一半导体膜106A到成为源区及漏区110的杂质半导体膜110A的形成。
图5所示的等离子体CVD装置161连接于气体供应单元150及排气单元151，并且具备处理室141、载物台142、气体供应部143、簇射极板(showerplate)144、排气口145、上部电极146、下部电极147、交流电源148、以及温度控制部149。
处理室141由具有刚性的原材料形成，并以可以对其内部进行真空排气的方式构成。在处理室141中具备有上部电极146和下部电极147。另外，虽然在图5示出电容耦合型(平行平板型)的结构，但是只要是通过施加两种以上的不同的高频功率可以在处理室141内部产生等离子体的结构，就可以应用电感耦合型等的其他结构。
在使用图5所示的等离子体CVD装置进行处理时，从气体供应部143将预定的气体引入。引入的气体经过簇射极板144引入到处理室141中。通过连接到上部电极146和下部电极147的交流电源148供给高频电力，处理室141内的气体被激发，而产生等离子体。注意，利用连接到真空泵的排气口145对处理室141内的气体进行排气，并且利用温度控制部149，可以加热被处理物并进行等离子体处理。
气体供应单元150由填充反应气体的汽缸152、压力调节阀153、停止阀154、以及质量流量控制器155等构成。在处理室141内，在上部电极146和基板100之间具有簇射极板。该簇射极板加工成板状并设置有多个细孔。从气体供应部143引入的反应气体经过上部电极146内部的中空结构，从簇射极板的细孔引入到处理室141内。
连接到处理室141的排气单元151具有进行真空排气的功能和在引入反应气体时控制处理室141内保持预定压力的功能。排气单元151包括蝶阀156、导气阀(conductance valve)157、涡轮分子泵158、干燥泵159等。在并联配置蝶阀156和导气阀157的情况下，通过关闭蝶阀156并使导气阀157工作，可以控制反应气体的排气速度而将处理室141的压力保持在预定范围内。此外，通过打开传导性高的蝶阀156，可以提高处理室141内的排气速度。
另外，在对处理室141进行超高真空排气直到其压力成为低于10-5Pa的压力的情况下，优选一起使用低温泵160。此外，在进行排气到超高真空的程度的情况下，也可以对处理室141的内壁进行镜面加工，并且设置焙烧用加热器以减少源于内壁的气体释放。
另外，通过如图5所示那样以覆盖处理室141的内壁整体地形成(淀积)膜的方式进行预涂处理，可以防止附着在处理室141内壁的杂质元素或构成处理室141内壁的杂质元素侵入到元件中。
注意，在此产生的等离子体可以使用如RF(13.56MHz、27MHz)等离子体、VHF等离子体(30MHz至300MHz)、微波(2.45GHz)等离子体。另外，当生成等离子体时优选将放电设定为脉冲放电。
此外，等离子体CVD装置也可以连接有准备室。通过在形成膜之前在准备室中加热基板，可以缩短在各处理室中的直到形成膜的加热时间，而可以提高处理量。
注意，作为等离子体CVD装置使用多室等离子体CVD装置的情况下，可以在各处理室中形成一种膜或其组成类似的多种膜。因此，可以在界面不被已形成的膜的残留物及漂浮在大气中的杂质元素污染的状态下形成层叠膜。
注意，利用氟基对等离子体CVD装置的处理室141内部进行清洗。注意，在形成膜之前在处理室141内优选形成保护膜。在上述说明的工序中通过形成成为栅极绝缘层104的膜，可以在处理室内壁形成保护膜(氮化硅膜)。
接着，参照图6所示的时序图对从形成栅极绝缘层104的膜到杂质半导体膜的工序进行说明。
首先，将设置有栅电极层102的基板100在等离子体CVD装置的处理室141内加热，并且将用来形成氮化硅膜的材料气体引入处理室141内(图6的预处理170)。在此，作为一例，引入将SiH4气体的流量设定为40sccm、H2气体的流量设定为500sccm、N2气体的流量设定为550sccm、NH3气体的流量设定为140sccm的材料气体并使它稳定，并且在处理室141内的压力为100Pa、基板温度为280℃的条件下，以RF电源频率为13.56MHz、功率为370W进行等离子体放电，来形成大约300nm的氮化硅膜。然后，只停止SiH4气体的引入，并且在几秒后(在此5秒后)停止等离子体放电(图6的氮化硅膜的形成171)。注意，使用N2气体及NH3气体中的任一方即可，在混合它们使用时适当地调整流量即可。另外，在不需要时未必引入H2气体。然后，将基板从处理室141搬出，并且将氮化硅膜的表面暴露于大气气氛(图6的大气暴露172)。在暴露于大气气氛之后，将基板再搬入处理室141内。
接着，将用来形成氮化硅膜的材料气体从处理室141排气，并且将用于等离子体处理的材料气体引入处理室141内(图6的气体置换173)。然后，对氮化硅膜的表面进行等离子体处理(图6的等离子体处理174)。在此，作为等离子体处理的一例，引入将Ar气体的流量设定为1500sccm、H2气体的流量设定为1500sccm的气体并使它稳定，并且在处理室141内的压力为280Pa、基板温度为280℃的条件下，以RF电源频率为13.56MHz、功率为370W进行等离子体放电。
在此，虽然在将氮化硅膜的表面暴露于大气气氛之后进行处理室141的气体置换，但是不局限于此。在将氮化硅膜的表面暴露于大气气氛之后进行等离子体处理时，可以如在进行处理室141内的气体置换之后从处理室141搬出基板。
接着，对用于等离子体处理的气体进行排气，将用来形成半导体膜的材料气体引入处理室141内(图6的气体置换175)。
接着，在本实施方式中，在氮化硅膜的整个面上形成硅膜。首先，将用来形成硅膜的材料气体引入处理室141内。在此，作为一例，引入将SiH4气体的流量设定为10sccm、H2气体的流量设定为1500sccm、Ar气体的流量设定为1500sccm的材料气体并使它稳定，并且在处理室141内的压力为280Pa、基板温度为280℃的条件下，以RF电源频率为13.56MHz、功率为50W进行等离子体放电，来形成硅膜作为第一半导体膜106A。然后，与上述氮化硅膜等的形成同样，只停止SiH4气体的引入，并且在几秒后(在此5秒后)停止等离子体放电(图6的硅膜的形成176)。然后，排气这些气体，引入用来形成第二半导体膜108A的气体(图6的气体置换177)。注意，不局限于此，在不需要时不必进行气体置换。
在上述例子中，在用来形成硅膜的材料气体中，将对于S iH4气体的流量的H2气体的流量设定为150倍，因此逐渐地淀积硅。在本实施方式的栅极绝缘层104中，至少接触于半导体层的最上层具有氮化硅，因此在栅极绝缘层104的表面存在有大量氮。如上所述，氮抑制硅的晶核生成。因此，在形成膜的初期阶段不容易生成硅的晶核。在形成硅膜的初期阶段所形成的该层成为图4所示的第一区域131。由于成为第一半导体膜106A的半导体膜是在一定条件下形成的，因此在相同成膜条件下形成第一区域131和第二区域132。在形成第一半导体膜106A的同时减少氮浓度，并且在氮浓度成为一定值以下时生成晶核。然后，该晶核生长，而形成晶粒133。
接着，在第一半导体膜106A的整个面上形成第二半导体膜108A。第二半导体膜108A是在后面的工序中加工成第二半导体层108的。首先，将用来形成第二半导体膜108A的材料气体引入处理室141内。在此，作为一例，引入将SiH4气体的流量设定为20sccm、H2气体的流量设定为1475sccm、使用H2气体稀释到1000ppm的NH3气体的流量设定为25sccm的材料气体并使它稳定，并且在处理室141内的压力为280Pa、基板温度为280℃的条件下，以RF电源频率为13.56MHz、功率为50W进行等离子体放电，来由硅形成第二半导体膜108A。然后，与上述氮化硅膜等的形成同样，只停止SiH4气体的引入，并且在几秒后(在此5秒后)停止等离子体放电(图6的缓冲膜的形成178)。通过将NH3气体引入处理室141内，可以抑制晶核的生成，并且可以形成包含结晶的比率小的缓冲膜，因此可以减少截止电流。然后，排气这些气体，引入用来形成包含成为供体的杂质元素的杂质半导体膜110A的气体(图6的气体置换179)。
接着，在第二半导体膜108A的整个面上形成包含成为供体的杂质元素的杂质半导体膜110A。包含成为供体的杂质元素的杂质半导体膜110A是在后面的工序中加工成源区及漏区110的。首先，将用来形成包含成为供体的杂质元素的杂质半导体膜110A的材料气体引入处理室141内。在此，作为一例，引入将SiH4气体的流量设定为100sccm、使用H2气体将其流量稀释到0.5vol％的PH3(磷化氢)气体的混合气体流量设定为170sccm的材料气体并使它稳定，并且在处理室141内的压力为170Pa、基板温度为280℃的条件下，以RF电源频率为13.56MHz、功率为60W进行等离子体放电，来形成包含成为供体的杂质元素的杂质半导体膜110A。然后，与上述氮化硅膜等的形成同样，只停止SiH4气体的引入，并且在几秒后(在此5秒后)停止等离子体放电(图6的杂质半导体膜的形成180)。然后排气这些气体(图6的排气181)。注意在此，在将用来形成包含成为供体的杂质元素的杂质半导体膜的SiH4气体和H2气体的流量比设定为与第一半导体膜106A相同程度的情况下，可以形成包含成为供体的杂质元素的结晶半导体膜，这是优选的。
如此，可以形成从栅极绝缘层104直到杂质半导体膜110A(参照图1C)。
在此，说明对以上述条件形成的第一半导体膜106A使用SIMS法进行测量的结果。
图7中的实线表示对一种样品通过SIMS法进行分析而求得的氮浓度，在该样品中在如上所述那样(即，进行大气暴露及等离子体处理双方)形成的氮化硅膜上形成第一半导体膜106A。
图7中的虚线表示使用一种样品通过SIMS法进行分析而求得的氮浓度，该样品是通过不进行氮化硅膜的“大气气氛中的暴露”及“等离子体处理”的任一方或双方的处理来制造的。
根据图7可知如下：通过如上所述那样形成从氮化硅膜直到第一半导体膜106A(即，对氮化硅膜进行大气暴露及(优选为)等离子体处理双方)，可以将在氮化硅膜和第一半导体膜106A的界面附近的第一半导体膜106A中的氮浓度抑制得低。该界面附近的区域存在于离界面3nm以上且100nm以下的区域即可，优选存在于5nm以上且50nm以下的区域，更优选存在于5nm以上且30nm以下的区域。注意，在该区域中的氮浓度越低越好，优选低于1×1019/cm3，更优选低于1×1018/cm3。
接着，在杂质半导体膜110A上形成抗蚀剂掩模120(参照图2A)。抗蚀剂掩模120可以通过光刻法形成。另外，也可以通过喷墨法等来形成。
接着，使用抗蚀剂掩模120通过蚀刻加工第一半导体膜106A、第二半导体膜108A及杂质半导体膜110A。通过该处理，对第一半导体膜106A、第二半导体膜108A及杂质半导体膜110A的每个元件进行分离，来形成具有第一半导体层106、第二半导体层108B及的杂质半导体层110B的层叠体122(参照图2B)。然后，去除抗蚀剂掩模120。
注意，在该蚀刻处理中优选以具有第一半导体层106、第二半导体层108B及杂质半导体层110B的层叠体122成为锥形状的方式进行蚀刻。将锥形角设定为30°以上且90°以下、优选为40°以上且80°以下。通过使侧面具有锥形状，还可以提高在后面的工序中形成在这些上的层(例如，布线层)的覆盖率。从而，可以防止在具有水平差的部分发生的布线断开等。
接着，在杂质半导体层110B及栅极绝缘层104上形成导电膜112A(参照图2C)。导电膜112A是在后面加工成源电极层及漏电极层112的，并且它只要是导电材料，就没有特别的限定。作为导电材料，可以使用如Mo、Ti、Cr、Ta、W、Al、Cu、Nd或Sc等金属材料或以这些为主要成分的合金材料。或者，也可以使用添加有赋予一种导电型的杂质元素的结晶硅。另外可以由单层或层叠形成。例如优选采用在Al层或Cu层上层叠有Ti层或Mo层的两层层叠结构，或者由Ti层或Mo层夹有Al层或Cu层的三层层叠结构。或者，可以使用氮化Ti层而代替Ti层。
导电膜112A通过溅射法或真空蒸镀法等形成。或者，导电膜112A也可以通过利用丝网印刷法或喷墨法等吐出Ag、Au或Cu等的导电性纳米膏，进行焙烧来形成。
接着，在导电膜112A上形成抗蚀剂掩模124(参照图2C)。抗蚀剂掩模124与抗蚀剂掩模120同样地通过光刻法或喷墨法形成。
接着，通过使用抗蚀剂掩模124对导电膜112A进行蚀刻而加工，来形成源电极层及漏电极层112(参照图3A)。当进行蚀刻时，优选利用湿蚀刻。通过湿蚀刻，从抗蚀剂掩模124露出的部分的导电膜112A(即，不重叠于抗蚀剂掩模124的导电膜112A)被各向同性地蚀刻。除了TFT的源电极及漏电极之外，该源电极层及漏电极层112还构成信号线。
接着，在具有抗蚀剂掩模124的状态下，对杂质半导体层110B及第二半导体层108B进行蚀刻来形成源区及漏区110和背沟道部(参照图3A)。以残留其一部分的方式蚀刻第二半导体层108B，并且形成具有背沟道部的第二半导体层108。
在此，优选蚀刻采用使用包含氧的气体的干蚀刻。通过使用包含氧的气体，可以一边使抗蚀剂掩模缩小一边蚀刻杂质半导体层110B和第二半导体层108B，而可以将源区及漏区110的侧面和第二半导体层108的侧面形成为具有锥形的形状。作为蚀刻气体，优选使用例如CF4气体中包含O2气体的蚀刻气体或氯气体中包含O2气体的蚀刻气体。将源区及漏区110的侧面和第二半导体层108的侧面形成为锥形形状来防止电场集中，而可以减少截止电流。作为一例，在将CF4气体和O2气体的流量比设定为45∶55(sccm)、处理室内的压力设定为2.5Pa、处理室侧壁的温度设定为70℃、使用线圈型电极且RF电源频率为13.56MHz、功率为500W的条件下进行等离子体放电。此时，可以对基板一侧施加RF电源频率为13.56MHz、200W的功率，实际上施加负偏压，产生自偏压，来进行蚀刻。
第二半导体层108通过蚀刻设有凹部(背沟道部)，但是优选具有重叠于凹部的第二半导体层108的至少一部分残留的厚度。即，在背沟道部中，优选第一半导体层106不被露出。重叠于源区及漏区110的部分的第二半导体层108的厚度大约为80nm以上且500nm以下，优选为150nm以上且400nm以下，更优选为200nm以上且300nm以下。如上所述，通过使第二半导体层108充分厚，可以防止杂质元素混入第一半导体层106等。如此，第二半导体层108也用作第一半导体层106的保护层。
接着，去除抗蚀剂掩模124(参照图3A)。
注意，如下成为截止电流增高的一个原因，即：在源区和漏区之间的第二半导体层108上(即，背沟道部)附着或者堆积在蚀刻工序中产生的副生成物、抗蚀剂掩模的渣滓及会成为用于去除抗蚀剂掩模的装置内的污染源的物质、剥离液的成分物质等。因此，以去除这些为目的，可以进行低损伤条件，优选为无偏压的干蚀刻。或者，也可以对背沟道部进行等离子体处理，也可以进行清洗。另外，也可以组合这些工序。
通过上述工序可以制造TFT。
在将如上所述那样制造的TFT的漏电压设定为一定的情况下，使栅电压变为-20V至+20V并测量漏电流的变化10次。图8A和8B示出该结果。
注意，在此漏电压是指以源极的电位为基准时的漏电位和源电位之间的电位差。
图8A示出一种TFT的对于栅电压的漏电流的测量结果，该TFT是通过如下步骤制造的：将栅极绝缘层104的表面不暴露于大气气氛且不对栅极绝缘层104的表面进行等离子体处理，并且将第一半导体膜106A形成为20nm，重叠于第二半导体膜108A的源区及漏区110的部分形成为80nm，杂质半导体膜110A形成为50nm的厚度，然后进行加工。
图8B示出一种TFT的对于栅电压的漏电流的测量结果，该TFT是通过如下步骤制造的：将栅极绝缘层104的表面暴露于大气气氛且对栅极绝缘层104的表面进行等离子体处理，然后将第一半导体膜106A(微晶半导体膜)形成为5nm，第二半导体膜108A形成为155nm，杂质半导体膜110A形成为50nm的厚度，然后进行加工。
当对图8A和图8B进行比较时，在图8A中从第一次测量到第十次测量电压向正极一侧偏移1.41V，与此相对，在图8B中电压偏移0.40V。因此，在图8B中，可知电压偏移小，并且抑制TFT的工作初期的退化(当施加负极的栅电压时发生Vth的向正极一侧偏移)。
在此，对获得了图8A的结果的TFT中的工作初期发生退化的原因进行考察。在此，将获得了图8A的结果的TFT设定为晶体管A，将获得了图8B的结果的TFT设定为晶体管B。
晶体管A和晶体管B的主要区别在于：在形成栅极绝缘层104之后且在形成成为第一半导体层106的第一半导体膜106A之前，将栅极绝缘层104暴露于大气气氛，并且进行等离子体处理。这可以认为因为如下缘故，即：通过暴露于大气气氛且进行等离子体处理，存在于栅极绝缘层104的表面的氮减少，并且含于第一半导体层106中的氮浓度减少。注意，在此优选进行等离子体处理，但是未必进行等离子体处理。
晶体管A有当施加负极的栅电压时，阈值电压偏移得特别大的趋势。当施加负极的栅电压时，在栅极绝缘层附近的第一半导体层中感应空穴。
在此，针对在栅极绝缘层104和第一半导体层106的界面附近存在有NH基的情况下H原子怎样迁移反应，以图9所示的下面四个反应的模型进行计算。图9A示出从Si原子脱离的H原子离开得无限远的反应模型，图9B示出脱离的H原子和别的H原子键合并成为氢分子(H2)脱离的反应模型，图9C示出脱离的H原子和Si原子键合并插入在Si之间的键合的反应模型，图9D示出脱离的H原子和N原子键合并形成NH2基的反应模型。下面表1表示计算结果。
表1
  (A)   (B)   (C)   (D)
  没有载流子   3.71eV   3.50eV   2.44eV   1.88eV
  有空穴   3.10eV   2.10eV   0.65eV   -0.09eV
  有电子   1.66eV   0.67eV   0.61eV   0.51eV
在图9A至9C中示出模型的反应是N原子不涉及H原子的脱离的反应(能够不考虑N原子)，并且在图9D中示出模型的反应是N原子涉及H原子的脱离的反应。因此，在硅层中不存在NH基时，会起图9A至9C中的任一种反应。在硅层中存在NH基时，会起图9D的反应。
根据图9D，当存在空穴时，图9D所示的反应是发热反应，可以说容易起反应。因此，存在N原子时更容易引起H原子的脱离，所以容易产生悬空键，通过施加负极的栅电压来感应空穴，产生电子的陷阱，因该陷阱而使阈值电压偏移到正极一侧。因此，存在N原子时阈值电压容易偏移到正极一侧，在工作初期发生的退化认为起因于N原子的存在。
注意，在此栅电压是指以源极的电位为基准的与栅电极的电位的电位差。
如上所述，通过将氮化硅膜暴露于大气气氛且对该氮化硅膜进行等离子体处理，可以减少与栅极绝缘层的界面附近的半导体层中的氮浓度，并且减少阈值电压的偏移，而可以防止工作初期发生的退化。
注意，可以将上述说明的TFT应用于显示装置的像素TFT(像素晶体管)。下面说明后面的工序。
首先，覆盖如上述所制造的TFT地形成绝缘层114(参照图3B)。绝缘层114可以与栅极绝缘层104同样地形成，但是特别优选使用氮化硅形成。特别地，为了防止悬浮在大气中的有机物、金属、水蒸汽等有可能成为污染源的杂质侵入到TFT中，优选采用致密的氮化硅层。通过以高频率(具体的是13.56MHz以上)的等离子体CVD法形成氮化硅膜，并且形成开口部116，可以形成致密的氮化硅层。
注意，绝缘层114具有到达源电极层及漏电极层112的开口部116，源电极层及漏电极层112的一方通过设置在绝缘层114中的开口部116连接到像素电极层118(参照图3C)。
像素电极层118可以使用包含具有透光性的导电高分子(也称为导电聚合物)的导电组成物形成。使用导电组成物而形成的像素电极层118优选薄层电阻为10000Ω/□以下，且波长为550nm时的透射率为70％以上。注意，包含在导电组成物中的导电高分子的电阻率优选为0.1Ω·cm以下。
注意，作为导电高分子，可以使用所谓的π电子共轭导电高分子。例如，可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物或者上述两种以上的共聚物等。
可以例如使用如下材料形成像素电极层118：包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锡氧化物(以下记载为ITO)、铟锌氧化物或添加有氧化硅的铟锡氧化物等。
像素电极层118与源电极层及漏电极层112等同样，在整个表面上形成膜之后，使用抗蚀掩模等进行蚀刻来进行加工即可。
注意，虽然未图示，但是也可以在绝缘层114和像素电极层118之间具有通过旋涂法等由有机树脂形成的绝缘层。
注意，虽然在上述说明中，表示了以同一工序形成栅电极和扫描线，并且以同一工序形成源电极及漏电极和信号线的情况，但是本发明不局限于此。也可以以不同工序分别形成电极、连接到该电极的布线。
如上所述，可以制造本发明的一个方式的显示装置的阵列基板。
注意，在本实施方式中，说明底栅型TFT，但是不局限于此。在通过将成为栅极绝缘层和半导体层的界面的部分暴露于大气气氛来制造TFT的情况下，TFT的形态不局限于此，例如可以是隔着绝缘层将半导体层以栅电极夹住的双栅型TFT，也可以为顶栅型TFT。
实施方式2
在本实施方式中，说明本发明的一个方式的TFT的制造方法且与实施方式1不同的方法。具体而言，通过使用具有厚度不同的区域的抗蚀剂掩模，使用更少数目的光掩模来制造TFT。
首先，与实施方式1同样，通过覆盖设置在基板200上的栅电极层202形成栅极绝缘层204，在栅极绝缘层204上形成第一半导体膜206A、第二半导体膜208A及杂质半导体膜210A。
再者，在杂质半导体膜210A上形成导电膜212A。
接着，在导电膜212A上形成抗蚀剂掩模(参照图10A)。本实施方式中的抗蚀剂掩模220可以说是由厚度不同的多个区域(在此为两个区域)构成的抗蚀剂掩模。在抗蚀剂掩模220中，将厚的区域称为抗蚀剂掩模220的凸部，而将薄的区域称为抗蚀剂掩模220的凹部。
在抗蚀剂掩模220中，在形成源电极层及漏电极层212的区域中形成凸部，并且在第二半导体层208露出的区域中形成凹部。
可以使用多级灰度掩模形成抗蚀剂掩模220。以下，参照图12，就多级灰度掩模进行说明。
多级灰度掩模是指能够以多阶段的光量进行曝光的掩模，例如有以曝光区域、半曝光区域及未曝光区域的三个阶段的光量进行曝光的掩模。通过使用多级灰度掩模，可以以一次曝光及显影步骤形成具有多种(例如两种)厚度的抗蚀剂掩模。因此，通过使用多级灰度掩模，可以缩减所使用的光掩模的数目。
图12A 1及图12B-1是典型多级灰度掩模的截面图。图12A-1示出灰色调掩模240，并且图12B-1示出半色调掩模245。
图12A-1所示的灰色调掩模240由在具有透光性的基板241上使用遮光材料设置的遮光部242及衍射光栅部243构成。
衍射光栅部243通过以用于曝光的光的分辨率极限以下的间隔设置的狭缝、点或网眼等来调整光透过量。注意，设置在衍射光栅部243的狭缝、点或网眼可以是周期性的或非周期性的。
作为具有透光性的基板241，可以使用石英等。作为构成遮光部242及衍射光栅部243的遮光材料可以举出金属材料，优选使用Cr或氧化Cr等。
在对灰色调掩模240照射用于曝光的光的情况下，如图12A-1及12A-2所示，重叠于遮光部242的区域中的透射率为0％，而不设置有遮光部242及衍射光栅部243的区域中的透射率为100％。此外，衍射光栅部243中的透射率大致为10％至70％的范围，并且根据衍射光栅的狭缝、点或网眼的间隔等可以调整该透射率。
图12B-1所示的半色调掩模245由使用半透光材料形成在具有透光性的基板246上的半透光部247以及使用遮光材料形成的遮光部248构成。
半透光部247可以使用MoSiN、MoSi、MoSiO、MoSiON、CrSi等形成。遮光部248使用与灰色调掩模的遮光部242同样的金属材料形成即可，优选使用Cr或氧化Cr等。
在对半色调掩模245照射用于曝光的光的情况下，如图12B-1及12B-2所示，重叠于遮光部248的区域中的透射率为0％，而不设置有遮光部248及半透光部247的区域中的透射率为100％。此外，半透光部247中的透射率大致为10％至70％的范围，并且根据所使用的材料种类或膜厚度等可以调整该透射率。
通过使用多级灰度掩模进行曝光和显影，可以形成具有厚度不同的区域的抗蚀剂掩模220。但是，不局限于此，还可以不使用多级灰度掩模地形成抗蚀剂掩模220。作为不使用多级灰度掩模地形成抗蚀剂掩模220的方法，可以举出如对凹部照射激光束的方法。
接着，通过使用抗蚀剂掩模220进行构图，形成第一半导体层206、第二半导体层208、杂质半导体层210B及导电层212B(参照图10B)。
接着，使抗蚀剂掩模220缩小，形成抗蚀剂掩模224。然后，使用抗蚀剂掩模224进行蚀刻(参照图10B)。为了使抗蚀剂掩模220缩小，进行利用O2等离子体的灰化等即可。蚀刻条件等与实施方式1相同。
接着，通过使用抗蚀剂掩模224对导电层212B进行蚀刻，来形成源电极层及漏电极层212(参照图10C)。然后，通过对杂质半导体层210B及第二半导体层208B的一部分进行蚀刻，形成源区及漏区210及具有背沟道部的第二半导体层208(参照图11A)。然后去除抗蚀剂掩模224(参照图11B)。
如本实施方式所说明，通过利用多级灰度掩模，可以制造TFT。通过利用多级灰度掩模，可以进一步减少所利用的光掩模数目。
注意，也可以与实施方式1同样覆盖如上述所制造的TFT地形成绝缘层，并且形成连接到源电极层及漏电极层212的像素电极层。
注意，虽然在本实施方式中说明底栅型TFT，但是不局限于此，例如也可以是隔着绝缘层将半导体层以栅电极夹住的双栅型TFT，也可以为顶栅型TFT。
实施方式3
在本实施方式中，参照附图对显示面板或发光面板的一个方式进行说明。
在本实施方式的显示装置或发光装置中，连接到像素部的信号线驱动电路及扫描线驱动电路既可以设置在不同的基板(例如，半导体基板或者SOI基板等)上且连接，又可以在与像素电路同一基板上形成。
另外，对于另行形成的情况下的连接方法没有特别的限制，可以使用已知的COG法、引线键合法或TAB法等。此外，只要可以实现电连接，就对于连接位置没有特别的限制。另外，也可以另行形成控制器、CPU及存储器等并将其连接到像素电路。
图13示出显示装置的框图。图13所示的显示装置包括：具有多个具备显示元件的像素的像素部300、选择各像素的扫描线驱动电路302、控制对被选择的像素的视频信号的输入的信号线驱动电路303。
注意，显示装置不局限于图13所示的方式。换言之，信号线驱动电路不局限于只具有移位寄存器和模拟开关的方式。除了移位寄存器和模拟开关以外，还可以具有缓冲器、电平转移器、源极跟随器等其他电路。注意，不需要必须设置移位寄存器及模拟开关，例如既可以具有如译码电路那样的能够选择信号线的其他电路而代替移位寄存器，又可以具有锁存器等而代替模拟开关。
图13所示的信号线驱动电路303包括移位寄存器304和模拟开关305。对移位寄存器304输入时钟信号(CLK)和起始脉冲信号(SP)。当输入时钟信号(CLK)和起始脉冲信号(SP)时，在移位寄存器304中产生时序信号，而其输入到模拟开关305。
对模拟开关305提供视频信号(video signal)。模拟开关305根据被输入的时序信号对视频信号进行取样，然后提供给后级的信号线。
图13所示的扫描线驱动电路302包括移位寄存器306以及缓冲器307。此外，也可以包括电平转移器。在扫描线驱动电路302中，在对移位寄存器306输入时钟信号(CLK)及起始脉冲信号(SP)时，产生选择信号。产生了的选择信号在缓冲器307中被缓冲放大，并被提供给对应的扫描线。在一线中的所有像素TFT的栅极均连接到一个扫描线。并且，由于当工作时需要使一线的像素TFT同时导通，因此缓冲器307采用能够使大电流流过的结构。
当在全彩色的显示装置中，对对应于R(红)、G(绿)、B(蓝)的视频信号按顺序进行取样而提供给对应的信号线时，用来连接移位寄存器304和模拟开关305的端子数相当于用来连接模拟开关305和像素部300的信号线的端子数的1/3左右。因此，通过将模拟开关305设置在与像素部300同一基板上，与将模拟开关305设置在与像素部300不同的基板上的情况相比，可以抑制用来连接另行形成的基板的端子数，从而可以抑制连接缺陷的产生几率，以提高成品率。
此外，虽然图13的扫描线驱动电路302包括移位寄存器306和缓冲器307，但是不局限于此。也可以只利用移位寄存器306构成扫描线驱动电路302，而不设置缓冲器307。
另外，图13所示的结构只表示显示装置的一个方式，而信号线驱动电路和扫描线驱动电路的结构不局限于此。
接着，参照图14和图15说明相当于显示装置的一个方式的液晶显示面板及发光面板的俯视图和截面图。图14示出如下面板的俯视图：利用密封材料315将设置在第一基板311上的具有结晶半导体层的TFT320及液晶元件323密封在第一基板311和第二基板316之间。图14B相当于沿着图14A的线K-L的截面图。图15示出发光装置的情况。注意，在图15中，只对与图14不同的部分附上附图标记。
围绕设置在第一基板311上的像素部312和扫描线驱动电路314地设置有密封材料315。在像素部312及扫描线驱动电路314上设置有第二基板316。使用第一基板311、密封材料315以及第二基板316与液晶层318或填充材料331一起密封像素部312及扫描线驱动电路314。在第一基板311上的由密封材料315围绕的区域的外侧区域中安装有信号线驱动电路313。此外，利用具有结晶半导体的TFT在另行准备的基板上设置信号线驱动电路313。另外，虽然在本实施方式中说明将使用具有结晶半导体的TFT而形成的信号线驱动电路313贴合到第一基板311的情况，但是优选采用使用单晶半导体构成的TFT形成信号线驱动电路，并且将其贴合。图14例示包括在信号线驱动电路313中的由结晶半导体形成的TFT319。
设置在第一基板311上的像素部312包括多个TFT，并且图14B例示包括在像素部312中的TFT320。此外，扫描线驱动电路313也包括多个TFT，并且图14B例示包括在扫描线驱动电路314中的TFT319。在本实施方式的发光装置中，TFT320既可以是驱动用TFT或是电流控制用TFT，又可以是擦除用TFT。TFT320相当于实施方式1所说明的TFT。
此外，液晶元件323所具有的像素电极322通过布线328电连接到TFT320。而且，液晶元件323的对置电极327设置在第二基板316上。像素电极322、对置电极327以及液晶层318重叠的部分相当于液晶元件323。
此外，发光元件330所具有的像素电极通过布线电连接到TFT320的源电极或漏电极。而且，在本实施方式中，发光元件330的共同电极和具有透光性的像素电极电连接。另外，发光元件330的结构不局限于本实施方式所示的结构。可以根据从发光元件330取出的光的方向、TFT320的极性等，适当地决定发光元件330的结构。
另外，作为第一基板311以及第二基板316的材料，可以使用玻璃、金属(例如是不锈钢)、陶瓷或者塑料等。作为塑料，可以使用FRP(纤维增强塑料)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸树脂薄膜等。此外，也可以采用具有使用PVF薄膜、聚酯薄膜夹住铝箔的结构的薄片。
隔离物321是珠状隔离物，并且隔离物321是为了保持像素电极322和对置电极327之间的距离(单元间隙)而设置的。注意，也可以使用通过选择性地对绝缘层进行蚀刻而得到的隔离物(支柱间隔物)。
注意，提供到另行形成的信号线驱动电路313、扫描线驱动电路314以及像素部312的各种信号(电位)从FPC317(柔性印刷电路)通过迂回布线324以及迂回布线325供给。
在本实施方式中，连接端子326由与液晶元件323所具有的像素电极322相同的导电层形成。迂回布线324以及迂回布线325由与布线328相同的导电层形成。
连接端子326通过各向异性导电层329电连接到FPC317所具有的端子。
注意，虽然未图示，但是本实施方式所示的液晶显示装置具有取向膜以及偏振片，还可以具有滤色片、遮光层等。
在本实施方式中，连接端子326由与发光元件330所具有的像素电极相同的导电层设置。另外，迂回布线325由与布线328相同的导电层设置。但是，不局限于此。
另外，作为在从发光元件330的光的取出方向上的基板的第二基板，使用透光基板。在此情况下，利用由玻璃板、塑料板、聚酯薄膜或丙烯酸树脂薄膜等具有透光性的材料形成的基板。在从发光元件330的光的取出方向是第一基板的方向的情况下，作为第一基板使用透光基板。
注意，作为填充材料331，可以使用N2气体、Ar气体等惰性气体、紫外线固化树脂或热固化树脂等，可以使用PVC(聚氯乙烯)、丙烯酸树脂、聚酰亚胺、环氧树脂、硅酮树脂、PVB(聚乙烯醇缩丁醛)或者EVA(乙烯-醋酸乙烯酯)等。在此，例如使用N2气体，即可。
注意，也可以在发光元件的发射面上适当地设置偏振片、圆偏振片(包括椭圆偏振片)、相位差板(λ/4板、λ/2板)或者滤色片等的光学薄膜。或者，也可以在偏振片或圆偏振片上设置防反射层。
实施方式4
可以将实施方式1至实施方式3所示的发明应用于各种电子设备(包括游戏机)。作为电子设备，例如可以举出电视装置(也称为电视或电视接收机)；用于计算机等的监视器；电子纸；数码相机、数码摄像机；数码相框；便携电话(也称为移动电话、移动电话装置)；便携式游戏机；便携式信息终端；声音再现装置；弹珠机等的大型游戏机等。
可以将在实施方式1至实施方式3所示的发明应用于例如电子纸。电子纸可以用于显示信息的所有领域的电子设备。例如，能够将电子纸应用于电子书籍(电子书)、海报、电车等交通工具的车厢广告、信用卡等各种卡片中的显示等。图16A示出电子设备的一例。
图16A示出电子书籍的一例。例如，图16A所示的电子书籍由框体400及框体401构成。框体400及框体401由铰链404形成为一体，而可以进行开闭工作。通过采用这种结构，可以如纸的书籍那样使用。
框体400组装有显示部402，而框体401组装有显示部403。显示部402及显示部403的结构既可以是显示连续的画面的结构，又可以是显示不同的画面的结构。通过采用显示不同的画面的结构，例如在右边的显示部(图16A中的显示部402)能够显示文章，而在左边的显示部(图16A中的显示部403)能够显示图像。可以将实施方式3所示的显示装置应用于显示部402及显示部403。
此外，在图16A中示出框体400具备操作部等的例子。例如，在框体400中，具备电源输入端子405、操作键406、扬声器407等。操作键406例如可以具备翻页的功能。此外，也可以采用在与框体的显示部相同的面上具备键盘及定位装置等的结构。另外，也可以采用在框体的背面或侧面具备外部连接用端子(耳机端子、USB端子及可以与USB电缆等各种电缆连接的端子等)、记录介质插入部等的结构。再者，图16A所示的电子书籍也可以具有电子词典的功能。
此外，图16A所示的电子书籍也能够具备以无线方式收发信息的结构。还可以采用如下结构：以无线的方式从电子书籍服务器购买所希望的书籍数据等，然后下载。
图16B示出数码相框的一例。例如，在图16B所示的数码相框中，框体411组装有显示部412。显示部412可以显示各种图像，例如通过显示使用数码相机等拍摄的图像数据，能够发挥与一般的相框同样的功能。作为显示部412，可以使用实施方式3所说明的显示装置。
此外，图16B所示的数码相框优选采用具备操作部、外部连接用端子(USB端子、可以连接到诸如USB电缆等电缆的端子等)、记录介质插入部等的结构。这些结构也可以组装到与显示部相同的面上，但是当将它们设置在侧面或背面上时，设计性提高，所以是优选的。例如，能够对数码相框的记录介质插入部插入储存有由数码相机拍摄的图像数据的存储器并提取图像数据，然后将所提取的图像数据显示于显示部412。
注意，图16B所示的数码相框也可以采用能够以无线方式收发信息的结构。还能采用以无线方式提取所希望的图像数据并进行显示的结构。
图16C示出电视装置的一例。在图16C所示的电视装置中，框体421组装有显示部422。通过利用显示部422，可以显示影像。此外，在此示出利用支架423支撑框体421的结构。作为显示部422，能够应用实施方式3所说明的显示装置。
能够通过利用框体421所具备的操作开关或分体形成的遥控操作机进行图16C所示的电视装置的操作。通过利用遥控操作机所具备的操作键，能够进行对频道及音量的操作，并能够对在显示部422上显示的影像进行操作。注意，也可以采用在遥控操作机中设置显示从该遥控操作机输出的信息的显示部的结构。
此外，图16C所示的电视装置采用具备接收机及调制解调器等的结构。能够通过利用接收机接收一般的电视广播，再者，通过调制解调器连接到有线或无线方式的通信网络，也可以进行单向(从发送者到接收者)或双向(发送者和接收者之间或接收者彼此之间等)的信息通信。
图16D示出便携电话的一例。图16D所示的便携电话除了安装在框体431中的显示部432之外还具备操作按钮433、操作按钮437、外部连接端口434、扬声器435及麦克风436等。作为显示部432，能够应用实施方式3所说明的显示装置。
图16D所示的便携电话的显示部432既可以是触摸面板(touchpanel)，也可以是能够用手指等触摸显示部432来操作显示部432的显示内容的结构。在此情况下，能够用手指等触摸显示部432来打电话或制作电子邮件等。
显示部432的画面主要有三种模式。第一模式是以图像的显示为主的显示模式，第二模式是以文字等信息的输入为主的输入模式。第三模式是混合有显示模式和输入模式这两种模式的显示与输入模式。
例如，在打电话或制作电子邮件的情况下，将显示部432设定为以文字输入为主的文字输入模式，并进行在画面上显示的文字的输入操作，即可。在此情况下，优选的是，在显示部432的画面的大多部分中显示键盘或号码按钮。
注意，通过在图16D所示的便携电话的内部设置具有陀螺仪和加速度传感器等检测倾斜度的传感器的检测装置，判断便携电话的方向(纵向或横向)，能够对显示部432的显示信息进行自动切换。
通过触摸显示部432或利用框体431的操作按钮437进行的操作，切换画面模式，即可。此外，还能根据显示在显示部432上的图像种类切换画面模式。例如，当显示在显示部上的图像信号为动态图像的数据时，将画面模式切换成显示模式，而当显示在显示部上的图像信号为文本数据时，将画面模式切换成输入模式，即可。
注意，当在输入模式中通过检测出显示部432的光传感器所检测的信号得知在一定期间没有显示部432的触摸操作输入时，也可以以将画面模式从输入模式切换成显示模式的方式进行控制。
还能够将显示部432用作图像传感器。例如，通过用手掌或手指触摸显示部432，并利用图像传感器拍摄掌纹、指纹等，能够进行个人识别。注意，通过在显示部中使用发射近红外光的背光灯或发射近红外光的感测光源，还能拍摄手指静脉、手掌静脉等。
图17是便携电话的一例，图17A是前视图，图17B是后视图，图17C是滑动两个框体时的前视图。便携电话由两个框体，即框体451以及框体452构成。便携电话具有便携电话和便携式信息终端双方的功能，内置有计算机，并且除了进行声音通话之外还可以处理各种各样的数据，即是所谓的智能电话(Smart phone)。
框体451具备显示部453、扬声器454、麦克风455、操作键456、定位装置457、表面相机用透镜458、外部连接端子插口459、以及耳机端子460等，并且框体452由键盘461、外部存储器插槽462、背面相机463、灯464等构成。注意，天线被内置在框体451中。
此外，便携电话还可以在上述结构的基础上内置非接触型IC芯片、小型记录装置等。
相重合的框体451和框体452(示出于图17A)可以滑动，若滑动则如图17C那样展开。可以将应用实施方式1及实施方式3所说明的显示装置的制造方法的显示面板或显示装置安装到显示部453中。由于在与显示部453相同的面上具备表面相机用透镜458，因此可以进行视频通话。此外，通过将显示部453用作取景器，可以使用背面相机463以及灯464进行静态图像以及动态图像的拍摄。
通过利用扬声器454和麦克风455，可以将便携电话用作声音记录装置(录音装置)或声音再现装置。此外，可以利用操作键456进行电话的拨打和接收、电子邮件等的简单的信息输入操作、显示于显示部的画面的滚动操作、选择显示于显示部的信息等的指针移动操作等。
此外，当处理的信息较多时如制作文件、用作便携式信息终端等，使用键盘461是较方便的。再者，通过使相重叠的框体451和框体452(图17A)滑动，可以如图17C那样展开。当用作便携式信息终端时，使用键盘461及定位装置457可以顺利进行光标操作。外部连接端子插口459可以与AC适配器以及USB电缆等各种电缆连接，并可以进行充电以及与个人计算机等的数据通信。此外，通过对外部存储器插槽462插入记录介质，可以进行更大量的数据存储以及转移。
框体452的背面(图17B)具备背面相机463及灯464，并且可以将显示部453用作取景器而进行静态图像以及动态图像的拍摄。
注意，除了上述功能结构之外，还可以具备红外线通信功能、USB端口、数字电视(one-seg)接收功能、非接触IC芯片或耳机插口等。
如上所说明，可以将实施方式1至实施方式3所示的发明应用于各种电子设备。
本申请基于2009年3月10日在日本专利局提交的日本专利申请序列号2009-055878，在此引用其全部内容作为参考。

Claims (16)

1.一种薄膜晶体管的制造方法，包括如下步骤：
形成氮化硅层作为栅极绝缘层；
将所述氮化硅层暴露于大气气氛；
对所述氮化硅层进行等离子体处理以减少所述氮化硅层表面上的氮浓度；以及
在所述氮化硅层上形成包含晶粒的半导体层作为沟道形成区且所述半导体层与所述氮化硅层接触，
其中，在形成所述半导体层后，所述半导体层中的氮浓度最低的部分位于距所述栅极绝缘层与所述半导体层之间界面5nm以上且30nm以下的区域中。
2.根据权利要求1所述的薄膜晶体管的制造方法，其特征在于，所述等离子体处理利用氩气体等离子体进行。
3.根据权利要求1所述的薄膜晶体管的制造方法，其特征在于，所述薄膜晶体管组装到选自电子书籍、数码相框、电视装置及便携电话中的一种。
4.根据权利要求1所述的薄膜晶体管的制造方法，其特征在于，将所述氮化硅层暴露于大气气氛2秒以上且10分钟以下。
5.根据权利要求1所述的薄膜晶体管的制造方法，其特征在于，所述氮化硅层通过CVD法形成。
6.根据权利要求1所述的薄膜晶体管的制造方法，其特征在于，所述氮化硅层通过溅射法形成。
7.根据权利要求1所述的薄膜晶体管的制造方法，其特征在于，所述氮化硅层通过等离子体CVD法形成。
8.根据权利要求1所述的薄膜晶体管的制造方法，其特征在于，所述氮化硅层通过利用1GHz以上的频率的等离子体CVD法形成。
9.一种薄膜晶体管，包括：
至少最外表面为氮化硅层的栅极绝缘层；
设置在所述栅极绝缘层上的半导体层；以及
所述半导体层上的缓冲层，
其中，所述半导体层中的氮浓度最低的部分位于距所述栅极绝缘层与所述半导体层之间界面5nm以上且30nm以下的区域中。
10.根据权利要求9所述的薄膜晶体管，其特征在于，所述半导体层中的所述最低氮浓度低于1×1019/cm3。
11.根据权利要求9所述的薄膜晶体管，其特征在于，所述薄膜晶体管组装到选自电子书籍、数码相框、电视装置及便携电话中的一种。
12.根据权利要求9所述的薄膜晶体管，其特征在于，所述缓冲层包括其他半导体层。
13.根据权利要求12所述的薄膜晶体管，其特征在于，所述其他半导体层包括NH基。
14.根据权利要求12所述的薄膜晶体管，其特征在于，所述其他半导体层包括NH2基。
15.根据权利要求12所述的薄膜晶体管，其特征在于，还包括设置在所述其他半导体层上的源区。
16.根据权利要求12所述的薄膜晶体管，其特征在于，还包括设置在所述其他半导体层上的漏区。
CN201010139407.4A 2009-03-10 2010-03-09 薄膜晶体管及该薄膜晶体管的制造方法 Expired - Fee Related CN101834140B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009055878 2009-03-10
JP2009-055878 2009-03-10

Publications (2)

Publication Number Publication Date
CN101834140A CN101834140A (zh) 2010-09-15
CN101834140B true CN101834140B (zh) 2015-09-16

Family

ID=42718169

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010139407.4A Expired - Fee Related CN101834140B (zh) 2009-03-10 2010-03-09 薄膜晶体管及该薄膜晶体管的制造方法

Country Status (4)

Country Link
US (1) US9018109B2 (zh)
JP (2) JP2010239128A (zh)
CN (1) CN101834140B (zh)
TW (1) TWI525706B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104007586A (zh) * 2014-04-30 2014-08-27 深圳市亿思达显示科技有限公司 液晶透镜电子光栅和裸眼立体显示设备
US9893202B2 (en) 2015-08-19 2018-02-13 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
CN113434351B (zh) * 2021-07-02 2022-07-12 义乌清越光电科技有限公司 电子纸的自动检测系统
CN114154445A (zh) * 2021-11-19 2022-03-08 华南理工大学 一种获取超高频运行开关管输出端等效寄生电容的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5311040A (en) * 1990-03-27 1994-05-10 Kabushiki Kaisha Toshiba Thin film transistor with nitrogen concentration gradient
CN1677613A (zh) * 2004-04-01 2005-10-05 精工爱普生株式会社 半导体器件的制造方法、半导体器件、电光装置用基板、电光装置和电子设备
CN101290881A (zh) * 2007-04-16 2008-10-22 海力士半导体有限公司 非易失性存储器及其制造方法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56122123A (en) * 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
US5091334A (en) * 1980-03-03 1992-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JPS62221163A (ja) * 1986-03-24 1987-09-29 Toppan Printing Co Ltd 薄膜トランジスタの作成方法
JPH0253941A (ja) 1988-08-17 1990-02-22 Tsudakoma Corp 織機の運転装置
JP2839529B2 (ja) * 1989-02-17 1998-12-16 株式会社東芝 薄膜トランジスタ
US5221631A (en) * 1989-02-17 1993-06-22 International Business Machines Corporation Method of fabricating a thin film transistor having a silicon carbide buffer layer
US5272361A (en) * 1989-06-30 1993-12-21 Semiconductor Energy Laboratory Co., Ltd. Field effect semiconductor device with immunity to hot carrier effects
EP0449539B1 (en) 1990-03-27 1996-07-03 Kabushiki Kaisha Toshiba Ohmic contact for thin film transistor
JP2791422B2 (ja) 1990-12-25 1998-08-27 株式会社 半導体エネルギー研究所 電気光学装置およびその作製方法
US5514879A (en) * 1990-11-20 1996-05-07 Semiconductor Energy Laboratory Co., Ltd. Gate insulated field effect transistors and method of manufacturing the same
US5849601A (en) * 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
KR950013784B1 (ko) * 1990-11-20 1995-11-16 가부시키가이샤 한도오따이 에네루기 겐큐쇼 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터
JP3255942B2 (ja) * 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
EP0535979A3 (en) 1991-10-02 1993-07-21 Sharp Kabushiki Kaisha A thin film transistor and a method for producing the same
JPH06326312A (ja) 1993-05-14 1994-11-25 Toshiba Corp アクティブマトリクス型表示装置
JP3157985B2 (ja) * 1993-06-10 2001-04-23 三菱電機株式会社 薄膜トランジスタおよびその製造方法
US5932302A (en) * 1993-07-20 1999-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating with ultrasonic vibration a carbon coating
JPH07131030A (ja) * 1993-11-05 1995-05-19 Sony Corp 表示用薄膜半導体装置及びその製造方法
TW303526B (zh) * 1994-12-27 1997-04-21 Matsushita Electric Ind Co Ltd
JP2661594B2 (ja) * 1995-05-25 1997-10-08 日本電気株式会社 薄膜トランジスタおよびその製造方法
JPH1020298A (ja) * 1996-07-03 1998-01-23 Sharp Corp 液晶表示装置
US5920772A (en) * 1997-06-27 1999-07-06 Industrial Technology Research Institute Method of fabricating a hybrid polysilicon/amorphous silicon TFT
JPH11111991A (ja) 1997-09-30 1999-04-23 Sanyo Electric Co Ltd 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP2000277439A (ja) 1999-03-25 2000-10-06 Kanegafuchi Chem Ind Co Ltd 結晶質シリコン系薄膜のプラズマｃｖｄ方法およびシリコン系薄膜光電変換装置の製造方法
JP2002151693A (ja) * 2000-11-08 2002-05-24 Matsushita Electric Ind Co Ltd ボトムゲート薄膜トランジスタとその製造方法およびエッチング装置と窒化装置
US7452257B2 (en) 2002-12-27 2008-11-18 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a display device
EP1445802A1 (en) 2003-02-06 2004-08-11 Centre National De La Recherche Scientifique (Cnrs) Transistor for active matrix display, a display unit comprising the said transistor and a method for producing said transistor
JP2005050905A (ja) 2003-07-30 2005-02-24 Sharp Corp シリコン薄膜太陽電池の製造方法
US7273773B2 (en) * 2004-01-26 2007-09-25 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing thereof, and television device
JP4470023B2 (ja) * 2004-08-20 2010-06-02 レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード シリコン窒化物膜の製造方法
US7375039B2 (en) * 2005-05-24 2008-05-20 International Business Machines Corporation Local plasma processing
US8138104B2 (en) * 2005-05-26 2012-03-20 Applied Materials, Inc. Method to increase silicon nitride tensile stress using nitrogen plasma in-situ treatment and ex-situ UV cure
US7867915B2 (en) * 2005-06-16 2011-01-11 The United States Of America As Represented By The Secretary Of The Navy Method for activating nitride surfaces for amine-reactive chemistry
US7411298B2 (en) * 2005-08-17 2008-08-12 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Source/drain electrodes, thin-film transistor substrates, manufacture methods thereof, and display devices
US7683370B2 (en) * 2005-08-17 2010-03-23 Kobe Steel, Ltd. Source/drain electrodes, transistor substrates and manufacture methods, thereof, and display devices
JP5324837B2 (ja) * 2007-06-22 2013-10-23 株式会社半導体エネルギー研究所 表示装置の作製方法
US9176353B2 (en) * 2007-06-29 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US7998800B2 (en) * 2007-07-06 2011-08-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5311040A (en) * 1990-03-27 1994-05-10 Kabushiki Kaisha Toshiba Thin film transistor with nitrogen concentration gradient
CN1677613A (zh) * 2004-04-01 2005-10-05 精工爱普生株式会社 半导体器件的制造方法、半导体器件、电光装置用基板、电光装置和电子设备
CN101290881A (zh) * 2007-04-16 2008-10-22 海力士半导体有限公司 非易失性存储器及其制造方法

Also Published As

Publication number Publication date
JP2015043456A (ja) 2015-03-05
US20100230677A1 (en) 2010-09-16
JP2010239128A (ja) 2010-10-21
TWI525706B (zh) 2016-03-11
JP5878603B2 (ja) 2016-03-08
TW201101396A (en) 2011-01-01
CN101834140A (zh) 2010-09-15
US9018109B2 (en) 2015-04-28

Similar Documents

Publication Publication Date Title
CN101752427B (zh) 薄膜晶体管及显示装置
CN101847662B (zh) 薄膜晶体管
CN101937932B (zh) 薄膜晶体管及其制造方法
CN102246310B (zh) 薄膜晶体管及显示装置
CN101859798B (zh) 半导体装置以及其制造方法
CN101527260B (zh) 结晶半导体膜的形成方法、晶体管及显示装置的制造方法
CN101540342B (zh) 薄膜晶体管及显示装置
CN101521233B (zh) 薄膜晶体管及显示装置
CN102859705B (zh) 半导体装置及半导体装置的制造方法
CN102859704B (zh) 半导体装置的制造方法
CN101667599B (zh) 薄膜晶体管
CN102834921B (zh) 半导体装置的制造方法
CN101419980B (zh) 微晶半导体膜,薄膜晶体管和包括薄膜晶体管的显示设备
CN101521231A (zh) 薄膜晶体管及显示器件
CN101834140B (zh) 薄膜晶体管及该薄膜晶体管的制造方法
JP5711463B2 (ja) 薄膜トランジスタ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150916

CF01 Termination of patent right due to non-payment of annual fee