CN1677613A - 半导体器件的制造方法、半导体器件、电光装置用基板、电光装置和电子设备 - Google Patents

半导体器件的制造方法、半导体器件、电光装置用基板、电光装置和电子设备 Download PDF

Info

Publication number
CN1677613A
CN1677613A CNA200510055479XA CN200510055479A CN1677613A CN 1677613 A CN1677613 A CN 1677613A CN A200510055479X A CNA200510055479X A CN A200510055479XA CN 200510055479 A CN200510055479 A CN 200510055479A CN 1677613 A CN1677613 A CN 1677613A
Authority
CN
China
Prior art keywords
concentration
semiconductor device
electrode
mentioned
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200510055479XA
Other languages
English (en)
Other versions
CN100521072C (zh
Inventor
石田幸政
野泽陵一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1677613A publication Critical patent/CN1677613A/zh
Application granted granted Critical
Publication of CN100521072C publication Critical patent/CN100521072C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02307—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L2029/7863—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with an LDD consisting of more than one lightly doped zone or having a non-homogeneous dopant distribution, e.g. graded LDD

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明提供可自我整合地形成LDD构造，可控制掺杂区的长度，同时，可抑制过饱和地氢原子的注入所伴有的特性不稳定化的半导体器件的制造方法、半导体器件、电光装置用基板、电光装置和电子设备。其解决方案的特征在于包括：在半导体层(11)的上方形成电极(13)的工序；在该电极(13)的上边形成含氮的绝缘膜(12、14)的绝缘膜形成工序；在含有水蒸气、氧或氢的气氛中施行热处理，在上述绝缘膜(12、14)中形成氮浓度分布的热处理工序。

Description

半导体器件的制造方法、半导体器件、电光装置 用基板、电光装置和电子设备
技术领域
本发明涉及半导体器件的制造方法、半导体器件、电光装置用基板、电光装置和电子设备。
背景技术
历来，以薄膜晶体管为首的半导体器件，在有源矩阵型电光装置(例如液晶显示器、有机电致发光显示器、等离子体显示器等)中，被应用于像素的切换元件或驱动器电路，或者贴紧型图像传感器以及SRAM(静态随机存取存储器)等中。
在具备这样的半导体器件的电光装置中，为了应对显示器的应答速度的高速化或要在基板上形成的电路的系统化，载流子的迁移率比非晶硅更高的多晶硅是理想的。
在这样的多晶硅薄膜中，在晶粒与晶粒的边界区域上存在着缺陷能级以高密度进行分布的晶粒边界。截止反向漏流归因于该缺陷能级的存在和施加到漏极区边缘上的电场之间的协同效果而增加。作为其对策，为了缓和漏极区边缘的电场，形成LDD(轻掺杂漏极)构造或补偿(offset)构造是有效的。为了形成这样的LDD构造，利用各向异性刻蚀等的技术，在栅极电极端部上形成侧壁，以该侧壁为掩模，形成杂质浓度不同的掺杂区。此外，在近些年来，为了形成LDD构造，人们提出了使用光致抗蚀剂制作掺杂时的掩模，形成低浓度、高浓度掺杂区的手法(参看专利文献1)。
另一方面，在现有的半导体器件的制造方法中，作为改善其特性的方法，人们提出了氢等离子体等的氢化处理的方案。该方法，通过向多晶硅薄膜内注入氢原子，减少缺陷，可制造具有更稳定特性的半导体器件。
[专利文献1]特开2003-257990号公报
发明内容
在上述专利文献中，借助于以栅极电极为掩模形成低浓度掺杂区的工序和以宽度比栅极电极更宽的光致抗蚀剂为掩模形成高浓度掺杂区的工序形成补偿构造。但是，在借助光掩模的位置对准形成补偿构造时，存在着因依赖于掩模的位置对准精度，源极区和漏极区中低浓度掺杂区的长度变成为非对称的问题。就是说，存在着难于正确地控制低浓度掺杂区的长度的问题。
此外，在上述的氢化处理中，由于过饱和地向多晶硅薄膜或栅极绝缘膜内注入了氢原子，故就如图11的漏极电流-栅极偏压特性图所示的那样，存在着与负电压的栅极偏压相对应地产生大的电流的漂移的问题。因此，就存在着不能制造具有稳定的特性的半导体器件的问题。
本发明就是鉴于上述课题创意的，其目的在于提供可以自我整合地形成LDD构造，可以正确地控制掺杂区的长度，同时可以抑制过饱和的氢原子的注入所伴生的电流特性不稳定化的半导体器件的制造方法、半导体器件、电光装置用基板、电光装置和电子设备。
为实现上述目的，本发明采用了如下的构成。
本发明的半导体器件的制造方法，其特征在于包括：在半导体层的上方形成电极的电极形成工序；在该半导体层的上方形成含氮绝缘膜的绝缘膜形成工序；在含水蒸气、氧或氢的气氛中施行热处理，在上述绝缘膜中形成氮浓度分布的热处理工序。
通过这样地施行热处理工序，可以除去除绝缘膜中的电极附近之外的部分的氮。此外，由于在绝缘膜中的电极附近未充分地施行热处理，故氮将以高浓度残留下来。因此，就可以在绝缘膜中的电极附近和从该电极离开距离的部分之间形成氮浓度不同的区域。就是说，在绝缘膜中的电极附近可以提高氮浓度，在与电极离开距离的部分处则可以降低氮浓度。由于如上所述本发明可以连续地形成氮浓度的高低，故可以使绝缘膜内具有氮浓度梯度。
此外，这样的氮浓度的高低，可以借助于热处理工序的时间或温度适宜进行控制，此外，还可以采用调节电极侧部的倾斜角的办法，控制成所希望的浓度分布。再有，本发明还可以自我整合地形成上述氮浓度分布。
此外，上述半导体器件的制造方法，其特征在于：在上述热处理工序后，包括向上述半导体层内注入氢原子的氢化处理工序。
通过这样施行氢化处理工序，氢原子就要从绝缘膜的表面进入到绝缘膜内。在绝缘膜中，由于已形成了上述的氮浓度分布，故氢原子就将与该氮浓度分布相对应地通过绝缘膜被注入到半导体层内。在这里，由于在氮浓度高的部分中，氢原子难于透过，在氮浓度低的部分中具有氢原子易于透过的性质，故可以以与氮浓度分布对应的浓度分布向半导体层内注入氢原子。
因此，如上所述，由于在绝缘膜中的电极附近氮浓度高，在与电极离开距离的部分处氮浓度变低，故可以以低浓度向电极正下方的半导体层的沟道区附近注入氢原子，以高浓度向与该沟道区离开距离的部分的半导体层内注入氢原子。此外，由于可如上所述地连续地形成氢浓度的高低，故可以使半导体层内具有氢浓度梯度。此外，由于半导体层的缺陷密度分布与氢浓度分布相对应地形成，故可以提高沟道区附近的缺陷密度，减小与该沟道区离开距离的部分的半导体层的缺陷密度。
如上所述，在本发明中，可以自我整合地使之具有梯度地形成氢浓度分布和缺陷密度分布。
此外，如上所述，通过向半导体层内注入氢原子，可以在位于电极正下方的半导体层的沟道区，和与该沟道区相邻的源极区或漏极区之间自我整合地形成高电阻区，其结果是可以降低因在漏极区边缘处的电场集中而产生的截止反向漏流。本发明，由于可以自我整合地形成高电阻(缺陷)区，故可以使得难于产生半导体器件的特性的波动。此外，还可以防止由热电子的发生而形成的阈值变动。
此外，由于在半导体层的上方，具有由上述的工序形成的高氮浓度区域，故半导体层中的(已使悬空键进行了终端)氢原子就难于从半导体层上离脱出来，可得到封锁效应。其结果是可以实现具有更为稳定的可靠性的半导体器件。此外，在已在上述电极与半导体层间形成了栅极绝缘膜的情况下，由于在氢化处理时可以防止向栅极绝缘膜中过饱和地氢注入，故特别是在P型半导体器件中在使栅极电极进行负偏压动作时，就可以抑制起因于向栅极绝缘膜内进行的空穴注入效应的阈值向增强一侧的漂移。因此，可以提高CMOS电路的动作可靠性。
此外，在上述半导体器件的制造方法中，其特征在于：上述氢化处理工序，是氢等离子体处理或氢扩散处理。
在这里，所谓氢等离子体处理，就是在已向真空室内供给了氢气的状态下采用供给高频电力的办法使氢气激励分解，向半导体层内注入该氢原子的方法。倘采用该方法，则可以借助于氢等离子体的作用向半导体层内注入氢。此外，所谓氢扩散处理，就是在已在绝缘膜上形成了含有氢原子的材料的状态下采用进行热处理的办法，向半导体层内扩散注入该材料中的氢的方法。倘采用该方法，则可以借助于氢扩散的作用向半导体层内注入氢。
此外，上述半导体器件的制造方法，其特征在于：在上述电极形成工序后，包括向上述半导体层内注入杂质的杂质注入工序。
在该杂质注入工序中，有将电极用做掩模的情况，将光致抗蚀剂用做掩模的情况，在电极的侧部上形成侧壁部分并利用该侧壁部分的情况等。通过对半导体层施行这样的杂质注入工序，就可以在半导体层中形成杂质区和沟道区。此外，在该半导体层中，通过施行上述的工序，可以与绝缘膜中的氮浓度分布相对应地形成氢浓度分布和缺陷密度分布。因此，可以在具有杂质区和沟道区的半导体层中形成缺陷密度分布。
如上所述，倘采用本发明，由于可以制造具有缺陷密度分布，此外还具有沟道区和杂质区的半导体器件，故可以进一步促进先前所述的发明的效果。就是说，可以进一步促进由在漏极区边缘处的电场集中所产生的截止反向漏流的降低。此外，还可以抑制半导体器件的特性的波动。此外，还可以抑制因热电子的发生所产生的阈值变动。其结果是可以实现具有更为稳定的可靠性的半导体器件，可以进一步提高CMOS电路的动作可靠性。
此外，在上述半导体器件的制造方法中，其特征在于：上述杂质注入工序，向上述半导体层注入第1浓度杂质和第2浓度杂质，形成与该半导体层的沟道区相邻的第1浓度杂质区，和与该第1浓度杂质区相邻的第2浓度杂质区。在这里，第1浓度意味着浓度比第2浓度相对地低。
通过这样向半导体层内注入第1浓度杂质和第2浓度杂质，就可以形成与沟道区相邻的第1浓度杂质区和与该第1浓度杂质区相邻的第2浓度杂质区。此外，采用对于具有该各个区域的半导体层施行上述工序的办法，就可以与绝缘膜中的氮浓度分布相对应地形成氢浓度分布，就可以与该氢浓度分布相对应地形成缺陷密度分布。因此，就可以对具有第1浓度杂质区、第2浓度杂质区和沟道区的半导体层的各个区域提供缺陷密度的不同。就是说，在本发明中，可以在半导体层内形成高缺陷密度的沟道区、高缺陷密度的第1浓度杂质区、低缺陷密度的第1浓度杂质区、低缺陷密度的第2浓度杂质区。
此外，由于可以制造具有这样的沟道区、第1浓度杂质区和第2浓度杂质区的半导体器件，故可以进一步促进先前所述的发明的效果。就是说，可以进一步促进由在漏极区边缘处的电场集中所产生的截止反向漏流的降低。此外，还可以抑制半导体器件的特性的波动。此外，还可以抑制因热电子的发生所产生的阈值变动。其结果是可以实现具有更为稳定的可靠性的半导体器件，可以进一步提高CMOS电路的动作可靠性。
此外，上述半导体器件的制造方法，其特征在于：在上述热处理工序后，包括刻蚀上述绝缘膜，形成与上述电极相邻的侧壁部分的侧壁部分形成工序，和以该侧壁部分为掩模向上述半导体层内注入杂质的杂质注入工序。在这里，由于在绝缘膜中已如上所述地形成了氮浓度分布，故绝缘膜的膜质特别是刻蚀选择性就与该氮浓度分布相对应地连续地不同。详细地说来，在用同一条件对绝缘膜进行刻蚀的情况下，氮浓度高的部分的刻蚀速度慢，而氮浓度低的部分的刻蚀速度快。就是说，在电极的附近，刻蚀量小，而在与电极离开距离的部分处刻蚀量大。因此，通过这样施行刻蚀工序，就可以在电极的附近剩下绝缘膜，而除去在与电极离开距离的部分的绝缘膜。借助于此，就可以形成与电极相邻的具有倾斜的侧壁部分。此外，由于以这样形成的侧壁部分为掩模向半导体层内注入杂质，故可以在半导体层内与该侧壁部分的形状相对应地自我整合地形成杂质区。
此外，通过这样自我整合地形成杂质区，可以降低因在漏极边缘处的电场集中而产生的截止反向漏流。因此，由于本发明可以自我整合地形成高电阻(缺陷)区，故半导体器件的特性的波动就难于产生。
此外，在上述半导体器件的制造方法中，其特征在于：上述杂质注入工序，与上述侧壁部分的形状相对应地向半导体层注入第1浓度杂质和第2浓度杂质。在这里，由于侧壁部分，在电极附近使杂质难于透过，距电极的距离越远就越易于使杂质透过，故在电极正下方的沟道区附近就可以低浓度地注入杂质，而随着从该沟道区离去而得以高浓度地注入杂质。因此，就可以与侧壁部分的形状相对应地形成该杂质的浓度不同的第1杂质浓度区和第2杂质浓度区。因此，在本发明中，就可以自我整合地形成这样的第1浓度杂质区和第2浓度杂质区。
此外，通过这样自我整合地形成第1浓度杂质区和第2浓度杂质区，可以降低因在漏极区边缘处的电场集中而产生的截止反向漏流。因此，本发明由于可以自我整合地形成高电阻(缺陷)区，故半导体器件的特性波动就难于产生。
此外，在上述半导体器件的制造方法中，其特征在于：上述电极是栅极电极或源极·漏极中的任何一者。在这里，在电极是栅极电极的情况下，则可以在制造中间存在着栅极绝缘膜地将栅极电极配置在半导体层上的顶部栅极构造的半导体器件。此外，在电极是源极·漏极电极的情况下，则可以制造在半导体层的下方具备栅极电极，中间存在着层间绝缘膜地将源极·漏极电极配置在半导体层上的底部栅极电极构造的半导体器件。
此外，本发明的半导体器件，其特征在于：在半导体层的上方，具备电极和含氮的绝缘膜，该绝缘膜中的氮浓度在上述电极的两侧部分对称地分布。此外，上述半导体器件，优选的是绝缘膜中的氮浓度在上述电极附近高，在从电极离开距离的部分处低，两者连续地分布。
这样的半导体器件，是采用先前所述的半导体器件的制造方法制造的半导体器件。因此，通过如上所述对含氮的绝缘膜施行热处理，使氮残留在未充分地施行热处理的电极附近。此外，由于氮自我整合地残留下来，故可以在电极的两侧形成对称的浓度分布。此外，该半导体器件，在电极附近可以将氮浓度形成得高，在与电极离开距离的部分处可以将氮浓度形成得低。再有，还可以使该分布连续地进行。
此外，本发明的电光装置用基板，是在基板上具备半导体器件的电光装置用基板，其特征在于：具备先前所述的半导体器件。这样的话，则可以降低因在半导体器件的漏极区边缘处的电场集中而产生的截止反向漏流。此外，还可以抑制半导体器件的特性的波动，可以进一步抑制因热电子的发生而产生的阈值变动。此外，还可以实现具有更为稳定的可靠性的半导体器件用基板，可以提高CMOS电路的动作可靠性。
此外，本发明的电光装置，其特征在于：具备先前所述的电光装置用基板。这样一来，就可以实现具有稳定的可靠性的电光装置用基板，可以提高CMOS电路的动作可靠性。
此外，本发明的电子设备，其特征在于：具备先前所述的电光装置。作为这样的电子设备，例如可以举出移动电话机、移动体信息终端、钟表、文字处理机、个人计算机等的信息处理装置等。此外，还可以举出具有大型的显示画面的电视或大型监视器等。通过在这样的电子设备的显示部分采用本发明的电光装置，可以提供具备动作可靠性高的显示部分的电子设备。
附图说明
图1是用来说明本发明的实施形态1中所示的半导体器件的制造方法的说明图。
图2是用来说明本发明的实施形态1中所示的半导体器件的图。
图3是用来说明本发明的实施形态2中所示的半导体器件的制造方法的图。
图4是用来说明本发明的实施形态2中所示的半导体器件的图。
图5是用来说明本发明的实施形态3中所示的半导体器件的制造方法的图。
图6是用来说明本发明的实施形态3中所示的半导体器件的图。
图7是作为本发明的电光装置示出的有机EL装置的等效电路图。
图8是作为本发明的电光装置示出的有机EL装置的平面图。
图9是作为本发明的电光装置示出的有机EL装置的主要部分的剖面放大图。
图10是示出本发明的电子设备的图。
图11是用来说明现有技术的图。
符号说明
11...多晶硅膜(半导体层)、11C...沟道区、11S...源极区(杂质区)、11D...漏极区(杂质区)、11SL...低浓度源极区(第1浓度杂质区)、11DL...低浓度漏极区(第1浓度杂质区)、11SH...高浓度源极区(第2浓度杂质区)、11DH...高浓度漏极区(第2浓度杂质区)、12...栅极绝缘膜(绝缘膜)、13...栅极电极(电极)、14...层间绝缘膜(绝缘膜)、20...侧壁(侧壁部分)、50...有机EL器件(电光装置)、53...TFT基板(电光装置用基板)、500...移动电话本体(电子设备)、600...便携型信息处理装置(电子设备)、700...手表型电子设备(电子设备)
具体实施方式
其次，参看图1～图10，对本发明的半导体器件的制造方法、半导体器件、电光装置用基板、电光装置和电子设备进行说明。
本实施形态，示出了本发明的一个形态，并不是对本发明进行限定，在本发明的技术思想的范围内可任意地进行变更。另外，在以下所示的各图中，为了将各层或各个构件画成为可在图面上识别的那种程度的大小，对各层和各个构件中的每一者都进行了不同的缩尺。
(半导体器件的制造方法的实施形态1)
参看图1和图2，对半导体器件的制造方法的实施形态1进行说明。
在图1中，图1(a)～(h)中的每一者都是用来说明半导体器件的制造方法的工序图，是半导体器件的剖面放大图。在图2中，图2(a)是示出了栅极电极13附近的半导体器件的剖面放大图，图2(b)是示出了与图2(a)对应的氮浓度分布的图，图2(c)是用来说明与图2(a)对应的多晶硅膜的氢浓度分布和缺陷密度分布的图。
首先，如图1(a)所示，在玻璃基板10上形成基底保护膜，在该基底保护膜上形成多晶硅膜(半导体层)11。
在形成该半导体层11之前，借助于超声波清洗等使玻璃基板10净化，在玻璃基板10的温度成为150～450℃的条件下，在玻璃基板10的整个面上，成膜由硅氧化膜等的绝缘膜构成的基底保护膜。具体地说，用等离子体CVD法成膜小于10微米(例如500nm左右)的厚度。作为在该工序中使用的原料气体，使用单硅烷和一氧化二氮的混合气体，或TEOS(四乙氧基硅烷，Si(OC2H5)4)与氧，单硅烷与氨，二硅烷与氨等是合适的。该基底保护膜起着缓冲层或势垒层的作用。
此外，在玻璃基板10的温度成为150～450℃的条件下，在形成了基底保护膜的玻璃基板10的整个面上，借助于等离子体CVD法等成膜例如30～100nm的厚度的非晶硅膜。作为在该工序中使用的原料气体，二硅烷或单硅烷是合适的。
其次，对该非晶硅膜11照射准分子激光L(在XeCl准分子激光的情况下波长为308nm，在KrF准分子激光的情况下波长为249nm)以进行激光退火，产生多晶硅膜11。
其次，用光刻法使多晶硅膜11构图为要形成的有源层的形状，就是说，采用在将光致抗蚀剂涂敷到多晶硅膜11上之后，进行光致抗蚀剂的曝光、显影、多晶硅膜11的刻蚀、光致抗蚀剂的除去的办法，进行多晶硅膜11的构图。另外，也可以在将非晶硅膜构图之后再进行激光退火形成多晶硅膜。形成半导体层的材料，也可以是非晶硅、借助于热处理结晶化的多晶硅。
其次，如图1(b)所示，在多晶硅膜11上形成栅极绝缘膜(绝缘膜)12(绝缘膜形成工序)。
为了形成该栅极绝缘膜12，要350℃或其以下的温度条件下，在包括多晶硅膜11的玻璃基板10的整个面上，成膜由硅氧化膜和/或硅氮化膜等构成的栅极绝缘膜12。在这里所得到的膜，以氧化硅为主要成分，氮浓度在5×1021atom/cm3或其以上。优选做成氮浓度为1×1020atom/cm3～1×1021atom/cm3为好，此外，栅极绝缘膜12的厚度，优选的是做成为5nm～200nm左右。作为在该工序中使用的原料气体，使用单硅烷与一氧化二氮，二硅烷与氨的混合气体。通过调整这样的混合气体的混合比，可以提高栅极绝缘膜12中的氮浓度。在栅极绝缘膜12中，由于并不是非要提高氮浓度不可，故也可以用TEOS(四乙氧基硅烷，Si(OC2H5)4)与氧的混合气体形成该栅极绝缘膜12。
其次，如图1(c)所示，形成栅极电极(电极)13(电极形成工序)。为要形成该栅极电极13，就要借助于溅射法等在包括栅极绝缘膜12的玻璃基板10的整个面上，使铝、钽、钼等的金属或以这些金属中的任何一者为主要成分的合金等的导电性材料成膜后，借助于光刻法进行构图，形成300～800nm厚度的栅极电极13。就是说，采用在将光致抗蚀剂涂敷到已使导电性材料成膜的玻璃基板10上之后，进行光致抗蚀剂的曝光、显影、导电性材料的刻蚀、光致抗蚀剂的除去的办法，对导电性材料进行构图，形成栅极电极13。
其次，向多晶硅膜11进行离子注入(杂质注入工序)。
为进行该离子注入，就要先形成比栅极电极13宽度更宽的抗蚀剂掩模，然后用约0.1×1015～约10×1015/cm2的剂量注入高浓度的杂质离子(磷离子)，形成源极区(杂质区)11S和漏极区(杂质区)11D。然后，位于栅极电极13的正下方的部分被形成为沟道区11C。
其次，如图1(d)所示，形成层间绝缘膜(绝缘膜)14(绝缘膜形成工序)。
为了形成该层间绝缘膜14，用CVD法等，在栅极电极13的表面上成膜由氮氧化硅膜构成的层间绝缘膜14。具体地说，规定为通过作为原料气体使用单硅烷与一氧化二氮、二硅烷与氨的混合气体，适宜设定各个气体的流量比的办法，得到规定的氮浓度的氮氧化硅膜。所得到的膜，以氧化硅为主要成分，氮浓度在5×1021atom/m3或其以上。优选做成为1×1020atom/cm3～1×1021atom/cm3为好，此外，层间绝缘膜14的厚度，优选的是做成为400nm～1200nm左右。
其次，如图1(e)所示，在栅极绝缘膜12和层间绝缘膜14中形成氮浓度分布。
为在该栅极绝缘膜12和层间绝缘膜14中形成氮浓度分布，可采用退火处理(热处理工序)。该情况下的退火处理，在含有水蒸气、氧或氢的气氛中进行。具体地说，要采用将已形成了半导体层12的基板10配置在退火装置的反应室内，向已设定为规定压力的反应室内供给高温的水蒸气、氧或氢的办法，施行退火处理。
在这里，参看图2(a)、图2(b)，对退火处理后的栅极绝缘膜12和层间绝缘膜14中的氮浓度分布进行说明。当如上所述进行退火处理时，在从栅极电极13离开距离的部分的第1区域15a中，氮氧化膜进行氧化，形成氮浓度低的栅极绝缘膜12、层间绝缘膜14，变成为低氮浓度区。该低氮浓度区中的氮浓度，就变成为5×1021atom/m3或其以下。借助于此，就可以借助于后边的氢化处理工序高效率地注入氢。另一方面，在栅极电极13的附近、变成为退火处理的所涉及不到的部分的第2区域15b处，即便是施行退火处理，氮浓度几乎也不会变化，故将变成为高氮浓度区。该区域由于氢离子难于透过，故就将变成为后边的氢处理工序中的掩模。此外，该退火处理，起着降低含于栅极绝缘膜12、层间绝缘膜14和半导体层11中的缺陷(悬空键)的作用。因此，借助于该退火处理，就可以形成由第1区(低氮浓度区)15a、第2区(高氮浓度区)15b构成的具有氮浓度分布的栅极绝缘膜12和层间绝缘膜14。此外，如图2(b)所示，在栅极绝缘膜12和层间绝缘膜14中，随着从第2区15b朝向第1区15a前进氮浓度分布的高低连续地分布。此外，氮浓度分布在栅极电极13的两侧对称地形成。
另外，如果例如用温度300℃左右的CVD法形成栅极绝缘膜12和层间绝缘膜14，同样在300℃左右的条件下进行退火处理，就可以在同一反应室内施行该绝缘膜的成膜工序和退火工序，就可以采用例如切换流入气体的办法施行简便的连续处理。
此外，如图2(b)所示，氮浓度分布，可借助于退火工序的时间或温度决定为所希望的分布。此外，采用调节栅极电极13的侧部的倾斜角的办法，就可以按所希望地决定该分布。
其次，如图1(f)所示，形成源极电极16S和漏极电极16D。
在该工序中，形成规定的图形的抗蚀剂掩模，中间存在着抗蚀剂掩模地进行层间绝缘膜14的干法刻蚀，在与层间绝缘膜14的源极区和漏极区对应的部分上分别形成接触孔。然后，在层间绝缘膜14的整个面上，用溅射法等使以铝、钛、氮化钛、钽、钼或这些金属中的任何一者为主要成分的合金等的导电性材料成膜后，用光刻法进行构图，形成例如400～800nm的厚度的源极电极16S和漏极电极16D。就是说，在将光致抗蚀剂涂敷到已使导电性材料成膜后的玻璃基板10上后，采用进行光致抗蚀剂的曝光、显影、导电性材料的干法刻蚀、光致抗蚀剂的除去的办法，对导电性材料进行构图，形成源极电极16S和漏极电极16D。
其次，如图1(g)所示，进行氢化处理工序。
在该工序中，对具有氮浓度分布的栅极绝缘膜12和层间绝缘膜14进行氢等离子体处理，向多晶硅膜11内注入氢原子。
所谓氢等离子体处理，就是在已向真空室内供给了氢气的状态下通过供给高频电力使氢气激励分解，向多晶硅层11内注入该氢原子的方法。倘采用该方法，则可以借助于氢等离子体的作用向多晶硅膜11内注入氢。
另外，氢化处理工序，并不限于等离子体处理，也可以施行氢扩散处理。这是一种在已在层间绝缘膜14上形成了含有氢原子的材料的状态下采用进行热处理的办法，使该材料中的氢向多晶硅膜11内扩散以进行注入的方法。这样一来，就可以借助氢扩散作用向多晶硅膜11内注入氢。
在这里，参看图2(a)、(c)，对氢化处理后的多晶硅膜11中的氢浓度分布和缺陷密度分布进行说明。
如上所述，当中间存在着具有氮浓度分布的栅极绝缘膜12和层间绝缘膜14注入氢原子时，在第2区15b中的高氮浓度区中，氢的透过率低，难于向多晶硅膜11内注入氢离子。归因于此，在与第2区15b对应的多晶硅膜11中，就不进行悬空键的终端，缺陷密度增高，就可以形成高电阻区(缺陷区域)17b。另一方面。在第1区15a中的低氮浓度区中，氢透过率高，氢离子就易于向多晶硅膜11内注入。归因于此，在与第1区15a对应的多晶硅膜11中，就可以进行悬空键的终端，缺陷密度降低，就可以形成低电阻区17a。因此，如图2(c)所示，在多晶硅膜11内就会产生氢浓度分布和与该氢浓度分布对应的缺陷密度分布。
此外，在可以进行在多晶硅膜11中的悬空键的终端的同时，在源极电极16S和漏极电极16D中，还可以对在干蚀刻时产生的多晶硅膜11、多晶硅膜11和栅极绝缘膜12之间的界面、或栅极绝缘膜12的损伤进行修复。此外，栅极绝缘膜12和层间绝缘膜14之内的氮浓度分布，由于是借助于栅极电极13的形状自我整合地形成的，故对于源极区11S和漏极区11D可自我整合地形成高电阻区17b和低电阻区17a。
其次，如图1(h)所示，形成钝化膜18。借助于此，结束半导体器件的制造工序。
在该工序中，要将由氮化硅膜构成的钝化膜18形成为使之将源极电极16S和漏极电极16D被覆起来。这样的钝化膜18，起着使氢化后的多晶硅膜11的氢留下来的作用。因此，作为钝化膜18，优选的是气体透过率低的氮化硅膜。
另外，在本实施形态中，虽然是在形成了层间绝缘膜14后，施行退火处理以形成氮浓度分布的，但是，该进行退火处理的工序，并不限定于在刚刚形成了层间绝缘膜14之后。例如，也可以在形成了源极电极16S和漏极电极16D后施行退火处理以形成氮浓度分布。
如上所述，在本实施形态中，由于要对含氮层间绝缘膜14和栅极绝缘膜12施行退火工序，故可以在层间绝缘膜14和栅极绝缘膜12中形成氮浓度分布。就是说，可以在栅极电极13的附近将氮浓度形成得高，在与栅极电极13离开距离的部分处将氮浓度形成得低。此外，由于可以使这样的浓度的高低连续地形成氮浓度，故可以使得在绝缘膜内具有氮浓度梯度。此外，还可以自我整合地形成该氮浓度分布。
此外，通过进行氢化处理工序，可以与层间绝缘膜14和栅极绝缘膜12中的氮浓度分布相对应地向多晶硅膜11内注入氢原子。可以以低浓度在沟道区11C附近注入氢原子，以高浓度向与该沟道区11C离开距离的源极区11S、漏极区11D内注入氢原子。而且，由于可以连续地形成这样的氢浓度的高低，故可以使多晶硅膜11内具有氢浓度的梯度。此外，还可以与氢浓度分布相对应地形成多晶硅膜11的缺陷密度分布，再有，还可以自我整合地形成这些氢浓度分布和缺陷密度分布。
此外，通过如上所述地向多晶硅膜11内注入氢原子，可以在沟道区11C和源极区11S或漏极区11D之间，自我整合地形成高电阻区17b，可以降低因在漏极区边缘处的电场集中所产生的截止反向漏流。此外，由于可以自我整合地形成高电阻区17b，故可以得到难于产生半导体器件的特性波动的效果。此外，还可以防止因热电子的产生而引起的阈值变动。此外，由于在多晶硅膜11的上方，具有高氮浓度区，故多晶硅膜11的(已使悬空键进行了终端的)氢原子就难于从多晶硅膜11离脱出来，可得到封锁效应，可以实现具有更为稳定的可靠性的半导体器件。
此外，由于在氢化处理时可以防止向栅极绝缘膜中过饱和地氢注入，故特别是在P型半导体器件中在使栅极电极进行负偏压动作时，就可以抑制起因于向栅极绝缘膜12内进行的空穴注入效应的阈值向增强一侧的漂移。因此，可以提高CMOS电路的动作可靠性。
此外，由于在多晶硅膜11内，已借助于杂质注入工序形成了源极区11S和漏极区11D，故在该源极·漏极区11S、11D和沟道区11C之间，可以形成氢浓度梯度，可以形成与该氢浓度梯度对应的缺陷密度分布。因此，越是离沟道区11C近就越可以将缺陷密度形成得高，越是远离沟道区11C，就越可以将缺陷密度形成得低。此外，即便是在多晶硅膜11内的源极·漏极区11S、11D中，也可以形成使氢浓度的高低连续的浓度梯度，和与该浓度梯度对应的缺陷密度分布的梯度。
(半导体器件的制造方法的实施形态2)
参看图3和图4对半导体器件的制造方法的实施形态2进行说明。
在图3中，图3(a)～(i)中的每一者都是用来说明半导体器件的制造方法的工序图，是半导体器件的剖面放大图。在图4中，图4(a)是示出了栅极电极13附近的半导体器件的剖面放大图，图4(b)是示出了与图4(a)对应的氮浓度分布的图，图4(c)是用来说明与图4(a)对应的多晶硅膜的氢浓度分布、缺陷密度分布以及杂质浓度分布的说明图。另外，在本实施形态中，对于与先前所述的实施形态1不同的部分进行说明，对于同一构成赋予同一标号而省略说明。
首先，如图3(a)所示，在玻璃基板10上形成基底保护膜，在该基底保护膜上形成多晶硅膜(半导体层)11。
其次，如图3(b)所示，在多晶硅膜11上形成栅极绝缘膜12。为了形成该栅极绝缘膜12，在350℃或其以下的温度条件下，在包括多晶硅膜11的玻璃基板10的整个面上，成膜由硅氧化膜和/或硅氮化膜等构成的栅极绝缘膜12。在这里所得到的膜，以氧化硅为主要成分，氮浓度在5×1021atom/cm3或其以上。优选使氮浓度成为1×1020atom/cm3～1×1021atom/cm3左右，此外，栅极绝缘膜12的厚度，优选的是做成为5nm～200nm左右。采用像这样地制作的办法，在后边的侧壁形成工序时栅极绝缘膜12就难于被刻蚀，就可以选择性地形成侧壁。
其次，如图3(c)所示，形成栅极电极(电极)13。
其次，如图3(d)所示，形成氮氧化膜19。
为了形成该氮氧化膜19，通过利用CVD法等，在栅极电极13的表面上成膜由氮氧化硅膜构成的氮氧化膜19。具体地说，规定为通过使用单硅烷与一氧化二氮、二硅烷与氨的混合气体作为原料气体，适宜设定各个气体的流量比的办法，得到规定的氮浓度的氮氧化硅膜。所得到的膜，以氧化硅为主要成分，氮浓度在5×1021atom/m3或其以上。优选做成为1×1020atom/cm3～1×1021atom/cm3左右，此外，层间绝缘膜14的厚度，优选的是做成为400nm～1200nm左右。
其次，如图3(e)所示，在栅极绝缘膜12和氮氧化硅膜19中形成氮浓度分布。
为了在该栅极绝缘膜12和氮氧化膜19中形成氮浓度分布，可采用退火处理。该情况下的退火处理，在含有水蒸气、氧或氢的气氛中进行。在归因于栅极电极13而不会变成为退火处理所涉及不到的第1区15a中，采用使氮氧化膜氧化的办法，就可以做成为栅极绝缘膜12、氮氧化膜19的氮浓度变成为5×1021atom/m3或其以下的低氮浓度区。借助于此，利用后边的氢化处理工序，就可以高效率地易于注入氢。另一方面，在归因于栅极电极13而变成为退火处理所涉及不到的第2区15b中，由于氮浓度不会发生变化，故归因于退火处理而将变成为高氮浓度区。该区域，由于难于透过氢离子，故将变成为后边的氢化处理时的掩模。
其次，如图3(f)所示，形成侧壁(侧壁部分)20(侧壁形成工序)。
在该侧壁形成工序中，由于在高氮浓度区(第2区)15b和低氮浓度区(第1区)15a中刻蚀速率不同，故可以选择性地刻蚀低氮浓度区15a。归因于此，就可以在栅极电极13附近形成由高氮浓度区15b构成的侧壁20。例如，采用使用具有氢氟酸的刻蚀液进行湿法刻蚀的办法，就可以选择性地形成该侧壁。
其次，如图3(g)所示，向多晶硅膜11内进行离子注入(杂质注入工序)。
为了进行该离子注入，就要以栅极电极13和侧壁20为掩模，以0.1×1015～约10×1015/cm2的剂量注入高浓度的杂质离子(磷离子)。这时，相对于在上部未形成侧壁20的多晶硅膜11中可掺杂与上述的剂量对应的量的杂质，在已形成了侧壁20的栅极电极13附近的多晶硅膜11中，由于存在着该侧壁20而可掺杂比剂量低的量的杂质。借助于此，就可以形成低浓度源极区(第1浓度杂质区)11SL、低浓度漏极区(第1浓度杂质区)11DL、高浓度源极区(第2浓度杂质区)11SH、以及高浓度漏极区(第2浓度杂质区)11DH。此外，低浓度源极区11SL与低浓度漏极区11DL之间，就将变成为沟道区11C。在这里，由于侧壁20是根据栅极电极13的形状自我整合地形成的，故可以自我整合地形成低浓度源极区11S和低浓度漏极区11D。
其次，如图3(h)所示，形成层间绝缘膜14。
为了形成该层间绝缘膜14，通过利用CVD法等，在栅极电极13的表面上成膜由氮氧化硅膜构成的层间绝缘膜14。具体地说，作为原料气体，使用单硅烷与一氧化二氮的混合气体、或TEOS(四乙氧基硅烷，Si(OC2H5)4)与氧与氮、单硅烷与一氧化二氮与氨等是合适的。成膜后，形成规定的图形的抗蚀剂掩模，通过抗蚀剂掩模进行层间绝缘膜14的干法刻蚀，在层间绝缘膜14中，在与高浓度源极区11SH和高浓度漏极区11SD对应的部分上分别形成接触孔。
其次，在层间绝缘膜14的整个面上，用溅射法等使以铝、钛、氮化钛、钽、钼或这些金属中的任何一者为主要成分的合金等的导电性材料成膜后，用光刻法进行构图，在层间绝缘膜14的接触孔上形成源极电极16S和漏极电极16D。就是说，在将光致抗蚀剂涂敷到已使导电性材料成膜后的玻璃基板10上后，采用进行光致抗蚀剂的曝光、显影、导电性材料的干法刻蚀、光致抗蚀剂的除去的办法，对导电性材料进行构图，形成源极电极16S和漏极电极16D。源极电极16S和漏极电极16D的膜厚，优选是例如400～800nm左右。
其次，进行退火处理。
该退火处理，与上述同样，要在含有水蒸气、氧或氢的气氛中进行。借助于此，利用后边的氢化处理，就变成为易于高效率地注入氢。此外，该退火处理，起着减少含于栅极绝缘膜12、层间绝缘膜14、多晶硅膜11中的缺陷(悬空键)的作用。
在这里，参看图4(a)、(b)，对退火处理后的栅极绝缘膜12和层间绝缘膜14中的氮浓度分布进行说明。
通过施行上述的退火处理，第1区15a就将变成为低氮浓度区，第2区15b就将变成为高氮浓度区。此外，如图4(b)所示，氮浓度离开栅极电极13越远就越低，并成为连续性地分布。该区域由于氢离子难于透过，故将变成为氢化处理工序的掩模。此外，该退火处理，起着减少含于栅极绝缘膜12、层间绝缘膜14、半导体层11中的缺陷(悬空键)的作用。
另外，例如若用温度300℃左右的CVD法形成层间绝缘膜14，同样在300℃左右的条件下进行退火处理，就可以在同一反应室内施行该层间绝缘膜14的成膜工序和退火工序，就可以采用例如切换流入气体的办法施行简便的连续处理。
其次，进行氢化处理工序。
在该工序中，对多晶硅膜11施行氢等离子体处理，进行悬空键的终端处理。借助于此，在可以修复多晶硅膜11中的缺陷的同时，在源极电极16S和漏极电极16D中，还可以修复对在干法刻蚀时产生的多晶硅膜11、多晶硅膜11与栅极绝缘膜12之间的界面或栅极绝缘膜12的损伤。
在这里，参看图4(a)、(c)，对氢化处理后的多晶硅膜11中的氢浓度分布、缺陷密度分布和杂浓度分布进行说明。
如上所述，如果通过具有氮浓度分布的栅极绝缘膜12和层间绝缘膜14注入氢原子，则在第2区15b中的高氮浓度区中，由于氢浓度低，故缺陷密度增高，可以形成高电阻区(缺陷区)17b。另一方面，在第1区15a中的低氮浓度区中，由于氢浓度高，故缺陷密度降低，可以形成低电阻区17a。
此外，在多晶硅膜11中，由于已自我整合地形成了低浓度源极区11SL、低浓度漏极区11DL、高浓度源极区11SH、高浓度漏极区11DH，故如上所述采用在多晶硅膜11中形成缺陷密度的分布的办法，在各个区域11SL、11DL、11SH、11DH中产生缺陷密度的差异。
因此，就可以形成既是高电阻区(缺陷区)17b，而且又是低浓度源极区11SL和低浓度漏极区11DL的高电阻低浓度区21A。此外，还可以形成既是低电阻区17a，而且又是高浓度源极区11SH和高浓度漏极区11DH的低电阻高浓度区21B。此外，各个区域21A、21B都可自我整合地形成。
其次，如图3(i)所示，形成钝化膜18。借助于此，结束半导体器件的制造工序。
在该工序中，要将由氮化硅膜构成的钝化膜18形成为使之将源极电极16S和漏极电极16D被覆起来。这样的钝化膜18，起着使氢化后的多晶硅膜11的氢留下来的作用。因此，作为钝化膜18，优选的是气体透过率低的氮化硅膜。
如上所述，在本实施形态中，由于归因于形成栅极绝缘膜12和氮氧化膜19中的氮浓度分布，而使得该栅极绝缘膜12和氮氧化膜19的膜质，特别是刻蚀选择性连续地不同，故可以使栅极绝缘膜12和氮氧化膜19在栅极电极13附近残留下来，此外，还可以除去与栅极电极13离开距离的部分的栅极绝缘膜12和氮氧化膜19。借助于此，就可以形成与栅极电极13相邻的具有倾斜的侧壁20。此外，由于以像这样形成的侧壁20为掩模向多晶硅膜11内注入杂质离子，故可以与侧壁20的形状相对应地在多晶硅膜11内自我整合地形成低浓度源极区11SL、低浓度漏极区11DL、高浓度源极区11SH、高浓度漏极区11DH。借助于此，就可以自我整合地形成高电阻低浓度区21A和低电阻高浓度区21B。
此外，由于可以像这样地自我整合地形成上述源极·漏极区，故可以降低因在漏极区边缘处的电场集中而产生的截止反向漏流。因此，由于可以自我整合地形成高电阻(缺陷)区17b，故可以使半导体器件的特性波动变得难于产生。
(半导体器件的制造方法的实施形态3)
参看图5和图6对半导体器件的制造方法的实施形态3进行说明。
在图5中，图5(a)～(h)中的每一者都是用来说明半导体器件的制造方法的工序图，是半导体器件的剖面放大图。在图6中，图6(a)是示出了栅极电极13附近的半导体器件的剖面放大图，图6(b)是示出了与图6(a)对应的氮浓度分布的图，图6(c)是用来说明与图6(a)对应的多晶硅膜的氢浓度分布、缺陷密度分布和杂质浓度分布的说明图。
另外，在本实施形态中，对于与先前所述的实施形态1和2不同的部分进行说明，对于同一构成赋予同一标号而省略说明。
首先，如图5(a)～5(c)所示，在已形成了基底保护膜的玻璃基板10上，形成多晶硅膜11、栅极绝缘膜12和栅极电极13。
其次，如图5(c)所示，对多晶硅膜11进行离子注入。
为了进行该离子注入，就要采用形成宽度比栅极电极13更宽的抗蚀剂掩模的办法预先以约0.1×1014～约10×1014/cm2的剂量注入低浓度杂质离子(磷离子)。此外，还要借助于光刻法用光致抗蚀剂将应当成为杂质低浓度区的区域被覆起来，以约0.1×1015～约10×1015/cm2的剂量注入高浓度的杂质离子(磷离子)。然后，采用剥离光致抗蚀剂的办法，形成源极区、漏极区和杂质高浓度区。借助于此，就可以形成低浓度源极区11SL、低浓度漏极区11DL、高浓度源极区11SH、高浓度漏极区11DH。位于栅极电极13的正下方的部分，就被形成沟道区11C。
在这里，低浓度源极区11SL和低浓度漏极区11DL的宽度，被设定为比要在后边形成的第2区15b(氮高浓度区)的宽度更宽。
其次，如图5(d)所示，形成层间绝缘膜(绝缘膜)14。
其次，如图5(e)所示，施行退火处理，与先前的实施形态同样，在栅极绝缘膜12和层间绝缘膜14中形成氮浓度分布(参看图6(b))。
其次，如图5(f)所示，形成源极·漏极电极16S、16D。
其次，如图5(g)所示，进行氢化处理工序。
在这里，参看图6(a)、(c)，对氢化处理后的多晶硅膜11中的氢浓度分布、缺陷密度分布和杂浓度分布进行说明。
如上所述，如果通过具有氮浓度分布的栅极绝缘膜12和层间绝缘膜14注入氢原子，则在第2区15b中的高氮浓度区中，缺陷密度增高，可以形成高电阻区(缺陷区)17b。另一方面，在第1区15a中的低氮浓度区中，缺陷密度降低，可以形成低电阻区17a。此外，在多晶硅膜11中，由于已形成了低浓度源极区11SL、低浓度漏极区11DL、高浓度源极区11SH、高浓度漏极区11DH，故如上所述采用在多晶硅膜11中形成缺陷密度的分布的办法，在各个区域11SL、11DL、11SH、11DH中产生缺陷密度的差异。
再有，由于已将低浓度源极区11SL和低浓度漏极区11DL的宽度，设定得比高电阻区17b更宽，故可以自我整合地形成既是低电阻区(少缺陷区)，而且，又是低浓度源极区11SL和低浓度漏极区11DL的低电阻低浓度区21C。
其次，如图5(h)所示，形成钝化膜18。
借助于此，半导体器件的制造工序就将结束。
如上所述，在本实施形态中，采用向多晶硅膜11内依次注入低浓度杂质和高浓度杂质的办法，就可以形成低浓度源极区11SL、低浓度漏极区11DL、高浓度源极区11SH、高浓度漏极区11DH。此外，还可以做成为使得在形成各个区域11SL、11DL、11SH和11DH的同时，还要使得缺陷密度不同。由于已将低浓度源极区11SL和低浓度漏极区11DL的宽度设定为比第2区15b(高氮浓度区)的宽度更宽，故可以自我整合地形成低电阻低浓度区21C。
此外，如上所述，由于可以制造这样具有缺陷密度分布，同时，还具有低电阻低浓度区21C的半导体器件，故可以进一步促进先前所述的效果。就是说，可以降低因在漏极区边缘处的电场集中所产生的截止反向漏流。此外，假定即便是在归因于通过抗蚀剂进行杂质注入而使得形成的杂质区和栅极电极之间的位置关系上产生了偏差，由于具有低缺陷密度区，故也可以降低因该位置偏差而造成的影响。因此，可以进一步抑制半导体器件的特性的波动。此外，还可以抑制归因于热电子的发生而产生的阈值变动。此外，还可以实现具有更为稳定的特性的半导体器件，可以进一步提高CMOS的动作可靠性。
另外，在本实施形态中，虽然是在形成了层间绝缘膜14后，施行退火处理以形成氮浓度分布的，但是，进行该退火处理的工序，并不限于在层间绝缘膜14的刚完成后。例如，也可以在形成了源极电极16S和漏极电极16D后，施行退火处理形成氮浓度分布。
此外，在本实施形态中，虽然是采用将低浓度源极区11SL和低浓度漏极区11DL的宽度形成得比高电阻区17b更宽的办法，自我整合地形成低电阻低浓度区21C，但是也可以采用将低浓度源极区11SL和低浓度漏极区11DL的宽度形成得比高电阻区17b更窄的办法，自我整合地形成高电阻高浓度区，形成2个高电阻区。
此外，本实施形态，并不是对本发明的限定，只要不偏离在各项权利要求中所述的范围，不限于各权利要求中所述的文字，本领域技术人员可以对其容易地进行替换，且可基于本领域技术人员通常所具有的知识对其适当改进。例如，在本实施形态中，虽然说明的是n沟型的半导体器件的例子，但是，即便是对于p沟型的半导体器件也可以应用本发明的构成。
此外，在本实施形态中，虽然说明的是顶部栅极型的半导体器件，但是即便是对于底部栅极型的半导体器件也可以应用本发明的构成。或者，如果与低剂量区形成组合起来，也可以形成更为平滑的电阻分布。
(电光装置用基板、电光装置)
参看图7～图9，对电光装置用基板、电光装置进行说明。
另外，在本实施形态中，对于与先前所述的实施形态1～3不同的部分进行说明，对于同一构成则赋予同一标号而省略说明。
(有机电致发光器件)
首先，对作为本发明的电光装置的一个实施形态的有机电致发光器件(以下，叫做有机EL器件)进行说明。
本实施形态的有机EL器件50，是作为开关元件具有由在先前的实施形态中所述的半导体器件构成的薄膜晶体管(以下，简称为TFT)的有源矩阵方式的有机EL器件。而且是特别具备R(红)、G(绿)、B(蓝)这3种高分子有机发光层的彩色有机EL器件。
图7的模式图示出了本实施形态的有机EL器件的等效电路。
有机EL器件50，具有分别布线了多条扫描线101、在对各条扫描线101直角地交叉的方向上延伸的多条信号线102、与各条信号线102并列地延伸的多条电源线103构成，同时，在扫描线101与信号线102的各个交点附近设置有像素区域X。
在信号线102上，连接有具备移位寄存器、电平移位器、视频线和模拟开关的数据线驱动电路100。此外，在扫描线101上，连接有具备移位寄存器和电平移位器的扫描线驱动电路80。此外，在各个像素区域X上，设置有通过扫描线101向栅极电极供给扫描信号的开关用TFT51b，保持通过该开关用TFT51b从信号线102供给的像素信号的保持电容51c，向栅极电极供给被该保持电容51c所保持的像素信号的驱动用TFT51a(驱动用电子元件)，在通过该驱动用TFT51a电连到电源线103上时从该电源线103流入驱动电流的阳极(像素电极)52，被挟持在该阳极52与阴极(公用电极)57之间的电光层E。发光元件由阳极52和阴极57和电光层E构成。
倘采用该有机EL器件50，当开关用TFT51b因扫描线101被驱而变成为ON状态时，这时的信号线102的电位就被保持在保持电容51c中，驱动用TFT51a的ON·OFF状态要根据该保持电容51c的状态决定。然后，电流就要通过驱动用TFT51a的沟道从电源线103向阳极52流，此外，电流还通过电光层E向阴极57流。电光层E，就将与在其中流动的电流相对应地发光。
其次，用图8对本实施形态的有机EL器件50的平面构造进行说明。
如图8所示，本实施形态的有机EL器件50的构成为，在电绝缘性的基板10上具备设置有开关用TFT的TFT基板(电光装置用基板)53。此外，有机EL器件50，还具备：已连接到TFT基板53的开关用TFT上的阳极52；将该阳极52矩阵状地配置到基板10上而构成的未画出来的像素电极区；要配置在该像素电极区的周围同时要连接到各个阳极52上的电源线103(参看图7)；至少位于像素电极区上的平面视图为大体上的矩形的像素部分30(图中一点划线框内)。此外，像素部分30，被划分为中央部分的实设显示区域31(图中二点划线框内)和配置在实设显示区域31的周围的虚设区域32(一点划线和二点划线之间的区域)。
在实设显示区域31中，在A-B方向和C-D方向上离开间隔地配置有分别具有像素电极的显示区域R、G、B。此外，在实设显示区域31的图中两侧。设置有扫描线驱动电路80。该扫描线驱动电路80，被设置为位于虚设区域32的下侧。此外，在实设显示区域31的图中的上侧，配置有检查电路90。该检查电路90，被设置为位于虚设区域32的下侧。检查电路90是用来对有机EL器件50的动作状况进行检查的电路，例如，具备向外部输出检查结果的未画出来的检查信息输出装置，并被构成为可以进行制造途中或交货时的显示装置的品质、缺陷的检查。
从规定的电源部分通过驱动电压导通部分施加扫描线驱动电路80和检查电路90的驱动电压。此外，还规定为可通过驱动控制信号导通部分等从专司该有机EL器件50的动作控制的规定的主驱动器等发送和施加供往这些扫描线驱动电路80和检查电路90的驱动控制信号和驱动电压。另外，所谓该情况下的驱动控制信号，就是与扫描线驱动电路80和检查电路90输出信号时的控制有关联的来自主驱动器等的指令信号。
其次，参看图9对有机EL器件50的剖面构造进行说明。
如图9所示，有机EL器件50，由TFT基板53、电光层E和密封层54构成。
TFT基板53的构成为在基板10上具备薄膜晶体管(半导体器件)55，和层间绝缘膜56。此外，在层间绝缘膜56上，中间存在着接触孔地形成有阳极52。
在这里，薄膜晶体管55，是用先前的实施形态所述的制造方法形成的薄膜晶体管。就是说，是在形成了含氮的栅极绝缘膜12或层间绝缘膜14之后，采用施行退火处理的办法在栅极绝缘膜12或层间绝缘膜14内形成氮浓度分布，借助于氢化处理工序在半导体层11内形成了缺陷区17b的薄膜晶体管。此外，在薄膜晶体管55内，还形成有低浓度源极区11SL、低浓度漏极区11DL、高浓度源极区11SH、高浓度漏极区11DH，由于可各个区域内形成有缺陷密度分布，故形成有高电阻低浓度区21A或低电阻高浓度区21B。此外，还适宜形成有低电阻低浓度区21C，或高电阻高浓度区。再有，这样的各个区域，可自我整合地形成。
此外，在TFT基板53与电光层E之间，还形成有第1隔壁41和第2隔壁42。第1隔壁41由SiO2等的具有亲液性的材料构成，在整个面地将层间绝缘膜56上边都被覆起来的同时，还使阳极52的一部分露了出来。第2隔壁42由聚酰亚胺或丙烯酸等的树脂材料构成，使露出状态的阳极52附近的第1隔壁41露了出来。此外，第2隔壁42，优选的是疏液性比第1隔壁41更高，而且已在阳极52上形成了液滴受容部分46。
电光层E的构成为在阳极52与阴极57之间具备发光功能层60。
其次，对发光功能层60的各构成和阴极57进行说明。发光功能层60的构成为从阳极52朝向阴极57地叠层有空穴注入层61、发光层62和电子注入层63。
作为空穴注入层61的形成材料，特别是适合使用3，4-聚亚乙基二氧噻酚/聚苯乙烯磺酸(PEDOT/PSS)的分散液，就是说，作为分散液使3，4-聚亚乙基二氧噻酚分散分散到作为分散介质的聚苯乙烯磺酸中，然后再使之分散到水中形成的分散液。另外，作为空穴注入层61的形成材料，可以使用种种的形成材料而不限于上述的形成材料。例如，可以使用将聚苯乙烯、聚吡咯、聚苯胺、聚乙炔或其衍生物分散到适宜的分散介质，例如分散到上述的聚苯乙烯磺酸中形成的材料。
作为用来形成发光层62的材料，可以使用可发出荧光或磷光的众所周知的发光材料。此外，采用在多个像素电极52中的每一者上都设置R(红)、G(绿)、B(蓝)的各色的发光层62的办法，就将变成为可进行金色显示的有机EL器件。
作为发光层62的形成材料，具体地说，适合使用(聚)芴(PF)、(聚)对亚苯基乙烯衍生物(PPV)、聚亚苯基衍生物(PP)、聚对亚苯基衍生物(PPP)、聚乙烯基咔唑(PVK)、聚噻酚衍生物、聚甲基苯基硅烷(PMPS)等的聚硅烷系等。此外，也可以向这些高分子材料中掺入苝系色素、香豆素系色素、若丹明系色素等高分子材料，或红荧烯、苝、9，10-二苯基蒽、四苯基丁二烯、尼罗红、香豆素6、喹吖啶酮等的低分子材料后使用。
此外，作为红色的发光层62的形成材料，有时候使用例如MEHPPV(聚(3-甲氧基-6-(3-乙基己基)对苯基乙烯)，作为绿色的发光层62的形成材料，有时使用例如聚二辛基芴和F8BT(二辛基芴和苯并噻唑的交互共聚物)的混合溶液，作为蓝色的发光层62的形成材料有时使用例如聚二辛基芴。此外，对于这样的发光层62，特别是对于其厚度没有限制，对于每一种颜色都可调整为优选的膜厚。
电子注入层63，是在发光层62的上边形成的注入层。该电子注入层63的材料，可与发光层62的各种相对应地适宜选择。作为具体的材料，作为碱金属的氟化物，适合使用LiF(氟化锂)、NaF(氟化钠)、KF(氟化钾)、RbF(氟化铷)、CsF(氟化铯)等，或者使用碱金属的氧化物，就是说使用Li2P(氧化锂)、Na2P(氧化钠)等。此外，作为该电子注入层63的厚度，优选的是做成为0.5nm～10nm左右。
阴极57，具备比电子注入层63的总面积更宽的面积，被形成为将电子注入层63被覆起来，由设置在电子注入层63上的低功函数的金属构成的第1阴极，和设置在该第1阴极上边保护该第1阴极的第2阴极构成。作为形成第1阴极的低功函数的金属，优选的是功函数小于3.0eV的金属，具体地说，适合使用Ca(功函数2.6eV)、Sr(功函数2.1eV)、Ba(功函数2.5eV)。第2阴极将第1阴极被覆起来以保护第1阴极免受氧或水分等的影响，同时，还用来提高阴极57全体的导电性。作为该第2阴极的形成材料，只要是在化学方面稳定而且功函数比较低的材料就没有什么特别限定，可以使用任意的材料，例如可以使用金属或合金等，具体地说优选的是使用Al(铝)或Ag(银)等。
另外，上述构成的有机EL器件1，虽然具有底部栅极型的构造，但是并不限于该构造。该有机EL器件1也可以在从密封基板72这一侧取出发光光的所谓的顶部栅极型构造中应用。
在顶部栅极型的机EL器件的情况下，由于是从作为基板10的相向一侧的密封基板72这一侧取出发光光的构成，故在透明基板和不透明基板中都可以应用。作为不透明基板，例如，除去已对氧化铝等的陶瓷、不锈钢等的金属薄板施行了表面氧化等的绝缘处理后的基板之外，还可以举出热固化树脂、热塑性树脂等。
此外，密封层54的构成为具备氮气填充层70、吸气剂71和密封基板72。在这里，吸气剂71已粘贴到密封基板72的内面上，吸收水分和氧。如上所述，由于密封层54具备氮气填充层70和吸气剂71，故可以抑制水分或氧向有机EL器件50内部浸透，借助于此，有机EL器件50就变成为可以实现其长寿命化的器件。
如上所述，在本实施形态中，由于作为有机EL器件50的开关元件具备薄膜晶体管55，故可以降低因在漏极区边缘处的电场集中所产生的截止反向漏流。此外，由于可以自我整合地形成高电阻区17b，故可以得到难于产生半导体器件的特性波动的效果。此外，还可以防止因热电子的发生所引起的阈值变动。此外，由于在多晶硅膜11的上方具有高氮浓度区，故多晶硅膜11的(已进行了悬空键终端的)氢原子就难于从多晶硅膜11上离脱出来，因而可以得到封锁效应，可以实现具有更为稳定的可靠性的半导体器件。此外，由于可以防止在氢化处理时对栅极电极过饱和地氢注入，故特别是可以抑制在使P型半导体器件的栅极电极进行负偏压动作时，起因于空穴向栅极绝缘膜12注入的空穴注入效应的、阈值向增强一侧的漂移。因此，可以提高CMOS电路的动作可靠性。此外，特别是由于在驱动用TFT51a中采用本发明的半导体器件，故可以控制OFF电流，同时，由于可以自我整合地形成，故还可以实现TFT的特性波动少，就是说在显示区域中的辉度均一的有机EL器件。
另外，在本实施形态中，虽然说明的是具备薄膜晶体管55的TFT基板53、有机EL器件50，但是并不限于此。例如，也可以是在液晶装置中采用TFT基板53的构成。
(电子设备)
其次，对具备上述实施形态的有机EL器件的电子设备进行说明。
图10(a)的斜视图示出了移动电话的一个例子。在图10(a)中，标号500是移动电话本体，标号501是具备有机EL器件的显示部分。
图10(b)的斜视图示出了文字处理机、个人计算机等的便携式信息处理装置的一个例子。在图10(b)中，标号600是信息处理装置，标号601是键盘等的输入部分，标号603是信息处理装置本体，标号602是具备有机EL器件的显示部分。
图10(c)的斜视图示出了手表式电子设备的一个例子。在图10(c)中，标号700是手表本体，标号701是具备有机EL器件的EL显示部分。图10(a)～(c)所示的电子设备，由于是具备先前的实施形态所示的有机EL器件的电子设备，故将变成为显示特性良好的电子设备。
另外，作为电子设备，可以应用于种种的电子设备，而不限于上述电子设备。例如可以应用于以桌上型计算机，液晶投影仪、应对多媒体的个人计算机(PC)以及工程工作站(EWS)、寻呼机、文字处理机、取景器式或监视器直视式的视频录像机、电子记事簿、台式电子计算机、汽车导航装置、POS终端、具备触摸面板的装置等电子设备。

Claims (13)

1.一种半导体器件的制造方法，其特征在于包括：
在半导体层的上方形成电极的电极形成工序；
在该半导体层的上方形成含氮的绝缘膜的绝缘膜形成工序；
在含水蒸气、氧或氢的气氛中施行热处理，在上述绝缘膜中形成氮浓度分布的热处理工序。
2.如权利要求1所述的半导体器件的制造方法，其特征在于包括：在上述热处理工序后，向上述半导体层内注入氢原子的氢化处理工序。
3.如权利要求1或2所述的半导体器件的制造方法，其特征在于：上述氢化处理工序，是氢等离子体处理或氢扩散处理。
4.如权利要求1到3中的任何一项所述的半导体器件的制造方法，其特征在于包括：
在上述电极形成工序后，向上述半导体层内注入杂质的杂质注入工序。
5.如权利要求4所述的半导体器件的制造方法，其特征在于：
上述杂质注入工序是向上述半导体层注入第1浓度杂质和第2浓度杂质，
形成与该半导体层的沟道区相邻的第1浓度杂质区，和
与该第1浓度杂质区相邻的第2浓度杂质区。
6.如权利要求1所述的半导体器件的制造方法，其特征在于包括：
在上述热处理工序后，刻蚀上述绝缘膜，形成与上述电极相邻的侧壁部分的侧壁部分形成工序，
以该侧壁部分为掩模向上述半导体层内注入杂质的杂质注入工序。
7.如权利要求6所述的半导体器件的制造方法，其特征在于：
上述杂质注入工序，根据上述侧壁部分的形状，向半导体层注入第1浓度杂质和第2浓度杂质。
8.如权利要求1到7中的任何一项所述的半导体器件的制造方法，其特征在于：
上述电极是栅极电极或源极·漏极中的任何一者。
9.一种半导体器件，其特征在于：
在半导体层的上方，具备电极和含氮的绝缘膜，该绝缘膜中的氮浓度在上述电极的两侧部分对称地分布。
10.如权利要求9所述的半导体器件，其特征在于：
上述绝缘膜中的氮浓度，在上述电极附近高，在从电极离开距离的部分处低，而且连续地分布。
11.一种在基板上具备半导体器件的电光装置用基板，其特征在于：具备权利要求9或10所述的半导体器件。
12.一种电光装置，其特征在于：具备权利要求11所述的电光装置用基板。
13.一种电子设备，其特征在于：具备权利要求12所述的电光装置。
CNB200510055479XA 2004-04-01 2005-03-18 半导体器件的制造方法、半导体器件、电光装置用基板、电光装置和电子设备 Expired - Fee Related CN100521072C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP109213/2004 2004-04-01
JP2004109213A JP4232675B2 (ja) 2004-04-01 2004-04-01 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN1677613A true CN1677613A (zh) 2005-10-05
CN100521072C CN100521072C (zh) 2009-07-29

Family

ID=35050033

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200510055479XA Expired - Fee Related CN100521072C (zh) 2004-04-01 2005-03-18 半导体器件的制造方法、半导体器件、电光装置用基板、电光装置和电子设备

Country Status (4)

Country Link
US (1) US20050221568A1 (zh)
JP (1) JP4232675B2 (zh)
KR (1) KR100666888B1 (zh)
CN (1) CN100521072C (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101834140A (zh) * 2009-03-10 2010-09-15 株式会社半导体能源研究所 薄膜晶体管及该薄膜晶体管的制造方法
CN104576688A (zh) * 2013-10-10 2015-04-29 精工爱普生株式会社 发光装置以及电子设备
CN105185788A (zh) * 2015-09-01 2015-12-23 武汉华星光电技术有限公司 阵列基板及其制造方法
US9484419B2 (en) 2014-06-12 2016-11-01 Industry-Academic Cooperation Foundation, Yonsei University Oxide thin film, method for post-treating oxide thin film and electronic apparatus

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6579751B2 (en) * 1999-09-01 2003-06-17 Micron Technology, Inc. Semiconductor processing methods of forming integrated circuitry
US7416924B2 (en) * 2004-11-11 2008-08-26 Samsung Electronics Co., Ltd. Organic light emitting display with single crystalline silicon TFT and method of fabricating the same
KR100848338B1 (ko) * 2007-01-09 2008-07-25 삼성에스디아이 주식회사 박막트랜지스터, 그의 제조방법 및 이를 포함하는평판표시장치
US8669644B2 (en) * 2009-10-07 2014-03-11 Texas Instruments Incorporated Hydrogen passivation of integrated circuits
KR101426646B1 (ko) 2013-02-28 2014-08-06 충남대학교산학협력단 박막 트랜지스터의 제조방법
US10222547B2 (en) 2015-11-30 2019-03-05 Corning Incorporated Flame-retardant optical fiber coating
US10167396B2 (en) 2017-05-03 2019-01-01 Corning Incorporated Low smoke fire-resistant optical ribbon
US10692760B2 (en) * 2017-11-30 2020-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and method for manufacturing the same

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5821563A (en) * 1990-12-25 1998-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device free from reverse leakage and throw leakage
JP3072000B2 (ja) * 1994-06-23 2000-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH08139315A (ja) * 1994-11-09 1996-05-31 Mitsubishi Electric Corp Ｍｏｓトランジスタ、半導体装置及びそれらの製造方法
US5937301A (en) * 1997-08-19 1999-08-10 Advanced Micro Devices Method of making a semiconductor device having sidewall spacers with improved profiles
US6093594A (en) * 1998-04-29 2000-07-25 Advanced Micro Devices, Inc. CMOS optimization method utilizing sacrificial sidewall spacer
US6300227B1 (en) * 1998-12-01 2001-10-09 Silicon Genesis Corporation Enhanced plasma mode and system for plasma immersion ion implantation
JP2000260867A (ja) * 1999-03-09 2000-09-22 Toshiba Corp 半導体装置および半導体装置の製造方法
US6858898B1 (en) * 1999-03-23 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP3875455B2 (ja) * 1999-04-28 2007-01-31 株式会社東芝 半導体装置の製造方法
JP4493779B2 (ja) * 2000-01-31 2010-06-30 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
KR100393205B1 (ko) * 2000-05-30 2003-07-31 삼성전자주식회사 자기정렬 콘택구조를 가진 메모리영역과 샐리사이디드된듀얼 게이트 구조의 로직영역이 병합된 ｍｍｌ 반도체소자 및 그 제조방법
US6372636B1 (en) * 2000-06-05 2002-04-16 Chartered Semiconductor Manufacturing Ltd. Composite silicon-metal nitride barrier to prevent formation of metal fluorides in copper damascene
US7303982B2 (en) * 2000-08-11 2007-12-04 Applied Materials, Inc. Plasma immersion ion implantation process using an inductively coupled plasma source having low dissociation and low minimum plasma voltage
US6483154B1 (en) * 2000-10-05 2002-11-19 Advanced Micro Devices, Inc. Nitrogen oxide plasma treatment for reduced nickel silicide bridging
US6602754B1 (en) * 2001-02-02 2003-08-05 Advanced Micro Devices, Inc. Nitrogen implant into nitride spacer to reduce nickel silicide formation on spacer
TW200304227A (en) * 2002-03-11 2003-09-16 Sanyo Electric Co Top gate type thin film transistor
US6720213B1 (en) * 2003-01-15 2004-04-13 International Business Machines Corporation Low-K gate spacers by fluorine implantation
US6803270B2 (en) * 2003-02-21 2004-10-12 International Business Machines Corporation CMOS performance enhancement using localized voids and extended defects
US6930007B2 (en) * 2003-09-15 2005-08-16 Texas Instruments Incorporated Integration of pre-S/D anneal selective nitride/oxide composite cap for improving transistor performance
US6949481B1 (en) * 2003-12-09 2005-09-27 Fasl, Llc Process for fabrication of spacer layer with reduced hydrogen content in semiconductor device
US7105429B2 (en) * 2004-03-10 2006-09-12 Freescale Semiconductor, Inc. Method of inhibiting metal silicide encroachment in a transistor

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101834140A (zh) * 2009-03-10 2010-09-15 株式会社半导体能源研究所 薄膜晶体管及该薄膜晶体管的制造方法
US9018109B2 (en) 2009-03-10 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor including silicon nitride layer and manufacturing method thereof
CN101834140B (zh) * 2009-03-10 2015-09-16 株式会社半导体能源研究所 薄膜晶体管及该薄膜晶体管的制造方法
CN104576688A (zh) * 2013-10-10 2015-04-29 精工爱普生株式会社 发光装置以及电子设备
US9484419B2 (en) 2014-06-12 2016-11-01 Industry-Academic Cooperation Foundation, Yonsei University Oxide thin film, method for post-treating oxide thin film and electronic apparatus
CN105185788A (zh) * 2015-09-01 2015-12-23 武汉华星光电技术有限公司 阵列基板及其制造方法

Also Published As

Publication number Publication date
JP2005294638A (ja) 2005-10-20
KR20060045369A (ko) 2006-05-17
CN100521072C (zh) 2009-07-29
JP4232675B2 (ja) 2009-03-04
KR100666888B1 (ko) 2007-01-10
US20050221568A1 (en) 2005-10-06

Similar Documents

Publication Publication Date Title
CN1677613A (zh) 半导体器件的制造方法、半导体器件、电光装置用基板、电光装置和电子设备
CN1264199C (zh) 半导体器件的制造方法
CN1263159C (zh) 半导体器件及其制造方法
CN100352022C (zh) 半导体器件及其制造方法
CN1311558C (zh) 半导体器件
CN100342551C (zh) 半导体装置和制造半导体装置的方法
CN1270389C (zh) 薄膜晶体管及其制造方法
CN1311562C (zh) 发光器件
CN1178279C (zh) 半导体器件的制造方法
CN1197157C (zh) 半导体器件及其制造方法
CN1276508C (zh) 半导体器件、显示器件和发光器件
CN1729719A (zh) 显示装置和显示装置的制作方法
CN1596045A (zh) 发光器件及其制造方法
CN1599056A (zh) 发光器件及其制造方法
CN1169026A (zh) 半导体薄膜，半导体器件及其制造方法
CN1279518A (zh) 电发光显示器和电子设备
CN1523413A (zh) 显示装置
CN1612345A (zh) 半导体器件和显示器件
CN1324540C (zh) 具有多晶硅薄膜晶体管的平板显示装置
US8044576B2 (en) Organic light emitting display and method of fabricating the same
CN1684226A (zh) 半导体器件及其制造方法
CN1268006C (zh) 薄膜晶体管及其制作方法
CN1673815A (zh) 显示装置及其制造方法
CN1540719A (zh) 低温多晶硅薄膜的制造方法及低温多晶硅薄膜晶体管
CN1976042A (zh) 互补型金属氧化物半导体薄膜晶体管及具有其的显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090729

Termination date: 20210318