CN1673815A - 显示装置及其制造方法 - Google Patents

显示装置及其制造方法 Download PDF

Info

Publication number
CN1673815A
CN1673815A CN200510058915.9A CN200510058915A CN1673815A CN 1673815 A CN1673815 A CN 1673815A CN 200510058915 A CN200510058915 A CN 200510058915A CN 1673815 A CN1673815 A CN 1673815A
Authority
CN
China
Prior art keywords
mentioned
zone
dielectric film
semiconductor layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200510058915.9A
Other languages
English (en)
Other versions
CN100462821C (zh
Inventor
海东拓生
大植荣司
贺茂尚广
木村泰一
丝贺敏彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Panasonic Intellectual Property Corp of America
Original Assignee
Hitachi Displays Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Displays Ltd filed Critical Hitachi Displays Ltd
Publication of CN1673815A publication Critical patent/CN1673815A/zh
Application granted granted Critical
Publication of CN100462821C publication Critical patent/CN100462821C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供一种显示装置及能减少制造工序的该显示装置的制造方法。该制造方法是在基板的上面形成半导体层，在上述半导体层的上面形成绝缘膜，使用覆盖第1区域并使第2区域露出的掩膜，通过上述绝缘膜对上述第2区域的半导体层进行杂质的注入；在除去了上述掩膜后，将上述第1区域和第2区域的上述绝缘膜的表面刻蚀到残留第2区域的绝缘膜程度，由此，使上述第2区域的绝缘膜膜厚比上述第1区域的绝缘膜的膜厚薄。

Description

显示装置及其制造方法
技术领域
本发明涉及一种显示装置及其制造方法，涉及例如有源矩阵型的液晶显示装置或有机EL显示装置等及其制造方法。
背景技术
有源矩阵型的显示装置，在其基板的面上，把沿其x方向延伸、在y方向并列设置的栅极信号线(扫描信号线)和沿y方向延伸、在x方向并列设置的漏极信号线(图像信号线)包围的区域作为像素区域，把该像素区域的集合体作为显示部。
各像素区域内具有开关元件和电极。该开关元件由包围该像素区域的一对栅极信号线中的一方栅极信号线的扫描信号驱动，该电极经由该开关元件被提供来自包围该像素区域的一对漏极信号线中的一方漏极信号线的图像信号。
在液晶显示装置中，该电极与隔着液晶配置的另一方电极之间，产生与该图像信号对应的电压。在有机EL显示装置中，该电极有各种方式。例如，该电极是取入图像信号的电容元件的电极。另外，与取入到电容元件的图像信号相对应地配置有电路，该电路在隔着有机发光层配置的一方电极与另一方电极之间产生与该图像信号对应的电流。
这样构成的显示装置，依次扫描公用上述栅极信号线的像素组(行)地驱动显示部的各像素，并具有电容元件，该电容元件用于在下次驱动相同的像素组之前，蓄积提供给该像素组的图像信号。
上述开关元件(例如薄膜晶体管)和电容元件，分别由形成为预定形状的半导体层、绝缘层和金属层等的层叠体构成，但是，通常该开关元件的栅极绝缘膜和电容元件的电介质膜是由公共的绝缘膜形成的。这是因为可以减少制造工序的缘故。
但是，在上述的结构中，薄膜晶体管的栅极绝缘膜因该薄膜晶体管的特性是确定了的，所以其膜厚被预先规定，结果产生电容元件的电介质膜的厚度也被确定这样的问题。
即，在形成于像素区域内的电容元件中，在要得到比较大的电容时，由于其电介质膜的膜厚是被规定了的，所以，不得不加大面积，结果是导致开口率降低。
因此，新增加了使电容元件的电介质膜比薄膜晶体管的栅极绝缘膜薄的工序。该工序是用使用了掩膜的选择性刻蚀，把形成在电容元件的形成区域的栅极绝缘膜除去，在除去了该掩膜后，形成热氧化膜。
这样的技术已在日本特开平6-175154(专利文献1)号公报中公开。
发明内容
但是，上述的构造，是在形成了具有膜厚差的栅极绝缘膜后，对形成电容元件的区域(将栅极绝缘膜的膜厚形成得较薄的区域)注入高浓度的杂质，使配置在该栅极绝缘膜的下层的半导体层导电化，进行该注入时，也必须形成新的掩膜。
另外，在形成了掩膜(光致抗蚀剂膜)后，在将其除去时，由于该掩膜的形成面被污染，所以，通常要增加被称为清洗的工序。
这样，制造工序增多，迫切需要解决它的方法。
另外，在这样构成的电容元件中，发现会产生如下的问题：在形成于其绝缘膜的上层的另一方电极上形成一直延伸到该半导层的形成区域外的布线层等时，在该绝缘膜的下层的由半导体层(被导电化了的)构成的电极与布线层之间，引起绝缘破坏。这是因为把电容元件的形成区域中的绝缘膜膜厚形成得较薄时，该绝缘膜在半导体层的台阶部不能形成足够的膜厚的缘故。
本发明是基上述问题而作出的，其目的是提供能减少制造工序的显示装置及其制造方法。
另外，本发明的另一目的是提供可避免电容元件的各电极的绝缘破坏的显示装置。
下面，简单地说明本申请公开的发明中具有代表性的发明的概要。
(1)本发明的显示装置的制造方法，其特征在于，例如，在基板的上面形成半导体层，在该半导体层的上面形成绝缘膜，
使用覆盖第1区域并使第2区域露出的掩膜，通过上述绝缘膜对上述第2区域的上述半导体层进行杂质的注入，
在将上述掩膜除去后，对上述第1区域和第2区域的上述绝缘膜表面进行刻蚀，刻蚀到残留上述第2区域绝缘膜的程度，由此，使上述第2区域的绝缘膜的膜厚比上述第1区域的绝缘膜的膜厚薄。
(2)本发明的显示装置的制造方法，其特征在于，例如，是以(1)的结构为前提，将上述第1区域的绝缘膜用作薄膜晶体管的栅极绝缘膜、将上述第2区域的绝缘膜用做电容元件的电介质膜地形成上述薄膜晶体管和上述电容元件。
(3)本发明的显示装置的制造方法，其特征在于，例如，在基板的上面形成半导体层，在上述半导体层的上面形成绝缘膜，
使用覆盖第1区域并使第2区域露出的掩膜，通过上述绝缘膜对上述第2区域的上述半导体层进行杂质的注入；
在残留着上述掩膜的状态下，对上述第2区域的上述绝缘膜的表面进行刻蚀，刻蚀到残留上述第2区域的上述绝缘膜的程度，由此，使上述第2区域的绝缘膜的膜厚比上述第1区域的绝缘膜的膜厚薄；
在除去了上述掩膜后，清洗上述第1区域和上述第2区域的上述绝缘膜的表面。
(4)本发明的显示装置的制造方法，其特征在于，例如，是以(3)的结构为前提，将上述第1区域的绝缘膜用作薄膜晶体管的栅极绝缘膜、将上述第2区域的绝缘膜用作电容元件的电介质膜地形成上述薄膜晶体管和上述电容元件。
(5)本发明的显示装置，其特征在于，例如，具有构成为以半导体层的导电化了的部分为一方电极、以覆盖上述半导体层的绝缘膜为电介质膜、以在上述绝缘膜上形成的具有重叠在上述一方电极上的部分的导体层为另一方电极的电容元件；
上述导体层，与重叠在上述一方电极上的部分的导体层一体地连接，并且，从上述半层体层的形成区域内延伸到上述半导体层的形成区域外，并具有在上述绝缘膜上形成的延伸部分；
上述绝缘膜，在与上述半导体层和上述导体层的上述延伸部分的双方重叠的区域，其膜厚形成得比与上述一方电极重叠的部分的上述绝缘膜的膜厚厚。
(6)本发明的显示装置，其特征在于，例如，是以(5)的结构为前提，上述半导体层，在与从上述半导体层的形成区域内延伸到上述半导体层的形成区域外的上述导体层的上述延伸部分重叠的区域，其杂质浓度比构成上述一方电极的部分的杂质浓度小。
(7)本发明的显示装置，其特征在于，例如，是以(5)或(6)的结构为前提，上述导体层的上述延伸部分是对上述另一方电极施加电位的布线层。
(8)本发明的显示装置，其特征在于，例如，在被绝缘膜覆盖了的半导体层的区域具有第1区域和第2区域，包括：在上述第1区域的部分，以在其上面形成的上述绝缘膜为栅极绝缘膜的薄膜晶体管；以及在第2区域的部分，以在其上面形成的上述绝缘膜为电介质膜的电容元件，
上述电容元件，对上述半导体层的第2区域掺杂杂质构成一方电极，将在上述第2区域上的上述绝缘膜的上面形成的导体层构成为另一方电极，上述另一方电极形成为与从上述半导体层的形成区域外开始延伸的布线层连接；
上述半导体层中的至少与上述布线层重叠的区域具有第3区域，该第3区域具有比构成上述一方电极的上述第2区域的杂质浓度小的杂质浓度；
上述第2区域上的上述绝缘膜，膜厚小于上述第1区域和上述第3区域上的上述绝缘膜。
(9)本发明的显示装置的制造方法，其特征在于，例如，是以上述(1)至(4)中任一项的结构为前提，上述显示装置是液晶显示装置。
(10)本发明的显示装置，其特征在于，例如，是以上述(5)至(8)中任一项的结构为前提，上述显示装置是液晶显示装置。
另外，本发明并不限于上述结构，在不脱离本发明的技术思想的范围内，可作各种变更。
根据这样构成的显示装置的制造方法，都只进行一次掩膜工序，可以有选择地使半导体层导电化，使覆盖该半层体层的绝缘膜中导电化了的部分之上的绝缘膜的厚度比它以外的部分的绝缘膜的膜厚薄。
另外，根据上述的显示装置，电容元件由导电化了的半导体层、绝缘膜、导体层依次层叠而成，该导体层具有延伸到上述半导体层的形成区域外的延伸部。在该电容元件中，能防止在上述导电化了的半导体层和上述延伸部的上述半导体层的台阶部产生绝缘破坏。
附图说明
图1A～图1B是表示本发明显示装置的制造方法的一个实施例的主要部分的说明图。
图2是表示本发明显示装置的像素结构的一个实施例的主要部分的平面图。
图3A～图3F是表示图2所示的显示装置的制造方法的一个实施例的工序图，与图4A～图4E、图5A～图5C一起表示一连串的工序。
图4A～图4E是表示图2所示的显示装置的制造方法的一个实施例的工序图，与图3A～图3F、图5A～图5C一起表示一连串的工序。
图5A～图5C是表示图2所示的显示装置的制造方法的一个实施例的工序图，与图3A～图3F、图4A～图4E一起表示一连串的工序。
图6是表示图2的A-A′线的剖面的图。
图7A～图7B是表示本发明显示装置的制造方法的主要部分的工序所需时间的图。
图8A～图8F是表示图2所示的显示装置的制造方法的另一实施例的工序图，与图9A～图9E、图10A～图10D一起表示一连串的工序。
图9A～图9E是表示图2所示的显示装置的制造方法的另一实施例的工序图，与图8A～图8F、图10A～图10D一起表示一连串的工序。
图10A～图10D是表示图2所示的显示装置的制造方法的另一实施例的工序图，与图8A～图8F、图9A～图9E一起表示一连串的工序。
图11A～图11B是说明在本发明的显示装置的制造方法的主要部分中在绝缘膜上形成的凹陷部的侧壁面的角度的图。
图12是表示本发明的显示装置的像素结构的另一实施例的主要部分的平面图。
图13是表示图12的B-B′线的剖面的图。
图14A～图14F是表示图12所示的显示装置的制造方法的另一实施例的工序图，与图15A～图15E、图16A～图16C一起表示一连串的工序。
图15A～图15E是表示图12所示的显示装置的制造方法的另一实施例的工序图，与图14A～图14F、图16A～图16C一起表示一连串的工序。
图16A～图16C是表示图2所示的显示装置的制造方法的另一实施例的工序图，与图14A～图14F、图15A～图15E一起表示一连串的工序。
图17A～图17F是表示图12所示的显示装置的制造方法的另一实施例的工序图，与图18A～图18E、图19A～图19D一起表示一连串的工序。
图18A～图18E是表示图12所示的显示装置的制造方法的另一实施例的工序图，与图17A～图17F、图19A～图19D一起表示一连串的工序。
图19A～图19D是表示图12所示的显示装置的制造方法的另一实施例的工序图，与图17A～图17F、图18A～图18E一起表示一连串的工序。
具体实施方式
下面，以液晶显示装置为例，说明本发明的显示装置及其制造方法的实施例。
(实施例1)
[像素结构]
图2是表示本发明的显示装置的像素的结构的结构图，示出了矩形像素中的、右上的形成有薄膜晶体管TFT的部分的详细平面图。图6是图2中的A-A′线的剖面图。
在由例如玻璃构成的基板SUB1的上面(液晶侧的面)，形成由氮化硅膜(SiN)102和氧化硅膜(SiO2)103的层叠体构成的基底层GW。该基底层GW是为了避免基板SUB1中含有的离子性杂质对后述薄膜晶体管TFT产生影响而形成的。
在该基底层GW的表面，形成有由例如多晶硅层构成的半导体层PS。该半导体层PS是用准分子激光对由等离子体CVD装置成膜的非晶硅膜进行多结晶化而成的。
该半导体层PS，不仅形成薄膜晶体管TFT的沟道层、漏极区域SD1、源极区域SD2，而且，还构成与源极区域SD2直接连接的电容元件Cstg的一方电极CT1。
因此，该半导体层PS由形成在后述漏极信号线DL的正下方的部分，一部分沿该漏极信号线DL形成、之后弯曲地与栅极信号线GL接近并平行地延伸的部分，以及一部分延伸到像素区域内而形成的部分一体地形成。
并且，在这样形成了半导体层PS的透明基板SUB1的表面，形成有覆盖该半导体层PS的、由例如SiO2或SiN构成的第1绝缘膜GI(见图6)。
该第1绝缘膜GI，具有作为上述薄膜晶体管TFT的栅极绝缘膜的功能，并且，具有作为后述电容元件Cstg的电介质膜的功能。
另外，半导体层PS的一部分，使用掩膜，通过该第1绝缘膜GI进行杂质的注入而被导电化，形成了电容元件Cstg的一方电极CT1。
在此，该第1绝缘膜GI，在作为电容元件Cstg的电介质膜起作用的部分，形成有凹陷部，其膜厚比其它区域的部分形成得薄。这是因为第1绝缘膜GI的膜厚，通常是由例如薄膜晶体管TFT的被设定了的阈值等规定的，通过将作为电容元件Cstg的电介质膜起作用的部分形成得比其薄，可以加大其电容值，从而可以减小电容元件Cstg的整体面积的缘故。
并且，在第1绝缘膜GI的上面，形成沿图中x方向延伸的栅极信号线GL，GT2部分与半导体层PS的一部分交叉地进行配置。该栅极信号线GL与图中下侧的、沿图中x方向延伸而形成的未图示的栅极信号线包围着该像素区域。
该栅极信号线GL，其一部分延伸到像素区域内，该延伸部GT1与上述半导体层PS的一部分交叉。该延伸部形成为薄膜晶体管TFT的栅极电极GT1。
在此，薄膜晶体管TFT的栅极电极GT采用以下构造：不仅在上述延伸部(GT1)上形成栅极电极GT，而且还在上述栅极信号线GL自身横穿半导体层PS的部分(GT2)上形成栅极电极GT。但是，本发明并不限于这样的构造，也可以是具有任何一方的构造。
该栅极信号线GL形成后，经由第1绝缘膜GI进行杂质离子的注入，在上述半导体层PS中，使除上述栅极电极GT正下方以外的区域导电化，由此，形成薄膜晶体管TFT的源极区域SD2和漏极区域SD1。
在此，该薄膜晶体管TFT，在该半导体层PS中，从栅极电极GT1、GT2的正下方的区域(沟道区域)到源极区域SD2或漏极区域SD1的区域，形成了杂质量比较小的区域、即LDD(Lightly Doped Drain，轻掺杂漏极)区域LD。这是为了避免栅极电极GT和源极区域SD2或漏极区域SD1之间的电场集中。
该栅极信号线GL只要具有耐热性的导电膜即可，可以选择例如Al、Cr、Ta、TiW等。该实施例中，作为栅极信号线GL采用了例如TiW。
另外，在第1绝缘膜GI的上面形成了电容信号线CL。该电容信号线CL与上述栅极信号线GL同层并用相同材料形成，与该栅极信号线GL平行。该电容信号线CL，与由半导体层PS形成的电容元件Cstg的一方的上述电极CT1的一部分交叉，并且，形成为形成了面积比较大的部分的图形，使得与该电极CT1的一部分充分重叠。该面积比较大的部分，构成电容元件Cstg的另一方电极CT2。该电容元件Cstg的电介质膜是第1绝缘膜GI。
在第1绝缘膜GI的上面，覆盖上述栅极信号线GL和电容信号线CL(和电容电极CT2)地形成了第2绝缘膜IN(见图6)，该第2绝缘膜IN由例如SiO2或SiN形成。
在该第2绝缘膜IN的上面，形成了沿图中y方向延伸的漏极信号线DL。该漏极信号线DL，与在图中左侧沿图中y方向延伸形成的未图示的漏极信号线DL包围该像素区域。
该漏极信号线DL可采用例如铝、以TiW为基底层的铝、以MoSi为基底层的铝。
该漏极信号线DL，与半导体层PS的漏极区域SD1重叠配置。在该漏极区域SD1部分，通过贯穿第2绝缘膜IN和第1绝缘膜GI形成的接触孔CH1与该漏极区域SD1连接。这样，漏极信号线DL的一部分具有漏极电极DT的功能。
另外，在形成上述接触孔CH1时，为了使薄膜晶体管TFT的源极区域SD2露出，形成了贯穿第2绝缘膜IN和第1绝缘膜GI形成的接触孔CH2。
该接触孔CH2，用于把在第2绝缘膜IN上形成的源极电极ST(见图6)与源极区域SD2导通。
另外，如图6所示，也可以使源极电极ST的一部分延伸到与电容元件Cstg的另一方电极CT2重叠的区域，作为电极CT3。由电极CT2、第2绝缘膜IN、电极CT3形成第2电容元件。
另外，在第2绝缘膜IN的上面，覆盖源极电极ST地形成未图示的层间绝缘膜(第3绝缘膜)，在第3绝缘膜上，形成未图示的像素电极。在第3绝缘膜上形成未图示的接触孔，连接像素电极与源极电极ST。
这样，来自漏极信号线DL的图像信号，经由由来自栅极信号线GL的扫描信号驱动的薄膜晶体管TFT，被提供给该像素电极。这时，上述电容元件Cstg使该图像信号在像素电极上蓄积比较长的时间。
[制造方法]
图3A～图3F、图4A～图4E、图5A～图5C是表示图2所示的液晶显示装置的制造方法的一个实施例的工序图，各工序的图表示沿着图2的A-A′线的剖面。各工序的顺序，按照图3A～图3F、图4A～图4E、图5A～图5C的顺序。
下面，按工序的顺序进行说明。
工序1.(图3A)
准备由例如玻璃构成的基板101，在其一方的表面(液晶侧的面)，用例如等离子体CVD法依次层叠形成氮化硅膜(SiN)102、氧化硅膜(SiO2)103、非晶硅(a-Si)层104。
在此，由玻璃构成的基板101相当于图2所示的透明基板SUB1，氮化硅膜(SiN)102、硅氧化膜(SiO2)103相当于图6所示的基底层GW。
工序2.(图3B)
通过实施热处理，使上述非晶硅(a-Si)104中含的氢脱离，然后，用例如准分子激光退火(ELA)装置使上述非晶硅(a-Si)104结晶化，由此，形成多晶硅(poly-Si)层116。再利用使用了光刻技术的选择刻蚀方法，把该多晶硅(poly-Si)层116形成为岛状。
这样形成的多晶硅(poly-Si)层116，相当于图6所示的半导体层PS。
工序3.(图3C)
用例如等离子体CVD方法，在基板101的表面，覆盖多晶硅(poly-Si)层116地形成栅极绝缘膜105。该栅极绝缘膜105相当于图6所示的第1绝缘膜GI。
工序4.(图3D)
通过栅极绝缘膜105，对多晶硅(poly-Si)层116注入由低浓度硼(B+)构成的杂质117。该操作用于要由该多晶硅(poly-Si)层116形成的薄膜晶体管TFT的阈值控制。
工序5.(图3E)
形成光致抗蚀剂膜106，在多晶硅(poly-Si)层116的形成区域中的、相当于要形成电容电极(相当于图6的电极CT1)的区域的部分的光致抗蚀剂膜106上开孔。该光致抗蚀剂膜106的孔的轮廓，相当于图2中重叠示出的粗线框MSK。
工序6.(图3F)
以残留的光致抗蚀剂膜106为掩膜，注入由高浓度磷(P+)构成的杂质(图中用标记118表示)。该杂质通过从光致抗蚀剂膜106露出的栅极绝缘膜105，注入多晶硅(poly-Si)层116，该部分107被导电化，具有电容电极CT1的功能。
工序7.(图4A)
除去上述光致抗蚀剂膜106，使栅极绝缘膜105的表面全部露出。
工序8.(图4B)
对栅极绝缘膜105的表面进行稀氟酸处理121。该稀氟酸处理是对栅极绝缘膜105的表面进行清洗的处理。这是因为在栅极绝缘膜105的表面，在除去了光致抗蚀剂膜106后，还附着有杂质的缘故。因此，通常进行的清洗，以足以除去该杂质的短时间来进行。
但是，本实施例中的清洗，进行的时间比通常的清洗长，由此，进行相当于刻蚀的处理。因此，通过本实施例的兼作清洗的刻蚀，如图所示，该刻蚀必然具有如下特征：覆盖电容元件的电极的形成区域的栅极绝缘膜105形成得比它之外的区域的栅极绝缘膜105薄。其理由是：栅极绝缘膜105中的、在工序6进行了由高浓度磷(P+)构成的杂质的注入的部分，刻蚀速率比它之外的部分快，利用这一点，即使在进行相同时间的刻蚀的情况下，该部分的膜厚也形成得比它之外的部分薄。另外，通常进行的短时间清洗，只除去表面的极小一部分，所以，几乎不产生这样的膜厚差，膜厚差实质上为0。
在图1A～图1B中，用作为之前的工序的工序7(图1A所示)和作为本工序的工序8(图1B所示)的比较，详细地表示本实施例的栅极绝缘膜105的清洗过程。覆盖电容元件的电极的形成区域以外区域的栅极绝缘膜105的表面，只被清洗(刻蚀)了极小的深度(图中用标记125表示)，覆盖电容元件的电极的形成区域的栅极绝缘膜105的表面，也被清洗，但是其刻蚀速率大，所以好象是用另一工序刻蚀过那样，相对于其周围的表面形成了具有深度的凹陷部(图中用标记126表示)。
图1B中，标记123表示在本工序进行的清洗前的栅极绝缘膜105的表面。标记124表示在本工序进行的清洗后的栅极绝缘膜105的表面。
这样，在本工序中，利用进行了杂质的注入的部位和未注入杂质的部位的第1绝缘膜GI的刻蚀速率差，进行形成膜厚差的刻蚀，由此，也进行了表面除去，因此也起到清洗的效果。
工序9.(图4C)
用例如溅射方法，在栅极绝缘膜105的上面，形成金属层122作为导体层。该金属层122，由用于形成图2所示的栅极电极GT(GT1、GT2)(及栅极信号线GL)和电容信号线CL(及电极CT2)的材料层构成。
工序10.(图4D)
在该金属层122的上面，形成光致抗蚀剂膜110，用光刻技术在该光致抗蚀剂膜110上开孔，使上述金属层122的一部分露出。
然后，以残留的光致抗蚀剂膜110为掩膜，对从其露出的该金属层122进行刻蚀。
这时，为了用所谓的自对准在薄膜晶体管TFT部分形成LDD(Lightly Doped Drain)，该金属层122的刻蚀，一直进行到从光致抗蚀剂膜110的开口端部开始退后数μm的程度。
工序11.(图4E)
在残留上述光致抗蚀剂膜110的状态下，以该光致抗蚀剂膜110为掩膜，注入由磷(P+)构成的杂质119。这样，在薄膜晶体管TFT的形成区域，形成漏极区域和源极区域111。
与此同时，在薄膜晶体管TFT的形成区域，从栅极电极GT的正下方到上述漏极区域或源极区域111之间，形成具有数μm宽度的未注入上述杂质的区域。
工序12.(图5A)
除去上述光致抗蚀剂膜110，再注入由磷(P)构成的杂质120。这时的杂质的浓度，比上述工序11中用的杂质的浓度低，虽然上述漏极区域和源极区域111被注入杂质，但从栅极电极GT的正下方到漏极区域和源极区域111之间的区域也被注入杂质。这样，在后者的区域，形成上述LDD部112。
工序13.(图5B)
在整个区域形成例如氮化硅膜113。该氮化硅膜113相当于图6所示的第2绝缘膜IN。在该氮化硅膜113形成后，进行退火处理。这是为了激活在工序11和工序12注入的杂质。
工序14.(图5C)
设置贯穿上述保护膜113和下层的栅极绝缘膜105的孔，使薄膜晶体管TFT的漏极区域和源极区域从该孔中露出。然后，在整个区域形成金属层115，并对其进行选择刻蚀，由此，分别形成与该漏极区域电连接的漏极信号线及漏极电极、以及与源极区域电连接的源极电极。另外，使源极电极的一部分延伸，形成电极CT3。
然后，形成未图示的第3绝缘膜和像素电极等。像素电极通过形成在第3绝缘膜上的接触孔与源极电极连接。
图7A是表示在上述制造方法中，作为其特征部分的工序8(图4B)所需的时间的表。
图7A中，图中的(3F)、(4A)、(4B)、(4C)，分别相当于图3F、图4A、图4B、图4C的工序，工序8(图4B)的工序相当于(4B)。
在图中的(3F)，经过了电容部的注入后，进行光致抗蚀剂膜剥离(图中的(4A))。该光致抗蚀剂膜剥离是成批进行的，每一批有25块基板(处理基板)。这时，需要的时间是10800秒。
在下一工序(图中的(4B))中，从批内取出的各基板，一块一块地依次进行处理、输送、刻蚀、冲洗、干燥、输送各工序。分别需要30秒、60秒、60秒、60秒、10秒的时间。因此，可以确认，该工序中的时间，每一块共需要220秒这样极短的时间。另外，刻蚀的时间，设定为能充分形成第1绝缘膜GI的膜厚差的程度。
在此，把图中的(4B)所示的各工序，换算为以批为单位的所需时间时，在输送、刻蚀、冲洗、干燥、输送中，分别需要750秒、1500秒、1500秒、1500秒、250秒，共需要5500秒。
虽然刻蚀的时间比通常的清洗要长60秒，但是，由于该刻蚀兼作清洗，所以不必重新进行清洗，每次进行刻蚀工序和清洗工序所需要的输送、冲洗、干燥一次即可。因此，如后述的实施例2那样，与分别进行用于在第1绝缘膜GI上设置膜厚差的刻蚀、以及进行整个第1绝缘膜GI的清洗(4750秒+4750秒＝9500秒)的工序的情况相比，整体所需的时间大幅度缩短。
然后，接着进行图中的(4C)的金属溅射工序。
(实施例2)
图8A～图8F、图9A～图9E、图10A～图10D，表示图2所示的液晶显示装置的制造方法的另一实施例，各工序的图表示图2的A-A′线的剖面。各工序的顺序，按照图8A～图8F、图9A～图9E、图10A～图10D的顺序。
图8A～图8F、图9A～图9E、图10A～图10D中，到图8A～图8F为止的工序与到图3A～图3F为止的工序相同，到图9D、图9E、图10A～图10D为止的工序，与到图4C～图4E、图5A～图5C为止的工序相同。因此，下面，只说明图9A～图9C的工序。
工序(图9A)
在之前的工序(图8F)中，以光致抗蚀剂膜106为掩膜，对半导体层PS的形成区域中的与电容元件的电极CT1的形成区域107相当的部分，注入了由高浓度磷(P+)构成的杂质118。
在该工序(图9A)中，使该光致抗蚀剂膜106原封不动地留下来，将其作为掩膜，进行稀氟酸处理121。该稀氟酸处理是为了对栅极绝缘膜105的表面进行使该栅极绝缘膜105残留程度的选择刻蚀。
这时的刻蚀，具有其刻蚀速率比通常的栅极绝缘膜的情况快的特征。这是因为形成了在之前的工序(图8F)被注入了由高浓度磷(P+)构成的杂质118的区域的缘故。另外，由于用掩膜进行刻蚀，所以，为得到所需膜厚差的刻蚀时间，比实施例1的情况少。
工序(图9B)
除去上述光致抗蚀剂膜106，使栅极绝缘膜105的整个表面露出。在此，图11B表示上述工序(图9A)和本工序的图，表示在除去了光致抗蚀剂膜106后，与电容元件的电容电极的形成区域相当的在栅极绝缘膜105上形成的凹陷部的侧壁面的角度(相对于垂线的角度)501。
这时，该角度501比较大，换而言之，形成为具有平缓斜面的侧壁面。
标记504是凹陷部的栅极绝缘膜105，标记503是凹陷部以外区域的栅极绝缘膜105。
图11A表示实施例1的工序中的、图4B所示的工序。表示在进行了清洗后，与电容元件Cstg的电容电极的形成区域相当的在栅极绝缘膜105上形成的凹陷部的侧壁面的角度(相对于垂线的角度)502。由于对栅极绝缘膜105的整个面均匀地进行了清洗，因此，凹陷部的侧壁面的角度502比实施例2中的角度501大，形成了更平缓的斜面。这样，在其上形成膜时，对覆盖有利。但是，斜面部分所需的区域增大了。
另外，在该实施例(实施例2)的情况下，由于需要在下一工序进行清洗，所以，根据清洗的时间，有时比图中所示的凹陷部的侧壁面的角度501更大。但是，由于该清洗是在极短时间内进行的，所以，不会比实施例1的情况下的凹陷部的侧壁面的角度502大。
工序(图9C)
对露出的栅极绝缘膜105的整个表面进行稀氟酸处理121。该稀氟酸处理是为了清洗栅极绝缘膜105的表面。
即，与实施例1不同，栅极绝缘膜105表面的清洗和刻蚀，是用分开的工序分别进行的。
该工序中的清洗，因为已经形成了膜厚差，所以短时间即可。由于是短时间的清洗，所以几乎不形成因刻蚀速率差而产生的膜厚差。但是，也可以通过进行长时间的清洗，形成更大的膜厚差。
在以后的工序中，与实施例1一样，在栅极绝缘膜105上形成金属层122，进行上述的工序。
图7B是表示在上述制造方法中，作为其特征部分的工序(图9A)和工序(图9C)所需的时间的表。
图7B中，图中的(8F)、(9A)、(9B)、(9C)、(9D)分别对应于图8F、图9A、图9B、图9C、图9D的工序。
在图中的(8F)，经过了电容部的注入后，在下一工序(图中的(9A))，依次进行输送、刻蚀、冲洗、干燥、输送各工序。分别需要30秒、30秒、60秒、60秒、10秒的时间。因此，可以确认，该工序中总共需要190秒的时间。另外，刻蚀时间比实施例1短。
把各基板收容为批(25块)后，进行光致抗蚀剂膜的剥离(图中的(9B))。这时需要的时间是10800秒。
然后，从批中取出各基板，在下一工序(图中的(9C))，对各基板依次进行输送、清洗、冲洗、干燥、输送各工序，分别需要30秒、30秒、60秒、60秒、10秒的时间。因此，可以确认，该工序中的时间为每块共需要190秒。另外，清洗时间比实施例1中的刻蚀时间短。
接着，进行图中的(9D)的金属溅射工序。
另外，把图中的9(A)所示的各工序换算为每一批单位所需的时间时，输送、刻蚀、冲洗、干燥、输送分别需要750秒、750秒、1500秒、1500秒、250秒，总共需要4750秒，同样地，在图中的(9C)所示的各工序中，除了刻蚀变成为清洗外，其余都相同，总共需要4750秒。
与实施例1相比，输送、冲洗、干燥进行2次，所以，总体上时间比实施例1的情况长。但是，由于不是利用刻蚀速率的差形成膜厚差，所以，具有如下优点：即使在想将膜厚差形成得较大时，也能使最初形成的第1绝缘膜GI的膜厚比实施例1小。另外，还具有仅从刻蚀时间来看，也能比实施例1短的优点。
(实施例3)
图12是表示本发明的显示装置的另一实施例的平面图，是与图2对应的图。
与图2不同之处是电容元件的部分。即，图12所示的电容元件Cstg，形成依次层叠了一方电极CT1、第1绝缘膜GI、另一方电极CT2的结构。该一方电极CT1由半导体层PS构成，另一方电极CT2中间隔着第1绝缘膜GI与电容信号线CL形成一体。
因此，即使把上述另一方电极CT2配置在例如一方电极CT1的区域内，与该另一方电极CT2成一体的电容信号线CL，在半导体层PS的周边部(端部附近)，也必须中间隔着第1绝缘膜GI横穿半导体层PS的外轮廓部的台阶部(图中由圆C包围的部分)，这是不可避免的。
这时，该第1绝缘膜GI，在其台阶部(在半导体层PS的端部产生的台阶)，不能确保充分的膜厚，所以存在以下问题：在该部分，在一方电极CT1与另一方电极CT2之间，容易产生绝缘破坏。
因此，如图12的B-B′线的剖面图、即图13所示，在半导体层PS的外轮廓部、即电容信号线CL跨越的部分，将该第1绝缘膜GI形成得较厚，其膜厚比形成在构成上述一方电极CT1的半导体层PS上面的第1绝缘膜GI的膜厚厚。
这时，第1绝缘膜GI的上述膜厚形成得较厚的部分的膜厚的最大值，可设定为与薄膜晶体管TFT形成区域中的、形成在半导体层PS上面的第1绝缘膜GI的膜厚大致相等。
在该结构中，位于第1绝缘膜GI的膜厚形成得较厚的部分的下层的半导体层PS，与构成上述一方电极CT1的部分相比，其杂质浓度小。该结构，不会增加制造工序，是在第1绝缘膜GI上利用加大上述那样的膜厚的制造方法(后面叙述)得来的。
[制造方法]
图14A～图14F、图15A～图15E、图16A～图16C，表示图12所示的液晶显示装置的制造方法的一个实施例，各工序的图表示图12的B-B′线的剖面。各工序的顺序，按照图14A～图14F、图15A～图15E、图16A～图16C的顺序。
这些工序的不同之处只在于，在对半导体层PS的一部分进行选择性注入而形成电容元件Cstg的一方电极CT1时的掩膜MSK的开孔图形不同，其它与实施例1所示的工序(图3A～图3F、图4A～图4E、图5A～图5C)相同。因此，下面只说明掩膜的形成工序、即图14E、图14F所示的工序。
工序(图14E、图14F)
在该工序之前(图14D)，通过栅极绝缘膜105，对被该栅极绝缘膜105覆盖的半导体层PS，注入了由低浓度硼(B+)构成的杂质117。这是为了进行用半导体层PS形成的薄膜晶体管TFT的阈值控制。
在该工序(图14E、图14)中，与图3E、图3F的情况一样，在与该半导体层PS的电容元件的电极CT1的形成区域相当的部分，用光致抗蚀剂膜106形成用于选择性注入由高浓度的磷(P+)构成的杂质的掩膜。
在此，与图3E、图3F的情况中不同的是该光致抗蚀剂膜106的开孔的形状不同。该光致抗蚀剂膜106的孔的轮廓，相当于图12中重叠示出的粗线框MSK。本实施例中，把容易产生绝缘破坏的部分、即与电极CT2一体地相连并延伸到半导体层PS的形成区域以外的部分(例如电容信号线CL跨越半导体层PS的端部的部分)，用光致抗蚀剂膜106覆盖住(但是，在该光致抗蚀剂膜106的形成时刻，由于电极CT2和电容信号线CL还未形成，所以，严格地说，在形成了这些导体层的情况下，相当于覆盖跨越半导体层PS的端部的区域)。
这样，在容易产生绝缘破坏的端部，可以避免对半导体层PS注入高浓度的由磷(P+)构成的杂质，所以，在该部分不形成电极CT1。
另外，这样，变成为对该部分的栅极绝缘膜105(第1绝缘膜GI)也不注入杂质，所以，即使在如实施例1那样利用刻蚀速率差形成膜厚差、或如实施例2那样采用掩膜进行刻蚀的情况下，该部分的栅极绝缘膜105的膜厚，也比与电容元件的电极CT1重叠的部分的栅极绝缘膜105的膜厚厚。这样，不容易产生绝级破坏。
本实施例中，与实施例1一样，在后面的工序中，在除去光致抗蚀剂膜106，之后进行稀氟酸处理时，如图15B所示，能防止在容易产生绝缘破坏的半导体层PS的端部，覆盖它的栅极绝缘膜105的膜厚形成得较薄，能确保充分的膜厚，形成为从其周围的栅极绝缘膜105的表面突出来的形状。
不除去该突出部，将其原封不动地留下来，如上所述，在图15D所示的工序，在形成了例如电容信号线CL时，特别是在容易产生绝缘破坏的上述部分，可充分地确保与由半导体层PS形成的电容电极CT1之间的间隔。
另外，容易产生绝缘破坏的部分，并不限于电容信号线CL跨越半导体层PS的端部的部分，例如，在将电极CT2形成得比半导体层PS大的情况下，延伸到半导体层PS的形成区域以外的部分(跨越半导体层PS的端部的部分)，也能容易产生绝缘破坏，所以对该部分也用光致抗蚀剂膜106覆盖，由此，也能同样地应用本发明。下面说明的实施例4的情况也一样。
(实施例4)
图17A～图17F、图18A～图18E、图19A～图19D，表示图12所示的液晶显示装置的制造方法的另一实施例，各工序的图表示图12的B-B′线的剖面。各工序的顺序，按照图17A～图17F、图18A～图18E、图19A～图19D的顺序。
这些工序的不同之处只是在对半导体层PS的一部分进行选择性注入而形成电容元件Cstg的一方电极CT1时的、掩膜的开孔的图形不同，其它与实施例2所示的工序(图8A～图8F、图9A～图9E、图10A～图10D)相同。并且，掩膜的开孔的图形，与实施例3中说明的相同。
上述实施例1至实施例4，是对显示装置中的液晶显示装置进行了说明，但是，也能适用于其它的显示装置，例如有机EL显示装置。这是因为在有机EL显示装置的各像素中，也具有薄膜晶体管和电容元件。
上述各实施例可以单独使用，也可以组合起来使用。这是因为可以单独地发挥各实施例的效果，也可以相乘地发挥各实施例的效果的缘故。

Claims (10)

1.一种显示装置的制造方法，其特征在于，在基板的上面形成半导体层，在上述半导体层的上面形成绝缘膜，
使用覆盖第1区域并使第2区域露出的掩膜，通过上述绝缘膜对上述第2区域的上述半导体层进行杂质的注入，
在将上述掩膜除去后，对上述第1区域和第2区域的上述绝缘膜的表面进行刻蚀，刻蚀到残留上述第2区域的上述绝缘膜的程度，由此，使上述第2区域的绝缘膜的膜厚比上述第1区域的绝缘膜的膜厚薄。
2.如权利要求1所述的显示装置的制造方法，其特征在于，将上述第1区域的绝缘膜用作薄膜晶体管的栅极绝缘膜、将上述第2区域的绝缘膜用作电容元件的电介质膜地形成上述薄膜晶体管和上述电容元件。
3.一种显示装置的制造方法，其特征在于，在基板的上面形成半导体层，在上述半导体层的上面形成绝缘膜，
使用覆盖第1区域并使第2区域露出的掩膜，通过上述绝缘膜对上述第2区域的上述半导体层进行杂质的注入，
在残留着上述掩膜的状态下，对上述第2区域的上述绝缘膜的表面进行刻蚀，刻蚀到残留上述第2区域的绝缘膜的程度，由此，使上述第2区域的绝缘膜的膜厚比上述第1区域的绝缘膜的膜厚薄；
在除去了上述掩膜后，清洗上述第1区域和上述第2区域的上述绝缘膜的表面。
4.如权利要求3所述的显示装置的制造方法，其特征在于，将上述第1区域的绝缘膜用作薄膜晶体管的栅极绝缘膜、将上述第2区域的绝缘膜用作电容元件的电介质膜地形成上述薄膜晶体管和上述电容元件。
5.一种显示装置，具有构成为以半导体层的导电化了的部分为一方电极、以覆盖上述半导体层的绝缘膜为电介质膜、以形成在上述绝缘膜上并且具有与上述一方电极重叠的部分的导体层为另一方电极的电容元件，其特征在于，
上述半导体层，与重叠在上述一方电极上的部分的导体层一体地连接，并且，从上述半层体层的形成区域内一直延伸到上述半导体层的形成区域外，并具有在上述绝缘膜上形成的延伸部分；
上述绝缘膜，在与上述半导体层和上述导体层的延伸部分的双方重叠的区域，其膜厚形成得比与上述一方电极重叠的部分的上述绝缘膜的膜厚厚。
6.如权利要求5所述的显示装置，其特征在于，上述半导体层，在与从上述半导体层的形成区域内延伸到上述半导体层的形成区域外的上述导体层的延伸部分重叠的区域，其杂质浓度比构成上述一方电极的部分的杂质浓度小。
7.如权利要求5所述的显示装置，其特征在于，上述导体层的上述延伸部分，是对上述另一方电极施加电位的布线层。
8.一种显示装置，在被绝缘膜覆盖了的半导体层的区域具有第1区域和第2区域，包括：在上述第1区域的部分，以在其上面形成的上述绝缘膜为栅极绝缘膜的薄膜晶体管；以及在上述第2区域的部分，以在其上面形成的上绝缘膜为电介质膜的电容元件；其特征在于，
上述电容元件，在上述半导体层的上述第2区域掺杂杂质构成一方电极，将在上述第2区域上的上述绝缘膜的上面形成的导体层构成为另一方电极，上述另一方电极形成为与从上述半导体层的形成区域外开始延伸的布线层连接；
在上述半导体层中的至少与上述布线层重叠的区域，具有第3区域，该第3区域的杂质浓度比构成上述一方电极的上述第2区域的杂质浓度小；
上述第2区域的上述绝缘膜，其膜厚小于上述第1区域和上述第3区域上的上述绝缘膜。
9.如权利要求1、2、3、4中任一项所述的显示装置的制造方法，其特征在于，上述显示装置是液晶显示装置。
10.如权利要求5、6、8中任一项所述的显示装置，其特征在于，上述显示装置是液晶显示装置。
CNB2005100589159A 2004-03-25 2005-03-24 显示装置及其制造方法 Active CN100462821C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP088233/2004 2004-03-25
JP2004088233A JP4441299B2 (ja) 2004-03-25 2004-03-25 表示装置の製造方法

Publications (2)

Publication Number Publication Date
CN1673815A true CN1673815A (zh) 2005-09-28
CN100462821C CN100462821C (zh) 2009-02-18

Family

ID=34988720

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100589159A Active CN100462821C (zh) 2004-03-25 2005-03-24 显示装置及其制造方法

Country Status (3)

Country Link
US (2) US7407853B2 (zh)
JP (1) JP4441299B2 (zh)
CN (1) CN100462821C (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5005302B2 (ja) 2006-09-19 2012-08-22 株式会社ジャパンディスプレイイースト 表示装置の製造方法
JP5090708B2 (ja) * 2006-10-20 2012-12-05 株式会社ジャパンディスプレイイースト 画像表示装置とその製造方法
JP5044273B2 (ja) * 2007-04-27 2012-10-10 三菱電機株式会社 薄膜トランジスタアレイ基板、その製造方法、及び表示装置
JP2010262006A (ja) * 2009-04-30 2010-11-18 Sony Corp 表示装置、表示装置の製造方法、半導体装置、および電子機器
TWI449004B (zh) 2010-08-30 2014-08-11 Au Optronics Corp 畫素結構及其製造方法
JPWO2012124690A1 (ja) * 2011-03-15 2014-07-24 シャープ株式会社 アクティブマトリクス基板およびアクティブマトリクス基板の製造方法
CN102655089B (zh) * 2011-11-18 2015-08-12 京东方科技集团股份有限公司 一种低温多晶硅薄膜的制作方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4466177A (en) * 1983-06-30 1984-08-21 International Business Machines Corporation Storage capacitor optimization for one device FET dynamic RAM cell
JPS6014462A (ja) * 1983-07-05 1985-01-25 Oki Electric Ind Co Ltd 半導体メモリ素子
JPS61114570A (ja) * 1984-11-09 1986-06-02 Nec Corp 半導体集積回路の製造方法
US4652334A (en) * 1986-03-06 1987-03-24 General Motors Corporation Method for patterning silicon dioxide with high resolution in three dimensions
JPH06175154A (ja) 1992-12-03 1994-06-24 Seiko Epson Corp 液晶表示装置の製造方法
US5393686A (en) * 1994-08-29 1995-02-28 Taiwan Semiconductor Manufacturing Company Method of forming gate oxide by TLC gettering clean
JPH10303372A (ja) * 1997-01-31 1998-11-13 Sanyo Electric Co Ltd 半導体集積回路およびその製造方法
US6136686A (en) * 1997-07-18 2000-10-24 International Business Machines Corporation Fabrication of interconnects with two different thicknesses
DE69942442D1 (de) * 1999-01-11 2010-07-15 Semiconductor Energy Lab Halbleiteranordnung mit Treiber-TFT und Pixel-TFT auf einem Substrat
US6180976B1 (en) * 1999-02-02 2001-01-30 Conexant Systems, Inc. Thin-film capacitors and methods for forming the same
JP4400027B2 (ja) * 2002-07-11 2010-01-20 セイコーエプソン株式会社 半透過・反射型電気光学装置、およびそれを用いた電子機器
TWI251348B (en) * 2004-04-13 2006-03-11 Toppoly Optoelectronics Corp Thin film transistor and its manufacturing method

Also Published As

Publication number Publication date
US20050211983A1 (en) 2005-09-29
US7407853B2 (en) 2008-08-05
JP2005274984A (ja) 2005-10-06
CN100462821C (zh) 2009-02-18
US20080296583A1 (en) 2008-12-04
JP4441299B2 (ja) 2010-03-31

Similar Documents

Publication Publication Date Title
CN1523413A (zh) 显示装置
CN1293647C (zh) 半导体器件及其制造方法
CN1206737C (zh) 半导体器件及其制造方法
CN1218403C (zh) 半导体装置
CN1776513A (zh) 薄膜晶体管阵列面板及其制造方法
CN1320599C (zh) 制造半导体器件的方法
CN1786801A (zh) 薄膜晶体管阵列面板及其制造方法
CN1881618A (zh) 便携式信息终端
CN1612351A (zh) 半导体器件以及制造该器件的方法
CN1725511A (zh) 半导体器件及其制造方法
CN1729719A (zh) 显示装置和显示装置的制作方法
CN1462481A (zh) 薄膜晶体管及有源矩阵型显示装置及其制造方法
CN1862826A (zh) 电介质隔离型半导体装置及其制造方法
CN1871711A (zh) 显示器件及其制造方法,以及电视接收机
CN1196200C (zh) 半导体装置的制造方法
CN1168148C (zh) 制造半导体装置和液晶显示装置的方法
CN1869796A (zh) 液晶显示装置
CN1808709A (zh) 薄膜晶体管阵列面板及其制造方法
CN1465093A (zh) 半导体薄膜及半导体装置的制造方法、半导体装置、集成电路、电光学装置及电子机器
CN1771595A (zh) 接触部分及制备方法、薄膜晶体管阵列面板及制备方法
CN1653508A (zh) 基片、具有该基片的液晶显示器及其制造方法
CN1151405C (zh) 薄膜晶体管液晶显示器及其制造方法
CN1673815A (zh) 显示装置及其制造方法
CN1601360A (zh) 薄膜晶体管电路器件及其制造方法、以及液晶显示设备
CN1674284A (zh) 电子器件和该电子器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: IPS ALPHA SUPPORT CO., LTD.

Owner name: PANASONIC LCD CO., LTD.

Free format text: FORMER OWNER: IPS ALPHA SUPPORT CO., LTD.

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20110916

Address after: Chiba County, Japan

Co-patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Patentee after: Hitachi Displays, Ltd.

Address before: Chiba County, Japan

Co-patentee before: IPS pioneer support society

Patentee before: Hitachi Displays, Ltd.

Effective date of registration: 20110916

Address after: Chiba County, Japan

Co-patentee after: IPS Pioneer Support Society

Patentee after: Hitachi Displays, Ltd.

Address before: Chiba County, Japan

Patentee before: Hitachi Displays, Ltd.

C56 Change in the name or address of the patentee
CP03 Change of name, title or address

Address after: Chiba County, Japan

Co-patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Patentee after: Hitachi Displays, Ltd.

Address before: Chiba County, Japan

Co-patentee before: Panasonic Liquid Crystal Display Co.,Ltd.

Patentee before: Hitachi Displays, Ltd.

C56 Change in the name or address of the patentee

Owner name: JAPAN DISPLAY, INC.

Free format text: FORMER NAME: APAN DISPLAY EAST, INC.

Owner name: APAN DISPLAY EAST, INC.

Free format text: FORMER NAME: HITACHI DISPLAY CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Chiba County, Japan

Patentee after: Japan Display East Inc.

Patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Address before: Chiba County, Japan

Patentee before: Hitachi Displays, Ltd.

Patentee before: Panasonic Liquid Crystal Display Co.,Ltd.

CP03 Change of name, title or address

Address after: Tokyo port xixinqiao Japan three chome 7 No. 1

Patentee after: JAPAN DISPLAY Inc.

Patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Address before: Chiba County, Japan

Patentee before: Japan Display East Inc.

Patentee before: Panasonic Liquid Crystal Display Co.,Ltd.

EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20050928

Assignee: BOE TECHNOLOGY GROUP Co.,Ltd.

Assignor: JAPAN DISPLAY Inc.|Panasonic Liquid Crystal Display Co.,Ltd.

Contract record no.: 2013990000688

Denomination of invention: Ion illuminating display device and mfg. method

Granted publication date: 20090218

License type: Common License

Record date: 20131016

LICC Enforcement, change and cancellation of record of contracts on the licence for exploitation of a patent or utility model
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20231212

Address after: Tokyo, Japan

Patentee after: JAPAN DISPLAY Inc.

Patentee after: PANASONIC INTELLECTUAL PROPERTY CORPORATION OF AMERICA

Address before: Tokyo port xixinqiao Japan three chome 7 No. 1

Patentee before: JAPAN DISPLAY Inc.

Patentee before: Panasonic Liquid Crystal Display Co.,Ltd.