CN1168148C - 制造半导体装置和液晶显示装置的方法 - Google Patents

制造半导体装置和液晶显示装置的方法 Download PDF

Info

Publication number
CN1168148C
CN1168148C CNB001355686A CN00135568A CN1168148C CN 1168148 C CN1168148 C CN 1168148C CN B001355686 A CNB001355686 A CN B001355686A CN 00135568 A CN00135568 A CN 00135568A CN 1168148 C CN1168148 C CN 1168148C
Authority
CN
China
Prior art keywords
mentioned
film
tft
sidewall
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB001355686A
Other languages
English (en)
Other versions
CN1300103A (zh
Inventor
林正美
郎
村井一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Mitsubishi Electric Corp
Original Assignee
Seiko Epson Corp
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp, Mitsubishi Electric Corp filed Critical Seiko Epson Corp
Publication of CN1300103A publication Critical patent/CN1300103A/zh
Application granted granted Critical
Publication of CN1168148C publication Critical patent/CN1168148C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L2029/7863—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with an LDD consisting of more than one lightly doped zone or having a non-homogeneous dopant distribution, e.g. graded LDD

Abstract

提供具有高可靠性的半导体装置、液晶显示装置和它们的制造方法。该半导体装置包括：基板、半导体层、栅极绝缘膜和栅极电极。半导体层包括在基板的主面上形成且中间夹着沟道区而邻接的源和漏区。栅极绝缘膜在沟道区上形成。栅极电极在栅极绝缘膜上形成，并具有侧壁。栅极绝缘膜7a含有延长部分。源和漏区含有在离开延长部分的侧壁的半导体层的区域内形成的高浓度杂质区和比该高浓度杂质区杂质浓度低的低浓度杂质区。

Description

制造半导体装置和液晶显示装置的方法
本发明涉及半导体装置、液晶显示装置、半导体装置的制造方法和液晶显示装置的制造方法，更具体地，涉及含有具有LDD(LightlyDoped Drain，轻掺杂漏区)构造的场效应晶体管的半导体装置、液晶显示装置、半导体装置的制造方法和液晶显示装置的制造方法。
以前，作为液晶显示装置之一，人们熟知利用在玻璃基板上形成的薄膜场效应晶体管的液晶显示装置。图47示出了这样的液晶显示装置中的已形成了薄膜场效应晶体管玻璃基板。图47的剖面示意图示出了现有的液晶显示装置。参看图47说明液晶显示装置。
参看图47，在液晶显示装置中，在玻璃基板101的驱动区域内形成n型场效应晶体管119和p型场效应晶体管120。此外，在显示区域内形成电容121和象素用薄膜场效应晶体管122。
在驱动电路区域内，在玻璃基板101上形成基底膜102。作为该基底膜使用硅氧化膜。在基底膜102上，用同一半导体膜形成n+型杂质区103a、103b和n-型杂质区104a、104b和沟道区106a。在沟道区106a上形成栅极绝缘膜107a。在栅极绝缘膜107a上形成栅极电极108a。用n+型杂质区103a、103b和n-型杂质区104a、104b构成源/漏区。由该n+型杂质区103a、103b和n-型杂质区104a、104b和沟道区106a和栅极绝缘膜107a和栅极电极108a构成n型薄膜场效应晶体管119。
此外，在基底膜102上，用同一半导体膜形成p型杂质区105a、105b和沟道区106b。在沟道区106b上形成栅极绝缘膜107b。在栅极绝缘膜107b上形成栅极电极108b。由该p型杂质区105a、105b和沟道区106b和栅极绝缘膜107b和栅极电极108b形成p型薄膜场效应晶体管120。在该n型薄膜场效应晶体管119和p型薄膜场效应晶体管120上形成层间绝缘膜110。在位于n+型杂质区103a、103b和p型杂质区105a、105b上的区域内，在层间绝缘膜110上形成接触孔111a～111d。从接触孔111a～111d的内部一直延伸到层间绝缘膜110的上部表面上那样地形成金属布线112a～112d。在金属布线112a～112d上形成钝化膜(未画出来)。在钝化膜上形成平坦化膜113。
在显示象素区域中，在基底膜102上形成电容电极109。在电容电极109上中间夹着作为电介质膜的绝缘膜107e形成另一个电容电极108e。由该电容电极109、108e和绝缘膜107e构成电容121。使之以与电容电极109邻接的方式在基底膜102上形成作为导电区的n+型杂质区103c。此外，在基底膜102上，用同一半导体膜形成n+型杂质区103d～103f和n-型杂质区104d～104g和沟道区106c、106d。在沟道区106c、106d上分别形成栅极绝缘膜107c、107d。在栅极绝缘膜107c、107d上分别形成栅极电极108c、108d。如上所述，由n+型杂质区103d～103f和n型杂质区104d～104g和沟道区106c和栅极绝缘膜107c和栅极电极108c构成一个薄膜场效应晶体管。此外，由n+型杂质区103d～103f和n-型杂质区104d～104g和沟道区106d和栅极绝缘膜107d和栅极电极108d构成另一个薄膜场效应晶体管。象素用薄膜场效应晶体管122含有该2个薄膜场效应晶体管。
在电容121和象素用薄膜场效应晶体管122上，形成层间绝缘膜110。在位于n+型杂质区103c、103d、103f上的区域内，在层间绝缘膜110上形成接触孔111e～111g。从接触孔111e～111g的内部一直延伸到层间绝缘膜110的上部表面上那样地形成金属布线112e、112f。在金属布线112e、112f上形成钝化膜(未画出来)。在钝化膜上形成平坦化膜113。在位于金属布线112e上的区域内，在平坦化膜113和钝化膜上形成接触孔114。使之从接触孔114的内部一直延伸到平坦化膜113是上部表面上那样地形成使用ITO等的象素电极115。
图48～51是用来说明图47所示的液晶显示装置的制造方法的剖面示意图。参看图48～51，说明液晶显示装置的制造方法。
首先，在玻璃基板101上形成硅氧化膜等的基底膜102。在该基底膜102上形成无定形硅膜。采用用激光等使该无定形硅膜退火的办法，形成多晶硅膜。在该多晶硅膜上形成光刻胶膜。采用对该光刻胶膜进行暴光和显影处理的办法，形成沟道图形。然后采用以已形成了该沟道图形的光刻胶膜为掩模刻蚀多晶硅膜的办法，形成多晶硅膜120a～127c(参看图48)和应当成为电容电极的多晶硅膜。然后除去光刻胶膜。采用向应当成为电容电极的多晶硅膜内注入导电性杂质的办法，形成导电体膜128(参看图48)。在多晶硅膜120a～127c和导电体膜128上形成将成为栅极绝缘膜的绝缘膜。在该绝缘膜上形成导电体膜。在该导电体膜上形成光刻胶膜。采用进行暴光显影处理的办法，在光刻胶膜上形成栅极图形。以已形成了该栅极图形的光刻胶膜为掩模，采用进行湿法刻蚀的办法，形成栅极电极108a～108d(参看图48)和电容电极108e(参看图48)。然后除去光刻胶膜。接着，采用以栅极电极108a～108d和电容电极108e为掩模刻蚀绝缘膜的办法，形成栅极绝缘膜107a～107d(参看图48)和作为电介质膜的绝缘膜107e(参看图48)。经这样处理后，就会得到图48那样的构造。
然后，如图49所示，把光刻胶膜130b形成为使得把应当形成p型薄膜场效应晶体管120(参看图47)的区域覆盖起来，同时，形成将成为用来形成n+型杂质区103a～103f的掩模的光刻胶膜130a、130c、130d。接着，向多晶硅膜127a～127c(参看图48)的规定的区域内注入作为杂质离子的磷(P)离子133。由此，形成n+型杂质区103d～103f。然后除去光刻胶膜103a～103f。
其次，如图50所示，采用在不存在光刻胶膜的状态下向规定的区域内注入磷离子134的办法，形成n+型杂质区104a、104b、104d～104g。
其次，如图51所示，在应当形成p型薄膜场效应晶体管120(参看图47)的区域以外的区域内形成光刻胶膜135a～135c。接着，采用以栅极电极108b为掩模，注入硼(B)离子136的办法，形成p型杂质区105a、105b和沟道区106b。然后除去光刻胶膜135a～135c。
之后，形成层间绝缘膜110(参看图47)。在该层间绝缘膜110上形成光刻胶图形。采用以该光刻胶图形为掩模，用刻蚀法部分地除去层间绝缘膜110的办法，形成接触孔111a～111g(参看图47)。然后除去光刻胶图形。接着，在实施了清洗工序之后，把应当成为金属布线112a～112f的金属层形成为使得从接触孔111a～111g的内部一直延伸到到层间绝缘膜110的上部表面上。在该金属层上形成光刻胶图形。采用以该光刻胶图形为掩模进行湿法刻蚀的办法部分地除去金属膜。由此，形成金属布线112a～112f(参看图47)。然后除去光刻胶膜。在金属布线112a～112f上形成钝化膜113(参看图470。在使钝化膜113的上表面平坦化之后，在该钝化膜113上形成接触孔114(参看图47)。把透明性导电膜形成为使得从接触孔114的内部一直延伸到钝化膜113的上部表面上。在该透明性导电膜上，形成已形成了象素图形的光刻胶膜。采用以该光刻胶膜为掩模，借助于湿法刻蚀，部分地除去透明性导电膜的办法，形成象素电极115(参看图47)。然后除去光刻胶膜。
由此，就可以得到图47所示的液晶显示装置。
在上述的现有液晶显示装置的制造方法中，存在着以下所述的问题。就是说，在图49所示的工序中，例如当着眼于应当形成n型薄膜场效应晶体管119(参看图47)的区域时，结果就变成为取决于光刻胶膜130a和栅极电极108a之间的相对位置，所形成的n+型杂质区104a、104b(参看图50)的位置和大小将发生变化。参看图52和图53更为详细地说明这一点。
图52和图53是用来说明现有技术的问题的示意图，是图49所示的工序中的已形成了光刻胶膜130a的区域的局部扩大剖面示意图。
参看图52，在栅极电极108a和光刻胶膜130a之间的相对位置关系偏离设定关系(光刻胶膜130a的位置向左右不论哪一方偏离开来)的情况下，最终形成的n+型杂质区104a、104b的各自的大小，将如图52所示的那样地变化。这样一来，由于在左右的n+型杂质区104a、104b的大小不一样的情况下，所形成的n薄膜场效应晶体管119的电学特性从设计值进行变动，故从结果上说就存在着使液晶显示装置的可靠性降低的问题。
此外，如图53所示，对于必要的n+型杂质区104a、104b的宽度W0，在栅极电极108a的侧壁与光刻胶膜130a的侧壁之间的距离W1变小这样的情况下，从结果上看，n+型杂质区104a、104b的宽度也将变得比设计值小，结果，n型薄膜场效应晶体管的电学特性变得与设计值不同。其结果是，与上述情况一样，存在着所形成的液晶显示装置的可靠性降低的问题。
此外，在形成薄膜场效应晶体管时，如图54所示，也可以考虑进行这样的工序：在应当成为栅极绝缘膜的绝缘膜137一直延伸到n+型杂质区103a、103b上的状态下，注入用来形成n+型杂质区103a、103b的磷离子133而无须除去应当成为栅极绝缘膜的绝缘膜137。在这里，图54是用来说明现有技术的问题的另一个示意图。但是，在实施这样的工序的情况下，也会发生与上所说的问题同样的问题。再有，在象这样地残存有绝缘膜137的状态下，由于磷离子133必须透过绝缘膜137到达应当形成n+型杂质区103a、103b的区域，由于必须使磷离子133的注入能变成为更大，故有时候光刻胶膜130a会因该磷离子的注入而变质。象这样地变质的光刻胶膜130a，即便是在该光刻胶膜130a的除去工序中，有时候也会部分地残存下来而不能除去。在象这样地残存有光刻胶膜130a的情况下，将变成为在然后的工序中由于残存有光刻胶膜130a而不能形成规定的构造的这种不合格的原因，结果变成为使液晶显示装置的可靠性降低，同时还使生产成品率降低。
本发明就是为解决这样的课题而提出的，本发明的目的之一在于提供具有高的可靠性的半导体装置及其制造方法。
本发明的另一个目的在于提供具有高的可靠性的液晶显示装置及其制造方法。
本发明的一个方面的半导体装置，具备基板、半导体膜、栅极绝缘膜和栅极电极。半导体膜包括在基板的主面上形成中间存在着沟道区地邻接的源和漏区。栅极绝缘膜在沟道区上形成。栅极电极在栅极绝缘膜上形成，具有侧壁。栅极绝缘膜包括具有位于栅极电极的侧壁的外侧的侧壁的延长部分。源和漏区的一方包括高浓度杂质区和比该高浓度杂质区杂质浓度相对地低的低浓度杂质区。高浓度杂质区，在离开延长部分的侧壁的半导体膜的区域内形成。低浓度杂质区在位于延长部分的下边的半导体膜的区域内形成。
此外，在本发明的一个方面的半导体装置中，源和漏区这两方，理想的是分别具有高浓度杂质区和低浓度杂质区。
如果这样，则如在后述的制造方法中所示，就可以以延长部分为掩模来决定低浓度杂质区的位置。因此，该延长部分的大小(宽度)如在后述的制造方法中所示，就可以采用用湿法刻蚀部分地除去栅极电极的办法来决定。因此，由于该湿法刻蚀的位置精度比现有技术为形成低浓度杂质区所使用的照相制版加工技术中的位置精度充分地高，故可以提高低浓度杂质区的位置精度。为此，可以提高所要形成的场效应晶体管的低浓度杂质区的位置精度。其结果是可以提高场效应晶体管的可靠性。
此外，在把层间绝缘膜等形成为使得从栅极电极上一直延伸到含有源和漏区的半导体膜上为止的情况下，在栅极电极和栅极绝缘膜的侧壁与半导体膜的上部表面之间的接触部分(拐角部分)处，易于形成空隙等。特别是在栅极电极与栅极绝缘膜的侧壁大体上位于同一平面上，栅极电极和栅极绝缘膜形成一个台阶的情况下，这种倾向很强。但是，在本发明中，由于在若是该现有技术的话，最容易形成空隙的拐角部分上已经形成了栅极绝缘膜的延长部分，故可以降低形成上述那样的空隙的可能性。
此外，由于如上所述可以防止在栅极电极和栅极绝缘膜的侧壁与半导体膜的上部表面之间的拐角部分处空隙的形成，故可以防止起因于这样的空隙而剥离层间绝缘膜等的问题的发生。其结果是，由于可以防止这样的层间绝缘膜的剥离所伴随的半导体装置的损伤或动作不合格的发生，故可以提高半导体装置的可靠性。
在上述一个方面的半导体装置中，理想的是把延长部分的侧壁形成为对于基板的主表面进行倾斜。
在这种情况下，就如后述的制造方法中所示，对于低浓度杂质区中的杂质浓度，可以形成与延长部分的侧壁的倾斜对应的那种浓度分布。其结果是，可以更为有效地防止低浓度杂质区中的电场集中的发生。
此外，通过把延长部分的侧壁形成为使得进行倾斜，在把层间绝缘膜等形成为使得从栅极电极的侧壁一直延伸到半导体膜的上部表面上时，可以进一步提高该层间绝缘膜等的覆盖性。
在上述一个方面的半导体装置中，栅极绝缘膜理想的是含有从延长部分的侧壁一直延伸到高浓度杂质区上的绝缘膜部分，理想的是绝缘膜部分的厚度比栅极绝缘膜的延长部分的厚度还薄。
在这种情况下，由于该绝缘膜部分起着保护膜的作用，故通过存在绝缘膜部分，就可以有效地防止源和漏区被杂质金属等污染。其结果是，由于可以确实地防止起因于源和漏区被杂质金属等污染的半导体装置的电学特性的变化等，故可以进一步提高半导体装置的可靠性。
本发明的另一个方面的液晶显示装置，具备上述一个方面的半导体装置。
在这种情况下，由于可以把具有高的可靠性的半导体装置形成为液晶显示装置的驱动电路区或显示象素区等中的半导体装置，故可以提高液晶显示装置的画面显示特性的均一性。其结果是，可以提高液晶显示装置的显示特性。
在本发明的再一个方面的半导体装置的制造方法中，在基板上形成半导体膜。在该半导体膜上形成绝缘膜。在绝缘膜上形成导电体膜。在导电体膜上形成具有侧壁的光刻胶膜。通过以光刻胶膜为掩模，用刻蚀法部分地除去导电体膜，在从光刻胶膜的侧壁往内的内侧形成具有侧壁的栅极电极。通过以光刻胶膜为掩模用刻蚀法部分地除去绝缘膜，形成栅极绝缘膜，该栅极绝缘膜含有具有位于从栅极电极的侧壁往外的外侧的侧壁的延长部分。通过以光刻胶膜为掩模，向半导体膜内注入杂质，在离开延长部分的侧壁的半导体膜的区域内形成源和漏区的一方的高浓度杂质区。这时，也可以在源和漏区的每一区域中形成高浓度杂质区。然后，除去光刻胶膜。在除去光刻胶膜的工序之后，通过以栅极电极为掩模向半导体膜内注入杂质，在位于延长部分下边的半导体膜的区域内，形成比高浓度杂质区杂质浓度相对地低的源和漏区的一方的低浓度杂质区。这时，也可以在源和漏区的每一个区域中形成低浓度杂质区。
在这里，在形成栅极电极的工序中从光刻胶膜的侧壁的位置到栅极电极的侧壁的位置的距离(栅极电极的侧壁的后退量)与栅极绝缘膜的延长部分从栅极电极的侧壁向外侧延长的部分的大小(宽度)对应。因此，该栅极电极的后退量可以用各向同性刻蚀以高的精度进行控制。为此，可以用高的精度决定栅极绝缘膜的延长部分的大小(宽度)。因此，低浓度杂质区，由于是以栅极电极为掩模形成的，故与该延长部分的侧壁与栅极电极的侧壁之间的距离(延长部分的宽度)，就是说与要形成低浓度杂质区的区域的宽度大体上相等。其结果是，与现有技术的把光刻胶膜用做掩模的情况下比较，也可以提低浓度杂质区的尺寸精度。为此，可以确实地防止所要形成的场效应晶体管的电学特性起因于低浓度杂质区的尺寸的变动而变动的事态。结果，可以提高半导体装置的可靠性。
此外，作为形成高浓度杂质区时的掩模，由于可以沿用在形成栅极电极时使用的光刻胶膜，故与现有技术的为了形成该高浓度杂质区重新形成作为掩模使用的光刻胶膜的情况比较，可以简化工序。
在本发明的另外一个方面的半导体装置的制造方法中，在基板上形成半导体膜。在半导体膜上形成绝缘膜。在绝缘膜上形成导电体膜。在导电体膜上形成具有侧壁的光刻胶膜。通过以光刻胶膜为掩模，用刻蚀法部分地除去导电体膜，在从光刻胶膜的侧壁往内的内侧形成具有侧壁的栅极电极。通过以光刻胶膜为掩模用刻蚀法部分地除去绝缘膜，形成栅极绝缘膜，该栅极绝缘膜含有具有位于从栅极电极的侧壁往外的外侧的侧壁的延长部分。通过以光刻胶膜为掩模，向半导体膜内注入杂质，在离开延长部分的侧壁的半导体膜的区域内形成源和漏区的一方的高浓度杂质区。这时，也可以在源和漏区的每一区域中形成高浓度杂质区。然后，通过以栅极电极为掩模向半导体膜内注入杂质，在位于延长部分下边的半导体膜的区域内，形成比高浓度杂质区杂质浓度相对地低的源和漏区的一方的低浓度杂质区。这时，也可以在源和漏区的每一个区域中形成低浓度杂质区。
这样的话，与上述再一个方面的半导体装置的制造方法一样，可以以良好的精度决定从栅极电极的侧壁向外侧延长的栅极绝缘膜的延长部分的尺寸。而且，由于低浓度杂质区的宽度，与从栅极电极的侧壁向外侧延长的栅极绝缘膜的延长部分的宽度对应，故可以以良好的精度决定低浓度杂质区的宽度。为此，可以确防止含有低浓度杂质区的场效应晶体管等的半导体装置的电学特性起因于低浓度杂质区的尺寸的变动而变动的问题的发生。结果，可以提高半导体装置的可靠性。
此外，由于作为形成高浓度杂质区时的掩模使用栅极绝缘膜，故不需要象现有技术那样，形成用来在形成高浓度杂质区时作为掩模使用的光刻胶膜。结果，可以简化半导体装置的制造工序。
此外，在形成高浓度杂质区和低浓度杂质区时，由于不把光刻胶膜作为掩模使用，故作为掩模使用的光刻胶膜不会因受到杂质的注入而变质。为此，可以防止因残存有变质光刻胶膜而得不到规定的构造，使生产成品率降低这样的问题的发生。
在上述另外一个方面的半导体装置的制造方法中，理想的是同时进行高浓度杂质区形成工序和低浓度杂质区形成工序。
在这种情况下，可以进一步简化半导体装置的制造工序。
在上述再一个方面或另外一个方面的半导体装置的制造方法中，在形成栅极绝缘膜的工序中，在应当成为高浓度杂质区的半导体膜上，理想的是残存有具有栅极绝缘膜的延长部分的厚度还薄的厚度的绝缘膜部分。
在这种情况下，为了防止杂质金属等的杂质侵入到高浓度杂质区中去，作为保护膜可以利用绝缘膜部分。为此，可以确实地防止起因于在高浓度杂质区内存在这样的杂质金属而使半导体装置的电学特性发生变动的问题的发生。结果，可以进一步提高半导体膜的可靠性。
在上述再一个方面或另外一个方面的半导体装置的制造方法中，向低浓度杂质区和高浓度杂质区中注入的杂质，理想的是n型导电性杂质，理想的是由栅极电极和栅极绝缘膜以及源和漏区构成n型薄膜场效应晶体管。理想的是还要具备在形成n型薄膜场效应晶体管的栅极电极的工序之前实施的形成p型薄膜场效应晶体管的工序。在形成p型薄膜场效应晶体管的工序中，理想的是在导电体膜上形成光刻胶膜。通过以光刻胶膜为掩模部分地除去导电体膜，形成p型薄膜场效应晶体管的栅极电极的同时，在应当形成n型薄膜场效应晶体管的区域上要残存有导电体膜。通过以在应当形成p型薄膜场效应晶体管和n型薄膜场效应晶体管的区域上残存的导电体膜为掩模，向半导体膜内注入p型导电性杂质，形成p型薄膜场效应晶体管的源和漏区的一方。这时，也可以形成源和漏区两方。
在这里，当考虑先形成n型薄膜场效应晶体管，然后再形成p型薄膜场效应晶体管的情况时，在进行形成p型薄膜场效应晶体管的源和漏区的一方的工序时，必须把光刻胶膜形成为使得把已形成的n型薄膜场效应晶体管覆盖起来。这是因为要防止n型薄膜场效应晶体管的电学特性因所注入的p型导电性杂质而变化的缘故。但是，如上所述，当先形成p型薄膜场效应晶体管的情况下，由于在注入p型导电性杂质时，在应当形成n型薄膜场效应晶体管的区域上已经残存有导电体膜，并把该残存的导电体膜用做掩模，故可以省略形成作为掩模的光刻胶膜的工序。结果，可以实现制造工序的简化。
在上述再一个或另外一个方面的半导体装置的制造方法中，在形成栅极绝缘膜的工序中，理想的是把延长部分的侧壁形成为使得对于基板的主面进行倾斜。
在这种情况下，在形成低浓度杂质区的工序中，可以使低浓度杂质区中的杂质的浓度与栅极绝缘膜的延长部分的侧壁的倾斜对应起来进行变化。即，采用使延长部分的侧壁进行倾斜的办法，在位于延长部分的厚度已相对地变薄的部分的下边的半导体膜的区域内，可以使杂质浓度相对地升高，同时，在延长部分的厚度已先对地变厚的部分的半导体膜的区域内，可以使杂质浓度相对地低。由此，由于可以在低浓度杂质区内形成杂质浓度的梯度，故可以使低浓度杂质区中的电场强度的变化变成为更加平缓。结果，由于可以防止电场集中的发生，故可以防止起因于该电场集中使半导体装置发生误动作等的问题的发生。其结果是可以进一步提高半导体装置的可靠性。
在上述再一个方面或另外一个方面的半导体装置的制造方法中，在形成栅极绝缘膜的工序中，理想的是采用借助于各向同性刻蚀部分地除去绝缘膜的办法，使延长部分的侧壁对于基板的主表面进行倾斜。
在这种情况下，可以容易地使延长部分的侧壁对于基板的主表面进行倾斜。
在上述再一个方面或另外一个方面的半导体装置的制造方法中，在形成栅极绝缘膜的工序中，理想的是用光刻胶后退法使延长部分的侧壁对基板的主表面进行倾斜。
在这种情况下，如果把工艺条件设定为使得对于光刻胶膜的刻蚀速率发生变化，则可以变更用刻蚀除去光刻胶膜的速度。为此，可以采用变更光刻胶膜的除去速度的办法，来改变应当成为绝缘膜的延长部分的刻蚀时间。由此，可以改变侧壁对基板的主表面的倾斜角。结果，可以自由地设定延长部分的侧壁与基板的主表面构成的夹角。
在本发明的再另一个方面的液晶显示装置的制造方法中，使用上述再一个方面或另外一个方面的半导体装置的制造方法。
这样的话，就可以容易地把在液晶显示装置的驱动电路或显示象素中使用的半导体装置形成为具有高的可靠性。结果是可以得到呈现出稳定的显示特性的液晶显示装置。
借助于参看附图对本发明的详细说明，本发明的上述的和上述以外的目的、特征、方面和效果将会更加清楚易见。
图1的剖面示意图示出了本发明的液晶显示装置的实施例1。
图2是图1所示的液晶显示装置的部分剖面扩大示意图。
图3～图8是用来说明图1和图2所示的液晶显示装置的制造方法的第1～6工序的剖面示意图。
图9是用来说明本发明的实施例2的制造方法的剖面示意图。
图10～图14是用来说明本发明的实施例3的制造方法的剖面示意图。
图15的剖面示意图示出了液晶显示装置的本发明的实施例4。
图16是图15所示的液晶显示装置的部分剖面扩大示意图。
图17～图21是用来说明图15和图16所示的液晶显示装置的制造方法的第1～4工序的剖面示意图。
图22是用来说明本发明的液晶显示装置的实施例5的制造方法的剖面示意图。
图23～图25用来说明本发明的液晶显示装置的实施例6的制造方法的第1～3工序的剖面示意图。
图26的剖面示意图示出了本发明的液晶显示装置的实施例7。
图27是图26所示的液晶显示装置的部分剖面扩大示意图。
图28～图32是用来说明图26和图27所示的液晶显示装置的制造方法的第1～5工序的剖面示意图。
图33是用来说明图29所示的工序的部分剖面扩大示意图。
图34的示意性的曲线图示出了n+型杂质区3a和n-型杂质区4a的杂质浓度与所注入的区域的位置之间的关系。
图35是用来说明本发明的实施例7的液晶显示装置的制造方法的变形例的部分剖面扩大示意图。
图36是用图35所示的工序形成的液晶显示装置的部分剖面扩大示意图。
图37是用来说明本发明的液晶显示装置的实施例8的制造方法的剖面示意图。
图38是用来说明图37所示的工序的液晶显示装置的部分剖面扩大示意图。
图39是用来说明图37所示的工序的液晶显示装置的部分剖面扩大示意图。
图40～图42是用来说明图37所示的液晶显示装置的制造方法的第1～3工序的剖面示意图。
图43是图40所示的液晶显示装置的部分剖面扩大示意图。
图44是用来说明本发明的液晶显示装置的实施例9的制造方法的剖面示意图。
图45的示意曲线图示出了中间存在着绝缘膜地在一定的条件下注入杂质离子的情况下的绝缘膜的厚度与受到杂质注入的区域的面电阻之间的关系。
图46是用来说明本发明的液晶显示装置的实施例10的制造方法的剖面示意图。
图47的剖面示意图示出了现有的液晶显示装置。
图48～图51是用来说明图47所示的液晶显示装置的制造方法的第1～4工序的剖面示意图。
图52是用来说明现有的问题的示意图。
图53是用来说明现有的问题的示意图。
图54是用来说明现有的问题的另一个示意图。
以下，根据附图说明本发明的实施例。另外，在以下的附图中，对同一或相当的部分赋予同一参照标号并省略重复说明。
(实施例1)
参看图1，说明本发明的液晶显示装置的实施例1。
参看图1，液晶显示装置在驱动电路区中，在玻璃基板1上形成基底膜2。在基底膜2上形成n型薄膜场效应晶体管19和p型薄膜场效应晶体管20。n型薄膜场效应晶体管19具备作为高浓度杂质区的n+型杂质区3a、3b和作为低浓度杂质区的n-型杂质区4a、4b和沟道区6a和栅极绝缘膜7a和栅极电极8a。由该n+型杂质区3a、3b和n-型杂质区4a、4b形成具备LDD构造的源和漏区。在基底膜2上形成用同一半导体膜形成的n+型杂质区3a、3b和n-型杂质区4a、4b。在沟道区6a上形成栅极绝缘膜7a。在栅极绝缘膜7a上形成栅极电极8a。
此外，p型薄膜场效应晶体管20，具备作为源和漏区的p型杂质区5a、5b和沟道区6b和栅极绝缘膜7b和栅极电极8b。在基底膜2上，用同一半导体膜形成p型杂质区5a、5b和沟道区6b。在沟道区6b上形成栅极绝缘膜7b，使得一直延伸到p型杂质区5a、5b上。在栅极绝缘膜7b上形成栅极电极8b。
在栅极电极8a、8b上形成层间绝缘膜10。在层间绝缘膜10内，在位于n+型杂质区3a、3b上的区域内形成接触孔11a、11b，在位于p型杂质区5a、5b上的区域内，形成接触孔、11c、11d。从接触孔11a～11d的内部一直延伸到层间绝缘膜10的上部表面上那样地形成金属布线12a～12d。在金属布线12a～12d上形成钝化膜(未画出来)。在钝化膜上形成平坦化膜13。
在显示象素区域中，形成电容21和象素用薄膜场效应晶体管22。电容具备电容电极9、8e和起着电介质膜的作用的绝缘膜7e。在基底膜2上形成电容电极9。在电容电极9上形成绝缘膜7e。在7e上形成电容电极8e。在与电容电极9邻接的部分内形成n+型杂质区3c。
此外，象素用薄膜场效应晶体管22具备第1和第2薄膜场效应晶体管。第1薄膜场效应晶体管，具有作为高浓度杂质区的n+型杂质区3d、3e和作为低浓度杂质区n-型杂质区4d、4e和沟道区6c和栅极绝缘膜7c和栅极电极8c。第2薄膜场效应晶体管，具有作为高浓度杂质区的n+型杂质区3e、3f和作为低浓度杂质区n-型杂质区4f、4g和沟道区6d和栅极绝缘膜7d和栅极电极8d。在玻璃基板1上形成基底膜2。在基底膜2上，用同一半导体膜形成n+型杂质区3d～3f和n-型杂质区4d～4g和沟道区6c、6d。在沟道区6c、6d上分别形成栅极绝缘膜7c、7d。在栅极绝缘膜7c、7d上分别形成栅极电极8c、8d。
在该电容21和象素用薄膜场效应晶体管22上，形成层间绝缘膜10。在位于n+型杂质区3c、3d、3f上的区域内，采用除去层间绝缘膜10的一部分的办法，在层间绝缘膜10上形成接触孔11e～11g。从接触孔11e～11g的内部一直延伸到层间绝缘膜10的上部表面上那样地形成金属布线12e、12f。在金属布线12e、12f上形成钝化膜(未画出来)。在钝化膜上形成平坦化膜13。在位于金属布线12e上的区域内，采用除去平坦化膜13和钝化膜的一部分的办法形成接触孔14。使之从接触孔14的内部一直延伸到平坦化膜13的上部表面上那样地形成由ITO等的透明性导电膜构成的象素电极15。在象素电极15上形成配向膜48b。
把上玻璃基板18配置为使其与形成的n型薄膜场效应晶体管19、p型薄膜场效应晶体管20、电容21和象素用薄膜场效应晶体管22的玻璃基板1相向。在上玻璃基板18的与玻璃基板1相向的面上形成滤色片47。在滤色片47的与玻璃基板1相向的面上形成相向电极17。在相向电极17的与玻璃基板1相向的面上形成配向膜48a。然后在该玻璃基板1与上玻璃基板18之间封入液晶16。
在这里，在玻璃基板1上形成的n型薄膜场效应晶体管19，如图2所示，栅极绝缘膜7a具备具有位于比栅极电极8a的侧壁24a、24b还往外的外侧的侧壁23a、23b的延长部分39a、39b。参看图2，n+型杂质区3a、3b，在位于比延长部分39a、39b的侧壁23a、23b还往外侧的半导体膜的区域内形成。而杂质浓度相对地说比n+型杂质区3a、3b还低的n-型杂质区4a、4b，在位于延长部分39a、39b下边的半导体膜的区域内形成。这样一来，就如在后述的液晶显示装置的制造方法中可以明白地看到的那样，n+型杂质区3a、3b和n-型杂质区4a、4b之间各自的边界部分25a、25b大体上位于延长部分39a、39b的侧壁23a、23b下边。而n-型杂质区的端部26a、26b，大体上位于位于栅极电极8a的侧壁24a、24b的下边的区域内。
通过具备这样的构成，就如在后述的制造方法中所示的那样，通过以含有该延长部分39a、39b的栅极绝缘膜7a或为了形成该栅极绝缘膜7a所使用的光刻胶为掩模，向半导体膜内注入杂质，就可以形成n+型杂质区3a、3b。再通过以栅极电极8a为掩模向半导体膜内注入杂质，就可以形成n-型杂质区4a、4b。然后，由于该栅极电极8a的侧壁24a、24b与延长部分39a、39b之间的相对位置，可以借助于刻蚀以良好的精度决定，故从结果上看，n-型杂质区4a、4b的尺寸精度和位置精度都可以比现有技术提高。为此，就可以防止起因于在n型薄膜场效应晶体管19中，n-型杂质区4a、4b的配置或尺寸偏离开设定值而使其电学特性变动这样的问题的发生。结果是由于可以使n型薄膜场效应晶体管19的电学特性稳定化，故可以得到作为具有高的可靠性的半导体装置的n型薄膜场效应晶体管19。此外，采用使用具有这样的高的可靠性的n型薄膜场效应晶体管19的办法，就可以得到显示特性稳定的液晶显示装置。
此外，由于栅极绝缘膜7a具备延长部分39a、39b，故在用层间绝缘膜10填埋在栅极电极8a和栅极绝缘膜7a和n+型杂质区3a、3b的上部表面之间的交叉线上形成的拐角部分的情况下，比起把栅极电极8a的侧壁24a、24b和在栅极绝缘膜7a的端部上的侧壁形成为大体上处于同一平面上的情况来，可以容易地用层间绝缘膜10填埋拐角部分。即，在填埋层间绝缘膜10时，在上述拐角部分处易于产生空隙等的缺陷。但是，由于变成为在该拐角部分一部分的顶点的部分处形成开始延长部分39a、39b的状态，故比起在不存在该延长部分39a、39b的情况来，可以使上述拐角部分变成为平坦的形状。
此外，由于如上所述可以防止在形成层间绝缘膜10时在上述拐角部分处发生空隙等的缺陷，故可以抑制起因于这样的空隙的层间绝缘膜10的剥离等的问题的发生。
另外，参看图1，在显示象素区的象素用薄膜场效应晶体管22中，也形成n型薄膜场效应晶体管。这样一来，由于该n型薄膜场效应晶体管也具备与在图2中说明的n型薄膜场效应晶体管19同样的构造，故可以得到同样的效果。
此外，在图1和图2所示的液晶显示装置中，作为基底膜2，例如可以使用硅氧化膜。该基底膜2的厚度为300nm。而已形成了n+型杂质区3a～3f、n-型杂质区4a、4b、4d～4g的和沟道区6a～6d的半导体膜的厚度为55nm。栅极绝缘膜7a～7d的厚度为80nm。栅极电极8a～8d的厚度为200nm。层间绝缘膜10的厚度为600nm。金属布线12a、12b是在铬膜上形成了铝膜的2层膜。该铬膜的厚度为100nm，铝膜的厚度为300nm。钝化膜例如由硅氮化膜构成，其厚度为100nm。平坦化膜13的厚度为3微米。象素电极15的厚度为150nm。
参看图3～8，说明图1和图2所示的液晶显示装置的制造方法。
首先，在玻璃基板1(参看图3)的表面上，作为基底膜2形成硅氧化膜。然后，在基底膜2上形成无定形硅膜。采用对该无定形硅膜施行使用激光的退火处理的办法，使该无定形硅膜变成为多晶硅膜。接着，在该多晶硅膜上形成具有沟道图形的光刻胶膜。以该光刻胶膜为掩模用刻蚀部分地除去多晶硅膜。
经这样处理后形成多晶硅膜27a～27c(参看图3)和应当成为电容电极9(参看图1)的多晶硅膜。作为形成多晶硅膜27a～27c等时的多晶硅膜的刻蚀条件，例如可以使用气氛压力20Pa、功率1000W、使用气体为F123(0.2升/分(200sccm))、SF6(0.18升/分(180sccm))、O2(0.03升/分(30sccm))这样的条件。然后除去光刻胶图形。采用向应当成为该电容电极的多晶硅膜内注入导电性杂质的办法，形成导电体膜28(参看图3)。接着，在作为半导体膜的多晶硅膜27a～27c和导电体膜28上形成应当成为栅极电极的绝缘膜37(参看图3)。绝缘膜37的厚度大约为70～80nm左右。
在该绝缘膜37上形成应当成为栅极电极的导电体膜。在该导电体膜上形成具有栅极图形的光刻胶膜30a～30e(参看图3)。该光刻胶膜30a、30d、30e，分别作为用来形成n型薄膜场效应晶体管的栅极电极的掩模使用。光刻胶膜3c作为用来形成电容电极8e的掩模使用。采用以光刻胶膜30a～30e为掩模，用湿法刻蚀部分地除去导电体膜的办法，形成栅极电极8a、8c、8d(参看图3)和导电体膜29和电容电极8e。在该湿法刻蚀中，采用过刻蚀的办法，使栅极电极8a、8c、8d的侧壁24a～24f的侧壁从光刻胶膜30a、30d、30e的侧壁38b、38g～38j后退0.5～1.5微米那样地进行湿法刻蚀。这时，同样地使导电体膜29和电容电极8e的侧壁31a～31d变成为从光刻胶膜30b、30c的侧壁38c～38f的位置后退约0.5微米～1.5微米左右的状态。在作为栅极电极8a、8c、8d和导电体膜29和电容电极8e的材料使用铬膜的情况下，在该铬膜的刻蚀工序中，例如作为刻蚀液可以使用过盐酸和硫酸铈氨的混合溶液。作为刻蚀温度可以使用25℃，作为刻蚀条件可以使用正好刚刻蚀×200％这样的条件。由此，得到图3所示的构造。
其次，以光刻胶膜30a～30e为掩模，用干法刻蚀等的各向异性刻蚀部分地除去绝缘膜37。由此，如图4所示，形成栅极绝缘膜7a～7d和作为电介质膜的绝缘膜7e。结果，在栅极绝缘膜7a、7c、7d上形成位于比栅极电极8a、8c、8d的侧壁24a～24f还往外侧的延长部分。即，栅极绝缘膜7a、7c、7d的延长部分的侧壁23a、23b、23e～23h位于比栅极电极8a、8c、8d的侧壁24a～24f还往外的外侧。此外，绝缘膜7e的侧壁32a、32b位于比电容电极8e的侧壁31c、31d还往外的外侧。
另外，作为用来形成该栅极绝缘膜7a～7d和绝缘膜7e的刻蚀条件，例如设气氛压力为20Pa、功率为1500W，作为使用的气体可以是CHF3(0.18升/分(180sccm))、O2(0.02升/分(20sccm))、Ar(0.2升/分(200sccm))。
其次，如图5所示，通过以光刻胶膜30a、30c～30e为掩模，使用离子掺杂装置，向多晶硅膜27a、27c和导电体膜28的规定的区域内注入磷离子33，形成n+型杂质区3a～3f。作为注入磷离子33的注入条件，可以使用注入能为1.6×10-15J(10keV)，注入密度为1～5×1015cm-2这样的条件。
在这里，在图4所示的工序中，由于已经从位于n+型杂质区3a～3f上的区域除去了绝缘膜，故可以使注入磷离子33时的注入能比残存有绝缘膜37的情况下的注入能还低。由于可以这样地降低磷离子33的注入能，故可以防止伴随着该磷离子33的注入而使光刻胶膜30a～30e变质。其结果是可以防止变质的光刻胶膜30a～30e不被除去而残存下来这样的问题的发生。
此外，如图5所示，由于作为在形成n+型杂质区3a～3f时的掩模，保持原样不变地沿用用来形成栅极电极8a、8c、8d和导电体膜29和电容电极8e的光刻胶膜30a～30e，故没有必要实施象现有技术那样重新形成光刻胶膜的工序。为此，与现有技术比较，可以简化液晶显示装置的制造工序。
其次，除去光刻胶膜30a～30e。然后，如图6所示，采用以栅极电极8a、8c、8d为掩模注入磷离子34的办法，形成n-型杂质区4a、4b、4d～4g。作为该磷离子34的注入条件，例如可以把注入能定为8.0×10-15J(50keV)，把注入密度定为1×1014cm-2左右。
在图3所示的工序中，由于在形成栅极电极8a、8c、8d时使用的湿法刻蚀的控制性非常高，故栅极电极8a、8c、8d的侧壁24a～24f与光刻胶膜30a、30d、30e的侧壁38b、38g～38j之间的距离，在栅极电极8a、8c、8d的每一个处都可以以良好的精度而且均一地设定为规定的值。因此，如图4所示，由于栅极绝缘膜7a、7c、7d可以以该光刻胶膜30a、30d、30e为掩模形成，故光刻胶膜30a、30d、30e的侧壁38b、38g～38j与栅极绝缘膜7a、7c、7d的侧壁23a、23b、23e～23h的位置大体上一致。(此外，光刻胶膜30b、30c的侧壁38c～38f与栅极绝缘膜7b和绝缘膜7e的侧壁23c、23d、32a、32b的位置也大体上一致)。即，栅极电极8a、8c、8d的侧壁24a～24f与栅极绝缘膜7a、7c、7d的侧壁23a、23b、23e～23h之间的距离可以正确且均一地设定。结果是，由于n-型杂质区4a、4b、4d～4g的大小和位置，可以由栅极电极8a、8c、8d的侧壁24a～24f与栅极绝缘膜7a、7c、7d的侧壁23a、23b、23e～23h决定，故与现有技术比较，可以提高n-型杂质区4a、4b、4d～4g的尺寸精度。为此，采用使该n-型杂质区4a、4b、4d～4g的尺寸或位置进行变动的办法，就可以防止n型薄膜场效应晶体管19和象素用薄膜场效应晶体管22的电学特性变动这样的问题的发生。其结果是，由于可以形成具有高的可靠性的驱动电路或象素区域中的控制电路，故可以使液晶显示装置的显示特性均一化、稳定化。
接着，在图6所示的工序之后，形成具有用来形成p型薄膜场效应晶体管20的栅极电极8b的图形的光刻胶膜35a～35d(参看图7)。采用以该光刻胶膜35a～35d为掩模，用湿法刻蚀部分地除去导电体膜29的办法，如图7所示，形成栅极电极8b。然后，除去光刻胶膜35a～35d。
然后，如图8所示，在在要形成p型薄膜场效应晶体管20的区域以外的区域内形成了光刻胶膜35a、35c、35d后，采用向多晶硅膜27b的规定的区域内注入硼离子36的办法，形成p型杂质区5a、5b。作为该硼离子36的注入条件，注入能为6.4×10-15J(40keV)，注入密度为1～5×1015cm-2。然后，除去光刻胶膜35a、35c、35d。
然后，用与现有技术同样的工序，形成层间绝缘膜10、金属布线12a～12f、钝化膜、平坦化膜13、象素电极15和配向膜48b。由此，完成玻璃基板1上的构造。接着，准备具备图1所示的那样的滤色片47、相向电极17、配向膜48a的上玻璃基板18，并配置、固定为使得该玻璃基板1与上玻璃基板18相向。接着向该该玻璃基板1与上玻璃基板18之间注入液晶并进行密封，就可以容易地得到图1所示的那种液晶显示装置。
另外，金属布线12a～12f，如上所述，是在铬膜上形成了铝膜的2层膜，但作为形成该金属布线12a～12f时的刻蚀条件，可是使用以下那样的条件。首先，作为刻蚀铝膜时的刻蚀条件，例如，作为刻蚀液使用磷酸与醋酸的混合溶液，作为刻蚀温度可以使用40℃，作为刻蚀条件可以使用正好刚刻蚀×150％这样的条件。此外，铬膜的刻蚀条件，基本上与形成栅极电极7a～7d时的刻蚀条件是一样的。此外，作为进行用来在钝化膜上形成接触孔14的的刻蚀时的条件，例如可以使用气氛压力5Pa、功率100W、使用的气体为CF4(0.05升/分(50sccm))、O2(0.06升/分(60sccm))这样的条件。
此外，在作为象素电极15使用ITO膜的情况下，作为用来形成该象素电极15的刻蚀条件，例如，作为刻蚀液使用磷酸与醋酸的混合溶液，作为刻蚀温度可以使用40℃，作为刻蚀条件可以使用恰到好处(just)的刻蚀×150％这样的条件。
(实施例2)
参看图9，说明本发明的液晶显示装置的实施例2的制造方法。
首先，在实施了本发明的液晶显示装置的实施例1的制造方法的图3和图4所示的工序之后，除去光刻胶膜35a～35e(参看图4)。接着，如图9所示，以栅极绝缘膜7a、7c、7d和绝缘膜7e为掩模，用离子掺杂装置向规定的区域内注入磷离子33。由此，形成n+型杂质区3a～3f。作为这时的磷离子33的注入条件，例如使用注入能为1.6×10-15J(10keV)，注入密度为1～5×1015cm-2这样的条件。
然后，采用实施与图6～8所示的工序同样的工序的办法，就可以得到实质上具备与图1所示的液晶显示装置同一构造的液晶显示装置。
倘采用这样的制造方法，在可以得到与用本发明的实施例1中的液晶显示装置的制造方法得到的效果同样的效果的同时，由于在注入磷离子33时不形成光刻胶膜。故还可以防止起因于磷离子33的注入而使光刻胶膜变质，在光刻胶膜除去工序之后还残存有该变质光刻胶膜这样的问题的发生。
(实施例3)
参看图10～14，说明本发明的液晶显示装置的实施例3的制造方法。
首先，实施图3所示的工序中的直到形成应当成为栅极电极8a～8d的导电体膜为止的工序。接着，为了先形成p型薄膜场效应晶体管20(参看图1)，在该导电体膜上形成光刻胶膜35a～35d(参看图10)。采用以该光刻胶膜为掩模，用湿法刻蚀部分地除去导电体膜的办法，如图10所示，形成栅极电极8b和导电体膜29a～29c。
其次，除去光刻胶膜35a～35d。接着，如图1所示，采用向多晶硅膜27b的规定的区域内注入硼离子36的办法，形成p型杂质区5a、5b。作为该硼离子36的注入条件，例如可以是注入能为8.0×10-15J(50keV)，注入密度为1～5×1015cm-2左右。
其次，在导电体膜29a～29c和栅极电极8b上，形成光刻胶膜35a～35e(参看图12)。接着，用与在图3和图4中所示的工序同样的工序，形成栅极电极8a、8c、8d和电容电极8e和栅极绝缘膜7a～7d、绝缘膜7e。
其次，如图13所示，采用向规定的区域内注入磷离子33的办法，形成n+型杂质区3a～3f。作为这时的磷离子33的注入条件，例如使用把注入能定为1.6×10-15J(10keV)，把注入密度定为1～5×1015cm-2这样的条件。然后，除去光刻胶膜35a～35e。
其次，如图14所示，采用与图6所示的工序同样向规定的区域内注入磷离子34的办法，形成n-型杂质区4a、4b、4d～4g。作为硼离子34的注入条件，可以使用注入能为6.4×10-15J(40keV)，注入密度为1×1014cm-2以下这样的条件。
然后，采用实施图7和图8所示的工序的办法，就可以得到与图1和图2所示的本发明的实施例1的液晶显示装置同样的液晶显示装置。
倘采用上述那样的制造方法，在可以得到与在图3～8所示的本发明的实施例1中的液晶显示装置的制造方法中所得到效果同样的效果的同时，在图10～14所示的工序之间形成光刻胶膜的次数变成为2次。即由于可以削减1次光刻胶膜的形成工序，故可以简化液晶显示装置的制造工序。这是因为在图11所示的工序中，在注入硼离子36时，导电体膜29a～29c起着保护应当形成p型薄膜场效应晶体管20的区域以外的区域的保护掩模的作用，和在形成图14所示的n-型杂质区4a、4b、4d～4g的工序中，由于磷离子34的注入能和注入密度都充分地小，故没有必要形成保护p型薄膜场效应晶体管20的部分的光刻胶膜的缘故。
另外，在图13所示的工序中，与本发明的胜利2的半导体装置的制造方法一样，也可以应用图9所示的工序。在这种情况下，可以得到与本发明的实施例2同样的效果。
(实施例4)
参看图15和16，说明本发明的液晶显示装置的实施例4的制造方法。
参看图15和16，液晶显示装置具备基本上与图1和图2所示的液晶显示装置同样的构造。
但是，在图15和图16所示的液晶显示装置中，在n型薄膜场效应晶体管19和本身为n型的象素用薄膜场效应晶体管22中，栅极绝缘膜7a、7c、7d含有一直延伸到n+型杂质区3a、3b、3d～3f上的绝缘膜部分。
为此，图15和图16所示的液晶显示装置，除去用图1和图2所示的本发明的实施例1的液晶显示装置得到的效果之外，该栅极绝缘膜7a、7c、7d的延长部分，就如在后述的制造方法中所示的那样，还起着n+型杂质区3a～3f的保护膜的作用。即，由于存在着该绝缘膜部分，故可以防止杂质金属等在制造工序中侵入到该n+型杂质区3a～3f内这样的情况。为此，就可以防止起因于这样的杂质金属而使n型薄膜场效应晶体管19等的电学特性变动的问题的发生。结果，由于将提高n型薄膜场效应晶体管19的可靠性，故结果提高液晶显示装置的可靠性的同时，还可以使液晶显示装置的显示特性均一化、稳定化。
图17～21是用来说明图15和图16所示的液晶显示装置的制造方法的第1～4工序的剖面示意图。参看图17～21说明液晶显示装置的制造方法。
首先，实施与图3所示的工序同样的工序。然后把光刻胶膜30a～30e(参看图17)用做掩模，借助于各向异性刻蚀部分地除去绝缘膜37。这时，要变成为把多晶硅膜27a～27c覆盖起来那样地剩下绝缘膜37的状态。这样一来，使从栅极绝缘膜7a、7c、7d的延长部分39a、39b、39g～39j延伸到外侧的绝缘膜37的厚度变成为40～60nm左右。
然后，采用用离子掺杂装置向规定的区域内注入磷离子33的办法，形成n+型杂质区3a～3f。作为该磷离子34的注入条件，注入能为4.8～6.4×10-15J(30～40keV)，注入密度为1～5×1015cm-2。由此，就可以得到图18所示的那种构造。在这里，由于象这样地在位于n+型杂质区3a～3f上的区域内残存有作为绝缘膜部分的绝缘膜37，故可以确实地防止杂质金属等的杂质侵入到该n+型杂质区3a～3f内。结果，可以防止因侵入进来的杂质等的存在而使要形成的n型薄膜场效应晶体管19等的电学特性发生变动的问题的发生。
其次，除去光刻胶膜30a～30e。接着，如图19所示，以栅极电极8a、8c、8d为掩模，用离子掺杂装置向规定的区域内注入磷离子34。作为该磷离子34的注入条件，可以使用注入能为8.0×10-15J(50keV)，注入密度为1×1014cm-2以下这样的条件。由此，形成n-型杂质区4a、4b、4d～4g。
其次，形成光刻胶膜35a～35d(参看图20)。接着，采用以该光刻胶膜35a～35d为掩模，用湿法刻蚀部分地除去导电体膜29的办法，形成栅极电极8b(参看图20)。由此，得到图20所示的那种构造。然后，除去光刻胶膜35a～35d。
其次，如图21所示，在要形成p型薄膜场效应晶体管20的区域以外的区域内形成了光刻胶膜35a、35c、35d。然后，采用以栅极电极8b为掩模向多晶硅膜27b的规定的区域内注入硼离子36的办法，形成p型杂质区5a、5b。作为该硼离子36的注入条件，可以使用注入能为6.4×10-15J(40keV)，注入密度为1～5×1015cm-2这样的条件。
之后，采用进行与本发明的实施例1中的图8所示的工序之后进行的工序同样的工序的办法，就可以容易地得到图15和图16所示的液晶显示装置。用图17～21所示的液晶显示装置的制造方法，也可以得到与本发明的实施例1中的液晶显示装置的制造方法同样的效果。
(实施例5)
参看图22，说明本发明的液晶显示装置的实施例5的制造方法。
首先，在实施了图17所示的工序之后，除去光刻胶膜30a～30e(参看图17)。接着，如图22所示，采用以栅极电极7a、7c、7d为掩模，向规定的区域内注入磷离子33的办法形成n+型杂质区3a～3f。作为该磷离子33的注入条件，可以使用注入能为4.8～6.4×10-15J(30～40keV)，注入密度为1～5×1015cm-2这样的条件。
然后，采用进行与图19～21所示的工序同样的工序的办法，就可以得到与图15和图16所示的液晶显示装置同样的液晶显示装置。
如图22所示，在进行用来形成n+型杂质区3a～3f的磷离子33的注入时，由于不形成光刻胶膜，故除去在本发明的实施例4中的液晶显示装置的制造方法中得到的效果之外，还可以得到用图9所示的本发明的实施例2的液晶显示装置的制造方法得到的效果。
(实施例6)
参看图23～25，说明本发明的液晶显示装置的实施例6的制造方法。
首先，在实施了本发明的液晶显示装置的实施例3的制造方法的图10和图11所示的工序之后，除去光刻胶膜35a～35e(参看图23)。接着，以光刻胶膜35a～35e为掩模，用与图3所示的工序同样的工序，形成栅极电极8a、8c、8d和电容电极8e。然后，采用实施与图17所示的工序同样的工序的办法，形成栅极绝缘膜的延长部分延长部分39a、39b、39g～39j(参看图17)和向比该延长部分延长部分39a、39b、39g～39j还往外的外侧延伸的绝缘膜部分。由此，得到图23所示的那种构造。
其次，如图24所示，用与图18所示的工序中的磷离子的注入条件同样的条件，向规定的区域内注入磷离子33。由此，形成n+型杂质区3a～3f。然后除去光刻胶膜35a～35e。
其次，如图25所示，采用以栅极电极8a、8c、8d为掩模向规定的区域内注入磷离子34的办法，形成n-型杂质区4a、4b、4d～4g。作为该磷离子34的注入条件，可以使用注入能为8.0×10-15J(50keV)，注入密度为1×1014cm-2以下这样的条件。然后，采用进行与图14所示的工序之后实施的工序同样的工序的办法，就可以容易地得到图15和图16所示的液晶显示装置。
倘采用图23～25所示的液晶显示装置的制造方法，则除去用本发明的实施例3中的液晶显示装置的制造方法得到的效果之外，还可以得到采用在本发明的实施例4中的液晶显示装置的制造方法中说明的、因作为绝缘膜部分的绝缘膜37在n+型杂质区3a～3f上使延伸所带来的效果。
(实施例7)
参看图26和图27，说明本发明的液晶显示装置的实施例7。参看图26和图27，液晶显示装置具备基本上与图15和图16所示的液晶显示装置的同样的构造。但是，在图26和图27所示的液晶显示装置中，在栅极绝缘膜7a、7c、7d中，形成以对于玻璃基板1的主表面进行倾斜的方式已形成倾斜侧壁40a～40f。接着，如图27所示，n+型杂质区3a、3b和n-型杂质区4a、4b之间的边界部分25a、25b位于位于倾斜侧壁40a～40f的下边的区域内。
通过具备这样的构造，在图26和图27所示的液晶显示装置中，除去用图15和图16所示的本发明的实施例4的液晶显示装置得到的效果之外，就象在后述的制造方法中要说明的那样，在形成n-型杂质区4a、4b时，由于已通过具有该倾斜侧壁40a、40b的延长部分39a、39b向规定的区域内注入了杂质，故参看图27，随着从栅极电极8a离开，n-型杂质区4a、4b中的杂质浓度变成为渐渐增大那样的分布。其理由如下。就是说，在离栅极电极8a相对近的区域内，延长部分39a、39b的厚度相对地增大，故可以相对地减少一直到达应当形成n-型杂质区4a、4b的起因于内的磷离子的到达量。另一方面，原因还在于：由于离开栅极电极8a相对地远的区域中的延长部分39a、39b的厚度已变得相对的薄，故在位于离开该栅极电极8a相对地远的延长部分39a、39b的部分的下边的n-型杂质区4a、4b中，注入的磷离子的到达量可以相对地多。由于可以形成这样的磷离子的浓度分布，故可以确实地防止在n-型杂质区4a、4b中的电场集中。其结果是，可以提高n型薄膜场效应晶体管19的可靠性。为此，通过把这样的高可靠性的n型薄膜场效应晶体管19应用于液晶显示装置的驱动电路或显示象素区的开关电路等中去，就可以确实地实现液晶显示装置的的电学特性的稳定化、均一化。
图28～32是用来说明图26和图27所示的液晶显示装置的制造方法的第1～5工序的剖面示意图。参看图28～32，说明液晶显示装置的制造方法。
参看图28，首先实施与图17所示的工序大体上同样的工序。但是，在这种情况下，作为部分地除去绝缘膜37时的刻蚀，进行例如使用缓冲氟酸的各向同性刻蚀。结果是，如图28所示，可以形成倾斜侧壁40a～40j。
其次，如图29所示，采用注入磷离子的办法，形成n+型杂质区3a～3f。这时，参看图33和图34，由于把光刻胶膜30a用做掩模，故结果就变成为向位于比该光刻胶膜30a的侧壁38a还往外的外侧的多晶硅膜27a的区域内注入高浓度的磷离子。在这里，图33是用来说明图29所示的工序的部分剖面扩大示意图，是图29中的形成n型薄膜场效应晶体管19的区域的部分剖面扩大示意图。
另外，作为图29中的该磷离子34的注入条件，可以使用注入能为4.8～6.4×10-15J(30～40keV)，注入密度为1～5×1015cm-2这样的条件。
然后，除去光刻胶膜30a～30e。接着，如图30所示，采用注入磷离子34的办法，在位于延长部分39a、39b、39g～39j下边的区域内，形成n-型杂质区4a、4b、4d～4g。作为这时的注入条件，例如可以使用注入能为8.0×10-15J(50keV)，注入密度为1×1014cm-2以下这样的条件。
接着，由于这时在延长部分39a、39b、39g～39j内已经形成了倾斜侧壁40a～40f，故如图34所示，可以作成为，例如在n-型杂质区4a中的杂质浓度，在位于栅极电极8a的侧壁24a(参看图33)下边的区域最小，随着离开侧壁24向倾斜侧壁40a的终端41a靠近杂质浓度渐渐地变大。如上所述，通过利用倾斜侧壁40a～40f，就可以形成随着从栅极电极离开杂质浓度渐渐变高的n-型杂质区4a、4b、4d～4g。
此外，如果形成具有这样的浓度分布的n-型杂质区4a、4b、4d～4g，则就象在图26和图27中说明的那样，就可以有效地防止在该n-型杂质区中的电场集中。
其次，如图31所示，形成光刻胶膜35a～35d。在该图31中所示的工序中，基本上实施与在图20中所示的工序同样的工序。由此形成栅极电极8b，然后除去光刻胶膜35a～35d。
然后，如图32所示，在已形成了p型场效应晶体管20的区域以外的区域内，形成光刻胶膜35a、35c、35d。然后，与图21所示的工序同样，采用注入硼离子的办法，形成p型杂质区5a、5b。然后，采用进行与本发明的实施例4中的图21所示的工序之后进行的工序同样的工序的办法，就可以容易地得到图26和图27所示的液晶显示装置。
倘采用图28～32所示的工序，则除去上述的效果之外，还可以得到与用本发明的实施例4中的液晶显示装置的制造方法得到的效果同样的效果。
另外，在图28所示的工序中，采用调整刻蚀绝缘膜37时的刻蚀条件的办法，如图35所示，还可以形成为使得延长部分39a具备绝缘膜上部表面44和倾斜侧壁40a。图35是用来说明本发明的实施例7的液晶显示装置的制造方法的变形例的部分剖面扩大示意图，是图28所示的工序的变形例。参看图35，倾斜侧壁40a与绝缘膜上部表面44在倾斜侧壁上端43处进行连接。而倾斜侧壁40a与位于应当成为n+型杂质区3a(参看图27)的多晶硅膜27a的区域上的绝缘膜37的部分的上部表面，在倾斜侧壁终端41a处进行连接。
采用进行得到图35所示的那种构造的那种刻蚀工序的办法，可以得到图36所示的那种液晶显示装置。图36是用图35所示的工序形成的液晶显示装置的部分剖面扩大示意图，与图27对应。参看图36，液晶显示装置虽然具备基本上与图27所示的液晶显示装置同样的构造，但是栅极绝缘膜7a的延长部分39a、39b分别具备绝缘膜上部表面44a、44b和倾斜侧壁40a、40b。而倾斜侧壁40a、40b分别在倾斜侧壁上端43a、43b处与绝缘膜上部表面44a、44b进行连接。此外，倾斜侧壁40a、40b与位于n+型杂质区3a、3b上的绝缘膜部分的上部表面在倾斜侧壁终端41a、41b处进行连接。而n+型杂质区3a、3b和n-型杂质区4a、4b之间边界部分25a、25b位于位于该倾斜侧壁终端41a、41b的下边的区域内。
用图36所示的那样的构造的液晶显示装置，也可以得到与用图26和图27所示的液晶显示装置得到的小同样的效果。
(实施例8)
参看图37。说明本发明的液晶显示装置的实施例8的制造方法。
图37与本发明的实施例7的液晶显示装置的制造方法的图28所示的工序对应。虽然一直到形成栅极电极8a、8c、8d，电容电极8e和导电体膜29为止的工序与图28所示的工序是同样的，但是形成倾斜侧壁40a～40f的工序是不一样的。即，在图28所示的工序中，为了形成该倾斜侧壁40a～40f使用的是各向同性刻蚀，对此，在图37所示的工序中，使用光刻胶后退法。在这里，所谓光刻胶后退法，是如下所述的方法。即，在对绝缘膜37进行各向异性刻蚀时，通过使用也可以同时刻蚀光刻胶膜30a～30e的方式例如混入了O2气体的刻蚀气体，在刻蚀绝缘膜37的同时，也慢慢地刻蚀光刻胶膜30a～30e。结果是，在进行绝缘膜37的刻蚀时，光刻胶膜30a～30e慢慢地变小。这样一来，随着该光刻胶膜30a～30e的减小，在绝缘膜37中被刻蚀的区域就慢慢地变宽。这样一来，由于在绝缘膜37中可以形成受刻蚀的时间连续地进行变化的部分，故结果可以形成斜侧壁40a～40f。
对该光刻胶后退法，参看图38和图39进行说明。图38和图39，是用来说明图37所示的工序的液晶显示装置的部分剖面扩大示意图。图38示出了绝缘膜37受使用光刻胶后退法的刻蚀之前的状态。图39示出了用光刻胶后退法部分地除去了绝缘膜37之后的状态。参看图38，首先通过对光刻胶膜30a进行曝光、显影处理后进行烘烤处理，使光刻胶膜30a的侧壁38a预先形成某种程度的倾斜。接着，如上所述，在在用来除去绝缘膜37的刻蚀中，也某种程度地除去光刻胶膜30a的条件下，进行刻蚀。结果，如图39所示，通过借助于刻蚀部分地除去光刻胶膜30a，使其尺寸减小。其结果是，随着该光刻胶膜30a变小(后退)，绝缘膜37的受刻蚀的区域也慢慢地向栅极电极8a一侧扩展。这样一来，在绝缘膜37中，就可以形成受刻蚀的时间连续地变化的区域。就是说，该被刻蚀时间已连续地变化了的区域将变成为倾斜侧壁40a。倾斜侧壁40a的终端41a，与刻蚀开始前的图38所示的光刻胶膜30a的端部的位置对应，倾斜侧壁43a的位置，与图39所示的借助于刻蚀后退的光刻胶膜30a的终端位置对应。
通过象这样地在图37所示的工序之后，实施与图29～32所示的工序同样的工序，就可以得到与图36所示的液晶显示装置同样的构造。
这样一来，若用图37所示的本发明的实施例8的液晶显示装置的制造方法，则除去用本发明的实施例7的液晶显示装置的制造方法所得到的效果之外，采用使光刻胶后退法中的刻蚀条件进行种种变更的办法，就可以任意地调整倾斜侧壁40a～40f的倾斜角或该倾斜侧壁40a～40f的大小等延长部分39a～39f的形状。
此外，作为图37所示的本发明的实施例8中的液晶显示装置的变形例，也可以使用图40～42所示的那种方法。图40～42的剖面示意图示出了图37所示的本发明的实施例8的液晶显示装置的制造方法的变形例。参看图40～42，说明液晶显示装置的制造方法。
图40基本上是与图37所示的工序同样的工序，但是，在图40所示的工序中，从应当成为n+型杂质区3a～3f的多晶硅膜27a、27c的区域上几乎完全除去了绝缘膜37(参看图37)。这可以这样地实现：如图43所示，在光刻胶后退法中，采用增大除去光刻胶膜30a的刻蚀速率的办法，一直到光刻胶膜30a的终端与栅极电极8a的侧壁24a的位置大体上一致为止，进行光刻胶膜30a的刻蚀。这样的话，就可以使多晶硅膜27a的上部表面45a露出来。另外，图43是图40所示的液晶显示装置的部分剖面扩大示意图。
在图40所示的工序后，除去光刻胶膜30a～30e。接着，如图41所示，采用以栅极绝缘膜7a、7c、7d为掩模注入磷离子33的办法，形成n+型杂质区3a～3f。该图41所示的工序，基本上与图9所示的工序对应。图41中的磷离子33的注入条件，基本上与图9中的磷离子33的注入条件是一样的。
然后，如图42所示，采用以栅极电极8a、8c、8d为掩模注入磷离子34的办法，形成n-型杂质区4a、4b、4d～4g。该图42所示的工序基本上与图6所示的工序对应，作为注入该磷离子34时的条件，可以使用图6所示的工序中的注入磷离子34的注入条件。
然后，采用实施图7和图8所示的工序的办法，就可以得到具备与图26和图27所示的液晶显示装置大体上同样的构造的液晶显示装置。但是，在用图40～图42所示的制造方法形成的液晶显示装置中，本身为栅极绝缘膜7a、7c、7d的一部分的绝缘膜部分并不延伸到n+型杂质区3a～3f上。
这样一来，倘采用图40～图42所示的液晶显示装置的制造方法，则除去用本发明的实施例2的液晶显示装置的制造方法得到的效果之外，还可以同时得到使用在图37所示的液晶显示装置的制造方法中所说明的光刻胶后退法得到的效果。
(实施例9)
参看图44，说明本发明的液晶显示装置的实施例9的制造方法。
首先，在实施了本发明的实施例4的液晶显示装置的制造方法的图17所示的工序之后，除去光刻胶膜30a～30e。然后，如图44所示，采用注入磷离子46的办法，同时形成n+型杂质区3a～3f和n-型杂质区4a、4b、4d～4g。这利用了延长部分39a、39b、39g～39j的厚度与位于n+型杂质区3a～3f上的绝缘膜部分的厚度不同这一点。参看图45对这一点进行说明。图45的示意性的曲线图示出了中间夹着绝缘膜在一定的条件下注入杂质离子的情况下，绝缘膜的厚度与受杂质注入的区域的面电阻之间的关系。参看图45，横轴示出的是绝缘膜的厚度，纵轴示出的是已注入了杂质的区域的面电阻值。由图45可知，在注入同一能量的杂质离子的情况下，通过改变在该被注入区域上形成的绝缘膜的厚度，注入杂质离子后的区域的面电阻值将发生变化。这是因为取决于绝缘膜的厚度，一直到应当注入杂质离子的区域为止，到达的该杂质离子的到达量发生变化的缘故。这样一来，当设作为n+型杂质区所必须的面电阻值的范围为区域用B表示，设作为n-型杂质区所必须的面电阻值的范围用A表示，则采用对绝缘膜的厚度和要进行注入的杂质离子的条件进行调整的办法，借助于单一的杂质离子的注入能，就可以同时形成n+型杂质区和n-型杂质区。例如，在把位于n+型杂质区3a～3f上的绝缘膜部分的厚度表示成图45所示的t1，把延长部分39a、39b、39g～39j的厚度表示成图45中的t2的情况下，只要适当地选择杂质离子的注入能，就可以把n+型杂质区的面电阻值作成为R1，把n-型杂质区的面电阻值作成为R2。
即，通过对图44中的磷离子6的注入能和注入密度、延长部分39a、39b、39g～39j的厚度和位于应当成为n+型杂质区3a～3f上的绝缘膜部分的厚度进行调整，就可以同时形成n+型杂质区3a～3f和n-型杂质区4a、4b、4d～4g。例如，在设延长部分39a、39b、39g～39j的厚度(栅极绝缘膜7a、7c、7d的厚度)为80nm、位于n+型杂质区3a～3f上的绝缘膜部分的厚度为40nm的情况下，如果把磷离子46的注入能定为4.8×10-15J(30keV)，把注入密度定为5×1015cm-2，则可以同时形成具有规定的面电阻值的n+型杂质区3a～3f和n-型杂质区4a、4b、4d～4g。
另外，该磷离子46的注入条件，虽然可以用与栅极绝缘膜7a、7c、7d等的厚度之间的关系进行调整，但是，可以从例如4.8～6.4×10-15J(30～40keV)这一范围内的注入能和在1～5×1015cm-2的范围内的注入密度之内进行选择。
接着，在图44所示的工序之后，采用实施图20和图21所示的工序的办法，就可以容易地得到具备与图15和图16所示的液晶显示装置同样的构造的液晶显示装置。
这样一来，倘采用图44所示的液晶显示装置的制造方法，由于在可以得到与用图22所示的液晶显示装置的制造方法的实施例5的效果的同时，还可以比图1～8所示的液晶显示装置的制造方法再减少一次磷离子注入工序，故可以使液晶显示装置的制造工序进一步简化。因而可以降低液晶显示装置的制造成本。
(实施例10)
参看图46，说明本发明的液晶显示装置的实施例10的制造方法。
首先，通过实施与图37所示的工序同样的工序，用光刻胶后退法，形成具有倾斜侧壁40a～40f的延长部分39a、39b、39g～39j。另外，通过对光刻胶后退法的刻蚀条件进行调整，使斜侧壁40a～40f的上端变成为与栅极电极8a、8c、8d的侧壁直接连接那样的构造。另外，在形成具有倾斜侧壁40a～40f的延长部分39a、39b、39g～39j时也可以与本发明的实施例7同样使用各向同性刻蚀。
之后，去除光刻胶膜30a～30e(参看图37)。接着，如图46所示，通过注入磷离子46，同时形成n+型杂质区3a～3f和n-型杂质区4a、4b、4d～4g。该图46所示的工序与图44所示的工序相对应。
然后，通过实施与图31和图32所示的工序同样的工序，就可以容易地得到具备与图26和图27所示的液晶显示装置同样的构造的液晶显示装置。这样一来，倘采用图46所示的液晶显示装置的制造方法，则在可以得到与在本发明的实施例9中说明的液晶显示装置的制造方法中的效果同样的效果的同时，还可以得到与用在图28～32中所示的本发明的实施例7的液晶显示装置的制造方法的得到的效果同样的效果。
另外，在本发明的实施例9和实施例10中所示的工序，可以在本发明的实施例1～8所示的液晶显示装置的制造方法中使用。
以上，虽然对本发明的实施例进行了说明，但上述所公开的本发明的实施例，仅仅是一种例示，本发明的范围不受限于这些发明的实施例。本发明的范围由权利要求的范围给出，此外，保护范围还包括在与权利要求范围的说明的意义均等和范围内的一切变更在内。

Claims (11)

1.一种半导体装置的制造方法，包括下列工序：
在基板上形成半导体膜的工序；
在上述半导体膜上形成绝缘膜的工序；
在上述绝缘膜上形成导电体膜的工序；
在上述导电体膜上形成具有侧壁的光刻胶膜的工序；
通过以上述光刻胶膜为掩模，用刻蚀法部分地除去上述导电体膜，在从上述光刻胶膜的侧壁往内的内侧形成具有侧壁的栅极电极的工序；
通过以上述光刻胶膜为掩模，用刻蚀法部分地除去上述绝缘膜，形成含有具有位于从上述栅极电极的侧壁往外的外侧的侧壁的延长部分的栅极绝缘膜的工序；
通过以上述光刻胶膜为掩模，向上述半导体膜内注入杂质，在离开上述延长部分的侧壁的上述半导体膜的区域内形成源和漏区的高浓度杂质区的工序；
除去上述光刻胶膜的工序；
在除去上述光刻胶膜的工序之后，通过以上述栅极电极为掩模向上述半导体膜内注入杂质，在位于上述延长部分下边的上述半导体膜的区域内，形成比上述高浓度杂质区杂质浓度相对地低的源和漏区的低浓度杂质区的工序。
2.权利要求1所述的半导体装置的制造方法，其中：
在形成上述栅极绝缘膜的工序中，使具有比上述栅极绝缘膜的延长部分的厚度还薄的厚度的绝缘膜部分，残存在应当成为上述高浓度杂质区的半导体膜上。
3.权利要求1所述的半导体装置的制造方法，其中：
向上述低浓度杂质区和上述高浓度杂质区注入的杂质是n型导电性杂质，
上述栅极电极和上述栅极绝缘膜的上述源和漏区构成n型薄膜场效应晶体管，
还具备在形成上述n型薄膜场效应晶体管的栅极电极的工序之前实施的形成p型薄膜场效应晶体管的工序，
上述形成p型薄膜场效应晶体管的工序，包括：
在上述导电体膜上形成光刻胶膜的工序；
通过以上述光刻胶膜为掩模，部分地除去上述导电体膜，在形成上述p型薄膜场效应晶体管的栅极电极的同时，使上述导电体膜残存于应当成为上述n型薄膜场效应晶体管的区域上的工序；
通过以残存于上述p型薄膜场效应晶体管的栅极电极和应当成为上述n型薄膜场效应晶体管的区域上的上述导电体膜为掩模，向上述半导体膜内注入p型导电性杂质，形成上述p型薄膜场效应晶体管的源和漏区的工序。
4.权利要求1所述的半导体装置的制造方法，其中：在形成上述栅极绝缘膜的工序中，上述延长部分的侧壁以对于上述基板的主表面进行倾斜的方式形成。
5.一种液晶显示装置的制造方法，其中：使用权利要求1所述的半导体装置的制造方法。
6.一种半导体装置的制造方法，包括下列工序：
在基板上形成半导体膜的工序；
在上述半导体膜上形成绝缘膜的工序；
在上述绝缘膜上形成导电体膜的工序；
在上述导电体膜上形成具有侧壁的光刻胶膜的工序；
通过以上述光刻胶膜为掩模，用刻蚀法部分地除去上述导电体膜，在从上述光刻胶膜的侧壁往内的内侧形成具有侧壁的栅极电极的工序；
通过以上述光刻胶膜为掩模用刻蚀法部分地除去上述绝缘膜，形成含有具有位于从上述栅极电极的侧壁往外的外侧的侧壁的延长部分的栅极绝缘膜的工序；
除去上述光刻胶膜的工序；
通过以上述栅极电极为掩模向上述半导体膜内注入杂质，在离开上述延长部分的侧壁的上述半导体膜的区域内，形成源和漏区的高浓度杂质区的工序；
通过以上述栅极电极为掩模向上述半导体膜内注入杂质，在位于上述延长部分的下边的上述半导体膜的区域内，形成杂质浓度比上述高浓度杂质区相对地低的源和漏区的低浓度杂质区的工序。
7.权利要求6所述的半导体装置的制造方法，其中：同时进行形成上述高浓度杂质区的工序和形成上述低浓度杂质区的工序。
8.权利要求6所述的半导体装置的制造方法，其中：在形成上述栅极绝缘膜的工序中，使具有比上述栅极绝缘膜的延长部分的厚度还薄的厚度的绝缘膜部分，残存在应当成为上述高浓度杂质区的半导体膜上。
9.权利要求6所述的半导体装置的制造方法，其中：
向上述低浓度杂质区和上述高浓度杂质区注入的杂质是n型导电性杂质，
上述栅极电极和上述栅极绝缘膜的上述源和漏区构成n型薄膜场效应晶体管，
还具备在形成上述n型薄膜场效应晶体管的栅极电极的工序之前实施的形成p型薄膜场效应晶体管的工序，
上述形成p型薄膜场效应晶体管的工序，包括：
在上述导电体膜上形成光刻胶膜的工序；
通过以上述光刻胶膜为掩模，部分地除去上述导电体膜，在形成上述p型薄膜场效应晶体管的栅极电极的同时，使上述导电体膜残存于应当成为上述n型薄膜场效应晶体管的区域上的工序；
通过以残存于上述p型薄膜场效应晶体管的栅极电极和应当成为上述n型薄膜场效应晶体管的区域上的上述导电体膜为掩模，向上述半导体膜内注入p型导电性杂质，形成上述p型薄膜场效应晶体管的源和漏区的工序。
10.权利要求6所述的半导体装置的制造方法，其中：在形成上述栅极绝缘膜的工序中，上述延长部分的侧壁以对于上述基板的主表面进行倾斜的方式形成。
11.一种液晶显示装置的制造方法，其中：使用权利要求6所述的半导体装置的制造方法。
CNB001355686A 1999-12-13 2000-12-13 制造半导体装置和液晶显示装置的方法 Expired - Fee Related CN1168148C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP35283799A JP2001168343A (ja) 1999-12-13 1999-12-13 半導体装置、液晶表示装置、半導体装置の製造方法、液晶表示装置の製造方法
JP352837/1999 1999-12-13

Publications (2)

Publication Number Publication Date
CN1300103A CN1300103A (zh) 2001-06-20
CN1168148C true CN1168148C (zh) 2004-09-22

Family

ID=18426786

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001355686A Expired - Fee Related CN1168148C (zh) 1999-12-13 2000-12-13 制造半导体装置和液晶显示装置的方法

Country Status (5)

Country Link
US (2) US20030034492A1 (zh)
JP (1) JP2001168343A (zh)
KR (1) KR100390664B1 (zh)
CN (1) CN1168148C (zh)
TW (1) TW499618B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168343A (ja) * 1999-12-13 2001-06-22 Mitsubishi Electric Corp 半導体装置、液晶表示装置、半導体装置の製造方法、液晶表示装置の製造方法
US6897477B2 (en) * 2001-06-01 2005-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device
US20050179838A1 (en) * 2001-09-28 2005-08-18 Yoshihiko Hamawaki Reflecting electrode forming method and liquid crystal display
TWI366218B (en) * 2004-06-01 2012-06-11 Semiconductor Energy Lab Method for manufacturing semiconductor device
JP4063266B2 (ja) * 2004-09-30 2008-03-19 セイコーエプソン株式会社 薄膜半導体装置の製造方法、薄膜半導体装置、電気光学装置、および電子機器
JP2006332172A (ja) * 2005-05-24 2006-12-07 Mitsubishi Electric Corp 半導体装置及び半導体装置の製造方法
KR101131135B1 (ko) * 2005-11-14 2012-04-03 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR20090024244A (ko) 2006-06-09 2009-03-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제작 방법
JP2008112136A (ja) * 2006-10-04 2008-05-15 Mitsubishi Electric Corp 表示装置及びその製造方法
US7591076B2 (en) * 2007-10-04 2009-09-22 William Frank Varnedoe Multifunctional squaring jig
KR101256708B1 (ko) * 2009-06-29 2013-04-19 엘지디스플레이 주식회사 액정표시장치의 제조방법
JP5539029B2 (ja) * 2010-05-28 2014-07-02 キヤノン株式会社 固体撮像装置の製造方法
US20190214503A1 (en) * 2018-01-08 2019-07-11 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. A p-type thin-film transistor and manufacturing method for the same
CN208422916U (zh) * 2018-08-07 2019-01-22 京东方科技集团股份有限公司 阵列基板及显示装置
CN111312724B (zh) * 2020-02-24 2023-04-07 合肥鑫晟光电科技有限公司 一种阵列基板、其制作方法及显示装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01125866A (ja) * 1987-11-10 1989-05-18 Citizen Watch Co Ltd 半導体集積回路の製造方法
JPH02181963A (ja) * 1989-01-09 1990-07-16 Nec Corp 半導体装置の製造方法
JPH04260336A (ja) * 1991-02-15 1992-09-16 Matsushita Electron Corp 薄膜トランジスタの製造方法と液晶表示装置の製造方法
US5289030A (en) 1991-03-06 1994-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide layer
JP2564725B2 (ja) * 1991-12-24 1996-12-18 株式会社半導体エネルギー研究所 Ｍｏｓ型トランジスタの作製方法
US5668019A (en) * 1992-01-30 1997-09-16 Mitsubishi Denki Kabushiki Kaisha Method of fabricating thin film transistor
JPH0675247A (ja) * 1992-06-25 1994-03-18 Sony Corp 液晶ディスプレイ駆動用ｔｆｔ基板
JP2990233B2 (ja) * 1992-07-03 1999-12-13 株式会社半導体エネルギー研究所 液晶電気光学装置
JP2935083B2 (ja) * 1992-10-22 1999-08-16 カシオ計算機株式会社 薄膜トランジスタの製造方法
JPH06169086A (ja) * 1992-11-30 1994-06-14 Sanyo Electric Co Ltd 多結晶シリコン薄膜トランジスタ
JPH06301056A (ja) * 1993-04-15 1994-10-28 Seiko Epson Corp 薄膜半導体装置の製造方法
JPH07211912A (ja) * 1994-01-21 1995-08-11 Fuji Xerox Co Ltd 薄膜トランジスタ及びその製造方法
JPH07211913A (ja) 1994-01-27 1995-08-11 Hitachi Ltd 半導体装置及びその製造方法
DE19500380C2 (de) * 1994-05-20 2001-05-17 Mitsubishi Electric Corp Aktivmatrix-Flüssigkristallanzeige und Herstellungsverfahren dafür
US5741732A (en) * 1995-05-03 1998-04-21 Sony Corporation Method for detecting implantation mask misalignment
US6037195A (en) * 1997-09-25 2000-03-14 Kabushiki Kaisha Toshiba Process of producing thin film transistor
TW418539B (en) * 1998-05-29 2001-01-11 Samsung Electronics Co Ltd A method for forming TFT in liquid crystal display
KR100425858B1 (ko) * 1998-07-30 2004-08-09 엘지.필립스 엘시디 주식회사 박막트랜지스터및그제조방법
JP2000174282A (ja) * 1998-12-03 2000-06-23 Semiconductor Energy Lab Co Ltd 半導体装置
JP3483484B2 (ja) * 1998-12-28 2004-01-06 富士通ディスプレイテクノロジーズ株式会社 半導体装置、画像表示装置、半導体装置の製造方法、及び画像表示装置の製造方法
US6207995B1 (en) 1999-02-23 2001-03-27 Advanced Micro Devices, Inc. High K integration of gate dielectric with integrated spacer formation for high speed CMOS
JP5020428B2 (ja) * 1999-08-30 2012-09-05 三星電子株式会社 トップゲート形ポリシリコン薄膜トランジスター製造方法
JP2001168343A (ja) * 1999-12-13 2001-06-22 Mitsubishi Electric Corp 半導体装置、液晶表示装置、半導体装置の製造方法、液晶表示装置の製造方法
JP2001250955A (ja) * 2000-03-07 2001-09-14 Seiko Epson Corp 半導体装置の製造方法、アクティブマトリクス基板の製造方法及び電気光学装置

Also Published As

Publication number Publication date
KR20010062351A (ko) 2001-07-07
CN1300103A (zh) 2001-06-20
US6808964B2 (en) 2004-10-26
US20030034492A1 (en) 2003-02-20
TW499618B (en) 2002-08-21
JP2001168343A (ja) 2001-06-22
KR100390664B1 (ko) 2003-07-10
US20030155571A1 (en) 2003-08-21

Similar Documents

Publication Publication Date Title
CN1168148C (zh) 制造半导体装置和液晶显示装置的方法
CN1218403C (zh) 半导体装置
CN1206737C (zh) 半导体器件及其制造方法
CN100336228C (zh) 半导体器件
CN1725511A (zh) 半导体器件及其制造方法
CN1129955C (zh) 半导体器件的制造方法
CN1292489C (zh) 半导体装置及其制造方法
CN1205664C (zh) 半导体装置及其制造方法
CN1246910C (zh) 半导体薄膜及其制造方法以及半导体器件及其制造方法
CN1722468A (zh) 便携式信息终端
CN1303698C (zh) 半导体器件及其制造方法
CN1199080C (zh) 液晶显示装置
CN1825568A (zh) 制造半导体集成电路的方法
CN1523413A (zh) 显示装置
CN1161566A (zh) 半导体器件及其制造方法
CN1577891A (zh) 半导体装置以及其制造方法
CN1504820A (zh) 有源矩阵显示装置
CN1307730A (zh) 薄膜晶体管及其制造方法
CN1301044A (zh) 半导体器件及其制造方法
CN1309423A (zh) 半导体装置及其制造方法
CN1728388A (zh) 半导体存储装置及其制造方法
CN1838433A (zh) 半导体器件以及图像显示装置
CN1677613A (zh) 半导体器件的制造方法、半导体器件、电光装置用基板、电光装置和电子设备
CN101043032A (zh) 半导体器件及其制造方法
CN1196200C (zh) 半导体装置的制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040922

Termination date: 20101213