JPH04260336A - 薄膜トランジスタの製造方法と液晶表示装置の製造方法 - Google Patents
薄膜トランジスタの製造方法と液晶表示装置の製造方法Info
- Publication number
- JPH04260336A JPH04260336A JP3021932A JP2193291A JPH04260336A JP H04260336 A JPH04260336 A JP H04260336A JP 3021932 A JP3021932 A JP 3021932A JP 2193291 A JP2193291 A JP 2193291A JP H04260336 A JPH04260336 A JP H04260336A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- gate electrode
- region
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 60
- 238000004519 manufacturing process Methods 0.000 title claims description 30
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 23
- 239000012535 impurity Substances 0.000 claims abstract description 66
- 239000010408 film Substances 0.000 claims abstract description 31
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 29
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 230000001681 protective effect Effects 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 44
- 230000002093 peripheral effect Effects 0.000 claims description 27
- 238000005530 etching Methods 0.000 claims description 8
- 239000007772 electrode material Substances 0.000 claims description 3
- 239000011229 interlayer Substances 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 239000010410 layer Substances 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 230000000295 complement effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- -1 phosphorus ions Chemical class 0.000 description 3
- 238000002513 implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、高耐圧の薄膜トランジ
スタの製造方法およびフラットディスプレイあるいは液
晶プロジェクションテレビ受像機のライトバルブに用い
られるアクティブマトリクス液晶表示装置の製造方法に
関する。
スタの製造方法およびフラットディスプレイあるいは液
晶プロジェクションテレビ受像機のライトバルブに用い
られるアクティブマトリクス液晶表示装置の製造方法に
関する。
【０００２】
【従来の技術】従来の高耐圧の薄膜トランジスタの製造
方法について、図８を用いながら説明する。図８（ａ）
において、１はガラス基板、２はポリシリコン膜、３は
ゲート酸化膜であり、ゲート電極４をフォトレジスト５
でパターン形成した後、図８（ｂ）に示すようにフォト
レジスト５を除去する。次に図８（ｃ）に示すように新
たなフォトレジスト６をマスクとしてソース領域，ドレ
イン領域となる領域に不純物をイオン注入７をする。そ
の際、フォトレジスト６で覆われた領域として低濃度不
純物領域８が図８（ｄ）のように得られる。９，１０は
不純物がドープされた高濃度のソース領域，ドレイン領
域である。
方法について、図８を用いながら説明する。図８（ａ）
において、１はガラス基板、２はポリシリコン膜、３は
ゲート酸化膜であり、ゲート電極４をフォトレジスト５
でパターン形成した後、図８（ｂ）に示すようにフォト
レジスト５を除去する。次に図８（ｃ）に示すように新
たなフォトレジスト６をマスクとしてソース領域，ドレ
イン領域となる領域に不純物をイオン注入７をする。そ
の際、フォトレジスト６で覆われた領域として低濃度不
純物領域８が図８（ｄ）のように得られる。９，１０は
不純物がドープされた高濃度のソース領域，ドレイン領
域である。
【０００３】
【発明が解決しようとする課題】しかしながら上記の従
来の構成では、ソース領域とドレイン領域の形成のため
にマスク工程を必要とする。また、自己整合で低濃度不
純物領域８を形成できないために低濃度不純物領域８の
長さがソース側とドレイン側で同一にできない。
来の構成では、ソース領域とドレイン領域の形成のため
にマスク工程を必要とする。また、自己整合で低濃度不
純物領域８を形成できないために低濃度不純物領域８の
長さがソース側とドレイン側で同一にできない。
【０００４】本発明は、上記従来の課題を解決するもの
で、マスク工程の追加なく、さらに低濃度不純物領域を
自己整合的に形成できる薄膜トランジスタを提供するこ
とを目的とする。
で、マスク工程の追加なく、さらに低濃度不純物領域を
自己整合的に形成できる薄膜トランジスタを提供するこ
とを目的とする。
【０００５】
【課題を解決するための手段】本発明は上記目的を達成
するために、絶縁基板上に半導体層を形成する工程と、
その半導体層の上にゲート絶縁膜を介してゲート電極を
そのゲート電極上にフォトレジストを保護膜としてパタ
ーン形成し、続いて半導体層の所定部に薄膜トランジス
タのソース領域，ドレイン領域を形成するための不純物
をドーピングする工程と、ゲート電極をパターン形成し
たフォトレジストパターンをつけたままゲート電極をサ
イドエッチングし、ソース領域とゲート電極の間および
ドレイン領域とゲート電極の間に低濃度不純物領域を形
成する工程とを少なくとも有する構成よりなる。
するために、絶縁基板上に半導体層を形成する工程と、
その半導体層の上にゲート絶縁膜を介してゲート電極を
そのゲート電極上にフォトレジストを保護膜としてパタ
ーン形成し、続いて半導体層の所定部に薄膜トランジス
タのソース領域，ドレイン領域を形成するための不純物
をドーピングする工程と、ゲート電極をパターン形成し
たフォトレジストパターンをつけたままゲート電極をサ
イドエッチングし、ソース領域とゲート電極の間および
ドレイン領域とゲート電極の間に低濃度不純物領域を形
成する工程とを少なくとも有する構成よりなる。
【０００６】
【作用】この構成によって、ゲート電極形成のマスク工
程だけでゲート電極とソース領域、ゲート電極とドレイ
ン領域の間に低濃度不純物領域を自己整合で形成できる
。
程だけでゲート電極とソース領域、ゲート電極とドレイ
ン領域の間に低濃度不純物領域を自己整合で形成できる
。
【０００７】
【実施例】以下、本発明の実施例について図面を用いて
説明する。
説明する。
【０００８】図１は、本発明の第１の実施例のポリシリ
コン薄膜トランジスタの製造方法の工程断面図である。
コン薄膜トランジスタの製造方法の工程断面図である。
【０００９】図１（ａ）は従来例の図８（ａ）と基本的
に同じである。すなわち１１は石英基板、１２は第１層
目のポリシリコン膜、１３はゲート絶縁膜、１４はゲー
ト電極、１５はフォトレジストを示している。今ポリシ
リコンのゲート電極１４をフォトレジスト１５をマスク
としてエッチングによりパターンニングする。その後が
本発明の特徴とするもので、図１（ｂ）に示すように、
フォトレジスト１５をつけたまま、高濃度のソース領域
１６，ドレイン領域１７に燐イオン１８を注入する。次
に低濃度不純物領域１９を形成するために、図１（ｃ）
に示すように、さらにゲート電極１４をオーバーエッチ
ングし、ゲート電極１４の長さを０．５μｍ以上短くす
る。最後に図１（ｄ）に示すように層間絶縁膜２０，ア
ルミニウム配線２１を形成する。２２はチャンネル領域
である。
に同じである。すなわち１１は石英基板、１２は第１層
目のポリシリコン膜、１３はゲート絶縁膜、１４はゲー
ト電極、１５はフォトレジストを示している。今ポリシ
リコンのゲート電極１４をフォトレジスト１５をマスク
としてエッチングによりパターンニングする。その後が
本発明の特徴とするもので、図１（ｂ）に示すように、
フォトレジスト１５をつけたまま、高濃度のソース領域
１６，ドレイン領域１７に燐イオン１８を注入する。次
に低濃度不純物領域１９を形成するために、図１（ｃ）
に示すように、さらにゲート電極１４をオーバーエッチ
ングし、ゲート電極１４の長さを０．５μｍ以上短くす
る。最後に図１（ｄ）に示すように層間絶縁膜２０，ア
ルミニウム配線２１を形成する。２２はチャンネル領域
である。
【００１０】本実施例において、低濃度不純物領域１９
をノンドープとしたが、図１（ｃ）と（ｄ）の工程の間
に図２に示すように、フォトレジスト１５を除去して低
ドーズ量の不純物イオン２３を注入する工程を設けるこ
とで低濃度不純物領域１９の不純物濃度を制御できる。
をノンドープとしたが、図１（ｃ）と（ｄ）の工程の間
に図２に示すように、フォトレジスト１５を除去して低
ドーズ量の不純物イオン２３を注入する工程を設けるこ
とで低濃度不純物領域１９の不純物濃度を制御できる。
【００１１】図３は、本発明の第２の実施例のポリシリ
コン薄膜トランジスタの製造方法の工程断面図である。
コン薄膜トランジスタの製造方法の工程断面図である。
【００１２】すなわち本実施例の特徴は、ゲート電極１
４のオーバーエッチングをイオン注入より先に行うこと
である。すなわち図３（ａ）に示すようにフォトレジス
ト１５をマスクとしたゲート電極１４のエッチングを０
．３μｍ以上オーバーエッチングして、その後、図４（
ｂ）に示すように燐イオン１８を注入して第１層目のポ
リシリコン膜１２のソース領域１６，ドレイン領域１７
の不純物をドーピングする。最後に層間絶縁膜２０，ア
ルミニウム配線２１を形成して薄膜トランジスタを作製
する。図３（ｂ）に示したようにゲート電極１４をオー
バーエッチングすることでゲート電極１４とソース領域
１６、ゲート電極１４とドレイン領域１７の間にイオン
注入されない低濃度不純物領域１９が形成される。
４のオーバーエッチングをイオン注入より先に行うこと
である。すなわち図３（ａ）に示すようにフォトレジス
ト１５をマスクとしたゲート電極１４のエッチングを０
．３μｍ以上オーバーエッチングして、その後、図４（
ｂ）に示すように燐イオン１８を注入して第１層目のポ
リシリコン膜１２のソース領域１６，ドレイン領域１７
の不純物をドーピングする。最後に層間絶縁膜２０，ア
ルミニウム配線２１を形成して薄膜トランジスタを作製
する。図３（ｂ）に示したようにゲート電極１４をオー
バーエッチングすることでゲート電極１４とソース領域
１６、ゲート電極１４とドレイン領域１７の間にイオン
注入されない低濃度不純物領域１９が形成される。
【００１３】本実施例において低濃度不純物領域１９を
ノンドープとしたが、図３（ｂ）と（ｃ）の工程の間に
図４に示すように、フォトレジスト１５を除去して低ド
ーズ量の不純物イオン２３を注入する工程を設けること
で低濃度不純物領域１９の不純物濃度を制御できる。
ノンドープとしたが、図３（ｂ）と（ｃ）の工程の間に
図４に示すように、フォトレジスト１５を除去して低ド
ーズ量の不純物イオン２３を注入する工程を設けること
で低濃度不純物領域１９の不純物濃度を制御できる。
【００１４】上記第１の実施例および第２の実施例にお
いて、ソース領域１６，ドレイン領域１７の不純物を燐
としたが、これに限らず、ｎ形あるいはｐ形となる不純
物ならよく、例えばひ素，アンチモンやボロンでもよい
。
いて、ソース領域１６，ドレイン領域１７の不純物を燐
としたが、これに限らず、ｎ形あるいはｐ形となる不純
物ならよく、例えばひ素，アンチモンやボロンでもよい
。
【００１５】図５は、本発明の第３の実施例の表示部と
周辺駆動回路部のトランジスタが同一導電型である液晶
表示装置の製造方法の工程断面図である。液晶表示装置
は、図５の左に示す液晶を駆動する画素部のトランジス
タと右に示す画素部のトランジスタを駆動する周辺回路
のトランジスタ等から構成される。図５では、画素部と
周辺回路部を構成するトランジスタを同一導電型として
いる。図５（ａ）に示す薄膜トランジスタの各部は図１
（ｄ）に示す薄膜トランジスタの各部と基本的に同一部
分には同一番号を付し、説明を省略する。図５（ａ）に
示すように層間絶縁膜形成工程前まで作製し、図５（ｂ
）に示すように本発明の特徴は、画素部のみをフォトレ
ジスト２４により覆い、画素部のトランジスタのソース
領域１６，ドレイン領域１７と同一導電型の不純物（燐
）２５をイオン注入する。この工程により周辺回路のト
ランジスタは、図５（ｃ）に示すようにドレイン領域１
７およびソース領域１６とゲート電極１４の間の低濃度
不純物領域１９が無い構造になる。すなわちソース領域
１６Ａ，ドレイン領域１７Ａが得られる。その後、図５
（ｄ）に示すように層間絶縁膜２０，アルミニウム配線
２１，透明電極２６を形成する。
周辺駆動回路部のトランジスタが同一導電型である液晶
表示装置の製造方法の工程断面図である。液晶表示装置
は、図５の左に示す液晶を駆動する画素部のトランジス
タと右に示す画素部のトランジスタを駆動する周辺回路
のトランジスタ等から構成される。図５では、画素部と
周辺回路部を構成するトランジスタを同一導電型として
いる。図５（ａ）に示す薄膜トランジスタの各部は図１
（ｄ）に示す薄膜トランジスタの各部と基本的に同一部
分には同一番号を付し、説明を省略する。図５（ａ）に
示すように層間絶縁膜形成工程前まで作製し、図５（ｂ
）に示すように本発明の特徴は、画素部のみをフォトレ
ジスト２４により覆い、画素部のトランジスタのソース
領域１６，ドレイン領域１７と同一導電型の不純物（燐
）２５をイオン注入する。この工程により周辺回路のト
ランジスタは、図５（ｃ）に示すようにドレイン領域１
７およびソース領域１６とゲート電極１４の間の低濃度
不純物領域１９が無い構造になる。すなわちソース領域
１６Ａ，ドレイン領域１７Ａが得られる。その後、図５
（ｄ）に示すように層間絶縁膜２０，アルミニウム配線
２１，透明電極２６を形成する。
【００１６】図６は、本発明の第４の実施例の画素部の
トランジスタが一導電型で、周辺駆動回路部のトランジ
スタが相補型である液晶表示装置の製造方法の工程断面
図である。液晶表示装置は、図６の左に示す液晶を駆動
する画素部の薄膜トランジスタと右に示す画素部の薄膜
トランジスタを駆動する周辺回路の薄膜トランジスタ等
から構成される。図６では、画素部は、一導電型トラン
ジスタで、周辺回路部は、相補型トランジスタにより構
成されている。図６（ａ）に示す薄膜トランジスタの各
部は、図１（ｄ）に示す薄膜トランジスタの各部と基本
的に同一部分には同一番号を付し、説明を省略する。図
６（ａ）に示すように層間絶縁膜形成工程前まで作製し
、図６（ｂ）に示すように本発明の特徴は画素部と反対
導電型トランジスタをフォトレジスト２６により覆い、
画素部のトランジスタのソース領域１６，ドレイン領域
１７と同一導電型の不純物（燐）２７をイオン注入する
。この工程により周辺回路のトランジスタは、図６（ｃ
）に示すように周辺回路のドレイン領域１７およびソー
ス領域１６とゲート電極１４の間の低濃度不純物領域１
９がない構造になる。すなわちソース領域１６Ｂ，ドレ
イン領域１７Ｂが得られる。その後画素部と一導電型ト
ランジスタをフォトレジスト２８により覆い、画素部の
トランジスタのソース領域１６，ドレイン領域１７と反
対導電型の不純物（ボロン）２９をイオン注入する。こ
の工程において、反対導電型の不純物２９の注入量は、
第１の実施例の方法により形成した高濃度不純物領域で
あるソース領域１６，ドレイン領域１７に注入した一導
電型の不純物量より多い濃度、例えば５×１０１４／ｃ
ｍ２である。このようにして図６（ｄ）に示すように反
対導電型の高濃度不純物領域３０が形成され、反対導電
型のトランジスタが作製できる。その後、層間絶縁膜３
１，アルミニウム配線３２，透明電極３３を形成すると
、図６（ｅ）に示す液晶表示装置に用いられる薄膜トラ
ンジスタ回路基板が形成できる。
トランジスタが一導電型で、周辺駆動回路部のトランジ
スタが相補型である液晶表示装置の製造方法の工程断面
図である。液晶表示装置は、図６の左に示す液晶を駆動
する画素部の薄膜トランジスタと右に示す画素部の薄膜
トランジスタを駆動する周辺回路の薄膜トランジスタ等
から構成される。図６では、画素部は、一導電型トラン
ジスタで、周辺回路部は、相補型トランジスタにより構
成されている。図６（ａ）に示す薄膜トランジスタの各
部は、図１（ｄ）に示す薄膜トランジスタの各部と基本
的に同一部分には同一番号を付し、説明を省略する。図
６（ａ）に示すように層間絶縁膜形成工程前まで作製し
、図６（ｂ）に示すように本発明の特徴は画素部と反対
導電型トランジスタをフォトレジスト２６により覆い、
画素部のトランジスタのソース領域１６，ドレイン領域
１７と同一導電型の不純物（燐）２７をイオン注入する
。この工程により周辺回路のトランジスタは、図６（ｃ
）に示すように周辺回路のドレイン領域１７およびソー
ス領域１６とゲート電極１４の間の低濃度不純物領域１
９がない構造になる。すなわちソース領域１６Ｂ，ドレ
イン領域１７Ｂが得られる。その後画素部と一導電型ト
ランジスタをフォトレジスト２８により覆い、画素部の
トランジスタのソース領域１６，ドレイン領域１７と反
対導電型の不純物（ボロン）２９をイオン注入する。こ
の工程において、反対導電型の不純物２９の注入量は、
第１の実施例の方法により形成した高濃度不純物領域で
あるソース領域１６，ドレイン領域１７に注入した一導
電型の不純物量より多い濃度、例えば５×１０１４／ｃ
ｍ２である。このようにして図６（ｄ）に示すように反
対導電型の高濃度不純物領域３０が形成され、反対導電
型のトランジスタが作製できる。その後、層間絶縁膜３
１，アルミニウム配線３２，透明電極３３を形成すると
、図６（ｅ）に示す液晶表示装置に用いられる薄膜トラ
ンジスタ回路基板が形成できる。
【００１７】図７は、本発明の第５の実施例の画素部の
トランジスタが一導電型で、周辺駆動回路部のトランジ
スタが相補型である液晶表示装置の製造方法の工程断面
図である。液晶表示装置は、図７の左に示す液晶を駆動
する画素部のトランジスタと右に示す画素部のトランジ
スタを駆動する周辺回路のトランジスタ等から構成され
る。図７は、画素部は一導電型トランジスタで、周辺回
路部は相補型トランジスタにより構成されている。図７
（ａ）の左側の画素部のトランジスタは図１（ｄ）のト
ランジスタの各部と基本的に同一で同一番号を付し、説
明を省略する。すなわち画素部のトランジスタを層間絶
縁膜形成前まで作製する。これまでの工程では、周辺回
路はゲート電極材料３４により覆われていて、トランジ
スタは形成されていない。ここで３５はチャンネルとな
る半導体領域、３６はゲート酸化膜である。この後、図
７（ｂ）に示すように画素部はフォトレジスト３７によ
り覆い、周辺回路部のゲート電極３４をパターン形成す
る。次に図７（ｃ）に示すように一導電型のトランジス
タを形成するために画素部と周辺回路の反対導電型のト
ランジスタの領域をフォトレジスト３８で覆い、一導電
型の不純物（燐）３９をイオン注入によりドーピングす
る。次に図７（ｄ）に示すように反対導電型のトランジ
スタを形成するために画素部と周辺回路の一導電型のト
ランジスタの領域をフォトレジスト４０で覆い、反対導
電型の不純物（ボロン）４１をイオン注入によりドーピ
ングし、反対導電型トランジスタのソース，ドレイン領
域４２を図７（ｅ）のように得る。このようにして図７
（ｅ）に示すような画素部は低濃度不純物領域１９を含
むトランジスタ、周辺回路部は低濃度不純物領域１９を
含まないトランジスタが形成できる。最後に層間絶縁膜
４３，アルミニウム配線４４と透明電極４５を形成する
と図７（ｆ）に示す液晶表示装置に用いられる薄膜トラ
ンジスタ回路基板が形成できる。
トランジスタが一導電型で、周辺駆動回路部のトランジ
スタが相補型である液晶表示装置の製造方法の工程断面
図である。液晶表示装置は、図７の左に示す液晶を駆動
する画素部のトランジスタと右に示す画素部のトランジ
スタを駆動する周辺回路のトランジスタ等から構成され
る。図７は、画素部は一導電型トランジスタで、周辺回
路部は相補型トランジスタにより構成されている。図７
（ａ）の左側の画素部のトランジスタは図１（ｄ）のト
ランジスタの各部と基本的に同一で同一番号を付し、説
明を省略する。すなわち画素部のトランジスタを層間絶
縁膜形成前まで作製する。これまでの工程では、周辺回
路はゲート電極材料３４により覆われていて、トランジ
スタは形成されていない。ここで３５はチャンネルとな
る半導体領域、３６はゲート酸化膜である。この後、図
７（ｂ）に示すように画素部はフォトレジスト３７によ
り覆い、周辺回路部のゲート電極３４をパターン形成す
る。次に図７（ｃ）に示すように一導電型のトランジス
タを形成するために画素部と周辺回路の反対導電型のト
ランジスタの領域をフォトレジスト３８で覆い、一導電
型の不純物（燐）３９をイオン注入によりドーピングす
る。次に図７（ｄ）に示すように反対導電型のトランジ
スタを形成するために画素部と周辺回路の一導電型のト
ランジスタの領域をフォトレジスト４０で覆い、反対導
電型の不純物（ボロン）４１をイオン注入によりドーピ
ングし、反対導電型トランジスタのソース，ドレイン領
域４２を図７（ｅ）のように得る。このようにして図７
（ｅ）に示すような画素部は低濃度不純物領域１９を含
むトランジスタ、周辺回路部は低濃度不純物領域１９を
含まないトランジスタが形成できる。最後に層間絶縁膜
４３，アルミニウム配線４４と透明電極４５を形成する
と図７（ｆ）に示す液晶表示装置に用いられる薄膜トラ
ンジスタ回路基板が形成できる。
【００１８】
【発明の効果】以上のように本発明は、ゲート電極を形
成する工程において、ゲート電極材料をサイドエッチン
グし、またゲート電極のパターンニングに用いたフォト
レジストを除去しないまま、ソース，ドレイン注入を行
うことにより、ゲート電極とソース領域、ゲート電極と
ドレイン領域の間に自己整合的に低濃度不純物領域が形
成できる薄膜トランジスタとその薄膜トランジスタの製
造方法を整合性良く導入できる液晶表示装置を提供でき
る。
成する工程において、ゲート電極材料をサイドエッチン
グし、またゲート電極のパターンニングに用いたフォト
レジストを除去しないまま、ソース，ドレイン注入を行
うことにより、ゲート電極とソース領域、ゲート電極と
ドレイン領域の間に自己整合的に低濃度不純物領域が形
成できる薄膜トランジスタとその薄膜トランジスタの製
造方法を整合性良く導入できる液晶表示装置を提供でき
る。
【図面の簡単な説明】
【図１】本発明の第１の実施例の薄膜トランジスタの製
造方法の工程断面図 【図２】同実施例の変形例の工程断面図【図３】本発明
の第２の実施例の薄膜トランジスタの製造方法の工程断
面図 【図４】同実施例の変形例の工程断面図【図５】本発明
の第３の実施例の液晶表示装置の製造方法の工程断面図 【図６】本発明の第４の実施例の液晶表示装置の製造方
法の工程断面図 【図７】本発明の第５の実施例の液晶表示装置の製造方
法の工程断面図 【図８】従来の薄膜トランジスタの製造方法の工程断面
図 【符号の説明】 １１ 石英基板（絶縁基板） １２ ポリシリコン膜（半導体層） １３ ゲート絶縁膜 １４ ゲート電極 １５ フォトレジスト １６ ソース領域 １７ ドレイン領域 １８ 燐イオン（不純物） １９ 低濃度不純物領域
造方法の工程断面図 【図２】同実施例の変形例の工程断面図【図３】本発明
の第２の実施例の薄膜トランジスタの製造方法の工程断
面図 【図４】同実施例の変形例の工程断面図【図５】本発明
の第３の実施例の液晶表示装置の製造方法の工程断面図 【図６】本発明の第４の実施例の液晶表示装置の製造方
法の工程断面図 【図７】本発明の第５の実施例の液晶表示装置の製造方
法の工程断面図 【図８】従来の薄膜トランジスタの製造方法の工程断面
図 【符号の説明】 １１ 石英基板（絶縁基板） １２ ポリシリコン膜（半導体層） １３ ゲート絶縁膜 １４ ゲート電極 １５ フォトレジスト １６ ソース領域 １７ ドレイン領域 １８ 燐イオン（不純物） １９ 低濃度不純物領域
Claims (7)
- 【請求項１】絶縁基板上に半導体層を形成する工程と、
その半導体層の上にゲート絶縁膜を介してゲート電極を
そのゲート電極上にフォトレジストを保護膜としてパタ
ーン形成し、続いて前記半導体層の所定部に薄膜トラン
ジスタのソース領域，ドレイン領域を形成するための不
純物をドーピングする工程と、前記ゲート電極をパター
ン形成したフォトレジストパターンをつけたまま前記ゲ
ート電極をサイドエッチングし、前記ソース領域とゲー
ト電極の間および前記ドレイン領域とゲート電極の間に
低濃度不純物領域を形成する工程とを少なくとも有する
ことを特徴とする薄膜トランジスタの製造方法。 - 【請求項２】ゲート電極のサイドエッチングの後、その
ゲート電極上のフォトレジスト膜を除去し、低ドーズ量
の不純物をドーピングし、低濃度不純物領域の不純物濃
度を制御する工程を加えたことを特徴とする請求項１記
載の薄膜トランジスタの製造方法。 - 【請求項３】薄膜トランジスタのソース領域，ドレイン
領域を形成するための不純物をドーピングする工程と、
ゲート電極をサイドエッチングする工程の順序を入れ換
えたことを特徴とする請求項１記載の薄膜トランジスタ
の製造方法。 - 【請求項４】薄膜トランジスタのソース領域，ドレイン
領域を形成するための不純物をドーピングする工程の後
、ゲート電極上のフォトレジスト膜を除去し、低ドーズ
量の不純物をドーピングし、低濃度不純物領域の不純物
濃度を制御する工程を加えたことを特徴とする請求項３
記載の薄膜トランジスタの製造方法。 - 【請求項５】薄膜トランジスタのソース領域とゲート電
極の間およびドレイン領域とゲート電極の間の低濃度不
純物領域を請求項１，２，３または４記載の薄膜トラン
ジスタの製造方法で作製した後、液晶を駆動する画素部
の薄膜トランジスタをフォトレジスト膜で保護し、前記
画素部の薄膜トランジスタを駆動する周辺回路部の薄膜
トランジスタのソース，ドレイン領域とゲート電極の間
の低濃度不純物領域を高濃度不純物領域にするための不
純物をドーピングする工程を少なくとも有することを特
徴とする液晶表示装置の製造方法。 - 【請求項６】薄膜トランジスタのソース領域とゲート電
極の間およびドレイン領域とゲート電極の間の低濃度不
純物領域を請求項１，２，３または４記載の薄膜トラン
ジスタの製造方法で作製した後、液晶を駆動する画素部
の一導電型の薄膜トランジスタと周辺回路部の薄膜トラ
ンジスタのうちの一方の反対導電型の薄膜トランジスタ
をフォトレジスト膜で保護し、周辺回路部の薄膜トラン
ジスタのうち他方の一導電型の薄膜トランジスタのソー
ス，ドレイン領域とゲート電極の間の低濃度不純物領域
を高濃度不純物領域にするための不純物をドーピングす
る工程と、その低濃度不純物領域のない薄膜トランジス
タと前記画素部の薄膜トランジスタ上をフォトレジスト
膜で保護し、前記反対導電型の薄膜トランジスタに画素
部の薄膜トランジスタのソース，ドレイン領域の不純物
濃度以上の反対導電型の不純物をドーピングする工程と
を少なくとも有することを特徴とする液晶表示装置の製
造方法。 - 【請求項７】液晶を駆動する画素部の一導電型の薄膜ト
ランジスタのソース領域とゲート電極の間およびドレイ
ン領域とゲート電極の間の低濃度不純物領域を請求項１
，２，３または４記載の薄膜トランジスタの製造方法で
作製し、前記画素部の薄膜トランジスタを駆動する周辺
回路部の薄膜トランジスタを形成するための半導体層，
ゲート絶縁膜およびゲート電極材料を形成した後、前記
画素部の薄膜トランジスタ上をフォトレジスト膜で被覆
し、周辺回路部のゲート電極をパターン形成する工程と
、前記画素部の薄膜トランジスタと周辺回路の薄膜トラ
ンジスタのうち反対導電型の薄膜トランジスタ上をフォ
トレジスト膜で保護し、一導電型の不純物をドーピング
して、周辺回路部の一導電型の薄膜トランジスタのソー
ス，ドレイン領域を形成する工程と、前記画素部の一導
電型の薄膜トランジスタと周辺回路部の一導電型薄膜ト
ランジスタ上をフォトレジスト膜で保護し、周辺回路部
の反対導電型の薄膜トランジスタのソース，ドレイン領
域を形成するための反対導電型の不純物をドーピングす
る工程とを少なくとも有することを特徴とする液晶表示
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3021932A JPH04260336A (ja) | 1991-02-15 | 1991-02-15 | 薄膜トランジスタの製造方法と液晶表示装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3021932A JPH04260336A (ja) | 1991-02-15 | 1991-02-15 | 薄膜トランジスタの製造方法と液晶表示装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04260336A true JPH04260336A (ja) | 1992-09-16 |
Family
ID=12068826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3021932A Pending JPH04260336A (ja) | 1991-02-15 | 1991-02-15 | 薄膜トランジスタの製造方法と液晶表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04260336A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000004026A (ja) * | 1999-06-02 | 2000-01-07 | Semiconductor Energy Lab Co Ltd | Ｍｉｓ型半導体装置の作製方法 |
| US6417543B1 (en) | 1993-01-18 | 2002-07-09 | Semiconductor Energy Laboratory Co., Ltd. | MIS semiconductor device with sloped gate, source, and drain regions |
| JP2003530693A (ja) * | 2000-04-07 | 2003-10-14 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 薄膜フィルムトランジスタを具えた電子デバイスの製造方法 |
| JP2004039996A (ja) * | 2002-07-05 | 2004-02-05 | Fujitsu Display Technologies Corp | 薄膜トランジスタ装置及びその製造方法、並びにそれを備えた薄膜トランジスタ基板及び表示装置 |
| US6777763B1 (en) | 1993-10-01 | 2004-08-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for fabricating the same |
| US6808964B2 (en) * | 1999-12-13 | 2004-10-26 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing a semiconductor device and liquid crystal display |
| JP2008098661A (ja) * | 2007-12-04 | 2008-04-24 | Sharp Corp | 薄膜トランジスタ装置の製造方法 |
| US7414288B2 (en) | 1996-06-04 | 2008-08-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having display device |
-
1991
- 1991-02-15 JP JP3021932A patent/JPH04260336A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6417543B1 (en) | 1993-01-18 | 2002-07-09 | Semiconductor Energy Laboratory Co., Ltd. | MIS semiconductor device with sloped gate, source, and drain regions |
| US6984551B2 (en) | 1993-01-18 | 2006-01-10 | Semiconductor Energy Laboratory Co., Ltd. | MIS semiconductor device and method of fabricating the same |
| US6777763B1 (en) | 1993-10-01 | 2004-08-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for fabricating the same |
| US7414288B2 (en) | 1996-06-04 | 2008-08-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having display device |
| US8405149B2 (en) | 1996-06-04 | 2013-03-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having display device |
| US8928081B2 (en) | 1996-06-04 | 2015-01-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having display device |
| JP2000004026A (ja) * | 1999-06-02 | 2000-01-07 | Semiconductor Energy Lab Co Ltd | Ｍｉｓ型半導体装置の作製方法 |
| US6808964B2 (en) * | 1999-12-13 | 2004-10-26 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing a semiconductor device and liquid crystal display |
| JP2003530693A (ja) * | 2000-04-07 | 2003-10-14 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 薄膜フィルムトランジスタを具えた電子デバイスの製造方法 |
| JP2004039996A (ja) * | 2002-07-05 | 2004-02-05 | Fujitsu Display Technologies Corp | 薄膜トランジスタ装置及びその製造方法、並びにそれを備えた薄膜トランジスタ基板及び表示装置 |
| US7317209B2 (en) | 2002-07-05 | 2008-01-08 | Sharp Kabushiki Kaisha | Thin film transistor device and method of manufacturing the same, thin film transistor substrate and display having the same |
| JP2008098661A (ja) * | 2007-12-04 | 2008-04-24 | Sharp Corp | 薄膜トランジスタ装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5767930A (en) | Active-matrix liquid crystal display and fabrication method thereof | |
| JP2774952B2 (ja) | 半導体素子の製造方法 | |
| KR100259078B1 (ko) | 박막트랜지스터 및 이의 제조방법 | |
| KR100205373B1 (ko) | 액정표시소자의 제조방법 | |
| JPH0888375A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0766427A (ja) | 薄膜トランジスタの製造方法 | |
| KR100257070B1 (ko) | 박막트랜지스터 및 이의 제조방법 | |
| KR100307457B1 (ko) | 박막 트랜지스터의 제조 방법 | |
| JPH04260336A (ja) | 薄膜トランジスタの製造方法と液晶表示装置の製造方法 | |
| JP3453776B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JPS6395669A (ja) | 半導体集積回路装置の製造方法 | |
| JPH07211912A (ja) | 薄膜トランジスタ及びその製造方法 | |
| US6287898B1 (en) | Thin film transistor manufacturing method | |
| JP3252290B2 (ja) | 薄膜バイポーラトランジスタおよびそれを用いた薄膜半導体装置 | |
| JPH07131027A (ja) | 薄膜半導体装置の製造方法 | |
| JP3466165B2 (ja) | Ｌｄｄを有する薄膜トランジスタの製造方法 | |
| JPS63215075A (ja) | 半導体装置の製造方法 | |
| KR100198596B1 (ko) | 씨모스 트랜지스터의 제조방법 | |
| JP3064445B2 (ja) | 相補型半導体装置の製造方法 | |
| KR0172256B1 (ko) | 이중 게이트 전극 구조의 박막 트랜지스터 및 그 제조 방법 | |
| JP2754184B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH07231099A (ja) | 薄膜半導体素子アレイの製造方法 | |
| JPH03171671A (ja) | 半導体装置及びその製造方法 | |
| KR100252754B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| JP3221777B2 (ja) | 薄膜トランジスタの製法 |