KR100205373B1 - 액정표시소자의 제조방법 - Google Patents
액정표시소자의 제조방법 Download PDFInfo
- Publication number
- KR100205373B1 KR100205373B1 KR1019960020811A KR19960020811A KR100205373B1 KR 100205373 B1 KR100205373 B1 KR 100205373B1 KR 1019960020811 A KR1019960020811 A KR 1019960020811A KR 19960020811 A KR19960020811 A KR 19960020811A KR 100205373 B1 KR100205373 B1 KR 100205373B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- gate electrode
- forming
- insulating layer
- semiconductor layer
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title abstract description 19
- 238000004519 manufacturing process Methods 0.000 title abstract description 9
- 239000010410 layer Substances 0.000 claims abstract description 98
- 239000004065 semiconductor Substances 0.000 claims abstract description 46
- 239000003990 capacitor Substances 0.000 claims abstract description 19
- 239000007772 electrode material Substances 0.000 claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims abstract description 15
- 239000002184 metal Substances 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000000059 patterning Methods 0.000 claims abstract description 12
- 239000012535 impurity Substances 0.000 claims abstract description 11
- 150000002500 ions Chemical class 0.000 claims abstract description 11
- 238000000151 deposition Methods 0.000 claims abstract description 6
- 239000011241 protective layer Substances 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 229910052796 boron Inorganic materials 0.000 claims description 7
- 229910052698 phosphorus Inorganic materials 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 239000007769 metal material Substances 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims 2
- 238000003860 storage Methods 0.000 abstract description 17
- 239000010408 film Substances 0.000 description 13
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 239000010409 thin film Substances 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 액정표시소자에 관한 것으로, 특히 소토리지 커패시터(Storage Capacitor) 부분을 투명하게 형성하여 개구율을 향상시키는데 적당하도록 한 액정표시소자의 제조방법에 관한 것이다.
이를 위한 본 발명의 액정표시소자의 제조방법은 기판상의 소정영역에 일정간격을 두고 복수개의 제1반도체층과 제2반도체층을 형성하는 공정; 상기 제1, 제2반도체층을 포함한 기판상에 제1절연층을 형성하고 상기 제2반도체층에만 제1불순물 이온은 주입하는 공정; 상기 제1절연층을 선택적으로 제거하여 상기 제2반도체층과 공통전극과의 전기적 연결을 위한 제1콘택홀을 형성하는 공정; 상기 제1콘택홀을 포함한 전면에 제1도전층을 형성한 후 패터닝하여 제1게이트 전극과 상긱제2반도체층과의 공통전극과의 전기적 연결을 위한 전글라인을 형성하는 공정; 상기 제1게이트 전극을 마스크로 한 제2불순물 이온을 주입하여 제1반도체층에 소오스/드레인 영역을 형성한 후 제1절연층을 통해 상기 드레인 영역의 제1반도체층과 연결되도록 투명한 화소전극 물질을 증착한 후 패터닝 하여 화소전극을 형성하는 공정; 상기 화소전극을 포함한 전면에 제2절연층을 형성한 후 제2절연층을 통해 상기 제1게이트 전극과 연결되도록 제2게이트 전극물질을 증착한 후 패터닝하여 제2게이트 전극라인을 형성하는 공정; 상기 제2게이트 전극라인을 포함한 전면에 제3절연층을 형성한 후 제3절연층을 통해 상기 소오스 영역의 제1반도체층과 연결되도록 금속층을 형성하고 패터닝하는 공정; 상기금속층을 포함한 전면에 보호막을 증착하는 공정을 포함하여 형성됨을 특징으로 한다.
Description
제1a도 내지 h도는 종래의 액정표시소자의 공정단면도
제2a,b도는 종래의 액정표시소자의 레이아웃도 및 그에 따른 회로구성도
제3a,b도는 본 발명의 액정표시소자의 레이아웃도 및 그에 따른 회로구성도
제4a도 내지 h도는 제3a도의 A-A'선에 따른 공정단면도.
a' 도내지 h'도는 제3a도의 B-B'선에 따른 공정단면도.
e"도 내지 h"도는 제3a도의 C-C'선에 따른 공정단면도.
* 도면의 주요부분에 대한 부호의 설명
40 : 투명절연기관 41a : 제1반도체층
41b : 제2반도체층 42 : 제1절연층
43 : 제1콘택홀 44a : 제1게이트 전극
44b : 전극라인 46 : 화소전극
47 : 제2절연층 48 : 제3콘택홀
48 : 제3콘택홀 49 : 제2게이트 전극라인
50 : 제3절연층 51 : 제4콘택홀
52 : 데이타 라인 53 : 보호막
본 발명은 액정표시소자에 관한 것으로, 특히 스토리지 커패시터(Storage Capacitor) 부분을 투명하게 형성하여 개구율을 향상시키는데 적당하도록 한 액정표시 소자의 제조방법에 관한 것이다.
이하, 첨부된 도면을 참고하여 종래의 액정표시 소자에 대하여 설명하면 다음과 같다.
제1a도 내지 h도는 종래의 액정표시 소자의 공정단면도이고, 제2a,b도는 종래의 액정표시 소자; 레이아웃도 및 그에 따른 회로구성도이다.
먼저, 유리나 수정(Quartz)등의 투명 절연기판(1)상에 제1a도에서와 같이, 다결정 실리콘을 형성하고, 섬모양으로 패터닝하여 반도체층(2)을 형성한다.
이어, 제1b도에서와 같이, 상기 투명 절연기판(1)의 전면(全面)에 포토 레지스트(3)를 도포한 후 스토리지 커패시터(Storage Capacitor)의 하부전극을 형성하기 위하여 일정영역의 포토 레지스트(3)가 제거되도록 패터닝한다.
그리고 상기 포토 레지스트(3)를 마스크로 하여 P 또는 B 이온을 주입한다(화소구동용 TFT로 N 채널 디바이스를 사용할 경우 P(Phosphorus)를 P채널 디바이스를 사용할 경우B(Boron)을 이온주입 시킨다.
이어, 제1c도에서와 같이, 상기 공정에서 마스크로 이용되었던 포토 레지스트(3)를 제거하고,상기 반도체층(2)상에 게이트 절연막(4)을 형성한다.
그리고 상기 게이트 절연막(4)상에 게이트 전극 물질을 증착하고 채널영역과 스토리지 커패시터가 형성될 부분에만 남도록 패터닝한다.
이때, 스토리지 커패시터부에는 게이트 전극 패턴이 형성되는데 이 게이트 전극(5)이 스토리지 커패시터의 상부전극이 된다.
그리고 제1d도에서와 같이, 상기 게이트 전극(5)을 마스크로 하여 P또는 B 이온을 주입하고 열처리 공정으로 상기 주입되어진 불순물을 활성화시켜 다결정 실리콘 박막트랜지스터(Poly-si TFT)의 소오스/드레인 영역을 정의한다.
이어, 제1e도에서와 같이, 투명 절연기판(1)의 전면에 층간 절연을 위한 제 1 층간 절연막(6)을 증착한 후 데이터 버스라인으로 이용될 금속전극을 형성하기 위하여 소오스 영역상의 게이트 절연막(4) 제1층간 절연막(6)을 식각하여 메탈 콘택홀(7)을 형성한다.
그리고 제1f도에서와 같이, 상긱메탈 콘택홀(1)상에 금속(8)을 증착하고 패터닝한다.
이어, 제1g도에서와 같이, 투염절연기판(1)의 전면에 제2층간 절연막(9)층을 형성하고 화소전극을 형성하기 위하여 드레인 영역상의 게이트 절연막(4) 제1, 2층간 절연막(6)(9)을 식각하여 화소전극 콘택홀(10)을 형성한다.
그리고 제1h도에서와 같이, 상기 화소전극 콘택홀(10) 및 화소영역상에 ITO와 같은 투명전극 물질을 증착하고 패터닝하여 화소전극(11)을 형성하고 전면에 보호막(12)을 형성한다.
그리고 도면에 도시하지 않았지만, 패드오픈 공정을 수행하여 액정표시 소자의 하부패널을 완성하게 된다.
그러나 상기와 9종래의 액정표시 소자에 있어서는 다음과 같은 문제점이 있었다.
첫째, 스토리지 커패시터가 반도체층-게이트 절연막-게이트 전극으로 구성되어 있기 때문에 개구율이 크게 떨어진다(∵ 게이트 전극이 불투명하기 때문에 스토리지커패시터가 차지하는 면적만큼(화소 면적의 20~30%)개구율이 떨어진다).
둘째, 스토리지 커패시터의 하부전극을 형성하기 위하여 반도체층에 불순물을 이온 주입하는데, 이온주입후 마스크로 사용된 포토 레지스트 제거공정이 어려우며, 이로 인해 TFT가 형성되는 다결정 실리콘(2)의 표면부분이 손상이 되어 제작된 디바이스의 특성이 크게 저하되며, 제작된 패널의 품질이 떨어진다.
본 발명은 상기와 같은 종래의 액정표시소자의 문제점을 해결하기 위하여 안출한 것으로, 스토리지 커패시터부를 투명하게 하여 개구율을 향상시키고, 박막트랜지스터의 채널 부분의 게이트 전극과 스토리지 커패시터의 게이트 전극을 서로 다른 물질로 사용하여 게이트 전극의 저항 문제를 해결하는 동시에 각각 제작 공정도 매우 용이하게 하여 제품의 품질을 크게 향상시켜 고화질(HD급)의 액정표시소자를 구현하는데 적당한 액정표시소자의 제조방법을 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명의 액정표시소자의 제조방법은 기판상의 소정영역에 일정간격을 두고 복수개의 제1반도체층과 제2반도체층을 형성하는 공정; 상기 제1, 제2반도체층을 포함한 기판상에 제1절연층층 형성하고 상기 제2반도체층에만 제1불순물 이온을 주입하는 공정; 상기 제1절연층을 선택적으로 제거하여 상기 제2반도체층과 공통전극과의 전기적 연결을 위한 제1콘택홀을 형성하는 공정; 상기 제1콘택홀을 포함한 전면에 제1도전층을 형성한 후 패터닝하여 제1게이트 전극과 상기 제2반도체층과의 공통전극과의 전기적 연결을 위한 전극라인을 형성하는 공정; 상기 제1게이트 전극을 마스크로 한 제2불순물 이온을 주입하여 제1반도체층에 소오스/드레인 영역을 형성한 후 제1절연층을 통해 상기 드레인 영역의 제1반도체층과 연결되도록 투명한 화소전극 물질을 증착한 후 패터닝하여 화소전극을 형성하는 공정; 상기 화소전극을 포함한 전면에 제2절연층을 형성한 후 제2절연층을 통해 상기 제1게이트 전극과 연결되도록 제2게이트 전극물질을 증착한 후 패터닝하여 제2게이트 전극라인을 형성하는 공정; 상기 제2게이트 전극라인을 포함한 전면에 제3절연층을 형성한 후 제3절연층을 통해 상기 소오스 영역의 제1반도체층과 연결되도록 금속층을 형성하고 패터닝하는 공정; 상기 금속층을 포함한 전면에 보호막을 증착하는 공정을 포함하여 형성됨을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명의 액정표시소자의 제조방법에 대하여 상세히 설명하면 다음과 같다.
제4a도 내지 h도는 제3a도의 A-A'선에 따른 화소구동용 박막트랜지스터 공정단면도이고, a'도 내지 h'도는 제3a도의 B-B'선에 따른 스토리지 커패시터 공정단면도이다.
그리고 제4e"도 내지 h"도는 제3a도의 C-C'선에 따른 공정단면도이다.
먼저, 제4a도와 a'도에 도시된 바와 같이 유리 또는 수정(Quartz)과 같은 투명절연기판(40)상에 다결정 실리콘을 형성하고 섬(Island) 모양으로 패터닝(Patterign)하여 제1, 제2반도체층(41a)(41b)을 형성한 후, 상기 제1, 제2반도체층(41a)(41b)을 포함한 상기 투명절연기판(40)상에 제1절연층(42)을 형성한다.
이어서 제1, 제2반도체층(41a)(41b)상에 포토레지스트 도포한 후 스토리지 커패시터(Storage Capacitor)가 형성될 영역인 제2반도체층(41b)상의 상기 포토레지스트만을 제거하고 잔존하는 포토레지스트를 마스크로 하여 P(Phosphorus) 또는 B(Boron) 등의 불순물 이온을 주입한다(단, 화소구동용 TFT로 N 채널 디바이스로 사용할 경우 P를 P채널 디바이스를 사용할 경우 B를 이용주입시킨다.)
이어, 제4b'도에 도시된 바와 같이 마스크로 이용되었던 상기 포토레지스트를 제거하고 소트리지 커패시터 하부전극으로 사용되는 상기 제2반도체층(41b)을 공통전극으로 연결시키기 위해 상기 제2반도체층(41b)상의 제1절연층(42)을 사진식각 공정을 이용해 선택적으로 식각하여 제1콘택홀(43)을 형성한다.
이어, 제4e도와 및 제4e"도에 도시한 바와같이 상기 화소전극(46)을 포함한 전면에 제2절연층(47)을 형성한다.
이때, 제1콘택홀(43)은 후공정에서 형성될 데이터 라인 아래에 위치하도록 한다.
이어서 제4c도와 c'도에 도시한 바와 같이 상기 제1절연층(42)상에 제1게이트 전극물질로서 P나 B가 도핑(Doping)된 다결정 실리콘을 증착한 후 패터닝 하여 박막트랜지스터의 제1게이트 전극(44a)과 스토리지 커패시터의 하부전극을 공통전극으로 연결하기 위한 전극라인(44b)을 형성한다.
이어 상기 박막트랜지스터의 제1게이트 전극(44a)을 마스크로 한 제1, 제2반도체층(41a)(41b)에 B 나 P와 같은 불순물 이온을 주입하여 제1반도체층(41a)에 소오스/드레인 영역을 형성하고 상기 불순물을 열처리하여 이온을 활성화시킨다.
이어서, 제4d도와 d'도에 도시한 바와 같이 상기 제1반도체층(41a)의 드레닝 영역상에 형성된 제1절연층(42)을 일정부분 식각하여 제2콘택홀(45)을 형성한 후, 상기 제2콘택홀(45)을 포함한 전면에 ITO(Indium Tin Oxide)등의 투명한 물질을 증착하고 패터닝하여 화소전극(46)을 형성한다.
이때 제4e"도에 도시한 바와 같이 상기 박막트랜지스터의 제1게이트 전극(44a)의 표면이 일정부분 노출되도록 제2절연층(47)을 선택적으로 식각하여 제3콘택홀(48)을 형성한다.
이어서 제4f도와 f'도 및 제4f"도에 도시한 바와 같이 상기 제3콘택홀(48)을 포함한 전면에 제2게이트 전극물질을 증착하고 패터닝하여 제2게이트 전극라인(49)을 형성한다.
이때, 제2게이트 전극라인(49)물질로는 저항이 작은 Al이나 Al(1% Si이 함유된)과 같은 일반 금속계통 물질을 사용한다.
즉, 이 제2게이트 전극라인(49)의 물질은 후공정에서 형성될 데이터 라인으로 사용되는 동일한 물질을 사용해도 아무런 문제가 없다.
이어, 제4g도와 g'도 및 제4g"도에 도시한 바와 같이, 상기 제2게이트 전극라인(49)을 포함한 기판(40)전면에 제3절연층(50)을 형성하고, 데이터 버스라인으로 이용될 금속전극과 제1반도체층(41a)의 소오스 영역과의 전기적 연결을 위해 제1, 제2제 3절연층(42)(47)(50)을 선택적으로 식각하여 제4콘택홀(51)을 형성한다.
이어서, 제4h도와 h'도 및 제4h"도에 도시한 바와 같이 상기 제4콘택홀(51)을 포함한 전면에 금속을 증착하고 패터닝하여 데이터 라인(52)을 형성한 후 상기 기판(40)전면에 보호막(53)을 형성하므로써 도면에 도시하지 않았지만 패드오픈 공정을 진행하여 하부패널을 완성한다.
이상에서 설명한 바와 같이 본 발명의 액정표시소자의 제조방법은 스토리지 커패시터를 불순물이 주입된 반도체층 - 게이트 절연막 - 투명한 화소전극으로 제작하여 스토리지 커패시터가 차지하는 면적만큼 개구율을 향상시키고, 게이트 전극은 제1게이트 전극 물질(불순물이 주입된 다결정실리콘)과 제2게이트 전극물질(일반금속)을 사용함으로써 게이트 라인의 저항문제를 해결하고 고화질(HD급)의 화면구현이 가능하게 된다.
그리고 박막트랜지스터 부분이 게이트 전극이 다결정 실리콘만으로 구성되어 게이트 전극을 통하여 수소화 공정시 수소 라디칼이 수직으로 반도체층에 들어가기 때문에(다결정 박막트랜지스터 제작에 있어서는 필수적임)우수한 성능의 소자 제작이 가능하다.
또, 스토리지 커패시터의 하부전극을 형성할 때 별도의 공정이 추가되지 않으므로 (소오스/드레인 영역의 정의시에 자기 정렬되므로)활성층을 오염시키지 않고, ITO콘택홀의 형성이 쉽기 때문에 콘택저항을 해결하여 소자의 특성을 향상시키는 효과가 있다.
Claims (4)
- 기판상의 소정영역에 일정간격을 두고 복수개의 제1반도체층과 제2반도체층을 형성하는 공정; 상기 제1, 제2반도체층을 포함한 기판상에 제1절연층을 형성하고 상기 제2반도체층에만 제1불순물 이온을 주입하는 공정; 상기 제1절연층을 선택적으로 제거하여 상기 제2반도체층과 공통전극과의 전기적 연결을 위한 제1콘택홀을 형성하는 공정; 상기 제1콘택홀을 포함한 전면에 제1도전층을 형성한 후 패터닝하여 제1게이트 전극과 상기 제2반도체층과의 공통전극과의 전기적 연결을 위한 전극라인을 형성하는 공정; 상기 제1게이트 전극을 다스크로 한 제2불순물 이온을 주입하여 제1반도체층에 소오스/드레인 영역을 형성한 후 제 1 절연층을 통해 상기 드레인 영역의 제1반도체층과 연결되도록 투명한 화소전극 물질을 증착 한 후 패터닝하여 화소전극을 형성하는 공정; 상기 화소전극을 포함한 전면에 제2절연층을 형성한 후 제2절연층을 통해 상기 제1게이트 전극과 연결되도록 제2게이트 전극물질을 증착한 후 패터닝하여 제2게이트 전극라인을 형성하는 공정; 상기 제2게이트 전극라인을 포함한 전면에 제3절연층을 형성한 후 제3절연층을 통해 상기 소오스 영역의 제1반도체층과 연결되도록 금속층을 형성하고 패터닝 하는 공정; 상기 금속층을 포함한 전면에 보호막을 증착하는 공정을 포함하여 형성됨을 특징으로 하는 액정표시소자의 제조방법.
- 제1항에 있어서, 상기 제2반도체층은 커패시터 하부전극으로 이용함을 특징으로 하는 액정표시소자의 제조방법.
- 제1항에 있어서, 상기 제1도전층은 B 또는 P 이온이 주입된 다결정 실리콘층임을 특징으로 하는 액정표시소자의 제조방법.
- 제1항에 있어서, 상기 제2게이트 전극물질은 알루미늄(AL) 또는 알루미늄 계통의 일반금속 물질임을 특징으로 하는 액정표시소자의 제조방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960020811A KR100205373B1 (ko) | 1996-06-11 | 1996-06-11 | 액정표시소자의 제조방법 |
| US08/872,198 US6031589A (en) | 1996-06-11 | 1997-06-10 | Liquid crystal display device and the fabrication method thereof |
| JP9153570A JPH1062819A (ja) | 1996-06-11 | 1997-06-11 | 液晶表示装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960020811A KR100205373B1 (ko) | 1996-06-11 | 1996-06-11 | 액정표시소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR980003732A KR980003732A (ko) | 1998-03-30 |
| KR100205373B1 true KR100205373B1 (ko) | 1999-07-01 |
Family
ID=19461459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960020811A KR100205373B1 (ko) | 1996-06-11 | 1996-06-11 | 액정표시소자의 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6031589A (ko) |
| JP (1) | JPH1062819A (ko) |
| KR (1) | KR100205373B1 (ko) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000036604A (ja) * | 1998-07-21 | 2000-02-02 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ回路の製造方法及び液晶表示装置 |
| KR100430232B1 (ko) * | 1998-12-21 | 2004-12-31 | 엘지.필립스 엘시디 주식회사 | 액정표시장치및액정표시장치의축적캐패시터 |
| NL1015202C2 (nl) * | 1999-05-20 | 2002-03-26 | Nec Corp | Actieve matrixvormige vloeiend-kristal displayinrichting. |
| KR100303069B1 (ko) * | 1999-06-03 | 2001-10-29 | 구본준, 론 위라하디락사 | 액정표시장치 및 그 제조방법 |
| TW478169B (en) * | 1999-07-16 | 2002-03-01 | Seiko Epson Corp | Electro optical device and the projection display device using the same |
| JP4700156B2 (ja) * | 1999-09-27 | 2011-06-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| KR100675925B1 (ko) * | 1999-12-29 | 2007-02-01 | 비오이 하이디스 테크놀로지 주식회사 | 게이트 구동 신호의 딜레이를 조절하여 플리커를 감소시키기 위한 액정 표시 장치 |
| US7023021B2 (en) | 2000-02-22 | 2006-04-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| TW521226B (en) * | 2000-03-27 | 2003-02-21 | Semiconductor Energy Lab | Electro-optical device |
| US6789910B2 (en) * | 2000-04-12 | 2004-09-14 | Semiconductor Energy Laboratory, Co., Ltd. | Illumination apparatus |
| JP4496600B2 (ja) * | 2000-04-24 | 2010-07-07 | セイコーエプソン株式会社 | 電気光学装置及びプロジェクタ |
| TWI245957B (en) * | 2000-08-09 | 2005-12-21 | Hitachi Ltd | Active matrix display device |
| JP2002055360A (ja) * | 2000-08-11 | 2002-02-20 | Nec Corp | 液晶表示装置及びその製造方法 |
| KR100437825B1 (ko) * | 2001-07-06 | 2004-06-26 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판 |
| JP2003045874A (ja) | 2001-07-27 | 2003-02-14 | Semiconductor Energy Lab Co Ltd | 金属配線およびその作製方法、並びに金属配線基板およびその作製方法 |
| JP4305811B2 (ja) * | 2001-10-15 | 2009-07-29 | 株式会社日立製作所 | 液晶表示装置、画像表示装置およびその製造方法 |
| KR100493380B1 (ko) * | 2001-12-28 | 2005-06-07 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 제조방법 |
| JP3791482B2 (ja) * | 2002-10-17 | 2006-06-28 | セイコーエプソン株式会社 | 液晶装置及び電子機器 |
| JP4392715B2 (ja) * | 2003-10-03 | 2010-01-06 | 奇美電子股▲ふん▼有限公司 | Ｉｐｓ液晶ディスプレイのアレイ構造及びその製造方法 |
| KR101427581B1 (ko) | 2007-11-09 | 2014-08-07 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| CN101903826A (zh) * | 2007-12-19 | 2010-12-01 | 夏普株式会社 | 有源矩阵基板、有源矩阵基板的制造方法、液晶面板、液晶显示装置、液晶显示单元、电视接收机 |
| JP4994491B2 (ja) * | 2010-11-10 | 2012-08-08 | 株式会社半導体エネルギー研究所 | プロジェクタ |
| JP5298156B2 (ja) * | 2011-04-20 | 2013-09-25 | 株式会社半導体エネルギー研究所 | フロント型プロジェクタ、及び半導体装置 |
| JP5526187B2 (ja) * | 2012-05-07 | 2014-06-18 | 株式会社半導体エネルギー研究所 | 表示装置 |
| TWI477867B (zh) * | 2012-07-16 | 2015-03-21 | E Ink Holdings Inc | 畫素結構及其製造方法 |
| JP2014078033A (ja) * | 2013-12-23 | 2014-05-01 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2016054306A (ja) * | 2015-11-13 | 2016-04-14 | 株式会社半導体エネルギー研究所 | 表示装置、表示モジュール及び電子機器 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0156178B1 (ko) * | 1995-10-20 | 1998-11-16 | 구자홍 | 액정표시 소자의 제조방법 |
-
1996
- 1996-06-11 KR KR1019960020811A patent/KR100205373B1/ko not_active IP Right Cessation
-
1997
- 1997-06-10 US US08/872,198 patent/US6031589A/en not_active Expired - Lifetime
- 1997-06-11 JP JP9153570A patent/JPH1062819A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| KR980003732A (ko) | 1998-03-30 |
| US6031589A (en) | 2000-02-29 |
| JPH1062819A (ja) | 1998-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100205373B1 (ko) | 액정표시소자의 제조방법 | |
| US6337234B2 (en) | Method of fabricating a buried bus coplanar thin film transistor | |
| US5976902A (en) | Method of fabricating a fully self-aligned TFT-LCD | |
| KR100209620B1 (ko) | 액정 표시 장치 및 그 제조방법 | |
| KR950007358B1 (ko) | 박막트랜지스터의 제조방법 | |
| KR0156178B1 (ko) | 액정표시 소자의 제조방법 | |
| KR20000010123A (ko) | 박막트랜지스터 및 그 제조 방법 | |
| US5751020A (en) | Structure of a liquid crystal display unit having exposed channel region | |
| JP2618534B2 (ja) | アクティブマトリクス表示装置の製造方法 | |
| US6589826B2 (en) | Thin film transistor and a method of forming the same | |
| KR100307457B1 (ko) | 박막 트랜지스터의 제조 방법 | |
| JP3210196B2 (ja) | 薄膜トランジスタとその製造方法 | |
| JPH04366924A (ja) | アクティブマトリクス基板 | |
| KR100569736B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| KR0156180B1 (ko) | 액정표시 소자의 제조방법 | |
| KR100267995B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR20000002472A (ko) | 액정표시장치 제조방법 | |
| KR100267993B1 (ko) | 액정표시장치와그제조방법 | |
| JPH04367828A (ja) | アクティブマトリクス基板の製造方法 | |
| KR100267994B1 (ko) | 액정표시장치의제조방법 | |
| KR100249222B1 (ko) | 액정표시장치및그제조방법 | |
| KR100226857B1 (ko) | 액정표시장치의 제조방법 | |
| KR100272588B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR100923054B1 (ko) | 디스플레이 픽셀 및 이의 제조 방법 | |
| JP2754184B2 (ja) | 薄膜トランジスタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060324 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |