JP2002055360A - 液晶表示装置及びその製造方法 - Google Patents
液晶表示装置及びその製造方法Info
- Publication number
- JP2002055360A JP2002055360A JP2000245211A JP2000245211A JP2002055360A JP 2002055360 A JP2002055360 A JP 2002055360A JP 2000245211 A JP2000245211 A JP 2000245211A JP 2000245211 A JP2000245211 A JP 2000245211A JP 2002055360 A JP2002055360 A JP 2002055360A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- liquid crystal
- auxiliary capacitance
- crystal display
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
Abstract
(57)【要約】
【課題】 十分な開口率及び補助容量を確保しつつ、電
極同士の短絡等による歩留まりの悪化を抑える。 【解決手段】 コンタクトホールＨ1直下では、電極層
としてはソース電極２３のみが形成され、電極層同士は
オーバーラップしていない。このため、エッチング時に
はエッチャントがゲート絶縁膜２６まで浸漬しても、電
極同士の短絡を引き起こすことはない。また、補助容量
形成用電極２４は、透明画素電極２ｂと略同じ領域を占
め、比較的大きい面積を有した両電極によって、比較的
大きな容量が確保される。さらに、透明画素電極２ｂが
形成された領域内には、例えば遮光領域となる補助容量
共通電極がないので、十分な開口率を確保することがで
きる。
極同士の短絡等による歩留まりの悪化を抑える。 【解決手段】 コンタクトホールＨ1直下では、電極層
としてはソース電極２３のみが形成され、電極層同士は
オーバーラップしていない。このため、エッチング時に
はエッチャントがゲート絶縁膜２６まで浸漬しても、電
極同士の短絡を引き起こすことはない。また、補助容量
形成用電極２４は、透明画素電極２ｂと略同じ領域を占
め、比較的大きい面積を有した両電極によって、比較的
大きな容量が確保される。さらに、透明画素電極２ｂが
形成された領域内には、例えば遮光領域となる補助容量
共通電極がないので、十分な開口率を確保することがで
きる。
Description
【０００１】
【発明の属する技術分野】この発明は、ディスプレイ装
置としての液晶表示装置及びその製造方法に関する。
置としての液晶表示装置及びその製造方法に関する。
【０００２】
【従来の技術】従来より、液晶表示パネルを備えた液晶
表示装置は、ＴＶモニタやＯＡ機器用ディスプレイ装置
等、表示手段として広範囲に使用されている。この液晶
表示パネルは、薄膜トランジスタ（ＴＦＴ（Thin Film
Transistor））が形成されている薄膜トランジスタ基板
（以下、ＴＦＴ基板という）と、カラーフィルタが形成
された対向基板とが数［μm］の間隙を介して対向して
固定され、この間隙に液晶が封入されてなっている。
表示装置は、ＴＶモニタやＯＡ機器用ディスプレイ装置
等、表示手段として広範囲に使用されている。この液晶
表示パネルは、薄膜トランジスタ（ＴＦＴ（Thin Film
Transistor））が形成されている薄膜トランジスタ基板
（以下、ＴＦＴ基板という）と、カラーフィルタが形成
された対向基板とが数［μm］の間隙を介して対向して
固定され、この間隙に液晶が封入されてなっている。
【０００３】図２１は、従来の液晶表示パネルのＴＦＴ
基板の１画素分の構成を示す平面図、図２２は、図２１
のＰ−Ｐ線に沿った断面図、図２３は、図２１のＱ−Ｑ
線に沿った断面図である。ＴＦＴ基板１０１には、図２
１に示すように、マトリックス状に配置された透明画素
電極１０２の周囲に、互いに直交するように、走査信号
を供給するための各走査線１０３と、表示信号を供給す
るための各信号線１０４とが設けられている。ＴＦＴ１
０１ａは、走査線１０３と信号線１０４との各交差箇所
近傍に配置され、そのソース電極が透明画素電極１０２
に接続されて対応する液晶セルに信号電荷を印加するた
めのスイッチング素子として用いられる。ＴＦＴ１０１
ａは、走査線１０３が接続されたゲート電極１０５に走
査線１０３を介して走査信号が入力されると共に、信号
線１０４が接続されたドレイン電極１０６に表示信号
（データ信号）が入力されることにより、駆動制御され
る。
基板の１画素分の構成を示す平面図、図２２は、図２１
のＰ−Ｐ線に沿った断面図、図２３は、図２１のＱ−Ｑ
線に沿った断面図である。ＴＦＴ基板１０１には、図２
１に示すように、マトリックス状に配置された透明画素
電極１０２の周囲に、互いに直交するように、走査信号
を供給するための各走査線１０３と、表示信号を供給す
るための各信号線１０４とが設けられている。ＴＦＴ１
０１ａは、走査線１０３と信号線１０４との各交差箇所
近傍に配置され、そのソース電極が透明画素電極１０２
に接続されて対応する液晶セルに信号電荷を印加するた
めのスイッチング素子として用いられる。ＴＦＴ１０１
ａは、走査線１０３が接続されたゲート電極１０５に走
査線１０３を介して走査信号が入力されると共に、信号
線１０４が接続されたドレイン電極１０６に表示信号
（データ信号）が入力されることにより、駆動制御され
る。
【０００４】液晶をＴＦＴ基板１０１の透明画素電極１
０２と対向基板の対向電極（共通電極）とで挟持して形
成される液晶容量（コンデンサ）には、信号に応じた電
荷が（ＴＦＴ１０１ａがオフの間も）蓄えられていて、
液晶を動作させる。この液晶容量の蓄電力を補強し、透
明画素電極１０２の電位変動を低減させるために、この
液晶容量に並列に補助容量が設けられる。すなわち、図
２１乃至図２３に示すように、例えば補助容量共通電極
１０８を設け、この補助容量共通電極１０８の上部に補
助容量対向電極１０９をゲート絶縁膜１１０を介して形
成し、補助容量対向電極１０９をソース電極１０７と接
続電極１１１を介して接続し、補助容量対向電極１０９
を透明画素電極１０２とコンタクトホールＫ1におい
て、接続している。
０２と対向基板の対向電極（共通電極）とで挟持して形
成される液晶容量（コンデンサ）には、信号に応じた電
荷が（ＴＦＴ１０１ａがオフの間も）蓄えられていて、
液晶を動作させる。この液晶容量の蓄電力を補強し、透
明画素電極１０２の電位変動を低減させるために、この
液晶容量に並列に補助容量が設けられる。すなわち、図
２１乃至図２３に示すように、例えば補助容量共通電極
１０８を設け、この補助容量共通電極１０８の上部に補
助容量対向電極１０９をゲート絶縁膜１１０を介して形
成し、補助容量対向電極１０９をソース電極１０７と接
続電極１１１を介して接続し、補助容量対向電極１０９
を透明画素電極１０２とコンタクトホールＫ1におい
て、接続している。
【０００５】図２４は、この従来の液晶表示パネルの製
造方法を説明するための工程図である。ＴＦＴ基板１０
１を作成するには、まず、図２４（ａ）に示すように、
透明絶縁基板１１２上にクロムを成膜しパターニングを
行って、ゲート電極１０５を形成する。次に、同図
（ｂ）に示すように、窒化シリコン膜を全面に成膜し、
ゲート絶縁膜を１１０を形成し、ドーピングされていな
いアモルファスシリコンと不純物がドーピングされてｎ
＋型とされたアモルファスシリコンによって半導体層１
１３を形成する。次に、同図（ｃ）に示すように、半導
体層１１３及びその近傍の表面にクロムを成膜しパター
ニングしてソース電極１０７及びドレイン電極１０６を
形成する。次に、同図（ｄ）に示すように、ＩＴＯ（In
dium Tin Oxide（錫ドープ酸化インジウム））によって
補助容量対向電極１０９及び接続電極１１１を形成した
後、同図（ｅ）に示すように、窒化シリコンを成膜しパ
ターニングして、パッシベーション膜１１４を形成す
る。
造方法を説明するための工程図である。ＴＦＴ基板１０
１を作成するには、まず、図２４（ａ）に示すように、
透明絶縁基板１１２上にクロムを成膜しパターニングを
行って、ゲート電極１０５を形成する。次に、同図
（ｂ）に示すように、窒化シリコン膜を全面に成膜し、
ゲート絶縁膜を１１０を形成し、ドーピングされていな
いアモルファスシリコンと不純物がドーピングされてｎ
＋型とされたアモルファスシリコンによって半導体層１
１３を形成する。次に、同図（ｃ）に示すように、半導
体層１１３及びその近傍の表面にクロムを成膜しパター
ニングしてソース電極１０７及びドレイン電極１０６を
形成する。次に、同図（ｄ）に示すように、ＩＴＯ（In
dium Tin Oxide（錫ドープ酸化インジウム））によって
補助容量対向電極１０９及び接続電極１１１を形成した
後、同図（ｅ）に示すように、窒化シリコンを成膜しパ
ターニングして、パッシベーション膜１１４を形成す
る。
【０００６】次に、同図（ｆ）に示すように、透明性の
アクリル系ポリマーをパターニングし、パッシベーショ
ン膜１１４上にオーバーコート層１１５を形成する。次
に、補助容量共通電極１０８の画素内の中央部上方にお
いて、パッシベーション膜１１４及びオーバーコート層
１１５をエッチングし、コンタクトホールＫ1を形成し
た後、オーバーコート層１１５上にＩＴＯを成膜しパタ
ーニングすることによって、透明画素電極１０２を形成
する。上述したようなＴＦＴ基板の構造及び製造方法
（以下、第１の従来技術という）は、例えば、特許−第
２９３３８７９号公報に開示されている。
アクリル系ポリマーをパターニングし、パッシベーショ
ン膜１１４上にオーバーコート層１１５を形成する。次
に、補助容量共通電極１０８の画素内の中央部上方にお
いて、パッシベーション膜１１４及びオーバーコート層
１１５をエッチングし、コンタクトホールＫ1を形成し
た後、オーバーコート層１１５上にＩＴＯを成膜しパタ
ーニングすることによって、透明画素電極１０２を形成
する。上述したようなＴＦＴ基板の構造及び製造方法
（以下、第１の従来技術という）は、例えば、特許−第
２９３３８７９号公報に開示されている。
【０００７】図２５は、別の従来の液晶表示パネルのＴ
ＦＴ基板の１画素分の構成を示す平面図、図２６は、図
２５のＲ−Ｒ線に沿った断面図、また、図２７は、図２
５のＳ−Ｓ線に沿った断面図である。上記第１の従来技
術では、補助容量共通電極１０８を設けたために、画素
の開口率を低下させていたが、補助容量共通電極１０８
を設けず、図２５乃至図２７に示すように、前段の走査
線２０３の上部に補助容量対向電極２０８をゲート絶縁
膜２１０を介して形成し、ゲート絶縁膜２１０をこれら
走査線２０３と補助容量対向電極２０８とで挟持して補
助容量を構成し、ＴＦＴ基板２０１を作製する技術（以
下、第２の従来技術という）も提案されている。
ＦＴ基板の１画素分の構成を示す平面図、図２６は、図
２５のＲ−Ｒ線に沿った断面図、また、図２７は、図２
５のＳ−Ｓ線に沿った断面図である。上記第１の従来技
術では、補助容量共通電極１０８を設けたために、画素
の開口率を低下させていたが、補助容量共通電極１０８
を設けず、図２５乃至図２７に示すように、前段の走査
線２０３の上部に補助容量対向電極２０８をゲート絶縁
膜２１０を介して形成し、ゲート絶縁膜２１０をこれら
走査線２０３と補助容量対向電極２０８とで挟持して補
助容量を構成し、ＴＦＴ基板２０１を作製する技術（以
下、第２の従来技術という）も提案されている。
【０００８】ＴＦＴ２０１ａのゲート電極２０５には走
査線２０３が接続され、ドレイン電極２０６には信号線
２０４が接続されている。ここで、透明画素電極２０２
は、コンタクトホールＫ2において補助容量対向電極２
０８と接続し、コンタクトホールＫ3においてソース電
極２０７と接続している。
査線２０３が接続され、ドレイン電極２０６には信号線
２０４が接続されている。ここで、透明画素電極２０２
は、コンタクトホールＫ2において補助容量対向電極２
０８と接続し、コンタクトホールＫ3においてソース電
極２０７と接続している。
【０００９】図２８は、図２６に対応する箇所で示す工
程図、また、図２９は、図２７に対応する箇所で示す工
程図である。ＴＦＴ基板２０１を作製するには、まず、
図２９（ａ）及び図２８（ａ）に示すように、透明絶縁
基板２０９を用意し、図２９（ｂ）及び図２８（ｂ）に
示すように、透明絶縁基板２０９上にクロムを成膜しパ
ターニングを行って、ゲート電極２０５及び走査線２０
３を形成する。次に、図２９（ｃ）及び図２８（ｃ）に
示すように、窒化シリコン膜を全面に成膜しパターニン
グして、ゲート絶縁膜を２１０を形成し、図２９（ｃ）
に示すように、ドーピングされていないアモルファスシ
リコンとドーピングしてｎ＋型とされたアモルファスシ
リコンによって半導体層２１１を形成する。次に、図２
９（ｄ）及び図２８（ｄ）に示すように、半導体層２１
１上にソース電極２０７及びドレイン電極２０６を形成
すると共に、信号線２０４及び補助容量対向電極２０８
を形成する。
程図、また、図２９は、図２７に対応する箇所で示す工
程図である。ＴＦＴ基板２０１を作製するには、まず、
図２９（ａ）及び図２８（ａ）に示すように、透明絶縁
基板２０９を用意し、図２９（ｂ）及び図２８（ｂ）に
示すように、透明絶縁基板２０９上にクロムを成膜しパ
ターニングを行って、ゲート電極２０５及び走査線２０
３を形成する。次に、図２９（ｃ）及び図２８（ｃ）に
示すように、窒化シリコン膜を全面に成膜しパターニン
グして、ゲート絶縁膜を２１０を形成し、図２９（ｃ）
に示すように、ドーピングされていないアモルファスシ
リコンとドーピングしてｎ＋型とされたアモルファスシ
リコンによって半導体層２１１を形成する。次に、図２
９（ｄ）及び図２８（ｄ）に示すように、半導体層２１
１上にソース電極２０７及びドレイン電極２０６を形成
すると共に、信号線２０４及び補助容量対向電極２０８
を形成する。
【００１０】次に、図２９（ｅ）及び図２８（ｅ）に示
すように、窒化シリコンを成膜しパターニングして、パ
ッシベーション膜２１２を形成する。次に、図２９
（ｆ）及び図２８（ｆ）に示すように、透明性のアクリ
ル系ポリマーをパターニングし、パッシベーション膜２
１２上にオーバーコート層２１３を形成した後、透明画
素電極２０２とソース電極２０７との接続箇所、及び透
明画素電極２０２と補助容量対向電極２０８との接続箇
所において、パッシベーション膜２１２及びオーバーコ
ート層２１３をエッチングし、コンタクトホールＫ3，
Ｋ2を形成し、さらにオーバーコート層２１３上にＩＴ
Ｏを成膜しパターニングすることによって、透明画素電
極２０２を形成する。
すように、窒化シリコンを成膜しパターニングして、パ
ッシベーション膜２１２を形成する。次に、図２９
（ｆ）及び図２８（ｆ）に示すように、透明性のアクリ
ル系ポリマーをパターニングし、パッシベーション膜２
１２上にオーバーコート層２１３を形成した後、透明画
素電極２０２とソース電極２０７との接続箇所、及び透
明画素電極２０２と補助容量対向電極２０８との接続箇
所において、パッシベーション膜２１２及びオーバーコ
ート層２１３をエッチングし、コンタクトホールＫ3，
Ｋ2を形成し、さらにオーバーコート層２１３上にＩＴ
Ｏを成膜しパターニングすることによって、透明画素電
極２０２を形成する。
【００１１】
【発明が解決しようとする課題】しかしながら、上記第
１の従来技術では、開口率を高めるために、遮光部材と
なる補助容量共通電極１０８を細く形成する必要があ
り、かつ、補助容量を大きくするために、補助容量の電
極としての補助容量共通電極１０８と補助容量対向電極
１０９とのオーバーラップ領域を広くする必要がある。
したがって、これらの要請から、補助容量対向電極１０
９を両側の信号線（ドレイン配線）１０４に近接させて
いるので、ドレイン電極１０６と、補助容量対向電極１
０９が接続されたソース電極１０７との間で、短絡を引
き起こしてしまうという問題がある。また、基板上に電
極や絶縁膜等を成膜する過程で多数の凹凸が形成され、
例えば、半導体層１１３上にクロムを成膜しパターニン
グしてソース電極１０７及びドレイン電極１０６を形成
した後、ＩＴＯを成膜しパターニングして透明画素電極
１０２を形成しているので、ＩＴＯのパターニングの際
にパターニング不良を生じ易く、電極や配線間で短絡を
引き起こし、点欠陥等が生じ易いという問題がある。
１の従来技術では、開口率を高めるために、遮光部材と
なる補助容量共通電極１０８を細く形成する必要があ
り、かつ、補助容量を大きくするために、補助容量の電
極としての補助容量共通電極１０８と補助容量対向電極
１０９とのオーバーラップ領域を広くする必要がある。
したがって、これらの要請から、補助容量対向電極１０
９を両側の信号線（ドレイン配線）１０４に近接させて
いるので、ドレイン電極１０６と、補助容量対向電極１
０９が接続されたソース電極１０７との間で、短絡を引
き起こしてしまうという問題がある。また、基板上に電
極や絶縁膜等を成膜する過程で多数の凹凸が形成され、
例えば、半導体層１１３上にクロムを成膜しパターニン
グしてソース電極１０７及びドレイン電極１０６を形成
した後、ＩＴＯを成膜しパターニングして透明画素電極
１０２を形成しているので、ＩＴＯのパターニングの際
にパターニング不良を生じ易く、電極や配線間で短絡を
引き起こし、点欠陥等が生じ易いという問題がある。
【００１２】また、コンタクトホールＫ1を形成するた
めに、パッシベーション膜１１４及びオーバーコート層
１１５を構成する窒化シリコンをエッチングする際に、
このコンタクトホールＫ1の形成箇所の真下に、補助容
量対向電極１０９とゲート絶縁膜１１０と補助容量共通
電極１０８とが積層されているので、窒化シリコンをエ
ッチングするためのエッチャントが補助容量対向電極１
０９の例えば欠陥としてのピンホールを通じてゲート絶
縁膜１１０をに浸漬し、ゲート絶縁膜に欠陥を発生さ
せ、電流リークや、補助容量対向電極１０９と補助容量
共通電極１０８との短絡（すなわち、補助容量対向電極
１０９に接続したソース電極１０７と補助容量共通電極
１０８との短絡）を生じさせてしまうという問題があ
る。
めに、パッシベーション膜１１４及びオーバーコート層
１１５を構成する窒化シリコンをエッチングする際に、
このコンタクトホールＫ1の形成箇所の真下に、補助容
量対向電極１０９とゲート絶縁膜１１０と補助容量共通
電極１０８とが積層されているので、窒化シリコンをエ
ッチングするためのエッチャントが補助容量対向電極１
０９の例えば欠陥としてのピンホールを通じてゲート絶
縁膜１１０をに浸漬し、ゲート絶縁膜に欠陥を発生さ
せ、電流リークや、補助容量対向電極１０９と補助容量
共通電極１０８との短絡（すなわち、補助容量対向電極
１０９に接続したソース電極１０７と補助容量共通電極
１０８との短絡）を生じさせてしまうという問題があ
る。
【００１３】上記第２の従来技術では、２つのコンタク
トホールＫ2，Ｋ3を必要としているので、どちらか一方
のコンタクトホールＫ2（Ｋ3）でも接続不良となると、
点欠陥となり、歩留まりを悪化させ易いという問題があ
る。また、コンタクトホールＫ2を形成するために、パ
ッシベーション膜２１２及びオーバーコート層２１３を
構成するを窒化シリコンをエッチングする際に、このコ
ンタクトホールＫ2の形成箇所の真下に、補助容量対向
電極２０８とゲート絶縁膜１１２と前段の走査線２０３
とが積層されているので、エッチャントが補助容量対向
電極２０８の例えばピンホールを通じてゲート絶縁膜２
１２に浸漬して、ゲート絶縁膜に欠陥を生じさせ、補助
容量対向電極２０８と走査線２０３とを短絡させてしま
うという問題がある。
トホールＫ2，Ｋ3を必要としているので、どちらか一方
のコンタクトホールＫ2（Ｋ3）でも接続不良となると、
点欠陥となり、歩留まりを悪化させ易いという問題があ
る。また、コンタクトホールＫ2を形成するために、パ
ッシベーション膜２１２及びオーバーコート層２１３を
構成するを窒化シリコンをエッチングする際に、このコ
ンタクトホールＫ2の形成箇所の真下に、補助容量対向
電極２０８とゲート絶縁膜１１２と前段の走査線２０３
とが積層されているので、エッチャントが補助容量対向
電極２０８の例えばピンホールを通じてゲート絶縁膜２
１２に浸漬して、ゲート絶縁膜に欠陥を生じさせ、補助
容量対向電極２０８と走査線２０３とを短絡させてしま
うという問題がある。
【００１４】このため、第１の従来技術でのコンタクト
ホールＫ1直下における短絡を防ぐために、図３０に示
すように、接続電極３０２の補助容量対向電極１０９と
の接続箇所付近を拡幅して、この補助容量共通電極１０
８直上から逸れた箇所にコンタクトホールＫ4を設けて
ＴＦＴ基板３０１を作成するようにする技術（以下、第
３の従来技術という）や、第２の従来技術でのコンタク
トホールＫ2直下における短絡を防ぐために、図３１に
示すように、補助容量対向電極２０８を拡幅して、走査
線２０３直上から逸れた箇所にコンタクトホールＫ5を
設けてＴＦＴ基板４０１を作成するようにする技術（以
下、第４の従来技術という）も提案されている。しかし
ながら、コンタクトホールＫ4（Ｋ5）の段差に起因し、
コンタクトホールＫ4（Ｋ5）の箇所の液晶の配向が乱れ
てコントラストの低下を招くため、コンタクトホール周
辺は遮光の必要がある。第１及び第２の技術の場合は、
金属配線を利用して遮光できたが、第３及び第４の技術
の場合は、補助容量対向電極１０９、補助容量対向電極
２０８、接続電極３０２を金属化したり、対向基板によ
り遮光することによって、新たにコンタクトホールＫ4
（Ｋ5）周辺も遮光する必要があり、開口率が低下する
という問題がある。
ホールＫ1直下における短絡を防ぐために、図３０に示
すように、接続電極３０２の補助容量対向電極１０９と
の接続箇所付近を拡幅して、この補助容量共通電極１０
８直上から逸れた箇所にコンタクトホールＫ4を設けて
ＴＦＴ基板３０１を作成するようにする技術（以下、第
３の従来技術という）や、第２の従来技術でのコンタク
トホールＫ2直下における短絡を防ぐために、図３１に
示すように、補助容量対向電極２０８を拡幅して、走査
線２０３直上から逸れた箇所にコンタクトホールＫ5を
設けてＴＦＴ基板４０１を作成するようにする技術（以
下、第４の従来技術という）も提案されている。しかし
ながら、コンタクトホールＫ4（Ｋ5）の段差に起因し、
コンタクトホールＫ4（Ｋ5）の箇所の液晶の配向が乱れ
てコントラストの低下を招くため、コンタクトホール周
辺は遮光の必要がある。第１及び第２の技術の場合は、
金属配線を利用して遮光できたが、第３及び第４の技術
の場合は、補助容量対向電極１０９、補助容量対向電極
２０８、接続電極３０２を金属化したり、対向基板によ
り遮光することによって、新たにコンタクトホールＫ4
（Ｋ5）周辺も遮光する必要があり、開口率が低下する
という問題がある。
【００１５】この発明は、上述の事情に鑑みてなされた
もので、十分な開口率及び補助容量を確保しつつ、電極
同士の短絡等による歩留まりの悪化を抑えることができ
る信頼性の高い液晶表示装置及びその製造方法を提供す
ることを目的としている。
もので、十分な開口率及び補助容量を確保しつつ、電極
同士の短絡等による歩留まりの悪化を抑えることができ
る信頼性の高い液晶表示装置及びその製造方法を提供す
ることを目的としている。
【００１６】
【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明は、走査信号を供給するための
走査線と、表示信号を供給するための信号線と、液晶層
に電圧を印加するための画素電極と、上記走査線と上記
信号線との交差部近傍に設けられ、上記走査線に接続さ
れてゲートとなる第１の電極と上記信号線に接続されて
ドレイン又はソースとなる第２の電極と上記画素電極に
接続されてソース又はドレインとなる第３の電極とを含
み、対応する上記画素電極へ与える表示信号を走査信号
によりスイッチングするためのスイッチング素子と、上
記画素電極に対向して配置されて補助容量を構成するた
めの補助容量用電極とを備えた液晶表示装置であって、
同一画素内において、上記第２及び第３の電極は、第１
の絶縁膜を介して上記第１の電極と異なる層に形成さ
れ、上記画素電極は第２の絶縁膜を介して上記第１、第
２、及び第３の電極の上方に形成され、上記補助容量用
電極は、上記第１の電極と同一層により形成されている
と共に隣接する走査線と電気的に接続されていることを
特徴としている。
に、請求項１記載の発明は、走査信号を供給するための
走査線と、表示信号を供給するための信号線と、液晶層
に電圧を印加するための画素電極と、上記走査線と上記
信号線との交差部近傍に設けられ、上記走査線に接続さ
れてゲートとなる第１の電極と上記信号線に接続されて
ドレイン又はソースとなる第２の電極と上記画素電極に
接続されてソース又はドレインとなる第３の電極とを含
み、対応する上記画素電極へ与える表示信号を走査信号
によりスイッチングするためのスイッチング素子と、上
記画素電極に対向して配置されて補助容量を構成するた
めの補助容量用電極とを備えた液晶表示装置であって、
同一画素内において、上記第２及び第３の電極は、第１
の絶縁膜を介して上記第１の電極と異なる層に形成さ
れ、上記画素電極は第２の絶縁膜を介して上記第１、第
２、及び第３の電極の上方に形成され、上記補助容量用
電極は、上記第１の電極と同一層により形成されている
と共に隣接する走査線と電気的に接続されていることを
特徴としている。
【００１７】また、請求項２記載の発明は、請求項１記
載の液晶表示装置であって、上記補助容量用電極は、透
明導電性材料からなることを特徴としている。
載の液晶表示装置であって、上記補助容量用電極は、透
明導電性材料からなることを特徴としている。
【００１８】また、請求項３記載の発明は、請求項２記
載の液晶表示装置であって、上記補助容量用電極は、上
記第１の電極と同一の材料から形成されていることを特
徴としている。
載の液晶表示装置であって、上記補助容量用電極は、上
記第１の電極と同一の材料から形成されていることを特
徴としている。
【００１９】また、請求項４記載の発明は、請求項１，
２又は３記載の液晶表示装置であって、上記補助容量用
電極は、上記信号線とは重畳しないように形成されてい
ることを特徴としている。
２又は３記載の液晶表示装置であって、上記補助容量用
電極は、上記信号線とは重畳しないように形成されてい
ることを特徴としている。
【００２０】また、請求項５記載の発明は、請求項１乃
至４のいずれか１に記載の液晶表示装置であって、上記
走査線及び上記信号線は、アルミニウム又はアルミニウ
ム合金を用いて形成され、上記走査線及び上記信号線の
端部は信号入力用端子とされていることを特徴としてい
る。
至４のいずれか１に記載の液晶表示装置であって、上記
走査線及び上記信号線は、アルミニウム又はアルミニウ
ム合金を用いて形成され、上記走査線及び上記信号線の
端部は信号入力用端子とされていることを特徴としてい
る。
【００２１】また、請求項６記載の発明に係る液晶表示
装置の製造方法は、透明絶縁基板上に導電膜を成膜して
パターニングすることで走査線と上記走査線に接続され
てゲートとなる第１の電極と補助容量用電極とを形成す
る第１の工程と、上記第１の電極に第１の絶縁膜を介し
て対向する島状の半導体層を形成する第２の工程と、信
号線を形成すると共に、上記半導体層上に間隙を隔て
て、上記信号線に接続されてドレイン又はソースとなる
第２の電極と、ソース又はドレインとなる第３の電極と
を形成する第３の工程と、上記半導体層、第２の電極、
及び第３の電極の上方に第２の絶縁膜を形成する第４の
工程と、上記第２の絶縁膜に上記第３の電極に達する開
口を形成し、上記開口を介して上記第３の電極と接続す
る画素電極を形成する第５の工程とを備え、上記補助容
量用電極と上記画素電極とは、重なり合うようにするこ
とで、補助容量を形成することを特徴としている。
装置の製造方法は、透明絶縁基板上に導電膜を成膜して
パターニングすることで走査線と上記走査線に接続され
てゲートとなる第１の電極と補助容量用電極とを形成す
る第１の工程と、上記第１の電極に第１の絶縁膜を介し
て対向する島状の半導体層を形成する第２の工程と、信
号線を形成すると共に、上記半導体層上に間隙を隔て
て、上記信号線に接続されてドレイン又はソースとなる
第２の電極と、ソース又はドレインとなる第３の電極と
を形成する第３の工程と、上記半導体層、第２の電極、
及び第３の電極の上方に第２の絶縁膜を形成する第４の
工程と、上記第２の絶縁膜に上記第３の電極に達する開
口を形成し、上記開口を介して上記第３の電極と接続す
る画素電極を形成する第５の工程とを備え、上記補助容
量用電極と上記画素電極とは、重なり合うようにするこ
とで、補助容量を形成することを特徴としている。
【００２２】また、請求項７記載の発明は、請求項６記
載の液晶表示装置の製造方法であって、上記第１の工程
では、上記第１の電極及び上記補助容量用電極を、同一
種類の導電性材料を用いて形成することを特徴としてい
る。
載の液晶表示装置の製造方法であって、上記第１の工程
では、上記第１の電極及び上記補助容量用電極を、同一
種類の導電性材料を用いて形成することを特徴としてい
る。
【００２３】また、請求項８記載の発明は、請求項６記
載の液晶表示装置の製造方法であって、上記第１の工程
は、導電性材料を用いて上記第１の電極を形成する工程
と、透明導電性材料を用いて上記補助容量用電極を形成
する工程とを含むことを特徴としている。
載の液晶表示装置の製造方法であって、上記第１の工程
は、導電性材料を用いて上記第１の電極を形成する工程
と、透明導電性材料を用いて上記補助容量用電極を形成
する工程とを含むことを特徴としている。
【００２４】また、請求項９記載の発明は、請求項８記
載の液晶表示装置の製造方法であって、上記第１の工程
で、上記走査線を形成した後に、上記補助容量用電極を
透明導電性材料を用いて形成すると同時に、上記走査線
の端部に上記透明導電性材料を用いて導電膜を被覆し
て、信号入力用端子を形成することを特徴としている。
載の液晶表示装置の製造方法であって、上記第１の工程
で、上記走査線を形成した後に、上記補助容量用電極を
透明導電性材料を用いて形成すると同時に、上記走査線
の端部に上記透明導電性材料を用いて導電膜を被覆し
て、信号入力用端子を形成することを特徴としている。
【００２５】また、請求項１０記載の発明は、請求項８
又は９記載の液晶表示装置の製造方法であって、上記第
１の工程で、上記補助容量用電極を透明導電性材料を用
いて形成すると同時に、上記信号線を形成することとな
る領域に上記透明導電性材料を用いて導電膜を形成し、
上記第３の工程で、端部において上記導電膜と接続する
上記信号線を形成して、信号入力用端子を形成すること
を特徴としている。
又は９記載の液晶表示装置の製造方法であって、上記第
１の工程で、上記補助容量用電極を透明導電性材料を用
いて形成すると同時に、上記信号線を形成することとな
る領域に上記透明導電性材料を用いて導電膜を形成し、
上記第３の工程で、端部において上記導電膜と接続する
上記信号線を形成して、信号入力用端子を形成すること
を特徴としている。
【００２６】また、請求項１１記載の発明は、請求項
６、７、又は８記載の液晶表示装置の製造方法であっ
て、上記第１及び第３の工程では、上記走査線及び上記
信号線を、アルミニウム又はアルミニウム合金を用いて
形成し、上記走査線及び上記信号線の端部の表面を露出
させて信号入力用端子とすることを特徴としている。
６、７、又は８記載の液晶表示装置の製造方法であっ
て、上記第１及び第３の工程では、上記走査線及び上記
信号線を、アルミニウム又はアルミニウム合金を用いて
形成し、上記走査線及び上記信号線の端部の表面を露出
させて信号入力用端子とすることを特徴としている。
【００２７】
【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。説明は、実施例を用い
て具体的に行う。 ◇第１実施例 図１は、この発明の第１実施例である液晶表示パネルの
構成を模式的に示す斜視図、図２は、同液晶表示パネル
の構成を模式的に示す断面図、図３は、同液晶表示パネ
ルの電気的構成を示す等価回路図、図４は、同液晶表示
パネルのＴＦＴ基板の１画素分の構成を示す平面図、図
５は、図４のＡ−Ａ線に沿った断面図、図６は、図４の
Ｂ−Ｂ線に沿った断面図、図７は、図４のＣ−Ｃ線に沿
った断面図、図８は、同液晶表示パネルの走査信号入力
用の外部入力端子部の構成を示す横断面図、図９は、図
８のＤ−Ｄ線に沿った断面図、図１０は、同液晶表示パ
ネルの表示信号入力用の外部入力端子部の構成を示す縦
断面図、図１１は、同液晶表示パネルの製造方法を説明
するための工程図、また、図１２は、同走査信号入力用
の外部入力端子部を形成する方法を説明するための工程
図である。この例の液晶表示パネル１は、例えば透過形
のＴＦＴ方式パネルであり、図１及び図２に示すよう
に、ＴＦＴ２ａが形成されているＴＦＴ基板２と、ＴＦ
Ｔ基板２と数［μm］（例えば、５［μm］）の間隙を介
して対向して固定された対向基板４と、上記間隙に封入
された液晶層５と、ＴＦＴ基板２、対向基板４の外側に
配設された一対の偏向板６，７とを備えている。
の実施の形態について説明する。説明は、実施例を用い
て具体的に行う。 ◇第１実施例 図１は、この発明の第１実施例である液晶表示パネルの
構成を模式的に示す斜視図、図２は、同液晶表示パネル
の構成を模式的に示す断面図、図３は、同液晶表示パネ
ルの電気的構成を示す等価回路図、図４は、同液晶表示
パネルのＴＦＴ基板の１画素分の構成を示す平面図、図
５は、図４のＡ−Ａ線に沿った断面図、図６は、図４の
Ｂ−Ｂ線に沿った断面図、図７は、図４のＣ−Ｃ線に沿
った断面図、図８は、同液晶表示パネルの走査信号入力
用の外部入力端子部の構成を示す横断面図、図９は、図
８のＤ−Ｄ線に沿った断面図、図１０は、同液晶表示パ
ネルの表示信号入力用の外部入力端子部の構成を示す縦
断面図、図１１は、同液晶表示パネルの製造方法を説明
するための工程図、また、図１２は、同走査信号入力用
の外部入力端子部を形成する方法を説明するための工程
図である。この例の液晶表示パネル１は、例えば透過形
のＴＦＴ方式パネルであり、図１及び図２に示すよう
に、ＴＦＴ２ａが形成されているＴＦＴ基板２と、ＴＦ
Ｔ基板２と数［μm］（例えば、５［μm］）の間隙を介
して対向して固定された対向基板４と、上記間隙に封入
された液晶層５と、ＴＦＴ基板２、対向基板４の外側に
配設された一対の偏向板６，７とを備えている。
【００２８】ＴＦＴ基板２には、図１、図３及び図４に
示すように、複数の透明画素電極２ｂ，２ｂ，…がマト
リックス状に配置され、透明画素電極２ｂ，２ｂ，…の
周囲に、互いに直交するように、走査信号を供給するた
めの各走査線（ゲート配線）２ｃと、表示信号を供給す
るための各信号線２ｄとが設けられている。上記走査信
号及び表示信号は、それぞれ、外部回路と接続される外
部入力端子部２ｅ、外部入力端子部２ｆから入力される
こととなる。また、各走査線２ｃ及び信号線２ｄは、図
４に示すように、その一部が、透明画素電極２ｂの外周
部とオーバーラップしている。ＴＦＴ２ａは、走査線２
ｃと信号線２ｄとの各交差箇所近傍に配置され、そのソ
ース電極が透明画素電極２ｂに接続されて対応する液晶
セルに信号電荷を印加するためのスイッチング素子とし
て用いられる。ＴＦＴ２ａは、走査線２ｃが接続された
ゲート電極２１に、走査線２ｃを介して走査信号が入力
されるとともに、信号線２ｄが接続されたドレイン電極
２２に表示信号（データ信号）が入力されることによ
り、駆動制御される。
示すように、複数の透明画素電極２ｂ，２ｂ，…がマト
リックス状に配置され、透明画素電極２ｂ，２ｂ，…の
周囲に、互いに直交するように、走査信号を供給するた
めの各走査線（ゲート配線）２ｃと、表示信号を供給す
るための各信号線２ｄとが設けられている。上記走査信
号及び表示信号は、それぞれ、外部回路と接続される外
部入力端子部２ｅ、外部入力端子部２ｆから入力される
こととなる。また、各走査線２ｃ及び信号線２ｄは、図
４に示すように、その一部が、透明画素電極２ｂの外周
部とオーバーラップしている。ＴＦＴ２ａは、走査線２
ｃと信号線２ｄとの各交差箇所近傍に配置され、そのソ
ース電極が透明画素電極２ｂに接続されて対応する液晶
セルに信号電荷を印加するためのスイッチング素子とし
て用いられる。ＴＦＴ２ａは、走査線２ｃが接続された
ゲート電極２１に、走査線２ｃを介して走査信号が入力
されるとともに、信号線２ｄが接続されたドレイン電極
２２に表示信号（データ信号）が入力されることによ
り、駆動制御される。
【００２９】また、ＴＦＴ２ａのソース電極２３は、コ
ンタクトホールＨ1を介して透明画素電極２ｂと接続さ
れている。また、図３に示すように、液晶層５をＴＦＴ
基板２と対向基板４とで挟持して形成される液晶容量Ｃ
Lと並列に補助容量ＣSが設けられ、透明画素電極２ｂ
は、補助容量形成用電極２４と共にこの補助容量ＣSの
両電極を構成している。また、補助容量形成用電極２４
は、直前（前段）の走査線２ｃと電気的に接続されてい
る。また、図４に示すように、輪郭線ｓ2で示される補
助容量形成用電極２４が形成された領域と、輪郭線ｓ1
で示される透明画素電極２ｂが形成された領域とは、大
部分がオーバーラップしており、両領域は略同一の面積
を有している。すなわち、透明画素電極２ｂと補助容量
形成用電極２４とは、従来例に比べ大きい面積を有して
いる。
ンタクトホールＨ1を介して透明画素電極２ｂと接続さ
れている。また、図３に示すように、液晶層５をＴＦＴ
基板２と対向基板４とで挟持して形成される液晶容量Ｃ
Lと並列に補助容量ＣSが設けられ、透明画素電極２ｂ
は、補助容量形成用電極２４と共にこの補助容量ＣSの
両電極を構成している。また、補助容量形成用電極２４
は、直前（前段）の走査線２ｃと電気的に接続されてい
る。また、図４に示すように、輪郭線ｓ2で示される補
助容量形成用電極２４が形成された領域と、輪郭線ｓ1
で示される透明画素電極２ｂが形成された領域とは、大
部分がオーバーラップしており、両領域は略同一の面積
を有している。すなわち、透明画素電極２ｂと補助容量
形成用電極２４とは、従来例に比べ大きい面積を有して
いる。
【００３０】ここで、例えば１００［μｍ］×３００
［μｍ］サイズの画素の場合を例に考える。液晶の比誘
電率を略７、液晶層５の厚さを略５［μｍ］、透明画素
電極２ｂの面積を２２０００×１０−１２［ｍ２］とす
ると、液晶容量は、７ε０［Ｆ／ｍ］×２２０００×１
０−１２［ｍ２］／５［μｍ］＝３０８００［μｍ］×
ε０［Ｆ／ｍ］と求められる。但し、ε０は、真空中の
誘電率で、ε０＝８．８５４×１０−１２［Ｆ／ｍ］で
ある。一般的な例として、透明画素電極２ｂと補助容量
形成用電極２４との間には、後述するように、略０．５
［μｍ］の窒化シリコンからなるゲート絶縁膜と、略
０．１［μｍ］の窒化シリコンからなるパッシベーショ
ン膜と、略３［μｍ］のアクリル層からなるオーバーコ
ート層とが積層され、窒化シリコンの比誘電率が略６、
アクリルの比誘電率が略３であるので、補助容量を液晶
容量の１／２（１５４００［μｍ］×ε０［Ｆ／ｍ］）
とすると、補助容量形成用電極２４の必要面積は、１５
４００［μｍ］×ε０［Ｆ／ｍ］｛（０．５［μｍ］／
６ε０［Ｆ／ｍ］）＋（０．１［μｍ］／６ε０［Ｆ／
ｍ］）＋（３［μｍ］／３ε０［Ｆ／ｍ］）｝＝１５４
００［μｍ］×１．１［μｍ］＝１６９４０×１０
−１２［ｍ２］と求められる。この補助容量形成用電極
２４の面積は、この第１実施例の構成上充分に実施可能
である。また、コンタクトホールＨ1は、図６に示すよ
うに、ゲート電極２１及び補助容量形成用電極２４の形
成領域を避けるように形成されている。
［μｍ］サイズの画素の場合を例に考える。液晶の比誘
電率を略７、液晶層５の厚さを略５［μｍ］、透明画素
電極２ｂの面積を２２０００×１０−１２［ｍ２］とす
ると、液晶容量は、７ε０［Ｆ／ｍ］×２２０００×１
０−１２［ｍ２］／５［μｍ］＝３０８００［μｍ］×
ε０［Ｆ／ｍ］と求められる。但し、ε０は、真空中の
誘電率で、ε０＝８．８５４×１０−１２［Ｆ／ｍ］で
ある。一般的な例として、透明画素電極２ｂと補助容量
形成用電極２４との間には、後述するように、略０．５
［μｍ］の窒化シリコンからなるゲート絶縁膜と、略
０．１［μｍ］の窒化シリコンからなるパッシベーショ
ン膜と、略３［μｍ］のアクリル層からなるオーバーコ
ート層とが積層され、窒化シリコンの比誘電率が略６、
アクリルの比誘電率が略３であるので、補助容量を液晶
容量の１／２（１５４００［μｍ］×ε０［Ｆ／ｍ］）
とすると、補助容量形成用電極２４の必要面積は、１５
４００［μｍ］×ε０［Ｆ／ｍ］｛（０．５［μｍ］／
６ε０［Ｆ／ｍ］）＋（０．１［μｍ］／６ε０［Ｆ／
ｍ］）＋（３［μｍ］／３ε０［Ｆ／ｍ］）｝＝１５４
００［μｍ］×１．１［μｍ］＝１６９４０×１０
−１２［ｍ２］と求められる。この補助容量形成用電極
２４の面積は、この第１実施例の構成上充分に実施可能
である。また、コンタクトホールＨ1は、図６に示すよ
うに、ゲート電極２１及び補助容量形成用電極２４の形
成領域を避けるように形成されている。
【００３１】ＴＦＴ基板２は、図５乃至図７に示すよう
に、透明絶縁基板（パネル基板）２５上に各電極や絶縁
膜等が積層された構造を有している。すなわち、透明絶
縁基板２５上に、ゲート電極２１と透明な補助容量形成
用電極２４とが同層に形成され、ゲート電極２１及び補
助容量形成用電極２４がゲート絶縁膜２６により被覆さ
れ、ゲート電極２１上方のゲート絶縁膜２６上に半導体
層２７が形成され、ゲート絶縁膜２６上で半導体層２７
と接触してソース電極２３及びドレイン電極２２が形成
され、ゲート絶縁膜２６と半導体層２７とソース電極２
３とドレイン電極２２とがパッシベーション膜２８によ
り被覆され、パッシベーション膜２８上にオーバーコー
ト層２９が形成され、オーバーコート層２９が透明画素
電極２ｂにより被覆されている。なお、図５に示すよう
に、信号線２ｄと補助容量形成用電極２４とは、オーバ
ーラップしないように形成され、所定距離以上の離隔が
保たれる。外部入力端子部２ｅは、図８及び図９に示す
ように、クロムからなる走査線２ｃと、走査線２ｃを覆
う導電層２４ａとを有し、この外部入力端子部２ｅで
は、導電層２４ａの上方で積層されたゲート絶縁膜２６
及びパッシベーション膜２８は、導電層２４ａ表面が露
出するように開口されている。導電層２４ａには、圧着
によって厚さ方向にのみ導電性を示す異方性導電フィル
ム等を介して、例えば液晶駆動用ＩＣが搭載されたＴＣ
Ｐ（Tape Carrier Package）が接続される。ここで、導
電層２４ａの材料としては、比較的高い塑性を有し圧着
の際に異方性導電フィルム等との接触抵抗を比較的小さ
くすることが可能であり、かつ、補助容量形成用電極２
４及び透明画素電極２ｂと同一材料のＩＴＯが用いられ
る。また、外部入力端子部２ｆは、図１０に示すよう
に、ＩＴＯからなる導電層２４ａと、クロムからなり先
端部を残して導電層２４ａを被覆する信号線２ｄとを有
し、この外部入力端子部２ｆでも、外部入力端子部２ｅ
と同様に、導電層２４ａの上方で積層されたゲート絶縁
膜２６及びパッシベーション膜２８は、導電層２４ａ表
面が露出するように開口されている。外部入力端子部２
ｅ，２ｆにおける上記導電層２４ａは、補助容量形成用
電極２４を形成する工程で、同時に形成される。さら
に、透明画素電極２ｂ上には、図２に示すように、透明
画素電極２ｂを覆うように液晶配向膜３１が形成され
る。
に、透明絶縁基板（パネル基板）２５上に各電極や絶縁
膜等が積層された構造を有している。すなわち、透明絶
縁基板２５上に、ゲート電極２１と透明な補助容量形成
用電極２４とが同層に形成され、ゲート電極２１及び補
助容量形成用電極２４がゲート絶縁膜２６により被覆さ
れ、ゲート電極２１上方のゲート絶縁膜２６上に半導体
層２７が形成され、ゲート絶縁膜２６上で半導体層２７
と接触してソース電極２３及びドレイン電極２２が形成
され、ゲート絶縁膜２６と半導体層２７とソース電極２
３とドレイン電極２２とがパッシベーション膜２８によ
り被覆され、パッシベーション膜２８上にオーバーコー
ト層２９が形成され、オーバーコート層２９が透明画素
電極２ｂにより被覆されている。なお、図５に示すよう
に、信号線２ｄと補助容量形成用電極２４とは、オーバ
ーラップしないように形成され、所定距離以上の離隔が
保たれる。外部入力端子部２ｅは、図８及び図９に示す
ように、クロムからなる走査線２ｃと、走査線２ｃを覆
う導電層２４ａとを有し、この外部入力端子部２ｅで
は、導電層２４ａの上方で積層されたゲート絶縁膜２６
及びパッシベーション膜２８は、導電層２４ａ表面が露
出するように開口されている。導電層２４ａには、圧着
によって厚さ方向にのみ導電性を示す異方性導電フィル
ム等を介して、例えば液晶駆動用ＩＣが搭載されたＴＣ
Ｐ（Tape Carrier Package）が接続される。ここで、導
電層２４ａの材料としては、比較的高い塑性を有し圧着
の際に異方性導電フィルム等との接触抵抗を比較的小さ
くすることが可能であり、かつ、補助容量形成用電極２
４及び透明画素電極２ｂと同一材料のＩＴＯが用いられ
る。また、外部入力端子部２ｆは、図１０に示すよう
に、ＩＴＯからなる導電層２４ａと、クロムからなり先
端部を残して導電層２４ａを被覆する信号線２ｄとを有
し、この外部入力端子部２ｆでも、外部入力端子部２ｅ
と同様に、導電層２４ａの上方で積層されたゲート絶縁
膜２６及びパッシベーション膜２８は、導電層２４ａ表
面が露出するように開口されている。外部入力端子部２
ｅ，２ｆにおける上記導電層２４ａは、補助容量形成用
電極２４を形成する工程で、同時に形成される。さら
に、透明画素電極２ｂ上には、図２に示すように、透明
画素電極２ｂを覆うように液晶配向膜３１が形成され
る。
【００３２】また、対向基板４は、透明絶縁基板４１上
にブラックマトリックス４２で仕切られて例えばモザイ
ク状に赤色、緑色、青色の着色層４３が配列され、着色
層４３を覆うように対向電極４４が形成されてなってい
る。さらに、対向電極４４上には、対向電極４４を覆う
ように液晶配向膜４５が形成される。ＴＦＴ基板２と対
向基板４とは、液晶配向膜３１と液晶配向膜４５とが向
い合うように配置され、液晶配向膜３１と液晶配向膜４
５との間に液晶層５が挟持されている。
にブラックマトリックス４２で仕切られて例えばモザイ
ク状に赤色、緑色、青色の着色層４３が配列され、着色
層４３を覆うように対向電極４４が形成されてなってい
る。さらに、対向電極４４上には、対向電極４４を覆う
ように液晶配向膜４５が形成される。ＴＦＴ基板２と対
向基板４とは、液晶配向膜３１と液晶配向膜４５とが向
い合うように配置され、液晶配向膜３１と液晶配向膜４
５との間に液晶層５が挟持されている。
【００３３】次に、図１１及び図１２を参照して、この
例の液晶表示パネルの製造方法について説明する。な
お、図１２は、走査線の先端部、すなわち、外部入力端
子部が形成される領域を示している。ＴＦＴ基板２の作
成方法から説明する。まず、図１１（ａ）に示すよう
に、透明絶縁基板２５を用意し、この透明絶縁基板２５
上にスパッタ法によりクロムを成膜し、フォトリソグラ
フィ技術を用いてパターニングを行って、図１１（ｂ）
に示すように、ゲート電極２１を形成すると同時に、図
１２（ａ）に示すように、走査線２ｃを形成する。次
に、フォトリソグラフィにより、透明絶縁基板２５上
に、ＩＴＯをパターニングし、図１１（ｃ）に示すよう
に、補助容量形成用電極２４とを形成すると同時に、図
１２（ｂ）に示すように、導電層２４ａを形成する。こ
のとき、信号線２ｄの先端部の外部入力端子部が形成さ
れる領域においても、導電層２４ａが形成される（図１
０参照）。
例の液晶表示パネルの製造方法について説明する。な
お、図１２は、走査線の先端部、すなわち、外部入力端
子部が形成される領域を示している。ＴＦＴ基板２の作
成方法から説明する。まず、図１１（ａ）に示すよう
に、透明絶縁基板２５を用意し、この透明絶縁基板２５
上にスパッタ法によりクロムを成膜し、フォトリソグラ
フィ技術を用いてパターニングを行って、図１１（ｂ）
に示すように、ゲート電極２１を形成すると同時に、図
１２（ａ）に示すように、走査線２ｃを形成する。次
に、フォトリソグラフィにより、透明絶縁基板２５上
に、ＩＴＯをパターニングし、図１１（ｃ）に示すよう
に、補助容量形成用電極２４とを形成すると同時に、図
１２（ｂ）に示すように、導電層２４ａを形成する。こ
のとき、信号線２ｄの先端部の外部入力端子部が形成さ
れる領域においても、導電層２４ａが形成される（図１
０参照）。
【００３４】次に、図１１（ｄ）及び図１２（ｃ）に示
すように、化学的気相成長法（以下、ＣＶＤ（Chemical
Vapor Deposition）法という）によって、窒化シリコ
ン膜を全面に成膜し、ゲート絶縁膜２６を形成する。図
１２（ｃ）に示すように、外部入力端子部の形成箇所に
おいては、開口されて走査線２ｃ表面が露出している。
次に、ドーピングされていないアモルファスシリコン
（以下、ａ−Ｓｉという）とドーピングしてｎ＋型とさ
れたアモルファスシリコン（以下、ｎ＋型ａ−Ｓｉとい
う）を連続してＣＶＤ法によって成膜し、これらをパタ
ーニングして、半導体層２７を形成する。なお、ｎ＋型
ａ−Ｓｉは、ソース電極２３及びドレイン電極２２とａ
−Ｓｉ層とのオーミックコンタクトを確保するために成
膜される。次に、図１１（ｅ）に示すように、半導体層
２７上にクロムをスパッタ法によって成膜し、このクロ
ム膜をパターニングし、ソース電極２３及びドレイン電
極２２を形成する。これと同時に、信号線２ｄもクロム
膜によって形成され、外部入力端子部が形成される箇所
においては、信号線２ｄが導電層２４ａ上に形成される
（図１０参照）。
すように、化学的気相成長法（以下、ＣＶＤ（Chemical
Vapor Deposition）法という）によって、窒化シリコ
ン膜を全面に成膜し、ゲート絶縁膜２６を形成する。図
１２（ｃ）に示すように、外部入力端子部の形成箇所に
おいては、開口されて走査線２ｃ表面が露出している。
次に、ドーピングされていないアモルファスシリコン
（以下、ａ−Ｓｉという）とドーピングしてｎ＋型とさ
れたアモルファスシリコン（以下、ｎ＋型ａ−Ｓｉとい
う）を連続してＣＶＤ法によって成膜し、これらをパタ
ーニングして、半導体層２７を形成する。なお、ｎ＋型
ａ−Ｓｉは、ソース電極２３及びドレイン電極２２とａ
−Ｓｉ層とのオーミックコンタクトを確保するために成
膜される。次に、図１１（ｅ）に示すように、半導体層
２７上にクロムをスパッタ法によって成膜し、このクロ
ム膜をパターニングし、ソース電極２３及びドレイン電
極２２を形成する。これと同時に、信号線２ｄもクロム
膜によって形成され、外部入力端子部が形成される箇所
においては、信号線２ｄが導電層２４ａ上に形成される
（図１０参照）。
【００３５】次に、ｎ＋型ａ−Ｓｉをエッチングするガ
ス系を用いて、ドライエッチングを行い、ソース電極２
３とドレイン電極２２との間のｎ＋型ａ−Ｓｉを除去す
る。なお、この工程は、ｎ＋型ａ−Ｓｉを介してソース
電極２６とドレイン電極２７との間を直接電流が流れる
のを阻止するために行われる。次に、図１１（ｆ）及び
図１２（ｄ）に示すように、ＣＶＤ法によって窒化シリ
コンを成膜し、この窒化シリコン膜をパターニングし
て、パッシベーション膜２８を形成する。このパッシベ
ーション膜２８は、イオン等の不純物が半導体層２７に
入って、ＴＦＴ２ａの動作不良を引き起こすのを防ぐた
めに形成される。また、図１２（ｄ）に示すように、外
部入力端子部が形成される箇所においては、開口されて
導電層２４ａ表面が露出している。
ス系を用いて、ドライエッチングを行い、ソース電極２
３とドレイン電極２２との間のｎ＋型ａ−Ｓｉを除去す
る。なお、この工程は、ｎ＋型ａ−Ｓｉを介してソース
電極２６とドレイン電極２７との間を直接電流が流れる
のを阻止するために行われる。次に、図１１（ｆ）及び
図１２（ｄ）に示すように、ＣＶＤ法によって窒化シリ
コンを成膜し、この窒化シリコン膜をパターニングし
て、パッシベーション膜２８を形成する。このパッシベ
ーション膜２８は、イオン等の不純物が半導体層２７に
入って、ＴＦＴ２ａの動作不良を引き起こすのを防ぐた
めに形成される。また、図１２（ｄ）に示すように、外
部入力端子部が形成される箇所においては、開口されて
導電層２４ａ表面が露出している。
【００３６】次に、図１１（ｇ）に示すように、感光性
を有し、透明性のアクリル系ポリマーをフォトリソグラ
フィ工程によってパターニングし、パッシベーション膜
２８上にオーバーコート層２９を形成する。次に、所定
の箇所においてソース電極２３表面が露出するようにパ
ッシベーション膜２８及びオーバーコート層２９をエッ
チングし、コンタクトホールＨ1を形成した後、オーバ
ーコート層２９上にＩＴＯをスパッタによって成膜し、
パターニングすることによって、透明画素電極２ｂを形
成する。
を有し、透明性のアクリル系ポリマーをフォトリソグラ
フィ工程によってパターニングし、パッシベーション膜
２８上にオーバーコート層２９を形成する。次に、所定
の箇所においてソース電極２３表面が露出するようにパ
ッシベーション膜２８及びオーバーコート層２９をエッ
チングし、コンタクトホールＨ1を形成した後、オーバ
ーコート層２９上にＩＴＯをスパッタによって成膜し、
パターニングすることによって、透明画素電極２ｂを形
成する。
【００３７】一方、対向基板４を次のようにして作成す
る。まず、透明絶縁基板４１上に、ブラックレジストを
フォトリソグラフィ工程によってパターニングし、ブラ
ックマトリックス４２を形成する。次に、透明絶縁基板
４１上に、３回のフォトリソグラフィー工程によって、
アクリル系の感光性ポリマーで赤色（Ｒ）、緑色
（Ｇ）、青色（Ｂ）の顔料を分散させた材料をパターニ
ングし、着色層４３を形成する。次に、カラーフィルタ
４２上にスパッタによりＩＴＯを成膜し、対向電極４３
を形成し、対向基板４を作成する。次に、こうして作成
したＴＦＴ基板２上と対向基板４上とに、ポリイミドか
らなる液晶配向層３１，４５を形成する。
る。まず、透明絶縁基板４１上に、ブラックレジストを
フォトリソグラフィ工程によってパターニングし、ブラ
ックマトリックス４２を形成する。次に、透明絶縁基板
４１上に、３回のフォトリソグラフィー工程によって、
アクリル系の感光性ポリマーで赤色（Ｒ）、緑色
（Ｇ）、青色（Ｂ）の顔料を分散させた材料をパターニ
ングし、着色層４３を形成する。次に、カラーフィルタ
４２上にスパッタによりＩＴＯを成膜し、対向電極４３
を形成し、対向基板４を作成する。次に、こうして作成
したＴＦＴ基板２上と対向基板４上とに、ポリイミドか
らなる液晶配向層３１，４５を形成する。
【００３８】次に、例えばネマチック液晶が所定の角度
でツイストして配向されるように、ＴＦＴ基板２の液晶
配向膜３１と対向基板４の液晶配向膜４５との表面を一
定方向に擦るラビング処理を実施し、ＴＦＴ基板２と対
向基板４との間のギャップに応じた直径を有するポリマ
ービーズからなるスペーサを全面に散布し、液晶配向膜
３１と液晶配向膜４５とが向かい合うようにＴＦＴ基板
２と対向基板４とを重ねて接着し、ＴＦＴ基板２と対向
基板４との間に例えばネマチック液晶を注入して液晶表
示パネル１を完成させる。次に、この液晶表示パネル１
の外部入力端子部２ｅ、外部入力端子部２ｆにおいて、
異方性導電フィルム等を介して、例えば液晶駆動用ＩＣ
が搭載されたＴＣＰを加熱圧着して接続し、ＴＣＰに例
えば信号処理系回路や制御系回路が配置されたＰＣＢ
（Printed Circuit Boad）を接続し、さらにバックライ
トを組み付けて液晶表示装置を製造する。
でツイストして配向されるように、ＴＦＴ基板２の液晶
配向膜３１と対向基板４の液晶配向膜４５との表面を一
定方向に擦るラビング処理を実施し、ＴＦＴ基板２と対
向基板４との間のギャップに応じた直径を有するポリマ
ービーズからなるスペーサを全面に散布し、液晶配向膜
３１と液晶配向膜４５とが向かい合うようにＴＦＴ基板
２と対向基板４とを重ねて接着し、ＴＦＴ基板２と対向
基板４との間に例えばネマチック液晶を注入して液晶表
示パネル１を完成させる。次に、この液晶表示パネル１
の外部入力端子部２ｅ、外部入力端子部２ｆにおいて、
異方性導電フィルム等を介して、例えば液晶駆動用ＩＣ
が搭載されたＴＣＰを加熱圧着して接続し、ＴＣＰに例
えば信号処理系回路や制御系回路が配置されたＰＣＢ
（Printed Circuit Boad）を接続し、さらにバックライ
トを組み付けて液晶表示装置を製造する。
【００３９】このように、この例の構成によれば、１つ
のみのコンタクトホールＨ1を有し、このコンタクトホ
ールＨ1直下では、電極層としてはソース電極２３が形
成されているのみで、電極層同士はオーバーラップして
いないので、例えエッチング時にエッチャントがゲート
絶縁膜２６まで浸漬したとしても、電極同士の短絡を引
き起こすことはない。また、例えば信号線２ｄと補助容
量形成用電極２４との所定距離以上の離隔等、電極同士
の短絡を防止するために、注意深く対策が施されてい
る。したがって、歩留りを向上させることができ、高品
質の液晶表示パネルを提供することができる。しかも、
透明画素電極２ｂが形成された領域内には、例えば遮光
領域となる補助容量共通電極がないので、同時に十分な
開口率を確保することができ、さらに、透明画素電極２
ｂと、この透明画素電極２ｂと略同じ領域を占める補助
容量形成用電極２４とで、補助容量の両電極を構成して
いるので、比較的大きい面積を有した電極によって、比
較的大きな容量を確保することができる。
のみのコンタクトホールＨ1を有し、このコンタクトホ
ールＨ1直下では、電極層としてはソース電極２３が形
成されているのみで、電極層同士はオーバーラップして
いないので、例えエッチング時にエッチャントがゲート
絶縁膜２６まで浸漬したとしても、電極同士の短絡を引
き起こすことはない。また、例えば信号線２ｄと補助容
量形成用電極２４との所定距離以上の離隔等、電極同士
の短絡を防止するために、注意深く対策が施されてい
る。したがって、歩留りを向上させることができ、高品
質の液晶表示パネルを提供することができる。しかも、
透明画素電極２ｂが形成された領域内には、例えば遮光
領域となる補助容量共通電極がないので、同時に十分な
開口率を確保することができ、さらに、透明画素電極２
ｂと、この透明画素電極２ｂと略同じ領域を占める補助
容量形成用電極２４とで、補助容量の両電極を構成して
いるので、比較的大きい面積を有した電極によって、比
較的大きな容量を確保することができる。
【００４０】◇第２実施例 図１３は、この発明の第２実施例である液晶表示パネル
のＴＦＴ基板の１画素分の構成を示す平面図、図１４
は、図１３のＥ−Ｅ線に沿った断面図、図１５は、図１
３のＦ−Ｆ線に沿った断面図、図１６は、図１３のＧ−
Ｇ線に沿った断面図、また、図１７は、同液晶表示パネ
ルの走査信号入力用の外部入力端子部の構成を示す横断
面図である。この例が上述した第１実施例と異なるとこ
ろは、反射形のパネルとし、反射板に補助容量形成用電
極を兼ねさせ、かつ、この反射板を前段の走査線から延
設した点である。これ以外は、第１実施例で述べた構成
と略同一であるので、その説明を簡単に行う。
のＴＦＴ基板の１画素分の構成を示す平面図、図１４
は、図１３のＥ−Ｅ線に沿った断面図、図１５は、図１
３のＦ−Ｆ線に沿った断面図、図１６は、図１３のＧ−
Ｇ線に沿った断面図、また、図１７は、同液晶表示パネ
ルの走査信号入力用の外部入力端子部の構成を示す横断
面図である。この例が上述した第１実施例と異なるとこ
ろは、反射形のパネルとし、反射板に補助容量形成用電
極を兼ねさせ、かつ、この反射板を前段の走査線から延
設した点である。これ以外は、第１実施例で述べた構成
と略同一であるので、その説明を簡単に行う。
【００４１】ＴＦＴ２ａは、走査線２ｃと信号線２ｄと
の各交差箇所近傍に配置され、そのソース電極が透明画
素電極２ｂに接続されて対応する液晶セルに信号電荷を
印加するためのスイッチング素子として用いられる。Ｔ
ＦＴ２ａは、走査線２ｃが接続されたゲート電極２１
に、走査線２ｃを介して走査信号が入力されるととも
に、信号線２ｄが接続されたドレイン電極２２に表示信
号（データ信号）が入力されることにより、駆動制御さ
れる。この例のＴＦＴ基板２Ａは、表面側から入射した
光を反射するための反射板３２を有し、この反射板３２
は、図１３に示すように、直前（前段）の走査線２ｃか
らこのままこの画素の透明画素電極２ｂへ延設されて形
成されている。
の各交差箇所近傍に配置され、そのソース電極が透明画
素電極２ｂに接続されて対応する液晶セルに信号電荷を
印加するためのスイッチング素子として用いられる。Ｔ
ＦＴ２ａは、走査線２ｃが接続されたゲート電極２１
に、走査線２ｃを介して走査信号が入力されるととも
に、信号線２ｄが接続されたドレイン電極２２に表示信
号（データ信号）が入力されることにより、駆動制御さ
れる。この例のＴＦＴ基板２Ａは、表面側から入射した
光を反射するための反射板３２を有し、この反射板３２
は、図１３に示すように、直前（前段）の走査線２ｃか
らこのままこの画素の透明画素電極２ｂへ延設されて形
成されている。
【００４２】反射板３２は、補助容量形成用電極を兼
ね、透明画素電極２ｂと共に補助容量の両電極を構成し
ている。また、反射板３２が形成された領域と、透明画
素電極２ｂが形成された領域とは、大部分がオーバーラ
ップしており、両領域は略同一の面積を有している。す
なわち、透明画素電極２ｂと反射板３２とは、比較的大
きい面積を有しており、比較的容量の大きい補助容量を
構成している。また、ＴＦＴ２ａのソース電極２３は、
コンタクトホールＨ2を介して透明画素電極２ｂと接続
されている。コンタクトホールＨ2は、ゲート電極２２
及び反射板３２の形成領域を避けるように形成されてい
る。
ね、透明画素電極２ｂと共に補助容量の両電極を構成し
ている。また、反射板３２が形成された領域と、透明画
素電極２ｂが形成された領域とは、大部分がオーバーラ
ップしており、両領域は略同一の面積を有している。す
なわち、透明画素電極２ｂと反射板３２とは、比較的大
きい面積を有しており、比較的容量の大きい補助容量を
構成している。また、ＴＦＴ２ａのソース電極２３は、
コンタクトホールＨ2を介して透明画素電極２ｂと接続
されている。コンタクトホールＨ2は、ゲート電極２２
及び反射板３２の形成領域を避けるように形成されてい
る。
【００４３】この例のＴＦＴ基板２Ａにおいては、図１
３乃至図１６に示すように、透明絶縁基板２５上に、ゲ
ート電極２１と反射板３２とが同層に形成され、ゲート
電極２１及び反射板３２がゲート絶縁膜２６により被覆
され、ゲート電極２１上方のゲート絶縁膜２６上に半導
体層２７が形成され、ゲート絶縁膜２６上で半導体層２
７と接触してソース電極２３及びドレイン電極２２が形
成され、ゲート絶縁膜２６と半導体層２７とソース電極
２３とドレイン電極２２とがパッシベーション膜２８に
より被覆され、パッシベーション膜２８上にオーバーコ
ート層２９が形成され、オーバーコート層２９が透明画
素電極２ｂにより被覆されている。外部入力端子部２ｅ
は、図１７に示すように、アルミニウム又はアルミニウ
ム合金からなる走査線２ｃが、ゲート絶縁膜２６及びパ
ッシベーション膜２８が開口されて、表面が露出されて
なっている。走査線２ｃには、異方性導電フィルム等を
介して、例えば液晶駆動用ＩＣが搭載されたＴＣＰが接
続される。ここで、走査線２ｃの材料として用いられる
アルミニウム又はアルミニウム合金は、圧着の際に異方
性導電フィルム等との接触抵抗を比較的小さくすること
が可能である。また、外部入力端子部２ｆは、アルミニ
ウム又はアルミニウム合金からなる信号線２ｄが、ゲー
ト絶縁膜２６及びパッシベーション膜２８が開口され
て、表面が露出されてなっている。
３乃至図１６に示すように、透明絶縁基板２５上に、ゲ
ート電極２１と反射板３２とが同層に形成され、ゲート
電極２１及び反射板３２がゲート絶縁膜２６により被覆
され、ゲート電極２１上方のゲート絶縁膜２６上に半導
体層２７が形成され、ゲート絶縁膜２６上で半導体層２
７と接触してソース電極２３及びドレイン電極２２が形
成され、ゲート絶縁膜２６と半導体層２７とソース電極
２３とドレイン電極２２とがパッシベーション膜２８に
より被覆され、パッシベーション膜２８上にオーバーコ
ート層２９が形成され、オーバーコート層２９が透明画
素電極２ｂにより被覆されている。外部入力端子部２ｅ
は、図１７に示すように、アルミニウム又はアルミニウ
ム合金からなる走査線２ｃが、ゲート絶縁膜２６及びパ
ッシベーション膜２８が開口されて、表面が露出されて
なっている。走査線２ｃには、異方性導電フィルム等を
介して、例えば液晶駆動用ＩＣが搭載されたＴＣＰが接
続される。ここで、走査線２ｃの材料として用いられる
アルミニウム又はアルミニウム合金は、圧着の際に異方
性導電フィルム等との接触抵抗を比較的小さくすること
が可能である。また、外部入力端子部２ｆは、アルミニ
ウム又はアルミニウム合金からなる信号線２ｄが、ゲー
ト絶縁膜２６及びパッシベーション膜２８が開口され
て、表面が露出されてなっている。
【００４４】この例の液晶表示パネルのＴＦＴ基板２Ａ
を作成するには、まず、この透明絶縁基板２５上にスパ
ッタ法によりアルミニウム又はアルミニウム合金を成膜
し、フォトリソグラフィ技術を用いてパターニングを行
って、ゲート電極２１及び反射板３２を同時に形成す
る。また、この際、走査線（ゲート配線）２ｃも同時に
形成されることとなる。ここで、アルミニウム又はアル
ミニウム合金を用いるのは、比較的高い反射率を有する
からである。これ以降の液晶表示パネル１の製造方法に
ついては、上述した第１実施例と略同一であるのでその
説明を省略する。
を作成するには、まず、この透明絶縁基板２５上にスパ
ッタ法によりアルミニウム又はアルミニウム合金を成膜
し、フォトリソグラフィ技術を用いてパターニングを行
って、ゲート電極２１及び反射板３２を同時に形成す
る。また、この際、走査線（ゲート配線）２ｃも同時に
形成されることとなる。ここで、アルミニウム又はアル
ミニウム合金を用いるのは、比較的高い反射率を有する
からである。これ以降の液晶表示パネル１の製造方法に
ついては、上述した第１実施例と略同一であるのでその
説明を省略する。
【００４５】この例の構成によれば、第１実施例で述べ
たのと略同一の効果を得ることができる。加えて、ゲー
ト電極と反射板とを同一工程で同時に形成し、かつ、反
射板は補助容量形成用電極を兼ねるので、工程を簡略化
し、コストを低減することができる。また、走査線２ｃ
を比較的塑性の高いアルミニウム又はアルミニウム合金
を用いて形成しているので、外部入力端子部２ｅにおい
て、走査線２ｃの材料として例えばクロムを用いた場合
と比較して、圧着時の異方性導電フィルムとの接触抵抗
を低減することができ、走査線２ｃの表面を露出するだ
けの単純な構成とすることができる。
たのと略同一の効果を得ることができる。加えて、ゲー
ト電極と反射板とを同一工程で同時に形成し、かつ、反
射板は補助容量形成用電極を兼ねるので、工程を簡略化
し、コストを低減することができる。また、走査線２ｃ
を比較的塑性の高いアルミニウム又はアルミニウム合金
を用いて形成しているので、外部入力端子部２ｅにおい
て、走査線２ｃの材料として例えばクロムを用いた場合
と比較して、圧着時の異方性導電フィルムとの接触抵抗
を低減することができ、走査線２ｃの表面を露出するだ
けの単純な構成とすることができる。
【００４６】◇第３実施例 図１８は、この発明の第３実施例である液晶表示パネル
のＴＦＴ基板の１画素分の構成を示す断面図である。こ
の例が上述した第２実施例と異なるところは、第２実施
例では、対向基板に着色層（カラーフィルタ）を設けて
いたのに対して、ＴＦＴ基板側に着色層を設けた点であ
る。これに伴って、対向基板には、着色層とブラックマ
トリックスとは設けられない。これ以外は、第２実施例
で述べた構成と略同一であるので、その説明を簡単に行
う。
のＴＦＴ基板の１画素分の構成を示す断面図である。こ
の例が上述した第２実施例と異なるところは、第２実施
例では、対向基板に着色層（カラーフィルタ）を設けて
いたのに対して、ＴＦＴ基板側に着色層を設けた点であ
る。これに伴って、対向基板には、着色層とブラックマ
トリックスとは設けられない。これ以外は、第２実施例
で述べた構成と略同一であるので、その説明を簡単に行
う。
【００４７】この例のＴＦＴ基板２Ｂは、反射板３２と
着色層（カラーフィルタ）３４とブラックマトリックス
３３を有している。反射板３２は、補助容量形成用電極
２４は、直前（前段）の走査線２ｃからこのままこの画
素の透明画素電極２ｂの下方へ延設されて形成されてい
る。また、ＴＦＴ２ａのソース電極２３は、コンタクト
ホールＨ3を介して透明画素電極２ｂと接続されてい
る。コンタクトホールＨ3は、ゲート電極２２及び反射
板３２の形成領域を避けるように形成されている。
着色層（カラーフィルタ）３４とブラックマトリックス
３３を有している。反射板３２は、補助容量形成用電極
２４は、直前（前段）の走査線２ｃからこのままこの画
素の透明画素電極２ｂの下方へ延設されて形成されてい
る。また、ＴＦＴ２ａのソース電極２３は、コンタクト
ホールＨ3を介して透明画素電極２ｂと接続されてい
る。コンタクトホールＨ3は、ゲート電極２２及び反射
板３２の形成領域を避けるように形成されている。
【００４８】この例のＴＦＴ基板２Ｂにおいては、図１
８に示すように、透明絶縁基板２５上に、ゲート電極２
１と反射板３２とが同層に形成され、ゲート電極２１及
び反射板３２がゲート絶縁膜２６により被覆され、ゲー
ト電極２１上方のゲート絶縁膜２６上に半導体層２７が
形成され、ゲート絶縁膜２６上で半導体層２７と接触し
てソース電極２３及びドレイン電極２２が形成され、ゲ
ート絶縁膜２６と半導体層２７とソース電極２３とドレ
イン電極２２とがパッシベーション膜２８により被覆さ
れ、ＴＦＴ２ａを覆うようにパッシベーション膜２８上
にブラックマトリックス３３が形成され、反射板３２に
対応した位置に着色層（カラーフィルタ）３４が形成さ
れ、ブラックマトリックス３３及び着色層３４上にオー
バーコート層２９が形成され、オーバーコート層２９が
透明画素電極２ｂにより被覆されている。なお、ブラッ
クマトリックス３３及びオーバーコート層２９は、必要
に応じて形成すればよく、必ずしも不可欠ではない。
８に示すように、透明絶縁基板２５上に、ゲート電極２
１と反射板３２とが同層に形成され、ゲート電極２１及
び反射板３２がゲート絶縁膜２６により被覆され、ゲー
ト電極２１上方のゲート絶縁膜２６上に半導体層２７が
形成され、ゲート絶縁膜２６上で半導体層２７と接触し
てソース電極２３及びドレイン電極２２が形成され、ゲ
ート絶縁膜２６と半導体層２７とソース電極２３とドレ
イン電極２２とがパッシベーション膜２８により被覆さ
れ、ＴＦＴ２ａを覆うようにパッシベーション膜２８上
にブラックマトリックス３３が形成され、反射板３２に
対応した位置に着色層（カラーフィルタ）３４が形成さ
れ、ブラックマトリックス３３及び着色層３４上にオー
バーコート層２９が形成され、オーバーコート層２９が
透明画素電極２ｂにより被覆されている。なお、ブラッ
クマトリックス３３及びオーバーコート層２９は、必要
に応じて形成すればよく、必ずしも不可欠ではない。
【００４９】次に、この例の液晶表示パネルのＴＦＴ基
板２の作製方法について説明する。まず、透明絶縁基板
２５上にスパッタ法によりアルミニウムを成膜し、フォ
トリソグラフィ技術を用いてパターニングを行って、ゲ
ート電極２１及び反射板３２を形成する。次に、窒化シ
リコン膜を全面に成膜し、ゲート絶縁膜を２６を形成す
る。次に、ドーピングされていないａ−Ｓｉとｎ＋型ａ
−Ｓｉとを連続して成膜し、これらをパターニングし
て、半導体層２７を形成する。次に、半導体層２７上に
クロムをスパッタ法によって成膜し、このクロム膜をパ
ターニングし、ソース電極２３及びドレイン電極２２を
形成する。次に、ｎ＋型ａ−Ｓｉがエッチングされるガ
ス系を用いて、ドライエッチングを行い、ソース電極２
３とドレイン電極２２との間のｎ＋型ａ−Ｓｉを除去す
る。
板２の作製方法について説明する。まず、透明絶縁基板
２５上にスパッタ法によりアルミニウムを成膜し、フォ
トリソグラフィ技術を用いてパターニングを行って、ゲ
ート電極２１及び反射板３２を形成する。次に、窒化シ
リコン膜を全面に成膜し、ゲート絶縁膜を２６を形成す
る。次に、ドーピングされていないａ−Ｓｉとｎ＋型ａ
−Ｓｉとを連続して成膜し、これらをパターニングし
て、半導体層２７を形成する。次に、半導体層２７上に
クロムをスパッタ法によって成膜し、このクロム膜をパ
ターニングし、ソース電極２３及びドレイン電極２２を
形成する。次に、ｎ＋型ａ−Ｓｉがエッチングされるガ
ス系を用いて、ドライエッチングを行い、ソース電極２
３とドレイン電極２２との間のｎ＋型ａ−Ｓｉを除去す
る。
【００５０】次に、窒化シリコンを成膜し、この窒化シ
リコン膜をパターニングして、パッシベーション膜２８
を形成する。次に、ＴＦＴ２ａを覆うようにパッシベー
ション膜２８上にブラックレジストをフォトリソグラフ
ィ工程によってパターニングし、ブラックマトリックス
３３を形成する。次に、ブラックマトリックス３３に隣
接し反射板３２に対応した位置に３回のフォトリソグラ
フィー工程によって、アクリル系の感光性ポリマーで赤
色（Ｒ）、緑色（Ｇ）、青（Ｂ）の顔料を分散させた材
料をパターニングし、着色層４３を形成する。
リコン膜をパターニングして、パッシベーション膜２８
を形成する。次に、ＴＦＴ２ａを覆うようにパッシベー
ション膜２８上にブラックレジストをフォトリソグラフ
ィ工程によってパターニングし、ブラックマトリックス
３３を形成する。次に、ブラックマトリックス３３に隣
接し反射板３２に対応した位置に３回のフォトリソグラ
フィー工程によって、アクリル系の感光性ポリマーで赤
色（Ｒ）、緑色（Ｇ）、青（Ｂ）の顔料を分散させた材
料をパターニングし、着色層４３を形成する。
【００５１】次に、ブラックマトリックス３３及び着色
層３４上に、透明性のアクリル系ポリマーをフォトリソ
グラフィ工程によってパターニングし、オーバーコート
層２９を形成する。次に、所定の箇所においてソース電
極２３表面が露出するようにパッシベーション膜２８、
ブラックマトリックス３３及びオーバーコート層２９を
エッチングし、コンタクトホールＨ1を形成した後、オ
ーバーコート層２９上にＩＴＯをスパッタによって成膜
し、パターニングすることによって、透明画素電極２ｂ
を形成する。
層３４上に、透明性のアクリル系ポリマーをフォトリソ
グラフィ工程によってパターニングし、オーバーコート
層２９を形成する。次に、所定の箇所においてソース電
極２３表面が露出するようにパッシベーション膜２８、
ブラックマトリックス３３及びオーバーコート層２９を
エッチングし、コンタクトホールＨ1を形成した後、オ
ーバーコート層２９上にＩＴＯをスパッタによって成膜
し、パターニングすることによって、透明画素電極２ｂ
を形成する。
【００５２】この例の構成によれば、第２実施例で述べ
たのと略同一の効果を得ることができる。加えて、ＴＦ
Ｔ基板に着色層（カラーフィルタ）を形成するので、対
向基板の構造を単純化し、その作成工程を簡略化するこ
とができる。
たのと略同一の効果を得ることができる。加えて、ＴＦ
Ｔ基板に着色層（カラーフィルタ）を形成するので、対
向基板の構造を単純化し、その作成工程を簡略化するこ
とができる。
【００５３】以上、この発明の実施例を図面を参照して
詳述してきたが、具体的な構成はこの実施例に限られる
ものではなく、この発明の要旨を逸脱しない範囲の設計
の変更等があってもこの発明に含まれる。例えば、上述
の第１実施例では、補助容量形成用電極２４を形成する
工程で、導電層２４ａを同時に形成する場合について述
べたが、図１９に示すように、透明画素電極２ｂを形成
する工程で、透明画素電極２ｂと同一材料のＩＴＯを用
いて導電層２ｈを形成するようにしても良い。この場合
も、第１実施例と同様に、異方性導電フィルムと接触す
る最上層の導電層をＩＴＯを用いて形成することによっ
て、接触抵抗を低く抑えることができる。また、外部入
力端子部２ｆは、走査線２ｃを形成する工程でクロムを
成膜し、このクロム膜の上に導電層２４ａを形成した
後、ゲート絶縁膜２６を形成し、さらにコンタクトホー
ルを形成して、上記クロム膜と信号線２ｄとを電気的に
接続して、図８に示すような外部入力端子部２ｅと同様
の構成としても良い。また、第２実施例では、外部入力
端子部２ｅ，２ｆにおいて、アルミニウム又はアルミニ
ウム合金からなる走査線２ｃに、異方性導電フィルム等
を直接接続する場合について述べたが、図２０に示すよ
うに、例えば、クロムからなる導電層２ｇを介してＩＴ
Ｏを用いて導電層２ｈを形成し、この導電層２ｈと異方
性導電フィルム等とを直接接続するようにしても良い。
このように、クロム層を介することによって、例えば走
査線２ｃをアルミニウム又はアルミニウム合金を用いて
形成しても、最上層の導電層をＩＴＯを用いて形成する
ことができる。また、第３実施例では、反射形の場合に
ついて述べたが、着色層（カラーフィルタ）を設けたＴ
ＦＴ基板の反射板に代えて透明な補助容量形成用電極を
配置して、透過形用に用いるように構成しても良い。こ
の場合も、対向基板の構造を単純化し、その作成工程を
簡略化することができる。
詳述してきたが、具体的な構成はこの実施例に限られる
ものではなく、この発明の要旨を逸脱しない範囲の設計
の変更等があってもこの発明に含まれる。例えば、上述
の第１実施例では、補助容量形成用電極２４を形成する
工程で、導電層２４ａを同時に形成する場合について述
べたが、図１９に示すように、透明画素電極２ｂを形成
する工程で、透明画素電極２ｂと同一材料のＩＴＯを用
いて導電層２ｈを形成するようにしても良い。この場合
も、第１実施例と同様に、異方性導電フィルムと接触す
る最上層の導電層をＩＴＯを用いて形成することによっ
て、接触抵抗を低く抑えることができる。また、外部入
力端子部２ｆは、走査線２ｃを形成する工程でクロムを
成膜し、このクロム膜の上に導電層２４ａを形成した
後、ゲート絶縁膜２６を形成し、さらにコンタクトホー
ルを形成して、上記クロム膜と信号線２ｄとを電気的に
接続して、図８に示すような外部入力端子部２ｅと同様
の構成としても良い。また、第２実施例では、外部入力
端子部２ｅ，２ｆにおいて、アルミニウム又はアルミニ
ウム合金からなる走査線２ｃに、異方性導電フィルム等
を直接接続する場合について述べたが、図２０に示すよ
うに、例えば、クロムからなる導電層２ｇを介してＩＴ
Ｏを用いて導電層２ｈを形成し、この導電層２ｈと異方
性導電フィルム等とを直接接続するようにしても良い。
このように、クロム層を介することによって、例えば走
査線２ｃをアルミニウム又はアルミニウム合金を用いて
形成しても、最上層の導電層をＩＴＯを用いて形成する
ことができる。また、第３実施例では、反射形の場合に
ついて述べたが、着色層（カラーフィルタ）を設けたＴ
ＦＴ基板の反射板に代えて透明な補助容量形成用電極を
配置して、透過形用に用いるように構成しても良い。こ
の場合も、対向基板の構造を単純化し、その作成工程を
簡略化することができる。
【００５４】
【発明の効果】以上説明したように、この発明によれ
ば、例えば、補助容量用電極は第３の電極とは重畳しな
いように形成され、第３の電極と画素電極とを接続する
ために接続箇所にコンタクトホールを形成する場合で
も、コンタクトホール直下では、電極層同士は重畳して
いないので、電極同士の短絡を引き起こすことはない。
したがって、歩留まりを向上させることができ、高品質
の液晶表示装置を提供することができる。しかも、同時
に十分な開口率を確保することができ、さらに、画素電
極と補助容量用電極とには、比較的大きい面積を与える
ことが可能なので、比較的大きな容量を確保することが
できる。
ば、例えば、補助容量用電極は第３の電極とは重畳しな
いように形成され、第３の電極と画素電極とを接続する
ために接続箇所にコンタクトホールを形成する場合で
も、コンタクトホール直下では、電極層同士は重畳して
いないので、電極同士の短絡を引き起こすことはない。
したがって、歩留まりを向上させることができ、高品質
の液晶表示装置を提供することができる。しかも、同時
に十分な開口率を確保することができ、さらに、画素電
極と補助容量用電極とには、比較的大きい面積を与える
ことが可能なので、比較的大きな容量を確保することが
できる。
【図１】この発明の第１実施例である液晶表示パネルの
構成を模式的に示す斜視図である。
構成を模式的に示す斜視図である。
【図２】同液晶表示パネルの構成を模式的に示す断面図
である。
である。
【図３】同液晶表示パネルの電気的構成を示す等価回路
図である。
図である。
【図４】同液晶表示パネルのＴＦＴ基板の１画素分の構
成を示す平面図である。
成を示す平面図である。
【図５】図４のＡ−Ａ線に沿った断面図である。
【図６】図４のＢ−Ｂ線に沿った断面図である。
【図７】図４のＣ−Ｃ線に沿った断面図である。
【図８】同液晶表示パネルの走査信号入力用の外部入力
端子部の構成を示す横断面図である。
端子部の構成を示す横断面図である。
【図９】図８のＤ−Ｄ線に沿った断面図である。
【図１０】同液晶表示パネルの表示信号入力用の外部入
力端子部の構成を示す縦断面図である。
力端子部の構成を示す縦断面図である。
【図１１】同液晶表示パネルの製造方法を説明するため
の工程図である。
の工程図である。
【図１２】同走査信号入力用の外部入力端子部を形成す
る方法を説明するための工程図である。
る方法を説明するための工程図である。
【図１３】この発明の第２実施例である液晶表示パネル
のＴＦＴ基板の１画素分の構成を示す平面図である。
のＴＦＴ基板の１画素分の構成を示す平面図である。
【図１４】図１３のＥ−Ｅ線に沿った断面図である。
【図１５】図１３のＦ−Ｆ線に沿った断面図である。
【図１６】図１３のＧ−Ｇ線に沿った断面図である。
【図１７】同液晶表示パネルの走査信号入力用の外部入
力端子部の構成を示す横断面図である。
力端子部の構成を示す横断面図である。
【図１８】この発明の第３実施例である液晶表示パネル
のＴＦＴ基板の１画素分の構成を示す断面図である。
のＴＦＴ基板の１画素分の構成を示す断面図である。
【図１９】この発明の第１実施例の変形例である液晶表
示パネルの走査信号入力用の外部入力端子部の構成を示
す横断面図である。
示パネルの走査信号入力用の外部入力端子部の構成を示
す横断面図である。
【図２０】この発明の第２実施例の変形例である液晶表
示パネルの走査信号入力用の外部入力端子部の構成を示
す横断面図である。
示パネルの走査信号入力用の外部入力端子部の構成を示
す横断面図である。
【図２１】従来技術を説明するための説明図である。
【図２２】従来技術を説明するための説明図である。
【図２３】従来技術を説明するための説明図である。
【図２４】従来技術を説明するための説明図である。
【図２５】従来技術を説明するための説明図である。
【図２６】従来技術を説明するための説明図である。
【図２７】従来技術を説明するための説明図である。
【図２８】従来技術を説明するための説明図である。
【図２９】従来技術を説明するための説明図である。
【図３０】従来技術を説明するための説明図である。
【図３１】従来技術を説明するための説明図である。
１ 液晶表示パネル ２，２Ａ，２Ｂ ＴＦＴ基板 ２ａ ＴＦＴ（スイッチング素子） ２ｂ 透明画素電極（画素電極） ２ｃ 走査線 ２ｄ 信号線 ２ｅ，２ｆ 外部入力端子部（信号入力用端子） ２１ ゲート電極（第１の電極） ２２ ドレイン電極（第２の電極） ２３ ソース電極（第３の電極） ２４ 補助容量形成用電極（補助容量用電極） ２６ ゲート絶縁膜（第１の絶縁膜） ２８ パッシベーション膜（第２の絶縁膜） ４ 対向基板 ５ 液晶層 ＣS 補助容量
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山本 勇司 東京都港区芝五丁目７番１号 日本電気株 式会社内 (72)発明者 岡本 守 東京都港区芝五丁目７番１号 日本電気株 式会社内 (72)発明者 坂本 道昭 東京都港区芝五丁目７番１号 日本電気株 式会社内 Ｆターム(参考） 2H092 GA33 GA34 GA48 GA49 GA57 HA25 JA26 JA29 JA38 JA42 JA44 JA46 JB13 JB23 JB32 JB33 JB51 JB57 JB63 JB69 KA05 KA07 KA16 KA18 KB14 MA05 MA08 MA13 MA17 MA27 MA32 MA35 MA37 MA41 NA07 NA25 PA06 5C094 AA07 AA42 AA43 BA03 BA43 CA19 DA15 EA03 EA04 EA05 EA07 EA10 FB12 FB15 FB19 GB01 HA08
Claims (11)
- 【請求項１】 走査信号を供給するための走査線と、 表示信号を供給するための信号線と、 液晶層に電圧を印加するための画素電極と、 前記走査線と前記信号線との交差部近傍に設けられ、前
記走査線に接続されてゲートとなる第１の電極と前記信
号線に接続されてドレイン又はソースとなる第２の電極
と前記画素電極に接続されてソース又はドレインとなる
第３の電極とを含み、対応する前記画素電極へ与える表
示信号を走査信号によりスイッチングするためのスイッ
チング素子と、 前記画素電極に対向して配置されて補助容量を構成する
ための補助容量用電極とを備えた液晶表示装置であっ
て、 同一画素内において、前記第２及び第３の電極は、第１
の絶縁膜を介して前記第１の電極と異なる層に形成さ
れ、前記画素電極は第２の絶縁膜を介して前記第１、第
２、及び第３の電極の上方に形成され、前記補助容量用
電極は、前記第１の電極と同一層により形成されている
と共に隣接する走査線と電気的に接続されていることを
特徴とする液晶表示装置。 - 【請求項２】 前記補助容量用電極は、透明導電性材料
からなることを特徴とする請求項１記載の液晶表示装
置。 - 【請求項３】 前記補助容量用電極は、前記第１の電極
と同一の材料から形成されていることを特徴とする請求
項２記載の液晶表示装置。 - 【請求項４】 前記補助容量用電極は、前記信号線とは
重畳しないように形成されていることを特徴とする請求
項１，２又は３記載の液晶表示装置。 - 【請求項５】 前記走査線及び前記信号線は、アルミニ
ウム又はアルミニウム合金を用いて形成され、前記走査
線及び前記信号線の端部は信号入力用端子とされている
ことを特徴とする請求項１乃至４のいずれか１に記載の
液晶表示装置。 - 【請求項６】 透明絶縁基板上に導電膜を成膜してパタ
ーニングすることで走査線と前記走査線に接続されてゲ
ートとなる第１の電極と補助容量用電極とを形成する第
１の工程と、 前記第１の電極に第１の絶縁膜を介して対向する島状の
半導体層を形成する第２の工程と、 信号線を形成すると共に、前記半導体層上に間隙を隔て
て、前記信号線に接続されてドレイン又はソースとなる
第２の電極と、ソース又はドレインとなる第３の電極と
を形成する第３の工程と、 前記半導体層、第２の電極、及び第３の電極の上方に第
２の絶縁膜を形成する第４の工程と、 前記第２の絶縁膜に前記第３の電極に達する開口を形成
し、前記開口を介して前記第３の電極と接続する画素電
極を形成する第５の工程とを備え、 前記補助容量用電極と前記画素電極とは、重なり合うよ
うにすることで、補助容量を形成することを特徴とする
液晶表示装置の製造方法。 - 【請求項７】 前記第１の工程では、前記第１の電極及
び前記補助容量用電極を、同一種類の導電性材料を用い
て形成することを特徴とする請求項６記載の液晶表示装
置の製造方法。 - 【請求項８】 前記第１の工程は、導電性材料を用いて
前記第１の電極を形成する工程と、透明導電性材料を用
いて前記補助容量用電極を形成する工程とを含むことを
特徴とする請求項６記載の液晶表示装置の製造方法。 - 【請求項９】 前記第１の工程で、前記走査線を形成し
た後に、前記補助容量用電極を透明導電性材料を用いて
形成すると同時に、前記走査線の端部に前記透明導電性
材料を用いて導電膜を被覆して、信号入力用端子を形成
することを特徴とする請求項８記載の液晶表示装置の製
造方法。 - 【請求項１０】 前記第１の工程で、前記補助容量用電
極を透明導電性材料を用いて形成すると同時に、前記信
号線を形成することとなる領域に前記透明導電性材料を
用いて導電膜を形成し、 前記第３の工程で、端部において前記導電膜と接続する
前記信号線を形成して、信号入力用端子を形成すること
を特徴とする請求項８又は９記載の液晶表示装置の製造
方法。 - 【請求項１１】 前記第１及び第３の工程では、前記走
査線及び前記信号線を、アルミニウム又はアルミニウム
合金を用いて形成し、前記走査線及び前記信号線の端部
の表面を露出させて信号入力用端子とすることを特徴と
する請求項６、７、又は８記載の液晶表示装置の製造方
法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000245211A JP2002055360A (ja) | 2000-08-11 | 2000-08-11 | 液晶表示装置及びその製造方法 |
| US09/927,501 US6667777B2 (en) | 2000-08-11 | 2001-08-10 | Liquid crystal display device and method for manufacturing the same |
| KR10-2001-0048360A KR100485506B1 (ko) | 2000-08-11 | 2001-08-10 | 액정 디스플레이 장치 및 그 제조 방법 |
| TW090119732A TW587190B (en) | 2000-08-11 | 2001-08-10 | Liquid crystal display device and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000245211A JP2002055360A (ja) | 2000-08-11 | 2000-08-11 | 液晶表示装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002055360A true JP2002055360A (ja) | 2002-02-20 |
Family
ID=18735779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000245211A Pending JP2002055360A (ja) | 2000-08-11 | 2000-08-11 | 液晶表示装置及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6667777B2 (ja) |
| JP (1) | JP2002055360A (ja) |
| KR (1) | KR100485506B1 (ja) |
| TW (1) | TW587190B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005121884A1 (ja) * | 2004-06-11 | 2005-12-22 | Sharp Kabushiki Kaisha | アクティブマトリックス基板および液晶表示装置 |
| US7554119B2 (en) | 2005-01-31 | 2009-06-30 | Mitsubishi Denki Kabushiki Kaisha | Active matrix substrate and its manufacturing method |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU2002235022A1 (en) * | 2001-11-23 | 2003-06-23 | Samsung Electronics Co., Ltd. | A thin film transistor array for a liquid crystal display |
| KR100870003B1 (ko) * | 2001-12-24 | 2008-11-24 | 삼성전자주식회사 | 액정 표시 장치 |
| JP2004361930A (ja) * | 2003-05-15 | 2004-12-24 | Sharp Corp | 液晶表示装置およびその駆動方法 |
| US8390548B2 (en) * | 2003-05-15 | 2013-03-05 | Sharp Kabushiki Kaisha | Liquid crystal display device and driving method thereof |
| KR101001520B1 (ko) * | 2003-10-09 | 2010-12-14 | 엘지디스플레이 주식회사 | 횡전계 방식 액정 표시 장치 및 그 제조 방법 |
| KR100699988B1 (ko) | 2004-03-19 | 2007-03-26 | 삼성에스디아이 주식회사 | 평판표시장치 |
| TWM402436U (en) * | 2010-09-29 | 2011-04-21 | Chunghwa Picture Tubes Ltd | Liquid crystal display panel |
| WO2013157336A1 (ja) * | 2012-04-18 | 2013-10-24 | シャープ株式会社 | アクティブマトリクス基板および液晶表示装置 |
| KR102005914B1 (ko) * | 2012-06-29 | 2019-08-01 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그 제조 방법 |
| US11201175B2 (en) * | 2018-11-21 | 2021-12-14 | Sharp Kabushiki Kaisha | Array substrate with capacitance forming portion to hold potential at electrode |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6129820A (ja) | 1984-07-23 | 1986-02-10 | Seiko Instr & Electronics Ltd | アクテイプマトリクス表示装置用基板 |
| JPH04326329A (ja) | 1991-04-26 | 1992-11-16 | Sharp Corp | 液晶表示装置およびその製造方法 |
| US6262784B1 (en) * | 1993-06-01 | 2001-07-17 | Samsung Electronics Co., Ltd | Active matrix display devices having improved opening and contrast ratios and methods of forming same and a storage electrode line |
| US5459596A (en) * | 1992-09-14 | 1995-10-17 | Kabushiki Kaisha Toshiba | Active matrix liquid crystal display with supplemental capacitor line which overlaps signal line |
| JP2933879B2 (ja) | 1995-08-11 | 1999-08-16 | シャープ株式会社 | 透過型液晶表示装置およびその製造方法 |
| KR100205373B1 (ko) * | 1996-06-11 | 1999-07-01 | 구자홍 | 액정표시소자의 제조방법 |
| KR100209281B1 (ko) * | 1996-10-16 | 1999-07-15 | 김영환 | 액정 표시 소자 및 그 제조방법 |
| JP3272625B2 (ja) * | 1997-02-21 | 2002-04-08 | シャープ株式会社 | アクティブマトリクス型液晶表示装置および画素欠陥修正方法 |
| JP3819104B2 (ja) * | 1997-03-28 | 2006-09-06 | 東芝電子エンジニアリング株式会社 | 液晶表示装置 |
-
2000
- 2000-08-11 JP JP2000245211A patent/JP2002055360A/ja active Pending
-
2001
- 2001-08-10 TW TW090119732A patent/TW587190B/zh not_active IP Right Cessation
- 2001-08-10 US US09/927,501 patent/US6667777B2/en not_active Expired - Lifetime
- 2001-08-10 KR KR10-2001-0048360A patent/KR100485506B1/ko not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005121884A1 (ja) * | 2004-06-11 | 2005-12-22 | Sharp Kabushiki Kaisha | アクティブマトリックス基板および液晶表示装置 |
| US7834948B2 (en) | 2004-06-11 | 2010-11-16 | Sharp Kabushiki Kaisha | Active matrix substrate and liquid crystal display device |
| US7554119B2 (en) | 2005-01-31 | 2009-06-30 | Mitsubishi Denki Kabushiki Kaisha | Active matrix substrate and its manufacturing method |
Also Published As
| Publication number | Publication date |
|---|---|
| TW587190B (en) | 2004-05-11 |
| US20020021374A1 (en) | 2002-02-21 |
| KR20020013787A (ko) | 2002-02-21 |
| US6667777B2 (en) | 2003-12-23 |
| KR100485506B1 (ko) | 2005-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5966190A (en) | Array substrate for displaying device with capacitor lines having particular connections | |
| US7132305B2 (en) | Method of fabricating an in-plane switching liquid crystal display device | |
| JP3307150B2 (ja) | アクティブマトリクス型表示装置 | |
| US6567150B1 (en) | Liquid crystal display and method of manufacturing the same | |
| JP3307181B2 (ja) | 透過型表示装置 | |
| US7495728B2 (en) | Transflective liquid crystal display device having color filter-on-thin film transistor (COT) structure and method of fabricating the same | |
| KR100291290B1 (ko) | 액정표시장치및그제조방법 | |
| JP4162890B2 (ja) | 液晶表示装置 | |
| US6912024B2 (en) | Array substrate of liquid crystal display device having thin film transistor on color filter structure and method of fabricating the same | |
| EP1909133A2 (en) | Array substrate, display panel having the same and method of manufacturing the same | |
| US7852451B2 (en) | Manufacturing method of liquid display device having touch screen function | |
| JPH0980416A (ja) | 液晶表示装置 | |
| US8958041B2 (en) | Display apparatus with data line and common line formed in a same layer | |
| US6665045B2 (en) | Liquid crystal display panel and method of manufacturing the same | |
| US6049365A (en) | Liquid crystal displaying apparatus with a converter not exposed to liquid crystal | |
| KR20090076812A (ko) | 액정 표시 장치 및 액정 표시 장치의 제조 방법 | |
| US7990510B2 (en) | Liquid crystal display device | |
| JP2000187209A (ja) | 反射型液晶表示装置およびその製造方法 | |
| JP2002055360A (ja) | 液晶表示装置及びその製造方法 | |
| TW200900824A (en) | Transflective liquid crystal display panel and pixel structure thereof | |
| US7342626B2 (en) | Display device | |
| JPH1096949A (ja) | アクティブマトリクス型液晶表示装置 | |
| US20010030728A1 (en) | Liquid crystal display and inspection method thereof | |
| KR101366537B1 (ko) | 액정표시장치의 어레이 기판 및 그의 제조방법 | |
| JP2000122096A (ja) | 反射型液晶表示装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030603 |