WO2005121884A1 - アクティブマトリックス基板および液晶表示装置 - Google Patents

アクティブマトリックス基板および液晶表示装置 Download PDF

Info

Publication number
WO2005121884A1
WO2005121884A1 PCT/JP2005/010791 JP2005010791W WO2005121884A1 WO 2005121884 A1 WO2005121884 A1 WO 2005121884A1 JP 2005010791 W JP2005010791 W JP 2005010791W WO 2005121884 A1 WO2005121884 A1 WO 2005121884A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
active matrix
matrix substrate
insulating film
contact hole
Prior art date
Application number
PCT/JP2005/010791
Other languages
English (en)
French (fr)
Inventor
Naoki Takeda
Yukikazu Shimato
Original Assignee
Sharp Kabushiki Kaisha
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US11/569,994 priority Critical patent/US7834948B2/en
Application filed by Sharp Kabushiki Kaisha filed Critical Sharp Kabushiki Kaisha
Priority to JP2006514600A priority patent/JPWO2005121884A1/ja
Publication of WO2005121884A1 publication Critical patent/WO2005121884A1/ja

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors

Definitions

  • the present invention connects a pixel electrode and an electrode located above and below an interlayer insulating film to each other through a contact hole of the interlayer insulating film, and forms an auxiliary capacitor by arranging the electrode to face the electrode.
  • the present invention relates to a method for preventing a leak from occurring between two electrodes even if a defect occurs in a control insulating film between the two electrodes due to the formation of a contact hole.
  • liquid crystal display devices have been widely used in various electronic devices because of their features such as small size, thin shape, low power consumption, and light weight.
  • an active matrix type liquid crystal display device using a switching element as an active element can provide display characteristics equivalent to that of a CRT, so that it can be used in OA equipment such as a Nosconcon, a television, and a car navigation system.
  • OA equipment such as a Nosconcon, a television, and a car navigation system.
  • AV equipment such as in-vehicle monitors and mobile phones.
  • FIGS. 8 and 9 show a configuration example of an active matrix type liquid crystal display device using a TFT (Thin Film Transistor) as a switching element, as is known, for example, in Patent Document 1.
  • FIG. 8 is a plan view of the structure of one pixel region on the active matrix substrate when the side force of an opposing substrate disposed opposite to the substrate is also viewed.
  • FIG. 9 shows a liquid crystal layer between the two substrates.
  • FIG. 9 is a cross-sectional view corresponding to an enlarged cross-sectional view taken along line VIII-VIII in FIG. 8, showing a configuration of the entire liquid crystal display device arranged.
  • This liquid crystal display device includes an active matrix substrate 100 having a TFT 160 for each picture element region, an opposing substrate 300 arranged to face the active matrix substrate 100, and both of these substrates 100, 300 And a liquid crystal layer 400 interposed therebetween.
  • the gate electrode 160a and the source electrode 160c of the TFT 160 are electrically connected to the gate signal line 120 and the data signal line 150, respectively.
  • the drain electrode 160d of the TFT 160 is connected to the gate signal line 120, the data signal line 150 and It is electrically connected to the pixel electrode 180 located on the interlayer insulating film 170 provided so as to cover the TFT 160 through the contact hole 170a formed in the interlayer insulating film 170.
  • an auxiliary capacitance counter electrode 130 (hereinafter, referred to as a Cs counter electrode) faces a part of the drain electrode 160d via the gate insulating film 140.
  • the drain electrode 160d and the Cs counter electrode 130 form an auxiliary capacitance.
  • the drain electrode 160d is A defect may occur in the gate insulating film 140 through the defective portion, and as a result, a leak may occur between the drain electrode 160d and the Cs counter electrode 130 through the defective portion in the gate insulating film 140.
  • the contact hole 170a is arranged outside the region of the Cs counter electrode 130 as shown in the plan view of FIG. Then, the drain electrode 160d is extended to the position of the contact hole 170a and connected to the pixel electrode 180. In this way, the Cs counter electrode 130 is prevented from being present in the region of the contact hole 170a. Thus, even if a defect occurs in the gate insulating film 140, the occurrence of a leak between the drain electrode 160d and the Cs counter electrode 130 can be suppressed.
  • Patent Document 1 Japanese Unexamined Patent Publication No. 09-230380 (pages 5 and 6, FIG. 2)
  • Patent Document 2 JP-A-2002-55360 (page 6, FIG. 4)
  • the liquid crystal alignment disorder occurs due to the step of the contact hole 170a, and the contrast is reduced. It is necessary to take measures such as using a metal film for the drain electrode 160d to shield the above-mentioned region from light, which leads to a decrease in aperture ratio. Disadvantage.
  • the drain electrode 160d when the contact hole 170a is arranged in a region other than the Cs counter electrode 130, the drain electrode 160d needs to be formed in a convex shape in connection with the picture element electrode 180. There is also a problem that the shape of the drain electrode 160d is restricted.
  • the present invention has been made in view of these points, and its main objects are to provide a pixel electrode on an interlayer insulating film and an electrode such as a drain electrode located below the interlayer insulating film. Is electrically connected via a contact hole formed in the inter-layer insulating film, and another electrode such as a storage capacitor counter electrode is disposed below the electrode via an insulating film such as a gate insulating film.
  • an auxiliary capacitor is formed between the pair of upper and lower electrodes, even if a defect occurs in a portion between the two electrodes in the insulating film due to the formation of the contact hole, the opening is formed.
  • An object of the present invention is to suppress the occurrence of a leak between both electrodes without lowering the rate.
  • the lower electrode of the pair of upper and lower electrodes is provided with an opening corresponding to the region of the contact hole. Even if a defect occurs between the two electrodes, the occurrence of a leak between the two electrodes can be suppressed.
  • an insulating substrate a plurality of control signal lines disposed on the insulating substrate, a control insulating film provided on the plurality of control signal lines, A plurality of data signal lines disposed on the control insulating film so as to intersect the plurality of control signal lines; a gate electrode electrically connected to the corresponding control signal line; A switching element having a first electrode electrically connected to a data signal line and a second electrode provided on the control insulating film, and a contact hole for each pixel region, An interlayer insulating film provided on the element, and the switching element provided so as to be disposed on the interlayer insulating film for each picture element region, via the contact hole of the picture element area.
  • An active matrix including a pixel electrode and an auxiliary capacitance counter electrode that is arranged to face the second electrode with the control insulating film interposed therebetween and forms an auxiliary capacitance between the pixel electrode and the second electrode; Tsu It is assumed that a TAS board is used.
  • the opening may be provided so as to cover the entire area of the contact hole.
  • the picture element electrode is made of a transparent conductive film, that is, when the present active matrix substrate is used in a transmissive liquid crystal display device, the second electrode and the auxiliary capacitor facing each other are used.
  • the electrodes can both be made of a transparent conductive film, whereby the leak can be suppressed without lowering the aperture ratio.
  • the second electrode may be made of a non-permeable conductive film.
  • the opening as described above is formed by using a non-transmissive metal or the like for the drain electrode under the contact hole, which is a factor that causes a decrease in contrast due to disorder of the orientation of the liquid crystal around the contact hole. No reduction in contrast occurs, and the above problem can be solved.
  • all of the picture element electrodes can be made of a reflective conductive film that reflects light.
  • a portion of the pixel electrode corresponding to the contact hole may be made of a reflective conductive film.
  • the use of a portion of a picture element electrode located above a contact hole as a reflective electrode causes a decrease in aperture ratio and reflectivity.
  • the above-mentioned problems can be solved.
  • the auxiliary capacitance counter electrode may have the same material strength as the control signal line.
  • the interlayer insulating film has a first contact hole and a second contact hole for each picture element region, and the picture element electrode and the second electrode of the switching element pass through the first contact hole. Are electrically connected to each other, while the picture element electrode and the auxiliary capacitance electrode are electrically connected via the second contact hole, and the auxiliary capacitance electrode is controlled via the control insulating film.
  • the auxiliary capacitance opposing wiring such as a signal line is disposed to oppose
  • the opening is provided at a portion of the auxiliary capacitance opposing wiring corresponding to the region of the second contact hole.
  • the picture element electrode on the interlayer insulating film is electrically connected to an electrode disposed below the interlayer insulating film via a contact hole formed in the interlayer insulating film,
  • insulation between the two electrodes is caused by the formation of a contact hole. Even if a defect occurs in the film, it is possible to prevent the occurrence of a leak between the two electrodes without causing a decrease in the aperture ratio, so that, for example, a high-quality and high-yield liquid crystal display device can be manufactured. Can be contributed to.
  • FIG. 1 is a plan view showing a configuration of one picture element region on an active matrix substrate of a liquid crystal display device according to Embodiment 1 of the present invention, as viewed from a counter substrate side.
  • FIG. 2 is an enlarged cross-sectional view taken along the line II-II of FIG. 1.
  • FIG. 3 is an enlarged sectional view corresponding to the line III-III in FIG.
  • FIG. 4 is a diagram corresponding to FIG. 1 showing a configuration for one picture element region of the liquid crystal display device according to Embodiment 2 of the present invention.
  • FIG. 5 is an enlarged sectional view taken along line VV of FIG. 4.
  • FIG. 6 is a diagram corresponding to FIG. 1, showing a configuration for one picture element region of the liquid crystal display device according to Embodiment 3 of the present invention.
  • FIG. 7 is an enlarged cross-sectional view taken along line VII-VII of FIG. 6.
  • FIG. 8 is a diagram corresponding to FIG. 1 showing a configuration for one picture element region in a conventional liquid crystal display device.
  • FIG. 9 is an enlarged sectional view taken along line IX-IX of FIG.
  • FIG. 10 is a diagram corresponding to FIG. 1 showing a configuration for one pixel region in a liquid crystal display device of an improved proposal.
  • FIG. 1 and 2 show a configuration of a liquid crystal display device according to Embodiment 1 of the present invention
  • FIG. 1 is a plan view showing a configuration for one picture element region of an active matrix substrate viewed from a counter substrate side.
  • FIG. 2 is a cross-sectional view of the entire liquid crystal display device corresponding to an enlarged cross section taken along line II-II of FIG.
  • this liquid crystal display device includes an active matrix substrate 10, a counter substrate 30 disposed so as to face the active matrix substrate 10, and the active matrix substrate 10 and the counter substrate 30. And a liquid crystal layer 40 disposed between the substrates 30.
  • the active matrix substrate 10 has a transparent insulating substrate 11 made of glass or the like.
  • a gate signal line 12 as a plurality of control signal lines arranged so as to extend in the left-right direction of FIG. 1 and a plurality of gates as control electrodes branched from each gate signal line 12 are provided on the insulating substrate 11.
  • An electrode 16a and an auxiliary capacitance counter electrode 13 are provided.
  • a gate insulating film 14 as a control insulating film is provided on the gate signal line 12, the gate electrode 16a and the auxiliary capacitance counter electrode 13 (hereinafter, referred to as Cs counter electrode).
  • the gate signal line 12, the gate electrode 16a, and the Cs counter electrode 13 are also provided with a metal or an alloy such as tantalum, aluminum, titanium, and chromium, which can obtain a predetermined resistance, and a laminated body such as Ta / TaN and TiZAlZTi. I have.
  • the gate insulating film 14 is made of, for example, SiN or SiO.
  • the semiconductor layer 16b is formed by stacking an amorphous silicon semiconductor layer containing no impurity and an amorphous silicon semiconductor layer containing an impurity.
  • the source signal line 15, the source electrode 16c and the drain electrode 16d may be made of the same material as the gate signal line 12, for example, or a transparent conductive film such as an ITO film. It is composed of
  • the gate electrode 16a and the source electrode 16c are arranged near the intersection of the gate signal line 12 and the source signal line 15.
  • the source electrode 16c and the drain electrode 16d are arranged so as to overlap the gate electrode 16a with the semiconductor layer 16b interposed therebetween. It is made.
  • An interlayer insulating film 17 is provided on the TFT 16, and a picture element electrode 18 made of a transparent conductive film such as an ITO film is provided on the interlayer insulating film 17. Further, an alignment film 19 is provided on the picture element electrode 18.
  • one picture element region is composed of two gate signal lines 12 adjacent to each other in the direction in which the source signal line 15 extends, and two source signals adjacent to each other in the direction in which the gate signal line 12 extends. It is a substantially rectangular area surrounded by the signal lines 15, and the picture element electrodes 18 are arranged for each picture element area. Adjacent picture element electrodes 18 are separated from each other at positions above the gate signal line 12 and the source signal line 15, respectively. The opening width can be improved by minimizing the separation width between the base electrodes 18! / ⁇ .
  • the drain electrode 16 d extends to substantially the center of the picture element region of the TFT 16, and its extended end is formed in a substantially rectangular shape by widening in the direction in which the gate signal line 12 extends. ing.
  • the Cs counter electrode 13 is formed in a substantially rectangular shape at a substantially central portion of each picture element region in such a manner that the width is widened in a direction in which the gate signal line 12 extends, and the rectangular portion forms the gate insulating film 14.
  • the drain electrode 16d is disposed so as to directly face the rectangular portion of the drain electrode 16d.
  • a contact hole 17a is provided in a part of the interlayer insulating film 17 between the drain electrode 16d and the Cs counter electrode 13, and the drain electrode 16d is connected to the pixel electrode 18 via the contact hole 17a. Electrically connected.
  • the Cs counter electrode 13 in each pixel region is electrically connected to each other between the pixel regions arranged in the direction in which the gate signal line 12 extends.
  • This opposing substrate 30 also has a transparent insulating substrate 31 that is as strong as the active matrix substrate 10 such as glass.
  • a counter electrode 32 made of a transparent conductive film such as an ITO film is provided so as to extend over a plurality of picture element regions, and an alignment film 33 is provided thereon.
  • FIG. 3 which is an enlarged cross-sectional view taken along the line III-III of FIG. 1, the portion of the Cs counter electrode 13 located immediately below the contact hole 17a has a substantially rectangular shape.
  • An opening 20 is provided. [0033] Specifically, the size and arrangement of the opening 20 are set so as to cover the entire region of the contact hole 17a.
  • a metal film of tantalum is formed on a transparent insulating substrate 11 such as glass, and the metal film is formed on the gate signal lines 12 by a photolithography process and an etching process such as dry etching. It is formed on the gate electrode 16a and the Cs counter electrode 13. That is, in the present embodiment, the Cs counter electrode 13 is formed at the same time using the same material as the gate signal line 12. At this time, the portion of the metal film to be the opening 20 of the Cs counter electrode 13 is patterned in the shape of the opening 20.
  • an amorphous silicon semiconductor layer containing no impurities and an amorphous silicon semiconductor layer containing impurities are successively formed on the gate electrode 16a by a CVD method.
  • the semiconductor layers 16b are formed by patterning each semiconductor layer in an island shape by a graphing process and an etching process.
  • a tantalum metal film is formed, and after patterning the metal film by photolithography, etching is performed to form a source signal line 15, a source electrode 16c, and a drain electrode 16d.
  • the drain electrode 16d is formed in a shape that covers the entire region of the Cs counter electrode 13 including the opening 20.
  • a photosensitive resin is applied to form an interlayer insulating film 17.
  • the inter-layer insulating film 17 SiN, SiO or the like may be formed by a CVD method.
  • contact holes 17a are formed in the interlayer insulating film 17 by a photolithography process and an etching process.
  • the contact hole 17a is formed at a position facing the opening 20.
  • a transparent conductive film is formed on the interlayer insulating film 17 so as to be connected to the drain electrode 16d via the contact hole 17a, and this is formed on the pixel electrode 18 by patterning.
  • the active matrix substrate 10 according to the present embodiment can be obtained.
  • the Cs counter electrode 13 is disposed below the drain electrode 16d via the gate insulating film 14, so that an auxiliary capacitance is formed between the two electrodes 16d and 13. Since the Cs counter electrode 13 does not exist directly below the contact hole 17a in the active matrix substrate 10 of the liquid crystal display device thus formed, if the drain electrode 16d has a defect, the interlayer insulating film 17 is etched to form the contact hole 17a.
  • the shape of the drain electrode 16d is limited, for example, the drain electrode 16d needs to be formed in a convex shape.
  • the contact hole 17a is present in the region of the Cs counter electrode 13, such a shape is not restricted, and the design of the liquid crystal display device having an increased aperture ratio is not required. It is also effective.
  • the size and arrangement of the opening 20 are set so as to cover the entire area of the contact hole 17a. (Auxiliary capacity) or the like.
  • a force that uses the drain electrode 16d to shield the region of the liquid crystal layer 40 corresponding to the opening 20 from the existing elements other than the drain electrode 16d may be used, or a dedicated light shielding layer may be provided.
  • the Cs counter electrode 13 is made of the same material as the gate signal line 12.
  • the gate signal line 12 is formed at the same time as the gate signal line 12 is formed, but the material and the time of formation can be arbitrarily set.
  • the active matrix substrate 10 is used for a liquid crystal display device.
  • V When it is used, it will be explained. However, for example, it may be used for an organic EL display device.
  • FIG. 4 and 5 show a configuration of a main part of the liquid crystal display device according to the second embodiment of the present invention.
  • FIG. 4 shows one pixel region of the active matrix substrate 10 viewed from the counter substrate 30 side.
  • FIG. 5 is a plan view showing the configuration, and
  • FIG. 5 is a cross-sectional view of the entire liquid crystal display device corresponding to an enlarged cross section taken along line VV of FIG.
  • the same parts as those in the first embodiment are denoted by the same reference numerals.
  • the first and second two contact holes 17a and 17b are formed in the interlayer insulating film 17 in each picture element region.
  • the first contact hole 17a is arranged near the TFT 16, and the electrical connection between the drain electrode 16d and the picture element electrode 18 is made via the first contact hole 17a. Further, the second contact hole 17b is arranged on the side of the gate signal line 12 located on the side opposite to the TFT 16 among the two gate signal lines 12 passing through the boundary portion of the picture element region.
  • an auxiliary capacitance electrode 21 (hereinafter, referred to as a Cs electrode) is provided.
  • the Cs electrode 21 has a substantially rectangular shape extending in the direction of the gate signal line 12. However, between the picture element regions adjacent to each other in the direction in which the gate signal line 12 extends, the Cs electrodes 21 are separated from each other.
  • the gate signal line 12 located on the opposite side (lower side in FIG. 4) to the TFT 16 is the Cs electrode 21 And has a width substantially the same as that of the Cs electrode 21 and is shifted to the side of the picture element region (upper side in the figure) so as to face the Cs electrode 21. Is configured.
  • the gate signal corresponding to the region of the second contact hole 17b is provided.
  • An opening 22 is provided at the site of the line 12. Specifically, the size and arrangement of the opening 22 are set so as to cover the entire area of the second contact hole 17b.
  • the gate signal line 12 is disposed below the Cs electrode 21 via the gate insulating film 14 and electrically connected between the Cs electrode 21 and the gate signal line 12.
  • the position of the gate signal line 12 corresponding to the region of the second contact hole 17b is the opening 22 where the gate signal line 12 does not exist.
  • the Cs electrode 21 has a defect, when the interlayer insulating film 17 is etched to form the second contact hole 17b, even if a defect occurs in the gate insulating film Na game G.
  • Leakage between the Cs electrode 21 and the gate signal line 12 due to a defect in the insulating film 14 can be suppressed. Further, since the region of the liquid crystal layer 40 corresponding to the opening 22 is shielded from light by the Cs electrode 21, the contrast caused by the opening 22 is not reduced. Since the area is shielded from light, the auxiliary capacitance is reduced by the opening 22, but the aperture ratio is not reduced.
  • the auxiliary capacitance opposing wiring is constituted by the gate signal line 12 and the existing capacitance element other than the gate signal line 12.
  • a dedicated auxiliary capacitance counter wiring may be newly provided.
  • FIG. 6 and 7 show a configuration of a main part of a liquid crystal display device according to Embodiment 3 of the present invention.
  • FIG. 6 shows one pixel region of the active matrix substrate 10 viewed from the counter substrate 30 side.
  • FIG. 7 is a cross-sectional view of the entire liquid crystal display device corresponding to an enlarged cross section taken along line VII-VII of FIG.
  • the same parts as those of the first embodiment are denoted by the same reference numerals.
  • a part of the pixel electrode 18 is made of a reflective conductive film 18a made of a highly reflective metal such as A1, for example.
  • the portion of the pixel electrode 18 corresponding to the region of the TFT 16 including the region of the drain electrode 16d and the region of the Cs counter electrode 13 is constituted by the reflective conductive film 18a.
  • the remaining part of the picture element electrode 18 (the lower part in the figure) is made of the same transparent conductive film 18b as in the first embodiment.
  • the electrical connection between the reflective conductive film 18a and the transparent conductive film 18b is made such that the end of the reflective conductive film 18a overlaps the end of the transparent conductive film 18b.
  • the transparent conductive film 18 b is formed on the interlayer insulating film 17, and then the reflective conductive film 18 a has its end overlapping the end of the transparent conductive film 18 b. Form into a state.
  • the other configuration is the same as that of the first embodiment, and the description is omitted.
  • the region on the TFT 16 side is set as a reflection region and the region on the opposite side is set as a transmission region with reference to the region of the Cs counter electrode 13.
  • the area on the TFT 16 side may be set as a transmission area, and the area on the opposite side may be set as a reflection area.

Abstract

　層間絶縁膜１７上の絵素電極１８と、層間絶縁膜１７の下層に位置する電極１６ｄとを、該層間絶縁膜１７に形成したコンタクトホール１７ａを経由して電気的に接続する一方、電極１６ｄの下方に制御絶縁膜１４を介して該電極１６ｄに対向するように別の電極１３を配置し、これら両電極１６ｄ，１３間に補助容量を形成するようにした液晶表示装置のアクティブマトリックス基板１０において、電極１６ｄに欠陥が生じている場合に、コンタクトホール１７ａの領域に対応する電極１３の部位に、開口部２０を設ける。これにより、コンタクトホール１７ａの形成に伴い、電極１６ｄの欠陥箇所を通じて制御絶縁膜１４に欠陥が生じても、開口率の低下を招くことなく、両電極１６ｄ，１３間におけるリークの発生が抑えられる。

Description

明 細 書
アクティブマトリックス基板および液晶表示装置
技術分野
[0001] 本発明は、層間絶縁膜の上下に位置する絵素電極と電極とを該層間絶縁膜のコン タクトホールを通して互いに接続するとともに、前記電極に電極を対向配置して補助 容量を形成するようにしたアクティブマトリックス基板に関し、特に、コンタクトホールの 形成に伴って両電極間の制御絶縁膜に欠陥が生じても、両電極間にリークが発生し にく 、ようにする対策に関する。
背景技術
[0002] 近年では、液晶表示装置は、小形，薄形，低消費電力，軽量といった特長を持って いることから、各種電子機器に広く用いられるようになつている。特に、能動素子とし てスイッチング素子を用いるようにしたアクティブマトリックス型液晶表示装置は、 CR Tと同等の表示特性が得られるものであることから、ノソコンなどの OA機器，テレビ， カーナビゲーシヨンシステムにおける車載用モニターなどの AV機器や携帯電話など に広く応用されている。
[0003] 図 8および図 9は、例えば、特許文献 1などで知られているように、スイッチング素子 として TFT (Thin Film Transistor)が用いられたアクティブマトリックス型液晶表示装 置の構成例を示している。図 8は、アクティブマトリックス基板上における 1絵素領域 分の構成を、該基板に対向配置された対向基板の側力も見たときの平面図であり、 図 9は、両基板間に液晶層が配置されてなる液晶表示装置全体の構成を示していて 、図 8の VIII— VIII線拡大断面図に相当する断面図である。
[0004] この液晶表示装置は、各絵素領域毎に TFT160を有するアクティブマトリックス基 板 100と、このアクティブマトリックス基板 100に対向するように配置された対向基板 3 00と、これら両基板 100, 300間に配置された液晶層 400とを備えている。アクティブ マトリックス基板 100上では、 TFT160のゲート電極 160aおよびソース電極 160cは 、それぞれゲート信号線 120およびデータ信号線 150に電気的に接続している。一 方、 TFT160のドレイン電極 160dは、ゲート信号線 120,データ信号線 150および TFT160を覆うように設けられた層間絶縁膜 170上に位置する絵素電極 180に、該 層間絶縁膜 170に形成されたコンタクトホール 170aを通して電気的に接続して!/、る
[0005] また、コンタクトホール 170aの下方（図 9の下方）には、補助容量対向電極 130 (以 下、 Cs対向電極という）がゲート絶縁膜 140を介してドレイン電極 160dの一部に対 向するように配置されており、これらドレイン電極 160dおよび Cs対向電極 130により 補助容量を形成するようになって 、る。
[0006] ところで、上記のアクティブマトリックス基板 100では、ドレイン電極 160dにピンホー ルなどの欠陥が生じていると、エッチングなどにより層間絶縁膜 170にコンタクトホー ル 170aを形成する際に、ドレイン電極 160dの前記欠陥箇所を通じてゲート絶縁膜 1 40に欠陥が生じることがあり、その結果、ゲート絶縁膜 140の前記欠陥箇所を通じて 、ドレイン電極 160dと Cs対向電極 130との間にリークが発生するようになることがある
[0007] そこで、従来の場合には、例えば、特許文献 2に記載されているように、図 10の平 面図に示す如ぐコンタクトホール 170aを Cs対向電極 130の領域外に配置するとと もに、このコンタクトホール 170aの位置までドレイン電極 160dを延設して絵素電極 1 80に接続することとし、このようにして、コンタクトホール 170aの領域に Cs対向電極 1 30を存在させないようにすることで、ゲート絶縁膜 140に欠陥が生じても、ドレイン電 極 160dと Cs対向電極 130との間におけるリークの発生を抑えられるようになされて いる。
特許文献 1：特開平 09— 230380号公報 (第 5および第 6頁，図 2)
特許文献 2 :特開 2002— 55360号公報 (第 6頁，図 4)
発明の開示
発明が解決しょうとする課題
[0008] しかしながら、上記コンタクトホール 170aおよびその周辺の領域では、コンタクトホ ール 170aの段差に起因して液晶の配向乱れが生じ、コントラストが低下するようにな ること力 、上記従来の場合には、ドレイン電極 160dにメタル膜を使用するなどの対 策を講じて上記の領域を遮光することが必要であり、このために、開口率の低下を招 くという欠点がある。
[0009] さらに、 Cs対向電極 130以外の領域にコンタクトホール 170aを配置する場合には 、絵素電極 180との接続上、ドレイン電極 160dを凸状に形成する必要があり、このた めに、ドレイン電極 160dの形状が制約されるという問題もある。
[0010] 本発明は、斯カる諸点に鑑みてなされたものであり、その主な目的は、層間絶縁膜 上の絵素電極と、層間絶縁膜の下層に位置するドレイン電極などの電極とを、該層 間絶縁膜に形成したコンタクトホールを経由して電気的に接続する一方、前記電極 の下方にゲート絶縁膜などの絶縁膜を介して補助容量対向電極など別の電極を対 向配置し、この上下 1対の電極間に補助容量を形成するようにしたアクティブマトリツ タス基板において、コンタクトホールの形成に伴って前記絶縁膜における両電極間の 部位に欠陥が生じたとしても、開口率の低下を招くことなぐ両電極間におけるリーク の発生を抑えられるようにすることにある。
課題を解決するための手段
[0011] 上記の目的を達成すベぐ本発明では、上下 1対の電極のうち、下側の電極に、コ ンタクトホールの領域に見合った開口部を設けることとし、これにより、絶縁膜におけ る両電極間の部位に欠陥が生じても、両電極間におけるリークの発生を抑えられるよ うにした。
[0012] 具体的には、本発明では、絶縁性基板と、この絶縁性基板上に配置された複数本 の制御信号線と、これら複数本の制御信号線上に設けられた制御絶縁膜と、この制 御絶縁膜上に前記複数本の制御信号線に交差するように配置された複数本のデー タ信号線と、対応する前記制御信号線に電気的に接続されたゲート電極，対応する 前記データ信号線に電気的に接続された第 1の電極，および前記制御絶縁膜上に 設けられた第 2の電極を有するスイッチング素子と、絵素領域毎にコンタクトホールを 有していて、前記スイッチング素子上に設けられた層間絶縁膜と、絵素領域毎に前 記層間絶縁膜上に配置されるように設けられていて、該絵素領域の前記コンタクトホ ールを経由して前記スイッチング素子の前記第 2電極に電気的に接続された絵素電 極と、前記制御絶縁膜を介して前記第 2電極に対向するように配置されていて、該第 2電極との間に補助容量を形成する補助容量対向電極とを備えたアクティブマトリツ タス基板を前提としている。
[0013] そして、前記コンタクトホールの領域に対応する前記補助容量対向電極の部位に、 開口部が設けられているものとする。これにより、コンタクトホールの形成時に第 2電 極の欠陥箇所を通じて制御絶縁膜に欠陥が生じたとしても、そのコンタクトホールの 領域に対応する補助容量対向電極の部位の少なくとも一部が開口部となっていて補 助容量対向電極が存在しないので、そのような開口部の無い場合に比べると、前記 制御絶縁膜の欠陥箇所を通じての補助容量対向電極と第 2電極との間のリークの発 生は抑えられる。また、開口部の分だけ補助容量が低下することになるので、他の部 分で確保が必要となるが、追加する補助容量の形状には制約がなぐ開口率の低下 は最小に抑えることができる。
[0014] 尚、上記の構成において、前記開口部を、前記コンタクトホールの領域を全て包含 するように設けることができる。
[0015] また、前記絵素電極が透明導電膜からなるものである場合、つまり、本アクティブマ トリックス基板が透過型の液晶表示装置に用いられる場合には、前記第 2電極および 前記補助容量対向電極を、共に透明導電膜からなるものとすることができ、これによ り、開口率を低下させずにリークを抑制することも可能である。逆に、前記第 2電極を 、非透過性導電膜からなるものとすることもできる。
[0016] また、上記のような開口部は、コンタクトホール周辺の液晶の配向の乱れによるコン トラスト低下の要因ともなる力 コンタクトホール下のドレイン電極を非透過性の金属な どを用いることにより、コントラストの低下は生じず、よって、上記課題の解決は可能で ある。
[0017] また、上記のアクティブマトリックス基板が反射型の液晶表示装置に用いられる場合 には、前記絵素電極の全部を、光を反射する反射導電膜からなるものとすることがで きるし、透過反射両用型の液晶表示装置に用いられる場合には、前記コンタクトホー ルに対応する前記絵素電極の部分を、反射導電膜からなるものとすることができる。
[0018] また、反射型ないし透過反射両用型の液晶表示装置の場合には、コンタクトホール 上に位置する絵素電極の部位を反射電極として利用することにより、開口率および 反射率の低下を招くことなぐ上記の課題を解決することができる。 [0019] また、前記補助容量対向電極を、前記制御信号線と同じ材料力もなるものとするこ とがでさる。
[0020] さらに、前記層間絶縁膜が、絵素領域毎に第 1コンタクトホールおよび第 2コンタクト ホールを有して 、て、第 1コンタクトホールを経由して絵素電極とスイッチング素子の 第 2電極とが互いに電気的に接続されている一方、第 2コンタクトホールを経由して 絵素電極と補助容量電極とが電気的に接続されており、この補助容量電極に制御絶 縁膜を介して制御信号線などの補助容量対向配線が対向配置されている場合には 、前記開口部は、前記第 2コンタクトホールの領域に対応する前記補助容量対向配 線の部位に設けることになる。
発明の効果
[0021] 本発明によれば、層間絶縁膜上の絵素電極と、層間絶縁膜の下層に配置した電極 とを該層間絶縁膜に形成したコンタクトホールを経由して電気的に接続する一方、前 記電極の下方に絶縁膜を介して別の電極を対向配置し、両電極間に補助容量を形 成するようにしたアクティブマトリックス基板において、コンタクトホールの形成に伴つ て両電極間の絶縁膜に欠陥が生じた場合でも、開口率の低下を招くことなぐ両電極 間のリークの発生を未然に防止することができ、よって、例えば、高品位でかつ歩留り の高 、液晶表示装置の製造に寄与することができる。
図面の簡単な説明
[0022] [図 1]図 1は、本発明の実施形態 1に係る液晶表示装置のアクティブマトリックス基板 上における対向基板側から見た 1絵素領域分の構成を示す平面図である。
[図 2]図 2は、図 1の II II線拡大断面図である。
[図 3]図 3は、図 1の III III線拡大断面相当図である。
[図 4]図 4は、本発明の実施形態 2に係る液晶表示装置の 1絵素領域分の構成を示 す図 1相当図である。
[図 5]図 5は、図 4の V— V線拡大断面図である。
[図 6]図 6は、本発明の実施形態 3に係る液晶表示装置の 1絵素領域分の構成を示 す図 1相当図である。
[図 7]図 7は、図 6の VII— VII線拡大断面図である。 [図 8]図 8は、従来の液晶表示装置における 1絵素領域分の構成を示す図 1相当図 である。
[図 9]図 9は、図 8の IX— IX線拡大断面図である。
[図 10]図 10は、改良案の液晶表示装置における 1絵素領域分の構成を示す図 1相 当図である。
符号の説明
[0023] 10 アクティブマトリックス基板
11 絶縁性基板
12 ゲート信号線 (制御信号線，補助容量対向配線）
13 補助容量対向電極
14 ゲート絶縁膜 (制御絶縁膜）
15 データ信号線
16 TFT (スイッチング素子）
16a ゲート電極（制御電極）
16c ソース電極（第 1電極）
16d ドレイン電極（第 2電極）
17 層間絶縁膜
17a コンタクトホール，第 1コンタクトホール
17b 第 2コンタクトホール
18 絵素電極
20 (補助容量対向電極の）開口部
21 補助容量電極
22 (ゲート信号線の）開口部
30 対向基板
40 液晶層
発明を実施するための最良の形態
[0024] 以下、本発明の実施形態を、図面に基づいて説明する。
[0025] (実施形態 1) 図 1および図 2は、本発明の実施形態 1に係る液晶表示装置の構成を示していて、 図 1は、対向基板側から見たアクティブマトリックス基板の 1絵素領域分の構成を示す 平面図であり、図 2は、図 1の II II線拡大断面に相当する液晶表示装置全体の断面 図である。
[0026] この液晶表示装置は、図 2に示すように、アクティブマトリックス基板 10と、このァク ティブマトリックス基板 10に対向するように配置された対向基板 30と、これらァクティ ブマトリックス基板 10および対向基板 30間に配置された液晶層 40とを備えている。
[0027] アクティブマトリックス基板 10の基本的な構成を説明する。このアクティブマトリックス 基板 10は、ガラスなどカゝらなる透明の絶縁性基板 11を有する。絶縁性基板 11上に は、図 1の左右方向に延びるように配置された複数本の制御信号線としてのゲート信 号線 12と、各ゲート信号線 12からそれぞれ分岐した複数の制御電極としてのゲート 電極 16aと、補助容量対向電極 13とが設けられている。これらゲート信号線 12,ゲー ト電極 16aおよび補助容量対向電極 13 (以下、 Cs対向電極という）の上には、制御 絶縁膜としてのゲート絶縁膜 14が設けられており、その上には、ゲート電極 16aに重 なるように配置された半導体層 16bと、ゲート信号線 12に交差する方向（図 1の上下 方向）に延びるように配置された複数本のソース信号線 15と、各ソース信号線 15から 分岐したソース電極 16cと、ドレイン電極 16dとが設けられている。ゲート信号線 12, ゲート電極 16aおよび Cs対向電極 13は、例えばタンタル，アルミニウム，チタン，クロ ムなど、所定の抵抗が得られる金属又は合金や、 Ta/TaN, TiZAlZTiなどの積 層体力もなつている。また、ゲート絶縁膜 14は、例えば SiNや SiOなどからなって
2
おり、半導体層 16bは、不純物を含有しない非晶質シリコン半導体層と、不純物を含 有する非晶質シリコン半導体層とが積層されてなつている。尚さらに、ソース信号線 1 5,ソース電極 16cおよびドレイン電極 16dは、例えばゲート信号線 12などの場合と 同じ材料カゝらなるものであってもよいし、又は ITO膜のような透明導電膜で構成する ことちでさる。
[0028] ゲート電極 16aおよびソース電極 16cは、ゲート信号線 12とソース信号線 15との交 差部近傍に配置されている。ソース電極 16cおよびドレイン電極 16dは、半導体層 1 6bを介してゲート電極 16aに重なるように配置されており、これらにより、 TFT16が構 成されている。そして、 TFT16の上には、層間絶縁膜 17が設けられており、この層 間絶縁膜 17上に、例えば ITO膜などの透明導電膜からなる絵素電極 18が設けられ ている。さらに、絵素電極 18の上には配向膜 19が設けられている。
[0029] 本実施形態では、 1つの絵素領域は、ソース信号線 15の延びる方向において相隣 接する 2本のゲート信号線 12と、ゲート信号線 12の延びる方向において相隣接する 2本のソース信号線 15とによって囲まれる略矩形状の領域であり、絵素電極 18は、 絵素領域毎に配置されている。隣接する絵素電極 18同士は、ゲート信号線 12およ びソース信号線 15の各上方位置でそれぞれ分離しており、このことで、ゲート信号線 12およびソース信号線 15に接触させずに絵素電極 18間の分離幅を最小にして開 口率を向上させることができるようになって!/ヽる。
[0030] ドレイン電極 16dは、 TFT16の位置力 絵素領域の略中央まで延設されており、そ の延設端部は、ゲート信号線 12の延びる方向に拡幅されて略矩形状に形成されて いる。一方、 Cs対向電極 13は、各絵素領域の略中央においてゲート信号線 12の延 びる方向に拡幅されて略矩形状に形成されており、この矩形状の部分は、ゲート絶 縁膜 14を介してドレイン電極 16dの前記矩形状部分に正対するように配置されて ヽ る。また、層間絶縁膜 17におけるドレイン電極 16dおよび Cs対向電極 13間の部位の 一部には、コンタクトホール 17aが設けられており、このコンタクトホール 17aを経由し てドレイン電極 16dが絵素電極 18に電気的に接続している。尚、各絵素領域の Cs対 向電極 13は、ゲート信号線 12の延びる方向に並ぶ絵素領域間において互いに電 気的に接続している。
[0031] 一方、対向基板 30の基本構成について簡単に説明しておくと、この対向基板 30も 、アクティブマトリックス基板 10の場合と同じぐガラスなど力もなる透明の絶縁性基板 31を有しており、この絶縁性基板 31上には、例えば ITO膜などの透明導電膜からな る対向電極 32が複数の絵素領域に跨るように設けられており、その上に配向膜 33が 設けられている。
[0032] そして、本実施形態では、図 1の III III線拡大断面図である図 3に示すように、コン タクトホール 17aの真下に位置する Cs対向電極 13の部位には、略矩形状の開口部 20が設けられている。 [0033] 具体的には、開口部 20は、コンタクトホール 17aの領域を全て包含するように、その 大きさおよび配置が設定されて 、る。
[0034] ここで、上記のように構成された液晶表示装置におけるアクティブマトリックス基板 1 0の製造方法にっ 、て説明する。
[0035] ガラスなどの透明絶縁性基板 11上に、一例としてタンタルの金属膜を成膜し、その 金属膜を、フォトリソグラフイエ程と、ドライエッチングなどのエッチング工程とにより、 ゲート信号線 12,ゲート電極 16aおよび Cs対向電極 13に形成する。つまり、本実施 形態では、 Cs対向電極 13は、ゲート信号線 12と同じ材料を用いて同時に形成され る。このとき、 Cs対向電極 13の開口部 20となる前記金属膜の部分については、その 開口部 20の開口形状にパターユングしておく。
[0036] 次に、ゲート電極 16aの上に、不純物を含有しない非晶質シリコン半導体層と、不 純物を含有する非晶質シリコン半導体層とを CVD法により連続して成膜し、フォトリソ グラフイエ程およびエッチング工程により各半導体層をそれぞれ島状にパターユング して半導体層 16bを形成する。そして、一例としてタンタルの金属膜を成膜し、その 金属膜にフォトリソグラフイエ程によりパターユングした後、エッチングを行い、ソース 信号線 15,ソース電極 16cおよびドレイン電極 16dを形成する。この際、ドレイン電極 16dについては、上記開口部 20を含む Cs対向電極 13の全ての領域をカバーする 形状に形成する。その後、感光性榭脂を塗布して層間絶縁膜 17を成膜する。尚、層 間絶縁膜 17としては、 SiNや SiOなどを CVD法により成膜するようにしてもよい。
2
そして、この層間絶縁膜 17にフォトリソグラフイエ程およびエッチング工程により、コン タクトホール 17aを形成する。コンタクトホール 17aは上記開口部 20に正対する位置 に形成する。その後、層間絶縁膜 17上に、コンタクトホール 17aを経由してドレイン電 極 16dに接続するように透明導電膜を成膜し、これをパターユングにより絵素電極 18 に形成する。
[0037] 以上の工程を経た後、配向膜 19を設けることで、本実施形態に係るアクティブマトリ ックス基板 10が得られることとなる。
[0038] したがって、本実施形態によれば、層間絶縁膜 17上の絵素電極 18と、層間絶縁膜
17の下層に位置するドレイン電極 16dとを該層間絶縁膜 17に形成したコンタクトホ ール 17aを経由して電気的に接続するとともに、ドレイン電極 16dの下方にゲート絶 縁膜 14を介して Cs対向電極 13を配置し、両電極 16d, 13間に補助容量を形成する ようにした液晶表示装置のアクティブマトリックス基板 10において、コンタクトホール 1 7aの真下に Cs対向電極 13が存在しないので、ドレイン電極 16dに欠陥が生じてい た場合に、層間絶縁膜 17をエッチングしてコンタクトホール 17aを形成する際に、前 記欠陥箇所を通してゲート絶縁膜 14に欠陥が生じたとしても、そのようなゲート絶縁 膜 14の欠陥箇所に起因するドレイン電極 16dおよび Cs対向電極 13間におけるリー クの発生は抑えられる。また、上記開口部 20に対応する液晶層 40の領域は、ドレイ ン電極 16dにより遮光されているので、開口部 20に起因するコントラストの低下を招く ことがなぐし力も、元々、 Cs対向電極 13により遮光される領域であるので、補助容 量については開口部 20の分だけ減少はするものの、開口率の低下を招くことはない
[0039] よって、コントラストや開口率の低下を招くことなぐゲート絶縁膜 14の欠陥に起因 するドレイン電極 16dおよび Cs対向電極 13間におけるリークの発生を抑えることがで き、高品位の液晶表示装置を高い歩留りでもって製造することができる。
[0040] し力も、従来のようにコンタクトホール 17aを Cs対向電極 13以外の領域に配置する 場合には、ドレイン電極 16dを凸状に形成する必要があるなど、ドレイン電極 16dの 形状に制約があるのに対し、本実施形態では、コンタクトホール 17aが Cs対向電極 1 3の領域に存在しているので、そのような形状の制約を受けずに済み、開口率を高め た液晶表示装置の設計にも有効である。
[0041] 尚、上記の実施形態では、開口部 20について、コンタクトホール 17aの領域を全て 包含するように、その大きさおよび配置を設定しているが、それらは必要とされる条件 (例えば、補助容量)などに応じて任意に設定することができる。
[0042] また、上記の実施形態では、開口部 20に対応する液晶層 40の領域を遮光するの に、ドレイン電極 16dを利用するようにしている力 ドレイン電極 16d以外の既存の要 素（例えば、絵素電極 18)を利用するようにしたり、さらには、専用の遮光層を設るよう にしてもよい。
[0043] また、上記の実施形態では、 Cs対向電極 13を、ゲート信号線 12と同じ材料を用い て該ゲート信号線 12の形成時に同時に形成するようにしているが、材料や形成時期 につ 、ては任意に設定することができる。
[0044] さらに、上記の実施形態では、アクティブマトリックス基板 10が液晶表示装置に用
V、られる場合にっ 、て説明して 、るが、例えば有機 EL表示装置に用いるようにして ちょい。
[0045] (実施形態 2)
図 4および図 5は、本発明の実施形態 2に係る液晶表示装置の要部の構成を示し ていて、図 4は、対向基板 30側から見たアクティブマトリックス基板 10の 1絵素領域分 の構成を示す平面図であり、図 5は、図 4の V— V線拡大断面に相当する液晶表示 装置全体の断面図である。尚、実施形態 1の場合と同じ部分には同じ符号を付して いる。
[0046] 本実施形態では、各絵素領域の層間絶縁膜 17には、第 1および第 2の 2つのコン タクトホール 17a, 17bが形成されている。
[0047] 第 1コンタクトホール 17aは、 TFT16の近傍に配置されており、ドレイン電極 16dと 絵素電極 18との電気的な接続は、この第 1コンタクトホール 17aを経由して行われて いる。また、第 2コンタクトホール 17bは、絵素領域の境界部分を通る 2本のゲート信 号線 12のうち、 TFT16とは反対の側に位置するゲート信号線 12の側に配置されて いる。
[0048] 層間絶縁膜 17上における第 2コンタクトホール 17bの領域には、補助容量電極 21 ( 以下、 Cs電極という）が設けられている。この Cs電極 21は、ゲート信号線 12の方向 に延びる略矩形状をなしている。但し、ゲート信号線 12の延びる方向において相隣 接する絵素領域間では、 Cs電極 21同士は互いに分離して 、る。
[0049] 一方、各絵素領域の境界部分に位置する 2本のゲート信号線 12のうち、 TFT16と は反対の側（図 4の下側）に位置するゲート信号線 12は、 Cs電極 21と略同じ幅寸法 を有し、かつ該 Cs電極 21に正対するように該絵素領域の側（同図の上側）にずれて おり、このゲート信号線 12により、本発明における補助容量対向配線が構成されて いる。
[0050] そして、本実施形態では、第 2コンタクトホール 17bの領域に対応する前記ゲート信 号線 12の部位に、開口部 22が設けられている。具体的には、開口部 22は、第 2コン タクトホール 17bの領域を全て包含するように、その大きさおよび配置が設定されて いる。
[0051] したがって、本実施形態によれば、層間絶縁膜 17上の絵素電極 18と、該層間絶縁 膜 17の下層に位置するドレイン電極 16dおよび Cs電極 21とを、それぞれ、第 1およ び第 2コンタクトホール 17a, 17bを通して電気的に接続する一方、 Cs電極 21の下方 にゲート絶縁膜 14を介してゲート信号線 12を配置し、該 Cs電極 21とゲート信号線 1 2との間に補助容量を形成するようにした液晶表示装置のアクティブマトリックス基板 10において、第 2コンタクトホール 17bの領域に対応するゲート信号線 12の部位力 該ゲート信号線 12の存在しない開口部 22であるので、 Cs電極 21に欠陥が生じてい た場合に、層間絶縁膜 17をエッチングして第 2コンタクトホール 17bを形成する際に 、前記欠陥箇所を通してゲート絶縁膜 14に欠陥が生じたとしても、そのようなゲート 絶縁膜 14の欠陥箇所に起因する Cs電極 21およびゲート信号線 12間におけるリー クの発生が抑えられる。また、上記開口部 22に対応する液晶層 40の領域は、 Cs電 極 21により遮光されて 、るので、開口部 22に起因するコントラストの低下を招くことが なぐしかも、元々、 Cs電極 21により遮光される領域であるので、補助容量について は開口部 22の分だけ減少するものの、開口率の低下を招くことはない。
[0052] よって、コントラストや開口率の低下を招くことなぐゲート絶縁膜 14の欠陥に起因 する Cs電極 21およびゲート信号線 12間におけるリークの発生を抑えることができ、 実施形態 1の場合と同様に、高品位の液晶表示装置を高い歩留りでもって製造する ことができる。
[0053] 尚、上記の実施形態では、ゲート信号線 12により補助容量対向配線を構成するよ うにしている力 ゲート信号線 12以外の既存の要素により補助容量対向配線を構成 するようにしてもよいし、又は専用の補助容量対向配線を新たに設けるようにしてもよ い。
[0054] (実施形態 3)
図 6および図 7は、本発明の実施形態 3に係る液晶表示装置の要部の構成を示し ていて、図 6は、対向基板 30側から見たアクティブマトリックス基板 10の 1絵素領域分 の構成を示す平面図であり、図 7は、図 6の VII— VII線拡大断面に相当する液晶表 示装置全体の断面図である。尚、実施形態 1の場合と同じ部分には同じ符号を付し ている。
[0055] 本実施形態では、絵素電極 18の一部を、例えば A1などように反射性の高 、金属か らなる反射導電膜 18aで構成するようにして 、る。
[0056] 具体的には、ドレイン電極 16dおよび Cs対向電極 13の領域を含む TFT16の領域 に対応する絵素電極 18の部位（図 6の上側の部位）については、反射導電膜 18aに より構成されており、絵素電極 18の残りの部位（同図の下側の部位）については、実 施形態 1の場合と同様の透明導電膜 18bにより構成されている。反射導電膜 18aと透 明導電膜 18bとの電気的な接続は、透明導電膜 18bの端部上に反射導電膜 18aの 端部が重なり合うようにしてなされている。つまり、本アクティブマトリックス基板 10の 製造時に、層間絶縁膜 17上に、先ず、透明導電膜 18bを形成し、次に、反射導電膜 18aをその端部が透明導電膜 18bの端部上に重なり合う状態に形成する。尚、その 他の構成は実施形態 1の場合と同じであるので説明は省略する。
[0057] したがって、本実施形態によっても、実施形態 1の場合と略同様の効果を得ることが できる。
[0058] 尚、上記の実施形態では、 Cs対向電極 13の領域を基準にして、その TFT16側の 領域を反射領域にする一方、その反対側の領域を透過領域にするようにして ヽるが 、これとは逆に、 TFT16側の領域を透過領域にする一方、反対側の領域を反射領 域にするようにしてもよい。

Claims

請求の範囲
[1] 絶縁性基板と、
前記絶縁席基板上に配置された複数本の制御信号線と、
前記複数本の制御信号線を覆うように設けられた制御絶縁膜と、
前記制御絶縁膜上に前記複数本の制御信号線に交差するように配置された複数 本のデータ信号線と、
対応する前記制御信号線に電気的に接続された制御電極と、対応する前記データ 信号線に電気的に接続された第 1の電極と、前記制御絶縁膜上に配置された第 2の 電極とを有し、絵素領域毎に設けられたスイッチング素子と、
絵素領域毎にコンタクトホールを有し、前記複数のスイッチング素子を覆うように設 けられた層間絶縁膜と、
絵素領域毎に前記層間絶縁膜上に配置されるように設けられ、該絵素領域の前記 コンタクトホールを経由して前記スイッチング素子の前記第 2電極に電気的に接続さ れた絵素電極と、
前記制御絶縁膜を介して前記第 2電極に対向するように配置され、該第 2電極との 間に補助容量を形成する補助容量対向電極とを備えたアクティブマトリックス基板で あって、 前記コンタクトホールの領域に対応する前記補助容量対向電極の部位に、 開口部が設けられて ヽることを特徴とするアクティブマトリックス基板。
[2] 請求項 1に記載のアクティブマトリックス基板にぉ 、て、
前記開口部は、前記コンタクトホールの領域を全て包含することを特徴とするァクテ イブマトリックス基板。
[3] 請求項 1に記載のアクティブマトリックス基板にぉ 、て、
前記絵素電極は、透明導電膜からなり、
前記第 2電極および前記補助容量対向電極は、共に透明導電膜からなることを特 徴とするアクティブマトリックス基板。
[4] 請求項 1に記載のアクティブマトリックス基板にぉ 、て、
前記絵素電極は、透明導電膜からなり、
前記コンタクトホールの領域を透過しょうとする光を遮る遮光層を備えていることを 特徴とするアクティブマトリックス基板。
[5] 請求項 4に記載のアクティブマトリックス基板にぉ 、て、
前記第 2電極は、光を透過させない非透過性導電膜からなり、
前記遮光層は、前記第 2電極により構成されて ヽることを特徴とするアクティブマトリ ックス基板。
[6] 請求項 1に記載のアクティブマトリックス基板にぉ 、て、
少なくとも前記コンタクトホールの領域に対応する前記絵素電極の部位は、光を反 射する反射導電膜からなることを特徴とするアクティブマトリックス基板。
[7] 請求項 1に記載のアクティブマトリックス基板にぉ 、て、
前記補助容量対向電極は、前記制御信号線と同じ材料カゝらなることを特徴とするァ クティブマトリックス基板。
[8] 請求項 1, 2, 3, 4, 5, 6, 7の何れか 1項に記載のアクティブマトリックス基板と、前 記アクティブマトリックス基板に対向するように配置された対向基板と、前記アクティブ マトリックス基板および前記対向基板間に配置された液晶層とを備えていることを特 徴とする液晶表示装置。
[9] 絶縁性基板と、
前記絶縁性基板上に配置された複数本の制御信号線と、
前記複数の制御信号線を覆うように設けられた制御絶縁膜と、
前記制御絶縁膜上に前記複数本の制御信号線に交差するように配置された複数 本のデータ信号線と、
対応する前記制御信号線に電気的に接続された制御電極と、対応する前記データ 信号線に電気的に接続された第 1の電極と、前記制御絶縁膜上に配置された第 2の 電極とを有し、絵素領域毎に設けられたスイッチング素子と、
絵素領域毎に第 1コンタクトホールおよび第 2コンタクトホールを有し、前記複数の スイッチング素子を覆うように設けられた層間絶縁膜と、
絵素領域毎に前記層間絶縁膜上に配置されるように設けられ、該絵素領域の前記 第 1コンタクトホールを経由して前記スイッチング素子の前記第 2電極に電気的に接 続された絵素電極と、 絵素領域毎に前記制御絶縁膜および前記層間絶縁膜間に配置されるように設けら れ、前記第 2コンタクトホールを経由して前記絵素電極に電気的に接続された補助 容量電極と、 前記制御絶縁膜を介して前記補助容量電極に対向するように配置さ れ、該補助容量電極との間に補助容量を形成する補助容量対向配線とを備えたァク ティブマトリックス基板であつて、
前記第 2コンタクトホールの領域に対応する前記補助容量対向配線の部位に、開 口部が設けられて ヽることを特徴とするアクティブマトリックス基板。
[10] 請求項 9に記載のアクティブマトリックス基板において、
前記補助容量対向配線は、前記制御信号線であることを特徴とするアクティブマト リックス基板。
[11] 請求項 9に記載のアクティブマトリックス基板と、前記アクティブマトリックス基板に対 向するように配置された対向基板と、前記アクティブマトリックス基板および前記対向 基板間に配置された液晶層とを備えていることを特徴とする液晶表示装置。
PCT/JP2005/010791 2004-06-11 2005-06-13 アクティブマトリックス基板および液晶表示装置 WO2005121884A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US11/569,994 US7834948B2 (en) 2004-06-11 2004-06-13 Active matrix substrate and liquid crystal display device
JP2006514600A JPWO2005121884A1 (ja) 2004-06-11 2005-06-13 アクティブマトリックス基板および液晶表示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004-174508 2004-06-11
JP2004174508 2004-06-11

Publications (1)

Publication Number Publication Date
WO2005121884A1 true WO2005121884A1 (ja) 2005-12-22

Family

ID=35503227

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/010791 WO2005121884A1 (ja) 2004-06-11 2005-06-13 アクティブマトリックス基板および液晶表示装置

Country Status (4)

Country Link
US (1) US7834948B2 (ja)
JP (1) JPWO2005121884A1 (ja)
TW (1) TW200612170A (ja)
WO (1) WO2005121884A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008034832A (ja) * 2006-07-04 2008-02-14 Semiconductor Energy Lab Co Ltd 表示装置の作製方法
US7573538B2 (en) 2006-12-04 2009-08-11 Epson Imaging Devices Corporation Liquid crystal display device and method for manufacturing the same
JP2010034534A (ja) * 2008-06-24 2010-02-12 Fujifilm Corp 薄膜電界効果型トランジスタおよび表示装置
JP2011113081A (ja) * 2009-11-23 2011-06-09 Samsung Mobile Display Co Ltd 中小型液晶表示装置及びその製造方法
US8916230B2 (en) 2006-07-04 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
JP2021015983A (ja) * 2009-07-10 2021-02-12 株式会社半導体エネルギー研究所 半導体装置、発光表示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210070780A (ko) * 2019-12-05 2021-06-15 엘지디스플레이 주식회사 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판과 디지털 엑스레이 검출기 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0915644A (ja) * 1995-07-03 1997-01-17 Fujitsu Ltd 薄膜トランジスタマトリクス基板
JPH09162412A (ja) * 1995-12-08 1997-06-20 Nec Corp 薄膜トランジスタおよび薄膜トランジスタアレイ
JP2002055360A (ja) * 2000-08-11 2002-02-20 Nec Corp 液晶表示装置及びその製造方法
JP2003029285A (ja) * 2001-07-19 2003-01-29 Toshiba Corp 表示装置用電極基板及び液晶表示装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2653099B2 (ja) * 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル，投写型表示装置及びビューファインダー
US5258705A (en) * 1990-12-21 1993-11-02 Sharp Kabushiki Kaisha Active matrix substrate inspecting device
EP0554061B1 (en) 1992-01-30 1998-05-13 Canon Kabushiki Kaisha Liquid crystal display
EP0592063A3 (en) 1992-09-14 1994-07-13 Toshiba Kk Active matrix liquid crystal display device
US5648860A (en) * 1992-10-09 1997-07-15 Ag Technology Co., Ltd. Projection type color liquid crystal optical apparatus
KR970011972A (ko) 1995-08-11 1997-03-29 쯔지 하루오 투과형 액정 표시 장치 및 그 제조 방법
JP3170446B2 (ja) 1996-02-27 2001-05-28 シャープ株式会社 アクティブマトリクス基板及び液晶表示装置
US5852485A (en) * 1996-02-27 1998-12-22 Sharp Kabushiki Kaisha Liquid crystal display device and method for producing the same
CN1150424C (zh) * 1996-10-22 2004-05-19 精工爱普生株式会社 液晶面板用基板、液晶面板及其电子装置和投影显示装置
JP3272625B2 (ja) 1997-02-21 2002-04-08 シャープ株式会社 アクティブマトリクス型液晶表示装置および画素欠陥修正方法
JP3463006B2 (ja) 1998-10-26 2003-11-05 シャープ株式会社 液晶表示装置の製造方法および液晶表示装置
US6809787B1 (en) * 1998-12-11 2004-10-26 Lg.Philips Lcd Co., Ltd. Multi-domain liquid crystal display device
JP3916823B2 (ja) * 1999-04-07 2007-05-23 シャープ株式会社 アクティブマトリクス基板およびその製造方法、並びにフラットパネル型イメージセンサ
JP3555866B2 (ja) 1999-09-01 2004-08-18 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置とその製造方法
US6654073B1 (en) * 1999-09-01 2003-11-25 Nec Lcd Technologies, Ltd. Liquid crystal display having storage capacitance electrodes and method of fabricating the same
TW581912B (en) 1999-12-24 2004-04-01 Sharp Kk Active matrix substrate, method of manufacturing same, and flat-panel image sensor
JP2001312222A (ja) * 2000-02-25 2001-11-09 Sharp Corp アクティブマトリクス基板およびその製造方法並びに該基板を用いた表示装置および撮像装置
GB0107404D0 (en) * 2001-03-23 2001-05-16 Koninkl Philips Electronics Nv Display substrate and display device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0915644A (ja) * 1995-07-03 1997-01-17 Fujitsu Ltd 薄膜トランジスタマトリクス基板
JPH09162412A (ja) * 1995-12-08 1997-06-20 Nec Corp 薄膜トランジスタおよび薄膜トランジスタアレイ
JP2002055360A (ja) * 2000-08-11 2002-02-20 Nec Corp 液晶表示装置及びその製造方法
JP2003029285A (ja) * 2001-07-19 2003-01-29 Toshiba Corp 表示装置用電極基板及び液晶表示装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008034832A (ja) * 2006-07-04 2008-02-14 Semiconductor Energy Lab Co Ltd 表示装置の作製方法
US8916230B2 (en) 2006-07-04 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
US7573538B2 (en) 2006-12-04 2009-08-11 Epson Imaging Devices Corporation Liquid crystal display device and method for manufacturing the same
JP2010034534A (ja) * 2008-06-24 2010-02-12 Fujifilm Corp 薄膜電界効果型トランジスタおよび表示装置
JP2021015983A (ja) * 2009-07-10 2021-02-12 株式会社半導体エネルギー研究所 半導体装置、発光表示装置
US11374029B2 (en) 2009-07-10 2022-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2011113081A (ja) * 2009-11-23 2011-06-09 Samsung Mobile Display Co Ltd 中小型液晶表示装置及びその製造方法
US9025096B2 (en) 2009-11-23 2015-05-05 Samsung Display Co., Ltd. Liquid crystal display device and method of fabrication for the same

Also Published As

Publication number Publication date
TW200612170A (en) 2006-04-16
US7834948B2 (en) 2010-11-16
TWI319833B (ja) 2010-01-21
JPWO2005121884A1 (ja) 2008-04-10
US20090256980A1 (en) 2009-10-15

Similar Documents

Publication Publication Date Title
JP3844913B2 (ja) アクティブマトリックス型液晶表示装置
EP0762180B1 (en) Transmissive display device
JP5456980B2 (ja) 液晶表示装置、及びその製造方法
JP5100968B2 (ja) 薄膜トランジスタ表示板及びこれを含む液晶表示装置
JP4855561B2 (ja) 液晶表示装置用薄膜トランジスタアレイ基板及びその製造方法
JP3716132B2 (ja) 液晶表示装置
JP3391343B2 (ja) アクティブマトリクス基板及びその製造方法
JP3796070B2 (ja) 液晶表示装置
US10978529B2 (en) Active matrix substrate and method for manufacturing the same
KR100483817B1 (ko) 표시장치
JP4211855B2 (ja) 液晶表示装置及びその製造方法
US20100033643A1 (en) Liquid crystal display panel and liquid crystal display device
WO2005121884A1 (ja) アクティブマトリックス基板および液晶表示装置
WO2009081633A1 (ja) アクティブマトリクス基板、これを備えた液晶表示装置、及びアクティブマトリクス基板の製造方法
KR100308367B1 (ko) 액티브매트릭스기판
KR101015459B1 (ko) 박막트랜지스터 어레이 기판의 제조 방법 및 표시장치
KR20070081016A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR100376348B1 (ko) 화소 에러가 적은 액정표시장치 및 그 제조방법
JPH10213812A (ja) アクティブマトリクス型液晶表示装置
JP3669082B2 (ja) 液晶表示素子用薄膜トランジスタアレイ
JP5064124B2 (ja) 表示装置用基板及びその製造方法、並びに、液晶表示装置及びその製造方法
KR101799032B1 (ko) 액정표시장치의 어레이 기판 및 그의 제조방법
JPH08160454A (ja) 液晶表示装置
JPH06160901A (ja) 液晶表示装置
JPH11295760A (ja) 表示装置用アレイ基板及びその製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2006514600

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 11569994

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Country of ref document: DE

122 Ep: pct application non-entry in european phase