JP3555866B2 - 液晶表示装置とその製造方法 - Google Patents
液晶表示装置とその製造方法 Download PDFInfo
- Publication number
- JP3555866B2 JP3555866B2 JP2000263301A JP2000263301A JP3555866B2 JP 3555866 B2 JP3555866 B2 JP 3555866B2 JP 2000263301 A JP2000263301 A JP 2000263301A JP 2000263301 A JP2000263301 A JP 2000263301A JP 3555866 B2 JP3555866 B2 JP 3555866B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- wiring
- storage capacitor
- liquid crystal
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタ（ＴＦＴ）方式の液晶表示装置及びその製造方法に関し、特に高精細液晶表示装置において、改善された開口率と高い信頼性とを有し、しかも構造が簡単で安価かつ歩留まりよく製造できる液晶表示装置及びその製造方法に関する。
【０００２】
【従来の技術】
薄膜トランジスタ（以下、ＴＦＴという）をスイッチング素子として用いるアクティブマトリクス型液晶表示装置は、夫々独立したＴＦＴ及び画素電極を有する画素領域がマトリクス状に配置されたＴＦＴアレイ基板と、遮光膜（いわゆるブラックマトリクス）と、着色層及び透明共通電極が積層されたカラーフィルタ基板とが液晶を挟んで対向配置されて構成されている。
【０００３】
図１６は、従来の液晶表示装置における１画素領域の回路構成を示す回路図である。図１６において、この液晶表示装置は、絶縁性基板上に形成された複数のアドレス配線１１０ａ，１１０ｂ…と、この上にゲート絶縁層を挟んでアドレス配線１１０ａ，１１０ｂ…と交差するように形成された複数のデータ配線１２０ａ，１２０ｂ…と、アドレス配線１１０ａ，１１０ｂとデータ配線１２０ａ，１２０ｂとで囲まれた当該画素領域Ｐ１に形成された液晶素子１３０と、この液晶素子１３０を駆動するＴＦＴ部１４０と、液晶素子１３０と並列に静電容量を蓄積する蓄積容量部１５０とを有している。
【０００４】
アドレス配線１１０ａ，１１０ｂ…は、アドレス配線ドライバ（図示せず）によって駆動され、液晶表示装置の表示面で走査線を形成する信号を画素領域Ｐ１のＴＦＴ部１４０に伝達する。
【０００５】
データ配線１２０ａ，１２０ｂ…は、データ配線ドライバ（図示せず）によって駆動され、当該画素領域Ｐ１のＴＦＴ部１４０に画像信号を伝達する。
【０００６】
液晶素子１３０は、画素領域Ｐ１の範囲内に広がる画素電極１３１と液晶１３２と、この液晶１３２を挟んで画素電極１３１と対向しかつ液晶表示装置の表示面全体に共通する対向電極１３３とから構成され、この対向電極１３３は共通電位ＣＯＭに接続されている。この画素電極１３１と対向電極１３３とはいずれも、ＩＴＯ（インジウム・錫オキサイド）等の透明導電膜によって形成されている。
【０００７】
ＴＦＴ部１４０は、アドレス配線１１０ａから延びるゲート１４１と、データ配線１２０ａから延びる電極（以下、ドレイン電極という）１４２と、画素電極１３１に接続された電極（以下、ソース電極という）１４３とからなり、ゲート１４１に印加される走査線信号によりドレイン電極１４２とソース電極１４３とが選択的に接続し、データ配線１２０ａからもたらされる画像信号を画素電極１３１に伝達するようになっている。
【０００８】
蓄積容量部１５０は、アドレス配線１１０ａが非選択となったときに画素電極１３１に印加されていた液晶駆動電位が、ＴＦＴ部１４０等を通じてリークすることによって降下し、液晶１３２が不活性モードに移行して色濃度が変化することを防止するために、ゲート１４１に次回の走査線信号が印加されるまで液晶駆動電位を保持するために設けられている。図１６の例では、蓄積容量部１５０は、隣接する画素領域Ｐ２のアドレス配線１１０ｂと当該画素領域Ｐ１の蓄積容量電極１５１との間に形成されている。隣接する画素領域Ｐ２のアドレス配線１１０ｂは、当該画素領域Ｐ１に走査線信号が印加されているときは非選択となっていて、−１０Ｖ程度の定電位がドライバＩＣ（図示せず）から与えられているので、蓄積容量部１５０の共通電極１５２として利用することができる。
【０００９】
液晶表示装置の他の例としては、蓄積容量電極１５１に対向する共通電極を隣接する画素領域Ｐ２のアドレス配線１１０ｂから引かずに、別途にアドレス配線１１０ａと１１０ｂとの間に補助容量共通配線を設け、この補助容量共通配線を蓄積容量電極１５１に対向する共通電極１５２として用いる場合もある。
【００１０】
図１７は図１６に示した回路構成からなる従来の液晶表示装置における画素領域を示す平面図、図１８は図１７のＦ−Ｆ線で切った断面図である。図１６に示した回路構成からなる従来の液晶表示装置における画素領域の一般的な構成を図１７及び図１８に示す。
【００１１】
図１７及び図１８において、この液晶表示装置は、絶縁性基板１０１上にアドレス配線１１０ａ，１１０ｂが形成され、この上にゲート絶縁層１０２が形成され、更にこの上にアドレス配線１１０ａ，１１０ｂと交差するデータ配線１２０ａ，１２０ｂが形成され、アドレス配線１１０ａ，１１０ｂとデータ配線１２０ａ，１２０ｂとで囲まれた画素領域Ｐ１内に画素電極１３１が配設され、また、この画素領域Ｐ１には、アドレス配線１１０ａから延びたゲート１４１とデータ配線１２０ａから延びたドレイン電極１４２と画素電極１３１に接続されたソース電極１４３とからなるＴＦＴ部１４０が形成され、このソース電極１４３と画素電極１３１とは上層絶縁層１０３を貫通する導電性貫通孔１３５で接続されている。この液晶表示装置においては、画素電極１３１の一方の端部が隣接する画素領域のアドレス配線１１０ｂと重畳する位置まで延びて蓄積容量電極１５１を形成し、アドレス配線１１０ｂを共通電極１５２とする蓄積容量部１５０を形成している。
【００１２】
しかし、図１７及び図１８に示した液晶表示装置では、蓄積容量電極１５１とその共通電極１５２との間にゲート絶縁層１０２と上層絶縁層１０３とが挟まれていて誘電体層が厚いので、面積当たりの静電容量が小さい。そこで、アドレス配線１１０ｂの一部を共通電極１５２として画素領域内に延ばし、蓄積容量部１５０の面積を増大する方法が考えられたが、蓄積容量部は不透明なので、所定の画素領域内で開口率と静電容量とを共に確保することが困難になり、画像が暗くなるという問題が生じる。
【００１３】
図１９は、従来の他の液晶表示装置における画素領域を示す断面図である。この問題を解決するために、図１９に示すように、ゲート絶縁層１０２を挟んでアドレス配線１１０ｂの上にソース電極１４３と同様の金属膜を用いて蓄積容量電極１５１を形成し、この蓄積容量電極１５１が上層絶縁層１０３を貫通する導電性貫通孔１３６によって画素電極１３１に接続された構造が提案された。
【００１４】
最近になって、高精細の液晶表示装置が求められるに伴い、画素領域の寸法も従来は、例えば１００μｍ×３００μｍ程度であったものが最近では４０μｍ×１２０μｍ程度となり、高度な加工精度が求められると共に、画素の開口率を阻害する要因を極力画素領域から排除することが求められるようになった。そこで、図１９の構成が、１画素領域内に２個の導電性貫通孔１３５，１３６を必要とすることが問題になった。即ち、導電性貫通孔１３５，１３６を形成する加工精度には限界があり、特に平坦化のために上層絶縁層１０３に有機絶縁膜等の厚い膜を用いた場合には、この有機絶縁膜に形成する貫通孔の大きさを小さくしようとしても限界がある。例えば現状のプロセスでは、１０μｍ×１０μｍ以下の導電性貫通孔を精度・歩留りよく形成することは非常に困難である。従って高精細の液晶表示装置において、１画素領域内に２個の導電性貫通孔１３５，１３６が存在することは開口率を著しく阻害する要因となった。例えば４０μｍ×１２０μｍの高精細画素領域に前記寸法の導電性貫通孔１３５，１３６が２個存在すると、開口率は高々４９％にすぎない。
【００１５】
高精細の液晶表示装置における開口率に係わる前記の課題を解決しようとして、本発明者らは導電性貫通孔を一つにすることを考えた。この観点から類似する技術として、特開平９−１５２６２５号公報は、例えば図２０及び図２１に示す単一貫通孔方式の液晶表示装置を提案している。図２０は従来の単一貫通孔方式の液晶表示装置における画素領域を示す平面図、図２１は図２０のＧ−Ｇ線で切った断面図である。図２０及び図２１において、この液晶表示装置は、透明絶縁性基板２０１上にアドレス配線２１０ａ，２１０ｂが形成され、ゲート絶縁層２０２を挟んでアドレス配線２１０ａ，２１０ｂと交差するデータ配線２２０ａ，２２０ｂが形成されて画素領域を形成している。このデータ配線２２０ａ，２２０ｂは、下層の透明導電膜２２１と上層の金属膜２２２との２層構造とされている。この画素領域内で、アドレス配線２１０ａから延びたゲート２４１と、データ配線２２０ａから画素領域内に延びた突出部に接続されたｎ＋型アモルファスシリコン膜からなるドレイン電極２４２と、ゲート２４１に印加される信号によりドレイン電極２４２に選択的に接続されるｎ＋型アモルファスシリコン膜からなるソース電極２４３と、このソース電極２４３の端末に接続された透明導電膜からなる配線２５３及びこの配線２５３から一体に延びた蓄積容量電極２５１と、上層絶縁層２０３を挟んでその上に形成され、上層絶縁層２０３を貫通する導電性貫通孔２３６により蓄積容量電極２５１に接続された画素電極２３１と、ソース電極２４３と配線２５３との接続部に配された金属層２５４とが形成されている。この構成によって導電性貫通孔は１個（導電性貫通孔２３６）のみとなり、開口率の拡大が図られている。
【００１６】
しかし、前記単一貫通孔方式の液晶表示装置には下記の問題があり実施が困難であった。即ち、この方式ではゲート絶縁層２０２と上層絶縁層２０３との間にＩＴＯで代表される透明導電膜からなる配線２５３及び蓄積容量電極２５１が形成されているので、このために従来の方式よりパターニング工程が１工程増えることになる。そしてＩＴＯのパターニングには王水を用いるが、ＴＦＴ部のドレイン電極２４２及びソース電極２４３がｎ＋型アモルファスシリコン膜で形成されており、このｎ＋型アモルファスシリコン膜は王水に溶解するので、これを保護するための工程が更に増えてしまう。また、透明導電膜のパターニングは、加工精度が金属膜に比べてかなり悪いために透明導電膜でパターニングされた蓄積容量電極２５１は蓄積容量のバラツキ又は欠損が大きく、画素間で画像の安定性が異なるために表示面全体を見るとムラが発生し見づらくなる。更に、配線２５３はｎ＋型アモルファスシリコン膜からなるソース電極２４３に直接接続されているが、ＩＴＯ膜とｎ＋型アモルファスシリコン膜との接続界面における接触抵抗は大きいので、静電容量を充電する時間の遅延が無視できない程度となり、充分に充電できなくなる。
【００１７】
本発明はかかる問題点に鑑みてなされたものであって、特に高精細液晶表示装置において開口率が向上し、高い信頼性を有し、蓄積容量電極における充電の遅延及びその静電容量のバラツキが抑制され、しかも構造が簡単で低コストで歩留まりよく製造できる液晶表示装置及びその製造方法を提供することを目的とする。
【００１８】
【課題を解決するための手段】
本発明に係る液晶表示装置は、絶縁性基板上に形成された複数のアドレス配線と、前記アドレス配線の上に形成されたゲート絶縁層と、このゲート絶縁層を挟んで前記アドレス配線と交差するように形成された複数のデータ配線と、前記データ配線の上に形成されシリコン窒化膜からなる第１上層絶縁膜と有機膜からなる第２上層絶縁膜との２層構造からなる上層絶縁層と、前記上層絶縁層の上に形成され前記アドレス配線とデータ配線とに囲まれた画素領域内の液晶に電位を印加する透明導電膜からなる画素電極と、前記各画素領域に配置され、前記アドレス配線に接続されたゲート並びに前記データ配線及び前記画素電極に接続された１対の電極を有し、前記ゲートに印加される信号により前記１対の電極を相互に接続する薄膜トランジスタ部と、前記各画素領域に隣接する画素領域のアドレス配線に接続された共通電極との間に静電容量を蓄積する蓄積容量電極と、前記蓄積容量電極と前記ゲート絶縁層との間に局所的に設けられアモルファスシリコン膜からなるエッチング保護層と、前記第１上層絶縁膜と前記第２上層絶縁膜との間に設けられたカラーフィルターとを備え、
前記薄膜トランジスタ部の前記画素電極に接続された電極と前記蓄積容量電極とが同一金属膜で一体に形成され、前記蓄積容量電極と前記画素電極とが前記蓄積容量電極上における前記エッチング保護層の直上域内に設けられた導電性貫通孔により接続されていることを特徴とする。
【００１９】
本発明の液晶表示装置は、画素領域内の導電性貫通孔が１個のみであるので、特に高精細液晶表示装置において、導電性貫通孔が２個必要であった従来の画素構成に比べて開口率が向上する。また蓄積容量電極とソース電極とが同一金属膜で一体に形成されているので、蓄積容量電極とソース電極とが１度のパターニングで形成でき、製造工程が簡略化され、安価に液晶表示装置を製造することができる。更に、蓄積容量電極がソース電極と同一の金属膜で一体に形成されていることにより、その間に接触抵抗は発生せず従って充電の遅延が起こらないばかりでなく、金属膜の加工精度は高いので蓄積容量電極のパターン精度が高く欠損や静電容量のバラツキも小さく抑えられる。
【００２０】
前記蓄積容量電極は配線を介して前記薄膜トランジスタ部の前記画素電極に接続された電極に接続されており、前記共通電極は前記ゲート絶縁層を挟んで前記蓄積容量電極と相互に重なる部分と、前記ゲート絶縁層を挟んで前記配線と相互に重なる部分とを有することが好ましい。このように、共通電極は蓄積容量電極と重なっているだけでなく、配線とも重なり合っているので、蓄積容量を大きくすることができる。
【００２１】
前記共通電極の前記配線と重なる部分は前記配線と同一の幅を有し、前記部分と前記配線とはその長手方向の半分の領域において幅方向の一方にずれており、残りの領域において幅方向の他方にずれて配置されているように構成できる。なお、共通電極又は配線のいずれか一方の幅を広くすることにより、露光機によるアライメントのずれを補償することができる。しかし、そうすると、開口率の低下が大きくなるので、上述の如く、同一の幅を有する配線と共通電極における配線と重なる部分とを互い違いに幅方向にずらすことで開口率の低下を抑えることができる。
【００２２】
導電性貫通孔に接続する蓄積容量電極の部分と、アドレス配線とが、ゲート絶縁層を挟んで互いに重畳しないように配置されていることが好ましい。
【００２３】
蓄積容量電極と画素電極とを接続する導電性貫通孔は、上層絶縁層をエッチングして形成される。このエッチングに際して、蓄積容量電極の形状に欠損があると、この欠損を通してゲート絶縁膜までエッチングされ、貫通孔が下層のアドレス配線又は補助容量共通配線にまで達する場合がある。この貫通孔に導電化処理を施すと、蓄積容量電極とアドレス配線又は補助容量共通配線との間にリークが生じる。この場合にも、蓄積容量電極の導電性貫通孔に接続する部分とアドレス配線又は補助容量共通配線とがゲート絶縁層を挟んで互いに重畳しないように配置されていれば、貫通孔が下層のゲート絶縁層に及んでも、その下方にはアドレス配線又は補助容量共通配線がないので、リークを起こすことはない。
【００２５】
導電性貫通孔が接続する蓄積容量電極の部分とゲート絶縁層との間にエッチング保護層が設けられていれば、蓄積容量電極のパターンに欠損があっても、貫通孔がこのエッチング保護層に阻止されてゲート絶縁層にまで達しないので、リークによる製品の歩留り低下を防ぐことができる。
【００２６】
エッチング保護層はアモルファスシリコン膜からなる。アモルファスシリコン膜は前記のエッチングにより侵食されないので、ゲート絶縁層を保護する効果がある。
【００２７】
本発明の液晶表示装置において、データ配線は一定幅の帯状に形成され、かつＴＦＴ部のドレイン電極がこの帯状データ配線内に含まれるように形成されていることが好ましい。
【００２８】
ドレイン電極が帯状データ配線内に含まれていれば、ＴＦＴ部のドレイン電極部分が画素領域内に突出しないので、その分、画素領域の開口率を向上させることができる。またこの時、ＴＦＴ部のチャネル幅の全体がドレイン電極となるので、ドレイン電極とチャネル層との接触抵抗が減少し、データの書き込み速度が向上する。
【００２９】
更に、前記第１上層絶縁膜と前記第２上層絶縁膜との間にブラックマトリックスを設けてもよい。
【００３０】
本発明に係る液晶表示装置の製造方法は、絶縁性基板上に複数のアドレス配線と、各画素領域において前記アドレス配線から延びるゲートとを形成し、前記アドレス配線及び前記ゲート上にゲート絶縁層を形成し、このゲート絶縁層の上に、局所的にアモルファスシリコン膜を成膜して各画素領域の薄膜トランジスタ部にチャネル層及びコンタクト層を形成すると共に、容量部にエッチング保護層を形成する工程と、前記アドレス配線と交差して前記画素領域を形成する複数のデータ配線と、前記画素領域の薄膜トランジスタ部において前記データ配線から延びる電極と、画素電極に接続される電極と、この画素電極に接続される電極から同一金属膜で一体に延びて隣接する画素領域のアドレス配線との間における前記エッチング保護層の直上域を含む領域に静電容量を蓄積する蓄積容量電極とを形成し、前記データ配線、前記各電極及び前記蓄積容量電極上にシリコン窒化膜からなる第１上層絶縁膜を形成し、この第１上層絶縁膜の上に選択的にカラーフィルターを形成し、前記第１上層絶縁膜及び前記カラーフィルター上に有機膜からなる第２上層絶縁膜を形成し、前記第１及び第２上層絶縁膜からなる上層絶縁層における前記エッチング保護層の直上域内に前記蓄積容量電極に達する貫通孔を形成し、前記上層絶縁層の上に前記画素電極を形成すると共に、この画素電極と前記蓄積容量電極とを前記貫通孔で接続することを特徴とする。
【００３１】
この製造方法によれば、隣接する画素領域のアドレス配線と蓄積容量電極との間に静電容量を蓄積する液晶表示装置を製造することができる。この際、データ配線と、ＴＦＴ部のドレイン電極とソース電極と、このソース電極から同一金属膜で一体に延びる蓄積容量電極とが１度のパターニング工程で一挙に形成できるので蓄積容量電極形成のために追加のパターニング工程を必要とせず、しかも金属膜を用いることによって加工精度よく蓄積容量電極を形成することができる。
【００３４】
また、ゲート絶縁層と蓄積容量電極との間にエッチング保護層を設けることにより、後のパターニング工程において上層絶縁層をエッチングして蓄積容量電極に達する貫通孔を形成する際に、蓄積容量電極のパターンに欠損などがあっても、貫通孔が下層のゲート絶縁層を侵食してリークを起こす可能性が防止できる。
【００３７】
画素領域にＴＦＴ部を形成する際には、一般にゲート絶縁層の上にアモルファスシリコン膜からなるチャネル層及びコンタクト層を形成する。そこで、チャ
ネル層及びコンタクト層の形成と同時に、導電性貫通孔が接続する蓄積容量電
極の位置にもこのＴＦＴ部と同じアモルファスシリコン膜を形成すれば、パターニング工程を増やすことなくエッチング保護層を形成することができる。
【００３８】
【発明の実施の形態】
以下、本発明の実施の形態について、添付の図面を参照して具体的に説明する。
【００３９】
（実施形態１）
図１は、本発明の実施形態１の液晶表示装置におけるＴＦＴアレイ基板の１画素領域Ｐ１を示す平面図、図２は図１のＡ−Ａ線で切った断面図である。なお、図１において画素電極３１は２点鎖線で示す。
【００４０】
図１及び図２において、実施形態１の液晶表示装置は、透明ガラスからなる絶縁性基板１の上にアドレス配線１０ａ，１０ｂが並列に配置され、この上にシリコン窒化膜からなるゲート絶縁層２が形成され、この上に、アドレス配線１０ａ，１０ｂと交差するように帯状のデータ配線２０ａ，２０ｂが並列に配置され、アドレス配線１０ａ，１０ｂとデータ配線２０ａ，２０ｂとで囲まれた領域が画素領域Ｐ１を形成し、この画素領域Ｐ１に隣接して、他の画素領域Ｐ２が同様に形成されている。
【００４１】
データ配線２０ａ，２０ｂが形成された層の上にはシリコン窒化膜からなる第１上層絶縁層３とその上の感光性アクリル樹脂からなる第２上層絶縁層４とが形成され、この第２上層絶縁層４の上に、ＩＴＯからなる画素電極３１が形成されている。以下、第１上層絶縁層３と第２上層絶縁層４とを一括して「上層絶縁層５」という。
【００４２】
画素領域Ｐ１内には、ＴＦＴ部４０が設けられている。このＴＦＴ部４０は、アドレス配線１０ａから延びるゲート４１と、帯状データ配線２０ａの一部を利用して形成されたドレイン電極４２と、画素電極３１に連結するソース電極４３とを有し、ゲート４１に印加される走査線信号によりドレイン電極４２とソース電極４３とが選択的に接続されるようになっている。
【００４３】
アドレス配線１０ａ，１０ｂ、データ配線２０ａ，２０ｂ、ドレイン電極４２及びソース電極４３を形成する素材はいずれも、例えばＡｌ、Ｍｏ及びＣｒ等の単層膜、積層膜又は合金膜であって、同じでも異なっていてもよい。
【００４４】
また、画素領域Ｐ１内には、蓄積容量部５０が設けられている。この蓄積容量部５０は、隣接する画素領域Ｐ２のアドレス配線１０ｂから画素領域Ｐ１内に延びる共通電極５２と、ゲート絶縁層２を挟んでその間に静電容量を蓄積する蓄積容量電極５１とを備え、この蓄積容量電極５１は、配線５３を通じてＴＦＴ部４０のソース電極４３と同一金属膜で一体に形成されている。また、この蓄積容量電極５１は、上層絶縁層５を貫通する導電性貫通孔３３により画素電極３１に接続されている。
【００４５】
この液晶表示装置は、アドレス配線１０ａに走査線信号が印加され、また、データ配線２０ａに画像信号が印加されると、ＴＦＴ部４０において、ドレイン電極４２とソース電極４３とが接続され、画像信号電位は、配線５３を経由して蓄積容量部５０に至り、蓄積容量電極５１と共通電極５２との間に静電容量を蓄積すると同時に、導電性貫通孔３３を通じて画素電極３１に液晶を駆動する電位を印加する。そして、走査線信号がオフとなっても、蓄積容量部５０に蓄積された静電容量により、次に、走査線信号と画像信号とが印加されるまで、画素電極３１の液晶駆動電位が維持される。
【００４６】
画素電極３１は、その縁部が上層絶縁層５を介してアドレス配線１０ａ，１０ｂ、データ配線２０ａ，２０ｂ、及びＴＦＴ部４０の夫々の縁部と重畳するように形成されている。これによって画素電極３１の縁部からの光漏れが防止され、従って、ブラックマトリクスの幅も狭くすることができて画素の開口率向上に寄与することができる。
【００４７】
図１及び図２に示した実施形態１の液晶表示装置を、図１９に示した従来例と比較すると、実施形態１ではソース電極４３と蓄積容量電極５１と画素電極３１との接続が配線５３と１個の導電性貫通孔３３とを介して行われているのに対して、従来例ではソース電極１４３と画素電極１３１との接続が導電性貫通孔１３５を介して行われ、画素電極１３１と蓄積容量電極１５１との接続が導電性貫通孔１３６を介して行われ、画素領域内に２つの導電性貫通孔１３５，１３６が形成されている。ここで、１個の導電性貫通孔３３の面積と配線５３の面積とを比較すると、画素領域が高精細化するに伴い配線５３は長さも幅も小さくなり面積を縮小することができるが、導電性貫通孔３３の面積の縮小には前記のように加工精度上の限界があるので、高精細液晶表示装置においては、配線５３と１個の導電性貫通孔３３との組合せからなる実施形態１のほうが開口率が向上することになる。
【００４８】
また、実施形態１の液晶表示装置を、図２０及び図２１に示した従来例と比較すると、実施形態１ではデータ配線２０ａとドレイン電極４２とが同一金属膜で一体に形成され、また、蓄積容量電極５１とソース電極４３とが配線５３と共に同一金属膜で一体に形成されているのに対して、前記従来例では、ドレイン電極２４２及びソース電極２４３がｎ＋型アモルファスシリコン膜で形成され、このドレイン電極２４２と接触するデータ配線がＩＴＯ膜２２１であり、また、ソース電極２４３と接触する配線２５３及び蓄積容量電極２５１もＩＴＯ膜を用いて形成されている。
【００４９】
ここで、実施形態１のものはデータ配線２０ａとドレイン電極４２、及びソース電極４３と配線５３と蓄積容量電極５１とが同一金属膜で一体に形成されているので、１度のパターニングでこれらを一括成形することができ、蓄積容量電極５１を形成するために製造工程が増えることはない。更に、データ配線２０ａとドレイン電極４２との間、及びソース電極４３と配線５３と蓄積容量電極５１との間に接続部がないので、従来のｎ＋型アモルファスシリコン膜とＩＴＯ膜との間におけるような大きい接触抵抗は存在せず、充電の遅延が起こらないばかりでなく、金属膜の加工精度は一般にＩＴＯ等よりかなり良好であるので、蓄積容量電極５１のパターン精度が高く蓄積容量のバラツキが小さく抑えられる。更に実施形態１のものは、パターン精度が高いことによって書き込み電圧のバラツキ及び輝度のバラツキも小さく抑えられる。
【００５０】
例えば、実施形態１の金属膜を用いて形成した蓄積容量電極と従来のＩＴＯ膜を用いて形成した蓄積容量電極とのバラツキを検定すると、
となり、金属膜を使用したことによるパターン精度の向上は明かである。
【００５１】
更に実施形態１の液晶表示装置は、ＴＦＴ部４０において、ドレイン電極４２が帯状データ配線２０ａ内に含まれていることと、画素電極３１の縁部が周囲のアドレス配線１０ａ，１０ｂ、データ配線２０ａ，２０ｂ、及びＴＦＴ部４０の夫々の縁部と重畳して光漏れが防止されていることによって、開口率が一層向上している。
【００５２】
実施形態１の液晶表示装置は以下の手順で製造することができる。ここでは画素領域の形成に限って説明する。図３（ａ）乃至（ｇ）は、実施形態１の液晶表示装置の製造方法を工程順に示す断面図である。
【００５３】
先ず、図３（ａ）に示すように、ガラス製の絶縁性基板１の上にＣｒ等の金属を用いて厚さが、例えば１００ｎｍ〜４００ｎｍとなるようにアドレス配線１０ａ，１０ｂ…を並列して形成する。各アドレス配線１０ａ，１０ｂ…は、夫々画素領域Ｐ１，Ｐ２…内のＴＦＴ部４０にゲート４１が、また、蓄積容量部５０に共通電極５２が延びるようにパターニングされている。
【００５４】
次に、図３（ｂ）に示すように、アドレス配線１０ａ…が形成された絶縁性基板１の全面に、例えばシリコン窒化膜からなるゲート絶縁層２を形成する。その後、図３（ｃ）に示すように、ゲート絶縁層２を挟んでゲート４１の上に、チャネル層となる厚さ３００ｎｍのイントリンシック・アモルファスシリコン膜４４と、この上にコンタクト層となる厚さ５０ｎｍのｎ＋型アモルファスシリコン膜４５とを形成する。次いで、図示はしないが、パターニングしてチャネル層（４４）とコンタクト層（４５）とを形成する。
【００５５】
次に、図３（ｄ）に示すように、ゲート絶縁層２の上に、アドレス配線１０ａ，１０ｂ…と交差する複数のデータ配線２０ａ，２０ｂ…を並列して形成する。このデータ配線２０ａ，２０ｂ…は帯状に形成し、この帯状データ配線２０ａ，２０ｂ…の側部がチャネル層（４４）及びコンタクト層（４５）の一部を覆うように配置する。これによって、チャネル層（４４）及びコンタクト層（４５）を覆ったデータ配線２０ａ，２０ｂ…の部分がＴＦＴ部４０におけるドレイン電極４２を形成することになる。
【００５６】
また、このデータ配線２０ａ，２０ｂ…の形成と同時に、同じパターニング操作により、ソース電極４３と配線５３と蓄積容量電極５１とからなる回路も形成する。この回路とデータ配線２０ａ，２０ｂ…とは、アドレス配線１０ａ，１０ｂ…と同様の金属を用い、厚さは、例えば１００ｎｍ〜４００ｎｍとされる。
【００５７】
次に、図３（ｅ）に示すように、画素領域Ｐ１全体を、例えば厚さが１００ｎｍ〜２００ｎｍのシリコン窒化膜からなる第１上層絶縁層３で覆い、更に、図３（ｆ）に示すように、第１上層絶縁層３の上に、例えば厚さ２．０μｍ〜４．５μｍの感光性アクリル樹脂製レジスト膜からなる第２上層絶縁層４を形成する。このとき、レジスト膜のパターン露光と現像とにより蓄積容量電極５１の上方となる位置に貫通孔３４を形成する。次いで、レジスト膜パターン（図示せず）をマスクとするウエットエッチング又はドライエッチングによって、この位置の第１上層絶縁層３にも蓄積容量電極５１に達する貫通孔３５を形成する。なおこのレジスト膜パターンは必ずしも必要ではなく、例えば感光性アクリル樹脂をマスクとしてウエットエッチング又はドライエッチングしてもよい。
【００５８】
次に、図３（ｇ）に示すように、第２上層絶縁層４の上に、例えば厚さが４０ｎｍ〜１００ｎｍのＩＴＯ膜からなる画素電極３１を形成する。このＩＴＯ膜は、貫通孔３４，３５の壁面にも形成され、これによって、貫通孔３４，３５は蓄積容量電極５１に達する導電性貫通孔３３となる。
【００５９】
以上のステップにより実施形態１の画素領域Ｐ１は形成される。
【００６０】
この製造方法によれば、データ配線２０ａ，２０ｂ…と、ＴＦＴ部４０のドレイン電極４２とソース電極４３と、このソース電極４３から同一金属膜で一体に延びる配線５３と蓄積容量電極５１とが１度のパターニング工程で一挙に形成できるので、蓄積容量電極５１を形成するための追加のパターニング工程を必要とせず、しかも蓄積容量電極５１がソース電極４３と同一の金属からなるので、加工精度が良好で欠損や蓄積容量のバラツキ等が少なく、生産歩留りがよい。
【００６１】
図１乃至３に示す実施形態１においては、ＴＦＴアレイ基板にはカラーフィルター又はブラックマトリクスを組み込まず、対向基板側にカラーフィルター又はブラックマトリクスを配置したが、図４に示すように、ＴＦＴアレイ基板側にカラーフィルター６又はブラックマトリクス７を組み込み、本発明を所謂ＣＦオンＴＦＴ（カラーフィルター・オン・ＴＦＴ）に適用することも可能である。図４は実施形態１の変形例を示す断面図である。なお、図４において、蓄積容量電極は図示されていない。この蓄積容量電極及び共通電極は、例えば、後述する図６の実施例と同様に構成することができる。
【００６２】
本実施例においては、第１上層絶縁層３と第２上層絶縁層４との間にカラーフィルター６が挿入されている。また、ＴＦＴのチャネル領域を遮光するようにブラックマトリクス７が第１上層絶縁層３と第２上層絶縁層４との間に設けられている。これ以外の点は実施形態１と同様である。これらカラーフィルター６及びブラックマトリクス７は顔料を含む透明樹脂からなるが、導電性貫通孔３３を形成する領域には設けないようにする必要がある。
【００６３】
（実施形態２）
図５は、本発明の実施形態２の液晶表示装置におけるＴＦＴアレイ基板の１画素領域Ｐ１を示す平面図、図６は、図５のＢ−Ｂ線で切った断面図である。なお、図５において画素電極３１は２点鎖線で示す。
【００６４】
図５及び図６に示す実施形態２の液晶表示装置は、製造時の不具合によって発生する惧れがある蓄積容量電極５１と共通電極５４との間のリークの防止を図ったものであり、蓄積容量部５０の構成が異なる以外は実施形態１のものと同様である。従って、ここでは主として蓄積容量部５０の構成についてのみ説明する。
【００６５】
図５及び図６において、この蓄積容量部５０は、隣接する画素領域Ｐ２のアドレス配線１１ｂから画素領域Ｐ１内に延びる共通電極５４と、ゲート絶縁層２を挟んでその間に静電容量を蓄積する蓄積容量電極５１とを備え、この蓄積容量電極５１は、配線５３を通じてＴＦＴ部４０のソース電極４３と同一金属膜で一体に形成されている。また、この蓄積容量電極５１は、上層絶縁層５を貫通する導電性貫通孔３３により画素電極３１に接続されている。
【００６６】
共通電極５４には切欠５５が形成されている。この切欠５５は、導電性貫通孔３３の平面投影が共通電極５４に重ならないように形成されている。このため、製造時に、蓄積容量電極５１の貫通孔３３により露出している部分に欠損が生じた場合、後のステップで上層絶縁層５をエッチングして貫通孔を形成する際に、この貫通孔が下層のゲート絶縁層２にまで達したとしても、その下方には共通電極５４又はアドレス配線１１ｂが存在しないので、蓄積容量部５０と共通電極５４とがＩＴＯ膜で接続される惧れはなく、リークは発生しない。
【００６７】
実施形態２の製造方法は、切欠５５が形成されるように共通電極５４の形状を変える以外は、実施形態１の場合と実質的に同様なので、ここでは説明を省略する。
【００６８】
（実施形態３）
図７は、本発明の実施形態３の液晶表示装置におけるＴＦＴアレイ基板の１画素領域Ｐ１を示す平面図、図８は図７のＣ−Ｃ線で切った断面図である。なお、図７において画素電極３１は２点鎖線で示す。
【００６９】
この実施形態３は、製造時の不具合によって発生する惧れがある蓄積容量電極５１と共通電極５４との間のリークの防止を図ったものであり、実施形態２よりも開口率の向上と静電容量の増加との両立を意図したものである。
【００７０】
この実施形態３では、蓄積容量電極５１とゲート絶縁層２との間にエッチング保護層５６が設けられている。
【００７１】
図７及び図８において、実施形態３の液晶表示装置は、透明ガラスからなる絶縁性基板１の上にアドレス配線１０ａ，１０ｂが並列され、この上に、例えばシリコン窒化膜からなるゲート絶縁層２が形成され、この上にアドレス配線１０ａ，１０ｂと交差するように帯状のデータ配線２０ａ，２０ｂが並列され、アドレス配線１０ａ，１０ｂとデータ配線２０ａ，２０ｂとで囲まれた領域が１画素領域Ｐ１を形成し、この画素領域Ｐ１に隣接して、他の画素領域Ｐ２が同様に形成されている。
【００７２】
データ配線２０ａ，２０ｂが形成された層の上には、例えばシリコン窒化膜からなる第１上層絶縁層３と、その上に感光性アクリル樹脂からなる第２上層絶縁層４とが形成され、この第２上層絶縁層４の上に、ＩＴＯからなる画素電極３１が形成されている。
【００７３】
ＴＦＴ部４０には、アドレス配線１０ａから延びるゲート４１とゲート絶縁層２を挟んで対向する位置にイントリンシック・アモルファスシリコン膜４４からなるチャネル層と、この上にｎ＋型アモルファスシリコン膜４５からなるコンタクト層とが形成され、帯状データ配線２０ａの側部がこのアモルファスシリコン膜４４，４５の一部を覆うように配置されてＴＦＴ部４０のドレイン電極４２を形成している。
【００７４】
蓄積容量部５０は、隣接する画素領域Ｐ２のアドレス配線１０ｂから画素領域Ｐ１内に延びる共通電極５２と、ゲート絶縁層２を挟んでこの共通電極と対向する位置に順次イントリンシック・アモルファスシリコン膜４４とｎ＋型アモルファスシリコン膜４５とからなるエッチング保護層５６が形成され、この上に蓄積容量電極５１が形成されている。この蓄積容量電極５１は、配線５３を通じてＴＦＴ部４０のソース電極４３と同一金属膜で一体に形成され、また、上層絶縁層５を貫通する導電性貫通孔３３により画素電極３１に接続されている。
【００７５】
エッチング保護層５６は、導電性貫通孔３３の平面投影がその中に含まれる形状と大きさを有している。
【００７６】
この実施形態３の液晶表示装置は、製造時に蓄積容量電極５１に欠損が生じても、後のステップで上層絶縁層５をエッチングして貫通孔３３を形成する際に、アモルファスシリコン膜４４，４５がエッチング保護層５６となるので、ゲート絶縁層２がエッチングされることがなく、従って、蓄積容量電極５１と共通電極５２とのリークが防止される。実施形態３の構成によれば共通電極５２と重なる位置に貫通孔３３を形成できるため、実施形態２のものよりも開口率の向上と静電容量の増加とを両立させることができる。
【００７７】
図９（ａ）乃至（ｇ）は、実施形態３の液晶表示装置の製造方法を工程順に示す断面図である。先ず、図９（ａ）に示すように、ガラス製の絶縁性基板１の上に金属を用いて、例えば厚さが１００ｎｍ〜４００ｎｍのアドレス配線１０ａ，１０ｂ…を形成する。各アドレス配線１０ａ，１０ｂ…は、夫々画素領域Ｐ１，Ｐ２…のＴＦＴ部４０にゲート４１が、また、蓄積容量部５０に共通電極５２が延びるようにパターニングされている。
【００７８】
次に、図９（ｂ）に示すように、アドレス配線１０ａ…が形成された絶縁性基板１の全面に、例えばシリコン窒化膜からなるゲート絶縁層２を形成する。
【００７９】
次いで、図９（ｃ）に示すように、ゲート絶縁層２を挟んでゲート４１と対向する位置に、順次、ＴＦＴのチャネル層となるイントリンシック・アモルファスシリコン膜４４と、この上にコンタクト層となるｎ＋型アモルファスシリコン膜４５とを形成する。このとき同時に夫々同じパターニング操作によって、ゲート絶縁層２を挟んで共通電極５２と対向する位置に、順次、イントリンシック・アモルファスシリコン膜４４とｎ＋型アモルファスシリコン膜４５とからなるエッチング保護層５６とを形成する。
【００８０】
次いで、図示はしないが、ＴＦＴ部４０のイントリンシック・アモルファスシリコン膜４４とｎ＋型アモルファスシリコン膜４５とをパターニングしてチャネル層（４４）とコンタクト層（４５）とを成形する。
【００８１】
次に、図９（ｄ）に示すように、ゲート絶縁層２の上に、アドレス配線１０ａ，１０ｂ…と交差する複数のデータ配線２０ａ，２０ｂ…を、アドレス配線１０ａ，１０ｂ…と同様の金属を用い並列に形成する。このデータ配線２０ａ，２０ｂ…は帯状に形成し、この帯状データ配線２０ａ，２０ｂ…の側部がチャネル層（４４）及びコンタクト層（４５）の一部を覆うように配置する。これによって、チャネル層（４４）及びコンタクト層（４５）を覆ったデータ配線２０ａ，２０ｂ…の部分がＴＦＴ部４０におけるドレイン電極４２となる。
【００８２】
また、このデータ配線２０ａ，２０ｂ…の形成と同時に、同じパターニング操作により、アドレス配線１０ａ，１０ｂ…と同様の金属を用いソース電極４３と配線５３と蓄積容量電極５１とからなる回路も形成する。
【００８３】
次に、図９（ｅ）に示すように、画素領域Ｐ１全体をシリコン窒化膜からなる第１上層絶縁層３で覆い、更に、図９（ｆ）に示すように、第１上層絶縁層３の上に、例えば感光性アクリル樹脂製レジスト膜からなる第２上層絶縁層４を形成する。このとき、レジスト膜のパターン露光と現像とにより蓄積容量電極５１の上方となる位置に貫通孔３４を形成する。また、この位置の第１上層絶縁層３にも、レジスト膜パターン（図示せず）をマスクとするウエットエッチング又はドライエッチングにより、蓄積容量電極５１に達する貫通孔３５を形成する。
【００８４】
次に、図９（ｇ）に示すように、第２上層絶縁層４の上にＩＴＯ膜からなる画素電極３１を形成する。このＩＴＯ膜は、貫通孔３４，３５の壁面にも形成され、これによって貫通孔３４，３５は蓄積容量電極５１に達する導電性貫通孔３３となる。以上のステップにより実施形態３の画素領域Ｐ１は形成される。
【００８５】
この製造方法によれば、ＴＦＴ部４０にチャネル層及びコンタクト層を形成するのと同時に、同じパターニング工程で同じアモルファスシリコン膜４４，４５を用いてエッチング保護層５６が形成できるので、エッチング保護層５６形成のための追加の工程は不要である。
【００８６】
（実施形態４）
図１０は、本発明の実施形態４の液晶表示装置におけるＴＦＴアレイ基板の１画素領域Ｐ１を示す平面図である。なお、図１０において画素電極３１は２点鎖線で示す。
【００８７】
この実施形態４は、アドレス配線とは別に、補助容量共通配線が蓄積容量電極の対向電極として形成された例である。図１０に示すようにこの液晶表示装置は、絶縁性基板上にアドレス配線１２ａ，１２ｂが形成されると共に、画素領域Ｐ１内を通りアドレス配線１２ａ，１２ｂと平行な補助容量共通配線１３が形成されている。この層の上にはゲート絶縁層を挟んでアドレス配線１２ａ，１２ｂと交差するように帯状のデータ配線２０ａ，２０ｂが形成され、ＴＦＴ部４０においては、アドレス配線１２ａから延びるゲート４１と、帯状データ配線２０ａの部分に形成されたドレイン電極４２とソース電極４３とが形成され、このソース電極４３からは、配線５８を通じて、ゲート絶縁層を挟んで補助容量共通配線１３と対向する位置に、蓄積容量電極５９がソース電極４３及び配線５８と同一金属膜で一体に形成されている。この上には、上層絶縁層を挟んで画素領域Ｐ１内の液晶に電位を印加する透明導電膜からなる画素電極３１が形成され、この画素電極３１は、上層絶縁層に形成された導電性貫通孔３６によって蓄積容量電極５９と接続されている。
【００８８】
一般に、隣接するアドレス配線１０ｂを当該画素領域Ｐ１の蓄積容量部５０における定電位側の電極として利用した場合には、画素領域Ｐ２に書き換え信号を印加するためアドレス配線１０ｂが駆動されたとき、この瞬間に画素領域Ｐ１の蓄積容量部５０における静電容量が変化してしまう。これに対してこの実施形態４の液晶表示装置は、画素領域Ｐ１の静電容量が蓄積容量電極５９と電位変動のない補助容量共通配線１３との間に蓄積されるので、隣接する画素領域のアドレス配線１２ｂを対向電極とする場合に比べて液晶に印加される電圧が安定し、均一な表示画像が得られるようになる。
【００８９】
（実施形態５）
図１１は本発明の実施形態５の液晶表示装置におけるＴＦＴアレイ基板の１画素領域Ｐ１を示す平面図である。なお、図１１において画素電極３１は２点鎖線で示す。
【００９０】
実施形態１乃至４に示す液晶表示装置を画素領域の寸法が４０μｍ×１２０μｍ程度の高精細液晶表示装置に適用した場合、画素寸法が従来の液晶表示装置（１００μｍ×３００μｍ程度）に比べて極端に小さいため、液晶容量及び蓄積容量が従来の液晶表示装置に比べ１／３〜１／４程度に小さくなる。このため、保持容量が小さすぎ、ＴＦＴのオフ特性が劣化した場合に、コントラストの低下又はフリッカによるちらつき等の表示不良を生じる場合がある。この問題を抑制するために、蓄積容量を大きくすることが有効である。図１１に示す実施形態５の液晶表示装置は、上記問題点を解決するため、高精細液晶表示装置に適用する場合でも、蓄積容量を大きくすることを図ったものであり、蓄積容量部５０の構成が異なる以外は実施形態１と同様である。従って、ここでは、主として蓄積容量部５０の構成について説明する。
【００９１】
画素領域Ｐ１内には、蓄積容量部５０が設けられている。この蓄積容量部５０は、隣接する画素領域Ｐ２のアドレス配線１０ｂから画素領域Ｐ１内に延びる共通電極５２と、ゲート絶縁層２を挟んでその間に静電容量を蓄積する蓄積容量電極５１とを備え、この蓄積容量電極５１は配線５３を介してＴＦＴ部４０のソース電極４３と同一金属膜で一体に成形されている。また、この蓄積容量電極５１は、上層絶縁層５を貫通する貫通孔３３により画素電極３１に接続されている。共通電極５２は蓄積容量電極５１の下方でこの蓄積容量電極５１とオーバーラップしている部分を有すると共に、蓄積容量を大きくするため、配線５３の下方でこの配線５３の長手方向に平行に延びる部分を有する。この場合に、共通電極５２の配線５３とオーバーラップしている部分の幅は、配線５３の幅より狭い。このように、共通電極５２は配線５３の大部分において配線５３とオーバーラップしている。
【００９２】
本実施形態においては、蓄積容量電極５１及び配線５３と、共通電極５２とが、蓄積容量電極５１及び配線５３のほぼ全域でゲート絶縁層５２を間に挟んで対向しているので、蓄積容量部５０は、図１乃至１０に示す前述の各実施形態よりも大きな面積で電荷を蓄積することができる。このため、蓄積容量を増大させることができる。
【００９３】
図１２はこの第５の実施形態の変形例を示す図である。本変形例は、図１１に示す蓄積容量部５０に対して、配線５３の幅の方がこの配線５３にオーバーラップしている共通電極５２の部分の幅よりも広い点が異なる。この蓄積容量電極５０においても、この配線と５３とこの配線５３に重なる共通電極５２部分との間で電荷を蓄積できるため、蓄積容量を増大させることができる。
【００９４】
次に、本実施形態５の更に他の変形例について説明する。図１３は本変形例の液晶表示装置におけるＴＦＴアレイ基板の１画素領域Ｐ１を示す平面図、図１４は図１３のＤ−Ｄ線による断面図、図１５は図１３のＥ−Ｅ線による断面図である。
【００９５】
図１３に示す実施形態５の液晶表示装置は、高精細液晶表示装置に適用する場合でも、開口率が低下することなく、蓄積容量を大きくすることを図ったものであり、蓄積容量部５０の構成が異なる以外は実施形態１と同様である。従って、ここでは、主として蓄積容量部５０の構成について説明する。
【００９６】
画素領域Ｐ１内には、蓄積容量部５０が設けられている。この蓄積容量部５０は、隣接する画素領域Ｐ２のアドレス配線１０ｂから画素領域Ｐ１内に延びる共通電極５２と、ゲート絶縁層２を挟んでその間に静電容量を蓄積する蓄積容量電極５１とを備え、この蓄積容量電極５１は配線５３を介してＴＦＴ部４０のソース電極４３と同一金属膜で一体に成形されている。また、この蓄積容量電極５１は、上層絶縁層５を貫通する貫通孔３３により画素電極３１に接続されている。共通電極５２は蓄積容量電極５１とオーバーラップしているのみでなく、蓄積容量を大きくするため、配線５３の長手方向に平行に延び、この配線５３の大部分において配線５３とオーバーラップしている。本実施例の共通電極５２は、蓄積容量電極５１に重なる部分と、配線５３に重なる部分とを有し、配線５３に重なる部分において、配線５３と幅が同一である。しかし、この共通電極５２の配線５３に重なる部分はその蓄積容量電極５１側の半分と、残りの半分とでその幅方向にずれている。
【００９７】
図１４及び図１５は夫々図１３のＤ−Ｄ線及びＥ−Ｅ線による断面図であり、共通電極５２と配線５３のオーバーラップ部分を示す断面図である。前述の如く、配線５３と、共通電極５２における配線５３に重なる部分とは幅が同一であり、配線５３の蓄積容量電極５１側の部分Ａでは、共通電極５２が配線５３よりも図１４において左側にΔｘμｍだけずれるように設計されている。一方、配線５３のＴＦＴ側の部分Ｂでは、共通電極５２が配線５３よりも図１４において右側にΔｘμｍだけずれるように設計されている。
【００９８】
上述の如く、共通電極５２と配線５３とをその長手方向の半分づつ互い違いに幅方向に若干ずらせて配置した理由は、露光機による共通電極５２と配線５３部とのアライメントずれを考慮したためである。上記高精細液晶表示装置では、保持容量（蓄積容量と液晶容量との和）のうち蓄積容量が占める部分が大きいため、蓄積容量のばらつきはフリッカちらつきの面内ばらつき等の表示不良を生じやすい。
【００９９】
一般に露光機のアライメント精度は３σで１．５〜２μｍ程度なので、共通電極５２の方を、配線５３よりもアライメント精度分のΔｘだけ大きくする必要がある。この場合、共通電極５２の長軸方向の両側をΔｘ分大きくしてもよいが、開口率の低下が大きくなるので、本変形例では上述の如く共通電極５２の配線と重なる部分を互い違いに幅方向にずらすことで開口率の低下を抑えている。なお、本実施形態では共通電極５２をその半分の領域で互い違いにずらせたが、配線５３の方をその長手方向の半分の領域で互い違いにずらせても同様の効果が得られることはいうまでもない。また、上述の実施形態においては、共通電極５２における配線５３と重なる部分は帯状をなしているが、この部分は帯状に限らず、菱形又は平行四辺形等、種々の形状にすることができる。但し、蓄積容量値のバラツキを回避するために、各蓄積容量部において、共通電極と配線とが重なる面積は一定にすることが好ましい。
【０１００】
【発明の効果】
本発明の液晶表示装置は、蓄積容量電極と画素電極とが上層絶縁層を貫通する導電性貫通孔により接続され、かつ蓄積容量電極とＴＦＴ部の一方の電極とが同一金属膜で一体に形成されているので、１個の導電性貫通孔によって画素領域内の回路構成が可能となり、特に高精細液晶表示装置において、導電性貫通孔が２個必要であった従来の画素構成に比べて開口率が向上する。また、蓄積容量電極とＴＦＴ部の一方の電極とが１度のパターニングで形成できるので、製造工程が簡略化され、液晶表示装置を安価に製造することができる。更に、ＴＦＴ部においてｎ＋型アモルファスシリコン膜と金属膜とが直接接触しているのでこの間の接触抵抗が低く抑えられ、充電時間が短縮され、安定した画像が得られるようになる。また蓄積容量電極が金属膜で形成されているので、加工精度のバラツキも低く抑えられ歩留りが向上する。
【図面の簡単な説明】
【図１】本発明の実施形態１の液晶表示装置におけるＴＦＴアレイ基板の１画素領域Ｐ１を示す平面図である。
【図２】図１のＡ−Ａ線で切った断面図である。
【図３】（ａ）〜（ｇ）は実施形態１の液晶表示装置の製造方法を工程順に示す断面図である。
【図４】実施形態１の変形例を示す断面図である。
【図５】本発明の実施形態２の液晶表示装置におけるＴＦＴアレイ基板の１画素領域Ｐ１を示す平面図である。
【図６】図５のＢ−Ｂ線で切った断面図である。
【図７】本発明の実施形態３の液晶表示装置におけるＴＦＴアレイ基板の１画素領域Ｐ１を示す平面図である。
【図８】図７のＣ−Ｃ線で切った断面図である。
【図９】（ａ）〜（ｇ）は実施形態３の液晶表示装置の製造方法を工程順に示す断面図である。
【図１０】本発明の実施形態４の液晶表示装置におけるＴＦＴアレイ基板の１画素領域Ｐ１を示す平面図である。
【図１１】本発明の実施形態５の液晶表示装置におけるＴＦＴアレイ基板の１画素領域Ｐ１を示す平面図である。
【図１２】同じく、実施形態５の変形例の液晶表示装置におけるＴＦＴアレイ基板の１画素領域Ｐ１を示す平面図である。
【図１３】同じく、実施形態５の他の変形例の液晶表示装置におけるＴＦＴアレイ基板の１画素領域Ｐ１を示す平面図である。
【図１４】図１３のＤ−Ｄ線による断面図である。
【図１５】図１３のＥ−Ｅ線による断面図である。
【図１６】従来の液晶表示装置における１画素領域の回路構成を示す回路図である。
【図１７】図１６に示した回路構成からなる従来の液晶表示装置における画素領域を示す平面図である。
【図１８】図１７のＦ−Ｆ線で切った断面図である。
【図１９】従来の他の液晶表示装置における画素領域を示す断面図である。
【図２０】従来の単一貫通孔方式の液晶表示装置における画素領域を示す平面図である。
【図２１】図２０のＧ−Ｇ線で切った断面図である。
【符号の説明】
１；絶縁性基板
２；ゲート絶縁層
３；第１上層絶縁層
４；第２上層絶縁層
５；上層絶縁層
１０ａ，１０ｂ；アドレス配線
１１ａ，１１ｂ；アドレス配線
１２ａ，１２ｂ；アドレス配線
１３；補助容量共通配線
２０ａ，２０ｂ；データ配線
３１；画素電極
３３；導電性貫通孔
３４；貫通孔
３５；貫通孔
４０；ＴＦＴ部
４１；ゲート
４２；ドレイン電極
４３；ソース電極
４４；イントリンシック・アモルファスシリコン膜 （４４）；チャネル層
４５；ｎ＋型アモルファスシリコン膜 （４５）；コンタクト層
５０；蓄積容量部
５１；蓄積容量電極
５２；共通電極
５３；配線
５４；共通電極
５５；切欠
５６；エッチング保護層
５８；配線
５９；蓄積容量電極
Ｐ１，Ｐ２；画素領域
【発明の属する技術分野】
本発明は、薄膜トランジスタ（ＴＦＴ）方式の液晶表示装置及びその製造方法に関し、特に高精細液晶表示装置において、改善された開口率と高い信頼性とを有し、しかも構造が簡単で安価かつ歩留まりよく製造できる液晶表示装置及びその製造方法に関する。
【０００２】
【従来の技術】
薄膜トランジスタ（以下、ＴＦＴという）をスイッチング素子として用いるアクティブマトリクス型液晶表示装置は、夫々独立したＴＦＴ及び画素電極を有する画素領域がマトリクス状に配置されたＴＦＴアレイ基板と、遮光膜（いわゆるブラックマトリクス）と、着色層及び透明共通電極が積層されたカラーフィルタ基板とが液晶を挟んで対向配置されて構成されている。
【０００３】
図１６は、従来の液晶表示装置における１画素領域の回路構成を示す回路図である。図１６において、この液晶表示装置は、絶縁性基板上に形成された複数のアドレス配線１１０ａ，１１０ｂ…と、この上にゲート絶縁層を挟んでアドレス配線１１０ａ，１１０ｂ…と交差するように形成された複数のデータ配線１２０ａ，１２０ｂ…と、アドレス配線１１０ａ，１１０ｂとデータ配線１２０ａ，１２０ｂとで囲まれた当該画素領域Ｐ１に形成された液晶素子１３０と、この液晶素子１３０を駆動するＴＦＴ部１４０と、液晶素子１３０と並列に静電容量を蓄積する蓄積容量部１５０とを有している。
【０００４】
アドレス配線１１０ａ，１１０ｂ…は、アドレス配線ドライバ（図示せず）によって駆動され、液晶表示装置の表示面で走査線を形成する信号を画素領域Ｐ１のＴＦＴ部１４０に伝達する。
【０００５】
データ配線１２０ａ，１２０ｂ…は、データ配線ドライバ（図示せず）によって駆動され、当該画素領域Ｐ１のＴＦＴ部１４０に画像信号を伝達する。
【０００６】
液晶素子１３０は、画素領域Ｐ１の範囲内に広がる画素電極１３１と液晶１３２と、この液晶１３２を挟んで画素電極１３１と対向しかつ液晶表示装置の表示面全体に共通する対向電極１３３とから構成され、この対向電極１３３は共通電位ＣＯＭに接続されている。この画素電極１３１と対向電極１３３とはいずれも、ＩＴＯ（インジウム・錫オキサイド）等の透明導電膜によって形成されている。
【０００７】
ＴＦＴ部１４０は、アドレス配線１１０ａから延びるゲート１４１と、データ配線１２０ａから延びる電極（以下、ドレイン電極という）１４２と、画素電極１３１に接続された電極（以下、ソース電極という）１４３とからなり、ゲート１４１に印加される走査線信号によりドレイン電極１４２とソース電極１４３とが選択的に接続し、データ配線１２０ａからもたらされる画像信号を画素電極１３１に伝達するようになっている。
【０００８】
蓄積容量部１５０は、アドレス配線１１０ａが非選択となったときに画素電極１３１に印加されていた液晶駆動電位が、ＴＦＴ部１４０等を通じてリークすることによって降下し、液晶１３２が不活性モードに移行して色濃度が変化することを防止するために、ゲート１４１に次回の走査線信号が印加されるまで液晶駆動電位を保持するために設けられている。図１６の例では、蓄積容量部１５０は、隣接する画素領域Ｐ２のアドレス配線１１０ｂと当該画素領域Ｐ１の蓄積容量電極１５１との間に形成されている。隣接する画素領域Ｐ２のアドレス配線１１０ｂは、当該画素領域Ｐ１に走査線信号が印加されているときは非選択となっていて、−１０Ｖ程度の定電位がドライバＩＣ（図示せず）から与えられているので、蓄積容量部１５０の共通電極１５２として利用することができる。
【０００９】
液晶表示装置の他の例としては、蓄積容量電極１５１に対向する共通電極を隣接する画素領域Ｐ２のアドレス配線１１０ｂから引かずに、別途にアドレス配線１１０ａと１１０ｂとの間に補助容量共通配線を設け、この補助容量共通配線を蓄積容量電極１５１に対向する共通電極１５２として用いる場合もある。
【００１０】
図１７は図１６に示した回路構成からなる従来の液晶表示装置における画素領域を示す平面図、図１８は図１７のＦ−Ｆ線で切った断面図である。図１６に示した回路構成からなる従来の液晶表示装置における画素領域の一般的な構成を図１７及び図１８に示す。
【００１１】
図１７及び図１８において、この液晶表示装置は、絶縁性基板１０１上にアドレス配線１１０ａ，１１０ｂが形成され、この上にゲート絶縁層１０２が形成され、更にこの上にアドレス配線１１０ａ，１１０ｂと交差するデータ配線１２０ａ，１２０ｂが形成され、アドレス配線１１０ａ，１１０ｂとデータ配線１２０ａ，１２０ｂとで囲まれた画素領域Ｐ１内に画素電極１３１が配設され、また、この画素領域Ｐ１には、アドレス配線１１０ａから延びたゲート１４１とデータ配線１２０ａから延びたドレイン電極１４２と画素電極１３１に接続されたソース電極１４３とからなるＴＦＴ部１４０が形成され、このソース電極１４３と画素電極１３１とは上層絶縁層１０３を貫通する導電性貫通孔１３５で接続されている。この液晶表示装置においては、画素電極１３１の一方の端部が隣接する画素領域のアドレス配線１１０ｂと重畳する位置まで延びて蓄積容量電極１５１を形成し、アドレス配線１１０ｂを共通電極１５２とする蓄積容量部１５０を形成している。
【００１２】
しかし、図１７及び図１８に示した液晶表示装置では、蓄積容量電極１５１とその共通電極１５２との間にゲート絶縁層１０２と上層絶縁層１０３とが挟まれていて誘電体層が厚いので、面積当たりの静電容量が小さい。そこで、アドレス配線１１０ｂの一部を共通電極１５２として画素領域内に延ばし、蓄積容量部１５０の面積を増大する方法が考えられたが、蓄積容量部は不透明なので、所定の画素領域内で開口率と静電容量とを共に確保することが困難になり、画像が暗くなるという問題が生じる。
【００１３】
図１９は、従来の他の液晶表示装置における画素領域を示す断面図である。この問題を解決するために、図１９に示すように、ゲート絶縁層１０２を挟んでアドレス配線１１０ｂの上にソース電極１４３と同様の金属膜を用いて蓄積容量電極１５１を形成し、この蓄積容量電極１５１が上層絶縁層１０３を貫通する導電性貫通孔１３６によって画素電極１３１に接続された構造が提案された。
【００１４】
最近になって、高精細の液晶表示装置が求められるに伴い、画素領域の寸法も従来は、例えば１００μｍ×３００μｍ程度であったものが最近では４０μｍ×１２０μｍ程度となり、高度な加工精度が求められると共に、画素の開口率を阻害する要因を極力画素領域から排除することが求められるようになった。そこで、図１９の構成が、１画素領域内に２個の導電性貫通孔１３５，１３６を必要とすることが問題になった。即ち、導電性貫通孔１３５，１３６を形成する加工精度には限界があり、特に平坦化のために上層絶縁層１０３に有機絶縁膜等の厚い膜を用いた場合には、この有機絶縁膜に形成する貫通孔の大きさを小さくしようとしても限界がある。例えば現状のプロセスでは、１０μｍ×１０μｍ以下の導電性貫通孔を精度・歩留りよく形成することは非常に困難である。従って高精細の液晶表示装置において、１画素領域内に２個の導電性貫通孔１３５，１３６が存在することは開口率を著しく阻害する要因となった。例えば４０μｍ×１２０μｍの高精細画素領域に前記寸法の導電性貫通孔１３５，１３６が２個存在すると、開口率は高々４９％にすぎない。
【００１５】
高精細の液晶表示装置における開口率に係わる前記の課題を解決しようとして、本発明者らは導電性貫通孔を一つにすることを考えた。この観点から類似する技術として、特開平９−１５２６２５号公報は、例えば図２０及び図２１に示す単一貫通孔方式の液晶表示装置を提案している。図２０は従来の単一貫通孔方式の液晶表示装置における画素領域を示す平面図、図２１は図２０のＧ−Ｇ線で切った断面図である。図２０及び図２１において、この液晶表示装置は、透明絶縁性基板２０１上にアドレス配線２１０ａ，２１０ｂが形成され、ゲート絶縁層２０２を挟んでアドレス配線２１０ａ，２１０ｂと交差するデータ配線２２０ａ，２２０ｂが形成されて画素領域を形成している。このデータ配線２２０ａ，２２０ｂは、下層の透明導電膜２２１と上層の金属膜２２２との２層構造とされている。この画素領域内で、アドレス配線２１０ａから延びたゲート２４１と、データ配線２２０ａから画素領域内に延びた突出部に接続されたｎ＋型アモルファスシリコン膜からなるドレイン電極２４２と、ゲート２４１に印加される信号によりドレイン電極２４２に選択的に接続されるｎ＋型アモルファスシリコン膜からなるソース電極２４３と、このソース電極２４３の端末に接続された透明導電膜からなる配線２５３及びこの配線２５３から一体に延びた蓄積容量電極２５１と、上層絶縁層２０３を挟んでその上に形成され、上層絶縁層２０３を貫通する導電性貫通孔２３６により蓄積容量電極２５１に接続された画素電極２３１と、ソース電極２４３と配線２５３との接続部に配された金属層２５４とが形成されている。この構成によって導電性貫通孔は１個（導電性貫通孔２３６）のみとなり、開口率の拡大が図られている。
【００１６】
しかし、前記単一貫通孔方式の液晶表示装置には下記の問題があり実施が困難であった。即ち、この方式ではゲート絶縁層２０２と上層絶縁層２０３との間にＩＴＯで代表される透明導電膜からなる配線２５３及び蓄積容量電極２５１が形成されているので、このために従来の方式よりパターニング工程が１工程増えることになる。そしてＩＴＯのパターニングには王水を用いるが、ＴＦＴ部のドレイン電極２４２及びソース電極２４３がｎ＋型アモルファスシリコン膜で形成されており、このｎ＋型アモルファスシリコン膜は王水に溶解するので、これを保護するための工程が更に増えてしまう。また、透明導電膜のパターニングは、加工精度が金属膜に比べてかなり悪いために透明導電膜でパターニングされた蓄積容量電極２５１は蓄積容量のバラツキ又は欠損が大きく、画素間で画像の安定性が異なるために表示面全体を見るとムラが発生し見づらくなる。更に、配線２５３はｎ＋型アモルファスシリコン膜からなるソース電極２４３に直接接続されているが、ＩＴＯ膜とｎ＋型アモルファスシリコン膜との接続界面における接触抵抗は大きいので、静電容量を充電する時間の遅延が無視できない程度となり、充分に充電できなくなる。
【００１７】
本発明はかかる問題点に鑑みてなされたものであって、特に高精細液晶表示装置において開口率が向上し、高い信頼性を有し、蓄積容量電極における充電の遅延及びその静電容量のバラツキが抑制され、しかも構造が簡単で低コストで歩留まりよく製造できる液晶表示装置及びその製造方法を提供することを目的とする。
【００１８】
【課題を解決するための手段】
本発明に係る液晶表示装置は、絶縁性基板上に形成された複数のアドレス配線と、前記アドレス配線の上に形成されたゲート絶縁層と、このゲート絶縁層を挟んで前記アドレス配線と交差するように形成された複数のデータ配線と、前記データ配線の上に形成されシリコン窒化膜からなる第１上層絶縁膜と有機膜からなる第２上層絶縁膜との２層構造からなる上層絶縁層と、前記上層絶縁層の上に形成され前記アドレス配線とデータ配線とに囲まれた画素領域内の液晶に電位を印加する透明導電膜からなる画素電極と、前記各画素領域に配置され、前記アドレス配線に接続されたゲート並びに前記データ配線及び前記画素電極に接続された１対の電極を有し、前記ゲートに印加される信号により前記１対の電極を相互に接続する薄膜トランジスタ部と、前記各画素領域に隣接する画素領域のアドレス配線に接続された共通電極との間に静電容量を蓄積する蓄積容量電極と、前記蓄積容量電極と前記ゲート絶縁層との間に局所的に設けられアモルファスシリコン膜からなるエッチング保護層と、前記第１上層絶縁膜と前記第２上層絶縁膜との間に設けられたカラーフィルターとを備え、
前記薄膜トランジスタ部の前記画素電極に接続された電極と前記蓄積容量電極とが同一金属膜で一体に形成され、前記蓄積容量電極と前記画素電極とが前記蓄積容量電極上における前記エッチング保護層の直上域内に設けられた導電性貫通孔により接続されていることを特徴とする。
【００１９】
本発明の液晶表示装置は、画素領域内の導電性貫通孔が１個のみであるので、特に高精細液晶表示装置において、導電性貫通孔が２個必要であった従来の画素構成に比べて開口率が向上する。また蓄積容量電極とソース電極とが同一金属膜で一体に形成されているので、蓄積容量電極とソース電極とが１度のパターニングで形成でき、製造工程が簡略化され、安価に液晶表示装置を製造することができる。更に、蓄積容量電極がソース電極と同一の金属膜で一体に形成されていることにより、その間に接触抵抗は発生せず従って充電の遅延が起こらないばかりでなく、金属膜の加工精度は高いので蓄積容量電極のパターン精度が高く欠損や静電容量のバラツキも小さく抑えられる。
【００２０】
前記蓄積容量電極は配線を介して前記薄膜トランジスタ部の前記画素電極に接続された電極に接続されており、前記共通電極は前記ゲート絶縁層を挟んで前記蓄積容量電極と相互に重なる部分と、前記ゲート絶縁層を挟んで前記配線と相互に重なる部分とを有することが好ましい。このように、共通電極は蓄積容量電極と重なっているだけでなく、配線とも重なり合っているので、蓄積容量を大きくすることができる。
【００２１】
前記共通電極の前記配線と重なる部分は前記配線と同一の幅を有し、前記部分と前記配線とはその長手方向の半分の領域において幅方向の一方にずれており、残りの領域において幅方向の他方にずれて配置されているように構成できる。なお、共通電極又は配線のいずれか一方の幅を広くすることにより、露光機によるアライメントのずれを補償することができる。しかし、そうすると、開口率の低下が大きくなるので、上述の如く、同一の幅を有する配線と共通電極における配線と重なる部分とを互い違いに幅方向にずらすことで開口率の低下を抑えることができる。
【００２２】
導電性貫通孔に接続する蓄積容量電極の部分と、アドレス配線とが、ゲート絶縁層を挟んで互いに重畳しないように配置されていることが好ましい。
【００２３】
蓄積容量電極と画素電極とを接続する導電性貫通孔は、上層絶縁層をエッチングして形成される。このエッチングに際して、蓄積容量電極の形状に欠損があると、この欠損を通してゲート絶縁膜までエッチングされ、貫通孔が下層のアドレス配線又は補助容量共通配線にまで達する場合がある。この貫通孔に導電化処理を施すと、蓄積容量電極とアドレス配線又は補助容量共通配線との間にリークが生じる。この場合にも、蓄積容量電極の導電性貫通孔に接続する部分とアドレス配線又は補助容量共通配線とがゲート絶縁層を挟んで互いに重畳しないように配置されていれば、貫通孔が下層のゲート絶縁層に及んでも、その下方にはアドレス配線又は補助容量共通配線がないので、リークを起こすことはない。
【００２５】
導電性貫通孔が接続する蓄積容量電極の部分とゲート絶縁層との間にエッチング保護層が設けられていれば、蓄積容量電極のパターンに欠損があっても、貫通孔がこのエッチング保護層に阻止されてゲート絶縁層にまで達しないので、リークによる製品の歩留り低下を防ぐことができる。
【００２６】
エッチング保護層はアモルファスシリコン膜からなる。アモルファスシリコン膜は前記のエッチングにより侵食されないので、ゲート絶縁層を保護する効果がある。
【００２７】
本発明の液晶表示装置において、データ配線は一定幅の帯状に形成され、かつＴＦＴ部のドレイン電極がこの帯状データ配線内に含まれるように形成されていることが好ましい。
【００２８】
ドレイン電極が帯状データ配線内に含まれていれば、ＴＦＴ部のドレイン電極部分が画素領域内に突出しないので、その分、画素領域の開口率を向上させることができる。またこの時、ＴＦＴ部のチャネル幅の全体がドレイン電極となるので、ドレイン電極とチャネル層との接触抵抗が減少し、データの書き込み速度が向上する。
【００２９】
更に、前記第１上層絶縁膜と前記第２上層絶縁膜との間にブラックマトリックスを設けてもよい。
【００３０】
本発明に係る液晶表示装置の製造方法は、絶縁性基板上に複数のアドレス配線と、各画素領域において前記アドレス配線から延びるゲートとを形成し、前記アドレス配線及び前記ゲート上にゲート絶縁層を形成し、このゲート絶縁層の上に、局所的にアモルファスシリコン膜を成膜して各画素領域の薄膜トランジスタ部にチャネル層及びコンタクト層を形成すると共に、容量部にエッチング保護層を形成する工程と、前記アドレス配線と交差して前記画素領域を形成する複数のデータ配線と、前記画素領域の薄膜トランジスタ部において前記データ配線から延びる電極と、画素電極に接続される電極と、この画素電極に接続される電極から同一金属膜で一体に延びて隣接する画素領域のアドレス配線との間における前記エッチング保護層の直上域を含む領域に静電容量を蓄積する蓄積容量電極とを形成し、前記データ配線、前記各電極及び前記蓄積容量電極上にシリコン窒化膜からなる第１上層絶縁膜を形成し、この第１上層絶縁膜の上に選択的にカラーフィルターを形成し、前記第１上層絶縁膜及び前記カラーフィルター上に有機膜からなる第２上層絶縁膜を形成し、前記第１及び第２上層絶縁膜からなる上層絶縁層における前記エッチング保護層の直上域内に前記蓄積容量電極に達する貫通孔を形成し、前記上層絶縁層の上に前記画素電極を形成すると共に、この画素電極と前記蓄積容量電極とを前記貫通孔で接続することを特徴とする。
【００３１】
この製造方法によれば、隣接する画素領域のアドレス配線と蓄積容量電極との間に静電容量を蓄積する液晶表示装置を製造することができる。この際、データ配線と、ＴＦＴ部のドレイン電極とソース電極と、このソース電極から同一金属膜で一体に延びる蓄積容量電極とが１度のパターニング工程で一挙に形成できるので蓄積容量電極形成のために追加のパターニング工程を必要とせず、しかも金属膜を用いることによって加工精度よく蓄積容量電極を形成することができる。
【００３４】
また、ゲート絶縁層と蓄積容量電極との間にエッチング保護層を設けることにより、後のパターニング工程において上層絶縁層をエッチングして蓄積容量電極に達する貫通孔を形成する際に、蓄積容量電極のパターンに欠損などがあっても、貫通孔が下層のゲート絶縁層を侵食してリークを起こす可能性が防止できる。
【００３７】
画素領域にＴＦＴ部を形成する際には、一般にゲート絶縁層の上にアモルファスシリコン膜からなるチャネル層及びコンタクト層を形成する。そこで、チャ
ネル層及びコンタクト層の形成と同時に、導電性貫通孔が接続する蓄積容量電
極の位置にもこのＴＦＴ部と同じアモルファスシリコン膜を形成すれば、パターニング工程を増やすことなくエッチング保護層を形成することができる。
【００３８】
【発明の実施の形態】
以下、本発明の実施の形態について、添付の図面を参照して具体的に説明する。
【００３９】
（実施形態１）
図１は、本発明の実施形態１の液晶表示装置におけるＴＦＴアレイ基板の１画素領域Ｐ１を示す平面図、図２は図１のＡ−Ａ線で切った断面図である。なお、図１において画素電極３１は２点鎖線で示す。
【００４０】
図１及び図２において、実施形態１の液晶表示装置は、透明ガラスからなる絶縁性基板１の上にアドレス配線１０ａ，１０ｂが並列に配置され、この上にシリコン窒化膜からなるゲート絶縁層２が形成され、この上に、アドレス配線１０ａ，１０ｂと交差するように帯状のデータ配線２０ａ，２０ｂが並列に配置され、アドレス配線１０ａ，１０ｂとデータ配線２０ａ，２０ｂとで囲まれた領域が画素領域Ｐ１を形成し、この画素領域Ｐ１に隣接して、他の画素領域Ｐ２が同様に形成されている。
【００４１】
データ配線２０ａ，２０ｂが形成された層の上にはシリコン窒化膜からなる第１上層絶縁層３とその上の感光性アクリル樹脂からなる第２上層絶縁層４とが形成され、この第２上層絶縁層４の上に、ＩＴＯからなる画素電極３１が形成されている。以下、第１上層絶縁層３と第２上層絶縁層４とを一括して「上層絶縁層５」という。
【００４２】
画素領域Ｐ１内には、ＴＦＴ部４０が設けられている。このＴＦＴ部４０は、アドレス配線１０ａから延びるゲート４１と、帯状データ配線２０ａの一部を利用して形成されたドレイン電極４２と、画素電極３１に連結するソース電極４３とを有し、ゲート４１に印加される走査線信号によりドレイン電極４２とソース電極４３とが選択的に接続されるようになっている。
【００４３】
アドレス配線１０ａ，１０ｂ、データ配線２０ａ，２０ｂ、ドレイン電極４２及びソース電極４３を形成する素材はいずれも、例えばＡｌ、Ｍｏ及びＣｒ等の単層膜、積層膜又は合金膜であって、同じでも異なっていてもよい。
【００４４】
また、画素領域Ｐ１内には、蓄積容量部５０が設けられている。この蓄積容量部５０は、隣接する画素領域Ｐ２のアドレス配線１０ｂから画素領域Ｐ１内に延びる共通電極５２と、ゲート絶縁層２を挟んでその間に静電容量を蓄積する蓄積容量電極５１とを備え、この蓄積容量電極５１は、配線５３を通じてＴＦＴ部４０のソース電極４３と同一金属膜で一体に形成されている。また、この蓄積容量電極５１は、上層絶縁層５を貫通する導電性貫通孔３３により画素電極３１に接続されている。
【００４５】
この液晶表示装置は、アドレス配線１０ａに走査線信号が印加され、また、データ配線２０ａに画像信号が印加されると、ＴＦＴ部４０において、ドレイン電極４２とソース電極４３とが接続され、画像信号電位は、配線５３を経由して蓄積容量部５０に至り、蓄積容量電極５１と共通電極５２との間に静電容量を蓄積すると同時に、導電性貫通孔３３を通じて画素電極３１に液晶を駆動する電位を印加する。そして、走査線信号がオフとなっても、蓄積容量部５０に蓄積された静電容量により、次に、走査線信号と画像信号とが印加されるまで、画素電極３１の液晶駆動電位が維持される。
【００４６】
画素電極３１は、その縁部が上層絶縁層５を介してアドレス配線１０ａ，１０ｂ、データ配線２０ａ，２０ｂ、及びＴＦＴ部４０の夫々の縁部と重畳するように形成されている。これによって画素電極３１の縁部からの光漏れが防止され、従って、ブラックマトリクスの幅も狭くすることができて画素の開口率向上に寄与することができる。
【００４７】
図１及び図２に示した実施形態１の液晶表示装置を、図１９に示した従来例と比較すると、実施形態１ではソース電極４３と蓄積容量電極５１と画素電極３１との接続が配線５３と１個の導電性貫通孔３３とを介して行われているのに対して、従来例ではソース電極１４３と画素電極１３１との接続が導電性貫通孔１３５を介して行われ、画素電極１３１と蓄積容量電極１５１との接続が導電性貫通孔１３６を介して行われ、画素領域内に２つの導電性貫通孔１３５，１３６が形成されている。ここで、１個の導電性貫通孔３３の面積と配線５３の面積とを比較すると、画素領域が高精細化するに伴い配線５３は長さも幅も小さくなり面積を縮小することができるが、導電性貫通孔３３の面積の縮小には前記のように加工精度上の限界があるので、高精細液晶表示装置においては、配線５３と１個の導電性貫通孔３３との組合せからなる実施形態１のほうが開口率が向上することになる。
【００４８】
また、実施形態１の液晶表示装置を、図２０及び図２１に示した従来例と比較すると、実施形態１ではデータ配線２０ａとドレイン電極４２とが同一金属膜で一体に形成され、また、蓄積容量電極５１とソース電極４３とが配線５３と共に同一金属膜で一体に形成されているのに対して、前記従来例では、ドレイン電極２４２及びソース電極２４３がｎ＋型アモルファスシリコン膜で形成され、このドレイン電極２４２と接触するデータ配線がＩＴＯ膜２２１であり、また、ソース電極２４３と接触する配線２５３及び蓄積容量電極２５１もＩＴＯ膜を用いて形成されている。
【００４９】
ここで、実施形態１のものはデータ配線２０ａとドレイン電極４２、及びソース電極４３と配線５３と蓄積容量電極５１とが同一金属膜で一体に形成されているので、１度のパターニングでこれらを一括成形することができ、蓄積容量電極５１を形成するために製造工程が増えることはない。更に、データ配線２０ａとドレイン電極４２との間、及びソース電極４３と配線５３と蓄積容量電極５１との間に接続部がないので、従来のｎ＋型アモルファスシリコン膜とＩＴＯ膜との間におけるような大きい接触抵抗は存在せず、充電の遅延が起こらないばかりでなく、金属膜の加工精度は一般にＩＴＯ等よりかなり良好であるので、蓄積容量電極５１のパターン精度が高く蓄積容量のバラツキが小さく抑えられる。更に実施形態１のものは、パターン精度が高いことによって書き込み電圧のバラツキ及び輝度のバラツキも小さく抑えられる。
【００５０】
例えば、実施形態１の金属膜を用いて形成した蓄積容量電極と従来のＩＴＯ膜を用いて形成した蓄積容量電極とのバラツキを検定すると、
【００５１】
更に実施形態１の液晶表示装置は、ＴＦＴ部４０において、ドレイン電極４２が帯状データ配線２０ａ内に含まれていることと、画素電極３１の縁部が周囲のアドレス配線１０ａ，１０ｂ、データ配線２０ａ，２０ｂ、及びＴＦＴ部４０の夫々の縁部と重畳して光漏れが防止されていることによって、開口率が一層向上している。
【００５２】
実施形態１の液晶表示装置は以下の手順で製造することができる。ここでは画素領域の形成に限って説明する。図３（ａ）乃至（ｇ）は、実施形態１の液晶表示装置の製造方法を工程順に示す断面図である。
【００５３】
先ず、図３（ａ）に示すように、ガラス製の絶縁性基板１の上にＣｒ等の金属を用いて厚さが、例えば１００ｎｍ〜４００ｎｍとなるようにアドレス配線１０ａ，１０ｂ…を並列して形成する。各アドレス配線１０ａ，１０ｂ…は、夫々画素領域Ｐ１，Ｐ２…内のＴＦＴ部４０にゲート４１が、また、蓄積容量部５０に共通電極５２が延びるようにパターニングされている。
【００５４】
次に、図３（ｂ）に示すように、アドレス配線１０ａ…が形成された絶縁性基板１の全面に、例えばシリコン窒化膜からなるゲート絶縁層２を形成する。その後、図３（ｃ）に示すように、ゲート絶縁層２を挟んでゲート４１の上に、チャネル層となる厚さ３００ｎｍのイントリンシック・アモルファスシリコン膜４４と、この上にコンタクト層となる厚さ５０ｎｍのｎ＋型アモルファスシリコン膜４５とを形成する。次いで、図示はしないが、パターニングしてチャネル層（４４）とコンタクト層（４５）とを形成する。
【００５５】
次に、図３（ｄ）に示すように、ゲート絶縁層２の上に、アドレス配線１０ａ，１０ｂ…と交差する複数のデータ配線２０ａ，２０ｂ…を並列して形成する。このデータ配線２０ａ，２０ｂ…は帯状に形成し、この帯状データ配線２０ａ，２０ｂ…の側部がチャネル層（４４）及びコンタクト層（４５）の一部を覆うように配置する。これによって、チャネル層（４４）及びコンタクト層（４５）を覆ったデータ配線２０ａ，２０ｂ…の部分がＴＦＴ部４０におけるドレイン電極４２を形成することになる。
【００５６】
また、このデータ配線２０ａ，２０ｂ…の形成と同時に、同じパターニング操作により、ソース電極４３と配線５３と蓄積容量電極５１とからなる回路も形成する。この回路とデータ配線２０ａ，２０ｂ…とは、アドレス配線１０ａ，１０ｂ…と同様の金属を用い、厚さは、例えば１００ｎｍ〜４００ｎｍとされる。
【００５７】
次に、図３（ｅ）に示すように、画素領域Ｐ１全体を、例えば厚さが１００ｎｍ〜２００ｎｍのシリコン窒化膜からなる第１上層絶縁層３で覆い、更に、図３（ｆ）に示すように、第１上層絶縁層３の上に、例えば厚さ２．０μｍ〜４．５μｍの感光性アクリル樹脂製レジスト膜からなる第２上層絶縁層４を形成する。このとき、レジスト膜のパターン露光と現像とにより蓄積容量電極５１の上方となる位置に貫通孔３４を形成する。次いで、レジスト膜パターン（図示せず）をマスクとするウエットエッチング又はドライエッチングによって、この位置の第１上層絶縁層３にも蓄積容量電極５１に達する貫通孔３５を形成する。なおこのレジスト膜パターンは必ずしも必要ではなく、例えば感光性アクリル樹脂をマスクとしてウエットエッチング又はドライエッチングしてもよい。
【００５８】
次に、図３（ｇ）に示すように、第２上層絶縁層４の上に、例えば厚さが４０ｎｍ〜１００ｎｍのＩＴＯ膜からなる画素電極３１を形成する。このＩＴＯ膜は、貫通孔３４，３５の壁面にも形成され、これによって、貫通孔３４，３５は蓄積容量電極５１に達する導電性貫通孔３３となる。
【００５９】
以上のステップにより実施形態１の画素領域Ｐ１は形成される。
【００６０】
この製造方法によれば、データ配線２０ａ，２０ｂ…と、ＴＦＴ部４０のドレイン電極４２とソース電極４３と、このソース電極４３から同一金属膜で一体に延びる配線５３と蓄積容量電極５１とが１度のパターニング工程で一挙に形成できるので、蓄積容量電極５１を形成するための追加のパターニング工程を必要とせず、しかも蓄積容量電極５１がソース電極４３と同一の金属からなるので、加工精度が良好で欠損や蓄積容量のバラツキ等が少なく、生産歩留りがよい。
【００６１】
図１乃至３に示す実施形態１においては、ＴＦＴアレイ基板にはカラーフィルター又はブラックマトリクスを組み込まず、対向基板側にカラーフィルター又はブラックマトリクスを配置したが、図４に示すように、ＴＦＴアレイ基板側にカラーフィルター６又はブラックマトリクス７を組み込み、本発明を所謂ＣＦオンＴＦＴ（カラーフィルター・オン・ＴＦＴ）に適用することも可能である。図４は実施形態１の変形例を示す断面図である。なお、図４において、蓄積容量電極は図示されていない。この蓄積容量電極及び共通電極は、例えば、後述する図６の実施例と同様に構成することができる。
【００６２】
本実施例においては、第１上層絶縁層３と第２上層絶縁層４との間にカラーフィルター６が挿入されている。また、ＴＦＴのチャネル領域を遮光するようにブラックマトリクス７が第１上層絶縁層３と第２上層絶縁層４との間に設けられている。これ以外の点は実施形態１と同様である。これらカラーフィルター６及びブラックマトリクス７は顔料を含む透明樹脂からなるが、導電性貫通孔３３を形成する領域には設けないようにする必要がある。
【００６３】
（実施形態２）
図５は、本発明の実施形態２の液晶表示装置におけるＴＦＴアレイ基板の１画素領域Ｐ１を示す平面図、図６は、図５のＢ−Ｂ線で切った断面図である。なお、図５において画素電極３１は２点鎖線で示す。
【００６４】
図５及び図６に示す実施形態２の液晶表示装置は、製造時の不具合によって発生する惧れがある蓄積容量電極５１と共通電極５４との間のリークの防止を図ったものであり、蓄積容量部５０の構成が異なる以外は実施形態１のものと同様である。従って、ここでは主として蓄積容量部５０の構成についてのみ説明する。
【００６５】
図５及び図６において、この蓄積容量部５０は、隣接する画素領域Ｐ２のアドレス配線１１ｂから画素領域Ｐ１内に延びる共通電極５４と、ゲート絶縁層２を挟んでその間に静電容量を蓄積する蓄積容量電極５１とを備え、この蓄積容量電極５１は、配線５３を通じてＴＦＴ部４０のソース電極４３と同一金属膜で一体に形成されている。また、この蓄積容量電極５１は、上層絶縁層５を貫通する導電性貫通孔３３により画素電極３１に接続されている。
【００６６】
共通電極５４には切欠５５が形成されている。この切欠５５は、導電性貫通孔３３の平面投影が共通電極５４に重ならないように形成されている。このため、製造時に、蓄積容量電極５１の貫通孔３３により露出している部分に欠損が生じた場合、後のステップで上層絶縁層５をエッチングして貫通孔を形成する際に、この貫通孔が下層のゲート絶縁層２にまで達したとしても、その下方には共通電極５４又はアドレス配線１１ｂが存在しないので、蓄積容量部５０と共通電極５４とがＩＴＯ膜で接続される惧れはなく、リークは発生しない。
【００６７】
実施形態２の製造方法は、切欠５５が形成されるように共通電極５４の形状を変える以外は、実施形態１の場合と実質的に同様なので、ここでは説明を省略する。
【００６８】
（実施形態３）
図７は、本発明の実施形態３の液晶表示装置におけるＴＦＴアレイ基板の１画素領域Ｐ１を示す平面図、図８は図７のＣ−Ｃ線で切った断面図である。なお、図７において画素電極３１は２点鎖線で示す。
【００６９】
この実施形態３は、製造時の不具合によって発生する惧れがある蓄積容量電極５１と共通電極５４との間のリークの防止を図ったものであり、実施形態２よりも開口率の向上と静電容量の増加との両立を意図したものである。
【００７０】
この実施形態３では、蓄積容量電極５１とゲート絶縁層２との間にエッチング保護層５６が設けられている。
【００７１】
図７及び図８において、実施形態３の液晶表示装置は、透明ガラスからなる絶縁性基板１の上にアドレス配線１０ａ，１０ｂが並列され、この上に、例えばシリコン窒化膜からなるゲート絶縁層２が形成され、この上にアドレス配線１０ａ，１０ｂと交差するように帯状のデータ配線２０ａ，２０ｂが並列され、アドレス配線１０ａ，１０ｂとデータ配線２０ａ，２０ｂとで囲まれた領域が１画素領域Ｐ１を形成し、この画素領域Ｐ１に隣接して、他の画素領域Ｐ２が同様に形成されている。
【００７２】
データ配線２０ａ，２０ｂが形成された層の上には、例えばシリコン窒化膜からなる第１上層絶縁層３と、その上に感光性アクリル樹脂からなる第２上層絶縁層４とが形成され、この第２上層絶縁層４の上に、ＩＴＯからなる画素電極３１が形成されている。
【００７３】
ＴＦＴ部４０には、アドレス配線１０ａから延びるゲート４１とゲート絶縁層２を挟んで対向する位置にイントリンシック・アモルファスシリコン膜４４からなるチャネル層と、この上にｎ＋型アモルファスシリコン膜４５からなるコンタクト層とが形成され、帯状データ配線２０ａの側部がこのアモルファスシリコン膜４４，４５の一部を覆うように配置されてＴＦＴ部４０のドレイン電極４２を形成している。
【００７４】
蓄積容量部５０は、隣接する画素領域Ｐ２のアドレス配線１０ｂから画素領域Ｐ１内に延びる共通電極５２と、ゲート絶縁層２を挟んでこの共通電極と対向する位置に順次イントリンシック・アモルファスシリコン膜４４とｎ＋型アモルファスシリコン膜４５とからなるエッチング保護層５６が形成され、この上に蓄積容量電極５１が形成されている。この蓄積容量電極５１は、配線５３を通じてＴＦＴ部４０のソース電極４３と同一金属膜で一体に形成され、また、上層絶縁層５を貫通する導電性貫通孔３３により画素電極３１に接続されている。
【００７５】
エッチング保護層５６は、導電性貫通孔３３の平面投影がその中に含まれる形状と大きさを有している。
【００７６】
この実施形態３の液晶表示装置は、製造時に蓄積容量電極５１に欠損が生じても、後のステップで上層絶縁層５をエッチングして貫通孔３３を形成する際に、アモルファスシリコン膜４４，４５がエッチング保護層５６となるので、ゲート絶縁層２がエッチングされることがなく、従って、蓄積容量電極５１と共通電極５２とのリークが防止される。実施形態３の構成によれば共通電極５２と重なる位置に貫通孔３３を形成できるため、実施形態２のものよりも開口率の向上と静電容量の増加とを両立させることができる。
【００７７】
図９（ａ）乃至（ｇ）は、実施形態３の液晶表示装置の製造方法を工程順に示す断面図である。先ず、図９（ａ）に示すように、ガラス製の絶縁性基板１の上に金属を用いて、例えば厚さが１００ｎｍ〜４００ｎｍのアドレス配線１０ａ，１０ｂ…を形成する。各アドレス配線１０ａ，１０ｂ…は、夫々画素領域Ｐ１，Ｐ２…のＴＦＴ部４０にゲート４１が、また、蓄積容量部５０に共通電極５２が延びるようにパターニングされている。
【００７８】
次に、図９（ｂ）に示すように、アドレス配線１０ａ…が形成された絶縁性基板１の全面に、例えばシリコン窒化膜からなるゲート絶縁層２を形成する。
【００７９】
次いで、図９（ｃ）に示すように、ゲート絶縁層２を挟んでゲート４１と対向する位置に、順次、ＴＦＴのチャネル層となるイントリンシック・アモルファスシリコン膜４４と、この上にコンタクト層となるｎ＋型アモルファスシリコン膜４５とを形成する。このとき同時に夫々同じパターニング操作によって、ゲート絶縁層２を挟んで共通電極５２と対向する位置に、順次、イントリンシック・アモルファスシリコン膜４４とｎ＋型アモルファスシリコン膜４５とからなるエッチング保護層５６とを形成する。
【００８０】
次いで、図示はしないが、ＴＦＴ部４０のイントリンシック・アモルファスシリコン膜４４とｎ＋型アモルファスシリコン膜４５とをパターニングしてチャネル層（４４）とコンタクト層（４５）とを成形する。
【００８１】
次に、図９（ｄ）に示すように、ゲート絶縁層２の上に、アドレス配線１０ａ，１０ｂ…と交差する複数のデータ配線２０ａ，２０ｂ…を、アドレス配線１０ａ，１０ｂ…と同様の金属を用い並列に形成する。このデータ配線２０ａ，２０ｂ…は帯状に形成し、この帯状データ配線２０ａ，２０ｂ…の側部がチャネル層（４４）及びコンタクト層（４５）の一部を覆うように配置する。これによって、チャネル層（４４）及びコンタクト層（４５）を覆ったデータ配線２０ａ，２０ｂ…の部分がＴＦＴ部４０におけるドレイン電極４２となる。
【００８２】
また、このデータ配線２０ａ，２０ｂ…の形成と同時に、同じパターニング操作により、アドレス配線１０ａ，１０ｂ…と同様の金属を用いソース電極４３と配線５３と蓄積容量電極５１とからなる回路も形成する。
【００８３】
次に、図９（ｅ）に示すように、画素領域Ｐ１全体をシリコン窒化膜からなる第１上層絶縁層３で覆い、更に、図９（ｆ）に示すように、第１上層絶縁層３の上に、例えば感光性アクリル樹脂製レジスト膜からなる第２上層絶縁層４を形成する。このとき、レジスト膜のパターン露光と現像とにより蓄積容量電極５１の上方となる位置に貫通孔３４を形成する。また、この位置の第１上層絶縁層３にも、レジスト膜パターン（図示せず）をマスクとするウエットエッチング又はドライエッチングにより、蓄積容量電極５１に達する貫通孔３５を形成する。
【００８４】
次に、図９（ｇ）に示すように、第２上層絶縁層４の上にＩＴＯ膜からなる画素電極３１を形成する。このＩＴＯ膜は、貫通孔３４，３５の壁面にも形成され、これによって貫通孔３４，３５は蓄積容量電極５１に達する導電性貫通孔３３となる。以上のステップにより実施形態３の画素領域Ｐ１は形成される。
【００８５】
この製造方法によれば、ＴＦＴ部４０にチャネル層及びコンタクト層を形成するのと同時に、同じパターニング工程で同じアモルファスシリコン膜４４，４５を用いてエッチング保護層５６が形成できるので、エッチング保護層５６形成のための追加の工程は不要である。
【００８６】
（実施形態４）
図１０は、本発明の実施形態４の液晶表示装置におけるＴＦＴアレイ基板の１画素領域Ｐ１を示す平面図である。なお、図１０において画素電極３１は２点鎖線で示す。
【００８７】
この実施形態４は、アドレス配線とは別に、補助容量共通配線が蓄積容量電極の対向電極として形成された例である。図１０に示すようにこの液晶表示装置は、絶縁性基板上にアドレス配線１２ａ，１２ｂが形成されると共に、画素領域Ｐ１内を通りアドレス配線１２ａ，１２ｂと平行な補助容量共通配線１３が形成されている。この層の上にはゲート絶縁層を挟んでアドレス配線１２ａ，１２ｂと交差するように帯状のデータ配線２０ａ，２０ｂが形成され、ＴＦＴ部４０においては、アドレス配線１２ａから延びるゲート４１と、帯状データ配線２０ａの部分に形成されたドレイン電極４２とソース電極４３とが形成され、このソース電極４３からは、配線５８を通じて、ゲート絶縁層を挟んで補助容量共通配線１３と対向する位置に、蓄積容量電極５９がソース電極４３及び配線５８と同一金属膜で一体に形成されている。この上には、上層絶縁層を挟んで画素領域Ｐ１内の液晶に電位を印加する透明導電膜からなる画素電極３１が形成され、この画素電極３１は、上層絶縁層に形成された導電性貫通孔３６によって蓄積容量電極５９と接続されている。
【００８８】
一般に、隣接するアドレス配線１０ｂを当該画素領域Ｐ１の蓄積容量部５０における定電位側の電極として利用した場合には、画素領域Ｐ２に書き換え信号を印加するためアドレス配線１０ｂが駆動されたとき、この瞬間に画素領域Ｐ１の蓄積容量部５０における静電容量が変化してしまう。これに対してこの実施形態４の液晶表示装置は、画素領域Ｐ１の静電容量が蓄積容量電極５９と電位変動のない補助容量共通配線１３との間に蓄積されるので、隣接する画素領域のアドレス配線１２ｂを対向電極とする場合に比べて液晶に印加される電圧が安定し、均一な表示画像が得られるようになる。
【００８９】
（実施形態５）
図１１は本発明の実施形態５の液晶表示装置におけるＴＦＴアレイ基板の１画素領域Ｐ１を示す平面図である。なお、図１１において画素電極３１は２点鎖線で示す。
【００９０】
実施形態１乃至４に示す液晶表示装置を画素領域の寸法が４０μｍ×１２０μｍ程度の高精細液晶表示装置に適用した場合、画素寸法が従来の液晶表示装置（１００μｍ×３００μｍ程度）に比べて極端に小さいため、液晶容量及び蓄積容量が従来の液晶表示装置に比べ１／３〜１／４程度に小さくなる。このため、保持容量が小さすぎ、ＴＦＴのオフ特性が劣化した場合に、コントラストの低下又はフリッカによるちらつき等の表示不良を生じる場合がある。この問題を抑制するために、蓄積容量を大きくすることが有効である。図１１に示す実施形態５の液晶表示装置は、上記問題点を解決するため、高精細液晶表示装置に適用する場合でも、蓄積容量を大きくすることを図ったものであり、蓄積容量部５０の構成が異なる以外は実施形態１と同様である。従って、ここでは、主として蓄積容量部５０の構成について説明する。
【００９１】
画素領域Ｐ１内には、蓄積容量部５０が設けられている。この蓄積容量部５０は、隣接する画素領域Ｐ２のアドレス配線１０ｂから画素領域Ｐ１内に延びる共通電極５２と、ゲート絶縁層２を挟んでその間に静電容量を蓄積する蓄積容量電極５１とを備え、この蓄積容量電極５１は配線５３を介してＴＦＴ部４０のソース電極４３と同一金属膜で一体に成形されている。また、この蓄積容量電極５１は、上層絶縁層５を貫通する貫通孔３３により画素電極３１に接続されている。共通電極５２は蓄積容量電極５１の下方でこの蓄積容量電極５１とオーバーラップしている部分を有すると共に、蓄積容量を大きくするため、配線５３の下方でこの配線５３の長手方向に平行に延びる部分を有する。この場合に、共通電極５２の配線５３とオーバーラップしている部分の幅は、配線５３の幅より狭い。このように、共通電極５２は配線５３の大部分において配線５３とオーバーラップしている。
【００９２】
本実施形態においては、蓄積容量電極５１及び配線５３と、共通電極５２とが、蓄積容量電極５１及び配線５３のほぼ全域でゲート絶縁層５２を間に挟んで対向しているので、蓄積容量部５０は、図１乃至１０に示す前述の各実施形態よりも大きな面積で電荷を蓄積することができる。このため、蓄積容量を増大させることができる。
【００９３】
図１２はこの第５の実施形態の変形例を示す図である。本変形例は、図１１に示す蓄積容量部５０に対して、配線５３の幅の方がこの配線５３にオーバーラップしている共通電極５２の部分の幅よりも広い点が異なる。この蓄積容量電極５０においても、この配線と５３とこの配線５３に重なる共通電極５２部分との間で電荷を蓄積できるため、蓄積容量を増大させることができる。
【００９４】
次に、本実施形態５の更に他の変形例について説明する。図１３は本変形例の液晶表示装置におけるＴＦＴアレイ基板の１画素領域Ｐ１を示す平面図、図１４は図１３のＤ−Ｄ線による断面図、図１５は図１３のＥ−Ｅ線による断面図である。
【００９５】
図１３に示す実施形態５の液晶表示装置は、高精細液晶表示装置に適用する場合でも、開口率が低下することなく、蓄積容量を大きくすることを図ったものであり、蓄積容量部５０の構成が異なる以外は実施形態１と同様である。従って、ここでは、主として蓄積容量部５０の構成について説明する。
【００９６】
画素領域Ｐ１内には、蓄積容量部５０が設けられている。この蓄積容量部５０は、隣接する画素領域Ｐ２のアドレス配線１０ｂから画素領域Ｐ１内に延びる共通電極５２と、ゲート絶縁層２を挟んでその間に静電容量を蓄積する蓄積容量電極５１とを備え、この蓄積容量電極５１は配線５３を介してＴＦＴ部４０のソース電極４３と同一金属膜で一体に成形されている。また、この蓄積容量電極５１は、上層絶縁層５を貫通する貫通孔３３により画素電極３１に接続されている。共通電極５２は蓄積容量電極５１とオーバーラップしているのみでなく、蓄積容量を大きくするため、配線５３の長手方向に平行に延び、この配線５３の大部分において配線５３とオーバーラップしている。本実施例の共通電極５２は、蓄積容量電極５１に重なる部分と、配線５３に重なる部分とを有し、配線５３に重なる部分において、配線５３と幅が同一である。しかし、この共通電極５２の配線５３に重なる部分はその蓄積容量電極５１側の半分と、残りの半分とでその幅方向にずれている。
【００９７】
図１４及び図１５は夫々図１３のＤ−Ｄ線及びＥ−Ｅ線による断面図であり、共通電極５２と配線５３のオーバーラップ部分を示す断面図である。前述の如く、配線５３と、共通電極５２における配線５３に重なる部分とは幅が同一であり、配線５３の蓄積容量電極５１側の部分Ａでは、共通電極５２が配線５３よりも図１４において左側にΔｘμｍだけずれるように設計されている。一方、配線５３のＴＦＴ側の部分Ｂでは、共通電極５２が配線５３よりも図１４において右側にΔｘμｍだけずれるように設計されている。
【００９８】
上述の如く、共通電極５２と配線５３とをその長手方向の半分づつ互い違いに幅方向に若干ずらせて配置した理由は、露光機による共通電極５２と配線５３部とのアライメントずれを考慮したためである。上記高精細液晶表示装置では、保持容量（蓄積容量と液晶容量との和）のうち蓄積容量が占める部分が大きいため、蓄積容量のばらつきはフリッカちらつきの面内ばらつき等の表示不良を生じやすい。
【００９９】
一般に露光機のアライメント精度は３σで１．５〜２μｍ程度なので、共通電極５２の方を、配線５３よりもアライメント精度分のΔｘだけ大きくする必要がある。この場合、共通電極５２の長軸方向の両側をΔｘ分大きくしてもよいが、開口率の低下が大きくなるので、本変形例では上述の如く共通電極５２の配線と重なる部分を互い違いに幅方向にずらすことで開口率の低下を抑えている。なお、本実施形態では共通電極５２をその半分の領域で互い違いにずらせたが、配線５３の方をその長手方向の半分の領域で互い違いにずらせても同様の効果が得られることはいうまでもない。また、上述の実施形態においては、共通電極５２における配線５３と重なる部分は帯状をなしているが、この部分は帯状に限らず、菱形又は平行四辺形等、種々の形状にすることができる。但し、蓄積容量値のバラツキを回避するために、各蓄積容量部において、共通電極と配線とが重なる面積は一定にすることが好ましい。
【０１００】
【発明の効果】
本発明の液晶表示装置は、蓄積容量電極と画素電極とが上層絶縁層を貫通する導電性貫通孔により接続され、かつ蓄積容量電極とＴＦＴ部の一方の電極とが同一金属膜で一体に形成されているので、１個の導電性貫通孔によって画素領域内の回路構成が可能となり、特に高精細液晶表示装置において、導電性貫通孔が２個必要であった従来の画素構成に比べて開口率が向上する。また、蓄積容量電極とＴＦＴ部の一方の電極とが１度のパターニングで形成できるので、製造工程が簡略化され、液晶表示装置を安価に製造することができる。更に、ＴＦＴ部においてｎ＋型アモルファスシリコン膜と金属膜とが直接接触しているのでこの間の接触抵抗が低く抑えられ、充電時間が短縮され、安定した画像が得られるようになる。また蓄積容量電極が金属膜で形成されているので、加工精度のバラツキも低く抑えられ歩留りが向上する。
【図面の簡単な説明】
【図１】本発明の実施形態１の液晶表示装置におけるＴＦＴアレイ基板の１画素領域Ｐ１を示す平面図である。
【図２】図１のＡ−Ａ線で切った断面図である。
【図３】（ａ）〜（ｇ）は実施形態１の液晶表示装置の製造方法を工程順に示す断面図である。
【図４】実施形態１の変形例を示す断面図である。
【図５】本発明の実施形態２の液晶表示装置におけるＴＦＴアレイ基板の１画素領域Ｐ１を示す平面図である。
【図６】図５のＢ−Ｂ線で切った断面図である。
【図７】本発明の実施形態３の液晶表示装置におけるＴＦＴアレイ基板の１画素領域Ｐ１を示す平面図である。
【図８】図７のＣ−Ｃ線で切った断面図である。
【図９】（ａ）〜（ｇ）は実施形態３の液晶表示装置の製造方法を工程順に示す断面図である。
【図１０】本発明の実施形態４の液晶表示装置におけるＴＦＴアレイ基板の１画素領域Ｐ１を示す平面図である。
【図１１】本発明の実施形態５の液晶表示装置におけるＴＦＴアレイ基板の１画素領域Ｐ１を示す平面図である。
【図１２】同じく、実施形態５の変形例の液晶表示装置におけるＴＦＴアレイ基板の１画素領域Ｐ１を示す平面図である。
【図１３】同じく、実施形態５の他の変形例の液晶表示装置におけるＴＦＴアレイ基板の１画素領域Ｐ１を示す平面図である。
【図１４】図１３のＤ−Ｄ線による断面図である。
【図１５】図１３のＥ−Ｅ線による断面図である。
【図１６】従来の液晶表示装置における１画素領域の回路構成を示す回路図である。
【図１７】図１６に示した回路構成からなる従来の液晶表示装置における画素領域を示す平面図である。
【図１８】図１７のＦ−Ｆ線で切った断面図である。
【図１９】従来の他の液晶表示装置における画素領域を示す断面図である。
【図２０】従来の単一貫通孔方式の液晶表示装置における画素領域を示す平面図である。
【図２１】図２０のＧ−Ｇ線で切った断面図である。
【符号の説明】
１；絶縁性基板
２；ゲート絶縁層
３；第１上層絶縁層
４；第２上層絶縁層
５；上層絶縁層
１０ａ，１０ｂ；アドレス配線
１１ａ，１１ｂ；アドレス配線
１２ａ，１２ｂ；アドレス配線
１３；補助容量共通配線
２０ａ，２０ｂ；データ配線
３１；画素電極
３３；導電性貫通孔
３４；貫通孔
３５；貫通孔
４０；ＴＦＴ部
４１；ゲート
４２；ドレイン電極
４３；ソース電極
４４；イントリンシック・アモルファスシリコン膜 （４４）；チャネル層
４５；ｎ＋型アモルファスシリコン膜 （４５）；コンタクト層
５０；蓄積容量部
５１；蓄積容量電極
５２；共通電極
５３；配線
５４；共通電極
５５；切欠
５６；エッチング保護層
５８；配線
５９；蓄積容量電極
Ｐ１，Ｐ２；画素領域
Claims (7)
- 絶縁性基板上に形成された複数のアドレス配線と、前記アドレス配線の上に形成されたゲート絶縁層と、このゲート絶縁層を挟んで前記アドレス配線と交差するように形成された複数のデータ配線と、前記データ配線の上に形成されシリコン窒化膜からなる第１上層絶縁膜と有機膜からなる第２上層絶縁膜との２層構造からなる上層絶縁層と、前記上層絶縁層の上に形成され前記アドレス配線とデータ配線とに囲まれた画素領域内の液晶に電位を印加する透明導電膜からなる画素電極と、前記各画素領域に配置され、前記アドレス配線に接続されたゲート並びに前記データ配線及び前記画素電極に接続された１対の電極を有し、前記ゲートに印加される信号により前記１対の電極を相互に接続する薄膜トランジスタ部と、前記各画素領域に隣接する画素領域のアドレス配線に接続された共通電極との間に静電容量を蓄積する蓄積容量電極と、前記蓄積容量電極と前記ゲート絶縁層との間に局所的に設けられアモルファスシリコン膜からなるエッチング保護層と、前記第１上層絶縁膜と前記第２上層絶縁膜との間に設けられたカラーフィルターとを備え、
前記薄膜トランジスタ部の前記画素電極に接続された電極と前記蓄積容量電極とが同一金属膜で一体に形成され、前記蓄積容量電極と前記画素電極とが前記蓄積容量電極上における前記エッチング保護層の直上域内に設けられた導電性貫通孔により接続されていることを特徴とする液晶表示装置。 - 前記蓄積容量電極は配線を介して前記薄膜トランジスタ部の前記画素電極に接続された電極に接続されており、前記共通電極は前記ゲート絶縁層を挟んで前記蓄積容量電極と相互に重なる部分と、前記ゲート絶縁層を挟んで前記配線と相互に重なる部分とを有することを特徴とする請求項１に記載の液晶表示装置。
- 前記共通電極の前記配線と重なる部分は前記配線と同一の幅を有し、前記部分と前記配線とはその長手方向の半分の領域において幅方向の一方にずれており、残りの領域において幅方向の他方にずれて配置されていることを特徴とする請求項２に記載の液晶表示装置。
- 前記導電性貫通孔に接続する蓄積容量電極の部分と、前記アドレス配線とが、前記ゲート絶縁層を挟んで互いに重畳しないように配置されていることを特徴とする請求項１に記載の液晶表示装置。
- 前記データ配線が一定幅の帯状に形成され、かつ前記薄膜トランジスタ部のデータ配線に連結する電極がこの帯状データ配線内に含まれるように形成されていることを特徴とする請求項１乃至４のいずれか１項に記載の液晶表示装置。
- 前記第１上層絶縁膜と前記第２上層絶縁膜との間に更にブラックマトリクスが設けられていることを特徴とする請求項１乃至５のいずれか１項に記載の液晶表示装置。
- 絶縁性基板上に複数のアドレス配線と、各画素領域において前記アドレス配線から延びるゲートとを形成し、前記アドレス配線及び前記ゲート上にゲート絶縁層を形成し、このゲート絶縁層の上に、局所的にアモルファスシリコン膜を成膜して各画素領域の薄膜トランジスタ部にチャネル層及びコンタクト層を形成すると共に、容量部にエッチング保護層を形成する工程と、前記アドレス配線と交差して前記画素領域を形成する複数のデータ配線と、前記画素領域の薄膜トランジスタ部において前記データ配線から延びる電極と、画素電極に接続される電極と、この画素電極に接続される電極から同一金属膜で一体に延びて隣接する画素領域のアドレス配線との間における前記エッチング保護層の直上域を含む領域に静電容量を蓄積する蓄積容量電極とを形成し、前記データ配線、前記各電極及び前記蓄積容量電極上にシリコン窒化膜からなる第１上層絶縁膜を形成し、この第１上層絶縁膜の上に選択的にカラーフィルターを形成し、前記第１上層絶縁膜及び前記カラーフィルター上に有機膜からなる第２上層絶縁膜を形成し、前記第１及び第２上層絶縁膜からなる上層絶縁層における前記エッチング保護層の直上域内に前記蓄積容量電極に達する貫通孔を形成し、前記上層絶縁層の上に前記画素電極を形成すると共に、この画素電極と前記蓄積容量電極とを前記貫通孔で接続することを特徴とする液晶表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000263301A JP3555866B2 (ja) | 1999-09-01 | 2000-08-31 | 液晶表示装置とその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24761699 | 1999-09-01 | ||
| JP11-247616 | 1999-09-01 | ||
| JP2000263301A JP3555866B2 (ja) | 1999-09-01 | 2000-08-31 | 液晶表示装置とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001142097A JP2001142097A (ja) | 2001-05-25 |
| JP3555866B2 true JP3555866B2 (ja) | 2004-08-18 |
Family
ID=26538345
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000263301A Expired - Lifetime JP3555866B2 (ja) | 1999-09-01 | 2000-08-31 | 液晶表示装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3555866B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3683463B2 (ja) | 1999-03-11 | 2005-08-17 | シャープ株式会社 | アクティブマトリクス基板、その製造方法、及び、該基板を用いたイメージセンサ |
| JP4218795B2 (ja) * | 2003-01-30 | 2009-02-04 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
| US7834948B2 (en) * | 2004-06-11 | 2010-11-16 | Sharp Kabushiki Kaisha | Active matrix substrate and liquid crystal display device |
| KR101133760B1 (ko) | 2005-01-17 | 2012-04-09 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치 |
| KR101160831B1 (ko) * | 2005-06-01 | 2012-06-28 | 삼성전자주식회사 | 액정 표시 장치 |
| CN113451279B (zh) * | 2020-03-26 | 2023-09-12 | 群创光电股份有限公司 | 电容器及电子装置 |
-
2000
- 2000-08-31 JP JP2000263301A patent/JP3555866B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001142097A (ja) | 2001-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100748442B1 (ko) | 수평전계 구동방식 액정 표시 장치용 어레이 기판 및 그제조 방법 | |
| US7259820B2 (en) | Active matrix type liquid crystal display device and method of manufacturing the same | |
| JP3401589B2 (ja) | Ｔｆｔアレイ基板および液晶表示装置 | |
| KR100493869B1 (ko) | 횡전계 방식의 액정표시장치 및 그 제조방법 | |
| JP3881160B2 (ja) | Ｔｆｔアレイ基板およびこれを用いた液晶表示装置 | |
| US20080309839A1 (en) | Thin film transistor array panel and liquid crystal display including the panel | |
| JP2007304603A (ja) | 液晶表示装置用アレイ基板とその製造方法 | |
| KR20010046652A (ko) | 컬러필터를 포함한 액정표시장치와 제조방법 | |
| US6326641B1 (en) | Liquid crystal display device having a high aperture ratio | |
| KR100400421B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| KR100838185B1 (ko) | 어레이 기판 및 이를 이용한 액정 표시 장치와, 이의 제조방법 | |
| US6624869B2 (en) | In-plane switching type liquid crystal display device with central common feed line and a method for manufacturing the same | |
| US6580474B1 (en) | Liquid crystal display device and method for fabricating the same | |
| US6337726B1 (en) | Array substrate for liquid crystal display element | |
| KR101237790B1 (ko) | 횡전계형 액정표시장치용 어레이 기판 | |
| JP2002116712A (ja) | 表示装置および表示装置の製造方法 | |
| KR100760937B1 (ko) | 횡전계방식의 액정표시장치 및 그 제조방법 | |
| US6734049B2 (en) | Array substrate for liquid crystal display device and the fabrication method of the same | |
| JP3555866B2 (ja) | 液晶表示装置とその製造方法 | |
| JP3308498B2 (ja) | 液晶表示パネル | |
| KR100538327B1 (ko) | 수평 전계 인가형 박막 트랜지스터 어레이 기판 및 그제조 방법 | |
| KR20120015162A (ko) | 액정표시장치 및 그 제조방법 | |
| JPH11295760A (ja) | 表示装置用アレイ基板及びその製造方法 | |
| JP3905436B2 (ja) | 液晶表示装置 | |
| KR100690312B1 (ko) | 액정표시장치용 어레이기판 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030819 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20031209 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040116 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040329 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040507 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3555866 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080521 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100521 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100521 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100521 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110521 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110521 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120521 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120521 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |