KR101160831B1 - 액정 표시 장치 - Google Patents

액정 표시 장치 Download PDF

Info

Publication number
KR101160831B1
KR101160831B1 KR1020050046911A KR20050046911A KR101160831B1 KR 101160831 B1 KR101160831 B1 KR 101160831B1 KR 1020050046911 A KR1020050046911 A KR 1020050046911A KR 20050046911 A KR20050046911 A KR 20050046911A KR 101160831 B1 KR101160831 B1 KR 101160831B1
Authority
KR
South Korea
Prior art keywords
electrode
liquid crystal
gate
drain electrode
subpixel
Prior art date
Application number
KR1020050046911A
Other languages
English (en)
Other versions
KR20060125090A (ko
Inventor
이민철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050046911A priority Critical patent/KR101160831B1/ko
Priority to CN2006101108911A priority patent/CN1892391B/zh
Priority to US11/445,412 priority patent/US7956942B2/en
Priority to JP2006154072A priority patent/JP5391435B2/ja
Publication of KR20060125090A publication Critical patent/KR20060125090A/ko
Priority to US13/097,579 priority patent/US8174472B2/en
Application granted granted Critical
Publication of KR101160831B1 publication Critical patent/KR101160831B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/028—Improving the quality of display appearance by changing the viewing angle properties, e.g. widening the viewing angle, adapting the viewing angle to the view direction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 액정 표시 장치에 관한 것으로, 이 장치는 행렬 형태로 배열되어 있으며 제1 및 제2 부화소 전극을 포함하는 복수의 화소 전극, 복수의 유지 전극, 그리고 제1 및 제2 화소 전극에 각각 연결되어 있으며 유지 전극과 중첩하는 복수의 제1 및 제2 드레인 전극을 포함한다. 제1 부화소 전극의 면적은 제2 부화소 전극의 면적보다 크고, 제1 드레인 전극과 유지 전극이 중첩하고 있는 면적이 제2 드레인 전극과 유지 전극이 중첩하는 면적보다 크지만, 제1 부화소 전극에 제2 부화소 전극보다 낮은 데이터 전압이 인가되는 경우에 대비하여 제1 드레인 전극 하부에 유지 전극의 연장부를 더 형성하여 제1 유지 축전기의 용량을 보다 더 크게 한다. 본 발명에 의하면 하나의 화소를 두 개의 부화소로 나누고 두 부화소에 별도의 서로 다른 데이터 전압을 인가함으로써 측면 시인성을 향상시킬 수 있고 제1 및 제2 킥백 전압의 균형을 맞추어 플리커(flicker) 현상 등을 방지할 수 있다. 또한 드레인 전극의 하부에 유지 전극의 연장부를 더 형성하여, 중앙부의 유지 축전기의 면적을 더 줄일 수 있어 개구율을 향상시킬 수 있다.
액정 표시 장치, 액정 축전기, 유지 전극, 유지 축전기, 부화소, 킥백 전압

Description

액정 표시 장치{LIQUID CRYSTAL DISPLAY}
도 1a 내지 도 1c는 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도이고,
도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이고,
도 3은 본 발명의 한 실시예에 따른 액정 표시 장치의 한 부화소에 대한 등가 회로도이고,
도 4는 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고,
도 5는 본 발명의 한 실시예에 따른 공통 전극 표시판의 배치도이고,
도 6은 도 4 및 도 5의 두 표시판을 포함하는 액정 표시판 조립체의 배치도이고,
도 7a 및 도 7b는 각각 도 6의 액정 표시판 조립체를 VIIa-VIIa 선 및 VIIb-VIIb'-VIIb" 선을 따라 잘라 도시한 단면도이고,
도 8은 본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고,
도 9는 본 발명의 다른 실시예에 따른 액정 표시 장치의 블록도이고,
도 10은 본 발명의 다른 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이고,
도 11은 본 발명의 다른 실시예에 따른 액정 표시판 조립체의 배치도이고,
도 12는 도 11의 액정 표시판 조립체를 XII-XII 선을 따라 잘라 도시한 단면도이고,
도 13a는 본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고,
도 13b는 도 13a의 액정 표시 장치용 박막 트랜지스터 표시판을 XIIIb-XIIIb 선을 따라 잘라 도시한 단면도이고,
도 14a는 본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고,
도 14b는 도 14a의 액정 표시 장치용 박막 트랜지스터 표시판을 XIVb-XIVb 선을 따라 잘라 도시한 단면도이다.
<도면부호의 설명>
12, 22: 편광판 11, 21: 배향막
71, 72, 73, 74a, 74b, 75a, 75b, 76a, 76b: 공통 전극 절개부
91, 92, 93a, 93b, 93c, 94a, 94b, 94c: 화소 전극 절개부
81a, 81b, 82: 접촉 보조 부재 110, 210: 기판
121a, 121b, 129a, 129b: 게이트선 124a, 124b: 게이트 전극
131: 유지 전극선 137, 139: 유지 전극
140: 게이트 절연막 154a, 154b, 156aa, 157aa: 반도체
163a, 163b, 165a, 165b, 166a: 저항성 접촉 부재
171, 179: 데이터선 173a, 173b: 소스 전극
175a, 175b, 176a, 176aa, 176b, 176bb, 177a, 177b: 드레인 전극
180: 보호막
181a, 181b, 182, 185a, 185b: 접촉 구멍
191a, 191b, 191: 화소 전극 220: 차광 부재
230: 색필터 250: 덮개막
270: 공통 전극
본 발명은 액정 표시 장치에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전계 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어지며, 전계 생성 전극에 전압을 인가하여 액정층에 전계를 생성하고 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
액정 표시 장치 중에서도 전계가 인가되지 않은 상태에서 액정 분자의 장축을 상하 표시판에 대하여 수직을 이루도록 배열한 수직 배향 모드 액정 표시 장치 는 대비비가 크고 넓은 기준 시야각 구현이 용이하여 각광받고 있다. 여기에서 기준 시야각이란 대비비가 1:10인 시야각 또는 계조간 휘도 반전 한계 각도를 의미한다.
수직 배향 모드 액정 표시 장치에서 광시야각을 구현하기 위한 수단으로는 전계 생성 전극에 절개부를 형성하는 방법과 전계 생성 전극 위에 돌기를 형성하는 방법 등이 있다. 절개부와 돌기로 액정 분자가 기우는 방향을 결정할 수 있으므로, 이들을 사용하여 액정 분자의 경사 방향을 여러 방향으로 분산시킴으로써 기준 시야각을 넓힐 수 있다.
그러나 수직 배향 모드의 액정 표시 장치는 전면 시인성에 비하여 측면 시인성이 떨어진다. 예를 들어, 절개부가 구비된 PVA(patterned vertically aligned) 모드의 액정 표시 장치의 경우에는 측면으로 갈수록 영상이 밝아져서, 심한 경우에는 높은 계조 사이의 휘도 차이가 없어져 그림이 뭉그러져 보이는 경우도 발생한다.
측면 시인성을 개선하기 위하여 하나의 화소를 두 개의 부화소로 분할하고 두 부화소를 용량성 결합시킨 후 한 쪽 부화소에는 직접 전압을 인가하고 다른 쪽 부화소에는 용량성 결합에 의한 전압 하강을 일으켜 두 부화소의 전압을 달리 함으로써 투과율을 다르게 하는 방법이 제시되었다.
그러나 이러한 방법은 두 부화소의 투과율을 원하는 수준으로 정확하게 맞출 수 없고, 특히 색상에 따라 광투과율이 다르므로 각 색상에 대한 전압 배합을 달리 하여야 함에도 불구하고 이를 행할 수 없다. 또한 용량성 결합을 위한 도전체의 추가 등으로 인한 개구율의 저하가 나타나고 용량성 결합에 의한 전압 강하로 인하여 투과율이 감소한다.
본 발명이 이루고자 하는 기술적 과제는 시인성을 개선하면서 두 부화소의 투과율을 원하는 수준으로 맞추고 각 부화소 전극에 크기가 다른 전압을 인가함에 따른 킥백 전압의 불균형을 없애 플리커(flicker)현상이 없는 구조를 제공하고, 동시에 개구율 감소를 줄이는 것이다.
이러한 과제를 해결하기 위하여 본 발명에서는 제1 드레인 전극의 연장부와 중첩되도록 유지 전극과 연결된 게이트 도전체를 깔아 제1 유지 축전기의 유지 용량을 더 크게 하거나 제2 유지 축전기의 유지 용량을 더 작게 하여 저계조 전압이 인가되는 제1 화소 전극의 킥백 전압과 고계조 전압이 인가되는 제2 화소 전극의 킥백 전압의 균형을 맞추고, 동시에 개구율에 손상 없이 유지 축전기를 만들 수 있다.
본 발명의 실시예에 따른 액정 표시 장치는 기판 위에 형성되어 있는 제1 게이트 전극, 상기 기판 위에 형성되어 있으며 상기 제1 게이트 전극과 분리되어 있는 유지 전극, 상기 제1 게이트 전극 및 상기 유지 전극 위에 형성되어 있는 게이트 절연막, 상기 제1 게이트 절연막 위에 형성되어 있는 제1 반도체, 상기 제1 반도체 위에 형성되어 있는 제1 소스 전극, 상기 제1 반도체층 위에 형성되어 있고, 상기 제1 소스 전극과 분리되어 있으며, 상기 게이트 전극과 중첩하는 끝 부분, 상 기 유지 전극과 중첩하며 상기 끝 부분과 떨어져 있는 확장부 및 상기 끝 부분과 상기 확장부를 연결하는 연결부를 포함하는 제1 드레인 전극, 상기 제1 소스 전극 및 제1 드레인 전극 위에 형성되어 있으며 상기 제1 드레인 전극의 확장부를 드러내는 접촉 구멍을 가지는 보호막, 그리고 상기 접촉 구멍을 통하여 제1 드레인 전극에 연결되어 있는 제1 전기장 생성 전극을 포함하며, 상기 유지 전극은 상기 제1 드레인 전극의 확장부와 중첩하는 본체부와 상기 연결부와 중첩하는 연장부를 포함한다.
상기 제1 드레인 전극 확장부의 경계는 상기 유지 전극 본체부의 경계선 안에 위치하고, 상기 유지 전극의 연장부는 상기 유지 전극 일부에서 분기할 수 있다. 상기 유지 전극 연장부의 너비는 상기 제1 드레인 전극 연결부의 너비보다 넓을 수 있다.
상기 보호막 위에 형성되어 있으며 상기 제1 전기장 생성 전극의 전압과 다른 크기의 전압을 가지는 제2 전기장 생성 전극을 더 포함할 수 있고, 상기 제1 전기장 생성 전극과 제2 전기장 생성 전극은 용량성 결합되어 있을 수 있다. 상기 기판 위에 형성되어 있는 제2 게이트 전극, 상기 게이트 절연막 위에 형성되어 있는 제2 반도체, 상기 제2 반도체 위에 형성되어 있는 제2 소스 전극, 그리고 상기 제2 반도체 위에 형성되어 있고 상기 제2 소스 전극과 분리되어 있으며 상기 제2 전기장 생성 전극과 연결되어 있는 제2 드레인 전극을 더 포함하며, 상기 제1 전기장 생성 전극과 상기 제2 전기장 생성 전극은 하나의 영상 정보로부터 얻어진 서로 다른 크기의 데이터 전압을 인가 받을 수 있다. 상기 제2 드레인 전극은 상기 유 지 전극의 본체부와 중첩할 수 있다. 상기 제2 드레인 전극과 상기 유지 전극의 본체부의 중첩 면적은 상기 제1 드레인 전극과 상기 유지 전극의 본체부의 중첩 면적보다 작을 수 있으며, 상기 유지 전극의 본체부에서 상기 제2 드레인 전극과 중첩하는 부분의 너비는 상기 제1 드레인 전극과 중첩하는 부분의 너비보다 작을 수 있다. 상기 유지 전극의 본체부에서 상기 제2 드레인 전극과 중첩하는 부분의 길이는 상기 제1 드레인 전극과 중첩하는 부분의 길이보다 작을 수 있다.
상기 제1 전기장 생성 전극의 전압은 소정 전압에 대하여 상기 제2 전기장 생성 전극의 전압보다 작을 수 있으며, 상기 제1 전기장 생성 전극의 면적은 상기 제2 전기장 생성 전극의 면적보다 클 수 있다.
또 본 발명의 실시예에 따른 액정 표시 장치는 상기 제1 게이트 전극과 연결되어 있는 제2 게이트선, 상기 제2 게이트 전극과 연결되어 있는 제2 게이트선, 상기 제1 및 제2 소스 전극과 연결되어 있는 데이터선을 더 포함할 수 있다.
상기 제1 및 제2 게이트 전극과 연결되어 있는 게이트선, 상기 제1 소스 전극과 연결되어 있는 제1 데이터선, 그리고 상기 제2 소스 전극과 연결되어 있는 제2 데이터선을 더 포함할 수 있다.
또한 본 발명의 실시예에 따른 액정 표시 장치는 행렬 형태로 배열되어 있으며 제1 및 제2 부화소를 포함하는 복수의 화소, 상기 제1 및 제2 부화소에 연결되어 있는 복수의 제1 신호선, 상기 제1 신호선과 교차하며 제1 부화소에 연결되어 있는 제2 신호선, 그리고 상기 제1 신호선과 교차하며 제2 부화소에 연결되어 있는 제3 신호선을 포함하며, 상기 제1 부화소는 상기 제1 및 제2 신호선에 연결되어 있 는 제1 스위칭 소자 및 상기 제1 스위칭 소자에 연결되어 있는 제1 액정 축전기와 제1 유지 축전기를 포함하고, 상기 제2 부화소는 상기 제1 및 제3 신호선에 연결되어 있는 제2 스위칭 소자 및 상기 제2 스위칭 소자에 연결되어 있는 제2 액정 축전기와 제2 유지 축전기를 포함하고, 상기 제1 및 제2 액정 축전기에 인가되는 전압은 하나의 영상 정보로부터 얻어지고, 상기 제1 부화소에는 소정의 전압에 대하여 상기 제2 부화소보다 낮은 전압이 인가되며, 상기 제1 및 제2 부화소에 동일한 전압이 인가될 때 상기 제1 및 제2 부화소의 킥백 전압의 크기를 실질적으로 동일하게 하는 제1 및 제2 유지 축전기의 정전 용량을 각각 제1 및 제2 용량이라 할 때, 상기 제1 유지 축전기의 정전 용량이 상기 제1 용량보다 더 크거나 상기 제2 유지 축전기의 용량이 상기 제2 용량보다 더 작을 수 있다.
상기 제1 스위칭 소자는 제1 게이트 전극과 제1 드레인 전극을 포함하고, 상기 제2 스위칭 소자는 제2 게이트 전극과 제2 드레인 전극을 포함하고, 상기 제1 및 제2 유지 축전기는 상기 제1 및 제2 게이트 전극과 분리되어 있으며, 본체부와 그로부터 분기한 연장부를 포함하는 유지 전극을 공통으로 포함하고, 상기 제1 유지 축전기는 상기 유지 전극과 상기 제1 드레인 전극의 중첩으로 이루어지고, 상기 제2 유지 축전기는 상기 유지 전극과 상기 제2 드레인 전극의 중첩으로 이루어지고, 상기 제1 액정 축전기는 상기 제1 스위칭 소자에 연결되어 있는 제1 부화소 전극을 포함하고, 상기 제2 액정 축전기는 상기 제2 스위칭 소자에 연결되어 있는 제2 부화소 전극을 포함할 수 있다.
상기 제1 드레인 전극은 상기 제1 게이트 전극과 중첩하는 끝 부분, 상기 유 지 전극과 중첩하며 상기 끝 부분과 떨어져 있는 확장부 및 상기 끝 부분과 상기 확장부를 연결하는 연결부를 포함하고, 상기 유지 전극의 본체부는 상기 제1 드레인 전극의 확장부 및 상기 제2 드레인 전극과 중첩하고, 상기 유지 전극의 연장부는 상기 제1 드레인 전극의 연결부와 중첩할 수 있다.
상기 제1 드레인 전극 확장부의 경계는 상기 유지 전극 본체부의 경계선 안에 위치하고, 상기 유지 전극 연장부의 너비는 상기 제1 드레인 전극 연결부의 너비보다 넓을 수 있으며, 상기 유지 전극 본체부에서 상기 제2 드레인 전극과 중첩하는 부분의 너비는 상기 제1 드레인 전극의 확장부와 중첩하는 부분의 너비보다 좁을 수 있다.
상기 제1 부화소 전극의 면적은 상기 제2 부화소 전극의 면적보다 크고, 상기 유지 전극과 상기 제1 드레인 전극이 중첩하는 면적이 상기 유지 전극과 상기 제2 드레인 전극이 중첩하는 면적보다 클 수 있다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함 한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 한 실시예에 따른 액정 표시 장치에 대하여 도 1 내지 도 3을 참고로 하여 상세하게 설명한다.
도 1a 내지 도 1c는 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도이고, 도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이고, 도 3은 본 발명의 한 실시예에 따른 액정 표시 장치의 한 부화소에 대한 등가 회로도이다.
도 1a 내지 도 1c를 참고하면, 본 발명의 한 실시예에 따른 액정 표시 장치는 액정 표시판 조립체(liquid crystal panel assembly)(300)와 이에 연결된 한 쌍 또는 하나의 게이트 구동부(400a, 400b, 400) 및 데이터 구동부(500), 데이터 구동부(500)에 연결된 계조 전압 생성부(800), 그리고 이들을 제어하는 신호 제어부(600)를 포함한다.
액정 표시판 조립체(300)는 등가 회로로 볼 때 복수의 표시 신호선(G1a-Gnb, D1-Dm)과 이에 연결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소(PX)를 포함한다. 반면, 도 3에 도시한 구조로 볼 때, 액정 표시판 조립체(300)는 서로 마주 보는 하부 및 상부 표시판(100, 200)과 둘 사이에 들어 있는 액정층(3)을 포함한다.
표시 신호선(G1a-Gnb, D1-Dm)은 하부 표시판(100)에 구비되어 있으며, 게이트 신호("주사 신호"라고도 함)를 전달하는 복수 쌍의 게이트선(G1a-Gnb)과 데이터 신호를 전달하는 데이터선(D1-Dm)을 포함한다. 게이트선(G1a-Gnb)은 대략 행 방향으로 뻗어 있으며 서로가 거의 평행하고 데이터선(D1-Dm)은 대략 열 방향으로 뻗어 있으며 서로가 거의 평행하다.
도 2에는 표시 신호선과 한 화소(PX)의 등가 회로가 나타나 있는데, 도면 부호 GLa, GLb로 나타낸 한 쌍의 게이트선과 도면 부호 DL로 나타낸 데이터선 이외에도 표시 신호선은 게이트선(GLa, GLb)과 거의 나란하게 뻗은 유지 전극선(SL)을 더 포함한다.
각 화소(PX)는 한 쌍의 부화소(PXa, PXb)를 포함하며, 각 부화소(PXa/PXb)는 게이트선(GLa/GLb) 및 데이터선(DL)에 연결되어 있는 스위칭 소자(Qa/Qb)와 이에 연결된 액정 축전기(liquid crystal capacitor)(CLCa/CLCb), 그리고 스위칭 소자(Qa/Qb) 및 유지 전극선(SL)에 연결되어 있는 유지 축전기(storage capacitor)(CSTa/CSTb)를 포함한다.
도 3을 참고하면, 각 부화소(PXa, PXb)의 스위칭 소자(Q)는 하부 표시판(100)에 구비되어 있는 박막 트랜지스터 등으로 이루어지며, 게이트선(GL)에 연결되어 있는 제어 단자, 데이터선(DL)에 연결되어 있는 입력 단자, 그리고 액정 축전기(CLC) 및 유지 축전기(CST)에 연결되어 있는 출력 단자를 가지는 삼단자 소자이다.
액정 축전기(CLC)는 하부 표시판(100)의 부화소 전극(PE)과 상부 표시판 (200)의 공통 전극(CE)을 두 단자로 하며 두 전극(PE, CE) 사이의 액정층(3)은 유전체로서 기능한다. 부화소 전극(PE)은 스위칭 소자(Q)에 연결되며 공통 전극(CE)은 상부 표시판(200)의 전면에 형성되어 있고 공통 전압(Vcom)을 인가 받는다. 도 3에서와는 달리 공통 전극(CE)이 하부 표시판(100)에 구비되는 경우도 있으며 이때에는 두 전극(PE, CE) 중 적어도 하나가 선형 또는 막대형으로 만들어질 수 있다.
액정 축전기(CLC)의 보조적인 역할을 하는 유지 축전기(CST)는 하부 표시판(100)에 구비된 유지 전극선(SL)과 화소 전극(PE)이 절연체를 사이에 두고 중첩되어 이루어지며 유지 전극선(SL)에는 공통 전압(Vcom) 따위의 정해진 전압이 인가된다. 그러나 유지 축전기(CST)는 부화소 전극(PE)이 절연체를 매개로 바로 위의 전단 게이트선과 중첩되어 이루어질 수 있다.
한편, 색 표시를 구현하기 위해서는 각 화소(PX)가 기본색(primary color) 중 하나를 고유하게 표시하거나(공간 분할) 각 화소(PX)가 시간에 따라 번갈아 기본색을 표시하게(시간 분할) 하여 이들 삼원색의 공간적, 시간적 합으로 원하는 색상이 인식되도록 한다. 기본색의 예로는 적색, 녹색 및 청색의 삼원색을 들 수 있다. 도 3은 공간 분할의 한 예로서 각 화소(PX)가 상부 표시판(200)의 영역에 기본색 중 하나를 나타내는 색필터(CF)를 구비함을 보여주고 있다. 도 3과는 달리 색필터(CF)는 하부 표시판(100)의 부화소 전극(PE) 위 또는 아래에 형성할 수도 있다.
도 1a 내지 도 1c를 참고하면, 게이트 구동부(400a, 400b, 400)는 게이트선 (G1a-Gnb)에 연결되어 외부로부터의 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 조합으로 이루어진 게이트 신호를 게이트선(G1a-Gnb)에 인가한다. 도 1a에서는 한 쌍의 게이트 구동부(400a, 400b)가 각각 액정 표시판 조립체(300)의 좌우에 위치하며 홀수 번째 및 짝수 번째 게이트선(G1a-Gnb)에 각각 연결되며, 도 1b 및 도 1c에 도시한 하나의 게이트 구동부(400)는 액정 표시판 조립체(300)의 한 쪽에 위치하며 모든 게이트선(G1a-Gnb)에 연결되어 있는데, 도 1c의 경우 게이트 구동부(400) 내에 두 개의 구동 회로(401, 402)가 내장되어 있어 각각 홀수 번째 및 짝수 번째 게이트선(G1a-Gnb)에 연결된다.
계조 전압 생성부(gray voltage generator)(800)는 화소(PX)의 투과율과 관련된 두 개의 계조 전압 집합(또는 기준 계조 전압 집합)을 생성한다. 두 개의 계조 전압 집합은 하나의 화소(PX)를 이루는 두 부화소(PXa, PXb)에 독립적으로 제공될 것으로서, 각 계조 전압 집합은 공통 전압(Vcom)에 대하여 양의 값을 가지는 것과 음의 값을 가지는 것을 포함한다. 그러나 두 개의 (기준) 계조 전압 집합 대신 하나의 (기준) 계조 전압 집합만을 생성할 수도 있다.
데이터 구동부(500)는 액정 표시판 조립체(300)의 데이터선(D1-Dm)에 연결되어 계조 전압 생성부(800)로부터의 두 개의 계조 전압 집합 중 하나를 선택하고 선택된 계조 전압 집합에 속하는 하나의 계조 전압을 데이터 전압으로서 화소(PX)에 인가한다. 그러나 계조 전압 생성부(800)가 모든 계조에 대한 전압을 모두 제공하 는 것이 아니라 기준 계조 전압만을 제공하는 경우에, 데이터 구동부(500)는 기준 계조 전압을 분압하여 전체 계조에 대한 계조 전압을 생성하고 이 중에서 데이터 전압을 선택한다.
게이트 구동부(400, 400a, 400b) 또는 데이터 구동부(500)는 하나 이상의 구동 집적 회로 칩의 형태로 액정 표시판 조립체(300) 위에 직접 장착되거나, 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되어 TCP(tape carrier package)의 형태로 액정 표시판 조립체(300)에 부착될 수도 있다. 이와는 달리, 게이트 구동부(400, 400a, 400b) 또는 데이터 구동부(500)가 액정 표시판 조립체(300)에 집적될 수도 있다.
신호 제어부(600)는 게이트 구동부(400) 및 데이터 구동부(500) 등의 동작을 제어한다.
그러면 이러한 액정 표시판 조립체의 구조에 대하여 도 4 내지 도 7b를 참고하여 상세하게 설명한다.
도 4는 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 5는 본 발명의 한 실시예에 따른 공통 전극 표시판의 배치도이고, 도 6은 도 4 및 도 5의 두 표시판을 포함하는 액정 표시판 조립체의 배치도이고, 도 7a 및 도 7b는 각각 도 6의 액정 표시판 조립체를 VIIa-VIIa 선 및 VIIb-VIIb'-VIIb＂ 선을 따라 잘라 도시한 단면도이다.
도 4 내지 도 7b를 참고하면, 본 발명의 한 실시예에 따른 액정 표시판 조립체는 박막 트랜지스터 표시판(100), 공통 전극 표시판(200), 이들 두 표시판(100, 200) 사이에 들어 있는 액정층(3)을 포함한다.
먼저, 도 4, 도 6, 도 7a 및 도 7b를 참고로 하여 박막 트랜지스터 표시판(100)에 대하여 상세하게 설명한다.
투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 복수 쌍의 제1 및 제2 게이트선(gate line)(121a, 121b)과 복수의 유지 전극선(storage electrode lines)(131)을 포함하는 복수의 게이트 도전체가 형성되어 있다.
제1 및 제2 게이트선(121a, 121b)은 게이트 신호를 전달하고 주로 가로 방향으로 뻗으며, 각각 위쪽 및 아래쪽에 위치한다.
제1 게이트선(121a, 121b)은 아래로 돌출한 복수의 제1 게이트 전극(gate electrode)(124a)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓으며 각각 왼쪽에 배치되어 있는 끝 부분(129a)을 포함한다.
제2 게이트선(121b)은 위로 돌출한 복수의 제2 게이트 전극(124b)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓으며 왼쪽에 배치되어 있는 끝 부분(129a, 129b)을 포함한다.
그러나 이들 끝 부분(129a, 129b)은 둘 다 오른 쪽에 배치될 수도 있고, 서로 다른 쪽에 배치될 수도 있다. 게이트 신호를 생성하는 게이트 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 게이트 구동 회로가 기판(110) 위에 집적되어 있는 경우 게이트선(121a, 121b)이 연장되어 이와 직접 연결될 수 있다.
유지 전극선(131)은 소정의 전압을 인가 받으며, 주로 가로 방향으로 뻗어 있다. 각 유지 전극선(131)은 제1 및 제2 게이트선(121a, 121b) 사이에 위치하고, 제2 게이트선(121b)보다 제1 게이트선(121a)에 약간 더 가까우며, 인접한 두 개의 제2 게이트선(121b)과 거의 동일한 거리를 두고 있다. 각 유지 전극선(131)은 아래 위로 확장된 유지 전극(storage electrode)(137)과 유지 전극(137)에서 위로 길게 뻗은 막대형 연장부(139)를 포함한다. 유지 전극(137)은 대략 직사각형이고 유지 전극선(131)에 대칭이며, 연장부(139)는 제1 게이트 전극(124a)의 오른쪽 부근까지 뻗어 있다. 그러나 유지 전극(137)과 연장부(139)를 비롯한 유지 전극선(131)의 모양 및 배치는 여러 형태로 변형될 수 있다.
게이트 도전체(121a, 121b, 131)는 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다. 그러나 이들은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다. 이 중 한 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 비저항(resistivity)이 낮은 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 만들어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 탄탈륨, 티타늄 등으로 만들어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 (합금) 상부 막 및 알루미늄 (합금) 하부막과 몰리브덴 (합금) 상부막을 들 수 있다. 그러나 게이트 도전체(121a, 121b, 131)는 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
게이트 도전체(121a, 121b, 131)의 측면은 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30° 내지 약 80°인 것이 바람직하다.
게이트 도전체(121a, 121b, 131) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 따위로 만들어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 또는 다결정 규소(polysilicon) 등으로 만들어진 복수의 섬형 반도체(154a, 154b, 156a, 157a)가 형성되어 있다. 반도체(154a, 154b)는 각각 게이트 전극(124a, 124b) 위에 위치한다. 반도체(156a, 157a)는 게이트선(121a, 121b), 유지 전극선(131), 유지 전극(137) 및 연장부(139)의 경계를 덮는다.
반도체(154a, 154b, 156a) 위에는 복수의 섬형 저항성 접촉 부재(ohmic contact)(163a, 163b, 165a, 165b, 166a)가 형성되어 있으며 반도체(157a) 위에도 섬형 저항성 접촉 부재(도시하지 않음)가 형성되어 있다. 저항성 접촉 부재(163a, 163b, 165a, 165b, 166a)는 인 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다. 저항성 접촉 부재(163a, 165a)와 저항성 접촉 부재(163b, 165b)는 각각 쌍을 이루어 반도체(154a, 154b) 위에 배치되어 있다.
반도체(154a, 154b, 156a, 157a)와 저항성 접촉 부재(163a, 163b, 165a, 165b, 166a)의 측면 역시 기판(110) 면에 대하여 경사져 있으며 경사각은 30° 내지 80° 정도이다.
저항성 접촉 부재(163a, 163b, 165a, 165b, 166a) 및 게이트 절연막(140) 위에는 복수의 데이터선(data line)(171)과 복수 쌍의 제1 및 제2 드레인 전극(drain electrode)(175a, 175b)을 포함하는 데이터 도전체가 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121a, 121b) 및 유지 전극선(131)과 교차한다. 각 데이터선(171)은 제1 및 제2 게이트 전극(124a, 124b)을 향하여 뻗은 복수의 제1 및 제2 소스 전극(source electrode)(173a, 173b)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(179)을 포함한다. 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 데이터 구동 회로가 기판(110) 위에 집적되어 있는 경우, 데이터선(171)이 연장되어 이와 직접 연결될 수 있다.
제1 및 제2 드레인 전극(175a, 175b)은 서로 분리되어 있고 데이터선(171)과도 분리되어 있다.
제1 드레인 전극(175a)은 제1 게이트 전극(124a)을 중심으로 제1 소스 전극(173a)과 마주하는 막대형 끝 부분(176a), 막대형 끝 부분(176a)의 반대 쪽 끝에 있는 넓은 직사각형 모양의 확장부(177a), 그리고 확장부(177a)와 끝 부분(176a)을 연결하는 선형 연결부(176aa)를 포함한다. 확장부(177a)는 유지 전극(137)과 중첩하며, 막대형 끝 부분(176a)은 제1 게이트 전극(124a)과 중첩하며 C자형으로 구부러진 제1 소스 전극(173a)으로 일부 둘러싸여 있다. 제1 드레인 전극(175a)의 연결부(176aa)는 대부분 연장부(139) 위에 위치하며 연장부(139)와 나란하게 뻗어 있고 연장부(139)의 세로 경계선 안에 위치한다.
이와 마찬가지로, 제2 드레인 전극(175b)은 제2 게이트 전극(124b)을 중심으로 제2 소스 전극(173b)과 마주하는 막대형 끝 부분(176b), 막대형 끝 부분(176b)의 반대 쪽 끝에 있는 넓은 직사각형 모양의 확장부(177b), 그리고 확장부(177b)와 끝 부분(176b)을 연결하는 선형 연결부(176bb)를 포함한다. 확장부(177b)는 유지 전극(137)과 중첩하며, 막대형 끝 부분(176b)은 제2 게이트 전극(124b)과 중첩하며 C자형으로 구부러진 제2 소스 전극(173b)으로 일부 둘러싸여 있다. 제2 드레인 전극(175b) 확장부(177b)의 면적은 제1 드레인 전극 확장부(177b)의 면적보다 작다.
이와 같이 제1 드레인 전극(175a)의 연결부(176aa) 아래에 연장부(139)를 두어 유지 용량을 늘릴 수 있으므로, 유지 전극(137)의 면적을 작게 하여 개구율을 높일 수 있다.
제1/제2 게이트 전극(124a, 124b), 제1/제2 소스 전극(173a, 173b) 및 제1/제2 드레인 전극(175a, 175b)은 제1/제2 반도체(154a, 154b)와 함께 제1/제2 박막 트랜지스터(thin film transistor, TFT)(Qa/Qb)를 이루며, 제1/제2 박막 트랜지스터(Qa/Qb)의 채널(channel)은 제1/제2 소스 전극(173a, 173b)과 제1/제2 드레인 전 극(175a, 175b) 사이의 제1/제2 반도체(154a, 154b)에 형성된다.
데이터 도전체(171, 175a, 175b)는 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금으로 만들어지는 것이 바람직하며, 내화성 금속막(도시하지 않음)과 저저항 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 다중막 구조의 예로는 크롬 또는 몰리브덴 (합금) 하부막과 알루미늄 (합금) 상부막의 이중막, 몰리브덴 (합금) 하부막과 알루미늄 (합금) 중간막과 몰리브덴 (합금) 상부막의 삼중막을 들 수 있다. 그러나 데이터 도전체(171, 175a, 175b)는 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
데이터 도전체(171, 175a, 175b) 또한 그 측면이 기판(110) 면에 대하여 30° 내지 80° 정도의 경사각으로 기울어진 것이 바람직하다.
저항성 접촉 부재(163a, 163b, 165a, 165b, 166a)는 그 아래의 반도체(154a, 154b)와 그 위의 데이터 도전체(171, 175a, 175b) 사이에만 존재하며 이들 사이의 접촉 저항을 낮추어 준다. 게이트선(121a, 121b) 및 유지 전극선(131) 위에 위치한 반도체(156a, 157a)는 표면의 프로파일을 부드럽게 하여 데이터선(171) 및 드레인 전극(175a, 175b)의 단선을 방지한다. 섬형 반도체(154a, 154b)에는 소스 전극(173a, 173b)과 드레인 전극(175a, 175b) 사이를 비롯하여 데이터 도전체(171, 175a, 175b)로 가리지 않고 노출된 부분이 있다.
데이터 도전체(171, 175a, 175b) 및 노출된 반도체(154a, 154b) 위에는 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 무기 절연물 또는 유기 절연물 따위로 만들어지며 표면이 평탄할 수 있다. 무기 절연물의 예로는 질화규소와 산화규소를 들 수 있다. 유기 절연물은 감광성(photosensitivity)을 가질 수 있으며 그 유전 상수(dielectric constant)는 약 4.0 이하인 것이 바람직하다. 그러나 보호막(180)은 유기막의 우수한 절연 특성을 살리면서도 노출된 반도체(154a, 154b) 부분에 해가 가지 않도록 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.
보호막(180)에는 데이터선(171)의 끝 부분(179) 및 제1 및 제2 드레인 전극(175a, 175b)의 확장부(177a, 177b)를 각각 드러내는 복수의 접촉 구멍(contact hole)(182, 185a, 185b)이 형성되어 있으며, 보호막(180)과 게이트 절연막(140)에는 게이트선(121a, 121b)의 끝 부분(129a, 129b)을 드러내는 복수의 접촉 구멍(181a, 181b)이 형성되어 있다.
보호막(180) 위에는 제1 및 제2 부화소 전극(sub pixel electrode)(191a, 191b)을 포함하는 복수의 화소 전극(pixel electrode)(191), 차폐 전극(shielding electrode)(88) 및 복수의 접촉 보조 부재(contact assistant)(81a, 81b, 82)가 형성되어 있다. 이들은 ITO 또는 IZO 등의 투명한 도전 물질이나 알루미늄, 은, 크롬 또는 그 합금 등의 반사성 금속으로 만들어질 수 있다.
각 화소 전극(191)은 네 모퉁이가 모따기되어 있는(chamfered) 대략 사각형 모양이며, 모따기된 빗변은 게이트선(121a, 121b)에 대하여 약 45도의 각도를 이룬다.
각 화소 전극(191)을 이루는 한 쌍의 제1 및 제2 부화소 전극(191a, 191b)은 간극(gap)(92)을 사이에 두고 서로 맞물려 있다. 제2 부화소 전극(191b)은 대략 회전한 등변 사다리꼴로서 밑변이 사다리꼴로 움푹 파여 있으며 대부분이 제1 부화소 전극(191a)으로 둘러싸여 있다. 제1 부화소 전극(191a)은 왼쪽 변에서 서로 연결되어 있는 상부, 하부 및 중앙 사다리꼴부로 이루어져 있다.
제1 부화소 전극(191a)은 상부 사다리꼴부의 윗변 및 하부 사다리꼴부의 아래 변에서 오른쪽 변을 향하여 뻗은 절개부(93a, 93b, 93c, 94a, 94b, 94c)를 가지고 있다. 절개부(93a, 94a)와 절개부(93b, 94b) 사이로 게이트선(121a)이 지나간다. 제1 부화소 전극(191a)의 중앙 사다리꼴부는 제2 부화소 전극(191b)의 움푹 파여 있는 밑변에 끼어 있다. 또 제1 부화소 전극(191a)은 가로부 및 이와 연결된 한 쌍의 사선부를 포함하는 중앙 절개부(91)를 갖는다. 가로부는 제1 부화소 전극(191a)의 가로 중심선을 따라 짧게 뻗으며, 한 쌍의 사선부는 가로부에서 제1 부화소 전극(191a)의 왼쪽 변을 향하여 뻗어 있으며 유지 전극선(131)에 대하여 약 45도의 각도를 이루고 있다. 제1 부화소 전극(191a)과 제2 부화소 전극(191b) 사이의 간극(92)은 게이트선(121a, 121b)과 약 45도를 이루는 두 쌍의 상부 및 하부 사선부와 세 개의 세로부를 포함한다. 이하에서는 설명의 편의를 위하여 간극(92)도 절개부라고 표현한다. 절개부(91-94c)는 유지 전극선(131)에 대하여 거의 반전 대칭(inversion symmetry)을 이루고 있으며, 이들은 게이트선(121a, 121b)에 대하여 약 45도의 각도를 이루며 서로 수직하게 뻗어 있다. 화소 전극(191)은 이들 절개부(91-94c)에 의하여 복수의 영역(partition)으로 분할된다.
따라서, 화소 전극(191)을 가로 방향으로 이등분하는 유지 전극선(131)을 중 심으로 한 상반부와 하반부는 절개부(91-94c)에 의하여 각각 여섯 개의 영역으로 나누어진다.
이때, 영역의 수효 또는 절개부의 수효는 화소 전극(191)의 크기, 화소 전극(191)의 가로변과 세로 변의 길이 비, 액정층(3)의 종류나 특성 등 설계 요소에 따라서 달라질 수 있다.
제1 및 제2 부화소 전극(191a, 191b)은 각각 접촉 구멍(185a, 185b)을 통하여 제1및 제2 드레인 전극(175a, 175b)과 연결되어 있으며, 제1 및 제2 드레인 전극(175a, 175b))으로부터 데이터 전압을 인가 받는다. 한 쌍의 부화소 전극(191a, 191b)에는 하나의 입력 영상 신호에 대하여 미리 설정되어 있는 서로 다른 데이터 전압이 인가되는데, 그 크기는 부화소 전극(191a, 191b)의 크기 및 모양에 따라 설정될 수 있다. 또한 부화소 전극(191a, 191b)의 면적은 서로 다를 수 있다. 한 예로 제2 부화소 전극(191b)은 제1 부화소 전극(191a)에 비하여 높은 전압을 인가 받으며, 제1 부화소 전극(191a)보다 면적이 작다.
데이터 전압이 인가된 부화소 전극(191a, 191b)과 공통 전압(common voltage)을 인가 받는 공통 전극(270)은 제1 및 제2 액정 축전기(CLCa, CLCb)를 이루어 박막 트랜지스터(Qa, Qb)가 턴 오프된 후에도 인가된 전압을 유지한다. 각 액정 축전기(CLCa, CLCb)는 액정층(3) 부분을 유전체로서 포함한다.
제1 및 제2 부화소 전극(191a, 191b) 및 이와 전기적으로 연결된 전극(177a, 177b)은 유지 전극(137) 및 연장부(139)을 비롯한 유지 전극선(131)과 중첩하여 액 정 축전기(CLCa, CLCb)의 전압 유지 능력을 강화하는 유지 축전기(CSTa, CSTb)를 이룬다.
차폐 전극(88)은 데이터선(171)을 따라 뻗어 있는 세로부와 제2 게이트선(121b)을 따라 뻗어 있는 가로부를 포함하고 있는데, 세로부는 데이터선(171)을 완전히 덮고 있으며, 가로부는 게이트선(121b)의 경계선 안쪽에 위치한다.
차폐 전극(88)은 공통 전압(Vcom)을 인가 받으며 데이터선(171)과 화소 전극(191) 사이 및 데이터선(171)과 공통 전극(270) 사이에서 형성되는 전계를 차단하여 화소 전극(191)의 전압 왜곡 및 데이터선(171)이 전달하는 데이터 전압의 신호 지연이 줄어든다. 그러나 필요에 따라 이러한 차폐 전극(88)은 생략될 수도 있다.
접촉 보조 부재(81a, 81b, 82)는 각각 접촉 구멍(181a, 181b, 182)을 통하여 게이트선(121a, 121b)의 끝 부분(129a, 129b) 및 데이터선(171)의 끝 부분(179)과 연결된다. 접촉 보조 부재(81a, 81b, 82)는 게이트선(121a, 121b)의 끝 부분(129a, 129b) 및 데이터선(171)의 끝 부분(179)과 외부 장치와의 접착성을 보완하고 이들을 보호한다.
다음, 도 5 내지 도 7b를 참고로 하여, 공통 전극 표시판(200)에 대하여 설명한다.
투명한 유리 또는 플라스틱 등으로 만들어진 절연 기판(210) 위에 차광 부재(light blocking member)(220)가 형성되어 있다. 차광 부재(220)는 블랙 매트릭스라고도 하며 빛샘을 막아준다. 차광 부재(220)는 화소 전극(191)과 마주보며 화소 전극(191)과 거의 동일한 모양을 가지는 복수의 개구부(225)를 가지고 있다. 이와는 달리 차광 부재(220)는 데이터선(171)에 대응하는 부분과 박막 트랜지스터(Qa, Qb)에 대응하는 부분으로 이루어질 수도 있다. 그러나 차광 부재(220)는 화소 전극(191)과 박막 트랜지스터(Qa, Qb) 부근에서의 빛샘을 차단하기 위하여 다양한 모양을 가질 수 있다.
기판(210) 위에는 또한 복수의 색필터(230)가 형성되어 있으며 차광 부재(230)로 둘러싸인 영역 내에 대부분 위치한다. 색필터(230)는 화소 전극(191)을 따라서 세로 방향으로 길게 뻗을 수 있다. 색필터(230)는 적색, 녹색 및 청색 등의 기본색(primary color) 중 하나를 표시할 수 있다.
색필터(230) 및 차광 부재(220) 위에는 덮개막(overcoat)(250)이 형성되어 있다. 덮개막(250)은 (유기) 절연물로 만들어질 수 있으며, 색필터(230)가 노출되는 것을 방지하고 평탄면을 제공한다.
덮개막(250) 위에는 공통 전극(270)이 형성되어 있다. 공통 전극(270)은 ITO, IZO 등의 투명한 도전체 따위로 만들어지며 복수의 절개부(71, 72, 73, 74a, 74b, 75a, 75b, 76a, 76b) 집합을 가진다.
하나의 절개부(71-76b) 집합은 하나의 화소 전극(191)과 마주 보며 중앙 절개부(71, 72, 73), 상부 절개부(74a, 75a, 76a) 및 하부 절개부(74b, 75b, 76b)를 포함한다. 절개부(71-76b) 각각은 화소 전극(191)의 인접 절개부(91-94c) 사이 또는 절개부(91, 94a, 94b, 94c)와 화소 전극(191)의 모따기된 빗변 또는 왼쪽 변 사이에 배치되어 있다. 또한, 각 절개부(71-76b)는 절개부(91-94c)와 평행하게 뻗은 적어도 하나의 사선부를 포함한다.
상부 및 하부 절개부(74a-76b) 각각은 사선부와 가로부 및 세로부를 포함한다. 사선부는 대략 화소 전극(191)의 오른쪽 변에서 위쪽 또는 아래쪽 변으로 화소 전극(191)의 상부 또는 하부 절개부(93a-94c)와 거의 나란하게 뻗는다. 가로부 및 세로부는 사선부의 각 끝에서부터 화소 전극(191)의 변을 따라 변과 중첩하면서 뻗으며 사선부와 둔각을 이룬다.
중앙 절개부(71, 72)는 중앙 가로부, 한 쌍의 사선부 및 한 쌍의 종단 세로부를 포함한다. 중앙 가로부는 대략 화소 전극(191)의 가로 중심선을 따라 짧게 뻗으며, 한 쌍의 사선부는 중앙 가로부의 끝에서 화소 전극(191)의 왼쪽 변을 향하여 각각 하부 및 상부 절개부(74a-76b)와 거의 나란하게 뻗는다. 종단 세로부는 사선부의 각 끝에서부터 화소 전극(191)의 왼쪽 변을 따라 중첩하면서 뻗으며 사선부와 둔각을 이룬다.
절개부(73-76b)의 사선부에는 삼각형 모양의 노치(notch)가 형성되어 있다. 이러한 노치는 사각형, 사다리꼴 또는 반원형의 모양을 가질 수도 있으며, 볼록하게 또는 오목하게 만들 수도 있다. 이러한 노치는 절개부(71-76b)에 대응하는 영역 경계에 위치하는 액정 분자(3)의 배열 방향을 결정해준다.
절개부(71-76b)의 수효 및 방향 또한 설계 요소에 따라 달라질 수 있으며, 차광 부재(220)가 절개부(71~76b)와 중첩하여 절개부(71-76b) 부근의 빛샘을 차단할 수 있다.
표시판(100, 200)의 안쪽 면에는 배향막(alignment layer)(11, 21)이 도포되 어 있으며 이들은 수직 배향막일 수 있다.
표시판(100, 200)의 바깥쪽 면에는 편광자(polarizer)(12, 22)가 구비되어 있는데, 두 편광자(12, 22)의 편광축은 직교하며 이중 한 편광축은 게이트선(121a, 121b)에 대하여 나란한 것이 바람직하다. 반사형 액정 표시 장치의 경우에는 두 개의 편광자(12, 22) 중 하나가 생략될 수 있다.
본 실시예에 따른 액정 표시 장치는 액정층(3)의 지연값을 보상하기 위한 위상 지연막(retardation film)(도시하지 않음)을 더 포함할 수 있다. 위상 지연막은 복굴절성(birefringence)을 가지며 액정층(3)의 위상 지연을 역으로 보상한다.
액정층(3)은 음의 유전율 이방성을 가지며, 액정층(3)의 액정 분자는 전기장이 없는 상태에서 그 장축이 두 표시판(100, 200)의 표면에 대하여 수직을 이루도록 배향되어 있다. 따라서 입사광은 직교 편광자(12, 22)를 통과하지 못하고 차단된다.
공통 전극(270)에 공통 전압을 인가하고 화소 전극(191)에 데이터 전압을 인가하여 제1 또는 제2 액정 축전기(CLCa, CLCb)의 양단에 전위차가 생기면 표시판(100, 200)의 면에 거의 수직인 전기장이 액정층(3)에 생성된다. [앞으로 화소 전극(190) 및 공통 전극(270)을 아울러 "전기장 생성 전극(field generating electrode)"라 한다.] 그러면 액정층(3)의 액정 분자들은 전기장에 응답하여 그 장축이 전기장의 방향에 수직을 이루도록 기울어지며, 액정 분자가 기울어진 정도에 따라 액정층(3)에 입사된 빛의 편광의 변화 정도가 달라진다. 이러한 편광의 변화는 편광자(12, 22)에 의하여 투과율 변화로 나타나며 이를 통하여 액정 표시 장치는 영상을 표시한다.
액정 분자가 기울어지는 각도는 전기장의 세기에 따라 달라지는데, 제1 부화소 전극에는 낮은 전압이 인가되고 제2 부화소 전극에는 높은 전압이 인가되면 제1 액정 축전기(CLCa)의 전압(Va)이 제2 액정 축전기(CLCb)의 전압(Vb)보다 크므로 제1 부화소(Xa)와 제2 부화소(Xb)에서 액정 분자들이 기울어진 각도가 다르고 이에 따라 두 부화소(Xa, Xb)의 휘도가 다르다. 따라서 제1 액정 축전기(CLCa)의 전압(Va)과 제2 액정 축전기(CLCb)의 전압(Vb)을 적절하게 맞추면 측면에서 바라보는 영상이 정면에서 바라보는 영상에 최대한 가깝게 할 수 있으며 이렇게 함으로써 측면 시인성을 향상할 수 있다.
액정 분자들이 기울어지는 방향은 전기장 생성 전극(191, 270)의 절개부(71-76b, 91-94c)와 화소 전극(191)의 빗변이 전기장을 왜곡하여 만들어내는 수평 성분에 의하여 결정되며, 이러한 전기장의 수평 성분은 절개부(71-76b, 91-94c)의 변과 화소 전극(191)의 변에 수직이다.
도 6을 참고하면, 하나의 절개부 집합(71-76b, 91-94c)은 화소 전극(191)을 각각 두 개의 경사진 주 변(major edge)을 가지는 복수의 부영역(sub-area)으로 나누며, 각 부영역의 액정 분자들의 경사 방향은 전기장의 수평 성분에 의하여 결정되는 방향으로 결정되는데 기울어지는 방향은 대략 네 방향이다. 이와 같이 액정 분자가 기울어지는 방향을 다양하게 하면 액정 표시 장치의 기준 시야각이 커진다.
액정 분자들의 경사 방향을 결정하기 위한 절개부(71-76b, 91-94c)의 모양과 배치는 바뀔 수 있으며, 적어도 하나의 절개부(71-76b, 91-94c)는 돌기(protrusion)(도시하지 않음)나 함몰부(depression)(도시하지 않음)로 대체할 수 있다. 돌기는 유기물 또는 무기물로 만들어질 수 있고 전기장 생성 전극(191, 270)의 위 또는 아래에 배치될 수 있다.
그러면 이렇나 액정 표시 장치의 표시 동작에 대하여 도 1a 내지 도 2를 참고하여 상세하게 설명한다.
신호 제어부(600)는 외부의 그래픽 제어기(도시하지 않음)로부터 입력 영상 신호(R, G, B) 및 이의 표시를 제어하는 입력 제어 신호, 예를 들면 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync), 메인 클록(MCLK), 데이터 인에이블 신호(DE) 등을 제공받는다. 신호 제어부(600)는 입력 영상 신호(R, G, B)와 입력 제어 신호를 기초로 영상 신호(R, G, B)를 액정 표시판 조립체(300)의 동작 조건에 맞게 적절히 처리하고 게이트 제어 신호(CONT1) 및 데이터 제어 신호(CONT2) 등을 생성한 후, 게이트 제어 신호(CONT1)를 게이트 구동부(400)로 내보내고 데이터 제어 신호(CONT2)와 처리한 영상 신호(DAT)는 데이터 구동부(500)로 내보낸다.
게이트 제어 신호(CONT1)는 게이트 온 전압(Von)의 주사 시작을 지시하는 주사 시작 신호(STV)와 게이트 온 전압(Von)의 출력을 제어하는 적어도 하나의 클록 신호 등을 포함한다.
데이터 제어 신호(CONT2)는 한 화소행의 데이터 전송을 알리는 수평 동기 시 작 신호(STH)와 데이터선(D1-Dm)에 해당 데이터 전압을 인가하라는 로드 신호(LOAD) 및 데이터 클록 신호(HCLK)를 포함한다. 데이터 제어 신호(CONT2)는 또한 공통 전압(Vcom)에 대한 데이터 전압의 극성(이하 "공통 전압에 대한 데이터 전압의 극성"을 줄여 "데이터 전압의 극성"이라 함)을 반전시키는 반전 신호(RVS)를 포함할 수 있다.
신호 제어부(600)로부터의 데이터 제어 신호(CONT2)에 따라, 데이터 구동부(500)는 한 묶음의 부화소(PXa, PXb)에 대한 영상 데이터(DAT)를 수신하고, 계조 전압 생성부(800)로부터의 두 개의 계조 전압 집합 중 한 집합을 선택하고, 선택한 계조 전압 집합 중에서 각 영상 데이터(DAT)에 대응하는 계조 전압을 선택함으로써 영상 데이터(DAT)를 해당 데이터 전압으로 변환한 후, 이를 해당 데이터선(D1-Dm)에 인가한다.
이와는 달리 데이터 구동부(500)가 아니라 별개로 구비된 외부의 선택 회로(도시하지 않음)에서 두 개의 계조 전압 집합 중 어느 하나를 선택하여 데이터 구동부(500)로 전달하거나, 계조 전압 생성부(800)는 값이 변화하는 기준 전압을 제공하고 데이터 구동부(500)는 이를 분압하여 스스로 계조 전압을 만들어 낼 수도 있다.
게이트 구동부(400)는 신호 제어부(600)로부터의 게이트 제어 신호(CONT1)에 따라 게이트 온 전압(Von)을 게이트선(G1a-Gnb)에 인가하여 이 게이트선(G1a-Gnb)에 연결된 스위칭 소자(Qa, Qb)를 턴 온시키며, 이에 따라 데이터선(D1-Dm)에 인가된 데이터 전압이 턴 온된 스위칭 소자(Qa, Qb)를 통하여 해당 부화소(PXa, PXb)에 인가된다.
부화소(PXa, PXb)에 인가된 데이터 전압과 공통 전압(Vcom)의 차이는 액정 축전기(CLC)의 충전 전압, 즉 화소 전압으로서 나타난다. 액정 분자들은 화소 전압의 크기에 따라 그 배열을 달리하며, 이에 따라 액정층(3)을 통과하는 빛의 편광이 변화한다. 이러한 편광의 변화는 표시판(100, 200)에 부착된 편광자(도시하지 않음)에 의하여 빛의 투과율 변화로 나타난다.
앞서 설명한 두 개의 계조 전압 집합은 서로 다른 감마 곡선을 표시하며 이들이 한 화소(PX)의 두 부화소(PXa, PXb)에 인가되므로 한 화소(PX)의 감마 곡선은 이들을 합성한 곡선이 된다. 두 계조 전압 집합을 결정할 때에는 합성 감마 곡선이 정면에서의 기준 감마 곡선에 가깝게 되도록 하는데, 예를 들면 정면에서의 합성 감마 곡선은 가장 적합하도록 정해진 정면에서의 기준 감마 곡선과 일치하도록 하고 측면에서의 합성 감마 곡선은 정면에서의 기준 감마 곡선과 가장 가깝게 되도록 한다. 이와 같이 함으로써 측면 시인성이 향상될 수 있다.
또한 앞서 설명한 바와 같이 높은 전압을 인가 받는 제2 부화소 전극(191b)의 면적을 제1 부화소 전극(191a)의 면적보다 작게 함으로써 측면 감마 곡선의 왜곡을 작게 할 수 있다. 특히 제1 및 제2 부화소 전극(191a, 191b)의 면적비가 대략 2:1인 경우에 측면 감마 곡선이 정면 감마 곡선에 더욱 가깝게 되어 측면 시인성이 더욱 좋아진다.
1/2 수평 주기(또는 "1/2 H")[수평 동기 신호(Hsync)의 반 주기]를 단위로 하여 데이터 구동부(500)와 게이트 구동부(400)는 동일한 동작을 반복한다. 이러한 방식으로, 한 프레임(frame) 동안 모든 게이트선(G1a-Gnb)에 대하여 차례로 게이트 온 전압(Von)을 인가하여 모든 화소에 데이터 전압을 인가한다. 한 프레임이 끝나면 다음 프레임이 시작되고 각 화소에 인가되는 데이터 전압의 극성이 이전 프레임에서의 극성과 반대가 되도록 데이터 구동부(500)에 인가되는 반전 신호(RVS)의 상태가 제어된다("프레임 반전"). 이 때, 한 프레임 내에서도 반전 신호(RSV)의 특성에 따라 한 데이터선을 통하여 흐르는 데이터 전압의 극성이 바뀌거나(보기: 행 반전, 도트 반전), 인접 데이터선을 통하여 동시에 흐르는 데이터 전압의 극성도 서로 다를 수 있다(보기: 열 반전, 도트 반전).
한편, 도 3을 참고하면, 다음 식과 같이 정의되는 킥백 전압(Vk)은 게이트 신호가 게이트 온 전압(Von)에서 게이트 오프 전압(Voff)으로 바뀔 때 스위칭 소자(Q)의 제어 단자와 출력 단자 사이의 기생 용량(Cgd)에 의하여 생성되며 화소 전극(PE)에 인가된 전압을 끌어내린다.
Vk=[Cgd/(CLC+ CST+ Cgd)]×ΔVg
여기서 ΔVg는 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 차전압이다.
본 발명의 실시예에 따른 액정 표시 장치의 제1 및 제2 부화소(PXa, PXb)의 킥백 전압(Vka, Vkb)의 크기는 실질적으로 동일하다.
제1 및 제2 부화소(PXa, PXb)의 액정 축전기(CLCa, CLCb)의 용량은 제1 및 제2 부화소 전극(191a, 191b)의 면적 등에 따라 결정되므로, 제1 및 제2 부화소 전극(191a, 191b)에 실질적으로 동일한 전압이 인가되는 경우, 제1 부화소 전극(191a)이 제2 부화소 전극(191b)보다 면적이 커서 제1 액정 축전기(CLCa)가 제2 액정 축전기(CLCb)보다 용량이 크다. 또한 유지 전극(137)과 중첩하는 제1 드레인 전극(175a)의 확장부(177a)가 제2 드레인 전극(175b)의 확장부(177b)보다 면적이 크다. 그러나 대부분 저계조에서 동작하는 제1 부화소 전극(191a)의 액정 축전기(CLCa)는 액정의 배열에 따른 유전율이 제2 부화소 전극(191b)에서의 유전율에 비해 작아 제1 액정 축전기(CLCa)의 용량 또한 더 작아지고, 대부분 고계조에서 동작하는 제2 부화소 전극(191b)의 액정 축전기(CLCb)의 용량은 더 커지게 된다. 따라서 앞의 식에 의해 유지 축전기(CSTa, CSTb)의 용량을 고정하면 제1 부화소 전극(191a)의 킥백 전압(Vka)이 제2 부화소 전극(191b)의 킥백 전압(Vkb)보다 커지게 된다. 따라서 킥백 전압(Vka, Vkb)의 균형을 맞추기 위해서 제1 및 제2 유지 축전기(CSTa, CSTb)의 값을 조정해야 한다.
제1 유지 축전기(CSTa)의 용량을 키워 킥백 전압(Vka)이 높아지는 것을 막기 위해 제1 드레인 전극(175a)과 중첩하는 유지 전극(139)을 더 형성하거나 제1 드레인 전극(175a)의 확장부(177a) 및 이와 중첩하는 유지 전극(137)의 세로 너비를 더 키운다. 이와 같이 제1 및 제2 부화소(PXa, PXb)의 킥백 전압(Vka, Vkb)의 크기를 실질적으로 동일하게 함으로써 최적 공통 전압(Vcom)을 설정하기가 쉬워지고 킥백 전압(Vka, Vkb)의 균형을 맞출 수 있게 되어 화면이 깜박거리는 플리커(flicker) 현상 등을 방지할 수 있다.
특히 도 4 내지 도 7b에 도시한 바와 같이 제1 드레인 전극(175a)의 연결부(176aa)와 중첩하는 유지 전극(139)의 연장부(139)를 더 두어 유지 축전기(CSTa)를 만들 수 있으므로 유지 전극(137)의 면적을 줄여도 충분한 유지 용량을 확보할 수 있고 동시에 개구율을 증가시킬 수 있다.
이외에도 유지 전극(137)과 중첩되는 제1 및 제2 드레인 전극(175a, 175b)의 면적을 적절히 설정함으로써 킥백 전압(Vka, Vkb)의 크기를 동일하게 할 수 있는 제1 및 제2 유지 축전기(CSTa, CSTb)의 용량을 만들 수 있다. 이에 더하여 제1 및 제2 부화소(PXa, PXb)에 인가되는 게이트 신호를 다르게 할 수도 있다. 한 예로 게이트 온 전압(Von)의 크기를 다르게 하여 ΔVg를 조절함으로써 킥백 전압(Vka, Vkb)의 크기를 동일하게 할 수도 있다.
한편, 공통 전극(270)과 차폐 전극(88)에는 동일한 공통 전압이 인가되므로 둘 사이에는 전기장이 거의 없다. 따라서 공통 전극(270)과 차폐 전극(88) 사이에 위치한 액정 분자들은 초기 수직 배향 상태를 그대로 유지하므로 이 부분에 입사된 빛은 투과되지 못하고 차단된다.
다음, 도 8을 참고로 하여 본 발명의 다른 실시예에 따른 액정 표시판 조립 체에 대하여 상세하게 설명한다.
도 8은 본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이다.
도 8에서 보는 바와 같이, 본 실시예에 따른 박막 트랜지스터 표시판의 층상 구조는 대개 도 4에 도시한 박막 트랜지스터 표시판의 층상 구조와 동일하다.
절연 기판(110) 위에 제1 및 제2 게이트 전극(124a, 124b) 및 끝 부분(129a, 129b)을 포함하는 복수의 제1 및 제2 게이트선(121a, 121b)과 유지 전극(137) 및 연장부(139)를 포함하는 복수의 유지 전극선(131)을 포함하는 게이트 도전체가 형성되어 있고, 그 위에는 게이트 절연막(140)이 형성되어 있다. 게이트 절연막(140) 위에는 복수의 섬형 반도체(154a, 154b, 156a, 157a)가 형성되어 있고, 그 위에는 복수의 섬형 저항성 접촉 부재(도시하지 않음)가 형성되어 있다. 저항성 접촉 부재 및 게이트 절연막(140) 위에는 제1 및 제2 소스 전극(173a, 173b) 및 끝 부분(179)을 가지는 복수의 데이터선(171)과 확장부(177a, 177b), 끝 부분(176a, 176b) 및 연결부(176aa, 176bb)를 가지는 복수의 제1 및 제2 드레인 전극(175a, 175b)을 포함하는 데이터 도전체가 형성되어 있다. 데이터 도전체(171, 175a, 175b) 및 노출된 반도체(154a, 154b) 부분 위에는 보호막(180)이 형성되어 있고, 그 위에는 복수의 화소 전극(191), 복수의 차폐 전극(88) 및 복수의 접촉 보조 부재(81a, 81b, 82)가 형성되어 있다.
그러나 도 4에 도시한 박막 트랜지스터 표시판과 달리, 본 실시예에서는 제2 드레인 전극(175b)의 확장부(177b)와 이와 중첩하는 유지 전극(137)의 오른쪽 부분 이 도 4에서보다 너비가 더 좁아 제2 유지 축전기(CSTb)의 용량이 도 4에서보다 더 작아진다. 따라서 제1 부화소 전극에 낮은 전압이 인가되고 제2 부화소 전극에 높은 전압이 인가될 때 제2 액정 축전기(CLCb)의 용량이 더 커지게 되어 킥백 전압(Vkb)이 킥백 전압(Vka)보다 작아지는 것을 막는다. 이렇게 킥백 전압(Vka, Vkb)의 크기를 실질적으로 동일하게 함으로써 최적 공통 전압(Vcom)을 설정하기가 쉬워지고 킥백 전압(Vka, Vkb)의 균형을 맞출 수 있게 되어 화면이 깜박거리는 플리커 현상 등을 방지하고 동시에 개구율의 손상을 막을 수 있다.
도 4에 도시한 박막 트랜지스터 표시판의 많은 특징들이 도 8에 도시한 박막 트랜지스터 표시판에도 적용될 수 있다.
다음, 본 발명의 다른 실시예에 따른 액정 표시 장치에 대하여 도 9 및 도 10을 참고로 하여 상세하게 설명한다.
도 9는 본 발명의 다른 실시예에 따른 액정 표시 장치의 블록도이고, 도 10은 본 발명의 다른 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.
본 발명의 다른 실시예에 따른 액정 표시 장치는 액정 표시판 조립체(301)와 이에 연결된 게이트 구동부(403) 및 데이터 구동부(501), 데이터 구동부(501)에 연결된 계조 전압 생성부(801), 그리고 이들을 제어하는 신호 제어부(601)를 포함한다.
액정 표시판 조립체(301)는 등가 회로로 볼 때 복수의 표시 신호선(G1-Gn, D1-D2m)과 이에 연결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소(PX)를 포함한다.
표시 신호선(G1-Gn, D1-D2m)은 게이트 신호를 전달하는 복수의 게이트선(G1-Gn)과 데이터 신호를 전달하는 데이터선(D1-D2m)을 포함한다. 게이트선(G1-Gn)은 대략 행 방향으로 뻗어 있으며 서로가 거의 평행하고 데이터선(D1-D2m)은 대략 열 방향으로 뻗어 있으며 서로가 거의 평행하다. 하나의 화소(PX) 양측에 각각 하나의 데이터선(D1-D2m)이 배치되어 있다. 또한 표시 신호선은 게이트선(G1-Gn)과 데이터선(D1-D2m) 이외에도 게이트선(G1-Gn)과 거의 나란하게 뻗은 유지 전극선을 포함할 수 있다.
도 10에는 표시 신호선과 한 화소(PX)의 등가 회로가 나타나 있는데, 도면 부호 GL로 나타낸 게이트선과 도면 부호 DLa, DLb로 나타낸 데이터선 이외에도 표시 신호선은 게이트선(GL)과 거의 나란하게 뻗은 유지 전극선(SL)을 더 포함한다.
각 화소(PX)는 한 쌍의 부화소(PXc, PXd)를 포함하며, 각 부화소(PXc/PXd)는 각각 해당 게이트선(GL) 및 데이터선(DLa/DLb)에 연결되어 있는 스위칭 소자(Qc/Qd)와 이에 연결된 액정 축전기(CLCc/CLCd) 및 유지 축전기(CSTc/CSTd)를 포함한다.
각 부화소(PXc, PXd)는 도 3에 도시한 부화소와 실질적으로 동일하므로 이에 대한 상세한 설명은 생략한다.
계조 전압 생성부(801)는 부화소(PXc, PXd)의 투과율과 관련된 두 벌의 복수 계조 전압을 생성한다. 두 벌 중 한 벌은 공통 전압(Vcom)에 대하여 양의 값을 가지고 다른 한 벌은 음의 값을 가진다.
게이트 구동부(403)는 액정 표시판 조립체(301)의 게이트선(G1-Gn)에 연결되어 외부로부터의 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 조합으로 이루어진 게이트 신호를 게이트선(G1-Gn)에 인가한다.
데이터 구동부(501)는 액정 표시판 조립체(301)의 데이터선(D1-D2m)에 연결되어 계조 전압 생성부(801)로부터의 계조 전압을 선택하여 데이터 신호로서 부화소(PXc, PXd)에 인가한다.
신호 제어부(601)는 게이트 구동부(403) 및 데이터 구동부(501) 등의 동작을 제어한다.
그러면 이러한 액정 표시판 조립체(301)의 구조에 대하여 도 11 및 도 12를 참고하여 상세하게 설명한다.
도 11은 본 발명의 다른 실시예에 따른 액정 표시판 조립체의 배치도이고, 도 12는 도 11의 액정 표시판 조립체를 XII-XII선을 따라 잘라 도시한 단면도이다.
도 11 및 도 12에서 보는 바와 같이, 본 실시예에 따른 액정 표시판 조립체는 박막 트랜지스터 표시판(101), 공통 전극 표시판(201) 및 그 사이의 액정층(3)을 포함한다.
먼저 박막 트랜지스터 표시판(101)에 대하여 상세하게 설명한다.
투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 복수의 게이트선(121)과 복수의 유지 전극선(131a)을 포함하는 복수의 게이트 도전체가 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하고 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 위로 돌출한 제1 및 제2 게이트 전극(124c, 124d)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(129)을 포함한다.
유지 전극선(131a)은 소정의 전압을 인가 받으며 주로 가로 방향으로 뻗어 있다. 각 유지 전극선(131)은 인접한 두 게이트선(121) 사이에 위치하며 두 게이트선(121)으로부터 거의 동일한 거리를 두고 있다. 각 유지 전극선(131)은 아래위로 확장된 유지 전극(137a)과 유지 전극(137a)에서 아래로 갈게 뻗은 막대형 연장부(139a)를 포함한다. 유지 전극(137a)은 대략 직사각형이고 유지 전극선(131a)에 대칭이며, 연장부(139a)는 제1 게이트 전극(124c) 부근까지 뻗어 있다. 그러나 유지 전극(137)을 비롯한 유지 전극선(131)의 모양 및 배치는 여러 형태로 변형될 수 있다.
게이트 도전체(121, 131a) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 따위로 만들어진 게이트 절연막(140)이 형성되어 있다.
게이트 절연막(140) 위에는 수소화 비정질 규소 또는 다결정 규소 등으로 만들어진 복수의 섬형 반도체(154c, 154d, 156b, 157b)가 형성되어 있다. 반도체(154c, 154d)는 각각 게이트 전극(124c, 124d) 위에 위치한다. 반도체(156b, 157b)는 게이트선(121), 유지 전극선(131)의 경계를 덮는다.
반도체(154c, 154d, 156b, 157b) 위에는 복수의 섬형 저항성 접촉 부재(163c, 163d, 165c, 165d, 166b, 167b)가 형성되어 있다. 저항성 접촉 부재(163a-167b)는 인 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다. 저항성 접촉 부재(163c, 165c)와 저항성 접촉 부재(163d, 165d)는 각각 쌍을 이루어 반도체(154c, 154d) 위에 위치하고, 저항성 접촉 부재(166b, 167b)는 각각 반도체(156b, 157b) 위에 위치한다.
게이트 절연막(140) 및 저항성 접촉 부재(163c, 163d, 165c, 165d, 166b, 167b) 위에는 복수의 데이터선(171a, 171b)과 복수 쌍의 제1 및 제2 드레인 전극(175c, 175d)을 포함하는 데이터 도전체가 형성되어 있다.
데이터선(171a, 171b)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121) 및 유지 전극선(131a)과 교차한다. 각 데이터선(171a, 171b)은 제1 및 제2 게이트 전극(124c, 124d)을 향하여 뻗은 복수의 제1 및 제2 소스 전극(173c, 173d)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(179a, 179b)을 포함한다.
제1 및 제2 드레인 전극(175c, 175d)은 서로 분리되어 있고 데이터선(171a, 171b)과도 분리되어 있다. 각 드레인 전극(175c, 175d)은 게이트 전극(124c, 124d)을 중심으로 제1 및 제2 소스 전극(173c, 173d)과 마주 하며, 한 쪽 끝에 면적이 넓은 직사각형 모양의 확장부(177c, 177d), 막대형인 다른 쪽 끝 부분(176c, 176d), 그리고 확장부(177c, 177d)와 끝 부분(176c, 176d)을 연결하는 연결부 (176cc, 176dd)를 포함한다. 각 확장부(177c, 177d)는 유지 전극(137a)과 중첩하며, 막대형 끝 부분(176c, 176d)은 게이트 전극(124c, 124d)과 중첩하며 U자형으로 구부러진 소스 전극(173c, 173d)으로 일부 둘러싸여 있다.
제1 드레인 전극(175c)의 연결부(176cc)는 대부분 연장부(139a) 위에 위치하며 연장부(139a)와 나란하게 뻗어 있고 연장부(139a)의 세로 경계선 안에 위치한다. 제2 드레인 전극(175d)의 확장부(177d)의 면적은 제1 드레인 전극(175c)의 확장부(177c)의 면적보다 작다.
제1/제2 게이트 전극(124c/124d), 제1/제2 소스 전극(173c/173d) 및 제1/제2 드레인 전극(175c/175d)은 반도체(154c/154d)와 함께 제1/제2 박막 트랜지스터(Qc/Qd)를 이루며, 박막 트랜지스터(Qc/Qd)의 채널은 제1/제2 소스 전극(173c/173d)과 제1/제2 드레인 전극(175c/175d) 사이의 반도체(154c/154d)에 형성된다.
저항성 접촉 부재(163c, 163d, 165c, 165d, 166b, 167b)는 그 아래의 반도체(154c, 154d, 156b, 157b)와 그 위의 데이터선(171a, 171b) 및 드레인 전극(175c, 175d) 사이에만 존재하며 이들 사이의 접촉 저항을 낮추어 준다. 섬형 반도체(154c, 154d)에는 소스 전극(173c, 173d)과 드레인 전극(175c, 175d) 사이를 비롯하여 이들로 가리지 않고 노출된 부분이 있다. 반도체(156b, 157b)는 게이트선(121) 및 유지 전극선(131a) 표면의 프로파일을 부드럽게 하여 데이터선(171a, 171b) 및 드레인 전극(175c, 175d)의 단선을 방지한다.
데이터선(171a, 171b), 드레인 전극(175c, 175d) 및 노출된 반도체(154c, 154d) 부분 위에는 보호막(180)이 형성되어 있다.
보호막(180)에는 드레인 전극(175c, 175d)의 확장부(177c, 177d)와 데이터선(171a, 171b)의 끝 부분(179a, 179b)을 각각 드러내는 복수의 접촉 구멍(185c, 185d, 182a, 182b)이 형성되어 있으며, 보호막(180)과 게이트 절연막(140)에는 게이트선(121)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(181)이 형성되어 있다.
보호막(180) 위에는 제1 및 제2 부화소 전극(191a, 191b)을 포함하는 복수의 화소 전극(191), 복수의 차폐 전극(88b) 및 복수의 접촉 보조 부재(81, 82a, 82b)가 형성되어 있다.
하나의 화소 전극(191)을 이루는 한 쌍의 제1 및 제2 부화소 전극(191a, 191b)은 간극(93)을 사이에 두고 서로 맞물려 있으며, 화소 전극(191)의 바깥 경계는 대략 사각형 형태이다. 제2 부화소 전극(191b)은 대략 회전한 등변 사다리꼴로서 밑변이 사다리꼴로 움푹 파여 있으며 대부분이 제1 부화소 전극(191a)으로 둘러싸여 있다. 제1 부화소 전극(191a)은 왼쪽 변에서 서로 연결되어 있는 상부, 하부 및 중앙 사다리꼴부로 이루어져 있다. 제1 부화소 전극(191a)의 중앙 사다리꼴부는 제2 부화소 전극(191b)의 움푹 파여 있는 밑변에 끼워 있다. 제1 부화소 전극(191a)과 제2 부화소 전극(191b) 사이의 간극(93)은 대략 균일한 너비를 가지며 게이트선(121)과 약 45도를 이루는 두 쌍의 상부 및 하부 사선부와 실질적으로 균일한 너비를 가지는 세 개의 세로부를 포함한다. 이하에서는 설명의 편의를 위하여 간극(93)도 절개부라고 표현한다.
제1 부화소 전극(191a)은 상부 사다리꼴부의 윗변 및 하부 사다리꼴부의 아 래쪽 변에서 오른쪽 변을 향하여 뻗은 절개부(96a, 96b, 97a, 97b)를 가지고 있다. 제1 부화소 전극(191a)은 유지 전극선(131a)을 따라 뻗은 절개부(91, 92a)를 가지며, 절개부(91, 92a)는 중앙에서 가로 방향으로 뻗은 가로부와 유지 전극선(131a)에 대하여 약 45도의 각도를 이루는 한 쌍의 빗변을 가지고 있다. 제2 부화소 전극(192b)은 왼쪽 변에서 오른쪽 변을 향하여 뻗은 절개부(94a, 94b)를 가지고 있다. 절개부(91, 92a, 94a, 94b, 96a, 96b, 97a, 97b)는 유지 전극선(131a)에 대하여 거의 반전 대칭을 이루고 있으며, 이들은 게이트선(121)에 대하여 약 45도의 각도를 이루며 서로 수직하게 뻗어 있다. 화소 전극(191)의 상반부 및 하반부는 절개부(91-97b)에 의하여 각각 8개의 영역으로 나누어진다.
제1/제2 부화소 전극(191a/191b)은 접촉 구멍(185c/185d)을 통하여 제1/제2 드레인 전극(175c/175d)과 물리적ㅇ전기적으로 연결되어 제1/제2 드레인 전극(175c/175d)으로부터 데이터 전압을 인가 받는다. 한 쌍의 부화소 전극(191a, 191b)에는 하나의 입력 영상 신호에 대하여 미리 설정되어 있는 서로 다른 데이터 전압이 인가되는데, 그 크기는 부화소 전극(191a, 191b)의 크기 및 모양에 따라 설정될 수 있다. 또한 부화소 전극(191a, 191b)의 면적은 서로 다를 수 있다. 한 예로 제2 부화소 전극(191b)은 제1 부화소 전극(191a)에 비하여 높은 전압을 인가 받으며, 제1 부화소 전극(191a)보다 면적이 작다.
제2 부화소 전극(191b)은 제1 부화소 전극(191a)에 비하여 높은 전압을 인가 받으며, 제1 부화소 전극(191a)보다 면적이 작다.
데이터 전압이 인가된 부화소 전극(191a, 191b)은 공통 전압을 인가 받는 공 통 전극(270)은 제1 및 제2 액정 축전기(CLCc, CLCd)를 이루어 박막 트랜지스터(Qc, Qd)가 턴 오프된 후에도 인가된 전압을 유지한다. 각 액정 축전기(CLCc, CLCd)는 액정층(3) 부분을 유전체로서 포함한다.
제1 및 제2 부화소 전극(191a, 191b) 및 이와 전기적으로 연결된 드레인 전극(175c, 175d)의 확장부(177c, 177d)는 게이트 절연막(140)을 사이에 두고 유지 전극(137a) 및 연장부(139a)를 비롯한 유지 전극선(131)과 중첩하여 액정 축전기(CLCc, CLCd)의 전압 유지 능력을 강화하는 유지 축전기(CSTc, CSTd)를 이룬다.
차폐 전극(88b)은 공통 전압을 인가 받으며, 데이터선(171a, 171b)을 따라 뻗어 있는 세로부와 게이트선(121)을 따라 뻗어 있는 가로부를 포함한다. 세로부는 데이터선(171a, 171b)을 완전히 덮고 있고, 가로부도 게이트선(121)을 완전히 덮고 있고 인접한 세로부를 연결한다. 차폐 전극(88b)은 데이터선(171a, 171b)과 화소 전극(191) 사이 및 데이터선(171a, 171b)과 공통 전극(270) 사이에서 형성되는 전계를 차단하여 화소 전극(191)의 전압 왜곡 및 데이터선(171a, 171b)이 전달하는 데이터 전압의 신호 지연을 줄어준다.
접촉 보조 부재(81, 82a, 82b)는 각각 접촉 구멍(181, 182a, 182b)을 통하여 게이트선(121)의 끝 부분(129) 및 데이터선(171a, 171b)의 끝 부분(179a, 179b)과 연결된다. 접촉 보조 부재(81, 82a, 82b)는 게이트선(121)의 끝 부분(129) 및 데이터선(171a, 171b)의 끝 부분(179a, 179b)과 외부 장치와의 접착성을 보완하고 이들을 보호한다.
다음, 공통 전극 표시판(201)에 대하여 상세하게 설명한다.
투명한 유리 또는 플라스틱 등으로 만들어진 절연 기판(210) 위에 차광 부재(220), 복수의 색필터(230), 덮개막(250) 및 공통 전극(270)이 차례로 형성되어 있다.
공통 전극(270)은 복수 벌의 절개부(71, 72, 73a, 74a, 75c, 75d, 76c, 76d, 77a, 77b, 78a, 78b) 집합을 가진다.
한 벌의 절개부(71-78b)는 하나의 화소 전극(191)과 마주 보며 중앙 절개부(71, 72, 73a, 74a), 상부 절개부(75c, 76c, 77a, 78a) 및 하부 절개부(75d, 76d, 77b, 78b)를 포함한다. 절개부(71-78b)는 화소 전극(191)의 왼쪽 변 중앙, 인접한 화소 전극(191)의 절개부(91-97b) 사이 및 가장자리 절개부(97a, 97b)와 화소 전극(191)의 모퉁이 사이에 배치되어 있다. 또한, 절개부(72-78b)는 화소 전극(191)의 절개부(91-97b)와 평행하게 뻗은 적어도 하나의 사선부를 포함한다.
하부 및 상부 절개부(75c-78b)는 대략 화소 전극(191)의 오른쪽 변에서 아래쪽 또는 위쪽 변을 향하여 뻗은 사선부, 그리고 사선부의 각 끝에서부터 화소 전극(191)의 변을 따라 변과 중첩하면서 뻗으며 사선부와 둔각을 이루는 가로부 및 세로부를 포함한다.
중앙 절개부(71)는 화소 전극(191)의 왼쪽 변을 따라 왼쪽 변과 중첩하면서 뻗은 세로부와 세로부의 중앙에서 유지 전극선(131a)을 따라 뻗은 가로부를 포함한다. 중앙 절개부(72, 73a)는 대략 유지 전극선(131a)을 따라 뻗은 가로부와 이로부터 유지 전극선(131a)과 빗각을 이루며 화소 전극(191)의 왼쪽 변을 향하여 뻗은 한 쌍의 사선부와 사선부의 각 끝에서부터 화소 전극(191)의 왼쪽 변을 따라 왼쪽 변과 중첩하면서 뻗으며 사선부와 둔각을 이루는 종단 세로부를 포함한다. 중앙 절개부(74a)는 화소 전극(191)의 오른쪽 변을 따라 오른쪽 변과 중첩하면서 뻗어 있는 세로부, 세로부의 각 끝에서 화소 전극(191)의 왼쪽 변을 향하여 뻗은 한 쌍의 사선부, 그리고 사선부의 각 끝에서부터 제2 부화소 전극(191b)의 왼쪽 변을 따라 왼쪽 변과 중첩하면서 뻗으며 사선부와 둔각을 이루는 종단 세로부를 포함한다.
절개부(72-77b)의 사선부에는 삼각형 모양의 노치가 형성되어 있다. 이러한 노치는 사각형, 사다리꼴 또는 반원형의 모양을 가질 수도 있으며, 볼록하게 또는 오목하게 만들 수도 있다.
표시판(101, 201)의 안쪽 면에는 배향막(11, 21)이 도포되어 있으며 바깥쪽 면에는 편광자(12, 22)가 구비되어 있다.
본 실시예에 따른 액정 표시 장치의 표시 동작은 앞선 실시예와 실질적으로 동일하므로 이에 대한 설명은 생략한다.
본 실시예의 액정 표시 장치에서도 제1 및 제2 부화소(PXc, PXd)의 킥백 전압(Vkc, Vkd)의 크기는 실질적으로 동일하다. 제1 및 제2 액정 축전기(CLCc, CLCd)의 용량은 제1 및 제2 부화소 전극(191a, 191b)의 면적 등에 따라 결정되므로, 제1 및 제2 부화소 전극(191a, 191b)에 실질적으로 동일한 전압이 인가되는 경우, 제1 부화소 전극(191a)이 제2 부화소 전극(191b)보다 면적이 커서 제1 액정 축전기(CLCc)가 제2 액정 축전기(CLCd)보다 용량이 크다. 또한 유지 전극(137a)과 중첩하 는 제1 드레인 전극(175c)의 확장부(177c)가 제2 드레인 전극(175d)의 확장부(177d)보다 면적이 크다. 그러나 대부분 저계조에서 동작하는 제1 부화소 전극(191a)의 액정 축전기(CLCc)는 액정의 배열에 따른 유전율이 제2 부화소 전극(191b)에서의 유전율에 비해 작아 제1 액정 축전기(CLCc)의 용량 또한 더 작아지고, 대부분 고계조에서 동작하는 제2 부화소 전극(191b)의 액정 축전기(CLCd)의 용량은 더 커지게 된다. 따라서 유지 축전기(CSTc, CSTd)의 용량을 고정하면 제1 부화소 전극(191a)의 킥백 전압(Vkc)이 제2 부화소 전극(191b)의 킥백 전압(Vkd)보다 커지게 된다. 따라서 킥백 전압(Vkc, Vkd)의 균형을 맞추기 위해서 제1 및 제2 유지 축전기(CSTc, CSTd)의 값을 조정해야 한다.
제1 유지 축전기(CSTc)의 용량을 키워 킥백 전압(Vkc)이 높아지는 것을 막기 위해 제1 드레인 전극(175c)의 연결부(176cc)와 중첩하는 유지 전극의 연장부(139a)를 더 형성하거나 제1 드레인 전극(175c)의 확장부(177c) 및 이와 중첩하는 유지 전극(137a)의 세로 폭을 더 키운다. 이와 같이 제1 및 제2 부화소(PXc, PXd)의 킥백 전압(Vkc, Vkd)의 크기를 실질적으로 동일하게 함으로써 최적 공통 전압(Vcom)을 설정하기가 쉬워지고 킥백 전압(Vkc, Vkd)의 균형을 맞출 수 있게 되어 화면이 깜박거리는 플리커(flicker) 현상 등을 방지할 수 있다.
특히 도 11 및 도 12에 도시한 바와 같이 제1 드레인 전극(175c)의 연결부(176cc)와 중첩하는 유지 전극(137a)의 연장부(139a)를 더 두어 유지 축전기(CSTa) 를 만들 수 있으므로 유지 전극(137a)의 면적을 줄여도 충분한 유지 용량을 확보할 수 있고 동시에 개구율을 증가시킬 수 있다.
또한, 본 실시예에서도 제2 드레인 전극(175d)의 확장부(177d)와 이와 중첩하는 유지 전극(137a)의 오른쪽 부분의 너비를 더 좁게 하여 제2 유지 축전기(CSTd)의 용량을 보다 더 작게 함으로써 제2 부화소 전극(191b)에 높은 전압이 인가될 때 킥백 전압(Vkd)이 작아지는 것을 보상할 수 있다. 따라서 킥백 전압(Vkc, Vkd)의 균형을 맞출 수 있게 되어 플리커 현상을 방지하고 동시에 개구율의 손상을 막을 수 있다.
앞서 설명한 도 1 내지 도 7b의 액정 표시판 조립체의 많은 특징들이 도 9 내지 도 12의 액정 표시판 조립체에도 적용될 수 있다.
다음, 도 13a 및 도 13b를 참고로 하여 본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터에 대하여 상세하게 설명한다.
도 13a는 본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 13b는 도 13a의 액정 표시 장치용 박막 트랜지스터 표시판을 XIIIb-XIIIb 선을 따라 잘라 도시한 단면도이다.
투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 복수의 게이트선(121)과 복수의 유지 전극선(131b)이 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하고 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 위로 돌출한 복수의 게이트 전극(124e)과 다른 층 또는 외부 구동 회로와의 접속을 위한 면적이 넓은 끝 부분(129)을 포함한다.
유지 전극선(131b)은 소정의 전압을 인가 받으며 주로 가로 방향으로 뻗어 있다. 각 유지 전극선(131b)은 인접한 두 게이트선(121) 사이에 위치하며 두 게이트선(121)으로부터 거의 동일한 거리를 두고 있다. 각 유지 전극선(131b)은 아래위로 확장된 유지 전극(137b)과 유지 전극(137b)에서 아래로 길게 뻗은 막대형 연장부(139b)를 포함한다. 유지 전극(137b)은 대략 직사각형이고 유지 전극선(131b)에 대칭이며, 연장부(139b)는 게이트 전극(124e) 부근까지 뻗어 있다. 그러나 유지 전극(137b)을 비롯한 유지 전극선(131b)의 모양 및 배치는 여러 형태로 변형될 수 있다.
게이트선(121) 및 유지 전극선(131b) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 따위로 만들어진 게이트 절연막(140)이 형성되어 있다.
게이트 절연막(140) 위에는 수소화 비정질 규소 또는 다결정 규소 등으로 만들어진 복수의 섬형 반도체(154e)가 형성되어 있다. 반도체(154e)는 각각 게이트 전극(124e) 위에 위치한다. 반도체(154e)는 게이트선(121) 경계까지 연장되어 있으며, 유지 전극선(131b)의 경계에도 배치될 수 있다.
반도체(154e)의 위에는 복수의 섬형 저항성 접촉 부재(163e, 165e)가 형성되어 있다. 저항성 접촉 부재(163e, 165e)는 쌍을 이루어 반도체(154e) 위에 위치한다.
게이트 절연막(140) 및 저항성 접촉 부재(163e, 165e) 위에는 복수의 데이터 선(171)과 복수의 드레인 전극(175e)이 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121) 및 유지 전극선(131b)과 교차한다. 각 데이터선(171)은 게이트 전극(124e)을 향하여 뻗은 복수의 소스 전극(173e)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(179)을 포함한다.
드레인 전극(175e)은 데이터선(171)과 분리되어 있다. 각 드레인 전극(175e)은 게이트 전극(124e)을 중심으로 소스 전극(173e)과 마주 하며, 한 쪽 끝에 면적이 넓은 직사각형 모양의 확장부(177e), 막대형인 다른 쪽 끝 부분(176e), 그리고 확장부(177e)와 끝 부분(176e)을 연결하는 연결부(176ee)를 포함한다. 각 확장부(177e)는 유지 전극(137b)과 중첩하며, 막대형 끝 부분(176e)은 게이트 전극(124e)과 중첩하며 U자형으로 구부러진 소스 전극(173e)으로 일부 둘러싸여 있다. 확장부(177e)는 앞으로 "결합 전극"이라 한다.
드레인 전극(175e)의 연결부(176ee)는 대부분 연장부(139b) 위에 위치하며 연장부(139b)와 나란하게 뻗어 있고 연장부(139b)의 세로 경계선 안에 위치한다.
하나의 게이트 전극(124e), 하나의 소스 전극(173e) 및 하나의 드레인 전극(175e)은 반도체(154e)와 함께 하나의 박막 트랜지스터를 이루며, 박막 트랜지스터의 채널은 소스 전극(173e)과 드레인 전극(175e) 사이의 반도체(154e)에 형성된다.
저항성 접촉 부재(163e, 165e)는 그 아래의 반도체(154e)와 그 위의 데이터선(171) 및 드레인 전극(175e) 사이에만 존재하며 이들 사이의 접촉 저항을 낮추어 준다. 섬형 반도체(154e)에는 소스 전극(173e)과 드레인 전극(175e) 사이를 비롯 하여 이들로 가리지 않고 노출된 부분이 있다. 반도체(154e)의 연장부는 게이트선(121) 표면의 프로파일을 부드럽게 하여 데이터선(171)의 단선을 방지한다.
데이터선(171), 드레인 전극(175e) 및 노출된 반도체(154e) 부분의 위에는 보호막(180)이 형성되어 있다.
보호막(180)에는 결합 전극(177e)과 데이터선(171)의 끝 부분(179)을 각각 드러내는 복수의 접촉 구멍(182, 185)이 형성되어 있으며, 보호막(180)과 게이트 절연막(140)에는 게이트선(121)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(181)이 형성되어 있다.
보호막(180) 위에는 복수의 화소 전극(191), 복수의 차폐 전극(88) 및 복수의 접촉 보조 부재(81, 82)가 형성되어 있다.
각 화소 전극(190)은 네 모퉁이가 모따기되어 있는 대략 사각형 모양이며, 모따기된 빗변은 게이트선(121)에 대하여 약 45°의 각도를 이룬다. 화소 전극(191)은 게이트선(121)과 중첩하며 이에 따라 개구율이 커질 수 있다.
각 화소 전극(191)은 간극(93)을 사이에 두고 나뉜 한 쌍의 제1 및 제2 부화소 전극(191c, 191d)을 포함한다. 간극(93)은 화소 전극(191)의 왼쪽 변에서부터 오른쪽 변으로 뻗어 있는 상부 및 하부 사선부와 이들을 연결하는 세로부를 포함한다. 간극(93)의 상부 및 하부 사선부는 게이트선(121)과 약 45°를 이루며 서로 수직이다.
따라서 제2 부화소 전극(191d)은 대략 직각만큼 회전한 이등변 사다리꼴이 되고, 제1 부화소 전극(191c)은 제2 부화소 전극(191d)의 빗변과 마주보고 대략 직 각만큼 회전한 한 쌍의 사다리꼴부와 제2 부화소 전극(191d)의 오른쪽 변과 마주보는 세로부를 포함한다.
제1 부화소 전극(191c)은 하부 및 상부 절개부(94a, 94b, 95a, 95b)를 가진다. 하부 및 상부 절개부(94a, 94b)는 제1 부화소 전극(191c)의 아래쪽 또는 위쪽 모퉁이에서부터 오른쪽 변으로 비스듬하게 뻗어 있으며, 하부 및 상부 절개부(95a, 95b)는 화소 전극(191c)의 아래쪽 변 또는 위쪽 변에서부터 오른쪽 변으로 비스듬하게 뻗어 있다. 하부 및 상부 절개부(94a, 94b, 95a, 95b)는 게이트선(121)에 대하여 약 45도의 각도를 이루며 서로 수직하게 뻗어 있다.
제2 부화소 전극(191d)은 중앙 절개부(91, 92)를 가진다. 중앙 절개부(91)는 제2 부화소 전극(191d)의 왼쪽 변의 중앙에 입구를 가지며 절개부(91)의 입구는 간극(93)의 상부 사선부 및 하부 사선부와 각각 실질적으로 평행한 한 쌍의 빗변을 가지고 있다. 절개부(92)는 유지 전극(137b)의 중앙에 가로로 짧게 뻗은 가로부와 이로부터 간극(93)의 상부 사선부 및 하부 사선부와 대략 평행하게 뻗은 한 쌍의 사선부를 가진다. 이하에서는 설명의 편의를 위하여 간극(93)도 절개부라고 표현한다.
화소 전극(191)은 이들 절개부(91, 92, 93, 94a, 94b, 95a, 95b)에 의하여 복수의 영역으로 분할된다. 절개부(91, 92, 93, 94a, 94b, 95a, 95b)는 유지 전극선(131)에 대하여 대략 반전 대칭을 이룬다.
이 때, 절개부의 수효 또는 영역의 수효는 화소 전극(191)의 크기, 화소 전극(191)의 가로변과 세로 변의 길이 비, 액정층의 종류나 특성 등 설계 요소에 따 라서 달라질 수 있다.
표시판(100)의 밑면에는 편광자(12)가 구비되어 있다.
제1 부화소 전극(191c)은 접촉 구멍(185e)을 통하여 드레인 전극(175e)과 물리적 전기적으로 연결되어 드레인 전극(175e)으로부터 데이터 전압을 인가 받는다. 제1 및 제2 부화소 전극(191c 191d)과 공통 전극(도시하지 않음)은 제1 및 제2 액정 축전기(CLCe, CLCf)를 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지한다.
제1 부화소 전극(191c) 및 이와 연결된 결합 전극(177e)은 유지 전극(137b)을 비롯한 유지 전극선(131b)과 중첩하여 유지 축전기(CSTe)를 이루며, 유지 축전기(CSTe)는 제1 액정 축전기(CLCe)의 전압 유지 능력을 강화한다.
제2 부화소 전극(191d)은 결합 전극(177e)과 중첩하여 "결합 축전기"(Ccp)를 이룬다.
박막 트랜지스터는 게이트선(121)으로부터의 게이트 신호에 따라 데이터선(171)으로부터의 데이터 전압을 제1 액정 축전기(CLCe) 및 결합 축전기(Ccp)에 인가하고, 결합 축전기(Ccp)는 이 전압을 그 크기를 바꾸어 제2 액정 축전기(CLCf)에 전달한다.
유지 전극선(131b)에 공통 전압(Vcom)이 인가되고 축전기(CLCe, CSTe, CLCf, Ccp)와 그 정전 용량을 동일한 도면 부호로 나타낸다고 하면, 제1 액정 축전기 (CLCe)에 충전된 전압(Ve)과 제2 액정 축전기(CLCf)에 충전된 전압(Vf)은 다음과 같은 관계를 가진다.
Vf=Ve×[Ccp/(Ccp+CLCf)]
Ccp/(Ccp+CLCf)의 값이 1보다 작기 때문에 제2 액정 축전기(CLCf)에 충전된 전압(Vf)은 제1 액정 축전기(CLCe)에 충전된 전압(Ve)에 비하여 항상 작다. 이 관계는 유지 전극선(131b)의 전압이 공통 전압(Vcom)이 아니라도 마찬가지로 성립한다.
이와 같이, 제1 또는 제2 액정 축전기(CLCe, CLCf)의 양단에 전위차가 생기면 표시판(100)과 공통 전극 표시판(도시하지 않음)의 면에 거의 수직인 전기장이 액정층에 생성되며, 액정 분자들은 전기장에 응답하여 그 장축이 전기장의 방향에 수직을 이루도록 기울어지며, 액정 분자가 기울어진 정도에 따라 액정층에 입사된 빛의 편광의 변화 정도가 달라진다. 이러한 편광의 변화는 편광자(12)에 의하여 투과율 변화로 나타나며 이를 통하여 액정 표시 장치는 영상을 표시한다.
액정 분자가 기울어지는 각도는 전기장의 세기에 따라 달라지는데, 제1 액정 축전기(CLCe)의 전압(Ve)과 제2 액정 축전기(CLCf)의 전압(Vf)이 서로 다르므로 제1 부화소와 제2 부화소에서 액정 분자들이 기울어진 각도가 다르고 이에 따라 두 부화소의 휘도가 다르다. 따라서 제1 액정 축전기(CLCe)의 전압(Ve)과 제2 액정 축전기(CLCf)의 전압(Vf)을 적절하게 맞추면 측면에서 바라보는 영상이 정면에서 바라보 는 영상에 최대한 가깝게 할 수 있으며 이렇게 함으로써 측면 시인성을 향상할 수 있다.
차폐 전극(88)은 공통 전압을 인가 받으며, 데이터선(171)을 따라 뻗은 세로부와 게이트선(121)을 따라 뻗어 인접한 세로부를 연결하는 가로부를 포함한다. 세로부는 데이터선(171)을 완전히 덮지만, 가로부는 게이트선(121)의 경계 안쪽에 위치한다.
접촉 보조 부재(81, 82)는 각각 접촉 구멍(181, 182)을 통하여 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 연결된다.
이와 같이 도 13a 및 도 13b에 도시한 것처럼 드레인 전극(175e)의 연결부(176ee)와 중첩하는 유지 전극(137b)의 연장부(139b)를 더 두어 유지 축전기(CSTe)를 만들 수 있으므로 유지 전극(137b)의 면적을 줄여도 충분한 유지 용량을 확보할 수 있고 동시에 개구율을 증가시킬 수 있다.
앞서 설명한 도 1 내지 도 7b의 액정 표시판 조립체의 많은 특징들이 도 13a 및 도 13b의 액정 표시 장치용 박막 트랜지스터 표시판에도 적용될 수 있다.
마지막으로, 도 14a 및 도 14b를 참고로 하여 본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터에 대하여 상세하게 설명한다.
도 14a는 본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 14b는 도 14a의 액정 표시 장치용 박막 트랜지스터 표시판을 XIVb-XIVb 선을 따라 잘라 도시한 단면도이다.
도 14a 및 도 14b에서 보는 바와 같이, 본 실시예에 따른 박막 트랜지스터 표시판의 층상 구조는 대개 도 13a 및 도 13b에 도시한 박막 트랜지스터 표시판의 층상 구조와 동일하다.
절연 기판(110) 위에 게이트 전극(124e) 및 끝 부분(129)을 포함하는 복수의 게이트선(121)과 유지 전극(137b) 및 연장부(139b)를 포함하는 복수의 유지 전극선(131b)이 형성되어 있고, 그 위에는 게이트 절연막(140)이 형성되어 있다. 게이트 절연막(140) 위에는 복수의 섬형 반도체(154e)가 형성되어 있고, 그 위에는 복수의 섬형 저항성 접촉 부재(163e, 165e)가 형성되어 있다. 게이트 절연막(140) 및 저항성 접촉 부재(163e, 165e) 위에는 소스 전극(173e) 및 끝 부분(179)을 포함하는 복수의 데이터선(171)과 확장부(177), 끝 부분(176e) 및 연결부(176ee)를 포함하는 복수의 드레인 전극(175e)이 형성되어 있다. 데이터선(171), 드레인 전극(175e) 및 노출된 반도체(154e) 부분의 위에는 접촉 구멍(185)을 가지는 보호막(180)이 형성되어 있고, 그 위에는 복수의 화소 전극(191), 복수의 차폐 전극(88) 및 복수의 접촉 보조 부재(81, 82)가 형성되어 있다. 표시판(100)의 밑면에는 편광자(12)가 구비되어 있다.
그러나 도 13a 및 도 13b에 도시한 박막 트랜지스터 표시판과 달리, 본 실시예에서는 각 화소 전극(191)은 분리되어 있지 않으며 중앙 절개부(91, 92), 하부 절개부(93a, 94a, 95a) 및 상부 절개부(93b, 94b, 95b)를 가진다.
하부 및 상부 절개부(93a, 93b, 94a, 94b, 95a, 95b)를 가진다. 하부 및 상부 절개부(93a, 93b, 94a, 94b)는 화소 전극(191c)의 왼쪽 변에서부터 오른쪽 변으 로 비스듬하게 뻗어 있고, 하부 및 상부 절개부(95a, 95b)는 화소 전극(191c)의 아래쪽 변 또는 위쪽 변에서부터 오른쪽 변으로 비스듬하게 뻗어 있다. 하부 및 상부 절개부(93a, 93b, 94a, 94b, 95a, 95b)는 게이트선(121)에 대하여 약 45도의 각도를 이루며 서로 수직하게 뻗어 있다.
중앙 절개부(91)는 화소 전극(191)의 왼쪽 변의 중앙에 입구를 가지며 절개부(91)의 입구는 하부 및 상부 절개부(93a-95b)와 각각 실질적으로 평행한 한 쌍의 빗변을 가지고 있다. 절개부(92)는 유지 전극(137b)의 중앙에 가로로 짧게 뻗은 가로부와 이로부터 간극(93)의 상부 사선부 및 하부 사선부와 대략 평행하게 뻗은 한 쌍의 사선부를 가진다.
따라서, 화소 전극(191)은 이들 절개부(91, 92, 93a, 93b, 94a, 94b, 95a, 95b)에 의하여 복수의 영역으로 분할된다. 절개부(91-95b)는 유지 전극선(131)에 대하여 대략 반전 대칭을 이룬다.
화소 전극(191)은 접촉 구멍(185)을 통하여 드레인 전극(175e)과 물리적 전기적으로 연결되어 드레인 전극(175e)으로부터 데이터 전압을 인가 받고, 공통 전극(도시하지 않음)과 함께 액정 축전기(CLCg)를 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지한다.
화소 전극(191) 및 이와 연결된 드레인 전극의 확장부(177)는 유지 전극(137b)을 비롯한 유지 전극선(131b)과 중첩하여 유지 축전기(CSTg)를 이루며, 유지 축전기(CSTg)는 액정 축전기(CLCg)의 전압 유지 능력을 강화한다.
박막 트랜지스터는 게이트선(121)으로부터의 게이트 신호에 따라 데이터선(171)으로부터의 데이터 전압을 액정 축전기(CLCg)에 인가하면, 액정층(도시하지 않음)은 액정 축전기(CLCg)의 전기장에 응답하여 그 장축이 전기장의 방향에 수직을 이루도록 기울어지며, 액정 분자가 기울어진 정도에 따라 액정층에 입사된 빛의 편광의 변화 정도가 달라진다. 이러한 편광의 변화는 편광자(12)에 의하여 투과율 변화로 나타나며 이를 통하여 액정 표시 장치는 영상을 표시한다.
액정 분자들이 기울어지는 방향은 화소 전극(191)의 절개부(91-95b)와 공통 전극(도시하지 않음)의 절개부(도시하지 않음)가 전기장을 왜곡하여 만들어내는 수평 성분에 의하여 결정되며, 이러한 전기장의 수평 성분은 절개부(91-95b)의 변과 화소 전극(191)의 변에 수직이다. 도 14a를 참고하여 액정 분자들이 기울어지는 방향을 추려보면 대략 네 방향이다. 이와 같이 액정 분자가 기울어지는 방향을 다양하게 하면 액정 표시 장치의 기준 시야각이 커진다.
액정 분자들의 경사 방향을 결정하기 위한 절개부(91-95b)의 모양과 배치는 바뀔 수 있으며, 적어도 하나의 절개부(91-95b)는 돌기(protrusion)(도시하지 않음)나 함몰부(depression)(도시하지 않음)로 대체할 수 있다. 돌기는 유기물 또는 무기물로 만들어질 수 있고 전기장 생성 전극(191, 270)의 위 또는 아래에 배치될 수 있다.
본 발명의 실시예에서도 14a 및 도 14b에 도시한 것처럼 드레인 전극(175e)의 연결부(176ee)와 중첩하는 유지 전극(137b)의 연장부(139b)를 더 두어 유지 축 전기(CSTg)를 만들 수 있으므로 유지 전극(137b)의 면적을 줄여도 충분한 유지 용량을 확보할 수 있고 동시에 개구율을 증가시킬 수 있다.
앞서 설명한 도 1 내지 도 7b의 액정 표시판 조립체의 많은 특징들이 도 14a 및 도 14b의 액정 표시 장치용 박막 트랜지스터 표시판에도 적용될 수 있다.
한편, 도 4 내지 도 7b에서처럼 드레인 전극(175a)의 연결부(176aa) 아래에 유지 전극(137)의 연장부(139)를 더 형성하여 유지 축전기(CSTa)를 만들고 유지 전극(137)의 면적을 줄여 개구율을 증가시키는 구조는 스위칭 소자가 하나 또는 여러 개인 표시판 등 다른 구조의 표시판에도 적용될 수 있다.
이와 같이 하나의 화소 전극을 두 개의 부화소 전극으로 나누고 두 부화소 전극에 별도의 서로 다른 데이터 전압을 인가함으로써 측면 시인성을 향상시킬 수 있다. 또한 낮은 전압이 인가되는 제1 부화소 전극의 제1 드레인 전극의 연결부 아래에 유지 전극의 연장부를 더 형성하거나 제2 드레인 전극이 유지 전극과 중첩하는 면적 등을 조절함으로써 서로 다른 전압을 인가함에 따른 액정 축전기의 용량 변화에 대응하여 유지 축전기의 용량을 조절해 두 부화소의 킥백 전압의 균형을 맞출 수 있고 이에 따라 플리커 등의 화질 열화를 방지할 수 있다. 또한 드레인 전극의 연결부 아래에 유지 전극의 연장부를 더 형성함으로써 유지 용량을 충분히 확보하면서 유지 전극의 면적을 줄일 수 있으므로 개구율을 더 증가시킬 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지 만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (20)

  1. 기판 위에 형성되어 있는 제1 게이트 전극,
    상기 기판 위에 형성되어 있으며 상기 제1 게이트 전극과 분리되어 있는 유지 전극,
    상기 제1 게이트 전극 및 상기 유지 전극 위에 형성되어 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있는 제1 반도체,
    상기 제1 반도체 위에 형성되어 있는 제1 소스 전극,
    상기 제1 반도체층 위에 형성되어 있고, 상기 제1 소스 전극과 분리되어 있으며, 상기 제1 게이트 전극과 중첩하는 끝 부분, 상기 유지 전극과 중첩하며 상기 끝 부분과 떨어져 있는 확장부 및 상기 끝 부분과 상기 확장부를 연결하는 연결부를 포함하는 제1 드레인 전극,
    상기 제1 소스 전극 및 제1 드레인 전극 위에 형성되어 있으며 상기 제1 드레인 전극의 확장부를 드러내는 접촉 구멍을 가지는 보호막, 그리고
    상기 접촉 구멍을 통하여 제1 드레인 전극에 연결되어 있는 제1 전기장 생성 전극
    을 포함하며,
    상기 유지 전극은 상기 제1 드레인 전극의 확장부와 중첩하는 본체부와 상기 연결부와 중첩하는 연장부를 포함하고,
    상기 유지 전극 연장부의 너비는 상기 제1 드레인 전극의 연결부 중 상기 유지 전극 연장부와 중첩하는 부분의 너비보다 넓은
    액정 표시 장치.
  2. 제1항에서,
    상기 제1 드레인 전극 확장부의 경계는 상기 유지 전극 본체부의 경계선 안에 위치하고,
    상기 유지 전극의 연장부는 상기 유지 전극에서 분기하는
    액정 표시 장치.
  3. 삭제
  4. 제1항 및 제2항 중 어느 한 항에서,
    상기 보호막 위에 형성되어 있으며 상기 제1 전기장 생성 전극의 전압과 다른 크기의 전압을 가지는 제2 전기장 생성 전극을 더 포함하는 액정 표시 장치.
  5. 제4항에서,
    상기 제1 전기장 생성 전극과 제2 전기장 생성 전극은 용량성 결합되어 있는 액정 표시 장치.
  6. 제4항에서,
    상기 기판 위에 형성되어 있는 제2 게이트 전극,
    상기 게이트 절연막 위에 형성되어 있는 제2 반도체,
    상기 제2 반도체 위에 형성되어 있는 제2 소스 전극, 그리고
    상기 제2 반도체 위에 형성되어 있고 상기 제2 소스 전극과 분리되어 있으며 상기 제2 전기장 생성 전극과 연결되어 있는 제2 드레인 전극
    을 더 포함하며,
    상기 제1 전기장 생성 전극과 상기 제2 전기장 생성 전극은 하나의 영상 정보로부터 얻어진 서로 다른 크기의 데이터 전압을 인가 받는
    액정 표시 장치.
  7. 제6항에서,
    상기 제2 드레인 전극은 상기 유지 전극의 본체부와 중첩하는 액정 표시 장치.
  8. 제7항에서,
    상기 제2 드레인 전극과 상기 유지 전극의 본체부의 중첩 면적은 상기 제1 드레인 전극과 상기 유지 전극의 본체부의 중첩 면적보다 작은 액정 표시 장치.
  9. 제8항에서,
    상기 유지 전극의 본체부에서 상기 제2 드레인 전극과 중첩하는 부분의 너비는 상기 제1 드레인 전극과 중첩하는 부분의 너비보다 작은 액정 표시 장치.
  10. 제8항에서,
    상기 유지 전극의 본체부에서 상기 제2 드레인 전극과 중첩하는 부분의 길이는 상기 제1 드레인 전극과 중첩하는 부분의 길이보다 작은 액정 표시 장치.
  11. 제6항에서,
    공통 전압에 대한 상기 제1 전기장 생성 전극의 전압은 상기 공통 전압에 대한 상기 제2 전기장 생성 전극의 전압보다 작은 액정 표시 장치.
  12. 제6항에서,
    상기 제1 전기장 생성 전극의 면적은 상기 제2 전기장 생성 전극의 면적보다 큰 액정 표시 장치.
  13. 제6항에서,
    상기 제1 게이트 전극과 연결되어 있는 제2 게이트선,
    상기 제2 게이트 전극과 연결되어 있는 제2 게이트선,
    상기 제1 및 제2 소스 전극과 연결되어 있는 데이터선
    을 더 포함하는 액정 표시 장치.
  14. 제6항에서,
    상기 제1 및 제2 게이트 전극과 연결되어 있는 게이트선,
    상기 제1 소스 전극과 연결되어 있는 제1 데이터선, 그리고
    상기 제2 소스 전극과 연결되어 있는 제2 데이터선
    을 더 포함하는 액정 표시 장치.
  15. 행렬 형태로 배열되어 있으며 제1 및 제2 부화소를 포함하는 복수의 화소,
    상기 제1 및 제2 부화소에 연결되어 있는 복수의 제1 신호선,
    상기 제1 신호선과 교차하며 제1 부화소에 연결되어 있는 제2 신호선, 그리고
    상기 제1 신호선과 교차하며 제2 부화소에 연결되어 있는 제3 신호선
    을 포함하며,
    상기 제1 부화소는 상기 제1 및 제2 신호선에 연결되어 있는 제1 스위칭 소자 및 상기 제1 스위칭 소자에 연결되어 있는 제1 액정 축전기와 제1 유지 축전기를 포함하고,
    상기 제2 부화소는 상기 제1 및 제3 신호선에 연결되어 있는 제2 스위칭 소자 및 상기 제2 스위칭 소자에 연결되어 있는 제2 액정 축전기와 제2 유지 축전기를 포함하고,
    상기 제1 및 제2 액정 축전기에 인가되는 전압은 하나의 영상 정보로부터 얻 어지고,
    상기 제1 부화소에는 소정의 전압에 대하여 상기 제2 부화소보다 낮은 전압이 인가되며,
    상기 제1 및 제2 부화소에 동일한 전압이 인가될 때 상기 제1 및 제2 부화소의 킥백 전압의 크기를 실질적으로 동일하게 하는 제1 및 제2 유지 축전기의 정전 용량을 각각 제1 및 제2 용량이라 할 때,
    상기 제1 유지 축전기의 정전 용량이 상기 제1 용량보다 더 크거나 상기 제2 유지 축전기의 용량이 상기 제2 용량보다 더 작은
    액정 표시 장치.
  16. 제15항에서,
    상기 제1 스위칭 소자는 제1 게이트 전극과 제1 드레인 전극을 포함하고,
    상기 제2 스위칭 소자는 제2 게이트 전극과 제2 드레인 전극을 포함하고,
    상기 제1 및 제2 유지 축전기는 상기 제1 및 제2 게이트 전극과 분리되어 있으며, 본체부와 그로부터 분기한 연장부를 포함하는 유지 전극을 공통으로 포함하고,
    상기 제1 유지 축전기는 상기 유지 전극과 상기 제1 드레인 전극의 중첩으로 이루어지고,
    상기 제2 유지 축전기는 상기 유지 전극과 상기 제2 드레인 전극의 중첩으로 이루어지고,
    상기 제1 액정 축전기는 상기 제1 스위칭 소자에 연결되어 있는 제1 부화소 전극을 포함하고,
    상기 제2 액정 축전기는 상기 제2 스위칭 소자에 연결되어 있는 제2 부화소 전극을 포함하는
    액정 표시 장치.
  17. 제16항에서,
    상기 제1 드레인 전극은 상기 제1 게이트 전극과 중첩하는 끝 부분, 상기 유지 전극과 중첩하며 상기 끝 부분과 떨어져 있는 확장부 및 상기 끝 부분과 상기 확장부를 연결하는 연결부를 포함하고,
    상기 유지 전극의 본체부는 상기 제1 드레인 전극의 확장부 및 상기 제2 드레인 전극과 중첩하고, 상기 유지 전극의 연장부는 상기 제1 드레인 전극의 연결부와 중첩하는
    액정 표시 장치.
  18. 제17항에서,
    상기 제1 드레인 전극 확장부의 경계는 상기 유지 전극 본체부의 경계선 안에 위치하고,
    상기 유지 전극 연장부의 너비는 상기 제1 드레인 전극 연결부의 너비보다 넓은
    액정 표시 장치.
  19. 제17항에서,
    상기 유지 전극 본체부에서 상기 제2 드레인 전극과 중첩하는 부분의 너비는 상기 제1 드레인 전극의 확장부와 중첩하는 부분의 너비보다 좁은
    액정 표시 장치.
  20. 제16항에서,
    상기 제1 부화소 전극의 면적은 상기 제2 부화소 전극의 면적보다 크고,
    상기 유지 전극과 상기 제1 드레인 전극이 중첩하는 면적이 상기 유지 전극과 상기 제2 드레인 전극이 중첩하는 면적보다 큰
    액정 표시 장치.
KR1020050046911A 2005-06-01 2005-06-01 액정 표시 장치 KR101160831B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020050046911A KR101160831B1 (ko) 2005-06-01 2005-06-01 액정 표시 장치
CN2006101108911A CN1892391B (zh) 2005-06-01 2006-05-31 液晶显示器
US11/445,412 US7956942B2 (en) 2005-06-01 2006-06-01 Liquid crystal display and method thereof
JP2006154072A JP5391435B2 (ja) 2005-06-01 2006-06-01 液晶表示装置
US13/097,579 US8174472B2 (en) 2005-06-01 2011-04-29 Liquid crystal display and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050046911A KR101160831B1 (ko) 2005-06-01 2005-06-01 액정 표시 장치

Publications (2)

Publication Number Publication Date
KR20060125090A KR20060125090A (ko) 2006-12-06
KR101160831B1 true KR101160831B1 (ko) 2012-06-28

Family

ID=37493634

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050046911A KR101160831B1 (ko) 2005-06-01 2005-06-01 액정 표시 장치

Country Status (4)

Country Link
US (2) US7956942B2 (ko)
JP (1) JP5391435B2 (ko)
KR (1) KR101160831B1 (ko)
CN (1) CN1892391B (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080000496A (ko) * 2006-06-27 2008-01-02 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
KR101211087B1 (ko) * 2006-11-30 2012-12-12 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 표시 장치
KR101430623B1 (ko) * 2007-01-11 2014-08-14 삼성디스플레이 주식회사 액정표시장치
TWI366174B (en) * 2007-03-03 2012-06-11 Au Optronics Corp Pixel control device and display apparatus utilizing said pixel control device
KR101394434B1 (ko) * 2007-06-29 2014-05-15 삼성디스플레이 주식회사 표시 장치 및 그의 구동 방법
JP5194628B2 (ja) * 2007-08-10 2013-05-08 カシオ計算機株式会社 アクティブマトリックス型表示装置
JP4702355B2 (ja) * 2007-12-06 2011-06-15 ソニー株式会社 液晶表示装置の製造方法
KR101471547B1 (ko) * 2008-02-20 2014-12-11 삼성디스플레이 주식회사 액정 표시 장치
KR20100024639A (ko) * 2008-08-26 2010-03-08 삼성전자주식회사 액정 표시 장치
TW201021000A (en) * 2008-11-26 2010-06-01 Ind Tech Res Inst Driving method and display utilizing the same
TW201042625A (en) * 2009-05-27 2010-12-01 Au Optronics Corp Liquid crystal display device and liquid crystal display panel thereof
KR101781501B1 (ko) 2010-12-15 2017-09-26 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이를 이용한 액정 표시 장치
KR20120126223A (ko) * 2011-05-11 2012-11-21 삼성디스플레이 주식회사 표시 기판
KR101964766B1 (ko) * 2011-08-16 2019-04-03 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
US9047832B2 (en) 2012-03-14 2015-06-02 Apple Inc. Systems and methods for liquid crystal display column inversion using 2-column demultiplexers
US9245487B2 (en) 2012-03-14 2016-01-26 Apple Inc. Systems and methods for reducing loss of transmittance due to column inversion
US9047838B2 (en) 2012-03-14 2015-06-02 Apple Inc. Systems and methods for liquid crystal display column inversion using 3-column demultiplexers
US9047826B2 (en) 2012-03-14 2015-06-02 Apple Inc. Systems and methods for liquid crystal display column inversion using reordered image data
US9368077B2 (en) 2012-03-14 2016-06-14 Apple Inc. Systems and methods for adjusting liquid crystal display white point using column inversion
US10712596B2 (en) * 2013-08-02 2020-07-14 Samsung Display Co., Ltd. Liquid crystal display
KR102252044B1 (ko) * 2013-12-04 2021-05-17 삼성디스플레이 주식회사 표시 장치
KR102185787B1 (ko) * 2013-12-18 2020-12-03 삼성디스플레이 주식회사 표시 장치
KR20150077579A (ko) * 2013-12-27 2015-07-08 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR102250217B1 (ko) * 2013-12-30 2021-05-10 삼성디스플레이 주식회사 표시 패널
KR102201109B1 (ko) 2014-03-06 2021-01-11 삼성디스플레이 주식회사 표시 장치
KR20160013366A (ko) * 2014-07-25 2016-02-04 삼성디스플레이 주식회사 곡면 표시 장치
CN104536225B (zh) * 2014-12-31 2018-09-18 深圳市华星光电技术有限公司 液晶显示面板及液晶显示装置
CN105068348B (zh) * 2015-09-11 2018-03-27 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示面板及其驱动方法
KR20170123384A (ko) 2016-04-28 2017-11-08 삼성디스플레이 주식회사 표시 장치
KR102509111B1 (ko) * 2018-05-17 2023-03-13 삼성디스플레이 주식회사 표시 장치
KR20210085377A (ko) * 2019-12-30 2021-07-08 엘지디스플레이 주식회사 표시 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000002889A (ja) * 1998-06-16 2000-01-07 Mitsubishi Electric Corp 液晶表示装置
KR20040056970A (ko) * 2002-12-24 2004-07-01 삼성전자주식회사 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판
KR20050018520A (ko) * 2003-08-14 2005-02-23 삼성전자주식회사 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3102819B2 (ja) 1992-06-02 2000-10-23 富士通株式会社 液晶表示装置及びその駆動方法
US5610739A (en) * 1994-05-31 1997-03-11 Matsushita Electric Industrial Co., Ltd. Liquid crystal display unit with a plurality of subpixels
JPH08179341A (ja) 1994-12-22 1996-07-12 Matsushita Electric Ind Co Ltd 液晶表示装置およびその駆動方法
JP3551594B2 (ja) 1996-01-10 2004-08-11 セイコーエプソン株式会社 アクティブマトリクス基板
US5852485A (en) * 1996-02-27 1998-12-22 Sharp Kabushiki Kaisha Liquid crystal display device and method for producing the same
US6028581A (en) * 1997-10-21 2000-02-22 Sony Corporation Method and apparatus for a liquid crystal display (LCD) having an input function
JP3555866B2 (ja) * 1999-09-01 2004-08-18 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置とその製造方法
TWI282457B (en) * 2000-04-06 2007-06-11 Chi Mei Optoelectronics Corp Liquid crystal display component with defect restore ability and restoring method of defect
JP2002333870A (ja) * 2000-10-31 2002-11-22 Matsushita Electric Ind Co Ltd 液晶表示装置、ｅｌ表示装置及びその駆動方法、並びに副画素の表示パターン評価方法
US7071911B2 (en) * 2000-12-21 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, driving method thereof and electric equipment using the light emitting device
GB0125019D0 (en) * 2001-10-18 2001-12-12 Koninkl Philips Electronics Nv Active matrix display device
JP4342200B2 (ja) * 2002-06-06 2009-10-14 シャープ株式会社 液晶表示装置
KR100859524B1 (ko) 2002-07-11 2008-09-22 삼성전자주식회사 박막 트랜지스터 기판
JP4373119B2 (ja) 2003-02-26 2009-11-25 大林精工株式会社 広視野角高速応答液晶表示装置
US20040109119A1 (en) * 2002-12-05 2004-06-10 Hannstar Display Corporation In-plane switching liquid crystal display with high aperture ratio
KR100961941B1 (ko) 2003-01-03 2010-06-08 삼성전자주식회사 다중 도메인 액정 표시 장치용 박막 트랜지스터 표시판
KR100935667B1 (ko) 2003-03-06 2010-01-07 삼성전자주식회사 액정 표시 장치
KR100961945B1 (ko) * 2003-03-26 2010-06-08 삼성전자주식회사 액정 표시 장치 및 그에 사용되는 표시판
KR20040105934A (ko) 2003-06-10 2004-12-17 삼성전자주식회사 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판
JP4265788B2 (ja) * 2003-12-05 2009-05-20 シャープ株式会社 液晶表示装置
KR101197044B1 (ko) * 2004-12-02 2012-11-06 삼성디스플레이 주식회사 액정 표시 장치
US7538828B2 (en) * 2005-01-10 2009-05-26 Advantech Global, Ltd Shadow mask deposition system for and method of forming a high resolution active matrix liquid crystal display (LCD) and pixel structures formed therewith
US7453086B2 (en) * 2005-01-14 2008-11-18 Samsung Electronics Co., Ltd. Thin film transistor panel
KR101188601B1 (ko) * 2005-04-13 2012-10-08 삼성디스플레이 주식회사 액정 표시 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000002889A (ja) * 1998-06-16 2000-01-07 Mitsubishi Electric Corp 液晶表示装置
KR20040056970A (ko) * 2002-12-24 2004-07-01 삼성전자주식회사 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판
KR20050018520A (ko) * 2003-08-14 2005-02-23 삼성전자주식회사 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판

Also Published As

Publication number Publication date
US20110205462A1 (en) 2011-08-25
US8174472B2 (en) 2012-05-08
US7956942B2 (en) 2011-06-07
CN1892391A (zh) 2007-01-10
JP5391435B2 (ja) 2014-01-15
KR20060125090A (ko) 2006-12-06
CN1892391B (zh) 2012-09-05
US20060274009A1 (en) 2006-12-07
JP2006338024A (ja) 2006-12-14

Similar Documents

Publication Publication Date Title
KR101160831B1 (ko) 액정 표시 장치
KR101188601B1 (ko) 액정 표시 장치
JP5739362B2 (ja) 液晶表示装置
KR101240642B1 (ko) 액정 표시 장치
JP5379951B2 (ja) 液晶表示装置
KR101475297B1 (ko) 박막 트랜지스터 기판, 액정 표시 장치, 및 액정 표시장치의 제조 방법
US20080273131A1 (en) Liquid crystal display
KR20060112043A (ko) 액정 표시 장치
KR101359918B1 (ko) 액정 표시 장치
KR20070051045A (ko) 액정 표시 장치
KR101315381B1 (ko) 액정 표시 장치
KR20070010549A (ko) 액정 표시 장치 및 그 구동 방법
KR20060122118A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR101326132B1 (ko) 액정 표시 장치
KR20090131842A (ko) 액정 표시 장치
KR20080010159A (ko) 액정 표시 장치
KR20070097266A (ko) 액정 표시 장치
KR101197047B1 (ko) 박막 트랜지스터 표시판 및 액정 표시 장치
KR101152124B1 (ko) 액정 표시 장치 및 그 검사 방법
KR20060090159A (ko) 액정 표시 장치
KR20070051036A (ko) 액정 표시 장치
KR20070063373A (ko) 액정 표시 장치
KR20070016412A (ko) 액정 표시 장치
KR20130042529A (ko) 액정 표시 장치
KR20070056600A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190529

Year of fee payment: 8