KR20040056970A - 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판 - Google Patents

다중 도메인 액정 표시 장치 및 그에 사용되는 표시판 Download PDF

Info

Publication number
KR20040056970A
KR20040056970A KR1020020083711A KR20020083711A KR20040056970A KR 20040056970 A KR20040056970 A KR 20040056970A KR 1020020083711 A KR1020020083711 A KR 1020020083711A KR 20020083711 A KR20020083711 A KR 20020083711A KR 20040056970 A KR20040056970 A KR 20040056970A
Authority
KR
South Korea
Prior art keywords
electrode
thin film
film transistor
signal line
pixel
Prior art date
Application number
KR1020020083711A
Other languages
English (en)
Other versions
KR100925459B1 (ko
Inventor
김희섭
홍성규
김종래
신경주
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020083711A priority Critical patent/KR100925459B1/ko
Publication of KR20040056970A publication Critical patent/KR20040056970A/ko
Application granted granted Critical
Publication of KR100925459B1 publication Critical patent/KR100925459B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)

Abstract

절연 기판 위에 형성되어 있는 게이트선, 게이트선과 절연되어 교차하고 있는 데이터선, 게이트선과 데이터선이 교차하여 정의하는 각 화소 영역마다 형성되어 있는 제1 화소 전극, 게이트선, 데이터선 및 제1 화소 전극에 3단자가 각각 연결되어 있는 박막 트랜지스터, 화소 영역마다 형성되어 있으며 제1 화소 전극에 용량성으로 결합되어 있는 제2 화소 전극을 포함하는 액정 표시 장치를 마련한다. 이렇게 하면, 측면 시인성을 향상된 광시야각 액정 표시 장치를 얻을 수 있다.

Description

다중 도메인 액정 표시 장치 및 그에 사용되는 표시판{LIQUID CRYSTAL DISPLAY HAVING MULTI DOMAIN AND PANEL FOR THE SAME}
본 발명은 액정 표시 장치 및 그에 사용되는 표시판에 관한 것이다.
액정 표시 장치는 일반적으로 공통 전극과 색필터(color filter) 등이 형성되어 있는 상부 표시판과 박막 트랜지스터와 화소 전극 등이 형성되어 있는 하부 표시판 사이에 액정 물질을 주입해 놓고 화소 전극과 공통 전극에 서로 다른 전압을 인가함으로써 전계를 형성하여 액정 분자들의 배열을 변경시키고, 이를 통해 빛의 투과율을 조절함으로써 화상을 표현하는 장치이다.
그런데 액정 표시 장치는 시야각이 좁은 것이 중요한 단점이다. 이러한 단점을 극복하고자 시야각을 넓히기 위한 다양한 방안이 개발되고 있는데, 그 중에서도 액정 분자를 상하 표시판에 대하여 수직으로 배향하고 화소 전극과 그 대향 전극인 공통 전극에 일정한 절개 패턴을 형성하거나 돌기를 형성하는 방법이 유력시되고 있다.
절개 패턴을 형성하는 방법으로는 화소 전극과 공통 전극에 각각 절개 패턴을 형성하여 이들 절개 패턴으로 인하여 형성되는 프린지 필드(fringe field)를 이용하여 액정 분자들이 눕는 방향을 조절함으로써 시야각을 넓히는 방법이 있다.
돌기를 형성하는 방법은 상하 표시판에 형성되어 있는 화소 전극과 공통 전극 위에 각각 돌기를 형성해 둠으로써 돌기에 의하여 왜곡되는 전기장을 이용하여 액정 분자의 눕는 방향을 조절하는 방식이다.
또 다른 방법으로는, 하부 표시판 위에 형성되어 있는 화소 전극에는 절개 패턴을 형성하고 상부 표시판에 형성되어 있는 공통 전극 위에는 돌기를 형성하여 절개 패턴과 돌기에 의하여 형성되는 프린지 필드를 이용하여 액정의 눕는 방향을 조절함으로써 도메인을 형성하는 방식이 있다.
이러한 다중 도메인 액정 표시 장치는 1:10의 대비비를 기준으로 하는 대비비 기준 시야각이나 계조간의 휘도 반전의 한계 각도로 정의되는 계조 반전 기준 시야각은 전 방향 80°이상으로 매우 우수하다. 그러나 정면의 감마(gamma)곡선과 측면의 감마 곡선이 일치하지 않는 측면 감마 곡선 왜곡 현상이 발생하여TN(twisted nematic) 모드 액정 표시 장치에 비하여도 좌우측면에서 열등한 시인성을 나타낸다. 예를 들어, 도메인 분할 수단으로 절개부를 형성하는 PVA(patterned vertically aligned) 모드의 경우에는 측면으로 갈수록 전체적으로 화면이 밝게 보이고 색은 흰색 쪽으로 이동하는 경향이 있으며, 심한 경우에는 밝은 계조 사이의 간격 차이가 없어져서 그림이 뭉그러져 보이는 경우도 발생한다. 그런데 최근 액정 표시 장치가 멀티 미디어용으로 사용되면서 그림을 보거나 동영상을 보는 일이 증가하면서 시인성이 점점 더 중요시되고 있다.
본 발명이 이루고자 하는 기술적 과제는 시인성이 우수한 다중 도메인 액정 표시 장치를 구현하는 것이다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고,
도 2는 본 발명의 제1 실시예에 따른 액정 표시 장치용 색필터 표시판의 배치도이고,
도 3은 본 발명의 제1 실시예에 따른 액정 표시 장치의 배치도이고,
도 4는 도 3의 IV-IV'선에 대한 단면도이고,
도 5는 본 발명의 제1 실시예에 따른 액정 표시 장치의 회로도이고,
도 6은 본 발명의 제2 실시예에 따른 액정 표시 장치의 배치도이고,
도 7은 본 발명의 제3 실시예에 따른 액정 표시 장치의 배치도이고,
도 8은 도 7의 VIII-VIII'선에 대한 단면도이고,
도 9는 본 발명의 제4 실시예에 따른 액정 표시 장치의 배치도이고,
도 10은 본 발명의 제5 실시예에 따른 액정 표시 장치의 배치도이고,
도 11은 본 발명의 제6 실시예에 따른 액정 표시 장치의 배치도이고,
도 12는 본 발명의 제7 실시예에 따른 액정 표시 장치의 배치도이고,
도 13은 본 발명의 제7 실시예에 따른 액정 표시 장치의 회로도이고,
도 14는 본 발명의 제8 실시예에 따른 액정 표시 장치의 회로도이고,
도 15는 본 발명의 제8 실시예에 따른 액정 표시 장치의 배치도이고,
도 16은 본 발명의 제9 실시예에 따른 액정 표시 장치의 회로도이고,
도 17은 본 발명의 제9 실시예에 따른 액정 표시 장치의 배치도이다.
121 게이트선, 123 게이트 전극,
133a, 133b, 133c 유지 전극, 176 결합 전극,
171 데이터선, 173 소스 전극,
175 드레인 전극, 190 화소 전극,
191, 192, 193 절개부, 151, 154 비정질 규소층,
270 기준 전극, 271, 272, 273 절개부
이러한 과제를 해결하기 위하여 본 발명에서는 화소 전극을 둘로 나누고 두 서브 화소 전극에 서로 다른 전위가 인가되도록 한다.
구체적으로는, 절연 기판, 상기 절연 기판 위에 형성되어 있는 제1 신호선, 상기 제1 신호선과 절연되어 교차하고 있는 제2 신호선, 상기 제1 신호선과 상기 제2 신호선이 교차하여 정의하는 각 화소 영역마다 형성되어 있는 제1 화소 전극, 상기 제1 신호선, 상기 제2 신호선 및 제1 화소 전극에 3단자가 각각 연결되어 있는 박막 트랜지스터, 상기 화소 영역마다 형성되어 있으며 상기 제1 화소 전극에 용량성으로 결합되어 있는 제2 화소 전극을 포함하는 박막 트랜지스터 표시판을 마련한다.
이 때, 상기 제1 화소 전극과 연결되어 있고, 상기 제2 화소 전극과 절연 상태로 중첩하고 있는 결합 전극을 더 포함할 수 있고, 상기 제1 화소 전극과 상기 제2 화소 전극 중의 적어도 하나는 도메인 분할 수단을 가질 수 있으며, 상기 결합 전극은 상기 박막 트랜지스터의 3단자 중 드레인 전극으로부터 연장되어 있거나, 보호막에 형성되어 있는 접촉구를 통하여 상기 제1 화소 전극과 연결되어 있는 것이 바람직하다. 또, 상기 제1 및 제2 화소 전극이 상기 화소 영역의 상하 이등분선에 대하여 실질적으로 거울상 대칭을 이룰 수 있고, 상기 제1 화소 전극과 상기 제2 화소 전극의 서로 인접한 경계선 중 긴변 2개는 제1 신호선과 45°를 이룰 수 있다.
여기서, 상기 제2 신호선과 절연되어 교차하고 있으며 기준 전위가 인가되는 제3 신호선, 상기 제1 신호선, 상기 제2 화소 전극 및 상기 제3 신호선에 3단자가 각각 연결되어 있는 제2 박막 트랜지스터, 및 상기 제1 신호선, 상기 결합 전극 및 상기 제2 화소 전극에 3단자가 각각 연결되어 있는 제3 박막 트랜지스터를 더 포함할 수도 있다. 이 때, 동일한 화소 영역 내의 상기 제2 박막 트랜지스터와 상기 제3 박막 트랜지스터는 동일한 제1 신호선에 연결되어 있고, 상기 제1 박막 트랜지스터와 상기 제2 박막 트랜지스터는 인접하는 서로 다른 제1 신호선에 각각 연결되어 있을 수 있다.
또는, 상기 제2 신호선과 절연되어 교차하고 있으며 기준 전위가 인가되는 제3 신호선, 상기 제1 신호선, 상기 제2 화소 전극 및 상기 제3 신호선에 3단자가 각각 연결되어 있는 제2 박막 트랜지스터를 더 포함할 수 있고, 동일한 화소 영역내의 상기 제1 박막 트랜지스터와 상기 제2 박막 트랜지스터는 인접하는 서로 다른 제1 신호선에 각각 연결되어 있는 것이 바람직하다.
또는, 절연 기판, 상기 절연 기판 위에 형성되어 있는 제1 신호선, 상기 제1 신호선과 절연되어 교차하고 있는 제2 신호선, 상기 제1 신호선과 상기 제2 신호선이 교차하여 정의하는 각 화소 영역마다 형성되어 있는 제1 화소 전극, 상기 제1 신호선, 상기 제2 신호선 및 제1 화소 전극에 3단자가 각각 연결되어 있는 제1 박막 트랜지스터, 상기 화소 영역마다 형성되어 있는 제2 화소 전극, 상기 제1 신호선, 상기 제2 신호선 및 상기 제2 화소 전극에 3단자가 각각 연결되어 있는 제2 박막 트랜지스터를 포함하고, 상기 제1 박막 트랜지스터의 채널 저항과 상기 제2 박막 트랜지스터의 채널 저항은 서로 다른 박막 트랜지스터 표시판을 마련한다.
이 때, 상기 제1 박막 트랜지스터와 상기 제2 박막 트랜지스터는 소스 전극을 공유하고, 상기 제1 박막 트랜지스터의 3단자를 각각 제1 게이트 전극, 소스 전극 및 제1 드레인 전극이라 하고, 상기 제2 박막 트랜지스터의 3단자를 제2 게이트 전극, 소스 전극 및 제2 드레인 전극이라 할 때, 상기 소스 전극과 상기 제1 드레인 전극 사이의 거리보다 상기 소스 전극과 상기 제2 드레인 전극 사이의 거리가 더 멀거나, 상기 소스 전극과 상기 제1 드레인 전극이 대향하는 폭이 상기 소스 전극과 상기 제2 드레인 전극이 대향하는 폭에 비하여 더 넓은 것이 바람직하다.
또, 상기 제1 화소 전극과 상기 제2 화소 전극 중의 적어도 하나는 도메인 분할 수단을 가지는 것이 바람직하다.
좀 더 구체적으로는, 제1 절연 기판, 상기 제1 절연 기판 위에 형성되어 있으며 게이트 전극을 포함하는 게이트선, 상기 게이트선 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 비정질 규소층, 상기 비정질 규소층 위에 형성되어 저항성 접촉층, 상기 게이트 절연막 위에 형성되어 있으며 적어도 일부가 상기 저항성 접촉층 위에 형성되어 있는 소스 전극을 포함하는 데이터선, 적어도 일부가 상기 저항성 접촉층 위에 형성되어 있으며 상기 소스 전극과 대향하는 드레인 전극, 상기 게이트 절연막 위에 형성되어 있는 결합 전극, 상기 데이터선, 상기 드레인 전극 및 상기 결합 전극 위에 형성되어 있는 보호막, 상기 보호막 위에 형성되어 있으며 상기 드레인 전극 및 상기 결합 전극과 연결되어 있는 제1 화소 전극, 상기 제1 화소 전극과 절연되어 있고, 상기 결합 전극과 적어도 일부분이 중첩하는 제2 화소 전극, 상기 제1 절연 기판과 대향하고 있는 제2 절연 기판, 상기 제2 절연 기판 위에 형성되어 있는 공통 전극, 상기 제1 기판 및 상기 제2 기판 중의 적어도 하나에 형성되어 있는 제1 도메인 분할 수단, 상기 제1 기판 및 상기 제2 기판 중의 적어도 하나에 형성되어 있으며 상기 제1 도메인 분할 수단과 함께 화소 영역을 다수의 소도메인으로 분할하는 제2 도메인 분할 수단을 포함하는 액정 표시 장치를 마련한다.
이 때, 상기 결합 전극은 상기 드레인 전극으로부터 연장되어 있거나 상기 보호막이 가지는 접촉구를 통하여 상기 제1 화소 전극과 연결되어 있는 것이 바람직하고, 상기 제1 도메인 분할 수단은 상기 제1 화소 전극과 상기 제2 화소 전극 중의 적어도 하나가 가지는 절개부이고, 상기 제2 도메인 분할 수단은 상기 공통 전극이 가지는 절개부일 수 있다. 또, 상기 결합 전극은 상기 제2 도메인 분할 수단과 1/2 이상의 부분이 중첩하는 것이 바람직하다.
또는, 제1 절연 기판, 상기 제1 절연 기판 위에 형성되어 있으며 게이트 전극을 포함하는 게이트선, 상기 게이트선 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 비정질 규소층, 상기 비정질 규소층 위에 형성되어 저항성 접촉층, 상기 게이트 절연막 위에 형성되어 있으며 적어도 일부가 상기 저항성 접촉층 위에 형성되어 있는 소스 전극을 포함하는 데이터선, 적어도 일부가 상기 저항성 접촉층 위에 형성되어 있으며 상기 소스 전극과 대향하는 제1 및 제2 드레인 전극, 상기 데이터선 및 상기 제1 및 제2 드레인 전극 위에 형성되어 있는 보호막, 상기 보호막 위에 형성되어 있으며 상기 제1 및 제2 드레인 전극과 각각 연결되어 있는 제1 및 제2 화소 전극, 상기 제1 절연 기판과 대향하고 있는 제2 절연 기판, 상기 제2 절연 기판 위에 형성되어 있는 공통 전극, 상기 제1 기판 및 상기 제2 기판 중의 적어도 하나에 형성되어 있는 제1 도메인 분할 수단, 상기 제1 기판 및 상기 제2 기판 중의 적어도 하나에 형성되어 있으며 상기 제1 도메인 분할 수단과 함께 화소 영역을 다수의 소도메인으로 분할하는 제2 도메인 분할 수단을 포함하는 액정 표시 장치를 마련한다.
이 때, 상기 소스 전극과 상기 제1 드레인 전극 사이의 거리보다 상기 소스 전극과 상기 제2 드레인 전극 사이의 거리가 더 멀거나, 상기 소스 전극과 상기 제1 드레인 전극이 대향하는 폭이 상기 소스 전극과 상기 제2 드레인 전극이 대향하는 폭에 비하여 더 넓은 것이 바람직하다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그러면 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 설명한다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 2는 본 발명의 제1 실시예에 따른 액정 표시 장치용 색필터 기판의 배치도이고, 도 3은 본 발명의 제1 실시예에 따른 액정 표시 장치의 배치도이고, 도 4는 도 3의 IV-IV'선에 대한 단면도이다.
액정 표시 장치는 하부 표시판과 이와 마주보고 있는 상부 표시판 및 하부 표시판과 상부 표시판 사이에 주입되어 표시판에 수직으로 배향되어 있는 액정 분자를 포함하는 액정층(3)으로 이루어진다.
먼저, 하부 표시판은 다음과 같은 구성을 가진다.
유리 등의 투명한 절연 물질로 이루어진 절연 기판(110) 위에 ITO(indiumtin oxide)나 IZO(indium zinc oxide) 등의 투명한 도전 물질로 이루어져 있는 제1 및 제2 화소 전극(190a, 190b)이 형성되어 있다. 이중 제1 화소 전극(190a)은 박막 트랜지스터에 연결되어 화상 신호 전압을 인가 받고, 제2 화소 전극(190b)은 제1 화소 전극(190a)과 연결되어 있는 결합 전극(176)과 중첩함으로써 제1 화소 전극(190a)과 전자기적으로 결합(용량성 결합)되어 있다. 이 때, 박막 트랜지스터는 주사 신호를 전달하는 게이트선(121)과 화상 신호를 전달하는 데이터선(171)에 각각 연결되어 주사 신호에 따라 제1 화소 전극(190a)에 인가되는 화상 신호를 온(on)오프(off)한다. 제2 화소 전극(190b)은 절개부(192)를 가진다. 또, 절연 기판(110)의 아래 면에는 하부 편광판(12)이 부착되어 있다. 여기서, 제1 및 제2 화소 전극(190a, 190b)은 반사형 액정 표시 장치인 경우 투명한 물질로 이루어지지 않을 수도 있고, 이 경우에는 하부 편광판(12)도 불필요하게 된다.
다음, 상부 표시판의 구성은 다음과 같다.
역시 유리 등의 투명한 절연 물질로 이루어진 절연 기판(210)의 아래 면에 빛샘을 방지하기 위한 블랙 매트릭스(220)와 적, 녹, 청의 색필터(230) 및 ITO 또는 IZO 등의 투명한 도전 물질로 이루어져 있는 공통 전극(270)이 형성되어 있다. 여기서, 공통 전극(270)에는 절개부(271, 272, 273)가 형성되어 있다. 블랙 매트릭스(220)는 화소 영역의 둘레 부분뿐만 아니라 공통 전극(270)의 절개부(271, 272, 273)와 중첩하는 부분에도 형성할 수 있다. 이는 절개부(271, 272, 273)로 인해 발생하는 빛샘을 방지하기 위함이다.
제1 실시예에 따른 액정 표시 장치에 대하여 좀 더 상세히 한다.
하부의 절연 기판(110) 위에 주로 가로 방향으로 뻗어 있는 복수의 게이트선(121)과 유지 전극선(131)이 형성되어 있다.
게이트선(121)은 복수의 부분이 아래 위로 확장되어 게이트 전극(123)을 이루고, 한쪽 끝부분(125)은 외부 회로와의 연결을 위하여 넓게 확장되어 있다.
각 유지 전극선(131)은 그로부터 뻗어 나온 여러 벌의 유지 전극(storage electrode)(133a, 133b, 133c)을 포함한다. 한 벌의 유지 전극(133a, 133b, 133c) 중 두 개의 유지 전극(133a, 133b)은 세로 방향으로 뻗어나오며 가로 방향으로 뻗은 다른 하나의 유지 전극(133c)에 의하여 서로 연결되어 있다. 이 때, 각 유지 전극선(131)은 2개 이상의 가로선으로 이루어질 수도 있다.
게이트선(121) 및 유지 전극선(131)은 Al, Al 합금, Ag, Ag 합금, Cr, Ti, Ta, Mo 등의 금속 따위로 만들어진다. 도 4에 나타난 바와 같이, 본 실시예의 게이트선(121) 및 유지 전극선(131)은 단일층으로 이루어지지만, 물리 화학적 특성이 우수한 Cr, Mo, Ti, Ta 등의 금속층과 비저항이 작은 Al 계열 또는 Ag 계열의 금속층을 포함하는 이중층으로 이루어질 수도 있다. 이외에도 여러 다양한 금속 또는 도전체로 게이트선(121)과 유지 전극선(131)을 만들 수 있다.
게이트선(121)과 유지 전극선(131)이 측면은 경사져 있으며 수평면에 대한 경사각은 30-80°인 것이 바람직하다.
게이트선(121)과 유지 전극선(131)의 위에는 질화규소(SiNx) 등으로 이루어진 게이트 절연막(140)이 형성되어 있다.
게이트 절연막(140) 위에는 복수의 데이터선(171)을 비롯하여 복수의 박막트랜지스터 드레인 전극(drain electrode)(175), 복수의 결합 전극(176) 및 복수의 다리부 금속편(under-bridge metal piece)(172)이 형성되어 있다. 각 데이터선(171)은 주로 세로 방향으로 뻗어 있으며, 각 드레인 전극(175)을 향하여 복수의 분지를 내어 박막 트랜지스터의 소스 전극(source electrode)(173)을 이룬다. 다리부 금속편(172)은 게이트선(121) 위에 위치한다. 결합 전극(176)은 드레인 전극(175)과 연결되어 있고, V자 모양으로 굴절되어 있다.
데이터선(171), 드레인 전극(175), 결합 전극(176) 및 다리부 금속편(172)도 게이트선(121)과 마찬가지로 크롬과 알루미늄 등의 물질로 만들어지며, 단일층 또는 다중층으로 이루어질 수 있다.
데이터선(171) 및 드레인 전극(175)의 아래에는 데이터선(171)을 따라 주로 세로로 길게 뻗은 복수의 선형 반도체(151)가 형성되어 있다. 비정질 규소 따위로 이루어진 각 선형 반도체(151)는 각 게이트 전극(123), 소스 전극(173) 및 드레인 전극(175)을 향하여 가지를 내어 박막 트랜지스터의 채널(154)을 이룬다.
반도체(151)와 데이터선(171) 및 드레인 전극(175) 사이에는 둘 사이의 접촉 저항을 감소시키기 위한 복수의 저항성 접촉 부재(ohmic contact)(161)가 형성되어 있다. 저항성 접촉 부재(161)는 실리사이드나 n형 불순물이 고농도로 도핑된 비정질 규소 따위로 만들어진다.
데이터선(171), 드레인 전극(175) 및 다리부 금속편(172) 위에는 질화규소 등의 무기 절연물이나 수지 등의 유기 절연물로 이루어진 보호막(180)이 형성되어 있다.
보호막(180)에는 드레인 전극(175)의 적어도 일부와 데이터선(171)의 끝 부분(179)을 각각 노출시키는 복수의 접촉 구멍(181, 183)이 구비되어 있으며, 게이트선(121)의 끝 부분(125)과 유지 전극선(131)의 일부를 각각 드러내는 복수의 접촉 구멍(182, 184, 185)이 게이트 절연막(140)과 보호막(180)을 관통하고 있다.
보호막(180) 위에는 복수의 화소 전극(190a, 190b)을 비롯하여 복수의 접촉 보조 부재(contact assistant)(95, 97) 및 복수의 유지 전극선 연결 다리(storage bridge)(91)가 형성되어 있다. 화소 전극(190a, 190b), 접촉 보조 부재(95, 97) 및 연결 다리(91)는 ITO(indium tin oxide)나 IZO(indium zinc oxide) 등과 같은 투명 도전체나 알루미늄(Al)과 같은 광 반사 특성이 우수한 불투명 도전체 따위로 만들어진다.
화소 전극(190a, 190b)은 제1 화소 전극(190a)과 제2 화소 전극(190b)으로 분류되며, 제1 화소 전극(190a)은 접촉 구멍(181)을 통하여 드레인 전극(175)과 연결되어 있고, 제2 화소 전극(190b)은 결합 전극(176)과 중첩하고 있다. 따라서, 제2 화소 전극(190b)은 제1 화소 전극(190a)에 전자기적으로 결합(용량성 결합)되어 있다.
제1 화소 전극(190a)과 제2 화소 전극(190b)을 나누는 경계는 게이트선(121)에 대하여 45°를 이루는 부분(191, 193)과 수직을 이루는 부분으로 구분되고, 이중 45°를 이루는 두 부분(191, 193)이 수직을 이루는 부분에 비하여 길이가 길다. 또, 45°를 이루는 두 부분(191, 193)은 서로 수직을 이루고 있다.
제2 화소 전극(190b)은 절개부(192)를 가지며, 절개부(192)는 제2 화소전극(190b)의 오른쪽 변에서 왼쪽 변을 향하여 파고 들어간 형태이고, 입구는 넓게 확장되어 있다.
제1 화소 전극(190a)과 제2 화소 전극(190b)은 각각 게이트선(121)과 데이터선(171)이 교차하여 정의하는 화소 영역을 상하로 이등분하는 선(게이트선과 나란한 선)에 대하여 실질적으로 거울상 대칭을 이루고 있다.
또, 보호막(180)의 위에는 게이트선(121)을 건너 그 양쪽에 위치하는 두 유지 전극선(131)을 연결하는 유지 배선 연결 다리(91)가 형성되어 있다. 유지 배선 연결 다리(91)는 보호막(180)과 게이트 절연막(140)을 관통하는 접촉구(183, 184)를 통하여 유지 전극(133a) 및 유지 전극선(131)에 접촉하고 있다. 유지 배선 연결 다리(91)는 다리부 금속편(172)과 중첩하고 있다. 유지 배선 연결 다리(91)는 하부 기판(110) 위의 유지 전극선(131) 전체를 전기적으로 연결하는 역할을 하고 있다. 이러한 유지 전극선(131)은 필요할 경우 게이트선(121)이나 데이터선(171)의 결함을 수리하는데 이용할 수 있고, 다리부 금속편(172)은 이러한 수리를 위하여 레이저를 조사할 때, 게이트선(121)과 유지 배선 연결 다리(91)의 전기적 연결을 보조하기 위하여 형성한다.
접촉 보조 부재(95, 97)는 각각 접촉 구멍(182, 183)를 통하여 게이트선의 끝부분(125)과 데이터선의 끝부분(179)에 연결되어 있다.
상부의 절연 기판(210)에는 빛이 새는 것을 방지하기 위한 블랙 매트릭스(220)가 형성되어 있다. 블랙 매트릭스(220) 위에는 적, 녹, 청색 색필터(230)가 형성되어 있다. 색필터(230)의 위에는 복수 벌의 절개부(271, 272,273)를 가지는 공통 전극(270)이 형성되어 있다. 공통 전극(270)은 ITO 또는 IZO(indium zinc oxide) 등의 투명한 도전체로 형성한다.
공통 전극(270)의 한 벌의 절개부(271, 272, 273)는 두 화소 전극(190a, 190b)의 경계 중 게이트선(121)에 대하여 45°를 이루는 부분(191, 193)을 가운데에 끼고 있으며 이와 나란한 사선부와 화소 전극(190)의 변과 중첩되어 있는 단부를 포함하고 있다. 이 때, 단부는 세로 방향 단부와 가로 방향 단부로 분류된다.
이상과 같은 구조의 박막 트랜지스터 표시판과 색필터 표시판을 정렬하여 결합하고 그 사이에 액정 물질을 주입하여 수직 배향하면 본 발명에 한 실시예에 따른 액정 표시 장치의 기본 구조가 마련된다.
박막 트랜지스터 표시판과 색필터 표시판을 정렬했을 때 공통 전극(270)의 한 벌의 절개부(271, 272, 273)는 두 화소 전극(190a, 190b)을 각각 복수의 부영역(subarea)으로 구분하는데, 본 실시예에서는 도 3에 도시한 바와 같이 두 화소 전극(190a, 190b)을 각각 4개의 부영역으로 나눈다. 도 3에서 알 수 있는 바와 같이, 각 부영역은 길쭉하게 형성되어 있어서 폭 방향과 길이 방향이 구별된다.
화소 전극(190a, 190b)의 각 부영역과 이에 대응하는 기준 전극(270)의 각 부영역 사이에 있는 액정층(3) 부분을 앞으로는 소영역(subregion)이라고 하며, 이들 소영역은 전계 인가시 그 내부에 위치하는 액정 분자의 평균 장축 방향에 따라 4개의 종류로 분류되며 앞으로는 이를 도메인(domain)이라고 한다.
이러한 구조의 액정 표시 장치에서 제1 화소 전극(190a)은 박막 트랜지스터를 통하여 화상 신호 전압을 인가받음에 반하여 제2 화소 전극(190b)은 결합전극(176)과의 용량성 결합에 의하여 전압이 변동하게 되므로 제2 화소 전극(190b)의 전압은 제1 화소 전극(190b)의 전압에 비하여 절대값이 항상 낮게 된다. 이와 같이, 하나의 화소 영역 내에서 전압이 다른 두 화소 전극을 배치하면 두 화소 전극이 서로 보상하여 감마 곡선의 왜곡을 줄일 수 있다.
그러면 제1 화소 전극(190a)의 전압이 제2 화소 전극(190b)의 전압보다 낮게 유지되는 이유를 도 5를 참고로 하여 설명한다.
도 5는 본 발명의 제1 실시예에 따른 액정 표시 장치를 회로도로써 표현한 것이다.
도 5에서 Clca는 제1 화소 전극(190a)과 공통 전극(270) 사이에서 형성되는 액정 용량을 나타내고, Cst는 제1 화소 전극(190a)과 유지 전극선(131) 사이에서 형성되는 유지 용량을 나타낸다. Clcb는 제2 화소 전극(190b)과 공통 전극(270) 사이에서 형성되는 액정 용량을 나타내고, Ccp는 제1 화소 전극(190a)과 제2 화소 전극(190b) 사이에서 형성되는 결합 용량을 나타낸다.
공통 전극(270) 전압에 대한 제1 화소 전극(190a)의 전압을 Va라 하고, 제2 화소 전극(190b)의 전압을 Vb라 하면, 전압 분배 법칙에 의하여,
Va=Vb×[Ccp/(Ccp+Clcb)]
이고, Ccp/(Ccp+Clcb)는 항상 1보다 작으므로 Vb는 Va에 비하여 항상 작다.
한편, Ccp를 조절함으로써 Va에 대한 Vb의 비율을 조정할 수 있다. Ccp의 조절은 결합 전극(176)과 제2 화소 전극(190b)의 중첩 면적과 거리를 조정함으로써 가능하다. 중첩 면적은 결합 전극(176)의 폭을 변화시킴으로써 용이하게 조정할수 있고, 거리는 결합 전극(176)의 형성 위치를 변화시킴으로써 조정할 수 있다. 즉, 본 발명의 실시예에서는 결합 전극(176)을 데이터선(171)과 같은 층에 형성하였으나, 게이트선(121)과 같은 층에 형성함으로써 결합 전극(176)과 제2 화소 전극(190b) 사이의 거리를 증가시킬 수 있다.
결합 전극(176)의 배치는 다양하게 변형될 수 있다. 이에 대하여 제2 내지 제6 실시예로써 설명한다.
이하에서는 제1 실시예와 구별되는 특징에 대하여만 설명하고 나머지 동일한 부분에 대하여는 설명을 생략한다.
도 6은 본 발명의 제2 실시예에 따른 액정 표시 장치의 배치도이다.
제2 실시예에 따른 액정 표시 장치에서는 결합 전극(176)이 드레인 전극(175)과 연결되는 위치가 제1 실시예와는 달리 소스 전극(173)과 마주보고 있는 부분에 직접 연결되어 있다.
도 7은 본 발명의 제3 실시예에 따른 액정 표시 장치의 배치도이고, 도 8은 도 7의 VIII-VIII'선에 대한 단면도이다.
제3 실시예에 따른 액정 표시 장치에서는 결합 전극(176)이 제1 화소 전극(190a)에 연결된다. 이들의 연결은 보호막(180)에 형성되어 있는 접촉 구멍(186)을 통하여 이루어진다.
도 9는 본 발명의 제4 실시예에 따른 액정 표시 장치의 배치도이다.
제4 실시예에 따른 액정 표시 장치에서는 제3 실시예와 마찬가지로 결합 전극(176)이 제1 화소 전극(190a)에 접촉 구멍(186)을 통하여 연결된다. 다만, 접촉구멍(186)이 드레인 전극(175)과 가까운 쪽이 아니고 먼 쪽 유지 전극(133a) 위에 배치되는 것이 제3 실시예와 다르다.
도 10은 본 발명의 제5 실시예에 따른 액정 표시 장치의 배치도이다.
제5 실시예에 따른 액정 표시 장치는 결합 전극(176)의 모양이 직선형인 점이 제1 실시예와 다르다.
도 11은 본 발명의 제6 실시예에 따른 액정 표시 장치의 배치도이다.
제6 실시예에 따른 액정 표시 장치는 결합 전극(176)이 제5 실시예와 제1 실시예에 따른 액정 표시 장치의 결합 전극(176)을 합한 모양을 가진다는 점이 특징이다.
이상에서는 제2 화소 전극(190b)을 부유(floating)시키고 결합 전극(176)을 이용하여 제1 화소 전극(190a)과 용량성 결합을 형성한다. 그러나 이와는 달리 제2 화소 전극(190b)에 직접 화상 신호를 인가할 수 있다.
도 12는 본 발명의 제7 실시예에 따른 액정 표시 장치의 배치도이다.
본 발명의 제7 실시예에서는 드레인 전극(175a, 175b)을 두 개 형성하고, 이들을 각각 제1 화소 전극(190a)과 제2 화소 전극(190b)에 연결한다.
이 때, 두 드레인 전극(175a, 175b)이 소스 전극(173)으로부터 떨어져 있는 거리는 서로 다르다. 제1 드레인 전극(175a)과 소스 전극(173)의 거리를 La라 하고 제2 드레인 전극(175b)과 소스 전극(173)의 거리를 Lb라 하면, La < Lb이다. 또, 소스 전극(173)과 대향하는 두 드레인 전극(175a, 175b)의 폭도 서로 다른다. 제1 드레인 전극(175a)의 폭을 Wa라 하고 제2 드레인 전극(175b)의 폭을 Wb라 하면, Wa > Wb이다.
이와 같이 두 드레인 전극(175a, 175b)의 소스 전극(173)으로부터의 거리와 마주하는 폭을 달리하면, 박막 트랜지스터의 채널 저항이 서로 다르게 되어 동일한 시간 동안 채널을 통하여 제1 화소 전극(190a)과 제2 화소 전극(190b)에 전달되는 전하량이 다르게 된다. 따라서 두 화소 전극(190a, 190b)에 걸리는 전압도 다르게 된다. 이 때, La < Lb이고, Wa > Wb 이므로 제1 화소 전극(190a)으로 통하는 채널의 저항이 제2 화소 전극(190b)으로 통하는 채널의 저항에 비하여 더 작다. 따라서 제1 화소 전극(190a)의 전압이 제2 화소 전극(190b)의 전압에 비하여 그 절대값이 항상 더 크게 된다.
따라서 제1 내지 제6 실시예에서와 같은 시인성 개선의 효과를 얻을 수 있다.
제1 화소 전극(190a)과 제2 화소 전극(190b)의 전압차는 La, Lb, Wa 및 Wb를 변화시킴으로써 조절할 수 있다.
도 13은 본 발명의 제7 실시예에 따른 액정 표시 장치의 회로도이다.
그런데 본 발명의 제1 내지 제6 실시예에 따른 액정 표시 장치의 경우 제2 화소 전극(190b)이 항상 부유되어 있어서, 외부적인 요인으로 인하여 제2 화소 전극(190b)에 비정상적인 전하(정전기 등)가 유입되면 빠져나갈 통로가 없기 때문에 계속 잔류하면서 유효 구동 전압을 왜곡시키는 문제점이 있다. 유효 구동 전압이 달라지면 원하는 화상을 표시하기 어렵게 되고 잔상 또는 플리커(flicker)와 같은 불량이 발생하게 된다.
이러한 문제점을 해결할 수 있는 방안에 대하여 제8 및 제9 실시예로써 설명한다.
도 14는 본 발명의 제8 실시예에 따른 액정 표시 장치의 회로도이고, 도 15는 본 발명의 제8 실시예에 따른 액정 표시 장치의 배치도이다.
도 14를 보면, 제2 화소 전극을 기준 전위와 연결하는 박막 트랜지스터(T2)를 형성하고, 그 게이트 전극을 전단 게이트선에 연결한다. 따라서, 본단 게이트선에 온 신호가 인가되어 화상 신호가 제1 화소 전극에 충전되기 이전에 제2 화소 전극은 기준 전극 전위로 리프레시(refresh)된다.
이렇게 되면 비정상적인 전하가 제2 화소 전극에 유입되더라도 제2 화소 전극이 매 프레임마다 기준 전위로 리프레시되기 때문에 화상 신호를 왜곡하는 일이 없게 된다.
도 15는 도 14의 회로도를 구체적으로 구현한 액정 표시 장치의 배치도이다.
제8 실시예에 따른 액정 표시 장치 역시 하부 표시판과 이와 마주보고 있는 상부 표시판 및 하부 표시판과 상부 표시판 사이에 주입되어 표시판에 수직으로 배향되어 있는 액정 분자를 포함하는 액정층(3)으로 이루어진다.
제8 실시예에 따른 액정 표시 장치의 하부 표시판은 다음과 같은 구성을 가진다.
유리 등의 투명한 절연 물질로 이루어진 절연 기판(110) 위에 ITO(indium tin oxide)나 IZO(indium zinc oxide) 등의 투명한 도전 물질로 이루어져 있는 제1 및 제2 화소 전극(190b, 190a)이 형성되어 있다. 이중 제1 화소 전극(190b)은 제1박막 트랜지스터의 드레인 전극(175a)에 연결되어 화상 신호 전압을 인가 받는다. 제2 화소 전극(190a)은 제1 화소 전극(190b)과 연결되어 있는 결합 전극(176)과 중첩함으로써 제1 화소 전극(190b)과 전자기적으로 결합(용량성 결합)되어 있고, 제2 박막 트랜지스터의 드레인 전극(175b)에 연결되어 기준 전위를 인가받는다.
이 때, 제1 박막 트랜지스터의 게이트 전극(123a)과 소스 전극(173a)은 주사 신호를 전달하는 본단 게이트선(121)과 화상 신호를 전달하는 데이터선(171)에 각각 연결되어 주사 신호에 따라 제1 화소 전극(190b)에 인가되는 화상 신호를 온(on)오프(off)한다.
제2 박막 트랜지스터의 게이트 전극(123b)과 소스 전극(173b)은 전단 게이트선(121)과 유지 전극 연결 다리(91)에 각각 연결되어 전단 게이트선(121)에 인가되는 주사 신호에 따라 제2 화소 전극(190a)을 기준 전위로 리프레시한다.
제2 박막 트랜지스터는 전단 게이트선(121)과 중첩하는 비정질 규소층(154b)과 그 위의 저항성 접촉층(도시하지 않음)을 포함하며, 제2 박막 트랜지스터의 소스 전극(173b)은 보호막(180)을 관통하는 접촉구(186)를 통하여 유지 전극 연결부(91)와 연결되어 있고, 제2 박막 트랜지스터의 드레인 전극(175b)은 보호막(180)을 관통하는 접촉구(187)를 통하여 제2 화소 전극(190a)과 연결되어 있다.
제1 화소 전극(190b)은 절개부(192)를 가진다.
여기서, 제1 및 제2 화소 전극(190a, 190b)은 반사형 액정 표시 장치인 경우 투명한 물질로 이루어지지 않을 수도 있다.
도 16은 본 발명의 제9 실시예에 따른 액정 표시 장치의 회로도이고, 도 17은 본 발명의 제9 실시예에 따른 액정 표시 장치의 배치도이다.
도 16을 보면, 제2 화소 전극을 기준 전위와 연결하는 제2 박막 트랜지스터(T2)를 형성하고, 그 게이트 전극을 전단 게이트선에 연결한다. 또, 제1 화소 전극과 제2 화소 전극을 연결하는 제3 박막 트랜지스터(T3)를 형성하고, 그 게이트 전극은 제2 박막 트랜지스터와 마찬가지로 전단 게이트선에 연결한다. 따라서, 본단 게이트선에 온 신호가 인가되어 화상 신호가 제1 화소 전극에 충전되기 이전에 제1 및 제2 화소 전극은 기준 전극 전위로 리프레시(refresh)된다.
제1 화소 전극에 화상 신호 전압 Vd가 인가되었을 때, 제2 화소 전극에 걸리는 전압[V(b)]은 Vd×Ccp/(Ccp+Clcb)로 표현된다.
이렇게 되면 비정상적인 전하가 제2 화소 전극에 유입되더라도 제1 및 제2 화소 전극이 매 프레임마다 기준 전위로 리프레시되기 때문에 화상 신호를 왜곡하는 일이 없게 된다. 또한, 제2 화소 전극 전압[V(b)]이 이전 프레임에 인가된 화소 전극 전압과는 무관하게 되어 이전 프레임의 화상이 다음 프레임의 화상에 영향을 미치는 것을 방지할 수 있다.
도 17은 도 16의 회로도를 구체적으로 구현한 액정 표시 장치의 배치도이다.
제9 실시예에 따른 액정 표시 장치 역시 하부 표시판과 이와 마주보고 있는 상부 표시판 및 하부 표시판과 상부 표시판 사이에 주입되어 표시판에 수직으로 배향되어 있는 액정 분자를 포함하는 액정층(3)으로 이루어진다.
제9 실시예에 따른 액정 표시 장치의 하부 표시판은 다음과 같은 구성을 가진다.
유리 등의 투명한 절연 물질로 이루어진 절연 기판(110) 위에 ITO(indium tin oxide)나 IZO(indium zinc oxide) 등의 투명한 도전 물질로 이루어져 있는 제1 및 제2 화소 전극(190b, 190a)이 형성되어 있다.
이중 제1 화소 전극(190b)은 제1 박막 트랜지스터의 드레인 전극(175a)에 연결되어 화상 신호 전압을 인가 받는다.
제2 화소 전극(190a)은 제1 화소 전극(190b)과 연결되어 있는 결합 전극(176)과 중첩함으로써 제1 화소 전극(190b)과 전자기적으로 결합(용량성 결합)되어 있고, 제2 박막 트랜지스터의 드레인 전극(175b)에 연결되어 기준 전위를 인가받는다.
또, 결합 전극(176)은 제3 박막 트랜지스터의 소스 전극(173c)과 연결되어 있고, 제3 박막 트랜지스터의 드레인 전극(175c)은 제2 박막 트랜지스터의 드레인 전극(175b)과 연결되어 있어서, 결합 전극(176)에도 제2 및 제3 박막 트랜지스터를 통하여 기준 전위가 인가된다. 결합 전극(176)은 제1 화소 전극(190b)과 연결되어 있으므로 제1 화소 전극(190b)에도 제2 화소 전극(190a)과 함께 기준 전위가 인가된다.
제1 박막 트랜지스터의 게이트 전극(123a)과 소스 전극(173a)은 주사 신호를 전달하는 본단 게이트선(121)과 화상 신호를 전달하는 데이터선(171)에 각각 연결되어 주사 신호에 따라 제1 화소 전극(190b)에 인가되는 화상 신호를 온(on)오프(off)한다.
제2 박막 트랜지스터의 게이트 전극(123b)과 소스 전극(173b)은 전단 게이트선(121)과 유지 전극 연결 다리(91)에 각각 연결되어 있어서 전단 게이트선(121)에 인가되는 주사 신호에 따라 제2 화소 전극(190a)이 기준 전위로 리프레시된다.
제3 박막 트랜지스터의 게이트 전극(123c)도 제2 박막 트랜지스터와 마찬가지로 전단 게이트선(121)에 연결되어 있어서 제2 화소 전극(190a)이 기준 전위로 리프레시될 때 제1 화소 전극(190b)도 함께 기준 전위로 리프레시된다.
제2 박막 트랜지스터는 전단 게이트선(121)과 중첩하는 비정질 규소층(154b)과 그 위의 저항성 접촉층(도시하지 않음)을 포함하며, 제2 박막 트랜지스터의 소스 전극(173b)은 보호막(180)을 관통하는 접촉구(186)를 통하여 유지 전극 연결부(91)와 연결되어 있고, 제2 박막 트랜지스터의 드레인 전극(175b)은 보호막(180)을 관통하는 접촉구(187)를 통하여 제2 화소 전극(190a)과 연결되어 있다.
제3 박막 트랜지스터도 전단 게이트선(121)과 중첩하는 비정질 규소층(154c)과 그 위의 저항성 접촉층(도시하지 않음)을 포함하며, 제3 박막 트랜지스터의 드레인 전극(175c)은 제2 박막 트랜지스터의 드레인 전극이 연장되어 있는 형태이고, 제3 박막 트랜지스터의 소스 전극(173c)은 결합 전극(176)이 연장되어 있는 형태이다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의권리범위에 속하는 것이다. 특히, 화소 전극과 공통 전극에 형성하는 절개부의 배치는 여러 다양한 변형이 있을 수 있다.
이상과 같은 구성을 통하여 액정 표시 장치의 측면 시인성을 향상시켜 시야각을 확장할 수 있다.

Claims (24)

  1. 절연 기판,
    상기 절연 기판 위에 형성되어 있는 제1 신호선,
    상기 제1 신호선과 절연되어 교차하고 있는 제2 신호선,
    상기 제1 신호선과 상기 제2 신호선이 교차하여 정의하는 각 화소 영역마다 형성되어 있는 제1 화소 전극,
    상기 제1 신호선, 상기 제2 신호선 및 제1 화소 전극에 3단자가 각각 연결되어 있는 제1 박막 트랜지스터,
    상기 화소 영역마다 형성되어 있으며 상기 제1 화소 전극에 용량성으로 결합되어 있는 제2 화소 전극
    을 포함하는 박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 제1 화소 전극과 연결되어 있고, 상기 제2 화소 전극과 절연 상태로 중첩하고 있는 결합 전극을 더 포함하는 박막 트랜지스터 표시판.
  3. 제2항에서,
    상기 제1 화소 전극과 상기 제2 화소 전극 중의 적어도 하나는 도메인 분할 수단을 가지는 박막 트랜지스터 표시판.
  4. 제2항에서,
    상기 결합 전극은 상기 제1 박막 트랜지스터의 3단자 중 드레인 전극으로부터 연장되어 있는 박막 트랜지스터 표시판.
  5. 제2항에서,
    상기 제1 신호선과 상기 제2 신호선 사이에 형성되어 있는 게이트 절연막과 상기 제2 신호선과 상기 제1 및 제2 화소 전극 사이에 형성되어 있는 보호막을 더 포함하고,
    상기 결합 전극은 상기 보호막에 형성되어 있는 접촉구를 통하여 상기 제1 화소 전극과 연결되어 있는 박막 트랜지스터 표시판.
  6. 제2항에서,
    상기 제1 및 제2 화소 전극이 상기 화소 영역의 상하 이등분선에 대하여 실질적으로 거울상 대칭을 이루는 박막 트랜지스터 표시판.
  7. 제6항에서,
    상기 제1 화소 전극과 상기 제2 화소 전극의 서로 인접한 경계선 중 긴변 2개는 제1 신호선과 45°를 이루는 박막 트랜지스터 표시판.
  8. 제2항에서,
    상기 제2 신호선과 절연되어 교차하고 있으며 기준 전위가 인가되는 제3 신호선,
    상기 제1 신호선, 상기 제2 화소 전극 및 상기 제3 신호선에 3단자가 각각 연결되어 있는 제2 박막 트랜지스터, 및
    상기 제1 신호선, 상기 결합 전극 및 상기 제2 화소 전극에 3단자가 각각 연결되어 있는 제3 박막 트랜지스터
    를 더 포함하는 박막 트랜지스터 표시판.
  9. 제8항에서,
    동일한 화소 영역 내의 상기 제2 박막 트랜지스터와 상기 제3 박막 트랜지스터는 동일한 제1 신호선에 연결되어 있고, 상기 제1 박막 트랜지스터와 상기 제2 박막 트랜지스터는 인접하는 서로 다른 제1 신호선에 각각 연결되어 있는 박막 트랜지스터 표시판.
  10. 제1항에서,
    상기 제2 신호선과 절연되어 교차하고 있으며 기준 전위가 인가되는 제3 신호선,
    상기 제1 신호선, 상기 제2 화소 전극 및 상기 제3 신호선에 3단자가 각각 연결되어 있는 제2 박막 트랜지스터를 더 포함하는 박막 트랜지스터 표시판.
  11. 제10항에서,
    동일한 화소 영역 내의 상기 제1 박막 트랜지스터와 상기 제2 박막 트랜지스터는 인접하는 서로 다른 제1 신호선에 각각 연결되어 있는 박막 트랜지스터 표시판.
  12. 절연 기판,
    상기 절연 기판 위에 형성되어 있는 제1 신호선,
    상기 제1 신호선과 절연되어 교차하고 있는 제2 신호선,
    상기 제1 신호선과 상기 제2 신호선이 교차하여 정의하는 각 화소 영역마다 형성되어 있는 제1 화소 전극,
    상기 제1 신호선, 상기 제2 신호선 및 제1 화소 전극에 3단자가 각각 연결되어 있는 제1 박막 트랜지스터,
    상기 화소 영역마다 형성되어 있는 제2 화소 전극,
    상기 제1 신호선, 상기 제2 신호선 및 상기 제2 화소 전극에 3단자가 각각 연결되어 있는 제2 박막 트랜지스터
    를 포함하고, 상기 제1 박막 트랜지스터의 채널의 저항과 상기 제2 박막 트랜지스터의 채널의 저항은 서로 다른 박막 트랜지스터 표시판.
  13. 제12항에서,
    상기 제1 박막 트랜지스터와 상기 제2 박막 트랜지스터는 소스 전극을 공유하는 박막 트랜지스터 표시판.
  14. 제13항에서,
    상기 제1 박막 트랜지스터의 3단자를 각각 제1 게이트 전극, 소스 전극 및 제1 드레인 전극이라 하고, 상기 제2 박막 트랜지스터의 3단자를 제2 게이트 전극, 소스 전극 및 제2 드레인 전극이라 할 때, 상기 소스 전극과 상기 제1 드레인 전극 사이의 거리보다 상기 소스 전극과 상기 제2 드레인 전극 사이의 거리가 더 먼 박막 트랜지스터 표시판.
  15. 제13항에서,
    상기 제1 박막 트랜지스터의 3단자를 각각 제1 게이트 전극, 소스 전극 및 제1 드레인 전극이라 하고, 상기 제2 박막 트랜지스터의 3단자를 제2 게이트 전극, 소스 전극 및 제2 드레인 전극이라 할 때, 상기 소스 전극과 상기 제1 드레인 전극이 대향하는 폭이 상기 소스 전극과 상기 제2 드레인 전극이 대향하는 폭에 비하여 더 넓은 박막 트랜지스터 표시판.
  16. 제13항에서,
    상기 제1 화소 전극과 상기 제2 화소 전극 중의 적어도 하나는 도메인 분할 수단을 가지는 박막 트랜지스터 표시판.
  17. 제1 절연 기판,
    상기 제1 절연 기판 위에 형성되어 있으며 게이트 전극을 포함하는 게이트선,
    상기 게이트선 위에 형성되어 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있는 비정질 규소층,
    상기 비정질 규소층 위에 형성되어 저항성 접촉층,
    상기 게이트 절연막 위에 형성되어 있으며 적어도 일부가 상기 저항성 접촉층 위에 형성되어 있는 소스 전극을 포함하는 데이터선,
    적어도 일부가 상기 저항성 접촉층 위에 형성되어 있으며 상기 소스 전극과 대향하는 드레인 전극,
    상기 게이트 절연막 위에 형성되어 있는 결합 전극,
    상기 데이터선, 상기 드레인 전극 및 상기 결합 전극 위에 형성되어 있는 보호막,
    상기 보호막 위에 형성되어 있으며 상기 드레인 전극 및 상기 결합 전극과 연결되어 있는 제1 화소 전극,
    상기 제1 화소 전극과 절연되어 있고, 상기 결합 전극과 적어도 일부분이 중첩하는 제2 화소 전극,
    상기 제1 절연 기판과 대향하고 있는 제2 절연 기판,
    상기 제2 절연 기판 위에 형성되어 있는 공통 전극,
    상기 제1 기판 및 상기 제2 기판 중의 적어도 하나에 형성되어 있는 제1 도메인 분할 수단,
    상기 제1 기판 및 상기 제2 기판 중의 적어도 하나에 형성되어 있으며 상기 제1 도메인 분할 수단과 함께 화소 영역을 다수의 소도메인으로 분할하는 제2 도메인 분할 수단
    을 포함하는 액정 표시 장치.
  18. 제17항에서,
    상기 결합 전극은 상기 드레인 전극으로부터 연장되어 있는 액정 표시 장치.
  19. 제17항에서,
    상기 결합 전극은 상기 보호막이 가지는 접촉구를 통하여 상기 제1 화소 전극과 연결되어 있는 액정 표시 장치.
  20. 제17항에서,
    상기 제1 도메인 분할 수단은 상기 제1 화소 전극과 상기 제2 화소 전극 중의 적어도 하나가 가지는 절개부이고,
    상기 제2 도메인 분할 수단은 상기 공통 전극이 가지는 절개부인 액정 표시 장치.
  21. 제20항에서,
    상기 결합 전극은 상기 제2 도메인 분할 수단과 1/2 이상의 부분이 중첩하는 액정 표시 장치.
  22. 제1 절연 기판,
    상기 제1 절연 기판 위에 형성되어 있으며 게이트 전극을 포함하는 게이트선,
    상기 게이트선 위에 형성되어 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있는 비정질 규소층,
    상기 비정질 규소층 위에 형성되어 저항성 접촉층,
    상기 게이트 절연막 위에 형성되어 있으며 적어도 일부가 상기 저항성 접촉층 위에 형성되어 있는 소스 전극을 포함하는 데이터선,
    적어도 일부가 상기 저항성 접촉층 위에 형성되어 있으며 상기 소스 전극과 대향하는 제1 및 제2 드레인 전극,
    상기 데이터선 및 상기 제1 및 제2 드레인 전극 위에 형성되어 있는 보호막,
    상기 보호막 위에 형성되어 있으며 상기 제1 및 제2 드레인 전극과 각각 연결되어 있는 제1 및 제2 화소 전극,
    상기 제1 절연 기판과 대향하고 있는 제2 절연 기판,
    상기 제2 절연 기판 위에 형성되어 있는 공통 전극,
    상기 제1 기판 및 상기 제2 기판 중의 적어도 하나에 형성되어 있는 제1 도메인 분할 수단,
    상기 제1 기판 및 상기 제2 기판 중의 적어도 하나에 형성되어 있으며 상기 제1 도메인 분할 수단과 함께 화소 영역을 다수의 소도메인으로 분할하는 제2 도메인 분할 수단
    을 포함하는 액정 표시 장치.
  23. 제22항에서,
    상기 소스 전극과 상기 제1 드레인 전극 사이의 거리보다 상기 소스 전극과 상기 제2 드레인 전극 사이의 거리가 더 먼 액정 표시 장치.
  24. 제22항에서,
    상기 소스 전극과 상기 제1 드레인 전극이 대향하는 폭이 상기 소스 전극과 상기 제2 드레인 전극이 대향하는 폭에 비하여 더 넓은 액정 표시 장치.
KR1020020083711A 2002-12-24 2002-12-24 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판 KR100925459B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020083711A KR100925459B1 (ko) 2002-12-24 2002-12-24 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020083711A KR100925459B1 (ko) 2002-12-24 2002-12-24 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020090031489A Division KR100925475B1 (ko) 2009-04-10 2009-04-10 박막 트랜지스터 표시판 및 액정 표시 장치

Publications (2)

Publication Number Publication Date
KR20040056970A true KR20040056970A (ko) 2004-07-01
KR100925459B1 KR100925459B1 (ko) 2009-11-06

Family

ID=37349596

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020083711A KR100925459B1 (ko) 2002-12-24 2002-12-24 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판

Country Status (1)

Country Link
KR (1) KR100925459B1 (ko)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8174472B2 (en) 2005-06-01 2012-05-08 Samsung Electronics Co., Ltd. Liquid crystal display and method thereof
US8203516B2 (en) 2008-02-14 2012-06-19 Samsung Electronics Co., Ltd. Liquid crystal display
KR101237011B1 (ko) * 2005-08-02 2013-02-26 삼성디스플레이 주식회사 액정 표시 장치
KR101309552B1 (ko) * 2006-11-01 2013-09-23 삼성디스플레이 주식회사 어레이 기판 및 이를 갖는 표시패널
KR101320020B1 (ko) * 2005-07-09 2013-10-29 삼성디스플레이 주식회사 액정 표시 장치
US8665387B2 (en) 2009-12-01 2014-03-04 Samsung Display Co., Ltd. Liquid crystal display
KR101394889B1 (ko) * 2013-01-31 2014-05-13 삼성디스플레이 주식회사 액정 표시 장치
KR101430610B1 (ko) * 2006-09-18 2014-09-23 삼성디스플레이 주식회사 액정표시패널 및 이의 제조 방법
US9575379B2 (en) 2014-07-10 2017-02-21 Samsung Display Co., Ltd. Liquid crystal display and manufacturing method thereof

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5610739A (en) * 1994-05-31 1997-03-11 Matsushita Electric Industrial Co., Ltd. Liquid crystal display unit with a plurality of subpixels
KR100354906B1 (ko) * 1999-10-01 2002-09-30 삼성전자 주식회사 광시야각 액정 표시 장치

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8174472B2 (en) 2005-06-01 2012-05-08 Samsung Electronics Co., Ltd. Liquid crystal display and method thereof
KR101160831B1 (ko) * 2005-06-01 2012-06-28 삼성전자주식회사 액정 표시 장치
KR101320020B1 (ko) * 2005-07-09 2013-10-29 삼성디스플레이 주식회사 액정 표시 장치
KR101237011B1 (ko) * 2005-08-02 2013-02-26 삼성디스플레이 주식회사 액정 표시 장치
KR101430610B1 (ko) * 2006-09-18 2014-09-23 삼성디스플레이 주식회사 액정표시패널 및 이의 제조 방법
KR101309552B1 (ko) * 2006-11-01 2013-09-23 삼성디스플레이 주식회사 어레이 기판 및 이를 갖는 표시패널
US8988621B2 (en) 2006-11-01 2015-03-24 Samsung Display Co., Ltd. Array substrate and display panel having the same
US8203516B2 (en) 2008-02-14 2012-06-19 Samsung Electronics Co., Ltd. Liquid crystal display
US8665387B2 (en) 2009-12-01 2014-03-04 Samsung Display Co., Ltd. Liquid crystal display
KR101394889B1 (ko) * 2013-01-31 2014-05-13 삼성디스플레이 주식회사 액정 표시 장치
US9575379B2 (en) 2014-07-10 2017-02-21 Samsung Display Co., Ltd. Liquid crystal display and manufacturing method thereof

Also Published As

Publication number Publication date
KR100925459B1 (ko) 2009-11-06

Similar Documents

Publication Publication Date Title
KR100980016B1 (ko) 박막 트랜지스터 표시판
KR100961945B1 (ko) 액정 표시 장치 및 그에 사용되는 표시판
JP4657633B2 (ja) 多重ドメイン液晶表示装置及びそれに用いられる表示板
JP5057500B2 (ja) 多重ドメイン液晶表示装置及びそれに用いられる表示板
KR101026810B1 (ko) 다중 도메인 액정 표시 장치
KR101189266B1 (ko) 액정 표시 장치
KR101112537B1 (ko) 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판
JP2005301226A (ja) 液晶表示装置及びこれに使用する表示板
KR101122226B1 (ko) 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판
KR100925459B1 (ko) 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판
KR20060012761A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR100925475B1 (ko) 박막 트랜지스터 표시판 및 액정 표시 장치
KR100984346B1 (ko) 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판
KR101189280B1 (ko) 표시 장치
KR20050078761A (ko) 액정 표시 장치 및 그에 사용되는 표시판
KR20050061137A (ko) 액정 표시 장치 및 그에 사용되는 표시판
KR101337254B1 (ko) 표시 장치
KR101230317B1 (ko) 액정 표시 장치
KR101188600B1 (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR20080036340A (ko) 액정 표시 장치
KR20050106690A (ko) 다중 도메인 액정 표시 장치
KR20060016503A (ko) 박막 트랜지스터 표시판
KR20050121881A (ko) 액정 표시 장치 및 그에 사용되는 표시판
KR20050078810A (ko) 액정 표시 장치
KR20100089812A (ko) 박막 트랜지스터 표시판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee