JPWO2005121884A1 - アクティブマトリックス基板および液晶表示装置 - Google Patents

アクティブマトリックス基板および液晶表示装置 Download PDF

Info

Publication number
JPWO2005121884A1
JPWO2005121884A1 JP2006514600A JP2006514600A JPWO2005121884A1 JP WO2005121884 A1 JPWO2005121884 A1 JP WO2005121884A1 JP 2006514600 A JP2006514600 A JP 2006514600A JP 2006514600 A JP2006514600 A JP 2006514600A JP WO2005121884 A1 JPWO2005121884 A1 JP WO2005121884A1
Authority
JP
Japan
Prior art keywords
electrode
active matrix
insulating film
matrix substrate
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006514600A
Other languages
English (en)
Inventor
直樹 武田
直樹 武田
幸和 島戸
幸和 島戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JPWO2005121884A1 publication Critical patent/JPWO2005121884A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136213Storage capacitors associated with the pixel electrode
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors

Abstract

層間絶縁膜17上の絵素電極18と、層間絶縁膜17の下層に位置する電極16dとを、該層間絶縁膜17に形成したコンタクトホール17aを経由して電気的に接続する一方、電極16dの下方に制御絶縁膜14を介して該電極16dに対向するように別の電極13を配置し、これら両電極16d,13間に補助容量を形成するようにした液晶表示装置のアクティブマトリックス基板10において、電極16dに欠陥が生じている場合に、コンタクトホール17aの領域に対応する電極13の部位に、開口部20を設ける。これにより、コンタクトホール17aの形成に伴い、電極16dの欠陥箇所を通じて制御絶縁膜14に欠陥が生じても、開口率の低下を招くことなく、両電極16d,13間におけるリークの発生が抑えられる。

Description

本発明は、層間絶縁膜の上下に位置する絵素電極と電極とを該層間絶縁膜のコンタクトホールを通して互いに接続するとともに、前記電極に電極を対向配置して補助容量を形成するようにしたアクティブマトリックス基板に関し、特に、コンタクトホールの形成に伴って両電極間の制御絶縁膜に欠陥が生じても、両電極間にリークが発生しにくいようにする対策に関する。
近年では、液晶表示装置は、小形,薄形,低消費電力,軽量といった特長を持っていることから、各種電子機器に広く用いられるようになっている。特に、能動素子としてスイッチング素子を用いるようにしたアクティブマトリックス型液晶表示装置は、CRTと同等の表示特性が得られるものであることから、パソコンなどのOA機器,テレビ,カーナビゲーションシステムにおける車載用モニターなどのAV機器や携帯電話などに広く応用されている。
図8および図9は、例えば、特許文献1などで知られているように、スイッチング素子としてTFT(Thin Film Transistor)が用いられたアクティブマトリックス型液晶表示装置の構成例を示している。図8は、アクティブマトリックス基板上における1絵素領域分の構成を、該基板に対向配置された対向基板の側から見たときの平面図であり、図9は、両基板間に液晶層が配置されてなる液晶表示装置全体の構成を示していて、図8のVIII−VIII線拡大断面図に相当する断面図である。
この液晶表示装置は、各絵素領域毎にTFT160を有するアクティブマトリックス基板100と、このアクティブマトリックス基板100に対向するように配置された対向基板300と、これら両基板100,300間に配置された液晶層400とを備えている。アクティブマトリックス基板100上では、TFT160のゲート電極160aおよびソース電極160cは、それぞれゲート信号線120およびデータ信号線150に電気的に接続している。一方、TFT160のドレイン電極160dは、ゲート信号線120,データ信号線150およびTFT160を覆うように設けられた層間絶縁膜170上に位置する絵素電極180に、該層間絶縁膜170に形成されたコンタクトホール170aを通して電気的に接続している。
また、コンタクトホール170aの下方(図9の下方)には、補助容量対向電極130(以下、Cs対向電極という)がゲート絶縁膜140を介してドレイン電極160dの一部に対向するように配置されており、これらドレイン電極160dおよびCs対向電極130により補助容量を形成するようになっている。
ところで、上記のアクティブマトリックス基板100では、ドレイン電極160dにピンホールなどの欠陥が生じていると、エッチングなどにより層間絶縁膜170にコンタクトホール170aを形成する際に、ドレイン電極160dの前記欠陥箇所を通じてゲート絶縁膜140に欠陥が生じることがあり、その結果、ゲート絶縁膜140の前記欠陥箇所を通じて、ドレイン電極160dとCs対向電極130との間にリークが発生するようになることがある。
そこで、従来の場合には、例えば、特許文献2に記載されているように、図10の平面図に示す如く、コンタクトホール170aをCs対向電極130の領域外に配置するとともに、このコンタクトホール170aの位置までドレイン電極160dを延設して絵素電極180に接続することとし、このようにして、コンタクトホール170aの領域にCs対向電極130を存在させないようにすることで、ゲート絶縁膜140に欠陥が生じても、ドレイン電極160dとCs対向電極130との間におけるリークの発生を抑えられるようになされている。
特開平09−230380号公報(第5および第6頁,図2) 特開2002−55360号公報(第6頁,図4)
しかしながら、上記コンタクトホール170aおよびその周辺の領域では、コンタクトホール170aの段差に起因して液晶の配向乱れが生じ、コントラストが低下するようになることから、上記従来の場合には、ドレイン電極160dにメタル膜を使用するなどの対策を講じて上記の領域を遮光することが必要であり、このために、開口率の低下を招くという欠点がある。
さらに、Cs対向電極130以外の領域にコンタクトホール170aを配置する場合には、絵素電極180との接続上、ドレイン電極160dを凸状に形成する必要があり、このために、ドレイン電極160dの形状が制約されるという問題もある。
本発明は、斯かる諸点に鑑みてなされたものであり、その主な目的は、層間絶縁膜上の絵素電極と、層間絶縁膜の下層に位置するドレイン電極などの電極とを、該層間絶縁膜に形成したコンタクトホールを経由して電気的に接続する一方、前記電極の下方にゲート絶縁膜などの絶縁膜を介して補助容量対向電極など別の電極を対向配置し、この上下1対の電極間に補助容量を形成するようにしたアクティブマトリックス基板において、コンタクトホールの形成に伴って前記絶縁膜における両電極間の部位に欠陥が生じたとしても、開口率の低下を招くことなく、両電極間におけるリークの発生を抑えられるようにすることにある。
上記の目的を達成すべく、本発明では、上下1対の電極のうち、下側の電極に、コンタクトホールの領域に見合った開口部を設けることとし、これにより、絶縁膜における両電極間の部位に欠陥が生じても、両電極間におけるリークの発生を抑えられるようにした。
具体的には、本発明では、絶縁性基板と、この絶縁性基板上に配置された複数本の制御信号線と、これら複数本の制御信号線上に設けられた制御絶縁膜と、この制御絶縁膜上に前記複数本の制御信号線に交差するように配置された複数本のデータ信号線と、対応する前記制御信号線に電気的に接続されたゲート電極,対応する前記データ信号線に電気的に接続された第1の電極,および前記制御絶縁膜上に設けられた第2の電極を有するスイッチング素子と、絵素領域毎にコンタクトホールを有していて、前記スイッチング素子上に設けられた層間絶縁膜と、絵素領域毎に前記層間絶縁膜上に配置されるように設けられていて、該絵素領域の前記コンタクトホールを経由して前記スイッチング素子の前記第2電極に電気的に接続された絵素電極と、前記制御絶縁膜を介して前記第2電極に対向するように配置されていて、該第2電極との間に補助容量を形成する補助容量対向電極とを備えたアクティブマトリックス基板を前提としている。
そして、前記コンタクトホールの領域に対応する前記補助容量対向電極の部位に、開口部が設けられているものとする。これにより、コンタクトホールの形成時に第2電極の欠陥箇所を通じて制御絶縁膜に欠陥が生じたとしても、そのコンタクトホールの領域に対応する補助容量対向電極の部位の少なくとも一部が開口部となっていて補助容量対向電極が存在しないので、そのような開口部の無い場合に比べると、前記制御絶縁膜の欠陥箇所を通じての補助容量対向電極と第2電極との間のリークの発生は抑えられる。また、開口部の分だけ補助容量が低下することになるので、他の部分で確保が必要となるが、追加する補助容量の形状には制約がなく、開口率の低下は最小に抑えることができる。
尚、上記の構成において、前記開口部を、前記コンタクトホールの領域を全て包含するように設けることができる。
また、前記絵素電極が透明導電膜からなるものである場合、つまり、本アクティブマトリックス基板が透過型の液晶表示装置に用いられる場合には、前記第2電極および前記補助容量対向電極を、共に透明導電膜からなるものとすることができ、これにより、開口率を低下させずにリークを抑制することも可能である。逆に、前記第2電極を、非透過性導電膜からなるものとすることもできる。
また、上記のような開口部は、コンタクトホール周辺の液晶の配向の乱れによるコントラスト低下の要因ともなるが、コンタクトホール下のドレイン電極を非透過性の金属などを用いることにより、コントラストの低下は生じず、よって、上記課題の解決は可能である。
また、上記のアクティブマトリックス基板が反射型の液晶表示装置に用いられる場合には、前記絵素電極の全部を、光を反射する反射導電膜からなるものとすることができるし、透過反射両用型の液晶表示装置に用いられる場合には、前記コンタクトホールに対応する前記絵素電極の部分を、反射導電膜からなるものとすることができる。
また、反射型ないし透過反射両用型の液晶表示装置の場合には、コンタクトホール上に位置する絵素電極の部位を反射電極として利用することにより、開口率および反射率の低下を招くことなく、上記の課題を解決することができる。
また、前記補助容量対向電極を、前記制御信号線と同じ材料からなるものとすることができる。
さらに、前記層間絶縁膜が、絵素領域毎に第1コンタクトホールおよび第2コンタクトホールを有していて、第1コンタクトホールを経由して絵素電極とスイッチング素子の第2電極とが互いに電気的に接続されている一方、第2コンタクトホールを経由して絵素電極と補助容量電極とが電気的に接続されており、この補助容量電極に制御絶縁膜を介して制御信号線などの補助容量対向配線が対向配置されている場合には、前記開口部は、前記第2コンタクトホールの領域に対応する前記補助容量対向配線の部位に設けることになる。
本発明によれば、層間絶縁膜上の絵素電極と、層間絶縁膜の下層に配置した電極とを該層間絶縁膜に形成したコンタクトホールを経由して電気的に接続する一方、前記電極の下方に絶縁膜を介して別の電極を対向配置し、両電極間に補助容量を形成するようにしたアクティブマトリックス基板において、コンタクトホールの形成に伴って両電極間の絶縁膜に欠陥が生じた場合でも、開口率の低下を招くことなく、両電極間のリークの発生を未然に防止することができ、よって、例えば、高品位でかつ歩留りの高い液晶表示装置の製造に寄与することができる。
図1は、本発明の実施形態1に係る液晶表示装置のアクティブマトリックス基板上における対向基板側から見た1絵素領域分の構成を示す平面図である。 図2は、図1のII−II線拡大断面図である。 図3は、図1のIII−III線拡大断面相当図である。 図4は、本発明の実施形態2に係る液晶表示装置の1絵素領域分の構成を示す図1相当図である。 図5は、図4のV−V線拡大断面図である。 図6は、本発明の実施形態3に係る液晶表示装置の1絵素領域分の構成を示す図1相当図である。 図7は、図6のVII−VII線拡大断面図である。 図8は、従来の液晶表示装置における1絵素領域分の構成を示す図1相当図である。 図9は、図8のIX−IX線拡大断面図である。 図10は、改良案の液晶表示装置における1絵素領域分の構成を示す図1相当図である。
符号の説明
10 アクティブマトリックス基板
11 絶縁性基板
12 ゲート信号線(制御信号線,補助容量対向配線)
13 補助容量対向電極
14 ゲート絶縁膜(制御絶縁膜)
15 データ信号線
16 TFT(スイッチング素子)
16a ゲート電極(制御電極)
16c ソース電極(第1電極)
16d ドレイン電極(第2電極)
17 層間絶縁膜
17a コンタクトホール,第1コンタクトホール
17b 第2コンタクトホール
18 絵素電極
20 (補助容量対向電極の)開口部
21 補助容量電極
22 (ゲート信号線の)開口部
30 対向基板
40 液晶層
以下、本発明の実施形態を、図面に基づいて説明する。
(実施形態1)
図1および図2は、本発明の実施形態1に係る液晶表示装置の構成を示していて、図1は、対向基板側から見たアクティブマトリックス基板の1絵素領域分の構成を示す平面図であり、図2は、図1のII−II線拡大断面に相当する液晶表示装置全体の断面図である。
この液晶表示装置は、図2に示すように、アクティブマトリックス基板10と、このアクティブマトリックス基板10に対向するように配置された対向基板30と、これらアクティブマトリックス基板10および対向基板30間に配置された液晶層40とを備えている。
アクティブマトリックス基板10の基本的な構成を説明する。このアクティブマトリックス基板10は、ガラスなどからなる透明の絶縁性基板11を有する。絶縁性基板11上には、図1の左右方向に延びるように配置された複数本の制御信号線としてのゲート信号線12と、各ゲート信号線12からそれぞれ分岐した複数の制御電極としてのゲート電極16aと、補助容量対向電極13とが設けられている。これらゲート信号線12,ゲート電極16aおよび補助容量対向電極13(以下、Cs対向電極という)の上には、制御絶縁膜としてのゲート絶縁膜14が設けられており、その上には、ゲート電極16aに重なるように配置された半導体層16bと、ゲート信号線12に交差する方向(図1の上下方向)に延びるように配置された複数本のソース信号線15と、各ソース信号線15から分岐したソース電極16cと、ドレイン電極16dとが設けられている。ゲート信号線12,ゲート電極16aおよびCs対向電極13は、例えばタンタル,アルミニウム,チタン,クロムなど、所定の抵抗が得られる金属又は合金や、Ta/TaN,Ti/Al/Tiなどの積層体からなっている。また、ゲート絶縁膜14は、例えばSiNx やSiO2 などからなっており、半導体層16bは、不純物を含有しない非晶質シリコン半導体層と、不純物を含有する非晶質シリコン半導体層とが積層されてなっている。尚さらに、ソース信号線15,ソース電極16cおよびドレイン電極16dは、例えばゲート信号線12などの場合と同じ材料からなるものであってもよいし、又はITO膜のような透明導電膜で構成することもできる。
ゲート電極16aおよびソース電極16cは、ゲート信号線12とソース信号線15との交差部近傍に配置されている。ソース電極16cおよびドレイン電極16dは、半導体層16bを介してゲート電極16aに重なるように配置されており、これらにより、TFT16が構成されている。そして、TFT16の上には、層間絶縁膜17が設けられており、この層間絶縁膜17上に、例えばITO膜などの透明導電膜からなる絵素電極18が設けられている。さらに、絵素電極18の上には配向膜19が設けられている。
本実施形態では、1つの絵素領域は、ソース信号線15の延びる方向において相隣接する2本のゲート信号線12と、ゲート信号線12の延びる方向において相隣接する2本のソース信号線15とによって囲まれる略矩形状の領域であり、絵素電極18は、絵素領域毎に配置されている。隣接する絵素電極18同士は、ゲート信号線12およびソース信号線15の各上方位置でそれぞれ分離しており、このことで、ゲート信号線12およびソース信号線15に接触させずに絵素電極18間の分離幅を最小にして開口率を向上させることができるようになっている。
ドレイン電極16dは、TFT16の位置から絵素領域の略中央まで延設されており、その延設端部は、ゲート信号線12の延びる方向に拡幅されて略矩形状に形成されている。一方、Cs対向電極13は、各絵素領域の略中央においてゲート信号線12の延びる方向に拡幅されて略矩形状に形成されており、この矩形状の部分は、ゲート絶縁膜14を介してドレイン電極16dの前記矩形状部分に正対するように配置されている。また、層間絶縁膜17におけるドレイン電極16dおよびCs対向電極13間の部位の一部には、コンタクトホール17aが設けられており、このコンタクトホール17aを経由してドレイン電極16dが絵素電極18に電気的に接続している。尚、各絵素領域のCs対向電極13は、ゲート信号線12の延びる方向に並ぶ絵素領域間において互いに電気的に接続している。
一方、対向基板30の基本構成について簡単に説明しておくと、この対向基板30も、アクティブマトリックス基板10の場合と同じく、ガラスなどからなる透明の絶縁性基板31を有しており、この絶縁性基板31上には、例えばITO膜などの透明導電膜からなる対向電極32が複数の絵素領域に跨るように設けられており、その上に配向膜33が設けられている。
そして、本実施形態では、図1のIII−III線拡大断面図である図3に示すように、コンタクトホール17aの真下に位置するCs対向電極13の部位には、略矩形状の開口部20が設けられている。
具体的には、開口部20は、コンタクトホール17aの領域を全て包含するように、その大きさおよび配置が設定されている。
ここで、上記のように構成された液晶表示装置におけるアクティブマトリックス基板10の製造方法について説明する。
ガラスなどの透明絶縁性基板11上に、一例としてタンタルの金属膜を成膜し、その金属膜を、フォトリソグラフィ工程と、ドライエッチングなどのエッチング工程とにより、ゲート信号線12,ゲート電極16aおよびCs対向電極13に形成する。つまり、本実施形態では、Cs対向電極13は、ゲート信号線12と同じ材料を用いて同時に形成される。このとき、Cs対向電極13の開口部20となる前記金属膜の部分については、その開口部20の開口形状にパターニングしておく。
次に、ゲート電極16aの上に、不純物を含有しない非晶質シリコン半導体層と、不純物を含有する非晶質シリコン半導体層とをCVD法により連続して成膜し、フォトリソグラフィ工程およびエッチング工程により各半導体層をそれぞれ島状にパターニングして半導体層16bを形成する。そして、一例としてタンタルの金属膜を成膜し、その金属膜にフォトリソグラフィ工程によりパターニングした後、エッチングを行い、ソース信号線15,ソース電極16cおよびドレイン電極16dを形成する。この際、ドレイン電極16dについては、上記開口部20を含むCs対向電極13の全ての領域をカバーする形状に形成する。その後、感光性樹脂を塗布して層間絶縁膜17を成膜する。尚、層間絶縁膜17としては、SiNx やSiO2 などをCVD法により成膜するようにしてもよい。そして、この層間絶縁膜17にフォトリソグラフィ工程およびエッチング工程により、コンタクトホール17aを形成する。コンタクトホール17aは上記開口部20に正対する位置に形成する。その後、層間絶縁膜17上に、コンタクトホール17aを経由してドレイン電極16dに接続するように透明導電膜を成膜し、これをパターニングにより絵素電極18に形成する。
以上の工程を経た後、配向膜19を設けることで、本実施形態に係るアクティブマトリックス基板10が得られることとなる。
したがって、本実施形態によれば、層間絶縁膜17上の絵素電極18と、層間絶縁膜17の下層に位置するドレイン電極16dとを該層間絶縁膜17に形成したコンタクトホール17aを経由して電気的に接続するとともに、ドレイン電極16dの下方にゲート絶縁膜14を介してCs対向電極13を配置し、両電極16d,13間に補助容量を形成するようにした液晶表示装置のアクティブマトリックス基板10において、コンタクトホール17aの真下にCs対向電極13が存在しないので、ドレイン電極16dに欠陥が生じていた場合に、層間絶縁膜17をエッチングしてコンタクトホール17aを形成する際に、前記欠陥箇所を通してゲート絶縁膜14に欠陥が生じたとしても、そのようなゲート絶縁膜14の欠陥箇所に起因するドレイン電極16dおよびCs対向電極13間におけるリークの発生は抑えられる。また、上記開口部20に対応する液晶層40の領域は、ドレイン電極16dにより遮光されているので、開口部20に起因するコントラストの低下を招くことがなく、しかも、元々、Cs対向電極13により遮光される領域であるので、補助容量については開口部20の分だけ減少はするものの、開口率の低下を招くことはない。
よって、コントラストや開口率の低下を招くことなく、ゲート絶縁膜14の欠陥に起因するドレイン電極16dおよびCs対向電極13間におけるリークの発生を抑えることができ、高品位の液晶表示装置を高い歩留りでもって製造することができる。
しかも、従来のようにコンタクトホール17aをCs対向電極13以外の領域に配置する場合には、ドレイン電極16dを凸状に形成する必要があるなど、ドレイン電極16dの形状に制約があるのに対し、本実施形態では、コンタクトホール17aがCs対向電極13の領域に存在しているので、そのような形状の制約を受けずに済み、開口率を高めた液晶表示装置の設計にも有効である。
尚、上記の実施形態では、開口部20について、コンタクトホール17aの領域を全て包含するように、その大きさおよび配置を設定しているが、それらは必要とされる条件(例えば、補助容量)などに応じて任意に設定することができる。
また、上記の実施形態では、開口部20に対応する液晶層40の領域を遮光するのに、ドレイン電極16dを利用するようにしているが、ドレイン電極16d以外の既存の要素(例えば、絵素電極18)を利用するようにしたり、さらには、専用の遮光層を設るようにしてもよい。
また、上記の実施形態では、Cs対向電極13を、ゲート信号線12と同じ材料を用いて該ゲート信号線12の形成時に同時に形成するようにしているが、材料や形成時期については任意に設定することができる。
さらに、上記の実施形態では、アクティブマトリックス基板10が液晶表示装置に用いられる場合について説明しているが、例えば有機EL表示装置に用いるようにしてもよい。
(実施形態2)
図4および図5は、本発明の実施形態2に係る液晶表示装置の要部の構成を示していて、図4は、対向基板30側から見たアクティブマトリックス基板10の1絵素領域分の構成を示す平面図であり、図5は、図4のV−V線拡大断面に相当する液晶表示装置全体の断面図である。尚、実施形態1の場合と同じ部分には同じ符号を付している。
本実施形態では、各絵素領域の層間絶縁膜17には、第1および第2の2つのコンタクトホール17a,17bが形成されている。
第1コンタクトホール17aは、TFT16の近傍に配置されており、ドレイン電極16dと絵素電極18との電気的な接続は、この第1コンタクトホール17aを経由して行われている。また、第2コンタクトホール17bは、絵素領域の境界部分を通る2本のゲート信号線12のうち、TFT16とは反対の側に位置するゲート信号線12の側に配置されている。
層間絶縁膜17上における第2コンタクトホール17bの領域には、補助容量電極21(以下、Cs電極という)が設けられている。このCs電極21は、ゲート信号線12の方向に延びる略矩形状をなしている。但し、ゲート信号線12の延びる方向において相隣接する絵素領域間では、Cs電極21同士は互いに分離している。
一方、各絵素領域の境界部分に位置する2本のゲート信号線12のうち、TFT16とは反対の側(図4の下側)に位置するゲート信号線12は、Cs電極21と略同じ幅寸法を有し、かつ該Cs電極21に正対するように該絵素領域の側(同図の上側)にずれており、このゲート信号線12により、本発明における補助容量対向配線が構成されている。
そして、本実施形態では、第2コンタクトホール17bの領域に対応する前記ゲート信号線12の部位に、開口部22が設けられている。具体的には、開口部22は、第2コンタクトホール17bの領域を全て包含するように、その大きさおよび配置が設定されている。
したがって、本実施形態によれば、層間絶縁膜17上の絵素電極18と、該層間絶縁膜17の下層に位置するドレイン電極16dおよびCs電極21とを、それぞれ、第1および第2コンタクトホール17a,17bを通して電気的に接続する一方、Cs電極21の下方にゲート絶縁膜14を介してゲート信号線12を配置し、該Cs電極21とゲート信号線12との間に補助容量を形成するようにした液晶表示装置のアクティブマトリックス基板10において、第2コンタクトホール17bの領域に対応するゲート信号線12の部位が、該ゲート信号線12の存在しない開口部22であるので、Cs電極21に欠陥が生じていた場合に、層間絶縁膜17をエッチングして第2コンタクトホール17bを形成する際に、前記欠陥箇所を通してゲート絶縁膜14に欠陥が生じたとしても、そのようなゲート絶縁膜14の欠陥箇所に起因するCs電極21およびゲート信号線12間におけるリークの発生が抑えられる。また、上記開口部22に対応する液晶層40の領域は、Cs電極21により遮光されているので、開口部22に起因するコントラストの低下を招くことがなく、しかも、元々、Cs電極21により遮光される領域であるので、補助容量については開口部22の分だけ減少するものの、開口率の低下を招くことはない。
よって、コントラストや開口率の低下を招くことなく、ゲート絶縁膜14の欠陥に起因するCs電極21およびゲート信号線12間におけるリークの発生を抑えることができ、実施形態1の場合と同様に、高品位の液晶表示装置を高い歩留りでもって製造することができる。
尚、上記の実施形態では、ゲート信号線12により補助容量対向配線を構成するようにしているが、ゲート信号線12以外の既存の要素により補助容量対向配線を構成するようにしてもよいし、又は専用の補助容量対向配線を新たに設けるようにしてもよい。
(実施形態3)
図6および図7は、本発明の実施形態3に係る液晶表示装置の要部の構成を示していて、図6は、対向基板30側から見たアクティブマトリックス基板10の1絵素領域分の構成を示す平面図であり、図7は、図6のVII−VII線拡大断面に相当する液晶表示装置全体の断面図である。尚、実施形態1の場合と同じ部分には同じ符号を付している。
本実施形態では、絵素電極18の一部を、例えばAlなどように反射性の高い金属からなる反射導電膜18aで構成するようにしている。
具体的には、ドレイン電極16dおよびCs対向電極13の領域を含むTFT16の領域に対応する絵素電極18の部位(図6の上側の部位)については、反射導電膜18aにより構成されており、絵素電極18の残りの部位(同図の下側の部位)については、実施形態1の場合と同様の透明導電膜18bにより構成されている。反射導電膜18aと透明導電膜18bとの電気的な接続は、透明導電膜18bの端部上に反射導電膜18aの端部が重なり合うようにしてなされている。つまり、本アクティブマトリックス基板10の製造時に、層間絶縁膜17上に、先ず、透明導電膜18bを形成し、次に、反射導電膜18aをその端部が透明導電膜18bの端部上に重なり合う状態に形成する。尚、その他の構成は実施形態1の場合と同じであるので説明は省略する。
したがって、本実施形態によっても、実施形態1の場合と略同様の効果を得ることができる。
尚、上記の実施形態では、Cs対向電極13の領域を基準にして、そのTFT16側の領域を反射領域にする一方、その反対側の領域を透過領域にするようにしているが、これとは逆に、TFT16側の領域を透過領域にする一方、反対側の領域を反射領域にするようにしてもよい。

Claims (11)

  1. 絶縁性基板と、
    前記絶縁席基板上に配置された複数本の制御信号線と、
    前記複数本の制御信号線を覆うように設けられた制御絶縁膜と、
    前記制御絶縁膜上に前記複数本の制御信号線に交差するように配置された複数本のデータ信号線と、
    対応する前記制御信号線に電気的に接続された制御電極と、対応する前記データ信号線に電気的に接続された第1の電極と、前記制御絶縁膜上に配置された第2の電極とを有し、絵素領域毎に設けられたスイッチング素子と、
    絵素領域毎にコンタクトホールを有し、前記複数のスイッチング素子を覆うように設けられた層間絶縁膜と、
    絵素領域毎に前記層間絶縁膜上に配置されるように設けられ、該絵素領域の前記コンタクトホールを経由して前記スイッチング素子の前記第2電極に電気的に接続された絵素電極と、
    前記制御絶縁膜を介して前記第2電極に対向するように配置され、該第2電極との間に補助容量を形成する補助容量対向電極とを備えたアクティブマトリックス基板であって、 前記コンタクトホールの領域に対応する前記補助容量対向電極の部位に、開口部が設けられていることを特徴とするアクティブマトリックス基板。
  2. 請求項1に記載のアクティブマトリックス基板において、
    前記開口部は、前記コンタクトホールの領域を全て包含することを特徴とするアクティブマトリックス基板。
  3. 請求項1に記載のアクティブマトリックス基板において、
    前記絵素電極は、透明導電膜からなり、
    前記第2電極および前記補助容量対向電極は、共に透明導電膜からなることを特徴とするアクティブマトリックス基板。
  4. 請求項1に記載のアクティブマトリックス基板において、
    前記絵素電極は、透明導電膜からなり、
    前記コンタクトホールの領域を透過しようとする光を遮る遮光層を備えていることを特徴とするアクティブマトリックス基板。
  5. 請求項4に記載のアクティブマトリックス基板において、
    前記第2電極は、光を透過させない非透過性導電膜からなり、
    前記遮光層は、前記第2電極により構成されていることを特徴とするアクティブマトリックス基板。
  6. 請求項1に記載のアクティブマトリックス基板において、
    少なくとも前記コンタクトホールの領域に対応する前記絵素電極の部位は、光を反射する反射導電膜からなることを特徴とするアクティブマトリックス基板。
  7. 請求項1に記載のアクティブマトリックス基板において、
    前記補助容量対向電極は、前記制御信号線と同じ材料からなることを特徴とするアクティブマトリックス基板。
  8. 請求項1,2,3,4,5,6,7の何れか1項に記載のアクティブマトリックス基板と、前記アクティブマトリックス基板に対向するように配置された対向基板と、前記アクティブマトリックス基板および前記対向基板間に配置された液晶層とを備えていることを特徴とする液晶表示装置。
  9. 絶縁性基板と、
    前記絶縁性基板上に配置された複数本の制御信号線と、
    前記複数の制御信号線を覆うように設けられた制御絶縁膜と、
    前記制御絶縁膜上に前記複数本の制御信号線に交差するように配置された複数本のデータ信号線と、
    対応する前記制御信号線に電気的に接続された制御電極と、対応する前記データ信号線に電気的に接続された第1の電極と、前記制御絶縁膜上に配置された第2の電極とを有し、絵素領域毎に設けられたスイッチング素子と、
    絵素領域毎に第1コンタクトホールおよび第2コンタクトホールを有し、前記複数のスイッチング素子を覆うように設けられた層間絶縁膜と、
    絵素領域毎に前記層間絶縁膜上に配置されるように設けられ、該絵素領域の前記第1コンタクトホールを経由して前記スイッチング素子の前記第2電極に電気的に接続された絵素電極と、
    絵素領域毎に前記制御絶縁膜および前記層間絶縁膜間に配置されるように設けられ、前記第2コンタクトホールを経由して前記絵素電極に電気的に接続された補助容量電極と、 前記制御絶縁膜を介して前記補助容量電極に対向するように配置され、該補助容量電極との間に補助容量を形成する補助容量対向配線とを備えたアクティブマトリックス基板であって、
    前記第2コンタクトホールの領域に対応する前記補助容量対向配線の部位に、開口部が設けられていることを特徴とするアクティブマトリックス基板。
  10. 請求項9に記載のアクティブマトリックス基板において、
    前記補助容量対向配線は、前記制御信号線であることを特徴とするアクティブマトリックス基板。
  11. 請求項9に記載のアクティブマトリックス基板と、前記アクティブマトリックス基板に対向するように配置された対向基板と、前記アクティブマトリックス基板および前記対向基板間に配置された液晶層とを備えていることを特徴とする液晶表示装置。

JP2006514600A 2004-06-11 2005-06-13 アクティブマトリックス基板および液晶表示装置 Pending JPWO2005121884A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004174508 2004-06-11
JP2004174508 2004-06-11
PCT/JP2005/010791 WO2005121884A1 (ja) 2004-06-11 2005-06-13 アクティブマトリックス基板および液晶表示装置

Publications (1)

Publication Number Publication Date
JPWO2005121884A1 true JPWO2005121884A1 (ja) 2008-04-10

Family

ID=35503227

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006514600A Pending JPWO2005121884A1 (ja) 2004-06-11 2005-06-13 アクティブマトリックス基板および液晶表示装置

Country Status (4)

Country Link
US (1) US7834948B2 (ja)
JP (1) JPWO2005121884A1 (ja)
TW (1) TW200612170A (ja)
WO (1) WO2005121884A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008034832A (ja) * 2006-07-04 2008-02-14 Semiconductor Energy Lab Co Ltd 表示装置の作製方法
US8048473B2 (en) 2006-07-04 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
JP4285533B2 (ja) 2006-12-04 2009-06-24 エプソンイメージングデバイス株式会社 液晶表示装置及びその製造方法
JP5430248B2 (ja) * 2008-06-24 2014-02-26 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR101857405B1 (ko) * 2009-07-10 2018-05-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP5771365B2 (ja) * 2009-11-23 2015-08-26 三星ディスプレイ株式會社Samsung Display Co.,Ltd. 中小型液晶表示装置
KR20210070780A (ko) * 2019-12-05 2021-06-15 엘지디스플레이 주식회사 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판과 디지털 엑스레이 검출기 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0915644A (ja) * 1995-07-03 1997-01-17 Fujitsu Ltd 薄膜トランジスタマトリクス基板
JP2001142097A (ja) * 1999-09-01 2001-05-25 Nec Corp 液晶表示装置とその製造方法
JP2001312222A (ja) * 2000-02-25 2001-11-09 Sharp Corp アクティブマトリクス基板およびその製造方法並びに該基板を用いた表示装置および撮像装置
JP2003029285A (ja) * 2001-07-19 2003-01-29 Toshiba Corp 表示装置用電極基板及び液晶表示装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2653099B2 (ja) * 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル,投写型表示装置及びビューファインダー
US5258705A (en) * 1990-12-21 1993-11-02 Sharp Kabushiki Kaisha Active matrix substrate inspecting device
DE69318434T2 (de) 1992-01-30 1998-10-01 Canon Kk Flüssigkristallanzeige
EP0592063A3 (en) 1992-09-14 1994-07-13 Toshiba Kk Active matrix liquid crystal display device
US5648860A (en) * 1992-10-09 1997-07-15 Ag Technology Co., Ltd. Projection type color liquid crystal optical apparatus
KR970011972A (ko) 1995-08-11 1997-03-29 쯔지 하루오 투과형 액정 표시 장치 및 그 제조 방법
JP2720862B2 (ja) 1995-12-08 1998-03-04 日本電気株式会社 薄膜トランジスタおよび薄膜トランジスタアレイ
JP3170446B2 (ja) 1996-02-27 2001-05-28 シャープ株式会社 アクティブマトリクス基板及び液晶表示装置
US5852485A (en) 1996-02-27 1998-12-22 Sharp Kabushiki Kaisha Liquid crystal display device and method for producing the same
EP1382992B1 (en) * 1996-10-22 2012-11-14 Seiko Epson Corporation Reflective liquid crystal panel substrate
JP3272625B2 (ja) 1997-02-21 2002-04-08 シャープ株式会社 アクティブマトリクス型液晶表示装置および画素欠陥修正方法
JP3463006B2 (ja) 1998-10-26 2003-11-05 シャープ株式会社 液晶表示装置の製造方法および液晶表示装置
US6809787B1 (en) * 1998-12-11 2004-10-26 Lg.Philips Lcd Co., Ltd. Multi-domain liquid crystal display device
JP3916823B2 (ja) 1999-04-07 2007-05-23 シャープ株式会社 アクティブマトリクス基板およびその製造方法、並びにフラットパネル型イメージセンサ
US6654073B1 (en) 1999-09-01 2003-11-25 Nec Lcd Technologies, Ltd. Liquid crystal display having storage capacitance electrodes and method of fabricating the same
TW581912B (en) 1999-12-24 2004-04-01 Sharp Kk Active matrix substrate, method of manufacturing same, and flat-panel image sensor
JP2002055360A (ja) 2000-08-11 2002-02-20 Nec Corp 液晶表示装置及びその製造方法
GB0107404D0 (en) * 2001-03-23 2001-05-16 Koninkl Philips Electronics Nv Display substrate and display device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0915644A (ja) * 1995-07-03 1997-01-17 Fujitsu Ltd 薄膜トランジスタマトリクス基板
JP2001142097A (ja) * 1999-09-01 2001-05-25 Nec Corp 液晶表示装置とその製造方法
JP2001312222A (ja) * 2000-02-25 2001-11-09 Sharp Corp アクティブマトリクス基板およびその製造方法並びに該基板を用いた表示装置および撮像装置
JP2003029285A (ja) * 2001-07-19 2003-01-29 Toshiba Corp 表示装置用電極基板及び液晶表示装置

Also Published As

Publication number Publication date
TW200612170A (en) 2006-04-16
TWI319833B (ja) 2010-01-21
US20090256980A1 (en) 2009-10-15
WO2005121884A1 (ja) 2005-12-22
US7834948B2 (en) 2010-11-16

Similar Documents

Publication Publication Date Title
JP4885968B2 (ja) アクティブマトリクス基板およびそれを備えた液晶表示装置
JP4449953B2 (ja) 液晶表示装置
CN109117016B (zh) 显示面板与其制造方法
JP4385993B2 (ja) 液晶表示装置及びその製造方法
US7038740B1 (en) Liquid crystal display device having high light utilization efficiency
US8379175B2 (en) Interconnection structure between signal line and thin film transistor
JP4215068B2 (ja) 電気光学装置および電子機器
US7732820B2 (en) Substrate for display device having a protective layer provided between the pixel electrodes and wirings of the active matrix substrate, manufacturing method for same and display device
JP5392670B2 (ja) 液晶表示装置及びその製造方法
US10978529B2 (en) Active matrix substrate and method for manufacturing the same
US20220404674A1 (en) Liquid crystal display device
JP2007294709A (ja) 電気光学装置、電子機器、および電気光学装置の製造方法
EP2497107B1 (en) Mask level reduction for mofet
KR100660531B1 (ko) 반사투과 복합형 박막트랜지스터 액정표시장치
WO2009081633A1 (ja) アクティブマトリクス基板、これを備えた液晶表示装置、及びアクティブマトリクス基板の製造方法
JPWO2005121884A1 (ja) アクティブマトリックス基板および液晶表示装置
JP2007293072A (ja) 電気光学装置の製造方法、電気光学装置および電子機器
KR101015459B1 (ko) 박막트랜지스터 어레이 기판의 제조 방법 및 표시장치
JP2015099287A (ja) 液晶表示パネルおよび液晶表示パネルの製造方法
WO2017090477A1 (ja) 半導体装置および半導体装置の製造方法
JP3924384B2 (ja) 薄膜トランジスタ
JP4370806B2 (ja) 薄膜トランジスタパネルおよびその製造方法
JP3669082B2 (ja) 液晶表示素子用薄膜トランジスタアレイ
JP4114409B2 (ja) 表示装置
CN110783346B (zh) 有源矩阵基板

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091222

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100413