JP2015099287A - 液晶表示パネルおよび液晶表示パネルの製造方法 - Google Patents
液晶表示パネルおよび液晶表示パネルの製造方法 Download PDFInfo
- Publication number
- JP2015099287A JP2015099287A JP2013239443A JP2013239443A JP2015099287A JP 2015099287 A JP2015099287 A JP 2015099287A JP 2013239443 A JP2013239443 A JP 2013239443A JP 2013239443 A JP2013239443 A JP 2013239443A JP 2015099287 A JP2015099287 A JP 2015099287A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- film
- insulating film
- photoresist
- organic insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 59
- 239000004065 semiconductor Substances 0.000 claims abstract description 48
- 239000011229 interlayer Substances 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims description 86
- 229920002120 photoresistant polymer Polymers 0.000 claims description 83
- 238000005530 etching Methods 0.000 claims description 21
- 238000000059 patterning Methods 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 10
- 238000002834 transmittance Methods 0.000 claims description 10
- 239000004020 conductor Substances 0.000 claims description 5
- 239000011347 resin Substances 0.000 claims description 5
- 229920005989 resin Polymers 0.000 claims description 5
- 239000011521 glass Substances 0.000 claims description 3
- 239000010408 film Substances 0.000 description 286
- 239000010410 layer Substances 0.000 description 37
- 238000000034 method Methods 0.000 description 32
- 230000008569 process Effects 0.000 description 21
- 230000005684 electric field Effects 0.000 description 17
- 238000000206 photolithography Methods 0.000 description 11
- 230000006870 function Effects 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000004380 ashing Methods 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 206010034972 Photosensitivity reaction Diseases 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 239000012788 optical film Substances 0.000 description 3
- 230000036211 photosensitivity Effects 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000009993 protective function Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31058—After-treatment of organic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【解決手段】有機絶縁膜6はドレイン電極52を部分的に露出する開口部61を有する。開口部61はドレイン電極52上から延びる側壁を有する。画素電極72は、有機絶縁膜6の開口部61でドレイン電極52に接触する接触部分72aと、接触部分72aから直接有機絶縁膜6の側壁上に延びる配線部分72bと、配線部分72bにつながり有機絶縁膜6上に設けられた本体部分72cとを有する。層間絶縁膜8は画素電極72を覆っている。層間絶縁膜8は、ソース電極51を覆っており、かつソース電極側面51Sおよびドレイン電極側面52Sの間において半導体膜31を直接覆っている。共通電極91は、層間絶縁膜8を介して画素電極72に対向するフリンジが設けられている。
【選択図】図6
Description
(全体構成)
はじめに本実施の形態の液晶表示パネルの全体的な構成の概略について、図1および図2を参照して説明する。なお本実施の形態において特に特徴的な構成であるアレイ基板の構成については、図3以降を参照して後述する。
次に液晶表示パネル300が有するアレイ基板201の一の画素の近傍の構成について詳述する。
次にアレイ基板201の製造方法について説明する。なお、図2に示す、表示領域101と、額縁領域102の外部配線107や端子電極とは同時に形成し得るが、説明を簡略化する為に、表示領域101の1つの画素部について図示しつつ説明する。図7、図9、図11、図13、図15および図17は、図3と同様の視野での平面図を工程順に示している。また図8(A)、図10(A)、図12(A)、図14(A)、図16(A)および図18(A)は、図6(A)と同様の視野での断面図を工程順に示している。また図8(B)、図10(B)、図12(B)、図14(B)、図16(B)および図18(B)は、図6(B)と同様の視野での断面図を工程順に示している。なお図13、図15および図19は平面図であるが、図面を見やすくするためにハッチングを用いている。
図14(A)を参照して、1回のエッチングによって、互いに分離されたソース電極51およびドレイン電極52と、そのそれぞれの上に位置するダミー電極71および画素電極72との形成が完了されると仮定する。ダミー電極71および画素電極72となる透明導電膜7の材料に比して、ソース電極51およびドレイン電極52となる電極膜50がエッチングされやすい材料である場合、図20(A)に示すように、ソース電極側面51Sおよびドレイン電極側面52Sのそれぞれからダミー電極71および画素電極72が張り出した形状(以下、庇形状と称する)が形成されてしまう。特に電極膜50がAlまたはAl合金の場合、このような現象が生じやすい。このような庇形状は、層間絶縁膜8(図18(A))によって十分に被覆することが難しい。庇形状はTFT106のチャネル近傍に位置することから、庇形状の不十分な被覆はTFT106の動作不良につながりやすい。TFT106に動作不良があると液晶表示パネルの表示品位が低下し得る。
上記比較例と異なり本実施の形態によれば、前述した庇形状の形成が防止される。逆に、ソース電極側面51Sおよびドレイン電極側面52S(図20(B))のそれぞれがダミー電極71および画素電極72から張り出した形状(以下、テラス形状と称する)が形成される。テラス形状は、層間絶縁膜8(図18(A))によって十分に被覆することが容易である。よって、被覆不良による歩留まり低下を抑制することができる。
図23(A)および(B)は本実施の形態のアレイ基板202の構成を概略的に示しており、そのそれぞれは実施の形態1の図6(A)および(B)の視野に対応している。
図25(A)および(B)を参照して、本実施の形態のアレイ基板203は、前述した層間絶縁膜8の代わりに、塗布型のスピンオングラス膜(SOG膜)である層間絶縁膜8aを有する。SOG膜はSiO組成を有するので誘電率が低い(ε=3〜3.5)。よって、たとえばフリンジ電圧を6〜7Vとすると、十分なフリンジ電界を得るには膜厚を500nm以下とする必要がある。塗布型SOG膜は平坦性に優れているため有機絶縁膜6上において薄膜化しやすい。また有機絶縁膜6の開口部61を局所的に厚いSOG膜で埋め込むことができるので、表示領域101(図2)のほとんどを平坦化することができる。これにより配向膜361a(図1)の膜厚、および配向膜361aのラビング処理がより均一化される。またTFT106上にSOG膜があることで、寄生容量を小さくすることができる。
Claims (11)
- 絶縁性基板と、
前記絶縁性基板上に設けられたゲート電極と、
前記絶縁性基板上において前記ゲート電極を覆うゲート絶縁膜と、
前記ゲート絶縁膜上に部分的に設けられ、前記ゲート絶縁膜を介して前記ゲート電極に対向する半導体膜と、
前記絶縁性基板上に設けられた信号線と、
前記半導体膜上に部分的に設けられ、前記信号線とつながるソース電極と、
前記半導体膜上に前記ソース電極から離れて設けられたドレイン電極とを備え、前記ソース電極および前記ドレイン電極のそれぞれはソース電極側面およびドレイン電極側面を有し、前記ソース電極側面および前記ドレイン電極側面は前記半導体膜上で対向方向において間隔を空けて互いに対向し、さらに
前記絶縁性基板上において前記信号線を覆う有機絶縁膜を備え、前記有機絶縁膜は前記ドレイン電極を部分的に露出する開口部を有し、前記開口部は前記ドレイン電極上から延びる側壁を有し、さらに
前記有機絶縁膜の前記開口部で前記ドレイン電極に接触する接触部分と、前記接触部分から直接前記有機絶縁膜の前記側壁上に延びる配線部分と、前記配線部分につながり前記有機絶縁膜上に設けられた本体部分とを有し、透明導電体から作られた画素電極と、
前記画素電極を覆う層間絶縁膜とを備え、前記層間絶縁膜は、前記ソース電極を覆いかつ前記ソース電極側面および前記ドレイン電極側面の間において前記半導体膜を直接覆い、さらに
前記層間絶縁膜上に配置され、前記層間絶縁膜を介して前記画素電極に対向するフリンジが設けられた共通電極と
を備える、液晶表示パネル。 - 前記有機絶縁膜の前記開口部は前記絶縁性基板に向かってテーパ形状を有する、請求項1に記載の液晶表示パネル。
- 前記有機絶縁膜は感光性を有する樹脂から作られている、請求項1または2に記載の液晶表示パネル。
- 前記画素電極は前記有機絶縁膜の前記開口部内での前記対向方向における端部として画素電極端部を有し、前記画素電極端部は前記ドレイン電極上において前記ドレイン電極側面よりも内側に位置する、請求項1〜3のいずれか1項に記載の液晶表示パネル。
- 前記ソース電極上に設けられ前記画素電極と同じ材料から作られたダミー電極をさらに備え、前記ダミー電極は、前記有機絶縁膜の前記開口部内で前記画素電極端部に対向するダミー電極端部を有し、前記ダミー電極端部は前記ソース電極側面よりも内側に位置する、請求項4に記載の液晶表示パネル。
- 前記層間絶縁膜はスピンオングラス膜である、請求項1〜5のいずれか1項に記載の液晶表示パネル。
- 絶縁性基板上にゲート電極を形成する工程と、
前記絶縁性基板上において前記ゲート電極を覆うゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に部分的に設けられ前記ゲート絶縁膜を介して前記ゲート電極に対向する半導体膜と、前記絶縁性基板上に設けられた信号線と、前記信号線とつながり前記半導体膜上に設けられた電極膜とを形成する工程と、
前記絶縁性基板上において前記信号線を覆い、前記電極膜を部分的に露出する開口部を有する有機絶縁膜を形成する工程とを備え、前記開口部は前記電極膜上から延びる側壁を有し、さらに
前記有機絶縁膜を覆い、前記有機絶縁膜の前記開口部で前記電極膜に接触する透明導電膜を成膜する工程と、
前記透明導電膜上に、開口パターンと、第1の厚さを有する第1のフォトレジストパターンと、前記第1の厚さよりも大きい厚さを有する第2のフォトレジストパターンと、を含むフォトレジスト膜を形成する工程と、
前記フォトレジスト膜の前記第1および第2のフォトレジストパターンをエッチングマスクとして用いて前記透明導電膜をパターニングすることによって、前記有機絶縁膜の前記開口部で前記電極膜に接触する接触部分と、前記接触部分から直接前記有機絶縁膜の前記側壁上に延びる配線部分と、前記配線部分につながり前記有機絶縁膜上に設けられた本体部分とを有し、透明導電体から作られた画素電極を形成する工程と、
前記フォトレジスト膜の前記第1および第2のフォトレジストパターンをエッチングマスクとして用いて前記電極膜をパターニングする工程とを備え、前記電極膜をパターニングする工程は、前記電極膜から、前記信号線とつながるソース電極と、前記ソース電極から離れて設けられ前記画素電極の前記接触部分と接触するドレイン電極とを形成する工程を含み、前記ソース電極および前記ドレイン電極のそれぞれはソース電極側面およびドレイン電極側面を有し、前記ソース電極側面および前記ドレイン電極側面は前記半導体膜上で対向方向において間隔を空けて互いに対向し、さらに
前記第1のフォトレジストパターンを除去しかつ平面レイアウトにおいて前記第2のフォトレジストパターンの少なくとも一部を残存させることによって、前記フォトレジスト膜を狭小化する工程と、
前記フォトレジスト膜を狭小化する工程の後に、前記フォトレジスト膜を用いて前記画素電極をパターニングする工程と、
前記画素電極を覆う層間絶縁膜を形成する工程を備え、前記層間絶縁膜は、前記ソース電極を覆いかつ前記ソース電極側面および前記ドレイン電極側面の間において前記半導体膜を直接覆い、さらに
前記層間絶縁膜上に、前記層間絶縁膜を介して前記画素電極に対向するフリンジが設けられた共通電極を形成する工程と
を備える、液晶表示パネルの製造方法。 - 前記フォトレジスト膜を形成する工程は、多階調フォトマスクを用いて前記フォトレジスト膜を露光する工程を含む、請求項7に記載の液晶表示パネルの製造方法。
- 前記フォトレジスト膜を露光する工程は、第1の透過率を有する第1のマスクパターンと、前記第1の透過率よりも高い第2の透過率を有する第2のマスクパターンと、前記第2の透過率よりも高い第3の透過率を有する第3のマスクパターンとを有する前記多階調マスクを準備する工程を含み、
前記フォトレジスト膜を露光する工程において、前記第2のマスクパターンは、前記フォトレジスト膜のうち前記有機絶縁膜の前記開口部の外側に位置する部分のみに対して投影される、請求項8に記載の液晶表示パネルの製造方法。 - 前記フォトレジスト膜を狭小化する工程は、平面レイアウトにおいて前記第2のフォトレジストパターンを狭小化する工程を含む、請求項7〜9のいずれか1項に記載の液晶表示パネルの製造方法。
- 前記フォトレジスト膜を形成する工程は、前記透明導電膜のうち前記有機絶縁膜上の部分に前記第1および第2のフォトレジストパターンの各々を形成する工程を含む、請求項7〜10のいずれか1項に記載の液晶表示パネルの製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013239443A JP6308757B2 (ja) | 2013-11-20 | 2013-11-20 | 液晶表示パネルおよび液晶表示パネルの製造方法 |
US14/534,513 US9564459B2 (en) | 2013-11-20 | 2014-11-06 | Liquid crystal display panel and method for manufacturing liquid crystal display panel |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013239443A JP6308757B2 (ja) | 2013-11-20 | 2013-11-20 | 液晶表示パネルおよび液晶表示パネルの製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2015099287A true JP2015099287A (ja) | 2015-05-28 |
JP2015099287A5 JP2015099287A5 (ja) | 2016-12-28 |
JP6308757B2 JP6308757B2 (ja) | 2018-04-11 |
Family
ID=53172972
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013239443A Active JP6308757B2 (ja) | 2013-11-20 | 2013-11-20 | 液晶表示パネルおよび液晶表示パネルの製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9564459B2 (ja) |
JP (1) | JP6308757B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017203936A (ja) * | 2016-05-13 | 2017-11-16 | 三菱電機株式会社 | 薄膜トランジスタ基板および液晶表示装置 |
US10797086B2 (en) | 2017-12-04 | 2020-10-06 | Mitsubishi Electric Corporation | Liquid crystal display panel and method of manufacturing the same |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6208555B2 (ja) * | 2013-11-18 | 2017-10-04 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
CN105900001B (zh) * | 2014-01-08 | 2017-12-29 | 堺显示器制品株式会社 | 有源矩阵基板、有源矩阵基板的制造方法和显示装置 |
CN105511188A (zh) * | 2016-02-01 | 2016-04-20 | 昆山龙腾光电有限公司 | 阵列基板和阵列基板的制作方法以及液晶显示装置 |
CN108735762B (zh) * | 2017-04-24 | 2021-06-15 | 瀚宇彩晶股份有限公司 | 画素结构 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008209686A (ja) * | 2007-02-27 | 2008-09-11 | Sony Corp | 液晶表示素子および表示装置 |
JP2009162981A (ja) * | 2008-01-07 | 2009-07-23 | Epson Imaging Devices Corp | 液晶表示装置及び液晶表示装置の製造方法 |
US20120140155A1 (en) * | 2010-12-02 | 2012-06-07 | Samsung Mobile Display Co., Ltd. | Liquid Crystal Display and Method of Forming the Same |
JP2013109347A (ja) * | 2011-11-17 | 2013-06-06 | Lg Display Co Ltd | Ffs方式液晶表示装置用アレイ基板及びその製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007226175A (ja) | 2006-01-26 | 2007-09-06 | Epson Imaging Devices Corp | 液晶装置及び電子機器 |
US9064962B2 (en) * | 2010-12-09 | 2015-06-23 | Sharp Kabushiki Kaisha | Thin film transistor array substrate |
US8760595B2 (en) | 2011-09-09 | 2014-06-24 | Lg Display Co., Ltd. | Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same |
JP6291950B2 (ja) * | 2014-03-25 | 2018-03-14 | セイコーエプソン株式会社 | 印刷媒体、印刷装置および印刷装置の印刷方法 |
-
2013
- 2013-11-20 JP JP2013239443A patent/JP6308757B2/ja active Active
-
2014
- 2014-11-06 US US14/534,513 patent/US9564459B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008209686A (ja) * | 2007-02-27 | 2008-09-11 | Sony Corp | 液晶表示素子および表示装置 |
JP2009162981A (ja) * | 2008-01-07 | 2009-07-23 | Epson Imaging Devices Corp | 液晶表示装置及び液晶表示装置の製造方法 |
US20120140155A1 (en) * | 2010-12-02 | 2012-06-07 | Samsung Mobile Display Co., Ltd. | Liquid Crystal Display and Method of Forming the Same |
JP2013109347A (ja) * | 2011-11-17 | 2013-06-06 | Lg Display Co Ltd | Ffs方式液晶表示装置用アレイ基板及びその製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017203936A (ja) * | 2016-05-13 | 2017-11-16 | 三菱電機株式会社 | 薄膜トランジスタ基板および液晶表示装置 |
US10656482B2 (en) | 2016-05-13 | 2020-05-19 | Mitsubishi Electric Corporation | Thin-film transistor substrate and liquid crystal display |
US10797086B2 (en) | 2017-12-04 | 2020-10-06 | Mitsubishi Electric Corporation | Liquid crystal display panel and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
US20150138481A1 (en) | 2015-05-21 |
US9564459B2 (en) | 2017-02-07 |
JP6308757B2 (ja) | 2018-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101905757B1 (ko) | 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 | |
US9983451B2 (en) | Rework method of array substrate for display device and array substrate formed by the method | |
KR101258903B1 (ko) | 액정표시장치 및 액정표시장치 제조방법 | |
US8846458B2 (en) | Array substrate for in-plane switching mode liquid crystal display device and fabricating method thereof | |
JP5392670B2 (ja) | 液晶表示装置及びその製造方法 | |
JP6308757B2 (ja) | 液晶表示パネルおよび液晶表示パネルの製造方法 | |
KR101870986B1 (ko) | 박막 트랜지스터 어레이 기판 제조방법 | |
JP5893604B2 (ja) | Ffs方式液晶表示装置用アレイ基板及びその製造方法 | |
KR101473675B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
JP4578402B2 (ja) | 薄膜トランジスタ基板及びその製造方法 | |
JP2009218604A (ja) | 薄膜トランジスタ表示板の製造方法 | |
JP4722469B2 (ja) | 薄膜トランジスタ表示板 | |
US10409128B2 (en) | Thin film transistor substrate, method of manufacturing the same, and display device | |
JP2011090288A (ja) | 薄膜トランジスタアレイパネル及びその製造方法 | |
JP5525773B2 (ja) | Tft基板及びその製造方法 | |
US9897866B2 (en) | Liquid crystal display and method for manufacturing the same | |
KR101898205B1 (ko) | 에프에프에스 방식 액정표시장치용 어레이기판 및 제조방법 | |
JPH11295760A (ja) | 表示装置用アレイ基板及びその製造方法 | |
KR100413512B1 (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
KR20130018056A (ko) | 액정표시장치 | |
KR101969428B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 | |
JP5236370B2 (ja) | Tft基板の製造方法及びtft基板 | |
KR102454084B1 (ko) | 액정표시장치 및 그 제조방법 | |
JP2008032855A (ja) | 液晶表示装置 | |
JP2020177224A (ja) | 表示装置用基板、表示装置及び表示装置用基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161114 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170809 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170822 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170927 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180213 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180313 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6308757 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |