JP2015099287A5 - - Google Patents

Description

本発明の液晶表示パネルは、絶縁性基板と、ゲート電極と、ゲート絶縁膜と、半導体膜と、信号線と、ソース電極と、ドレイン電極と、平坦化絶縁膜と、画素電極と、層間絶縁膜と、共通電極とを有する。ゲート電極は絶縁性基板上に設けられている。ゲート絶縁膜は絶縁性基板上においてゲート電極を覆っている。半導体膜は、ゲート絶縁膜上に部分的に設けられており、ゲート絶縁膜を介してゲート電極に対向している。信号線は絶縁性基板上に設けられている。ソース電極は、半導体膜上に部分的に設けられており、信号線とつながっている。ドレイン電極は半導体膜上にソース電極から離れて設けられている。ソース電極およびドレイン電極のそれぞれはソース電極側面およびドレイン電極側面を有する。ソース電極側面およびドレイン電極側面は半導体膜上で対向方向において間隔を空けて互いに対向している。平坦化絶縁膜は絶縁性基板上において信号線を覆い表面を平坦化している。平坦化絶縁膜はドレイン電極を部分的に露出する開口部を有する。開口部はドレイン電極上から延びる側壁を有する。画素電極は、平坦化絶縁膜の開口部でドレイン電極に接触する接触部分と、接触部分から直接平坦化絶縁膜の側壁上に延びる配線部分と、配線部分につながり平坦化絶縁膜上に設けられた本体部分とを有する。画素電極は透明導電体から作られている。層間絶縁膜は画素電極を覆っている。層間絶縁膜は、ソース電極を覆っており、かつソース電極側面およびドレイン電極側面の間において半導体膜を直接覆っている。共通電極は、層間絶縁膜上に配置されており、層間絶縁膜を介して画素電極に対向するフリンジが設けられている。

絶縁性基板上において信号線を覆い表面を平坦化するとともに、電極膜を部分的に露出する開口部を有する平坦化絶縁膜が形成される。開口部は電極膜上から延びる側壁を有する。

平坦化絶縁膜を覆い、平坦化絶縁膜の開口部で電極膜に接触する透明導電膜が成膜される。

フォトレジスト膜の第１および第２のフォトレジストパターンをエッチングマスクとして用いて透明導電膜をパターニングすることによって、透明導電体から作られた画素電極が形成される。画素電極は、平坦化絶縁膜の開口部で電極膜に接触する接触部分と、接触部分から直接平坦化絶縁膜の側壁上に延びる配線部分と、配線部分につながり平坦化絶縁膜上に設けられた本体部分とを有する。

本発明によれば、画素電極は、平坦化絶縁膜の開口部でドレイン電極に接触する接触部分と、接触部分から直接平坦化絶縁膜の側壁上に延びる配線部分と、配線部分につながり平坦化絶縁膜上に設けられた本体部分とを有する。この構成により、製造工程のばらつきなどに起因して画素電極が途中で途切れることが抑制される。これにより製造歩留まりが向上する。

本発明の実施の形態１における液晶表示パネルの構成を示す断面図である。 図１の液晶表示パネルが有するアレイ基板の構成を模式的に示す平面図である。 図２のアレイ基板の一の画素の近傍の構成を概略的に示す部分平面図である。 図３の共通電極および層間絶縁膜の図示を省略した概略部分平面図である。 図４の画素電極および有機絶縁膜の図示を省略した概略部分平面図である。 図３〜５の各々にける、線ＶＩＡ−ＶＩＡに沿う概略断面図（Ａ）、および線ＶＩＢ−ＶＩＢに沿う概略断面図（Ｂ）である。 本発明の実施の形態１における液晶パネルが有するアレイ基板の製造方法の第１工程を概略的に示す部分平面図である。 図７の、線ＶＩＩＩＡ−ＶＩＩＩＡに沿う概略断面図（Ａ）、および線ＶＩＩＩＢ−ＶＩＩＩＢに沿う概略断面図（Ｂ）である。 本発明の実施の形態１における液晶パネルが有するアレイ基板の製造方法の第２工程を概略的に示す部分平面図である。 図９の、線ＸＡ−ＸＡに沿う概略断面図（Ａ）、および線ＸＢ−ＸＢに沿う概略断面図（Ｂ）である。 本発明の実施の形態１における液晶パネルが有するアレイ基板の製造方法の第３工程を概略的に示す部分平面図である。 図１１の、線ＸＩＩＡ−ＸＩＩＡに沿う概略断面図（Ａ）、および線ＸＩＩＢ−ＸＩＩＢに沿う概略断面図（Ｂ）である。 本発明の実施の形態１における液晶パネルが有するアレイ基板の製造方法の第４工程を概略的に示す部分平面図である。 図１３の、線ＸＩＶＡ−ＸＩＶＡに沿う概略断面図（Ａ）、および線ＸＩＶＢ−ＸＩＶＢに沿う概略断面図（Ｂ）である。 本発明の実施の形態１における液晶パネルが有するアレイ基板の製造方法の第５工程を概略的に示す部分平面図である。 図１５の、線ＸＶＩＡ−ＸＶＩＡに沿う概略断面図（Ａ）、および線ＸＶＩＢ−ＸＶＩＢに沿う概略断面図（Ｂ）である。 本発明の実施の形態１における液晶パネルが有するアレイ基板の製造方法の第６工程を概略的に示す部分平面図である。 図１７の、線ＸＶＩＩＩＡ−ＸＶＩＩＩＡに沿う概略断面図（Ａ）、および線ＸＶＩＩＩＢ−ＸＶＩＩＩＢに沿う概略断面図（Ｂ）である。 図１３のフォトリソグラフィのためのフォトマスクの構成を概略的に示す部分平面図である。 比較例における、ソース電極とダミー電極との間の位置関係と、ドレイン電極と画素電極との間の位置関係とを概略的に示す部分断面図（Ａ）と、実施の形態１における、ソース電極とダミー電極との間の位置関係と、ドレイン電極と画素電極との間の位置関係とを概略的に示す部分断面図（Ｂ）とである。 有機絶縁膜の開口部のテーパ角を説明する部分断面図である。 実施の形態１における画素電極の有効領域を模式的に示す平面図（Ａ）、および画素電極が上部電極として配置された場合の比較例における画素電極の有効領域を模式的に示す平面図（Ｂ）である。 本発明の実施の形態２における液晶パネルが有するアレイ基板の構成を概略的に示す部分断面図であり、図６（Ａ）の視野に対応する図（Ａ）、および図６（Ｂ）の視野に対応する図（Ｂ）である。 本発明の実施の形態２における液晶パネルが有するアレイ基板の製造方法の一工程を概略的に示す部分断面図であり、図２３（Ａ）の視野に対応する図（Ａ）、および図２３（Ｂ）の視野に対応する図（Ｂ）である。 本発明の実施の形態３における液晶パネルが有するアレイ基板の構成を概略的に示す部分断面図であり、図６（Ａ）の視野に対応する図（Ａ）、および図６（Ｂ）の視野に対応する図（Ｂ）である。

図３〜図５と図６（Ａ）および（Ｂ）とを参照して、アレイ基板２０１は、絶縁性基板１００と、ゲート電極１１と、コンタクト電極１２と、ゲート絶縁膜２と、半導体膜３および３１と、ソース電極５１と、ドレイン電極５２と、有機絶縁膜６と、ダミー電極７１と、画素電極７２と、導電膜７４と、層間絶縁膜８と、コンタクト層４、４１および４２と、共通電極９１と、信号線１０３と、走査線１０４と、共通配線１０５とを有する。

特に有機絶縁膜６にテーパ角ＴＡ（図２１）が設けられることにより、接触部分７２ａと本体部分７２ｃとをつなぐ配線部分７２ｂをより確実に形成することができる。有機絶縁膜６に対するテーパ角ＴＡの十分な付与は、有機絶縁膜６が有機物からなることから、加熱処理によって容易に行い得る。

Claims (11)

1. 絶縁性基板と、
   前記絶縁性基板上に設けられたゲート電極と、
   前記絶縁性基板上において前記ゲート電極を覆うゲート絶縁膜と、
   前記ゲート絶縁膜上に部分的に設けられ、前記ゲート絶縁膜を介して前記ゲート電極に対向する半導体膜と、
   前記絶縁性基板上に設けられた信号線と、
   前記半導体膜上に部分的に設けられ、前記信号線とつながるソース電極と、
   前記半導体膜上に前記ソース電極から離れて設けられたドレイン電極とを備え、前記ソース電極および前記ドレイン電極のそれぞれはソース電極側面およびドレイン電極側面を有し、前記ソース電極側面および前記ドレイン電極側面は前記半導体膜上で対向方向において間隔を空けて互いに対向し、さらに
   前記絶縁性基板上において前記信号線を覆い表面を平坦化する平坦化絶縁膜を備え、前記平坦化絶縁膜は前記ドレイン電極を部分的に露出する開口部を有し、前記開口部は前記ドレイン電極上から延びる側壁を有し、さらに
   前記平坦化絶縁膜の前記開口部で前記ドレイン電極に接触する接触部分と、前記接触部分から直接前記平坦化絶縁膜の前記側壁上に延びる配線部分と、前記配線部分につながり前記平坦化絶縁膜上に設けられた本体部分とを有し、透明導電体から作られた画素電極と、
   前記画素電極を覆う層間絶縁膜とを備え、前記層間絶縁膜は、前記ソース電極を覆いかつ前記ソース電極側面および前記ドレイン電極側面の間において前記半導体膜を直接覆い、さらに
   前記層間絶縁膜上に配置され、前記層間絶縁膜を介して前記画素電極に対向するフリンジが設けられた共通電極と
   を備える、液晶表示パネル。
2. 前記平坦化絶縁膜の前記開口部は前記絶縁性基板に向かってテーパ形状を有する、請求項１に記載の液晶表示パネル。
3. 前記平坦化絶縁膜は感光性を有する樹脂から作られている、請求項１または２に記載の液晶表示パネル。
4. 前記画素電極は前記平坦化絶縁膜の前記開口部内での前記対向方向における端部として画素電極端部を有し、前記画素電極端部は前記ドレイン電極上において前記ドレイン電極側面よりも内側に位置する、請求項１〜３のいずれか１項に記載の液晶表示パネル。
5. 前記ソース電極上に設けられ前記画素電極と同じ材料から作られたダミー電極をさらに備え、前記ダミー電極は、前記平坦化絶縁膜の前記開口部内で前記画素電極端部に対向するダミー電極端部を有し、前記ダミー電極端部は前記ソース電極側面よりも内側に位置する、請求項４に記載の液晶表示パネル。
6. 前記層間絶縁膜はスピンオングラス膜である、請求項１〜５のいずれか１項に記載の液晶表示パネル。
7. 絶縁性基板上にゲート電極を形成する工程と、
   前記絶縁性基板上において前記ゲート電極を覆うゲート絶縁膜を形成する工程と、
   前記ゲート絶縁膜上に部分的に設けられ前記ゲート絶縁膜を介して前記ゲート電極に対向する半導体膜と、前記絶縁性基板上に設けられた信号線と、前記信号線とつながり前記半導体膜上に設けられた電極膜とを形成する工程と、
   前記絶縁性基板上において前記信号線を覆い表面を平坦化するとともに、前記電極膜を部分的に露出する開口部を有する平坦化絶縁膜を形成する工程とを備え、前記開口部は前記電極膜上から延びる側壁を有し、さらに
   前記平坦化絶縁膜を覆い、前記平坦化絶縁膜の前記開口部で前記電極膜に接触する透明導電膜を成膜する工程と、
   前記透明導電膜上に、開口パターンと、第１の厚さを有する第１のフォトレジストパターンと、前記第１の厚さよりも大きい厚さを有する第２のフォトレジストパターンと、を含むフォトレジスト膜を形成する工程と、
   前記フォトレジスト膜の前記第１および第２のフォトレジストパターンをエッチングマスクとして用いて前記透明導電膜をパターニングすることによって、前記平坦化絶縁膜の前記開口部で前記電極膜に接触する接触部分と、前記接触部分から直接前記平坦化絶縁膜の前記側壁上に延びる配線部分と、前記配線部分につながり前記平坦化絶縁膜上に設けられた本体部分とを有し、透明導電体から作られた画素電極を形成する工程と、
   前記フォトレジスト膜の前記第１および第２のフォトレジストパターンをエッチングマスクとして用いて前記電極膜をパターニングする工程とを備え、前記電極膜をパターニングする工程は、前記電極膜から、前記信号線とつながるソース電極と、前記ソース電極から離れて設けられ前記画素電極の前記接触部分と接触するドレイン電極とを形成する工程を含み、前記ソース電極および前記ドレイン電極のそれぞれはソース電極側面およびドレイン電極側面を有し、前記ソース電極側面および前記ドレイン電極側面は前記半導体膜上で対向方向において間隔を空けて互いに対向し、さらに
   前記第１のフォトレジストパターンを除去しかつ平面レイアウトにおいて前記第２のフォトレジストパターンの少なくとも一部を残存させることによって、前記フォトレジスト膜を狭小化する工程と、
   前記フォトレジスト膜を狭小化する工程の後に、前記フォトレジスト膜を用いて前記画素電極をパターニングする工程と、
   前記画素電極を覆う層間絶縁膜を形成する工程を備え、前記層間絶縁膜は、前記ソース電極を覆いかつ前記ソース電極側面および前記ドレイン電極側面の間において前記半導体膜を直接覆い、さらに
   前記層間絶縁膜上に、前記層間絶縁膜を介して前記画素電極に対向するフリンジが設けられた共通電極を形成する工程と
   を備える、液晶表示パネルの製造方法。
8. 前記フォトレジスト膜を形成する工程は、多階調マスクを用いて前記フォトレジスト膜を露光する工程を含む、請求項７に記載の液晶表示パネルの製造方法。
9. 前記フォトレジスト膜を露光する工程は、第１の透過率を有する第１のマスクパターンと、前記第１の透過率よりも高い第２の透過率を有する第２のマスクパターンと、前記第２の透過率よりも高い第３の透過率を有する第３のマスクパターンとを有する前記多階調マスクを準備する工程を含み、
   前記フォトレジスト膜を露光する工程において、前記第２のマスクパターンは、前記フォトレジスト膜のうち前記平坦化絶縁膜の前記開口部の外側に位置する部分のみに対して投影される、請求項８に記載の液晶表示パネルの製造方法。
10. 前記フォトレジスト膜を狭小化する工程は、平面レイアウトにおいて前記第２のフォトレジストパターンを狭小化する工程を含む、請求項７〜９のいずれか１項に記載の液晶表示パネルの製造方法。
11. 前記フォトレジスト膜を形成する工程は、前記透明導電膜のうち前記平坦化絶縁膜上の部分に前記第１および第２のフォトレジストパターンの各々を形成する工程を含む、請求項７〜１０のいずれか１項に記載の液晶表示パネルの製造方法。