KR101881020B1 - 액정 표시 장치 및 그 형성 방법 - Google Patents

액정 표시 장치 및 그 형성 방법 Download PDF

Info

Publication number
KR101881020B1
KR101881020B1 KR1020100122287A KR20100122287A KR101881020B1 KR 101881020 B1 KR101881020 B1 KR 101881020B1 KR 1020100122287 A KR1020100122287 A KR 1020100122287A KR 20100122287 A KR20100122287 A KR 20100122287A KR 101881020 B1 KR101881020 B1 KR 101881020B1
Authority
KR
South Korea
Prior art keywords
opening
insulating film
electrode
channel layer
forming
Prior art date
Application number
KR1020100122287A
Other languages
English (en)
Other versions
KR20120060671A (ko
Inventor
윤대승
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020100122287A priority Critical patent/KR101881020B1/ko
Priority to US13/204,886 priority patent/US8629949B2/en
Publication of KR20120060671A publication Critical patent/KR20120060671A/ko
Application granted granted Critical
Publication of KR101881020B1 publication Critical patent/KR101881020B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/02—Materials and properties organic material

Abstract

액정 표시 장치 및 그 형성방법이 제공된다. 상기 액정 표시 장치의 형성방법은 게이트 전극을 덮는 채널층을 형성하고, 채널층의 일부를 노출하는 소오스 전극 및 드레인 전극을 형성하고, 소오스 전극 및 상기 드레인 전극 상에, 노출된 채널층과 접촉하는 유기막을 형성하고, 채널층과 접촉하는 유기막을 패터닝하여, 채널층을 노출하는 제 1 개구부를 가지는 유기막 패턴을 형성하고, 제 1 개구부가 노출하는 채널층을 덮는 무기 절연막을 형성하는 것을 포함한다.

Description

액정 표시 장치 및 그 형성 방법{LIQUID CRYSTAL DISPLAY AND METHOD OF FORMING THE SAME}
본 발명은 액정 표시 장치 및 그 형성 방법에 관한 것으로, 더욱 상세하게는 횡전계 방식을 도입한 액정 표시 장치 및 그 형성 방법에 관한 것이다.
액정 표시 장치(Liquid Crystal Display)는 현재 가장 널리 사용되는 평판 표시 장치(Flat Panel Display) 중 하나이다. 액정 표시 장치는 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어진다. 액정 표시 장치는 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시켜 투과되는 빛의 양을 조절한다.
액정 표시 장치는 박형화가 용이하고, 전력 소모가 상대적으로 작으며, 인체에 유해한 전자파 등이 거의 발생하지 않는 장점을 지니고 있다. 하지만, 전면 시인성에 비해 측면 시인성이 떨어지는 단점이 있다. 광 시야각을 극복하기 위한 다양한 방식의 액정 배열 및 구동 방법이 개발되고 있다. 이러한 광 시야각을 구현하는 방법으로서, 수직 배향 모드의 액정 표시 장치에 도메인 분할을 위한 절개부를 적용한 PVA(Patterned Vertically Aligned) 모드, 횡전계 방식을 도입한 IPS(In-Plane Switching) 모드 또는 PLS(Plane-to-Line Switching) 모드 등이 제시되고 있다.
본 발명의 목적은 계면 특성이 향상된 액정 표시 장치 및 그 형성 방법을 제공하는 데 있다.
본 발명의 실시예에 따른 액정 표시 장치의 형성방법은 기판 상에 게이트 전극 및 공통 전극을 형성하고, 상기 기판 상에, 상기 게이트 전극 및 상기 공통 전극을 덮는 게이트 절연막을 형성하고, 상기 게이트 절연막 상에, 상기 게이트 전극을 덮는 채널층을 형성하고, 상기 채널층의 일부를 노출하는 소오스 전극 및 드레인 전극을 형성하고, 상기 소오스 전극 및 상기 드레인 전극 상에, 상기 노출된 채널층과 접촉하는 유기막을 형성하고, 상기 채널층과 접촉하는 상기 유기막을 패터닝하여, 상기 채널층을 노출하는 제 1 개구부를 가지는 유기막 패턴을 형성하고, 상기 제 1 개구부가 노출하는 채널층을 덮는 무기 절연막을 형성하는 것을 포함한다.
본 발명의 실시예에 따른 상기 유기막은 스핀 코팅 방법으로 형성될 수 있다.
본 발명의 실시예에 따른 상기 무기 절연막은 화학 기상 증착 방법으로 형성될 수 있다.
본 발명의 실시예에 따른 액정 표시 장치의 형성방법은 상기 유기막 패턴과 상기 무기 절연막 사이에 개재되며, 상기 드레인 전극에 전기적으로 연결되는 화소 전극을 형성하는 것을 더 포함할 수 있다.
본 발명의 실시예에 따른 액정 표시 장치의 형성방법은 상기 무기 절연막 상에, 상기 공통 전극과 전기적으로 연결되는 공통 전압 라인을 형성하는 것을 더 포함할 수 있다.
본 발명의 실시예에 따른 액정 표시 장치는 제 1 기판 상의 게이트 전극, 상기 게이트 전극 상의 게이트 절연막, 상기 게이트 절연막 상의 채널층, 상기 채널층의 일부를 덮는 소오스 전극 및 드레인 전극, 상기 소오스 전극 및 드레인 전극을 덮으며, 상기 채널층을 노출하는 유기막 패턴 및 상기 노출된 채널층과 접촉하며, 상기 유기막 패턴을 덮는 무기 절연막을 포함한다.
본 발명의 실시예에 따른 액정 표시 장치는 상기 유기막 패턴과 상기 무기 절연막 사이에 개재되며, 상기 드레인 전극에 전기적으로 연결되는 화소 전극을 더 포함할 수 있다.
본 발명의 실시예에 따른 액정 표시 장치는 상기 제 1 기판과 상기 게이트 절연막 사이에 개재되는 공통 전극, 및 상기 무기 절연막 상에, 상기 공통 전극과 전기적으로 연결되는 공통 전압 라인을 더 포함할 수 있다.
본 발명의 실시예에 따른 액정 표시 장치는 상기 제 1 기판과 대향하는 제 2 기판, 상기 제 1 기판과 상기 제 2 기판 사이에 개재되는 액정층, 상기 액정층과 상기 제 2 기판 사이의 컬러필터층 및 상기 채널층을 덮으며, 상기 컬러필터층과 상기 제 2 기판 사이에 개재되는 블랙 매트릭스를 더 포함할 수 있다.
본 발명의 실시예에 따르면, 채널층을 노출하는 유기막 패턴을 형성한 후, 유기막 패턴 상에 채널층과 접촉하는 무기 절연막이 형성된다. 유기막 패턴은 스핀 공정 방법 등으로 형성하므로, 공정 시간이 적게 소모되며, 기판에 변형을 가하지 않을 수 있다. 유기막 패턴은 무기 절연막보다 유전율이 작으므로, 메탈 배선들을 덮는 부분에서 기생 커패시턴스를 감소시킬 수 있다. 한편, 채널층에 무기 절연막이 접촉하므로, 박막 트랜지스터의 특성이 열화되지 않을 수 있다.
도 1 내지 7은 본 발명의 실시예에 따른 액정표시장치의 형성방법을 설명하기 위한 단면도들이다.
도 8은 본 발명의 실시예에 따른 액정 표시 장치를 설명하기 위한 단면도이다.
이상의 본 발명의 목적들, 다른 목적들, 특징들 및 이점들은 첨부된 도면과 관련된 이하의 바람직한 실시예들을 통해서 쉽게 이해될 것이다. 그러나 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
본 명세서에서, 어떤 구성요소가 다른 구성요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 구성요소가 개재될 수도 있다는 것을 의미한다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분은 동일한 구성요소들을 나타낸다.
본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다. 본 명세서의 다양한 실시예들에서 제 1, 제 2, 제 3 등의 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 여기에 설명되고 예시되는 실시예들은 그것의 상보적인 실시예들도 포함한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소는 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
도 1 내지 7은 본 발명의 실시예에 따른 액정표시장치의 형성방법을 설명하기 위한 단면도들이다.
도 1을 참조하면, 기판(100) 상에 게이트 전극(110) 및 공통 전극(120)이 형성된다. 상기 기판(100)은 유리 기판으로 형성될 수 있다. 상기 게이트 전극(110) 및 공통 전극(120)은 금속 물질, 예를 들면 알루미늄(Al), 은(Ag), 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti) 또는 탄탈륨(Ta) 등으로 형성될 수 있다.
도 2를 참조하면, 상기 기판(100) 상에, 상기 게이트 전극(110) 및 공통 전극(120)을 덮는 게이트 절연막(125)이 형성된다. 상기 게이트 절연막(125)은 절연 물질, 예를 들면 실리콘 질화막, 또는 실리콘 산화막 등으로 형성될 수 있다. 상기 게이트 절연막(125) 상에, 상기 게이트 전극(110)을 덮는 채널층(130)이 형성된다. 상기 채널층(130)은 반도체 물질, 예를 들면 비정질 실리콘(amorphous silicon)으로 형성될 수 있다. 상기 채널층(130) 상에 예비 오믹 콘택층(132)이 형성된다. 상기 예비 오믹 콘택층(132)은 엔형 도펀트를 포함하는 비정질 실리콘으로 형성될 수 있다.
도 3을 참조하면, 상기 예비 오믹 콘택층(132) 상에 소오스 전극(136) 및 드레인 전극(138)이 형성된다. 상기 소오스 전극(136) 및 드레인 전극(138)은 금속 물질, 예를 들면 크롬(Cr) 등으로 형성될 수 있다. 상기 소오스 전극(136) 및 드레인 전극(138)을 형성하는 것은, 상기 예비 오믹 콘택층(132)을 패터닝하여 오믹 콘택층(134)을 형성하는 것을 포함할 수 있다. 상기 소오스 전극(136) 및 상기 채널층(130) 사이 및 상기 드레인 전극(138) 및 상기 채널층(130) 사이에, 상기 오믹 콘택층(134)이 형성될 수 있다. 결과적으로, 상기 소오스 전극(136), 드레인 전극(138) 및 상기 오믹 콘택층(134)은 상기 채널층(130)의 일부를 노출한다.
도 4를 참조하면, 상기 기판(100) 전면에, 상기 노출된 채널층(130)과 접촉하는 유기막(140)이 형성된다. 상기 유기막(140)은 평탄화 특성이 우수하며, 감광성(photosensitivity)을 가지는 물질로 형성될 수 있다. 상기 유기막(140)은 스핀 코팅(spin coating) 방법 또는 슬릿 코팅(slit coating) 방법으로 형성되거나 스핀 코팅과 슬릿 코팅 방법을 동시에 사용하여 형성될 수 있다. 상기 유기막(140)은 평탄한 상부면을 가지도록 형성될 수 있다. 만일, 상기 기판(100) 전면에 유기막(140)을 형성하지 않고, 대신 무기 절연막을 형성한다면, 무기 절연막은 화학 기상 증착 방법으로 형성되므로, 공정 시간이 상대적으로 오래 길며, 상기 기판(100)에 응력(stress)을 발생시켜 상기 기판(100)이 휘는 문제점이 발생할 수 있다. 본 발명의 실시예에 따르면, 상기 유기막(140)이 스핀 코팅 방법 등으로 기판(100) 전면에 형성되므로, 공정시간을 감소시킬 수 있으며, 기판(100)에 응력을 발생시키지 않을 수 있다.
도 5를 참조하면, 상기 채널층(130)과 접촉하는 상기 유기막(140)을 패터닝하여, 상기 채널층(130)을 노출하는 제 1 개구부(142)를 가지는 유기막 패턴(145)이 형성된다. 상기 유기막 패턴(145)과 상기 채널층(130)이 접촉한다면, 상기 유기막 패턴(145)과 상기 채널층(130)의 계면 상태는 안정성이 저하될 수 있으며, 불완전한 결합, 예를 들면 댕글링 본드(dangling bond)가 형성됨으로써 박막 트랜지스터의 특성이 저하될 수 있다. 본 발명의 실시예에 따르면, 상기 유기막 패턴(145)은 상기 채널층(130)의 상부면과 접촉하지 않는다. 이에 따라, 상기 채널층(130)의 계면 특성이 향상될 수 있다.
상기 유기막 패턴(145)은 상기 드레인 전극(138)을 노출하는 제 2 개구부(144) 및 상기 공통 전극(120) 상의 게이트 절연막(125)을 노출하는 제 3 개구부(146)를 가질 수 있다. 상기 유기막 패턴(145) 상에 상기 드레인 전극(138)과 전기적으로 연결되는 화소 전극(150)이 형성된다. 상기 화소 전극(150)은 투명성을 가지는 인듐 주석 산화막(Indium Tin Oxide) 또는 인듐 아연 산화막(Induim Zinc Oxide)으로 형성될 수 있다. 상기 화소 전극(150)은 상기 제 2 개구부(144)과 노출하는 드레인 전극(138)에 전기적으로 연결될 수 있다.
도 6을 참조하면, 상기 제 1 개구부(142)가 노출하는 채널층(130)을 덮는 무기 절연막(160)이 형성된다. 상기 무기 절연막(160)은 실리콘 질화막 또는 실리콘 산화막으로 형성될 수 있다. 결과적으로, 상기 화소 전극(150)은 상기 유기막 패턴(145)과 상기 무기 절연막(160) 사이에 개재될 수 있다. 상기 무기 절연막(160)은 화학 기상 증착(chemical vapor deposition) 방법으로 형성될 수 있다. 상기 무기 절연막(160) 및 게이트 절연막(125)을 패터닝하여 공통 전극(120)을 노출하는 제 4 개구부(148)가 형성된다.
도 7을 참조하면, 상기 무기 절연막(160) 상에, 상기 공통 전극(120)과 전기적으로 연결되는 공통 전압 라인(170)이 형성된다. 상기 공통 전압 라인(170)은 상기 제 4 개구부(148)가 노출하는 공통 전극(120)과 접촉할 수 있다. 상기 공통 전압 라인(170)은 투명성을 가지는 인듐 주석 산화막(Indium Tin Oxide) 또는 인듐 아연 산화막(Induim Zinc Oxide)으로 형성될 수 있다. 상기 화소 전극(150)과 상기 공통 전압 라인(170)에 의하여 발생하는 횡전계에 의하여 액정의 방향을 조절할 수 있다.
본 발명의 실시예에 따르면, 채널층(130)을 노출하는 유기막 패턴(145)을 형성한 후, 유기막 패턴(145) 상에 무기 절연막(160)이 형성된다. 상기 유기막 패턴(145)은 스핀 공정 방법 등으로 형성하므로, 공정 시간이 적게 소모되며, 기판(100)에 변형을 가하지 않을 수 있다. 액정 표시 장치의 개구율 확보하기 위한 목적으로, 상기 유기막 패턴(145)은 메탈 배선, 예를 들면 데이터 라인(미도시) 또는 게이트 라인(미도시)의 일부 또는 전부를 덮을 수 있다. 상기 유기막 패턴(145)은 무기 절연막(160)보다 유전율이 작으므로, 기생 커패시턴스를 감소시킬 수 있다. 한편, 채널층(130)에 무기 절연막(160)이 접촉하므로, 박막 트랜지스터의 특성이 열화되지 않을 수 있다.
도 8은 본 발명의 실시예에 따른 액정 표시 장치를 설명하기 위한 단면도이다. 도 1 내지 7에서 설명된 기술적 특징은 설명의 간략함을 위하여 생략하기로 한다.
제 1 기판(100) 상에 게이트 전극(110) 및 공통 전극(120)이 배치된다. 상기 기판(100)은 유리 기판일 수 있다. 상기 게이트 전극(110) 및 공통 전극(120)은 금속 물질, 예를 들면 알루미늄(Al), 은(Ag), 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti) 또는 탄탈륨(Ta) 등을 포함할 수 있다. 상기 제 1 기판(100) 상에 상기 게이트 전극(110) 및 공통 전극(120)을 덮는 게이트 절연막(125)이 배치된다. 상기 게이트 절연막(125)은 실리콘 질화막 또는 실리콘 산화막을 포함할 수 있다.
상기 게이트 절연막(125) 상에, 상기 게이트 전극(110)을 덮는 채널층(130)이 배치된다. 상기 채널층(130)은 반도체 물질, 예를 들면 비정질 실리콘(amorphous silicon)을 포함할 수 있다. 상기 채널층(130)을 덮는 오믹 콘택층(134)이 형성된다. 상기 오믹 콘택층(134)은 엔형 도펀트를 포함하는 비정질 실리콘을 포함할 수 있다.
상기 오믹 콘택층(134) 상에 소오스 전극(136) 및 드레인 전극(138)이 형성된다. 상기 소오스 전극(136) 및 드레인 전극(138)은 금속 물질, 예를 들면 크롬(Cr) 등을 포함할 수 있다. 상기 소오스 전극(136), 드레인 전극(138) 및 상기 오믹 콘택층(134)은 상기 채널층(130)의 일부를 노출한다.
상기 소오스 전극(136) 및 드레인 전극(138)을 덮으며, 상기 채널층(130)을 노출하는 유기막 패턴(145)이 배치된다. 상기 유기막 패턴(145)은 평탄화 특성이 우수하며, 감광성(photosensitivity)을 가지는 물질을 포함할 수 있다. 상기 노출된 채널층(130)과 접촉하며, 상기 유기막 패턴(145)을 덮는 무기 절연막(160)이 배치된다. 상기 무기 절연막(160)은 실리콘 질화막 또는 실리콘 산화막을 포함할 수 있다.
상기 유기막 패턴(145)과 상기 채널층(130)이 접촉한다면, 상기 유기막 패턴(145)과 상기 채널층(130)의 계면 상태는 안정성이 저하될 수 있으며, 불완전한 결합, 예를 들면 댕글링 본드(dangling bond)가 형성됨으로써 박막 트랜지스터의 특성이 저하될 수 있다. 본 발명의 실시예에 따르면, 상기 유기막 패턴(145)은 상기 채널층(130)의 상부면과 접촉하지 않으며, 상기 무기 절연막(160)이 노출된 채널층(130)과 접촉한다. 이에 따라, 상기 채널층(130)의 계면 특성이 향상될 수 있다.
상기 유기막 패턴(145)과 상기 무기 절연막(160) 사이에 화소 전극(150)이 개재된다. 상기 화소 전극(150)은 상기 유기막 패턴(145)이 노출하는 상기 드레인 전극(138)과 전기적으로 연결된다. 상기 화소 전극(150)은 투명성을 가지는 인듐 주석 산화막(Indium Tin Oxide) 또는 인듐 아연 산화막(Induim Zinc Oxide)을 포함할 수 있다.
상기 무기 절연막(160) 및 게이트 절연막(125)은 상기 공통 전극(120)을 노출한다. 상기 노출된 공통 전극(120)과 전기적으로 연결되는 공통 전압 라인(170)이 상기 무기 절연막(160) 상에 배치된다. 상기 공통 전압 라인(170)은 투명성을 가지는 인듐 주석 산화막(Indium Tin Oxide) 또는 인듐 아연 산화막(Induim Zinc Oxide)을 포함할 수 있다.
상기 제 1 기판(100)과 대향하는 제 2 기판(200)이 배치된다. 상기 제 2 기판(200)은 상기 제 1 기판(100)과 동일한 물질을 포함할 수 있다. 상기 제 2 기판(200)과 상기 제 1 기판(100) 사이에 액정층(230)이 개재된다. 상기 액정층(230)은 액정(liquid crystal, 250)을 포함한다. 상기 액정층(230)과 제 2 기판(200) 사이에 컬러필터층(220)이 개재된다. 상기 컬러필터층(220)은 적색, 녹색, 청색의 색상을 구현하는 안료가 함유된 물질을 포함할 수 있다.
상기 컬러필터층(220)과 상기 제 2 기판(200) 사이에, 상기 채널층(130)을 덮는 블랙 매트릭스(210)가 배치된다. 상기 블랙 매트릭스(210)는 카본(carbon) 계통의 유기물질을 포함할 수 있다. 상기 블랙 매트릭스(210)는 박막 트랜지스터에서 광에 의한 전자여기로 인하여 광 누설 전류가 발생하는 것을 방지할 수 있다. 상기 화소 전극(150)과 상기 공통 전압 라인(170)에 의하여 발생하는 횡전계에 의하여 액정(250)의 방향을 조절할 수 있다. 상기 횡전계는 상기 액정(250)을 수평 방향으로 회전시킬 수 있다.
본 발명의 실시예에 따르면, 채널층(130)을 노출하는 유기막 패턴(145)을 덮으며, 상기 노출된 채널층(130)과 접촉하는 무기 절연막(160)이 배치된다. 액정 표시 장치의 개구율 확보하기 위한 목적으로, 상기 유기막 패턴(145)은 메탈 배선, 예를 들면 데이터 라인(미도시) 또는 게이트 라인(미도시)의 일부 또는 전부를 덮을 수 있다. 상기 유기막 패턴(145)은 무기 절연막(160)보다 유전율이 작으므로, 기생 커패시턴스를 감소시킬 수 있다. 한편, 채널층(130)에 무기 절연막(160)이 접촉하므로, 박막 트랜지스터의 특성이 열화되지 않을 수 있다.
110: 게이트 전극 120: 공통 전극
130: 채널층 134: 오믹 콘택층
136: 소오스 전극 138: 드레인 전극
140: 유기막 145: 유기막 패턴
160: 무기 절연막 150: 화소 전극
160: 공통 전압 라인

Claims (10)

  1. 기판 상에 게이트 전극 및 공통 전극을 형성하는 것;
    상기 기판 상에, 상기 게이트 전극 및 상기 공통 전극을 덮는 게이트 절연막을 형성하는 것;
    상기 게이트 절연막 상에, 상기 게이트 전극과 중첩하는 채널층을 형성하는 것;
    상기 채널층의 일부를 노출하는 소오스 전극 및 드레인 전극을 형성하는 것;
    상기 소오스 전극 및 상기 드레인 전극 상에, 상기 노출된 채널층과 접촉하는 유기막을 형성하는 것;
    상기 채널층과 접촉하는 상기 유기막을 패터닝하여, 상기 채널층을 노출하는 제 1 개구부 및 상기 게이트 절연막을 노출하는 제2 개구부를 가지는 유기막 패턴을 형성하는 것;
    상기 유기막 패턴 상에, 상기 제 1 개구부가 노출하는 채널층 및 상기 제2 개구부가 노출하는 게이트 절연막과 접촉하는 무기 절연막을 형성하는 것; 그리고,
    상기 제2 개구부와 중첩하는 상기 게이트 절연막 및 상기 무기 절연막을 패터닝하여 상기 공통 전극을 노출시키는 제3 개구부를 형성하는 것을 포함하고,
    상기 제2 개구부는 상기 유기막 중 상기 공통 전극과 중첩하는 부분을 제거하여 형성되고,
    상기 제1 개구부와 상기 제2 개구부는 동시에 형성되는 액정 표시 장치의 형성방법.
  2. 청구항 1에 있어서,
    상기 유기막은 스핀 코팅 방법으로 형성되는 액정 표시 장치의 형성 방법.
  3. 청구항 1에 있어서,
    상기 무기 절연막은 화학 기상 증착 방법으로 형성되고,
    상기 무기 절연막은 상기 제2 개구부가 노출하는 게이트 절연막에 접촉하고,
    상기 제3 개구부는 서로 접촉하는 상기 무기 절연막의 일부와 상기 게이트 절연막의 일부가 제거되어 형성되는 액정 표시 장치의 형성 방법.
  4. 청구항 1에 있어서,
    상기 유기막 패턴과 상기 무기 절연막 사이에 개재되며, 상기 드레인 전극에 전기적으로 연결되는 화소 전극을 형성하는 것을 더 포함하는 액정 표시 장치의 형성 방법.
  5. 청구항 4에 있어서,
    상기 무기 절연막 상에, 상기 화소 전극과 중첩하고 상기 공통 전극과 전기적으로 연결되는 공통 전압 라인을 형성하는 것을 더 포함하고,
    상기 공통 전압 라인은 상기 제3 개구부를 통해 상기 노출된 공통 전극에 접촉하는 액정 표시 장치의 형성 방법.
  6. 제 1 기판 상의 게이트 전극 및 공통 전극;
    상기 게이트 전극 상의 게이트 절연막;
    상기 게이트 절연막 상의 채널층;
    상기 채널층의 일부를 덮는 소오스 전극 및 드레인 전극;
    상기 게이트 절연막 상에 배치되고, 상기 소오스 전극 및 드레인 전극을 덮으며, 상기 채널층을 노출하는 유기막 패턴; 및
    상기 노출된 채널층과 접촉하며, 상기 유기막 패턴을 덮는 무기 절연막을 포함하고,
    상기 게이트 절연막에는 상기 공통 전극을 노출시키는 제1 개구부가 정의되고,
    상기 유기막 패턴에는 상기 채널층을 노출시키는 제2 개구부, 및 상기 공통 전극에 중첩하는 제3 개구부가 정의되고,
    상기 무기 절연막에는 상기 제3 개구부와 중첩하는 제4 개구부가 정의되고,
    상기 제1 개구부 및 상기 제4 개구부는 상기 제3 개구부를 통해 서로 연결되어 상기 공통 전극을 노출시키고,
    상기 제4 개구부는 상기 제3 개구부보다 작고 상기 제1 개구부와 동일한 평면상에서의 면적을 갖는 액정 표시 장치.
  7. 청구항 6에 있어서,
    상기 유기막 패턴과 상기 무기 절연막 사이에 개재되며, 상기 드레인 전극에 전기적으로 연결되는 화소 전극을 더 포함하고,
    상기 유기막 패턴에는 상기 드레인 전극을 노출시키는 제5 개구부가 정의되고,
    상기 화소 전극은 상기 제5 개구부를 통해 상기 드레인 전극에 연결되는 액정 표시 장치.
  8. 청구항 7에 있어서,
    상기 제 1 기판과 상기 게이트 절연막 사이에 개재되는 공통 전극; 및
    상기 무기 절연막 상에, 상기 공통 전극과 전기적으로 연결되는 공통 전압 라인을 더 포함하고,
    상기 공통 전압 라인은 상기 제1 개구부 및 상기 제4 개구부를 통해 상기 공통 전극에 연결되는 액정 표시 장치.
  9. 청구항 8에 있어서,
    상기 제 1 기판과 대향하는 제 2 기판;
    상기 제 1 기판과 상기 제 2 기판 사이에 개재되는 액정층;
    상기 액정층과 상기 제 2 기판 사이의 컬러필터층; 및
    상기 채널층을 덮으며, 상기 컬러필터층과 상기 제 2 기판 사이에 개재되는 블랙 매트릭스를 더 포함하는 액정 표시 장치.
  10. 청구항 8에 있어서,
    상기 공통 전압 라인은 상기 공통 전극과 연결되는 영역에서 상기 유기막 패턴에 비 접촉하는 액정 표시 장치.
KR1020100122287A 2010-12-02 2010-12-02 액정 표시 장치 및 그 형성 방법 KR101881020B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100122287A KR101881020B1 (ko) 2010-12-02 2010-12-02 액정 표시 장치 및 그 형성 방법
US13/204,886 US8629949B2 (en) 2010-12-02 2011-08-08 Liquid crystal display and method of forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100122287A KR101881020B1 (ko) 2010-12-02 2010-12-02 액정 표시 장치 및 그 형성 방법

Publications (2)

Publication Number Publication Date
KR20120060671A KR20120060671A (ko) 2012-06-12
KR101881020B1 true KR101881020B1 (ko) 2018-07-24

Family

ID=46161928

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100122287A KR101881020B1 (ko) 2010-12-02 2010-12-02 액정 표시 장치 및 그 형성 방법

Country Status (2)

Country Link
US (1) US8629949B2 (ko)
KR (1) KR101881020B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120077756A (ko) * 2010-12-31 2012-07-10 삼성전자주식회사 표시 기판의 제조 방법
JP5947650B2 (ja) * 2012-07-27 2016-07-06 株式会社ジャパンディスプレイ 液晶表示装置および電子機器
JP6308757B2 (ja) * 2013-11-20 2018-04-11 三菱電機株式会社 液晶表示パネルおよび液晶表示パネルの製造方法
CN104216186B (zh) * 2014-08-15 2018-01-26 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN105511188A (zh) * 2016-02-01 2016-04-20 昆山龙腾光电有限公司 阵列基板和阵列基板的制作方法以及液晶显示装置
KR102587229B1 (ko) 2016-04-22 2023-10-12 삼성디스플레이 주식회사 표시 장치
CN107958917B (zh) 2016-10-17 2023-08-25 三星显示有限公司 有机发光二极管显示装置及其制造方法
KR102341412B1 (ko) * 2017-08-29 2021-12-22 삼성디스플레이 주식회사 표시 장치
CN110854205A (zh) * 2019-11-28 2020-02-28 京东方科技集团股份有限公司 一种薄膜晶体管及制作方法、显示面板及显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070024789A1 (en) * 2005-07-29 2007-02-01 Osamu Itou Liquid crystal display device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3674953B2 (ja) * 1997-04-11 2005-07-27 株式会社日立製作所 液晶表示装置
KR20060080377A (ko) * 2005-01-05 2006-07-10 삼성전자주식회사 박막 트랜지스터 표시판
KR101229415B1 (ko) 2005-06-29 2013-02-08 엘지디스플레이 주식회사 반사투과형 액정표시장치용 기판 및 그 제조방법
KR20080050679A (ko) 2006-12-04 2008-06-10 삼성전자주식회사 박막 트랜지스터 기판의 제조 방법
JP5285280B2 (ja) * 2008-01-07 2013-09-11 株式会社ジャパンディスプレイウェスト 液晶表示装置及び液晶表示装置の製造方法
KR101497425B1 (ko) 2008-08-28 2015-03-03 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070024789A1 (en) * 2005-07-29 2007-02-01 Osamu Itou Liquid crystal display device

Also Published As

Publication number Publication date
KR20120060671A (ko) 2012-06-12
US8629949B2 (en) 2014-01-14
US20120140155A1 (en) 2012-06-07

Similar Documents

Publication Publication Date Title
KR101881020B1 (ko) 액정 표시 장치 및 그 형성 방법
US7830464B2 (en) Array substrate for fringe field switching mode liquid crystal display device and method of fabricating the same
EP2149813B1 (en) Array substrate, methods of manufacturing the array substrate, and liquid crystal display device having the array substrate
EP2889681B1 (en) Curved liquid crystal display
US20080180623A1 (en) Liquid crystal display device
US20120176561A1 (en) Liquid crystal display
US8130351B2 (en) Array substrate for in-plane switching mode liquid crystal display device including pixel and common electrodes on the same layer and method of manufacturing the same
US8451410B2 (en) Array substrate for wide viewing angle liquid crystal display device and mehod of manufacturing the same
US20100020257A1 (en) Liquid crystal display device and manufacturing method thereof
US9829759B2 (en) Liquid crystal display device
JP2016167069A (ja) 液晶表示装置
US7804569B2 (en) Panel assembly having a common electrode comprising a plurality of domain dividing members overlapping gate lines and wherein the gate lines overlap a pixel electrode
US8351007B2 (en) Liquid crystal display device with enhanced brightness
US9466682B2 (en) Thin film transistor array panel
KR101046923B1 (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR20130085859A (ko) 액정 표시 장치 및 그 제조 방법
US20080143907A1 (en) Liquid crystal display device and method of manufacturing the same
KR102356827B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
US9989828B2 (en) Semiconductor device and liquid crystal display device
US9348184B2 (en) Liquid crystal display device, array substrate and method for manufacturing the same
CN113467145B (zh) 阵列基板及制作方法、显示面板
KR101147267B1 (ko) 수평 전계형 박막 트랜지스터 기판 및 그 제조 방법
CN113589612B (zh) 阵列基板及制作方法、显示面板
US8654294B2 (en) Liquid crystal display and manufacturing method thereof
KR20080040478A (ko) 액정 표시 패널 및 그 제조 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant