JP2019101243A - 液晶表示パネルおよびその製造方法 - Google Patents

Abstract

【課題】表示品位を向上させ、また製造歩留りを向上させた液晶表示パネルを提供する。【解決手段】基板上のゲート電極を覆うゲート絶縁膜を介してゲート電極と重畳して設けられた半導体膜と、その上に、互いに離間して設けられたソース電極およびドレイン電極と、その底面にソース電極およびドレイン電極が部分的に露出する開口部を有した平坦化絶縁膜と、平坦化絶縁膜の上面から、開口部の側面および開口部の底面に露出するソース電極およびドレイン電極の表面にかけてそれぞれ設けた第１および第２の透明導電体膜と、平坦化絶縁膜上に設けられ、開口部、第１および第２の透明導電体膜を覆う絶縁膜と、第２の透明導電体膜を介してドレイン電極と電気的に接続される画素電極と、画素電極に対向する対向電極とを備え、画素電極は、平坦化絶縁膜の上面に対応する位置に設けられたコンタクトホールを介してドレイン電極と電気的に接続される。【選択図】図３

Description

本発明は液晶表示装置用の液晶表示パネルおよびその製造方法に関する。

液晶表示装置の表示方式として、ＴＮ（Twisted Nematic）モードが広く用いられてきた。このモードは、パネルにほぼ垂直な電界を発生させることで液晶分子を駆動する縦電界方式である。一方、近年は、パネルにほぼ水平な電界を発生させることで液晶分子を水平方向で駆動する横電界方式も用いられている。横電界方式は、広視野角、高精細および高輝度化に有利である。このため、特にスマートフォン、タブレットなどを代表とした中小型パネルにおいて主流になりつつある。横電界方式には、ＦＦＳ（Fringe Field Switching）モードが知られている。

ＦＦＳモードでは、下部電極と、下部電極上に絶縁膜を介して配設され、スリットが設けられた上部電極とを備え、いずれか一方を画素電極とし、他方を対向電極として用いる。

横電界を発生させるために画素電極および画素電極に対向する共通電極（対向電極）の間に電圧が印加されると、両電極のうち基板に近い側の電極（下側電極）と、信号線との間に寄生容量が発生する。寄生容量が大きいと表示品位の低下につながる。寄生容量を小さくするには、下部電極と信号線との間の絶縁膜を、比誘電率が小さく、絶縁膜の厚さを厚くすることが望ましい。この点で、絶縁膜は有機絶縁膜であることが望ましい。有機絶縁膜は、薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）などに起因して発生する段差を覆うことで平坦性を得ることができるという利点も有する。また有機絶縁膜に感光性を持たせることで、フォトリソグラフィーによって開口部を直接形成することができる。

特許文献１に開示された一例によれば、有機絶縁膜にはＴＦＴを露出する開口部が設けられている。この開口部にはＴＦＴを覆うパッシベーション膜の開口部（コンタクトホール）が設けられており、このコンタクトホールを介して画素電極がＴＦＴのドレイン電極とに電気的に接続される。また、有機絶縁膜として、感光性を有するアクリル樹脂または、その他の有機絶縁膜もしくは無機絶縁膜を用いることが開示されている。

特開２０１３−１０９３４７号公報

特許文献１によれば、有機絶縁膜の開口部は、パッシベーション膜および有機絶縁膜のコンタクトホールを含んでおり、ＴＦＴを露出させなければならず、開口部が大きくなる。これらは液晶表示パネルの非表示領域となる。表示領域のうち非表示領域が占める割合が大きくなることは、高精細化が進む近年の表示パネルとしては好ましくない。さらに、有機絶縁膜の開口部にパッシベーション膜のコンタクトホールを形成した構成では、製造過程で画素電極との接続経路が切れてしまう可能性があり、これに起因して液晶表示パネルの製造歩留りが低下する可能性があった。

本発明は上記のような問題を解決するためになされたものであり、表示領域のうち非表示領域が占める割合を低減して、液晶表示パネルの表示品位を向上させ、また製造歩留りを向上させた液晶表示パネルを提供することを目的とする。

画素がマトリックス状に複数配列された薄膜トランジスタ基板を有した液晶表示パネルであって、前記画素のそれぞれは、基板上に選択的に配設されたゲート電極と、前記ゲート電極を覆うゲート絶縁膜と、前記ゲート絶縁膜上に前記ゲート電極と重畳して設けられた半導体膜と、前記半導体膜上に、互いに離間して設けられたソース電極およびドレイン電極と、前記ゲート絶縁膜上を覆い、その底面に前記ソース電極および前記ドレイン電極が部分的に露出する開口部を有した平坦化絶縁膜と、前記平坦化絶縁膜の上面から、前記開口部の側面および前記開口部の底面に露出する前記ソース電極および前記ドレイン電極の表面にかけてそれぞれ設けられた、第１および第２の透明導電体膜と、前記平坦化絶縁膜上に設けられ、前記開口部、前記第１および第２の透明導電体膜を覆う絶縁膜と、前記第２の透明導電体膜を介して前記ドレイン電極と電気的に接続される画素電極と、前記画素電極に対して絶縁膜を間に挟んで対向するように設けられた対向電極と、を備え、前記画素電極は、前記絶縁膜上に設けられ、前記第２の透明導電体膜上であって、前記平坦化絶縁膜の上面に対応する位置に前記絶縁膜を貫通して設けられたコンタクトホールを介して前記ドレイン電極と電気的に接続される。

本発明に係る液晶表示パネルによれば、最上層の画素電極は、平坦化絶縁膜の上面に対応する位置に設けられたコンタクトホールを介してドレイン電極と電気的に接続されるので、平坦化絶縁膜の開口部に絶縁膜のコンタクトホールを設ける場合に比べて、開口部居の面積は小さくて済み、表示領域のうち非表示領域が占める割合が大きくなることを抑制して液晶表示パネルの表示品位を向上できる。また、製造過程で画素電極との接続経路が切れる可能性が低減し、液晶表示パネルの製造歩留りを向上させることができる。

液晶表示パネルのアレイ基板の構成を示す平面図である。 本発明に係る実施の形態１の液晶表示パネルの構成を示す平面図である。 本発明に係る実施の形態１の液晶表示パネルの構成を示す断面図である。 本発明に係る実施の形態１の液晶表示パネルの製造方法を説明する平面図である。 本発明に係る実施の形態１の液晶表示パネルの製造方法を説明する断面図である。 本発明に係る実施の形態１の液晶表示パネルの製造方法を説明する平面図である。 本発明に係る実施の形態１の液晶表示パネルの製造方法を説明する断面図である。 本発明に係る実施の形態１の液晶表示パネルの製造方法を説明する平面図である。 本発明に係る実施の形態１の液晶表示パネルの製造方法を説明する断面図である。 本発明に係る実施の形態１の液晶表示パネルの製造方法を説明する平面図である。 本発明に係る実施の形態１の液晶表示パネルの製造方法を説明する断面図である。 本発明に係る実施の形態１の液晶表示パネルの製造方法を説明する平面図である。 本発明に係る実施の形態１の液晶表示パネルの製造方法を説明する断面図である。 フォトレジストパターンの形成状態を示す断面図である。 本発明に係る実施の形態１の変形例の液晶表示パネルの構成を示す断面図である。 本発明に係る実施の形態２の液晶表示パネルの構成を示す断面図である。 本発明に係る実施の形態２の液晶表示パネルの製造方法を説明する断面図である。 本発明に係る実施の形態２の液晶表示パネルの製造方法を説明する断面図である。 本発明に係る実施の形態２の液晶表示パネルの製造方法を説明する断面図である。 本発明に係る実施の形態２の液晶表示パネルの製造方法を説明する断面図である。 本発明に係る実施の形態２の変形例１の液晶表示パネルの構成を示す断面図である。 本発明に係る実施の形態２の変形例２の液晶表示パネルの構成を示す断面図である。

以下、本発明の実施の形態について図に基づいて説明する。なお、図１以降の図面においては、同一または相当する部分には同一の符号を付し、その説明は繰り返さない。図は模式的なものであり、示された構成要素の正確な大きさなどを反映するものではない。また、図面は煩雑とならないように、発明の主要部以外の省略および構成の一部簡略化などを適宜行っている。

＜実施の形態１＞
＜液晶表示パネルの構成＞
図１は、ＦＦＳモードの液晶表示パネルのうち、複数の画素がマトリクス状（アレイ状）に配列されたアレイ基板１００（薄膜トランジスタ基板）の平面図である。アレイ基板１００は、画像を表示する表示領域１２０と、表示領域１２０に接する非表示領域である額縁領域１３０とを有する。ここでは一例として、額縁領域１３０は、表示領域１２０を囲むように設けられているものとする。また、液晶表示パネルは、このアレイ基板１００だけでなく、アレイ基板１００に対して対向配置されるカラーフィルタ基板と、アレイ基板１００およびカラーフィルタ基板の間の少なくとも表示領域１２０に面して配設される液晶層とを備えているが、いずれも図示は省略する。なお、カラーフィルタ基板については、ＦＦＳモードの液晶表示パネルに一般的に用いられるもので構わないことから、詳細な説明は省略する。

表示領域１２０では、横方向（Ｘ方向）に延在する複数の走査線１０１と縦方向（Ｙ方向）に延在する複数の信号線１０４とが互いに直交するように配置されている。隣接する走査線１０１と信号線１０４とで囲まれる領域に１つの画素が形成されるので、複数の画素がマトリックス状（アレイ状）に配列されることとなる。各画素には、走査線１０１の一部で構成されるゲート電極、信号線１０４の一部で構成されるソース電極および画素電極の一部で構成されるドレイン電極を有するＴＦＴ１１０が設けられている。

額縁領域１３０においては、複数の走査線１０１から延在する複数の外部配線１１１、複数の信号線１０４から延在する複数の外部配線１１２、複数の外部配線１１１および１１２に接続される複数のＩＣ（Integrated Circuit）チップ１１３、複数のＩＣチップ１１３に接続されるプリント基板１１４を有している。

複数の外部配線１１１および１１２は、チップ１１３内の図示されない外部接続用の複数の端子電極に接続されている。端子電極は、ＩＣチップ１１３内の端子（図示せず）と、バンプまたはＡＣＦ（Anisotropic Conductive Film）を介して電気的に接続される。また、ＩＣチップ１１３内の端子は、プリント基板１１４内の端子（図示せず）と、バンプまたはＡＣＦを介して電気的に接続される。

ＴＦＴ１１０は、信号線１０４から表示電極への電圧供給のオン、オフを制御するスイッチングデバイスとして機能する。具体的には、走査線１０１からゲート信号が供給されると、信号線１０４から信号データが供給され、当該信号データに基づいた電圧によってＴＦＴ１１０のソース電極からドレイン電極側に電流が流れる。すなわち、信号線１０４から供給される信号データに基づいた電圧が、画素電極側に印加される。信号データは、外部からの表示データに基づいて、ＩＣチップ１１３およびプリント基板１１４において生成され、外部からの表示データに応じた電圧が各ＴＦＴ１１０を介して画素電極に供給される。

＜アレイ基板の画素の構成＞
次に、図２および図３を参照して、本実施の形態のアレイ基板１００の構成について説明する。なお、本発明は液晶表示パネルに関するものであるが、特に、画素の構成に特徴を有するので、以下においては画素の構成を中心に説明する。

図２は、図１の表示領域１２０に形成される１つの画素の平面構成を示す平面図であり、図３は、図２におけるＡ−Ａ線での断面構成を示す断面図である。

図２および図３に示されるように、アレイ基板１００は、透光性および絶縁性を有する基板、例えばガラス基板などの絶縁性基板１０（基板）を有し、絶縁性基板１０上には、Ｘ方向に延在する走査線１０１が選択的に設けられている。走査線１０１は、ＴＦＴ１１０の形成領域において、線幅が他の部分よりも広くなっており、その部分がゲート電極として機能する。

走査線１０１およびゲート電極は、アルミニウム（Ａｌ）またはＡｌを含む合金、あるいは銅（Ｃｕ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）などの金属で構成される。なお、走査線とゲート電極は一体であるので、適宜、走査線１０１およびゲート電極１０１と呼称する。

図３に示されるように、絶縁性基板１０上にはゲート電極１０１を覆うゲート絶縁膜１０２が設けられている。ゲート絶縁膜１０２の材料は、例えば窒化珪素（ＳｉＮ）である。

図３に示されるように、ゲート絶縁膜１０２上には、半導体膜１０３が選択的に設けられている。半導体膜１０３は、例えばアモルファスまたは結晶性を有するシリコン半導体膜、あるいは酸化物半導体膜で構成されている。

ここで、アモルファスシリコン半導体膜を用いた場合には、大面積基板上でも均一な膜を形成でき、すなわち、均一なＴＦＴ特性を備えることができる。また比較的低温で成膜できることから耐熱性に劣る安価なガラス基板上でも製造できると言う利点がある。一方、膜中に水素を多く含んでおり、欠陥準位が多く存在するので、ＴＦＴ特性に関しては、電界効果移動度（μ）が１ｃｍ^２／Ｖ・ｓｅｃ以下であり、リーク電流（Ｉｏｆｆ）が大きく、長時間動作時のストレスにより閾値電圧（Ｖｔｈ）シフトが発生する懸念がある。結晶性を有するシリコン半導体膜を用いた場合には、このようなアモルファスシリコン半導体膜を用いた場合のＴＦＴ特性に関する懸念は発生しない。特に、結晶性を有するシリコン半導体膜の一例として、多結晶シリコン半導体膜を用いる場合は電界効果移動度を各段に向上させることができ、液晶表示パネルを高精細化することに寄与する。

なお、半導体膜１０３がアモルファスシリコン半導体膜で構成される場合には、アモルファスシリコン半導体膜の上層に、ソース電極およびドレイン電極との電気的な導通を改善するため、半導体不純物を導入したコンタクト層を設ける。

図３に示されるように、半導体膜１０３上には信号線１０４が選択的に設けられている。図２に示されるように、信号線１０４は、走査線１０１に対して直交するようにＹ方向に延在して設けられている。そして、ＴＦＴ１１０の形成領域においては、信号線１０４の一部がＸ方向に分岐してゲート電極１０１の上方にまで延在した部分が信号線分岐部１０４０を構成している。信号線分岐部１０４０は、先端部分で２つに分離され、信号線１０４に繋がる部分がソース電極１０４Ｓとなり、信号線１０４とは繋がらない残りの部分がドレイン電極１０４Ｄとなる。

これら、信号線１０４、ソース電極１０４Ｓおよびドレイン電極１０４Ｄは、同じ材料、すなわち、ＡｌまたはＡｌを含む合金、あるいはＣｕ、Ｍｏ、Ｃｒなどの金属または、これらの積層膜で構成される。なお、信号線１０４、ソース電極１０４Ｓおよびドレイン電極１０４Ｄの下部には半導体膜１０３が設けられている。

また、絶縁性基板１０上にはゲート絶縁膜１０２、信号線１０４、ソース電極１０４Ｓおよびドレイン電極１０４Ｄを覆うように平坦化絶縁膜１０６が設けられているが、平坦化絶縁膜１０６にはソース電極１０４Ｓおよびドレイン電極１０４Ｄをそれぞれ部分的に露出する開口部１０６Ｈが設けられている。なお、図２では、開口部１０６Ｈの平面視形状は矩形として示しているが、これに限定されるものではない。

平坦化絶縁膜１０６の材料は、シリコンを含むシロキサン樹脂膜である。この膜はＳＯＧ（Spin On Glass）膜と呼称され、シロキサン樹脂を有機溶剤に混ぜて有機シロキサン樹脂溶液とし、この溶液を塗布してキュア（焼成）することで、有機成分は昇華し、酸化珪素膜となる。

シリコンを含むシロキサン樹脂膜の特徴としては、耐熱温度が２７０℃以上であり、アクリル樹脂をベースにした平坦化絶縁膜（耐熱温度２３０℃）よりも高温に耐える膜である。さらには、誘電率εが３〜４程度であり、ＳｉＮ膜の誘電率６〜７より低く、寄生容量を小さくすることができる。また、ＳＯＧ膜の材料に感光性樹脂を混ぜることでアクリル樹脂と同様に、感光性を持たせることが可能である。平坦化絶縁膜１０６の形成方法については、後にさらに説明する。

開口部１０６Ｈの底面において露出したドレイン電極１０４Ｄの表面およびソース電極１０４Ｓの表面には、それぞれ平坦化絶縁膜１０６の上面から開口部１０６Ｈの側面にかけて延在する透明導電体膜１０７ｂおよび１０７ｃが接している。また、平坦化絶縁膜１０６の上面には、透明導電体膜１０７ｂおよび１０７ｃとは非接触の共通電極１０７ａ（対向電極）が設けられている。共通電極１０７ａは、透明導電体膜１０７ｂおよび１０７ｃが設けられた領域以外の平坦化絶縁膜１０６の上面を覆うように設けられ、平坦化絶縁膜１０６の外縁は、表示領域１２０（図１）の外側に存在し、額縁領域１３０において図示されない共通配線に接続されることとなる。共通電極１０７ａ、透明導電体膜１０７ｂおよび１０７ｃは、同じ材料、すなわち、インジウム・スズ酸化物（ＩＴＯ）またはインジウム・亜鉛酸化物（ＩＺＯ）などの透明導電膜などで構成される。

平坦化絶縁膜１０６上には、共通電極１０７ａ、透明導電体膜１０７ｂおよび１０７ｃを覆う絶縁膜１０８が設けられている。絶縁膜１０８は、ＴＦＴ１１０のパッシベーション（保護）膜としての機能と、絶縁膜１０８を間に挟んで共通電極１０７ｃ（対向電極）と対向するように画素電極１０９を設けることで、共通電極１０７ｃと画素電極１０９との間にフリンジ電界を発生させる機能とを有している。絶縁膜１０８の材料は、窒化珪素（ＳｉＮ）または酸化シリコン（ＳｉＯ）などの無機絶縁膜が好ましい。無機絶縁膜は、外部からの水分などによりＴＦＴ１１０特性が劣化することを防止できる。

絶縁膜１０８には、透明導電体膜１０７ｂの一部を露出させるコンタクトホール１０８Ｈを有している。コンタクトホール１０８Ｈは、ドレイン電極１０４Ｄ上から延在する透明導電体膜１０７ｂ上であって、平坦化絶縁膜１０６の上面かつゲート電極１０１の上方となる位置に設けられる。

コンタクトホール１０８Ｈを平坦化絶縁膜の開口部１０６Ｈ内に設ける場合、開口部１０６Ｈの面積が大きくなり、その結果として表示領域のうち非表示領域が占める割合が大きくなってしまう。さらに、コンタクトホール１０８Ｈを開口部１０６Ｈ内に設けると、コンタクトホール１０８Ｈの形状によっては、製造過程で画素電極との接続経路が切れてしまう可能性があり、これに起因して液晶表示パネルの製造歩留りが低下する可能性がある。これについては製造方法の説明においてさらに説明する。なお、コンタクトホール１０８Ｈを平坦化絶縁膜１０６の上面かつゲート電極１０１の上方に設ける場合は、上記のような問題は発生しない。

絶縁膜１０８上には画素電極１０９が選択的に設けられ、コンタクトホール１０８Ｈを介して透明導電体膜１０７ｂに接続されることで、画素電極１０９がドレイン電極１０４Ｄに電気的に接続されることとなる。なお、画素電極１０９には複数のスリット状の開口部であるスリットＳＬが設けられている。図３では、スリットＳＬは、信号線１０４と並行するようにＹ方向に延在する細長い形状を有し、Ｘ方向に並列するように配列されているが、スリットＳＬの平面視形状、延在方向および配列はこれに限定されるものではない。

上述した構成を有する画素単位の液晶表示パネルの動作の概要は以下の通りである。各画素の画素電極１０９は、下層の共通電極１０７ａと平面視で重畳するように間に絶縁膜１０８を挟んで配設されており、画素電極１０９と共通電極１０７ａとの間に電圧を印加すると、当該電極間でフリンジ電界が発生する。フリンジ電界は、画素電極１０９のスリットＳＬを介して上方に進み、画素電極１０９上方に配設された液晶層（図示せず）内において横方向（Ｘ方向）に向かってから、下側に位置する共通電極１０７ａに向かう電界であり、絶縁性基板１０とほぼ平行する電界を含む。この電界によって液晶層内の液晶分子が横方向に駆動される。これにより、当該液晶分子を通過する光の偏光方向が画素ごとに適宜変更されるので、表示領域１２０において所望の表示を行うことが可能となる。

＜製造方法＞
次にアレイ基板１００の製造方法について、図４〜図１５を用いて説明する。まず、透光性および絶縁性を有する基板、ここではガラス基板上に、例えばスパッタ法を用いて金属膜を成膜する。金属膜の材料としては、ＡｌまたはＡｌを含む合金、あるいはＣｕ、Ｍｏ、クロムＣｒなどの金属を使用する。

そして、金属膜上に、感光性のフォトレジストをスリット法またはスピンコート法によって塗布し、塗布したフォトレジストを露光し現像する第１回目のフォトリソグラフィー工程を実施する。これにより、金属膜上に所望の形状のフォトレジストパターン（第１のフォトレジストパターン）がパターニングされる。その後、第１のフォトレジストパターンをマスクとしてエッチングを行うことで、金属膜が所望の形状にパターニングされる。その後、第１のフォトレジストパターンを除去することで、図４および図５に示されるように、絶縁性基板１０上に、ＴＦＴ１１０の形成領域において、線幅が他の部分よりも広くなった走査線１０１が形成され、広くなった部分がゲート電極１０１として機能する。なお、第１のフォトレジストパターンは、額縁領域１３０（図１）の外部配線１１１のパターンも有しており、外部配線１１１も同時に形成される。

次に、図６および図７に示すように、絶縁性基板１０上を覆うゲート絶縁膜１０２が形成される。ゲート絶縁膜１０２には、例えばプラズマＣＶＤ（Chemical Vapor Deposition）法によって成膜された窒化珪素（ＳｉＮ）膜を使用する。

次に、ゲート絶縁膜１０２上に半導体膜を形成するが、半導体膜として、例えばアモルファスシリコン半導体膜を使用する場合、アモルファスシリコン半導体膜の上層には、半導体不純物を導入したコンタクト層を設けることが望ましい。半導体膜は、ゲート絶縁膜１０２と同様にプラズマＣＶＤ法によって成膜するが、アモルファスシリコン半導体膜の上層にコンタクト層を設ける場合は、アモルファスシリコン半導体膜の成膜とコンタクト層の成膜とを連続して行うことが望ましく、アモルファスシリコン半導体膜を成膜した後は、絶縁性基板１０を大気に曝すことなく真空環境下でコンタクト層形成のための成膜室（チャンバー）に搬送する。これにより、アモルファスシリコン半導体膜とコンタクト層との界面が汚染されることを防止できる。なお、コンタクト層の成膜には、アモルファスシリコン半導体膜の成膜ガスに、微量のリン（Ｐ）を添加して、コンタクト層の導電型をｎ型（ｎ^＋）とする。

次に、半導体膜上に、例えばスパッタ法を用いて金属膜を成膜する。金属膜の材料としては、ＡｌまたはＡｌを含む合金、あるいはＣｕ、Ｍｏ、クロムＣｒなどの金属を使用する。

そして、金属膜上に、感光性のフォトレジストをスリット法またはスピンコート法によって塗布し、塗布したフォトレジストを露光し現像する第２回目のフォトリソグラフィー工程を実施する。これにより、金属膜上に所望の形状のフォトレジストパターン（第２のフォトレジストパターン）がパターニングされる。その後、第２のフォトレジストパターンをマスクとして金属膜と半導体膜（コンタクト層とアモルファスシリコン半導体膜を含む場合あり）を順次にエッチングし、第２のフォトレジストパターンを除去することで、図６および図７に示されるように、ゲート絶縁膜１０２上に、信号線１０４、信号線分岐部１０４０および額物領域１３０（図１）の外部配線１１２が形成される。

また、これらの下部には半導体膜１０３が存在することとなり、いわゆる冗長配線構造となって断線を低減し、断線による不良の発生を低減できる。

なお、この段階では、信号線分岐部１０４０は２つに分離されておらず、ＴＦＴ１１０のソース電極およびドレイン電極は形成されていない。

次に、図８および図９に示すように、ゲート絶縁膜１０２上に平坦化絶縁膜１０６を形成し、信号線１０４および信号線分岐部１０４０を覆うが、平坦化絶縁膜１０６に信号線分岐部１０４０の一部が露出するように開口部１０６Ｈが形成される。平坦化絶縁膜１０６は、シリコンを含むシロキサン樹脂で構成されたＳＯＧ膜であり、感光性を持たせることが好ましい。感光性を持たせることで、フォトレジストと同様に、第３回目のフォトリソグラフィー工程によってパターニングが可能となり、開口部１０６Ｈを形成することができる。感光性を持たせない場合は、平坦化絶縁膜１０６の形成後、平坦化絶縁膜１０６上に、開口部１０６Ｈの形成位置に対応した部分が開口部となったフォトレジストパターンを形成し、当該フォトレジストパターンをエッチングマスクとして、平坦化絶縁膜１０６をエッチングして開口部１０６Ｈを形成する。

以下では、平坦化絶縁膜１０６を感光性を持たせたＳＯＧ膜として説明する。平坦化絶縁膜１０６の膜厚としては、１.０〜３.０μｍとし、好ましくは２.０μｍとする。平坦化絶縁膜１０６は、スリット法またはスピンコート法によってゲート絶縁膜１０２上に有機シロキサン樹脂溶液（感光性樹脂を含む）を塗布して感光性樹脂膜とする。その後、露光、現像によって信号線分岐部１０４０において後にソース電極およびドレイン電極となる領域の一部が露出するように開口部１０６Ｈを形成する。開口部１０６Ｈを形成した後は、平坦化絶縁膜１０６に含まれる感光性成分を光分解させるために紫外線の全面照射（ブリーチング）工程を行い、その後２００℃以上でキュアベーク工程を行う。ブリーチング工程は、光を吸収する感光性成分を分解して平坦化絶縁膜１０６の光透過率の低下を抑制するために行い、キュアベーク工程は、平坦化絶縁膜１０６に含まれる有機成分を昇華させ、酸化珪素膜とするために行う。なお、キュアベーク工程の条件の一例としては、３００℃の温度で６０分間のベークを行う。

次に、図１０および図１１に示すように、平坦化絶縁膜１０６上に、例えばスパッタ法を用いて、インジウム・スズ酸化物（ＩＴＯ）またはインジウム・亜鉛酸化物（ＩＺＯ）などの透明導電膜を形成する。その後、透明導電膜上に、感光性のフォトレジストをスリット法またはスピンコート法によって塗布し、塗布したフォトレジストを露光し現像する第４回目のフォトリソグラフィー工程を実施する。これにより、透明導電膜上に所望の形状のフォトレジストパターン（第３のフォトレジストパターン）ＲＭがパターニングされる。

第３のフォトレジストパターンＲＭにおいては、平坦化絶縁膜１０６の開口部１０６Ｈにおいて、信号線分岐部１０４０のＴＦＴ１１０のソース電極およびドレイン電極となる部分を分離するパターンとなっている。また、開口部１０６Ｈの底面において露出したドレイン電極となる信号線分岐部１０４０の表面およびソース電極となる信号線分岐部１０４０の表面から、それぞれ開口部１０６Ｈの側面および平坦化絶縁膜１０６の上面にかけて覆うパターンを有し、また、平坦化絶縁膜１０６の上面においては、共通電極１０７ａの形成領域を覆うパターンを有している。

そして、第３のフォトレジストパターンＲＭをマスクとして透明導電膜のエッチングを行うことで、透明導電膜は、共通電極１０７ａ、透明導電体膜１０７ｂおよび透明導電体膜１０７ｃにそれぞれ分離される。なお、透明導電膜のエッチングには、シュウ酸系溶液を使用したウエットエッチングを行う。

次に、第３のフォトレジストパターンＲＭを残した状態で、信号線分岐部１０４０のＴＦＴ１１０のソース電極およびドレイン電極を分離するエッチングを行い、ソース電極１０４Ｓとドレイン電極１０４Ｄが半導体膜１０３上で分離されるようにする。ソース電極１０４Ｓと対向するドレイン電極１０４Ｄとの間では、半導体膜１０３の表面が露出される。なお、信号線分岐部１０４０を構成するＡｌ等の金属膜のエッチングには、金属膜の材料に合わせて、適宜、エッチング方法、エッチング条件を設定するが、従来的なエッチング条件を採用すれば良いので、説明は省略する。

このように、第３のフォトレジストパターンＲＭを共通のマスクとして共通電極１０７ａ、透明導電体膜１０７ｂ、透明導電体膜１０７ｃ、ソース電極１０４Ｓおよびドレイン電極１０４Ｄをパターニングするので、１回のフォトリソグラフィー工程で済み、フォトレジストパターンも１種類で済むので、製造コストを低減できる。

ここで、半導体膜１０３の表面が、半導体不純物が添加されたコンタクト層である場合、コンタクト層の下層の半導体層は残したまま、ソース電極１０４Ｓとドレイン電極１０４Ｄとの分離部分のコンタクト層のみを除去するバックチャネルエッチング（ＢＣＥ）工程が必要があり、コンタクト層の除去にはドライエッチングを用いる。この場合、コンタクト層の膜厚とエッチングレートにもよるが、ＨＣｌ（四塩化炭素）、ＣＦ_４（四フッ化炭素）、ＳＦ_６（六フッ化硫黄）などの塩素系またはフッ素系ガスを用いたドライエッチングにより、下層の半導体層を残すようにエッチング時間を１０〜３０秒の範囲で調整してエッチングする。

ここで、ＢＣＥ工程と平坦化絶縁膜１０６の膜厚との関係について説明する。先に説明したように、平坦化絶縁膜１０６にはＳＯＧ膜を使用する。従来はでアクリル樹脂などの有機絶縁膜を使用することが一般的であったが、本実施の形態でＳＯＧ膜を使用する理由としては、ＳＯＧ膜はアクリル樹脂と比較して、ＢＣＥ工程でのドライエッチングによるダメージがないことが挙げられる。

すなわち、アクリル樹脂を平坦化絶縁膜１０６に使用した場合、ソース電極１０４Ｓとドレイン電極１０４Ｄとの分離部分のコンタクト層の除去と同時に、平坦化絶縁膜１０６の露出した一部の表面がドライエッチングのダメージを受けてしまう。発明者の調査によると、ＢＣＥ工程において、各膜種におけるエッチング量は以下の通りであった。

アクリル樹脂膜：２.０００μｍ／ｍｉｎ以上、ＳＯＧ膜：０．０２１μｍ／ｍｉｎ、アモルファスシリコン膜：０．３２５μｍ／ｍｉｎ。

コンタクト層がアモルファスシリコン膜に不純物を導入した層であることを考えると、ＳＯＧ膜はエッチングされ難いことが判る。これは、平坦化絶縁膜としては最良の特性である。

次に、平坦化絶縁膜１０６の膜厚を１.０〜３.０μｍとした理由は、第４のフォトリソグラフィー工程によって、平坦化絶縁膜１０６の上面の共通電極１０７ａのフォトレジストパターンと、平坦化絶縁膜１０６の開口部１０６Ｈにおけるソース電極１０４Ｓおよびドレイン電極１０４Ｄを分離し、透明導電体膜１０７ｂおよび透明導電体膜１０７ｃを形成するフォトレジストパターンを同時に形成しなければならない。しかし、現在のフォトリソグラフィーの露光設備では、焦点距離の関係で、３.０μｍ以上の高低差となった部分を一括露光することが難しいためである。

また、ＢＣＥ工程後、第３のフォトレジストパターンＲＭは剥離されるが、ＳＯＧ膜が厚くなり過ぎると、フォトレジストを剥離するための剥離液の有機アミン成分がＳＯＧ膜に浸透し、膨潤が発生してＳＯＧ膜自体にクラックが発生したり、絶縁性基板１０からＳＯＧ膜が剥離したりすることがあるので、ＳＯＧ膜の膜厚は１.０〜３.０μｍ、好ましくは２.０μｍとする。

次に、図１２および図１３に示すように、平坦化絶縁膜１０６上に例えばプラズマＣＶＤ法によって窒化珪素膜を成膜して共通電極１０７ａ、透明導電体膜１０７ｂおよび透明導電体膜１０７ｃを覆う絶縁膜１０８を形成するが、絶縁膜１０８には透明導電体膜１０７ｂ上であって、平坦化絶縁膜１０６の上面かつゲート電極１０１の上方となる位置にコンタクトホール１０８Ｈが形成される。絶縁膜１０８はＴＦＴ１１０の保護膜として機能する。

ここで、外部および絶縁膜１０８中からの水分を十分遮断できていないと、ＴＦＴ１１０の特性が劣化し、正常なＴＦＴ動作ができず、表示品位を損なう可能性がある。そこで、絶縁膜１０８には良質な膜質が要求される。そのためには、プラズマＣＶＤ法の成膜温度を２７０℃度程度として成膜することが望ましいが、平坦化絶縁膜１０６にアクリル樹脂を使用した場合、アクリル樹脂は２３０℃以上に加熱すると酸化反応が起き透過率が低下する。一方、平坦化絶縁膜１０６にシリコンを含むシロキサン樹脂膜、すなわちＳＯＧ膜を使用した場合は、３００℃程度まで加熱しても問題にならない。そこで、絶縁膜１０８の成膜温度は２７０℃とする。

コンタクトホール１０８Ｈの形成に際しては、絶縁膜１０８上に、感光性のフォトレジストをスリット法またはスピンコート法によって塗布し、塗布したフォトレジストを露光し現像する第５回目のフォトリソグラフィー工程を実施する。これにより、図１４に示すように絶縁膜１０８上に第４のフォトレジストパターンＲＭ１がパターニングされる。

なお、フォトレジストの塗布の際には、平坦化絶縁膜１０６の上面を充分被膜できるように、塗布時の膜厚を設定する。具体的には、絶縁膜１０８にコンタクトホール１０８Ｈを形成するにはドライエッチング工程が必要であり、第４のフォトレジストパターンＲＭ１は、当該エッチング工程中に削れて膜厚が減ってしまう。従って、このドライエッチング工程の際における膜厚の減少量も考慮して、平坦化絶縁膜１０６の上面を十分被膜できるように第４のフォトレジストパターンＲＭ１の膜厚を設定する。

第４のフォトレジストパターンＲＭ１においては、コンタクトホール１０８Ｈの形成位置に対応する部分が開口部ＯＰ１となっている。開口部ＯＰ１においては、断面形状が上に広く下に狭いテーパ状となっている。

この開口部ＯＰ１を介して絶縁膜１０８をエッチングすると、コンタクトホール１０８Ｈの断面形状もテーパ状となり、製造過程で画素電極との接続経路が切断されにくくなる。

また、図１３に示すように、透明導電体膜１０７ｂ上であって、平坦化絶縁膜１０６の上面かつゲート電極１０１の上方となる位置にコンタクトホール１０８Ｈを形成する。このような位置にコンタクトホール１０８Ｈを形成する理由を以下に説明する。

先に説明したように、コンタクトホール１０８Ｈを平坦化絶縁膜１０６の開口部１０６Ｈ内に設ける場合、開口部１０６Ｈの面積が大きくなり、その結果として表示領域のうち非表示領域が占める割合が大きくなることは、高精細化が進む近年の表示パネルとしては好ましくない。

さらに、コンタクトホール１０８Ｈを開口部１０６Ｈ内に設けると、コンタクトホール１０８Ｈの形状によっては、製造過程で画素電極との接続経路が切れてしまう可能性があるが、この理由について以下に説明する。

すなわち、開口部１０６Ｈ内に第４のフォトレジストパターンを設ける場合、平坦化絶縁膜１０６の段差の影響によって、平坦化絶縁膜１０６の上面と、開口部１０６Ｈとでフォトレジストに膜厚差が発生する。そうなると、フォトレジストパターン作製時のベークの際に、レジスト膜厚の厚い方にリフロー（熱ダレ）し、開口部１０６Ｈの側面のレジスト膜の中腹部分が膨れてしまう。この結果、開口部１０６Ｈ内では、コンタクトホール１０８Ｈを設けるための開口部の断面形状が上に狭く下に広い逆テーパ状となり、絶縁膜１０８のエッチングに不具合が発生する要因となる。

そして、このようなフォトレジストパターンをマスクにした場合、コンタクトホール１０８Ｈの断面形状も絶縁性基板１０に対し、垂直形状またはオーバハング形状または逆テーパ形状にしかならず、絶縁膜１０８上に形成する画素電極１０９の被覆性が悪くなり、結果として、画素電極１０９との接続経路が切断される可能性が高くなる。これは、平坦化絶縁膜１０６の開口部１０６Ｈの側面部分にコンタクトホール１０８Ｈを形成する場合でも同様である。

一方、平坦化絶縁膜１０６の上面上のフォトレジストパターンではこのような問題は発生せず、画素電極１０９との接続経路の切断が発生しないので、液晶表示パネルの製造歩留りの低下を防止でき、信頼性向上および品質向上に繋がる。

さらに、コンタクトホール１０８Ｈをゲート電極１０１の上方に設けることで、非表示領域が増えずに済む。すなわち、ゲート電極１０１は非表示領域であるので、非表示領域が拡大することがない。

コンタクトホール１０８Ｈを形成した後は、第４のフォトレジストパターンＲＭ１を剥離し、絶縁膜１０８上に、例えば、スパッタ法を用いて、インジウム・スズ酸化物（ＩＴＯ）またはインジウム・亜鉛酸化物（ＩＺＯ）などの透明導電膜を成膜する。

その後、透明導電膜上に、感光性のフォトレジストをスリット法またはスピンコート法によって塗布し、塗布したフォトレジストを露光し現像する第６回目のフォトリソグラフィー工程を実施する。第６回目のフォトリソグラフィー工程によって、第５のフォトレジストパターンを形成し、第５のフォトレジストパターンをマスクにして、透明導電膜のエッチングを行うことで、画素電極１０９を形成する。なお、透明導電膜のエッチングには、シュウ酸系溶液を使用したウエットエッチングを行う。最後に、第５のフォトレジストパターンを剥離することで、図２および図３に示したアレイ基板１００を得る。

このように、アレイ基板１００は６回のフォトリソグラフィー工程によって得ることが可能であり、製造コストを低減できる。

＜変形例＞
以上説明した実施の形態１のアレイ基板１００においては、絶縁膜１０８を間に挟んで画素電極１０９を上側電極とし共通電極１０７ｃを下側電極とし、画素電極１０９にスリットＳＬを設けた構成としたが、画素電極と共通電極の上下関係を入れ替えても良い。

図１５は、実施の形態１の変形例のアレイ基板１００Ａの１つの画素の断面図である。図１５に示すように、絶縁膜１０８を間に挟んで共通電極１０７ｄが上側電極となり、透明導電体膜１０７ｂと一体で形成された画素電極１０７ｅが下側電極となっている。

絶縁膜１０８上に設けられる共通電極１０７ｄは、ＩＴＯ膜またはＩＺＯ膜などの透明導電膜で構成され、画素電極１０７ｅと対向する部分にスリットＳＬを有している。

画素電極１０７ｅは、透明導電体膜１０７ｂおよび１０７ｃと同じ工程で形成され、画素の形成領域と同等の大きさを有している。

このような構成を採る場合、コンタクトホール１０８Ｈが不要となるので、コンタクトホール１０８Ｈを設けるスペースが不要となり、非表示領域を低減できる。また、コンタクトホール１０８Ｈを形成する工程が不要となるので、５回のフォトリソグラフィー工程によってアレイ基板１００Ａを得ることが可能であり、製造コストをさらに低減できる。

＜実施の形態２＞
以上説明した実施の形態１のアレイ基板１００においては、絶縁膜１０８を間に挟んで画素電極１０９を上側電極とし共通電極１０７ｃを下側電極とし、画素電極１０９にスリットＳＬを設けた構成としたが、画素電極と共通電極の上下関係を入れ替えても良い。以下、本発明に係る実施の形態２として、このような構成を有するアレイ基板について説明する。

＜装置構成＞
図１６は、実施の形態２のアレイ基板２００を構成する１つの画素の断面図である。図１６に示すように、アレイ基板２００においては、絶縁膜１０８を間に挟んで画素電極１０３ｂが下側電極となり、共通電極１０７ｄが上側電極となっている。

また、ゲート絶縁膜１０２上には、信号線１０４が半導体膜１０３を介さずに直接に設けられている。なお、信号線１０４、ソース電極１０４Ｓおよびドレイン電極１０４Ｄを含む信号線分岐部１０４０は、実施の形態１と同じであるが、ドレイン電極１０４Ｄの表面およびソース電極１０４Ｓの表面には、平坦化絶縁膜１０６の上面から開口部１０６Ｈの側面にかけて延在する半導体膜１０３ａが接している。半導体膜１０３ａは、ソース電極１０４Ｓとドレイン電極１０４Ｄとの分離部分のゲート絶縁膜１０２上にも存在しており、ＴＦＴ１１０の動作時には、当該部分の半導体膜１０３ａがチャネル層となる。また、平坦化絶縁膜１０６の上面には、半導体膜１０３ａと一体の画素電極１０３ｂが設けられている。

ここで、半導体膜１０３ａは、アモルファスシリコン半導体膜でも結晶性シリコン半導体膜でもなく、透明酸化物半導体膜である。透明酸化物半導体膜としては、酸化亜鉛（ＺｎＯ）系材料または酸化亜鉛に酸化ガリウム（Ｇａ_２Ｏ_３）および酸化インジウム（Ｉｎ_２Ｏ_２）を添加した非晶質のＩｎＧａＺｎＯ系材料などを用いることができる。

また、平坦化絶縁膜１０６の上面の画素電極１０３ｂは透明酸化物導電膜であり、ドレイン電極１０４Ｄの表面から平坦化絶縁膜１０６の上面にかけて延在する半導体膜１０３ａの一部が、透明酸化物導電膜に改質されることで画素電極１０３ｂを構成している。

このように、半導体膜１０３ａを構成する透明酸化物半導体膜と、画素電極１０３ｂを構成する透明酸化物導電膜とは、成膜時は同じ透明酸化物半導体膜であったが、その後の製造過程で、互いに物性が異なるように改質されたものである。

ここで、両者の互いの共通点と相違点について説明する。半導体膜１０３ａを構成する透明酸化物半導体膜と、画素電極１０３ｂを構成する透明酸化物導電膜とは、それぞれ半導体膜１０３ａと、画素電極１０３ｂとなった状態においても、基本的には同一の組成を有している点で共通している。ただし、ここでの「同一の組成を有している」とは、少なくとも金属組成が同一であることを意味するものとする。すなわち、透明酸化物半導体膜がＩｎＧaＺｎＯ系材料で構成されている場合、金属組成は、透明酸化物の酸素以外の主たる構成要素である金属原子、例えば、Ｉｎ、Ｇａ、ＺｎおよびＳｎの構成比率を指す。

一方、酸化物中の水素原子の比率は、組成として考慮されないものとする。水素原子は酸化物中に不純物として混入したり、局所的な欠陥部分に結合したりすることによって存在し得る。また酸化物中の酸素原子の比率は、成膜後の様々な要因によって変動し得るため、組成として考慮されなくても良い。あるいは、酸化物中の酸素原子の比率は、後述する紫外光の照射工程などの処理工程に起因した変動量を誤差と見なし、組成として考慮されても良い。

相違点としては、半導体膜１０３ａを構成する透明酸化物半導体膜については、印加電圧により大きく抵抗値が変動する導通特性、すなわち半導体としての特性を示すのに対して、画素電極１０３ｂを構成する透明酸化物導電膜は、基本的には印加電圧によらず比抵抗値が０.１Ωｃｍ以下程度まで低減され、導電体としての特性を示す。

また、別の物性の尺度で比較すると、半導体膜１０３ａを構成する透明酸化物半導体膜に比べて、画素電極１０３ｂを構成する透明酸化物導電膜は、高い電子キャリア濃度を有することで導電体の物性を有している。

＜製造方法＞
次に、図１７〜図２０を用いてアレイ基板２００の製造方法について説明する。なお、以下では本実施の形態の特徴的な部分を中心に説明するものとし、それ以外については説明は省略する。

図４および図５を用いて説明した工程を経て、絶縁性基板１０上にゲート電極１０１を選択的に形成した後、図１７に示すように、絶縁性基板１０上を覆うゲート絶縁膜１０２を形成する。本実施の形態のゲート絶縁膜１０２の材質としては、透明酸化物半導体膜と接することになる上面側は、少なくとも酸化珪素膜で構成されることが好ましい。すなわち、ゲート絶縁膜１０２は、全て酸化珪素膜で構成されているか、または、上層が酸化珪素膜、下層が窒化珪素膜となった積層膜で構成されることが望ましい。

次に、ゲート絶縁膜１０２上に例えばスパッタ法を用いて金属膜を成膜する。金属膜の材料としては、ＡｌまたはＡｌを含む合金、あるいはＣｕ、Ｍｏ、クロムＣｒなどの金属を使用する。

そして、金属膜上に、感光性のフォトレジストをスリット法またはスピンコート法によって塗布し、塗布したフォトレジストを露光し現像する第２回目のフォトリソグラフィー工程を実施する。これにより、金属膜上に所望の形状のフォトレジストパターン（第２のフォトレジストパターン）がパターニングされる。その後、第２のフォトレジストパターンをマスクとして金属膜をエッチングし、第２のフォトレジストパターンを除去することで、図１８に示されるように、ゲート絶縁膜１０２上に、信号線１０４、信号線分岐部１０４０（ソース電極１０４Ｓ、ドレイン電極１０４Ｄを含む）および額物領域１３０（図１）の外部配線１１２が形成される。

次に、図１９に示すように、ゲート絶縁膜１０２上に平坦化絶縁膜１０６を形成し、信号線１０４および信号線分岐部１０４０（ソース電極１０４Ｓ、ドレイン電極１０４Ｄを含む）を覆うが、平坦化絶縁膜１０６に、ソース電極１０４Ｓおよびドレイン電極１０４Ｄの一部が露出するように開口部１０６Ｈが形成される。平坦化絶縁膜１０６は、シリコンを含むシロキサン樹脂で構成されたＳＯＧ膜であり、感光性を有している。感光性を持たせることで、フォトレジストと同様に、第３回目のフォトリソグラフィー工程によってパターニングが可能となり、開口部１０６Ｈを形成することができる。平坦化絶縁膜１０６の膜厚としては、１.０〜３.０μｍとし、好ましくは２.０μｍとする。

その後、例えばスパッタ法を用いて、平坦化絶縁膜１０６の上面、開口部１０６Ｈの側面および底面を覆うように、透明酸化物半導体膜を成膜する。なお、平坦化絶縁膜１０６の上面においては、画素電極１０３ｂが形成される領域にまで延在するように透明酸化物半導体膜を成膜する。

ここで、透明酸化物半導体膜の材料には、酸化亜鉛（ＺｎＯ）系材料または酸化亜鉛に酸化ガリウム（Ｇａ_２Ｏ_３）および酸化インジウム（Ｉｎ_２Ｏ_２）を添加した非晶質のＩｎＧａＺｎＯ系材料などを用いる。

そして、透明酸化物半導体膜上に、感光性のフォトレジストをスリット法またはスピンコート法によって塗布し、塗布したフォトレジストを露光し現像する第４回目のフォトリソグラフィー工程を実施する。これにより、透明酸化物半導体膜上に所望の形状のフォトレジストパターン（第３のフォトレジストパターン）がパターニングされる。その後、第３のフォトレジストパターンをマスクとして透明酸化物半導体膜をエッチングして第３のフォトレジストパターンを除去する。

続いて、図２０に示されるように、透明酸化物半導体膜に対し、絶縁性基板１０の裏面側から、波長が１０〜４００ｎｍの紫外（Ultraviolet）光ＵＶを照射する。紫外光ＵＶとしては、例えば低圧水銀灯からの光を用いることができる。絶縁性基板１０の裏面側より照射された紫外光ＵＶは、画素電極１０３ｂを形成する領域の透明酸化物半導体膜のみに照射され、それ以外の領域の透明酸化物半導体膜は、ゲート電極１０１の金属膜によって遮光され、透明酸化物半導体膜の半導体膜１０３ａとなる。紫外光ＵＶを照射された透明酸化物半導体膜は、比抵抗値が０.１Ωｃｍ以下にまで低減されて導電体となり、透明酸化物導電膜に改質され、画素電極１０３ｂを構成する。

このように、第３のフォトレジストパターンを共通のマスクとして、透明酸化物半導体膜の半導体膜１０３ａおよび画素電極１０３ｂをパターニングするので、１回のフォトリソグラフィー工程で済み、フォトレジストパターンも１種類で済むので、製造コストを低減できる。

その後、平坦化絶縁膜１０６上に例えばプラズマＣＶＤ法によって窒化珪素膜を成膜して、半導体膜１０３ａおよび画素電極１０３ｂを覆う絶縁膜１０８を形成する。なお、絶縁膜１０８は、酸化珪素膜であっても良く、酸化珪素膜を下層とし窒化珪素膜を上層とした積層膜としても良い。

次に、絶縁膜１０８上に、例えば、スパッタ法を用いて、インジウム・スズ酸化物（ＩＴＯ）またはインジウム・亜鉛酸化物（ＩＺＯ）などの透明導電膜を成膜する。

その後、透明導電膜上に、感光性のフォトレジストをスリット法またはスピンコート法によって塗布し、塗布したフォトレジストを露光し現像する第５回目のフォトリソグラフィー工程を実施する。第５回目のフォトリソグラフィー工程によって、第４のフォトレジストパターンを形成し、第４のフォトレジストパターンをマスクにして、透明導電膜のエッチングを行うことで、共通電極１０７ｄを形成する。なお、透明導電膜のエッチングには、シュウ酸系溶液を使用したウエットエッチングを行う。最後に、第４のフォトレジストパターンを剥離することで、図１６に示したアレイ基板２００を得る。

このような構成を採る場合、コンタクトホール１０８Ｈが不要となるので、コンタクトホール１０８Ｈを設けるスペースが不要となり、非表示領域を低減できる。また、コンタクトホール１０８Ｈを形成する工程が不要となるので、５回のフォトリソグラフィー工程によってアレイ基板２００を得ることが可能であり、製造コストをさらに低減できる。

＜変形例１＞
以上説明した実施の形態２のアレイ基板２００においては、絶縁膜１０８を間に挟んで画素電極が下側電極となり、共通電極が上側電極となっていたが、画素電極と共通電極の上下関係を入れ替えることも可能である。

図２１は、実施の形態２の変形例１の１つの画素の断面図である。図２１に示すように、絶縁膜１０８を間に挟んで画素電極１０９が上側電極となり、共通電極１０７ａが下側電極となっている。この場合、半導体膜１０３ａと共通電極１０７ａとは非接触で電気的に分離されている。

また、絶縁膜１０８上に設けられた画素電極１０９は、絶縁膜１０８に設けられたコンタクトホール１０８Ｈを介して半導体膜１０３ａに接続されることで、画素電極１０９がドレイン電極１０４Ｄに電気的に接続されることとなる。なお、共通電極１０７ａは、図２０を用いて説明した紫外光の照射によって透明酸化物導電膜となっておりまた、コンタクトホール１０８Ｈの下部にも紫外光の照射によって半導体膜から透明酸化物導電膜に改質された導電膜が存在しており、共通電極１０７ａは、この導電膜に接続される。

＜変形例２＞
実施の形態２のアレイ基板２００において説明したように、絶縁膜１０８を酸化珪素膜を下層とし、窒化珪素膜を上層とした積層膜とする場合、絶縁膜１０８の全体をこのような積層膜としても良いが、図２２に示されるように部分的に積層膜としても良い。

すなわち、透明酸化物半導体膜で構成される半導体膜１０３ａと接する領域においては、酸化珪素膜で構成される絶縁膜１０８ａを形成し、その上に窒化珪素膜で構成される絶縁膜１０８ｂを形成して積層膜とし、画素電極１０３ｂと共通電極１０７ｄとの間の領域には窒化珪素膜で構成される絶縁膜１０８ｂを形成しただけの構成としても良い。

このように構成することで、透明酸化物半導体膜で構成されるチャネル層に酸化珪素膜で構成される絶縁膜１０８ａが接することで、バックチャネル側の界面が安定化されると共に、共通電極１０７ｄと画素電極１０３ｂ間の容量絶縁膜として誘電率の高い窒化珪素膜で構成される絶縁膜１０８ｂが用いられることで、単位面積あたり、単位膜厚あたりの蓄積容量を大きくできる。

なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。

１００ アレイ基板、１０１ ゲート電極、１０２ ゲート絶縁膜、１０３ 半導体膜、１０３ａ 透明酸化物半導体膜、１０３ｂ，１０９ 画素電極、１０４ 信号線、１０４Ｓ ソース電極、１０４Ｄ ドレイン電極、１０６ 平坦化絶縁膜、１０６Ｈ 開口部、１０７ａ，１０７ｄ 共通電極、１０７ｂ，１０７ｃ 透明導電体膜、１０８，１０８ａ，１０８ｂ 絶縁膜、１０８Ｈ コンタクトホール、１１０ ＴＦＴ。

Claims (14)

1. 画素がマトリックス状に複数配列された薄膜トランジスタ基板を有した液晶表示パネルであって、
   前記画素のそれぞれは、
   基板上に選択的に配設されたゲート電極と、
   前記ゲート電極を覆うゲート絶縁膜と、
   前記ゲート絶縁膜上に前記ゲート電極と重畳して設けられた半導体膜と、
   前記半導体膜上に、互いに離間して設けられたソース電極およびドレイン電極と、
   前記ゲート絶縁膜上を覆い、その底面に前記ソース電極および前記ドレイン電極が部分的に露出する開口部を有した平坦化絶縁膜と、
   前記平坦化絶縁膜の上面から、前記開口部の側面および前記開口部の底面に露出する前記ソース電極および前記ドレイン電極の表面にかけてそれぞれ設けられた、第１および第２の透明導電体膜と、
   前記平坦化絶縁膜上に設けられ、前記開口部、前記第１および第２の透明導電体膜を覆う絶縁膜と、
   前記第２の透明導電体膜を介して前記ドレイン電極と電気的に接続される画素電極と、
   前記画素電極に対して絶縁膜を間に挟んで対向するように設けられた対向電極と、を備え、
   前記画素電極は、
   前記絶縁膜上に設けられ、前記第２の透明導電体膜上であって、前記平坦化絶縁膜の上面に対応する位置に前記絶縁膜を貫通して設けられたコンタクトホールを介して前記ドレイン電極と電気的に接続される、液晶表示パネル。
2. 前記コンタクトホールは、
   前記ゲート電極の上方に対応する位置に設けられる、請求項１記載の液晶表示パネル。
3. 画素がマトリックス状に複数配列された薄膜トランジスタ基板を有した液晶表示パネルであって、
   前記画素のそれぞれは、
   基板上に選択的に配設されたゲート電極と、
   前記ゲート電極を覆うゲート絶縁膜と、
   前記ゲート絶縁膜上に前記ゲート電極と重畳して設けられた半導体膜と、
   前記半導体膜上に、互いに離間して設けられたソース電極およびドレイン電極と、
   前記ゲート絶縁膜上を覆い、その底面に前記ソース電極および前記ドレイン電極が部分的に露出する開口部を有した平坦化絶縁膜と、
   前記平坦化絶縁膜の上面から、前記開口部の側面および前記開口部の底面に露出する前記ソース電極および前記ドレイン電極の表面にかけてそれぞれ設けられた、第１および第２の透明導電体膜と、
   前記平坦化絶縁膜上に設けられ、前記開口部、前記第１および第２の透明導電体膜を覆う絶縁膜と、
   前記第２の透明導電体膜と一体で設けられ、前記ドレイン電極と電気的に接続される画素電極と、
   前記絶縁膜上に設けられ、前記画素電極に対して絶縁膜を間に挟んで対向する対向電極と、を備える、液晶表示パネル。
4. 前記半導体膜は、
   アモルファス半導体膜、結晶性半導体膜および、前記アモルファス半導体膜と前記結晶性半導体膜との積層膜の何れかで構成される、請求項１または請求項３記載の液晶表示パネル。
5. 前記半導体膜は、
   前記ソース電極に接続される信号線の下部にも設けられる、請求項４記載の液晶表示パネル。
6. 画素がマトリックス状に複数配列された薄膜トランジスタ基板を有した液晶表示パネルであって、
   前記画素のそれぞれは、
   基板上に選択的に配設されたゲート電極と、
   前記ゲート電極を覆うゲート絶縁膜と、
   前記ゲート電極と重畳するように前記ゲート絶縁膜上に設けられ、互いに離間したソース電極およびドレイン電極と、
   前記ゲート絶縁膜上を覆い、その底面に前記ソース電極および前記ドレイン電極が部分的に露出する開口部を有した平坦化絶縁膜と、
   前記平坦化絶縁膜の上面から、前記開口部の側面および前記開口部の底面に露出する前記ソース電極上および前記ドレイン電極上にかけて設けられると共に、前記ソース電極と前記ドレイン電極との間に渡る酸化物半導体膜と、
   前記平坦化絶縁膜上に設けられ、前記開口部、前記半導体膜を覆う絶縁膜と、
   前記酸化物半導体膜と一体で設けられ、前記ドレイン電極と電気的に接続される画素電極と、
   前記絶縁膜上に設けられ、前記画素電極に対して絶縁膜を間に挟んで対向する対向電極と、を備え、
   前記画素電極は、前記酸化物半導体膜と同一の組成を有した透明導電体膜で構成される、液晶表示パネル。
7. 前記画素電極を構成する前記透明導電体膜は、
   前記酸化物半導体膜よりも高い電子キャリア濃度を有する、請求項６記載の液晶表示パネル。
8. 前記平坦化絶縁膜は、
   シリコンを含むシロキサン樹脂膜で構成される、請求項１、請求項３および請求項６の何れか１項に記載の液晶表示パネル。
9. 前記絶縁膜は、
   前記酸化物半導体膜を覆う領域では、酸化珪素膜を下層とし窒化珪素膜を上層とした積層膜で構成される、請求項６記載の液晶表示パネル。
10. 請求項１、請求項３および請求項６の何れか１項に記載の液晶表示パネルの製造方法であって、
    前記平坦化絶縁膜を形成する工程は、
    前記ゲート絶縁膜上に、シリコンを含むシロキサン樹脂膜に感光性を持たせた感光性樹脂膜を塗布する工程と、
    前記感光性樹脂膜に対してフォトリソグラフィー工程により、前記開口部を形成する工程と、
    前記開口部を形成後、前記感光性樹脂膜に対して紫外線を照射するブリーチング工程と、
    前記ブリーチング工程の後、前記平坦化絶縁膜を焼成する工程と、を有する、液晶表示パネルの製造方法。
11. 請求項６記載の液晶表示パネルの製造方法であって、
    前記酸化物半導体膜を形成する工程は、
    前記ドレイン電極上から前記平坦化絶縁膜の上面にかけての領域において、前記画素電極が設けられる領域にまで前記酸化物半導体膜を延在させる工程を有し、
    前記画素電極を形成する工程は、
    前記酸化物半導体膜に対し、前記基板側から、波長が１０〜４００ｎｍの紫外光を照射して、前記画素電極が設けられる領域に延在する前記酸化物半導体膜を改質して前記透明導電体膜とする工程を有する、液晶表示パネルの製造方法。
12. 請求項１記載の液晶表示パネルの製造方法であって、
    前記半導体膜上において互いに離間した前記ソース電極および前記ドレイン電極を形成する工程と、前記第１および第２の透明導電体膜、前記対向電極を形成する工程は、
    １回のフォトリソグラフィー工程により共通のフォトレジストパターンを形成する工程を有し、
    前記フォトレジストパターンにより、前記ソース電極、前記ドレイン電極、前記第１および第２の透明導電体膜および前記対向電極をパターニングする、液晶表示パネルの製造方法。
13. 請求項３記載の液晶表示パネルの製造方法であって、
    前記半導体膜上において互いに離間した前記ソース電極および前記ドレイン電極を形成する工程と、前記第１および第２の透明導電体膜、前記画素電極を形成する工程は、
    １回のフォトリソグラフィー工程により共通のフォトレジストパターンを形成する工程を有し、
    前記フォトレジストパターンにより、前記ソース電極、前記ドレイン電極、前記第１および第２の透明導電体膜および前記画素電極をパターニングする、液晶表示パネルの製造方法。
14. 請求項６記載の液晶表示パネルの製造方法であって、
    前記ゲート絶縁膜上において前記酸化物半導体膜および前記画素電極を形成する工程は、
    １回のフォトリソグラフィー工程により共通のフォトレジストパターンを形成する工程を有し、
    前記フォトレジストパターンにより、前記酸化物半導体膜および前記画素電極をパターニングする、液晶表示パネルの製造方法。

Images