JP2019101243A - 液晶表示パネルおよびその製造方法 - Google Patents
液晶表示パネルおよびその製造方法 Download PDFInfo
- Publication number
- JP2019101243A JP2019101243A JP2017232292A JP2017232292A JP2019101243A JP 2019101243 A JP2019101243 A JP 2019101243A JP 2017232292 A JP2017232292 A JP 2017232292A JP 2017232292 A JP2017232292 A JP 2017232292A JP 2019101243 A JP2019101243 A JP 2019101243A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- electrode
- liquid crystal
- display panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 75
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 47
- 238000000034 method Methods 0.000 title claims description 60
- 239000004065 semiconductor Substances 0.000 claims abstract description 114
- 239000000758 substrate Substances 0.000 claims abstract description 60
- 239000004020 conductor Substances 0.000 claims abstract description 25
- 239000010408 film Substances 0.000 claims description 470
- 229920002120 photoresistant polymer Polymers 0.000 claims description 74
- 230000008569 process Effects 0.000 claims description 35
- 238000000206 photolithography Methods 0.000 claims description 23
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 16
- 239000011347 resin Substances 0.000 claims description 16
- 229920005989 resin Polymers 0.000 claims description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 11
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 claims description 10
- 239000000203 mixture Substances 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 239000011159 matrix material Substances 0.000 claims description 6
- 239000010409 thin film Substances 0.000 claims description 6
- 238000004061 bleaching Methods 0.000 claims description 4
- 108091006149 Electron carriers Proteins 0.000 claims description 2
- 230000001678 irradiating effect Effects 0.000 claims 1
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract 6
- 229910052751 metal Inorganic materials 0.000 description 26
- 239000002184 metal Substances 0.000 description 26
- 239000000463 material Substances 0.000 description 18
- 229910021417 amorphous silicon Inorganic materials 0.000 description 16
- 238000005530 etching Methods 0.000 description 15
- 230000005684 electric field Effects 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 12
- 239000004925 Acrylic resin Substances 0.000 description 9
- 229920000178 Acrylic resin Polymers 0.000 description 9
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 9
- 206010034972 Photosensitivity reaction Diseases 0.000 description 9
- 239000011651 chromium Substances 0.000 description 9
- 230000036211 photosensitivity Effects 0.000 description 9
- 238000004528 spin coating Methods 0.000 description 9
- 230000004048 modification Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- 238000002161 passivation Methods 0.000 description 5
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 229910021419 crystalline silicon Inorganic materials 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 235000006408 oxalic acid Nutrition 0.000 description 3
- 230000000704 physical effect Effects 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 2
- 229910003437 indium oxide Inorganic materials 0.000 description 2
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 2
- 125000004430 oxygen atom Chemical group O* 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- VZGDMQKNWNREIO-UHFFFAOYSA-N tetrachloromethane Chemical compound ClC(Cl)(Cl)Cl VZGDMQKNWNREIO-UHFFFAOYSA-N 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910018503 SF6 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 150000001412 amines Chemical class 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005311 autocorrelation function Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 210000001061 forehead Anatomy 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000007665 sagging Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 1
- 229960000909 sulfur hexafluoride Drugs 0.000 description 1
- 230000008961 swelling Effects 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133345—Insulating layers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】表示品位を向上させ、また製造歩留りを向上させた液晶表示パネルを提供する。【解決手段】基板上のゲート電極を覆うゲート絶縁膜を介してゲート電極と重畳して設けられた半導体膜と、その上に、互いに離間して設けられたソース電極およびドレイン電極と、その底面にソース電極およびドレイン電極が部分的に露出する開口部を有した平坦化絶縁膜と、平坦化絶縁膜の上面から、開口部の側面および開口部の底面に露出するソース電極およびドレイン電極の表面にかけてそれぞれ設けた第1および第2の透明導電体膜と、平坦化絶縁膜上に設けられ、開口部、第1および第2の透明導電体膜を覆う絶縁膜と、第2の透明導電体膜を介してドレイン電極と電気的に接続される画素電極と、画素電極に対向する対向電極とを備え、画素電極は、平坦化絶縁膜の上面に対応する位置に設けられたコンタクトホールを介してドレイン電極と電気的に接続される。【選択図】図3
Description
本発明は液晶表示装置用の液晶表示パネルおよびその製造方法に関する。
液晶表示装置の表示方式として、TN(Twisted Nematic)モードが広く用いられてきた。このモードは、パネルにほぼ垂直な電界を発生させることで液晶分子を駆動する縦電界方式である。一方、近年は、パネルにほぼ水平な電界を発生させることで液晶分子を水平方向で駆動する横電界方式も用いられている。横電界方式は、広視野角、高精細および高輝度化に有利である。このため、特にスマートフォン、タブレットなどを代表とした中小型パネルにおいて主流になりつつある。横電界方式には、FFS(Fringe Field Switching)モードが知られている。
FFSモードでは、下部電極と、下部電極上に絶縁膜を介して配設され、スリットが設けられた上部電極とを備え、いずれか一方を画素電極とし、他方を対向電極として用いる。
横電界を発生させるために画素電極および画素電極に対向する共通電極(対向電極)の間に電圧が印加されると、両電極のうち基板に近い側の電極(下側電極)と、信号線との間に寄生容量が発生する。寄生容量が大きいと表示品位の低下につながる。寄生容量を小さくするには、下部電極と信号線との間の絶縁膜を、比誘電率が小さく、絶縁膜の厚さを厚くすることが望ましい。この点で、絶縁膜は有機絶縁膜であることが望ましい。有機絶縁膜は、薄膜トランジスタ(Thin Film Transistor:TFT)などに起因して発生する段差を覆うことで平坦性を得ることができるという利点も有する。また有機絶縁膜に感光性を持たせることで、フォトリソグラフィーによって開口部を直接形成することができる。
特許文献1に開示された一例によれば、有機絶縁膜にはTFTを露出する開口部が設けられている。この開口部にはTFTを覆うパッシベーション膜の開口部(コンタクトホール)が設けられており、このコンタクトホールを介して画素電極がTFTのドレイン電極とに電気的に接続される。また、有機絶縁膜として、感光性を有するアクリル樹脂または、その他の有機絶縁膜もしくは無機絶縁膜を用いることが開示されている。
特許文献1によれば、有機絶縁膜の開口部は、パッシベーション膜および有機絶縁膜のコンタクトホールを含んでおり、TFTを露出させなければならず、開口部が大きくなる。これらは液晶表示パネルの非表示領域となる。表示領域のうち非表示領域が占める割合が大きくなることは、高精細化が進む近年の表示パネルとしては好ましくない。さらに、有機絶縁膜の開口部にパッシベーション膜のコンタクトホールを形成した構成では、製造過程で画素電極との接続経路が切れてしまう可能性があり、これに起因して液晶表示パネルの製造歩留りが低下する可能性があった。
本発明は上記のような問題を解決するためになされたものであり、表示領域のうち非表示領域が占める割合を低減して、液晶表示パネルの表示品位を向上させ、また製造歩留りを向上させた液晶表示パネルを提供することを目的とする。
画素がマトリックス状に複数配列された薄膜トランジスタ基板を有した液晶表示パネルであって、前記画素のそれぞれは、基板上に選択的に配設されたゲート電極と、前記ゲート電極を覆うゲート絶縁膜と、前記ゲート絶縁膜上に前記ゲート電極と重畳して設けられた半導体膜と、前記半導体膜上に、互いに離間して設けられたソース電極およびドレイン電極と、前記ゲート絶縁膜上を覆い、その底面に前記ソース電極および前記ドレイン電極が部分的に露出する開口部を有した平坦化絶縁膜と、前記平坦化絶縁膜の上面から、前記開口部の側面および前記開口部の底面に露出する前記ソース電極および前記ドレイン電極の表面にかけてそれぞれ設けられた、第1および第2の透明導電体膜と、前記平坦化絶縁膜上に設けられ、前記開口部、前記第1および第2の透明導電体膜を覆う絶縁膜と、前記第2の透明導電体膜を介して前記ドレイン電極と電気的に接続される画素電極と、前記画素電極に対して絶縁膜を間に挟んで対向するように設けられた対向電極と、を備え、前記画素電極は、前記絶縁膜上に設けられ、前記第2の透明導電体膜上であって、前記平坦化絶縁膜の上面に対応する位置に前記絶縁膜を貫通して設けられたコンタクトホールを介して前記ドレイン電極と電気的に接続される。
本発明に係る液晶表示パネルによれば、最上層の画素電極は、平坦化絶縁膜の上面に対応する位置に設けられたコンタクトホールを介してドレイン電極と電気的に接続されるので、平坦化絶縁膜の開口部に絶縁膜のコンタクトホールを設ける場合に比べて、開口部居の面積は小さくて済み、表示領域のうち非表示領域が占める割合が大きくなることを抑制して液晶表示パネルの表示品位を向上できる。また、製造過程で画素電極との接続経路が切れる可能性が低減し、液晶表示パネルの製造歩留りを向上させることができる。
以下、本発明の実施の形態について図に基づいて説明する。なお、図1以降の図面においては、同一または相当する部分には同一の符号を付し、その説明は繰り返さない。図は模式的なものであり、示された構成要素の正確な大きさなどを反映するものではない。また、図面は煩雑とならないように、発明の主要部以外の省略および構成の一部簡略化などを適宜行っている。
<実施の形態1>
<液晶表示パネルの構成>
図1は、FFSモードの液晶表示パネルのうち、複数の画素がマトリクス状(アレイ状)に配列されたアレイ基板100(薄膜トランジスタ基板)の平面図である。アレイ基板100は、画像を表示する表示領域120と、表示領域120に接する非表示領域である額縁領域130とを有する。ここでは一例として、額縁領域130は、表示領域120を囲むように設けられているものとする。また、液晶表示パネルは、このアレイ基板100だけでなく、アレイ基板100に対して対向配置されるカラーフィルタ基板と、アレイ基板100およびカラーフィルタ基板の間の少なくとも表示領域120に面して配設される液晶層とを備えているが、いずれも図示は省略する。なお、カラーフィルタ基板については、FFSモードの液晶表示パネルに一般的に用いられるもので構わないことから、詳細な説明は省略する。
<液晶表示パネルの構成>
図1は、FFSモードの液晶表示パネルのうち、複数の画素がマトリクス状(アレイ状)に配列されたアレイ基板100(薄膜トランジスタ基板)の平面図である。アレイ基板100は、画像を表示する表示領域120と、表示領域120に接する非表示領域である額縁領域130とを有する。ここでは一例として、額縁領域130は、表示領域120を囲むように設けられているものとする。また、液晶表示パネルは、このアレイ基板100だけでなく、アレイ基板100に対して対向配置されるカラーフィルタ基板と、アレイ基板100およびカラーフィルタ基板の間の少なくとも表示領域120に面して配設される液晶層とを備えているが、いずれも図示は省略する。なお、カラーフィルタ基板については、FFSモードの液晶表示パネルに一般的に用いられるもので構わないことから、詳細な説明は省略する。
表示領域120では、横方向(X方向)に延在する複数の走査線101と縦方向(Y方向)に延在する複数の信号線104とが互いに直交するように配置されている。隣接する走査線101と信号線104とで囲まれる領域に1つの画素が形成されるので、複数の画素がマトリックス状(アレイ状)に配列されることとなる。各画素には、走査線101の一部で構成されるゲート電極、信号線104の一部で構成されるソース電極および画素電極の一部で構成されるドレイン電極を有するTFT110が設けられている。
額縁領域130においては、複数の走査線101から延在する複数の外部配線111、複数の信号線104から延在する複数の外部配線112、複数の外部配線111および112に接続される複数のIC(Integrated Circuit)チップ113、複数のICチップ113に接続されるプリント基板114を有している。
複数の外部配線111および112は、チップ113内の図示されない外部接続用の複数の端子電極に接続されている。端子電極は、ICチップ113内の端子(図示せず)と、バンプまたはACF(Anisotropic Conductive Film)を介して電気的に接続される。また、ICチップ113内の端子は、プリント基板114内の端子(図示せず)と、バンプまたはACFを介して電気的に接続される。
TFT110は、信号線104から表示電極への電圧供給のオン、オフを制御するスイッチングデバイスとして機能する。具体的には、走査線101からゲート信号が供給されると、信号線104から信号データが供給され、当該信号データに基づいた電圧によってTFT110のソース電極からドレイン電極側に電流が流れる。すなわち、信号線104から供給される信号データに基づいた電圧が、画素電極側に印加される。信号データは、外部からの表示データに基づいて、ICチップ113およびプリント基板114において生成され、外部からの表示データに応じた電圧が各TFT110を介して画素電極に供給される。
<アレイ基板の画素の構成>
次に、図2および図3を参照して、本実施の形態のアレイ基板100の構成について説明する。なお、本発明は液晶表示パネルに関するものであるが、特に、画素の構成に特徴を有するので、以下においては画素の構成を中心に説明する。
次に、図2および図3を参照して、本実施の形態のアレイ基板100の構成について説明する。なお、本発明は液晶表示パネルに関するものであるが、特に、画素の構成に特徴を有するので、以下においては画素の構成を中心に説明する。
図2は、図1の表示領域120に形成される1つの画素の平面構成を示す平面図であり、図3は、図2におけるA−A線での断面構成を示す断面図である。
図2および図3に示されるように、アレイ基板100は、透光性および絶縁性を有する基板、例えばガラス基板などの絶縁性基板10(基板)を有し、絶縁性基板10上には、X方向に延在する走査線101が選択的に設けられている。走査線101は、TFT110の形成領域において、線幅が他の部分よりも広くなっており、その部分がゲート電極として機能する。
走査線101およびゲート電極は、アルミニウム(Al)またはAlを含む合金、あるいは銅(Cu)、モリブデン(Mo)、クロム(Cr)などの金属で構成される。なお、走査線とゲート電極は一体であるので、適宜、走査線101およびゲート電極101と呼称する。
図3に示されるように、絶縁性基板10上にはゲート電極101を覆うゲート絶縁膜102が設けられている。ゲート絶縁膜102の材料は、例えば窒化珪素(SiN)である。
図3に示されるように、ゲート絶縁膜102上には、半導体膜103が選択的に設けられている。半導体膜103は、例えばアモルファスまたは結晶性を有するシリコン半導体膜、あるいは酸化物半導体膜で構成されている。
ここで、アモルファスシリコン半導体膜を用いた場合には、大面積基板上でも均一な膜を形成でき、すなわち、均一なTFT特性を備えることができる。また比較的低温で成膜できることから耐熱性に劣る安価なガラス基板上でも製造できると言う利点がある。一方、膜中に水素を多く含んでおり、欠陥準位が多く存在するので、TFT特性に関しては、電界効果移動度(μ)が1cm2/V・sec以下であり、リーク電流(Ioff)が大きく、長時間動作時のストレスにより閾値電圧(Vth)シフトが発生する懸念がある。結晶性を有するシリコン半導体膜を用いた場合には、このようなアモルファスシリコン半導体膜を用いた場合のTFT特性に関する懸念は発生しない。特に、結晶性を有するシリコン半導体膜の一例として、多結晶シリコン半導体膜を用いる場合は電界効果移動度を各段に向上させることができ、液晶表示パネルを高精細化することに寄与する。
なお、半導体膜103がアモルファスシリコン半導体膜で構成される場合には、アモルファスシリコン半導体膜の上層に、ソース電極およびドレイン電極との電気的な導通を改善するため、半導体不純物を導入したコンタクト層を設ける。
図3に示されるように、半導体膜103上には信号線104が選択的に設けられている。図2に示されるように、信号線104は、走査線101に対して直交するようにY方向に延在して設けられている。そして、TFT110の形成領域においては、信号線104の一部がX方向に分岐してゲート電極101の上方にまで延在した部分が信号線分岐部1040を構成している。信号線分岐部1040は、先端部分で2つに分離され、信号線104に繋がる部分がソース電極104Sとなり、信号線104とは繋がらない残りの部分がドレイン電極104Dとなる。
これら、信号線104、ソース電極104Sおよびドレイン電極104Dは、同じ材料、すなわち、AlまたはAlを含む合金、あるいはCu、Mo、Crなどの金属または、これらの積層膜で構成される。なお、信号線104、ソース電極104Sおよびドレイン電極104Dの下部には半導体膜103が設けられている。
また、絶縁性基板10上にはゲート絶縁膜102、信号線104、ソース電極104Sおよびドレイン電極104Dを覆うように平坦化絶縁膜106が設けられているが、平坦化絶縁膜106にはソース電極104Sおよびドレイン電極104Dをそれぞれ部分的に露出する開口部106Hが設けられている。なお、図2では、開口部106Hの平面視形状は矩形として示しているが、これに限定されるものではない。
平坦化絶縁膜106の材料は、シリコンを含むシロキサン樹脂膜である。この膜はSOG(Spin On Glass)膜と呼称され、シロキサン樹脂を有機溶剤に混ぜて有機シロキサン樹脂溶液とし、この溶液を塗布してキュア(焼成)することで、有機成分は昇華し、酸化珪素膜となる。
シリコンを含むシロキサン樹脂膜の特徴としては、耐熱温度が270℃以上であり、アクリル樹脂をベースにした平坦化絶縁膜(耐熱温度230℃)よりも高温に耐える膜である。さらには、誘電率εが3〜4程度であり、SiN膜の誘電率6〜7より低く、寄生容量を小さくすることができる。また、SOG膜の材料に感光性樹脂を混ぜることでアクリル樹脂と同様に、感光性を持たせることが可能である。平坦化絶縁膜106の形成方法については、後にさらに説明する。
開口部106Hの底面において露出したドレイン電極104Dの表面およびソース電極104Sの表面には、それぞれ平坦化絶縁膜106の上面から開口部106Hの側面にかけて延在する透明導電体膜107bおよび107cが接している。また、平坦化絶縁膜106の上面には、透明導電体膜107bおよび107cとは非接触の共通電極107a(対向電極)が設けられている。共通電極107aは、透明導電体膜107bおよび107cが設けられた領域以外の平坦化絶縁膜106の上面を覆うように設けられ、平坦化絶縁膜106の外縁は、表示領域120(図1)の外側に存在し、額縁領域130において図示されない共通配線に接続されることとなる。共通電極107a、透明導電体膜107bおよび107cは、同じ材料、すなわち、インジウム・スズ酸化物(ITO)またはインジウム・亜鉛酸化物(IZO)などの透明導電膜などで構成される。
平坦化絶縁膜106上には、共通電極107a、透明導電体膜107bおよび107cを覆う絶縁膜108が設けられている。絶縁膜108は、TFT110のパッシベーション(保護)膜としての機能と、絶縁膜108を間に挟んで共通電極107c(対向電極)と対向するように画素電極109を設けることで、共通電極107cと画素電極109との間にフリンジ電界を発生させる機能とを有している。絶縁膜108の材料は、窒化珪素(SiN)または酸化シリコン(SiO)などの無機絶縁膜が好ましい。無機絶縁膜は、外部からの水分などによりTFT110特性が劣化することを防止できる。
絶縁膜108には、透明導電体膜107bの一部を露出させるコンタクトホール108Hを有している。コンタクトホール108Hは、ドレイン電極104D上から延在する透明導電体膜107b上であって、平坦化絶縁膜106の上面かつゲート電極101の上方となる位置に設けられる。
コンタクトホール108Hを平坦化絶縁膜の開口部106H内に設ける場合、開口部106Hの面積が大きくなり、その結果として表示領域のうち非表示領域が占める割合が大きくなってしまう。さらに、コンタクトホール108Hを開口部106H内に設けると、コンタクトホール108Hの形状によっては、製造過程で画素電極との接続経路が切れてしまう可能性があり、これに起因して液晶表示パネルの製造歩留りが低下する可能性がある。これについては製造方法の説明においてさらに説明する。なお、コンタクトホール108Hを平坦化絶縁膜106の上面かつゲート電極101の上方に設ける場合は、上記のような問題は発生しない。
絶縁膜108上には画素電極109が選択的に設けられ、コンタクトホール108Hを介して透明導電体膜107bに接続されることで、画素電極109がドレイン電極104Dに電気的に接続されることとなる。なお、画素電極109には複数のスリット状の開口部であるスリットSLが設けられている。図3では、スリットSLは、信号線104と並行するようにY方向に延在する細長い形状を有し、X方向に並列するように配列されているが、スリットSLの平面視形状、延在方向および配列はこれに限定されるものではない。
上述した構成を有する画素単位の液晶表示パネルの動作の概要は以下の通りである。各画素の画素電極109は、下層の共通電極107aと平面視で重畳するように間に絶縁膜108を挟んで配設されており、画素電極109と共通電極107aとの間に電圧を印加すると、当該電極間でフリンジ電界が発生する。フリンジ電界は、画素電極109のスリットSLを介して上方に進み、画素電極109上方に配設された液晶層(図示せず)内において横方向(X方向)に向かってから、下側に位置する共通電極107aに向かう電界であり、絶縁性基板10とほぼ平行する電界を含む。この電界によって液晶層内の液晶分子が横方向に駆動される。これにより、当該液晶分子を通過する光の偏光方向が画素ごとに適宜変更されるので、表示領域120において所望の表示を行うことが可能となる。
<製造方法>
次にアレイ基板100の製造方法について、図4〜図15を用いて説明する。まず、透光性および絶縁性を有する基板、ここではガラス基板上に、例えばスパッタ法を用いて金属膜を成膜する。金属膜の材料としては、AlまたはAlを含む合金、あるいはCu、Mo、クロムCrなどの金属を使用する。
次にアレイ基板100の製造方法について、図4〜図15を用いて説明する。まず、透光性および絶縁性を有する基板、ここではガラス基板上に、例えばスパッタ法を用いて金属膜を成膜する。金属膜の材料としては、AlまたはAlを含む合金、あるいはCu、Mo、クロムCrなどの金属を使用する。
そして、金属膜上に、感光性のフォトレジストをスリット法またはスピンコート法によって塗布し、塗布したフォトレジストを露光し現像する第1回目のフォトリソグラフィー工程を実施する。これにより、金属膜上に所望の形状のフォトレジストパターン(第1のフォトレジストパターン)がパターニングされる。その後、第1のフォトレジストパターンをマスクとしてエッチングを行うことで、金属膜が所望の形状にパターニングされる。その後、第1のフォトレジストパターンを除去することで、図4および図5に示されるように、絶縁性基板10上に、TFT110の形成領域において、線幅が他の部分よりも広くなった走査線101が形成され、広くなった部分がゲート電極101として機能する。なお、第1のフォトレジストパターンは、額縁領域130(図1)の外部配線111のパターンも有しており、外部配線111も同時に形成される。
次に、図6および図7に示すように、絶縁性基板10上を覆うゲート絶縁膜102が形成される。ゲート絶縁膜102には、例えばプラズマCVD(Chemical Vapor Deposition)法によって成膜された窒化珪素(SiN)膜を使用する。
次に、ゲート絶縁膜102上に半導体膜を形成するが、半導体膜として、例えばアモルファスシリコン半導体膜を使用する場合、アモルファスシリコン半導体膜の上層には、半導体不純物を導入したコンタクト層を設けることが望ましい。半導体膜は、ゲート絶縁膜102と同様にプラズマCVD法によって成膜するが、アモルファスシリコン半導体膜の上層にコンタクト層を設ける場合は、アモルファスシリコン半導体膜の成膜とコンタクト層の成膜とを連続して行うことが望ましく、アモルファスシリコン半導体膜を成膜した後は、絶縁性基板10を大気に曝すことなく真空環境下でコンタクト層形成のための成膜室(チャンバー)に搬送する。これにより、アモルファスシリコン半導体膜とコンタクト層との界面が汚染されることを防止できる。なお、コンタクト層の成膜には、アモルファスシリコン半導体膜の成膜ガスに、微量のリン(P)を添加して、コンタクト層の導電型をn型(n+)とする。
次に、半導体膜上に、例えばスパッタ法を用いて金属膜を成膜する。金属膜の材料としては、AlまたはAlを含む合金、あるいはCu、Mo、クロムCrなどの金属を使用する。
そして、金属膜上に、感光性のフォトレジストをスリット法またはスピンコート法によって塗布し、塗布したフォトレジストを露光し現像する第2回目のフォトリソグラフィー工程を実施する。これにより、金属膜上に所望の形状のフォトレジストパターン(第2のフォトレジストパターン)がパターニングされる。その後、第2のフォトレジストパターンをマスクとして金属膜と半導体膜(コンタクト層とアモルファスシリコン半導体膜を含む場合あり)を順次にエッチングし、第2のフォトレジストパターンを除去することで、図6および図7に示されるように、ゲート絶縁膜102上に、信号線104、信号線分岐部1040および額物領域130(図1)の外部配線112が形成される。
また、これらの下部には半導体膜103が存在することとなり、いわゆる冗長配線構造となって断線を低減し、断線による不良の発生を低減できる。
なお、この段階では、信号線分岐部1040は2つに分離されておらず、TFT110のソース電極およびドレイン電極は形成されていない。
次に、図8および図9に示すように、ゲート絶縁膜102上に平坦化絶縁膜106を形成し、信号線104および信号線分岐部1040を覆うが、平坦化絶縁膜106に信号線分岐部1040の一部が露出するように開口部106Hが形成される。平坦化絶縁膜106は、シリコンを含むシロキサン樹脂で構成されたSOG膜であり、感光性を持たせることが好ましい。感光性を持たせることで、フォトレジストと同様に、第3回目のフォトリソグラフィー工程によってパターニングが可能となり、開口部106Hを形成することができる。感光性を持たせない場合は、平坦化絶縁膜106の形成後、平坦化絶縁膜106上に、開口部106Hの形成位置に対応した部分が開口部となったフォトレジストパターンを形成し、当該フォトレジストパターンをエッチングマスクとして、平坦化絶縁膜106をエッチングして開口部106Hを形成する。
以下では、平坦化絶縁膜106を感光性を持たせたSOG膜として説明する。平坦化絶縁膜106の膜厚としては、1.0〜3.0μmとし、好ましくは2.0μmとする。平坦化絶縁膜106は、スリット法またはスピンコート法によってゲート絶縁膜102上に有機シロキサン樹脂溶液(感光性樹脂を含む)を塗布して感光性樹脂膜とする。その後、露光、現像によって信号線分岐部1040において後にソース電極およびドレイン電極となる領域の一部が露出するように開口部106Hを形成する。開口部106Hを形成した後は、平坦化絶縁膜106に含まれる感光性成分を光分解させるために紫外線の全面照射(ブリーチング)工程を行い、その後200℃以上でキュアベーク工程を行う。ブリーチング工程は、光を吸収する感光性成分を分解して平坦化絶縁膜106の光透過率の低下を抑制するために行い、キュアベーク工程は、平坦化絶縁膜106に含まれる有機成分を昇華させ、酸化珪素膜とするために行う。なお、キュアベーク工程の条件の一例としては、300℃の温度で60分間のベークを行う。
次に、図10および図11に示すように、平坦化絶縁膜106上に、例えばスパッタ法を用いて、インジウム・スズ酸化物(ITO)またはインジウム・亜鉛酸化物(IZO)などの透明導電膜を形成する。その後、透明導電膜上に、感光性のフォトレジストをスリット法またはスピンコート法によって塗布し、塗布したフォトレジストを露光し現像する第4回目のフォトリソグラフィー工程を実施する。これにより、透明導電膜上に所望の形状のフォトレジストパターン(第3のフォトレジストパターン)RMがパターニングされる。
第3のフォトレジストパターンRMにおいては、平坦化絶縁膜106の開口部106Hにおいて、信号線分岐部1040のTFT110のソース電極およびドレイン電極となる部分を分離するパターンとなっている。また、開口部106Hの底面において露出したドレイン電極となる信号線分岐部1040の表面およびソース電極となる信号線分岐部1040の表面から、それぞれ開口部106Hの側面および平坦化絶縁膜106の上面にかけて覆うパターンを有し、また、平坦化絶縁膜106の上面においては、共通電極107aの形成領域を覆うパターンを有している。
そして、第3のフォトレジストパターンRMをマスクとして透明導電膜のエッチングを行うことで、透明導電膜は、共通電極107a、透明導電体膜107bおよび透明導電体膜107cにそれぞれ分離される。なお、透明導電膜のエッチングには、シュウ酸系溶液を使用したウエットエッチングを行う。
次に、第3のフォトレジストパターンRMを残した状態で、信号線分岐部1040のTFT110のソース電極およびドレイン電極を分離するエッチングを行い、ソース電極104Sとドレイン電極104Dが半導体膜103上で分離されるようにする。ソース電極104Sと対向するドレイン電極104Dとの間では、半導体膜103の表面が露出される。なお、信号線分岐部1040を構成するAl等の金属膜のエッチングには、金属膜の材料に合わせて、適宜、エッチング方法、エッチング条件を設定するが、従来的なエッチング条件を採用すれば良いので、説明は省略する。
このように、第3のフォトレジストパターンRMを共通のマスクとして共通電極107a、透明導電体膜107b、透明導電体膜107c、ソース電極104Sおよびドレイン電極104Dをパターニングするので、1回のフォトリソグラフィー工程で済み、フォトレジストパターンも1種類で済むので、製造コストを低減できる。
ここで、半導体膜103の表面が、半導体不純物が添加されたコンタクト層である場合、コンタクト層の下層の半導体層は残したまま、ソース電極104Sとドレイン電極104Dとの分離部分のコンタクト層のみを除去するバックチャネルエッチング(BCE)工程が必要があり、コンタクト層の除去にはドライエッチングを用いる。この場合、コンタクト層の膜厚とエッチングレートにもよるが、HCl(四塩化炭素)、CF4(四フッ化炭素)、SF6(六フッ化硫黄)などの塩素系またはフッ素系ガスを用いたドライエッチングにより、下層の半導体層を残すようにエッチング時間を10〜30秒の範囲で調整してエッチングする。
ここで、BCE工程と平坦化絶縁膜106の膜厚との関係について説明する。先に説明したように、平坦化絶縁膜106にはSOG膜を使用する。従来はでアクリル樹脂などの有機絶縁膜を使用することが一般的であったが、本実施の形態でSOG膜を使用する理由としては、SOG膜はアクリル樹脂と比較して、BCE工程でのドライエッチングによるダメージがないことが挙げられる。
すなわち、アクリル樹脂を平坦化絶縁膜106に使用した場合、ソース電極104Sとドレイン電極104Dとの分離部分のコンタクト層の除去と同時に、平坦化絶縁膜106の露出した一部の表面がドライエッチングのダメージを受けてしまう。発明者の調査によると、BCE工程において、各膜種におけるエッチング量は以下の通りであった。
アクリル樹脂膜:2.000μm/min以上、SOG膜:0.021μm/min、アモルファスシリコン膜:0.325μm/min。
コンタクト層がアモルファスシリコン膜に不純物を導入した層であることを考えると、SOG膜はエッチングされ難いことが判る。これは、平坦化絶縁膜としては最良の特性である。
次に、平坦化絶縁膜106の膜厚を1.0〜3.0μmとした理由は、第4のフォトリソグラフィー工程によって、平坦化絶縁膜106の上面の共通電極107aのフォトレジストパターンと、平坦化絶縁膜106の開口部106Hにおけるソース電極104Sおよびドレイン電極104Dを分離し、透明導電体膜107bおよび透明導電体膜107cを形成するフォトレジストパターンを同時に形成しなければならない。しかし、現在のフォトリソグラフィーの露光設備では、焦点距離の関係で、3.0μm以上の高低差となった部分を一括露光することが難しいためである。
また、BCE工程後、第3のフォトレジストパターンRMは剥離されるが、SOG膜が厚くなり過ぎると、フォトレジストを剥離するための剥離液の有機アミン成分がSOG膜に浸透し、膨潤が発生してSOG膜自体にクラックが発生したり、絶縁性基板10からSOG膜が剥離したりすることがあるので、SOG膜の膜厚は1.0〜3.0μm、好ましくは2.0μmとする。
次に、図12および図13に示すように、平坦化絶縁膜106上に例えばプラズマCVD法によって窒化珪素膜を成膜して共通電極107a、透明導電体膜107bおよび透明導電体膜107cを覆う絶縁膜108を形成するが、絶縁膜108には透明導電体膜107b上であって、平坦化絶縁膜106の上面かつゲート電極101の上方となる位置にコンタクトホール108Hが形成される。絶縁膜108はTFT110の保護膜として機能する。
ここで、外部および絶縁膜108中からの水分を十分遮断できていないと、TFT110の特性が劣化し、正常なTFT動作ができず、表示品位を損なう可能性がある。そこで、絶縁膜108には良質な膜質が要求される。そのためには、プラズマCVD法の成膜温度を270℃度程度として成膜することが望ましいが、平坦化絶縁膜106にアクリル樹脂を使用した場合、アクリル樹脂は230℃以上に加熱すると酸化反応が起き透過率が低下する。一方、平坦化絶縁膜106にシリコンを含むシロキサン樹脂膜、すなわちSOG膜を使用した場合は、300℃程度まで加熱しても問題にならない。そこで、絶縁膜108の成膜温度は270℃とする。
コンタクトホール108Hの形成に際しては、絶縁膜108上に、感光性のフォトレジストをスリット法またはスピンコート法によって塗布し、塗布したフォトレジストを露光し現像する第5回目のフォトリソグラフィー工程を実施する。これにより、図14に示すように絶縁膜108上に第4のフォトレジストパターンRM1がパターニングされる。
なお、フォトレジストの塗布の際には、平坦化絶縁膜106の上面を充分被膜できるように、塗布時の膜厚を設定する。具体的には、絶縁膜108にコンタクトホール108Hを形成するにはドライエッチング工程が必要であり、第4のフォトレジストパターンRM1は、当該エッチング工程中に削れて膜厚が減ってしまう。従って、このドライエッチング工程の際における膜厚の減少量も考慮して、平坦化絶縁膜106の上面を十分被膜できるように第4のフォトレジストパターンRM1の膜厚を設定する。
第4のフォトレジストパターンRM1においては、コンタクトホール108Hの形成位置に対応する部分が開口部OP1となっている。開口部OP1においては、断面形状が上に広く下に狭いテーパ状となっている。
この開口部OP1を介して絶縁膜108をエッチングすると、コンタクトホール108Hの断面形状もテーパ状となり、製造過程で画素電極との接続経路が切断されにくくなる。
また、図13に示すように、透明導電体膜107b上であって、平坦化絶縁膜106の上面かつゲート電極101の上方となる位置にコンタクトホール108Hを形成する。このような位置にコンタクトホール108Hを形成する理由を以下に説明する。
先に説明したように、コンタクトホール108Hを平坦化絶縁膜106の開口部106H内に設ける場合、開口部106Hの面積が大きくなり、その結果として表示領域のうち非表示領域が占める割合が大きくなることは、高精細化が進む近年の表示パネルとしては好ましくない。
さらに、コンタクトホール108Hを開口部106H内に設けると、コンタクトホール108Hの形状によっては、製造過程で画素電極との接続経路が切れてしまう可能性があるが、この理由について以下に説明する。
すなわち、開口部106H内に第4のフォトレジストパターンを設ける場合、平坦化絶縁膜106の段差の影響によって、平坦化絶縁膜106の上面と、開口部106Hとでフォトレジストに膜厚差が発生する。そうなると、フォトレジストパターン作製時のベークの際に、レジスト膜厚の厚い方にリフロー(熱ダレ)し、開口部106Hの側面のレジスト膜の中腹部分が膨れてしまう。この結果、開口部106H内では、コンタクトホール108Hを設けるための開口部の断面形状が上に狭く下に広い逆テーパ状となり、絶縁膜108のエッチングに不具合が発生する要因となる。
そして、このようなフォトレジストパターンをマスクにした場合、コンタクトホール108Hの断面形状も絶縁性基板10に対し、垂直形状またはオーバハング形状または逆テーパ形状にしかならず、絶縁膜108上に形成する画素電極109の被覆性が悪くなり、結果として、画素電極109との接続経路が切断される可能性が高くなる。これは、平坦化絶縁膜106の開口部106Hの側面部分にコンタクトホール108Hを形成する場合でも同様である。
一方、平坦化絶縁膜106の上面上のフォトレジストパターンではこのような問題は発生せず、画素電極109との接続経路の切断が発生しないので、液晶表示パネルの製造歩留りの低下を防止でき、信頼性向上および品質向上に繋がる。
さらに、コンタクトホール108Hをゲート電極101の上方に設けることで、非表示領域が増えずに済む。すなわち、ゲート電極101は非表示領域であるので、非表示領域が拡大することがない。
コンタクトホール108Hを形成した後は、第4のフォトレジストパターンRM1を剥離し、絶縁膜108上に、例えば、スパッタ法を用いて、インジウム・スズ酸化物(ITO)またはインジウム・亜鉛酸化物(IZO)などの透明導電膜を成膜する。
その後、透明導電膜上に、感光性のフォトレジストをスリット法またはスピンコート法によって塗布し、塗布したフォトレジストを露光し現像する第6回目のフォトリソグラフィー工程を実施する。第6回目のフォトリソグラフィー工程によって、第5のフォトレジストパターンを形成し、第5のフォトレジストパターンをマスクにして、透明導電膜のエッチングを行うことで、画素電極109を形成する。なお、透明導電膜のエッチングには、シュウ酸系溶液を使用したウエットエッチングを行う。最後に、第5のフォトレジストパターンを剥離することで、図2および図3に示したアレイ基板100を得る。
このように、アレイ基板100は6回のフォトリソグラフィー工程によって得ることが可能であり、製造コストを低減できる。
<変形例>
以上説明した実施の形態1のアレイ基板100においては、絶縁膜108を間に挟んで画素電極109を上側電極とし共通電極107cを下側電極とし、画素電極109にスリットSLを設けた構成としたが、画素電極と共通電極の上下関係を入れ替えても良い。
以上説明した実施の形態1のアレイ基板100においては、絶縁膜108を間に挟んで画素電極109を上側電極とし共通電極107cを下側電極とし、画素電極109にスリットSLを設けた構成としたが、画素電極と共通電極の上下関係を入れ替えても良い。
図15は、実施の形態1の変形例のアレイ基板100Aの1つの画素の断面図である。図15に示すように、絶縁膜108を間に挟んで共通電極107dが上側電極となり、透明導電体膜107bと一体で形成された画素電極107eが下側電極となっている。
絶縁膜108上に設けられる共通電極107dは、ITO膜またはIZO膜などの透明導電膜で構成され、画素電極107eと対向する部分にスリットSLを有している。
画素電極107eは、透明導電体膜107bおよび107cと同じ工程で形成され、画素の形成領域と同等の大きさを有している。
このような構成を採る場合、コンタクトホール108Hが不要となるので、コンタクトホール108Hを設けるスペースが不要となり、非表示領域を低減できる。また、コンタクトホール108Hを形成する工程が不要となるので、5回のフォトリソグラフィー工程によってアレイ基板100Aを得ることが可能であり、製造コストをさらに低減できる。
<実施の形態2>
以上説明した実施の形態1のアレイ基板100においては、絶縁膜108を間に挟んで画素電極109を上側電極とし共通電極107cを下側電極とし、画素電極109にスリットSLを設けた構成としたが、画素電極と共通電極の上下関係を入れ替えても良い。以下、本発明に係る実施の形態2として、このような構成を有するアレイ基板について説明する。
以上説明した実施の形態1のアレイ基板100においては、絶縁膜108を間に挟んで画素電極109を上側電極とし共通電極107cを下側電極とし、画素電極109にスリットSLを設けた構成としたが、画素電極と共通電極の上下関係を入れ替えても良い。以下、本発明に係る実施の形態2として、このような構成を有するアレイ基板について説明する。
<装置構成>
図16は、実施の形態2のアレイ基板200を構成する1つの画素の断面図である。図16に示すように、アレイ基板200においては、絶縁膜108を間に挟んで画素電極103bが下側電極となり、共通電極107dが上側電極となっている。
図16は、実施の形態2のアレイ基板200を構成する1つの画素の断面図である。図16に示すように、アレイ基板200においては、絶縁膜108を間に挟んで画素電極103bが下側電極となり、共通電極107dが上側電極となっている。
また、ゲート絶縁膜102上には、信号線104が半導体膜103を介さずに直接に設けられている。なお、信号線104、ソース電極104Sおよびドレイン電極104Dを含む信号線分岐部1040は、実施の形態1と同じであるが、ドレイン電極104Dの表面およびソース電極104Sの表面には、平坦化絶縁膜106の上面から開口部106Hの側面にかけて延在する半導体膜103aが接している。半導体膜103aは、ソース電極104Sとドレイン電極104Dとの分離部分のゲート絶縁膜102上にも存在しており、TFT110の動作時には、当該部分の半導体膜103aがチャネル層となる。また、平坦化絶縁膜106の上面には、半導体膜103aと一体の画素電極103bが設けられている。
ここで、半導体膜103aは、アモルファスシリコン半導体膜でも結晶性シリコン半導体膜でもなく、透明酸化物半導体膜である。透明酸化物半導体膜としては、酸化亜鉛(ZnO)系材料または酸化亜鉛に酸化ガリウム(Ga2O3)および酸化インジウム(In2O2)を添加した非晶質のInGaZnO系材料などを用いることができる。
また、平坦化絶縁膜106の上面の画素電極103bは透明酸化物導電膜であり、ドレイン電極104Dの表面から平坦化絶縁膜106の上面にかけて延在する半導体膜103aの一部が、透明酸化物導電膜に改質されることで画素電極103bを構成している。
このように、半導体膜103aを構成する透明酸化物半導体膜と、画素電極103bを構成する透明酸化物導電膜とは、成膜時は同じ透明酸化物半導体膜であったが、その後の製造過程で、互いに物性が異なるように改質されたものである。
ここで、両者の互いの共通点と相違点について説明する。半導体膜103aを構成する透明酸化物半導体膜と、画素電極103bを構成する透明酸化物導電膜とは、それぞれ半導体膜103aと、画素電極103bとなった状態においても、基本的には同一の組成を有している点で共通している。ただし、ここでの「同一の組成を有している」とは、少なくとも金属組成が同一であることを意味するものとする。すなわち、透明酸化物半導体膜がInGaZnO系材料で構成されている場合、金属組成は、透明酸化物の酸素以外の主たる構成要素である金属原子、例えば、In、Ga、ZnおよびSnの構成比率を指す。
一方、酸化物中の水素原子の比率は、組成として考慮されないものとする。水素原子は酸化物中に不純物として混入したり、局所的な欠陥部分に結合したりすることによって存在し得る。また酸化物中の酸素原子の比率は、成膜後の様々な要因によって変動し得るため、組成として考慮されなくても良い。あるいは、酸化物中の酸素原子の比率は、後述する紫外光の照射工程などの処理工程に起因した変動量を誤差と見なし、組成として考慮されても良い。
相違点としては、半導体膜103aを構成する透明酸化物半導体膜については、印加電圧により大きく抵抗値が変動する導通特性、すなわち半導体としての特性を示すのに対して、画素電極103bを構成する透明酸化物導電膜は、基本的には印加電圧によらず比抵抗値が0.1Ωcm以下程度まで低減され、導電体としての特性を示す。
また、別の物性の尺度で比較すると、半導体膜103aを構成する透明酸化物半導体膜に比べて、画素電極103bを構成する透明酸化物導電膜は、高い電子キャリア濃度を有することで導電体の物性を有している。
<製造方法>
次に、図17〜図20を用いてアレイ基板200の製造方法について説明する。なお、以下では本実施の形態の特徴的な部分を中心に説明するものとし、それ以外については説明は省略する。
次に、図17〜図20を用いてアレイ基板200の製造方法について説明する。なお、以下では本実施の形態の特徴的な部分を中心に説明するものとし、それ以外については説明は省略する。
図4および図5を用いて説明した工程を経て、絶縁性基板10上にゲート電極101を選択的に形成した後、図17に示すように、絶縁性基板10上を覆うゲート絶縁膜102を形成する。本実施の形態のゲート絶縁膜102の材質としては、透明酸化物半導体膜と接することになる上面側は、少なくとも酸化珪素膜で構成されることが好ましい。すなわち、ゲート絶縁膜102は、全て酸化珪素膜で構成されているか、または、上層が酸化珪素膜、下層が窒化珪素膜となった積層膜で構成されることが望ましい。
次に、ゲート絶縁膜102上に例えばスパッタ法を用いて金属膜を成膜する。金属膜の材料としては、AlまたはAlを含む合金、あるいはCu、Mo、クロムCrなどの金属を使用する。
そして、金属膜上に、感光性のフォトレジストをスリット法またはスピンコート法によって塗布し、塗布したフォトレジストを露光し現像する第2回目のフォトリソグラフィー工程を実施する。これにより、金属膜上に所望の形状のフォトレジストパターン(第2のフォトレジストパターン)がパターニングされる。その後、第2のフォトレジストパターンをマスクとして金属膜をエッチングし、第2のフォトレジストパターンを除去することで、図18に示されるように、ゲート絶縁膜102上に、信号線104、信号線分岐部1040(ソース電極104S、ドレイン電極104Dを含む)および額物領域130(図1)の外部配線112が形成される。
次に、図19に示すように、ゲート絶縁膜102上に平坦化絶縁膜106を形成し、信号線104および信号線分岐部1040(ソース電極104S、ドレイン電極104Dを含む)を覆うが、平坦化絶縁膜106に、ソース電極104Sおよびドレイン電極104Dの一部が露出するように開口部106Hが形成される。平坦化絶縁膜106は、シリコンを含むシロキサン樹脂で構成されたSOG膜であり、感光性を有している。感光性を持たせることで、フォトレジストと同様に、第3回目のフォトリソグラフィー工程によってパターニングが可能となり、開口部106Hを形成することができる。平坦化絶縁膜106の膜厚としては、1.0〜3.0μmとし、好ましくは2.0μmとする。
その後、例えばスパッタ法を用いて、平坦化絶縁膜106の上面、開口部106Hの側面および底面を覆うように、透明酸化物半導体膜を成膜する。なお、平坦化絶縁膜106の上面においては、画素電極103bが形成される領域にまで延在するように透明酸化物半導体膜を成膜する。
ここで、透明酸化物半導体膜の材料には、酸化亜鉛(ZnO)系材料または酸化亜鉛に酸化ガリウム(Ga2O3)および酸化インジウム(In2O2)を添加した非晶質のInGaZnO系材料などを用いる。
そして、透明酸化物半導体膜上に、感光性のフォトレジストをスリット法またはスピンコート法によって塗布し、塗布したフォトレジストを露光し現像する第4回目のフォトリソグラフィー工程を実施する。これにより、透明酸化物半導体膜上に所望の形状のフォトレジストパターン(第3のフォトレジストパターン)がパターニングされる。その後、第3のフォトレジストパターンをマスクとして透明酸化物半導体膜をエッチングして第3のフォトレジストパターンを除去する。
続いて、図20に示されるように、透明酸化物半導体膜に対し、絶縁性基板10の裏面側から、波長が10〜400nmの紫外(Ultraviolet)光UVを照射する。紫外光UVとしては、例えば低圧水銀灯からの光を用いることができる。絶縁性基板10の裏面側より照射された紫外光UVは、画素電極103bを形成する領域の透明酸化物半導体膜のみに照射され、それ以外の領域の透明酸化物半導体膜は、ゲート電極101の金属膜によって遮光され、透明酸化物半導体膜の半導体膜103aとなる。紫外光UVを照射された透明酸化物半導体膜は、比抵抗値が0.1Ωcm以下にまで低減されて導電体となり、透明酸化物導電膜に改質され、画素電極103bを構成する。
このように、第3のフォトレジストパターンを共通のマスクとして、透明酸化物半導体膜の半導体膜103aおよび画素電極103bをパターニングするので、1回のフォトリソグラフィー工程で済み、フォトレジストパターンも1種類で済むので、製造コストを低減できる。
その後、平坦化絶縁膜106上に例えばプラズマCVD法によって窒化珪素膜を成膜して、半導体膜103aおよび画素電極103bを覆う絶縁膜108を形成する。なお、絶縁膜108は、酸化珪素膜であっても良く、酸化珪素膜を下層とし窒化珪素膜を上層とした積層膜としても良い。
次に、絶縁膜108上に、例えば、スパッタ法を用いて、インジウム・スズ酸化物(ITO)またはインジウム・亜鉛酸化物(IZO)などの透明導電膜を成膜する。
その後、透明導電膜上に、感光性のフォトレジストをスリット法またはスピンコート法によって塗布し、塗布したフォトレジストを露光し現像する第5回目のフォトリソグラフィー工程を実施する。第5回目のフォトリソグラフィー工程によって、第4のフォトレジストパターンを形成し、第4のフォトレジストパターンをマスクにして、透明導電膜のエッチングを行うことで、共通電極107dを形成する。なお、透明導電膜のエッチングには、シュウ酸系溶液を使用したウエットエッチングを行う。最後に、第4のフォトレジストパターンを剥離することで、図16に示したアレイ基板200を得る。
このような構成を採る場合、コンタクトホール108Hが不要となるので、コンタクトホール108Hを設けるスペースが不要となり、非表示領域を低減できる。また、コンタクトホール108Hを形成する工程が不要となるので、5回のフォトリソグラフィー工程によってアレイ基板200を得ることが可能であり、製造コストをさらに低減できる。
<変形例1>
以上説明した実施の形態2のアレイ基板200においては、絶縁膜108を間に挟んで画素電極が下側電極となり、共通電極が上側電極となっていたが、画素電極と共通電極の上下関係を入れ替えることも可能である。
以上説明した実施の形態2のアレイ基板200においては、絶縁膜108を間に挟んで画素電極が下側電極となり、共通電極が上側電極となっていたが、画素電極と共通電極の上下関係を入れ替えることも可能である。
図21は、実施の形態2の変形例1の1つの画素の断面図である。図21に示すように、絶縁膜108を間に挟んで画素電極109が上側電極となり、共通電極107aが下側電極となっている。この場合、半導体膜103aと共通電極107aとは非接触で電気的に分離されている。
また、絶縁膜108上に設けられた画素電極109は、絶縁膜108に設けられたコンタクトホール108Hを介して半導体膜103aに接続されることで、画素電極109がドレイン電極104Dに電気的に接続されることとなる。なお、共通電極107aは、図20を用いて説明した紫外光の照射によって透明酸化物導電膜となっておりまた、コンタクトホール108Hの下部にも紫外光の照射によって半導体膜から透明酸化物導電膜に改質された導電膜が存在しており、共通電極107aは、この導電膜に接続される。
<変形例2>
実施の形態2のアレイ基板200において説明したように、絶縁膜108を酸化珪素膜を下層とし、窒化珪素膜を上層とした積層膜とする場合、絶縁膜108の全体をこのような積層膜としても良いが、図22に示されるように部分的に積層膜としても良い。
実施の形態2のアレイ基板200において説明したように、絶縁膜108を酸化珪素膜を下層とし、窒化珪素膜を上層とした積層膜とする場合、絶縁膜108の全体をこのような積層膜としても良いが、図22に示されるように部分的に積層膜としても良い。
すなわち、透明酸化物半導体膜で構成される半導体膜103aと接する領域においては、酸化珪素膜で構成される絶縁膜108aを形成し、その上に窒化珪素膜で構成される絶縁膜108bを形成して積層膜とし、画素電極103bと共通電極107dとの間の領域には窒化珪素膜で構成される絶縁膜108bを形成しただけの構成としても良い。
このように構成することで、透明酸化物半導体膜で構成されるチャネル層に酸化珪素膜で構成される絶縁膜108aが接することで、バックチャネル側の界面が安定化されると共に、共通電極107dと画素電極103b間の容量絶縁膜として誘電率の高い窒化珪素膜で構成される絶縁膜108bが用いられることで、単位面積あたり、単位膜厚あたりの蓄積容量を大きくできる。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
100 アレイ基板、101 ゲート電極、102 ゲート絶縁膜、103 半導体膜、103a 透明酸化物半導体膜、103b,109 画素電極、104 信号線、104S ソース電極、104D ドレイン電極、106 平坦化絶縁膜、106H 開口部、107a,107d 共通電極、107b,107c 透明導電体膜、108,108a,108b 絶縁膜、108H コンタクトホール、110 TFT。
Claims (14)
- 画素がマトリックス状に複数配列された薄膜トランジスタ基板を有した液晶表示パネルであって、
前記画素のそれぞれは、
基板上に選択的に配設されたゲート電極と、
前記ゲート電極を覆うゲート絶縁膜と、
前記ゲート絶縁膜上に前記ゲート電極と重畳して設けられた半導体膜と、
前記半導体膜上に、互いに離間して設けられたソース電極およびドレイン電極と、
前記ゲート絶縁膜上を覆い、その底面に前記ソース電極および前記ドレイン電極が部分的に露出する開口部を有した平坦化絶縁膜と、
前記平坦化絶縁膜の上面から、前記開口部の側面および前記開口部の底面に露出する前記ソース電極および前記ドレイン電極の表面にかけてそれぞれ設けられた、第1および第2の透明導電体膜と、
前記平坦化絶縁膜上に設けられ、前記開口部、前記第1および第2の透明導電体膜を覆う絶縁膜と、
前記第2の透明導電体膜を介して前記ドレイン電極と電気的に接続される画素電極と、
前記画素電極に対して絶縁膜を間に挟んで対向するように設けられた対向電極と、を備え、
前記画素電極は、
前記絶縁膜上に設けられ、前記第2の透明導電体膜上であって、前記平坦化絶縁膜の上面に対応する位置に前記絶縁膜を貫通して設けられたコンタクトホールを介して前記ドレイン電極と電気的に接続される、液晶表示パネル。 - 前記コンタクトホールは、
前記ゲート電極の上方に対応する位置に設けられる、請求項1記載の液晶表示パネル。 - 画素がマトリックス状に複数配列された薄膜トランジスタ基板を有した液晶表示パネルであって、
前記画素のそれぞれは、
基板上に選択的に配設されたゲート電極と、
前記ゲート電極を覆うゲート絶縁膜と、
前記ゲート絶縁膜上に前記ゲート電極と重畳して設けられた半導体膜と、
前記半導体膜上に、互いに離間して設けられたソース電極およびドレイン電極と、
前記ゲート絶縁膜上を覆い、その底面に前記ソース電極および前記ドレイン電極が部分的に露出する開口部を有した平坦化絶縁膜と、
前記平坦化絶縁膜の上面から、前記開口部の側面および前記開口部の底面に露出する前記ソース電極および前記ドレイン電極の表面にかけてそれぞれ設けられた、第1および第2の透明導電体膜と、
前記平坦化絶縁膜上に設けられ、前記開口部、前記第1および第2の透明導電体膜を覆う絶縁膜と、
前記第2の透明導電体膜と一体で設けられ、前記ドレイン電極と電気的に接続される画素電極と、
前記絶縁膜上に設けられ、前記画素電極に対して絶縁膜を間に挟んで対向する対向電極と、を備える、液晶表示パネル。 - 前記半導体膜は、
アモルファス半導体膜、結晶性半導体膜および、前記アモルファス半導体膜と前記結晶性半導体膜との積層膜の何れかで構成される、請求項1または請求項3記載の液晶表示パネル。 - 前記半導体膜は、
前記ソース電極に接続される信号線の下部にも設けられる、請求項4記載の液晶表示パネル。 - 画素がマトリックス状に複数配列された薄膜トランジスタ基板を有した液晶表示パネルであって、
前記画素のそれぞれは、
基板上に選択的に配設されたゲート電極と、
前記ゲート電極を覆うゲート絶縁膜と、
前記ゲート電極と重畳するように前記ゲート絶縁膜上に設けられ、互いに離間したソース電極およびドレイン電極と、
前記ゲート絶縁膜上を覆い、その底面に前記ソース電極および前記ドレイン電極が部分的に露出する開口部を有した平坦化絶縁膜と、
前記平坦化絶縁膜の上面から、前記開口部の側面および前記開口部の底面に露出する前記ソース電極上および前記ドレイン電極上にかけて設けられると共に、前記ソース電極と前記ドレイン電極との間に渡る酸化物半導体膜と、
前記平坦化絶縁膜上に設けられ、前記開口部、前記半導体膜を覆う絶縁膜と、
前記酸化物半導体膜と一体で設けられ、前記ドレイン電極と電気的に接続される画素電極と、
前記絶縁膜上に設けられ、前記画素電極に対して絶縁膜を間に挟んで対向する対向電極と、を備え、
前記画素電極は、前記酸化物半導体膜と同一の組成を有した透明導電体膜で構成される、液晶表示パネル。 - 前記画素電極を構成する前記透明導電体膜は、
前記酸化物半導体膜よりも高い電子キャリア濃度を有する、請求項6記載の液晶表示パネル。 - 前記平坦化絶縁膜は、
シリコンを含むシロキサン樹脂膜で構成される、請求項1、請求項3および請求項6の何れか1項に記載の液晶表示パネル。 - 前記絶縁膜は、
前記酸化物半導体膜を覆う領域では、酸化珪素膜を下層とし窒化珪素膜を上層とした積層膜で構成される、請求項6記載の液晶表示パネル。 - 請求項1、請求項3および請求項6の何れか1項に記載の液晶表示パネルの製造方法であって、
前記平坦化絶縁膜を形成する工程は、
前記ゲート絶縁膜上に、シリコンを含むシロキサン樹脂膜に感光性を持たせた感光性樹脂膜を塗布する工程と、
前記感光性樹脂膜に対してフォトリソグラフィー工程により、前記開口部を形成する工程と、
前記開口部を形成後、前記感光性樹脂膜に対して紫外線を照射するブリーチング工程と、
前記ブリーチング工程の後、前記平坦化絶縁膜を焼成する工程と、を有する、液晶表示パネルの製造方法。 - 請求項6記載の液晶表示パネルの製造方法であって、
前記酸化物半導体膜を形成する工程は、
前記ドレイン電極上から前記平坦化絶縁膜の上面にかけての領域において、前記画素電極が設けられる領域にまで前記酸化物半導体膜を延在させる工程を有し、
前記画素電極を形成する工程は、
前記酸化物半導体膜に対し、前記基板側から、波長が10〜400nmの紫外光を照射して、前記画素電極が設けられる領域に延在する前記酸化物半導体膜を改質して前記透明導電体膜とする工程を有する、液晶表示パネルの製造方法。 - 請求項1記載の液晶表示パネルの製造方法であって、
前記半導体膜上において互いに離間した前記ソース電極および前記ドレイン電極を形成する工程と、前記第1および第2の透明導電体膜、前記対向電極を形成する工程は、
1回のフォトリソグラフィー工程により共通のフォトレジストパターンを形成する工程を有し、
前記フォトレジストパターンにより、前記ソース電極、前記ドレイン電極、前記第1および第2の透明導電体膜および前記対向電極をパターニングする、液晶表示パネルの製造方法。 - 請求項3記載の液晶表示パネルの製造方法であって、
前記半導体膜上において互いに離間した前記ソース電極および前記ドレイン電極を形成する工程と、前記第1および第2の透明導電体膜、前記画素電極を形成する工程は、
1回のフォトリソグラフィー工程により共通のフォトレジストパターンを形成する工程を有し、
前記フォトレジストパターンにより、前記ソース電極、前記ドレイン電極、前記第1および第2の透明導電体膜および前記画素電極をパターニングする、液晶表示パネルの製造方法。 - 請求項6記載の液晶表示パネルの製造方法であって、
前記ゲート絶縁膜上において前記酸化物半導体膜および前記画素電極を形成する工程は、
1回のフォトリソグラフィー工程により共通のフォトレジストパターンを形成する工程を有し、
前記フォトレジストパターンにより、前記酸化物半導体膜および前記画素電極をパターニングする、液晶表示パネルの製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017232292A JP2019101243A (ja) | 2017-12-04 | 2017-12-04 | 液晶表示パネルおよびその製造方法 |
US16/180,153 US10797086B2 (en) | 2017-12-04 | 2018-11-05 | Liquid crystal display panel and method of manufacturing the same |
CN201811447504.2A CN110007529A (zh) | 2017-12-04 | 2018-11-29 | 液晶显示面板及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017232292A JP2019101243A (ja) | 2017-12-04 | 2017-12-04 | 液晶表示パネルおよびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019101243A true JP2019101243A (ja) | 2019-06-24 |
Family
ID=66659492
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017232292A Pending JP2019101243A (ja) | 2017-12-04 | 2017-12-04 | 液晶表示パネルおよびその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10797086B2 (ja) |
JP (1) | JP2019101243A (ja) |
CN (1) | CN110007529A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11169424B2 (en) * | 2019-03-18 | 2021-11-09 | Sharp Kabushiki Kaisha | Display device |
KR20220108255A (ko) * | 2021-01-25 | 2022-08-03 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조방법 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7554260B2 (en) * | 2004-07-09 | 2009-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Display device provided with a conductive film connection between a wiring component and a metal electrode film |
US8115785B2 (en) * | 2007-04-26 | 2012-02-14 | Semiconductor Energy Laboratory Co., Ltd. | Method for driving liquid crystal display device, liquid crystal display device, and electronic device |
JP5668276B2 (ja) * | 2009-05-15 | 2015-02-12 | ソニー株式会社 | 固体撮像装置、および電子機器 |
KR101905757B1 (ko) | 2011-11-17 | 2018-10-10 | 엘지디스플레이 주식회사 | 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 |
WO2013115052A1 (ja) * | 2012-01-31 | 2013-08-08 | シャープ株式会社 | 半導体装置およびその製造方法 |
KR102250010B1 (ko) * | 2012-09-13 | 2021-05-11 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
US20150355516A1 (en) | 2012-12-27 | 2015-12-10 | Sharp Kabushiki Kaisha | Display component and display device |
JP6308757B2 (ja) | 2013-11-20 | 2018-04-11 | 三菱電機株式会社 | 液晶表示パネルおよび液晶表示パネルの製造方法 |
CN203688950U (zh) * | 2013-12-19 | 2014-07-02 | 京东方科技集团股份有限公司 | 一种阵列基板及显示装置 |
CN104698709A (zh) * | 2015-04-01 | 2015-06-10 | 上海天马微电子有限公司 | 一种阵列基板和液晶显示面板 |
-
2017
- 2017-12-04 JP JP2017232292A patent/JP2019101243A/ja active Pending
-
2018
- 2018-11-05 US US16/180,153 patent/US10797086B2/en active Active
- 2018-11-29 CN CN201811447504.2A patent/CN110007529A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
US10797086B2 (en) | 2020-10-06 |
CN110007529A (zh) | 2019-07-12 |
US20190172851A1 (en) | 2019-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8957418B2 (en) | Semiconductor device and display apparatus | |
US9640557B2 (en) | TFT array substrate and method for producing the same | |
JP5172178B2 (ja) | 薄膜トランジスタ、それを用いた表示装置、及びそれらの製造方法 | |
WO2013084846A1 (ja) | 半導体装置 | |
US20180190679A1 (en) | Thin film transistor substrate and method for manufacturing same | |
CN107104153B (zh) | 非线性元件、阵列基板以及阵列基板的制造方法 | |
KR102050401B1 (ko) | 디스플레이 장치 및 그 제조방법 | |
KR20110058076A (ko) | 산화물 박막 트랜지스터 및 그 제조방법 | |
US20140284606A1 (en) | Method of fabricating pixel structure and pixel structure thereof | |
US9564459B2 (en) | Liquid crystal display panel and method for manufacturing liquid crystal display panel | |
KR20100005454A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
CN107735724B (zh) | 显示装置及显示装置的制造方法 | |
JP2007013083A (ja) | 薄膜トランジスタ基板及びその製造方法 | |
TW201022814A (en) | Display device | |
US9741861B2 (en) | Display device and method for manufacturing the same | |
US20050167669A1 (en) | Thin film transistor array panel and method of manufacturing the same | |
KR20090011704A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
JP2019101243A (ja) | 液晶表示パネルおよびその製造方法 | |
JP4342969B2 (ja) | 表示装置とその製造方法 | |
US20210119007A1 (en) | Thin film transistor substrate, liquid crystal display device provided with same, and method for producing thin film transistor substrate | |
JP4309331B2 (ja) | 表示装置の製造方法及びパターン形成方法 | |
CN107436517B (zh) | 液晶显示设备及其制造方法 | |
TWI460515B (zh) | 一種邊緣電場型液晶顯示器陣列基板及其製造方法 | |
JP2019079986A (ja) | 表示装置及びその製造方法 | |
TW201606861A (zh) | 薄膜電晶體的製造方法 |