JP2000036604A - 薄膜トランジスタ回路の製造方法及び液晶表示装置 - Google Patents
薄膜トランジスタ回路の製造方法及び液晶表示装置Info
- Publication number
- JP2000036604A JP2000036604A JP10205112A JP20511298A JP2000036604A JP 2000036604 A JP2000036604 A JP 2000036604A JP 10205112 A JP10205112 A JP 10205112A JP 20511298 A JP20511298 A JP 20511298A JP 2000036604 A JP2000036604 A JP 2000036604A
- Authority
- JP
- Japan
- Prior art keywords
- film transistor
- thin film
- gate electrode
- circuit
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 ゲート電極上に層間絶縁膜を形成した後に、
ゲート電極とバス配線との接続を行うことにより、工程
中の静電気破壊を防止できる薄膜トランジスタ回路の製
造方法およびそれを用いた液晶表示装置提供する。 【解決手段】 薄膜トランジスタのゲート電極９ｅ、９
ｆと、回路領域を縦断するバス配線９ａ、９ｂとを絶縁
性基板（ガラス基板）２０上に形成し、ゲート電極９
ｅ、９ｆの形成時には、ゲート電極９ｅ、９ｆとバス配
線９ａ、９ｂとの接続は行わず、ゲート電極９ｅ、９ｆ
上に層間絶縁膜２２を形成した後に、ゲート電極９ｅ、
９ｆとバス配線９ａ、９ｂとの接続を行う。このことに
より、ガラスのような絶縁性基板を用いても、工程中の
静電気破壊を防止でき、薄膜トランジスタ基板の歩留ま
りを向上させることができ、寿命信頼性も向上させるこ
とができる。
ゲート電極とバス配線との接続を行うことにより、工程
中の静電気破壊を防止できる薄膜トランジスタ回路の製
造方法およびそれを用いた液晶表示装置提供する。 【解決手段】 薄膜トランジスタのゲート電極９ｅ、９
ｆと、回路領域を縦断するバス配線９ａ、９ｂとを絶縁
性基板（ガラス基板）２０上に形成し、ゲート電極９
ｅ、９ｆの形成時には、ゲート電極９ｅ、９ｆとバス配
線９ａ、９ｂとの接続は行わず、ゲート電極９ｅ、９ｆ
上に層間絶縁膜２２を形成した後に、ゲート電極９ｅ、
９ｆとバス配線９ａ、９ｂとの接続を行う。このことに
より、ガラスのような絶縁性基板を用いても、工程中の
静電気破壊を防止でき、薄膜トランジスタ基板の歩留ま
りを向上させることができ、寿命信頼性も向上させるこ
とができる。
Description
【０００１】
【発明の属する技術分野】本願発明は薄膜トランジスタ
回路、特にポリシリコン薄膜トランジスタを用いた周辺
駆動回路を内蔵した液晶表示装置に関する。
回路、特にポリシリコン薄膜トランジスタを用いた周辺
駆動回路を内蔵した液晶表示装置に関する。
【０００２】
【従来の技術】ポリシリコン薄膜トランジスタを用いた
周辺駆動回路を内蔵した従来の液晶表示装置の一例の構
成図を、図２に示している。１は走査線、２は画像信号
線で、画面部分にはマトリクス状に画素トランジスタ３
と画素電極４が配置されている。図示していないが、こ
の他に蓄積容量等も配置されている。走査線１は走査信
号回路８に接続されている。走査信号回路８の内部構成
や回路図については図示を省略した。
周辺駆動回路を内蔵した従来の液晶表示装置の一例の構
成図を、図２に示している。１は走査線、２は画像信号
線で、画面部分にはマトリクス状に画素トランジスタ３
と画素電極４が配置されている。図示していないが、こ
の他に蓄積容量等も配置されている。走査線１は走査信
号回路８に接続されている。走査信号回路８の内部構成
や回路図については図示を省略した。
【０００３】また、画像信号線２は、信号書き込みトラ
ンジスタ５に接続されている。シフトレジスタブロック
７（回路は一部のみ図示）からの制御信号により、信号
書き込みトランジスタ５がトランスファーゲートトラン
ジスタとして動作し、信号配線６からの画像信号が画像
信号線２に書き込まれる構成になっている。本図では信
号配線６が１本の白黒表示パネルの例を示しているが、
カラー表示パネルではＲ、Ｇ、Ｂの３色に対応した信号
配線６を３本並列に用いる。
ンジスタ５に接続されている。シフトレジスタブロック
７（回路は一部のみ図示）からの制御信号により、信号
書き込みトランジスタ５がトランスファーゲートトラン
ジスタとして動作し、信号配線６からの画像信号が画像
信号線２に書き込まれる構成になっている。本図では信
号配線６が１本の白黒表示パネルの例を示しているが、
カラー表示パネルではＲ、Ｇ、Ｂの３色に対応した信号
配線６を３本並列に用いる。
【０００４】シフトレジスタブロック７にはバス配線
（画面幅程度の長さを有する信号線）９ａ、９ｂとこれ
らに接続された薄膜トランジスタ１０を有している。こ
のような薄膜トランジスタのゲート電極に信号入力する
バス配線はシフトレジスタブロック７、走査信号回路
８、プリチャージ回路（画面下のバス配線１２と１３及
び薄膜トランジスタ１１からなる回路）等の周辺駆動回
路に多数存在している。
（画面幅程度の長さを有する信号線）９ａ、９ｂとこれ
らに接続された薄膜トランジスタ１０を有している。こ
のような薄膜トランジスタのゲート電極に信号入力する
バス配線はシフトレジスタブロック７、走査信号回路
８、プリチャージ回路（画面下のバス配線１２と１３及
び薄膜トランジスタ１１からなる回路）等の周辺駆動回
路に多数存在している。
【０００５】以上のような回路に加え、図示はしていな
いが、液晶、対向電極、バックライト及び偏光板といっ
た周辺部材と、入力信号を整形する外部回路部とで液晶
表示装置が構成される。このような液晶表示装置と同種
のものが、例えば雑誌「フラットパネルディスプレイ19
94」（日経ＢＰ社刊1993年12月10日発行）の190〜193頁
等に記載されている。
いが、液晶、対向電極、バックライト及び偏光板といっ
た周辺部材と、入力信号を整形する外部回路部とで液晶
表示装置が構成される。このような液晶表示装置と同種
のものが、例えば雑誌「フラットパネルディスプレイ19
94」（日経ＢＰ社刊1993年12月10日発行）の190〜193頁
等に記載されている。
【０００６】図３は、薄膜トランジスタ回路基板の構成
図を示している。図３（ｂ）は、図３（ａ）のＢ部の拡
大図である。液晶表示装置用の透光性のガラス基板３１
に液晶表示装置用の薄膜トランジスタ基板３２が９個の
チップの面付で作製されている。薄膜トランジスタ基板
３２には画面３４と周辺駆動回路３５が配置され、周辺
駆動回路３５には画面の幅程度の制御用のバス配線３３
及び画面の高さ程度の制御用のバス配線３３が配置され
ている。
図を示している。図３（ｂ）は、図３（ａ）のＢ部の拡
大図である。液晶表示装置用の透光性のガラス基板３１
に液晶表示装置用の薄膜トランジスタ基板３２が９個の
チップの面付で作製されている。薄膜トランジスタ基板
３２には画面３４と周辺駆動回路３５が配置され、周辺
駆動回路３５には画面の幅程度の制御用のバス配線３３
及び画面の高さ程度の制御用のバス配線３３が配置され
ている。
【０００７】図４は、従来の薄膜トランジスタ回路の製
造方法を説明する図面である。図４に示している製造方
法は、図２のＡ部に相当する部分の製造方法である。す
なわち、図２に示したシフトレジスタブロック７中の、
バス配線９ａ、９ｂとこれらに接続された薄膜トランジ
スタ１０の繰り返し部分の製造方法である。図４（ａ）
〜（ｃ）は、各工程における平面図を示しており、図４
（ｄ）は図４（ｃ）のII−II線における断面図を示して
いる。
造方法を説明する図面である。図４に示している製造方
法は、図２のＡ部に相当する部分の製造方法である。す
なわち、図２に示したシフトレジスタブロック７中の、
バス配線９ａ、９ｂとこれらに接続された薄膜トランジ
スタ１０の繰り返し部分の製造方法である。図４（ａ）
〜（ｃ）は、各工程における平面図を示しており、図４
（ｄ）は図４（ｃ）のII−II線における断面図を示して
いる。
【０００８】まず、図４（ａ）に示したように、透光性
のガラス基板２０上に半導体層１５を形成する。次に、
この上にゲート絶縁膜２１（図４（ｄ））を形成し、図
４（ｂ）に示したように、バス配線９ａ、９ｂとゲート
電極９ｃ、９ｄを形成する。ゲート電極９ｄはバス配線
９ｂに連続したパターンで形成される。さらに層間絶縁
膜２２（図４（ｄ））を成膜し、コンタクトホール１９
を開口の後、図４（ｃ）に示したように回路配線用の薄
膜材料１８で回路の結線を行い、図２のＡ部に相当する
部分が完成する。
のガラス基板２０上に半導体層１５を形成する。次に、
この上にゲート絶縁膜２１（図４（ｄ））を形成し、図
４（ｂ）に示したように、バス配線９ａ、９ｂとゲート
電極９ｃ、９ｄを形成する。ゲート電極９ｄはバス配線
９ｂに連続したパターンで形成される。さらに層間絶縁
膜２２（図４（ｄ））を成膜し、コンタクトホール１９
を開口の後、図４（ｃ）に示したように回路配線用の薄
膜材料１８で回路の結線を行い、図２のＡ部に相当する
部分が完成する。
【０００９】
【発明が解決しようとする課題】しかしながら、前記の
ような従来の薄膜トランジスタ回路の製造方法では、ゲ
ート電極形成時にゲート電極とバス配線とを直接接続す
ることにより、抵抗値が低減できレイアウト上の余裕が
できるという利点がある反面、絶縁基板には半導体のＳ
ｉ基板より比抵抗が非常に大きいガラス等の透光性絶縁
基板を用いているため、静電気による破壊が頻発し、歩
留まりが悪くなるという問題があった。
ような従来の薄膜トランジスタ回路の製造方法では、ゲ
ート電極形成時にゲート電極とバス配線とを直接接続す
ることにより、抵抗値が低減できレイアウト上の余裕が
できるという利点がある反面、絶縁基板には半導体のＳ
ｉ基板より比抵抗が非常に大きいガラス等の透光性絶縁
基板を用いているため、静電気による破壊が頻発し、歩
留まりが悪くなるという問題があった。
【００１０】特に、液晶表示装置用の数１０ｃｍクラス
の大型基板では、基板の搬送の際の静電気誘起が大きな
問題となっていた。例えば、フォトリソグラフィー工程
等ではヒーターブロックの金属プレートと基板とが接
触、分離を繰り返して基板が搬送されるので剥離帯電が
発生していた。また、ドライエッチング等のプラズマ工
程中のチャージアップ等によっても帯電が発生してい
た。
の大型基板では、基板の搬送の際の静電気誘起が大きな
問題となっていた。例えば、フォトリソグラフィー工程
等ではヒーターブロックの金属プレートと基板とが接
触、分離を繰り返して基板が搬送されるので剥離帯電が
発生していた。また、ドライエッチング等のプラズマ工
程中のチャージアップ等によっても帯電が発生してい
た。
【００１１】このような静電気誘起、静電気流入がある
と、ディスチャージの際に図４（ｂ）の１６にイメージ
を示したように、バス配線と薄膜トランジスタの構成要
素との間で放電し、図４（ｃ）示したような素子破壊１
７を起こすため大きな問題となっていた。素子が完全に
壊れない場合でも、使用中の寿命が短くなる一因となる
という問題があった。
と、ディスチャージの際に図４（ｂ）の１６にイメージ
を示したように、バス配線と薄膜トランジスタの構成要
素との間で放電し、図４（ｃ）示したような素子破壊１
７を起こすため大きな問題となっていた。素子が完全に
壊れない場合でも、使用中の寿命が短くなる一因となる
という問題があった。
【００１２】本発明は、前記のような従来の問題を解決
するものであり、ゲート電極上に層間絶縁膜を形成した
後に、前記ゲート電極と前記バス配線との接続を行うこ
とにより、工程中の静電気破壊を防止できる薄膜トラン
ジスタ回路の製造方法およびそれを用いた液晶表示装置
提供することを目的とする。
するものであり、ゲート電極上に層間絶縁膜を形成した
後に、前記ゲート電極と前記バス配線との接続を行うこ
とにより、工程中の静電気破壊を防止できる薄膜トラン
ジスタ回路の製造方法およびそれを用いた液晶表示装置
提供することを目的とする。
【００１３】
【課題を解決するための手段】前記目的を達成するため
に、本発明の薄膜トランジスタ回路の製造方法は、薄膜
トランジスタのゲート電極と、回路領域を縦断するバス
配線とを絶縁性基板上に形成する薄膜トランジスタ回路
の製造方法であって、前記ゲート電極の形成時には、前
記ゲート電極と前記バス配線との接続は行わず、前記ゲ
ート電極上に層間絶縁膜を形成した後に、前記ゲート電
極と前記バス配線との接続を行うことを特徴とする。前
記のような薄膜トランジスタ回路の製造方法によれば、
製造工程中の静電気起因の素子破壊を防止することがで
きるので、薄膜トランジスタ基板の歩留まりを向上させ
ることができ、寿命信頼性も向上させることができる。
に、本発明の薄膜トランジスタ回路の製造方法は、薄膜
トランジスタのゲート電極と、回路領域を縦断するバス
配線とを絶縁性基板上に形成する薄膜トランジスタ回路
の製造方法であって、前記ゲート電極の形成時には、前
記ゲート電極と前記バス配線との接続は行わず、前記ゲ
ート電極上に層間絶縁膜を形成した後に、前記ゲート電
極と前記バス配線との接続を行うことを特徴とする。前
記のような薄膜トランジスタ回路の製造方法によれば、
製造工程中の静電気起因の素子破壊を防止することがで
きるので、薄膜トランジスタ基板の歩留まりを向上させ
ることができ、寿命信頼性も向上させることができる。
【００１４】前記薄膜トランジスタ回路の製造方法にお
いては、前記ゲート電極と前記バス配線との接続を回路
配線用の薄膜材料で行うことが好ましい。また、前記絶
縁性基板が透光性のガラス基板であることが好ましい。
いては、前記ゲート電極と前記バス配線との接続を回路
配線用の薄膜材料で行うことが好ましい。また、前記絶
縁性基板が透光性のガラス基板であることが好ましい。
【００１５】また、前記薄膜トランジスタがポリシリコ
ン薄膜トランジスタであることが好ましい。次に、本発
明の液晶表示装置は、薄膜トランジスタのゲート電極
と、回路領域を縦断するバス配線とが絶縁性基板上に形
成され、前記ゲート電極の形成時には、前記ゲート電極
と前記バス配線との接続は行わず、前記ゲート電極上に
層間絶縁膜を形成した後に、前記ゲート電極と前記バス
配線との接続が行われている薄膜トランジスタ回路を周
辺駆動回路に用いたことを特徴とする。前記のような液
晶表示装置によれば、製造工程中の静電気起因の素子破
壊を防止することができるので、液晶表示装置の歩留ま
りを向上させることができ、寿命信頼性も向上させるこ
とができる。
ン薄膜トランジスタであることが好ましい。次に、本発
明の液晶表示装置は、薄膜トランジスタのゲート電極
と、回路領域を縦断するバス配線とが絶縁性基板上に形
成され、前記ゲート電極の形成時には、前記ゲート電極
と前記バス配線との接続は行わず、前記ゲート電極上に
層間絶縁膜を形成した後に、前記ゲート電極と前記バス
配線との接続が行われている薄膜トランジスタ回路を周
辺駆動回路に用いたことを特徴とする。前記のような液
晶表示装置によれば、製造工程中の静電気起因の素子破
壊を防止することができるので、液晶表示装置の歩留ま
りを向上させることができ、寿命信頼性も向上させるこ
とができる。
【００１６】前記液晶表示装置においては、前記ゲート
電極と前記バス配線との接続が回路配線用の薄膜材料で
行われていることが好ましい。また、前記薄膜トランジ
スタがポリシリコン薄膜トランジスタであることが好ま
しい。
電極と前記バス配線との接続が回路配線用の薄膜材料で
行われていることが好ましい。また、前記薄膜トランジ
スタがポリシリコン薄膜トランジスタであることが好ま
しい。
【００１７】
【発明の実施の形態】本発明の一実施形態について、図
１を用いて説明する。ポリシリコン薄膜トランジスタ回
路及びそれを用いた周辺駆動回路を内蔵した液晶表示装
置の構成は、従来例と同じであるので説明は省略する。
１を用いて説明する。ポリシリコン薄膜トランジスタ回
路及びそれを用いた周辺駆動回路を内蔵した液晶表示装
置の構成は、従来例と同じであるので説明は省略する。
【００１８】図１は、本発明の薄膜トランジスタ回路の
製造方法を説明する図面である。図１に示している製造
方法は、図２のＡ部に相当する部分の製造方法である。
すなわち、図２に示したシフトレジスタブロック７中
の、バス配線９ａ、９ｂとこれらに接続された薄膜トラ
ンジスタ１０の繰り返し部分の製造方法である。図１
（ａ）〜（ｃ）は、各工程における平面図を示してお
り、図１（ｄ）は図１（ｃ）のI−I線における断面図を
示している。
製造方法を説明する図面である。図１に示している製造
方法は、図２のＡ部に相当する部分の製造方法である。
すなわち、図２に示したシフトレジスタブロック７中
の、バス配線９ａ、９ｂとこれらに接続された薄膜トラ
ンジスタ１０の繰り返し部分の製造方法である。図１
（ａ）〜（ｃ）は、各工程における平面図を示してお
り、図１（ｄ）は図１（ｃ）のI−I線における断面図を
示している。
【００１９】まず、図１（ａ）に示したように、透光性
のガラス基板（コーニング社＃１７３７基板）２０上に
アンダーコートの二酸化珪素膜（図示せず）を製膜後、
半導体層１５を形成した。半導体層１５には、レーザー
結晶化により製造したポリシリコン薄膜を用い、膜厚は
８５ｎｍ程度とした。
のガラス基板（コーニング社＃１７３７基板）２０上に
アンダーコートの二酸化珪素膜（図示せず）を製膜後、
半導体層１５を形成した。半導体層１５には、レーザー
結晶化により製造したポリシリコン薄膜を用い、膜厚は
８５ｎｍ程度とした。
【００２０】この上に図１（ｄ）に示したように、ゲー
ト絶縁膜２１を形成し、さらにゲート電極９ｅ、９ｆを
形成した。ゲート絶縁膜２１には、ＬＰＣＶＤによる二
酸化珪素膜を用い、膜厚は１００ｎｍ程度とした。ま
た、ゲート電極９ｅ，９ｆにはスパッタ法によるＴａや
Ｃｒ等の薄膜を用い、膜厚は２００ｎｍ程度とした。
ト絶縁膜２１を形成し、さらにゲート電極９ｅ、９ｆを
形成した。ゲート絶縁膜２１には、ＬＰＣＶＤによる二
酸化珪素膜を用い、膜厚は１００ｎｍ程度とした。ま
た、ゲート電極９ｅ，９ｆにはスパッタ法によるＴａや
Ｃｒ等の薄膜を用い、膜厚は２００ｎｍ程度とした。
【００２１】次に、イオン注入を行った後、活性化アニ
ールを行い、図１（ｄ）に示したように、層間絶縁膜２
２を成膜した。層間絶縁膜２２には、例えばＣＶＤ法に
よる二酸化珪素膜を用い、膜厚は５００ｎｍ程度とし
た。
ールを行い、図１（ｄ）に示したように、層間絶縁膜２
２を成膜した。層間絶縁膜２２には、例えばＣＶＤ法に
よる二酸化珪素膜を用い、膜厚は５００ｎｍ程度とし
た。
【００２２】次に、図１（ｃ）に示したように、コンタ
クトホール１９を開口の後、回路配線用の薄膜材料１８
で回路の結線を行い、図２のＡ部に相当する部分が完成
させた。薄膜材料１８には、スパッタ法によるＴｉとＡ
ｌの２層配線を用い、膜厚はそれぞれ１００ｎｍ、５０
０ｎｍ程度とした。
クトホール１９を開口の後、回路配線用の薄膜材料１８
で回路の結線を行い、図２のＡ部に相当する部分が完成
させた。薄膜材料１８には、スパッタ法によるＴｉとＡ
ｌの２層配線を用い、膜厚はそれぞれ１００ｎｍ、５０
０ｎｍ程度とした。
【００２３】前記の工程では、バス配線９ａ、９ｂに
は、回路配線用の配線材料を用い、ゲート電極９ｅ、９
ｆとは別工程で形成した。すなわち、バス配線とゲート
電極とは分離して形成され、バス配線とゲート電極との
結線は、前記のように層間絶縁膜２２形成後に初めて行
われる。
は、回路配線用の配線材料を用い、ゲート電極９ｅ、９
ｆとは別工程で形成した。すなわち、バス配線とゲート
電極とは分離して形成され、バス配線とゲート電極との
結線は、前記のように層間絶縁膜２２形成後に初めて行
われる。
【００２４】さらにパッシベイション膜（ＣＶＤ法によ
る窒化珪素膜で膜厚５００ｎｍ程度）と液晶表示用の画
素電極（スパッタ法によるＩＴＯ膜で膜厚１５０ｎｍ程
度）を形成し、液晶表示装置用の周辺駆動回路内蔵のポ
リシリコン薄膜トランジスタ回路基板を製造した。
る窒化珪素膜で膜厚５００ｎｍ程度）と液晶表示用の画
素電極（スパッタ法によるＩＴＯ膜で膜厚１５０ｎｍ程
度）を形成し、液晶表示装置用の周辺駆動回路内蔵のポ
リシリコン薄膜トランジスタ回路基板を製造した。
【００２５】また、この基板を用いて液晶表示装置を製
造した。本発明のような構成で薄膜トランジスタを製造
した場合、静電気による素子破壊不良が大幅に低減し、
歩留まりが向上した。
造した。本発明のような構成で薄膜トランジスタを製造
した場合、静電気による素子破壊不良が大幅に低減し、
歩留まりが向上した。
【００２６】このことは、回路配線用の薄膜材料で回路
結線を行うまでの製造工程中に静電気の流入放出の起こ
りやすいバス配線に直接薄膜トランジスタ素子のゲート
電極が接続されていないためと考えられる。なお本発明
では長い（面積が大きい）配線をバス配線と表現した。
個々の素子のゲート電極面積とこれに直接接続される配
線の面積比が１００倍を越えるような場合には、本発明
のような製造方法によることが好ましい。
結線を行うまでの製造工程中に静電気の流入放出の起こ
りやすいバス配線に直接薄膜トランジスタ素子のゲート
電極が接続されていないためと考えられる。なお本発明
では長い（面積が大きい）配線をバス配線と表現した。
個々の素子のゲート電極面積とこれに直接接続される配
線の面積比が１００倍を越えるような場合には、本発明
のような製造方法によることが好ましい。
【００２７】
【発明の効果】以上のように、本発明の薄膜トランジス
タ回路の製造方法によれば、ゲート電極上に層間絶縁膜
を形成した後に、ゲート電極とバス配線との接続を行う
ことにより、製造工程中の静電気起因の素子破壊を防止
することができるので、ガラスのような絶縁性基板を用
いても薄膜トランジスタ基板の歩留まりを向上させるこ
とができ、寿命信頼性も向上させることができる。
タ回路の製造方法によれば、ゲート電極上に層間絶縁膜
を形成した後に、ゲート電極とバス配線との接続を行う
ことにより、製造工程中の静電気起因の素子破壊を防止
することができるので、ガラスのような絶縁性基板を用
いても薄膜トランジスタ基板の歩留まりを向上させるこ
とができ、寿命信頼性も向上させることができる。
【００２８】また、本発明の液晶表示装置によれば、ゲ
ート電極上に層間絶縁膜を形成した後に、ゲート電極と
バス配線との接続が行われている薄膜トランジスタ回路
を周辺駆動回路に用いているので、製造工程中の静電気
起因の素子破壊を防止することができるので、液晶表示
装置の歩留まりを向上させることができ、寿命信頼性も
向上させることができる。
ート電極上に層間絶縁膜を形成した後に、ゲート電極と
バス配線との接続が行われている薄膜トランジスタ回路
を周辺駆動回路に用いているので、製造工程中の静電気
起因の素子破壊を防止することができるので、液晶表示
装置の歩留まりを向上させることができ、寿命信頼性も
向上させることができる。
【図１】本発明の薄膜トランジスタ回路の製造工程の一
実施形態を示す模式図
実施形態を示す模式図
【図２】周辺駆動回路内蔵の液晶表示装置の要部の構成
図
図
【図３】周辺駆動内蔵型液晶表示装置用の薄膜トランジ
スタ回路基板の構成図
スタ回路基板の構成図
【図４】従来の薄膜トランジスタ回路の製造工程の一例
を示す模式図
を示す模式図
９ａ，９ｂ バス配線 ９ｃ，９ｄ，９ｅ，９ｆ ゲート電極 １０ 薄膜トランジスタ １５ 半導体層 １８ 回路配線用の薄膜材料 １９ コンタクトホール ２０，３１ ガラス基板 ２１ ゲート絶縁膜 ２２ 層間絶縁膜
Claims (7)
- 【請求項１】 薄膜トランジスタのゲート電極と、回路
領域を縦断するバス配線とを絶縁性基板上に形成する薄
膜トランジスタ回路の製造方法であって、前記ゲート電
極の形成時には、前記ゲート電極と前記バス配線との接
続は行わず、前記ゲート電極上に層間絶縁膜を形成した
後に、前記ゲート電極と前記バス配線との接続を行うこ
とを特徴とする薄膜トランジスタ回路の製造方法。 - 【請求項２】 前記ゲート電極と前記バス配線との接続
を回路配線用の薄膜材料で行う請求項１に記載の薄膜ト
ランジスタ回路の製造方法。 - 【請求項３】 前記絶縁性基板が透光性のガラス基板で
ある請求項１または２に記載の薄膜トランジスタ回路の
製造方法。 - 【請求項４】 前記薄膜トランジスタがポリシリコン薄
膜トランジスタである請求項１、２または３に記載の薄
膜トランジスタ回路の製造方法。 - 【請求項５】 薄膜トランジスタのゲート電極と、回路
領域を縦断するバス配線とが絶縁性基板上に形成され、
前記ゲート電極の形成時には、前記ゲート電極と前記バ
ス配線との接続は行わず、前記ゲート電極上に層間絶縁
膜を形成した後に、前記ゲート電極と前記バス配線との
接続が行われている薄膜トランジスタ回路を周辺駆動回
路に用いたことを特徴とする液晶表示装置。 - 【請求項６】 前記ゲート電極と前記バス配線との接続
が回路配線用の薄膜材料で行われている請求項５に記載
の液晶表示装置。 - 【請求項７】 前記薄膜トランジスタがポリシリコン薄
膜トランジスタである請求項５または６に記載の液晶表
示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10205112A JP2000036604A (ja) | 1998-07-21 | 1998-07-21 | 薄膜トランジスタ回路の製造方法及び液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10205112A JP2000036604A (ja) | 1998-07-21 | 1998-07-21 | 薄膜トランジスタ回路の製造方法及び液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000036604A true JP2000036604A (ja) | 2000-02-02 |
Family
ID=16501628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10205112A Pending JP2000036604A (ja) | 1998-07-21 | 1998-07-21 | 薄膜トランジスタ回路の製造方法及び液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000036604A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004163493A (ja) * | 2002-11-11 | 2004-06-10 | Sanyo Electric Co Ltd | 表示装置 |
| WO2006022152A1 (ja) * | 2004-08-27 | 2006-03-02 | Sharp Kabushiki Kaisha | 駆動回路基板、その製造方法、液晶表示パネル及び液晶表示装置 |
| JP2019201216A (ja) * | 2011-10-07 | 2019-11-21 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05303080A (ja) * | 1992-04-24 | 1993-11-16 | Seiko Epson Corp | アクティブマトリクスパネル |
| JPH07183519A (ja) * | 1993-12-24 | 1995-07-21 | Toshiba Corp | 半導体装置の製造方法 |
| JPH08204202A (ja) * | 1995-01-24 | 1996-08-09 | Toshiba Corp | 薄膜トランジスタの製造方法 |
| JPH08262486A (ja) * | 1994-08-24 | 1996-10-11 | Sharp Corp | 液晶表示装置 |
| JPH0997909A (ja) * | 1995-09-28 | 1997-04-08 | Sharp Corp | 液晶表示装置 |
| JPH1062819A (ja) * | 1996-06-11 | 1998-03-06 | Lg Electron Inc | 液晶表示装置及びその製造方法 |
-
1998
- 1998-07-21 JP JP10205112A patent/JP2000036604A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05303080A (ja) * | 1992-04-24 | 1993-11-16 | Seiko Epson Corp | アクティブマトリクスパネル |
| JPH07183519A (ja) * | 1993-12-24 | 1995-07-21 | Toshiba Corp | 半導体装置の製造方法 |
| JPH08262486A (ja) * | 1994-08-24 | 1996-10-11 | Sharp Corp | 液晶表示装置 |
| JPH08204202A (ja) * | 1995-01-24 | 1996-08-09 | Toshiba Corp | 薄膜トランジスタの製造方法 |
| JPH0997909A (ja) * | 1995-09-28 | 1997-04-08 | Sharp Corp | 液晶表示装置 |
| JPH1062819A (ja) * | 1996-06-11 | 1998-03-06 | Lg Electron Inc | 液晶表示装置及びその製造方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004163493A (ja) * | 2002-11-11 | 2004-06-10 | Sanyo Electric Co Ltd | 表示装置 |
| WO2006022152A1 (ja) * | 2004-08-27 | 2006-03-02 | Sharp Kabushiki Kaisha | 駆動回路基板、その製造方法、液晶表示パネル及び液晶表示装置 |
| JP2019201216A (ja) * | 2011-10-07 | 2019-11-21 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2021048395A (ja) * | 2011-10-07 | 2021-03-25 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US11133078B2 (en) | 2011-10-07 | 2021-09-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US11749365B2 (en) | 2011-10-07 | 2023-09-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US12062405B2 (en) | 2011-10-07 | 2024-08-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6356318B1 (en) | Active-matrix liquid crystal display having storage capacitors of area smaller than that of pixel electrodes | |
| US7092047B2 (en) | Thin film transistor substrate for liquid crystal display panel and manufacturing method thereof | |
| US5075674A (en) | Active matrix substrate for liquid crystal display | |
| US7626646B2 (en) | Substrate for display device and display device equipped therewith | |
| JPH0814669B2 (ja) | マトリクス型表示装置 | |
| US20060139548A1 (en) | Liquid crystal display device and fabricating method thereof | |
| JPH1031235A (ja) | 液晶表示装置 | |
| JPH1010548A (ja) | アクティブマトリクス基板およびその製造方法 | |
| JP3226836B2 (ja) | 液晶表示装置及びその製造方法 | |
| JPH10319431A (ja) | 薄膜トランジスタアレイ基板 | |
| WO2009081633A1 (ja) | アクティブマトリクス基板、これを備えた液晶表示装置、及びアクティブマトリクス基板の製造方法 | |
| JPH0426084B2 (ja) | ||
| KR20070081016A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| JPH0728089A (ja) | 液晶表示パネル | |
| JP2556252B2 (ja) | 薄膜電界効果型トランジスタアレイ | |
| JPH10213812A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2009015049A (ja) | 液晶表示装置 | |
| US20040105041A1 (en) | Thin film transistor, liquid crystal display panel, and method of manufacturing thin film transistor | |
| JP4381691B2 (ja) | 液晶表示装置用基板及びそれを備えた液晶表示装置及びその製造方法 | |
| JP2000036604A (ja) | 薄膜トランジスタ回路の製造方法及び液晶表示装置 | |
| US20040090406A1 (en) | Liquid crystal display | |
| JPH0239030A (ja) | Ｔｆｔパネル | |
| JP2501411B2 (ja) | アクティブマトリクス型表示装置 | |
| JP4468626B2 (ja) | 表示装置用基板及びそれを備えた表示装置 | |
| JPS6159389A (ja) | アクテイブマトリツクス型表示装置用表示電極アレイの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050615 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20061109 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080829 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080909 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081105 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081209 |