JPH0728089A - 液晶表示パネル - Google Patents
液晶表示パネルInfo
- Publication number
- JPH0728089A JPH0728089A JP16757393A JP16757393A JPH0728089A JP H0728089 A JPH0728089 A JP H0728089A JP 16757393 A JP16757393 A JP 16757393A JP 16757393 A JP16757393 A JP 16757393A JP H0728089 A JPH0728089 A JP H0728089A
- Authority
- JP
- Japan
- Prior art keywords
- bus line
- drain
- liquid crystal
- electrode
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】薄膜電界効果型トランジスタを用いた液晶表示
パネルの開口率を上げ、さらにドレイン信号の影響によ
る画素電極及びコモン電極の変動を抑え、クロストーク
をなくし、均一性を向上させる。 【構成】透明絶縁性基板上の１層目にドレインバスライ
ン及びゲート電極を形成し、ゲートバスライン、ソース
電極、ドレイン電極を同一層で構成し、コンタクトホー
ルによりゲート電極とゲートバスライン及びドレイン電
極とドレインバスラインを接続している。このときドレ
インバスライン上を絶縁層を介しゲート線で覆うように
配線する。さらに前記とは別の絶縁層を介してドレイン
バスライン上にも画素電極を設け、ソース電極とはコン
タクトホールにより接続されている。 【効果】従来よりも明るく、クロストークの低減され
た、均一な表示を得ることができた。
パネルの開口率を上げ、さらにドレイン信号の影響によ
る画素電極及びコモン電極の変動を抑え、クロストーク
をなくし、均一性を向上させる。 【構成】透明絶縁性基板上の１層目にドレインバスライ
ン及びゲート電極を形成し、ゲートバスライン、ソース
電極、ドレイン電極を同一層で構成し、コンタクトホー
ルによりゲート電極とゲートバスライン及びドレイン電
極とドレインバスラインを接続している。このときドレ
インバスライン上を絶縁層を介しゲート線で覆うように
配線する。さらに前記とは別の絶縁層を介してドレイン
バスライン上にも画素電極を設け、ソース電極とはコン
タクトホールにより接続されている。 【効果】従来よりも明るく、クロストークの低減され
た、均一な表示を得ることができた。
Description
【０００１】
【産業上の利用分野】本発明は、薄膜電界効果型トラン
ジスタ及び電極をもつ透明絶縁性基板で液晶層を挟んだ
構造の液晶表示パネルに関する。
ジスタ及び電極をもつ透明絶縁性基板で液晶層を挟んだ
構造の液晶表示パネルに関する。
【０００２】
【従来の技術】携帯型コンピュータや壁掛けテレビ用の
フラットパネルディスプレイとして液晶ディスプレイが
注目されている。その中でもガラス基板上にアレイ化し
た薄膜電界効果型トランジスタを形成し、各画素のスイ
ッチとして用いたアクティブマトリクス方式はフルカラ
ー表示が可能であることから、高画質ディスプレイとし
て期待され、各機関で活発に開発が行われている。
フラットパネルディスプレイとして液晶ディスプレイが
注目されている。その中でもガラス基板上にアレイ化し
た薄膜電界効果型トランジスタを形成し、各画素のスイ
ッチとして用いたアクティブマトリクス方式はフルカラ
ー表示が可能であることから、高画質ディスプレイとし
て期待され、各機関で活発に開発が行われている。
【０００３】この薄膜電界効果型トランジスタを用いた
アクティブマトリクス液晶ディスプレイは、２枚の透明
絶縁性基板を液晶を介して張り合わせた構造をしてお
り、図５に平面図，図６に図５のＡ−Ａ′線断面図を示
してある。図に示すように、一方の透明絶縁性基板１５
の上にゲート電極４とゲートバスライン５が一体に形成
されている。この上全面に絶縁膜１１が形成され、その
上にノンドープ非結晶シリコン層９およびｎ型非結晶シ
リコン層１０の半導体層が形成されている。さらに、そ
の上にドレインバスライン２とソース電極６が設けられ
ており、さらに画素電極１がソース電極６に接続して設
けられている。ここで、画素電極１とドレインバスライ
ン２は絶縁膜１１の同一平面上に形成されているため、
画素電極１はソースバスライン２と接触してショート等
が生じないように適当なスペースをあけて設けなければ
ならない。他方の透明絶縁性基板には透明なコモン電極
１７が設けられており、これら２枚の透明絶縁性基板は
液晶層１４を介して張り合わされている。
アクティブマトリクス液晶ディスプレイは、２枚の透明
絶縁性基板を液晶を介して張り合わせた構造をしてお
り、図５に平面図，図６に図５のＡ−Ａ′線断面図を示
してある。図に示すように、一方の透明絶縁性基板１５
の上にゲート電極４とゲートバスライン５が一体に形成
されている。この上全面に絶縁膜１１が形成され、その
上にノンドープ非結晶シリコン層９およびｎ型非結晶シ
リコン層１０の半導体層が形成されている。さらに、そ
の上にドレインバスライン２とソース電極６が設けられ
ており、さらに画素電極１がソース電極６に接続して設
けられている。ここで、画素電極１とドレインバスライ
ン２は絶縁膜１１の同一平面上に形成されているため、
画素電極１はソースバスライン２と接触してショート等
が生じないように適当なスペースをあけて設けなければ
ならない。他方の透明絶縁性基板には透明なコモン電極
１７が設けられており、これら２枚の透明絶縁性基板は
液晶層１４を介して張り合わされている。
【０００４】このような薄膜電界効果型トランジスタを
用いたアクティブマトリクス液晶ディスプレイの技術
は、例えば、Ｍ．Ｔｕｍｕｒａ、ｅｔ．ａｌ．，“Ｈｉ
ｇｈ−Ｒｅｓｏｌｕｔｉｏｎ １０．３−ｉｎ．−Ｄｉ
ａｇｏｎａｌ Ｍｕｌｔｉｃ−ｏｌｏｒ ＴＦＴ−ＬＣ
Ｄ”，ＳＩＤ７９１ ＤＩＧＥＳＴ，ｐ２１５−２１８
に開示されている。
用いたアクティブマトリクス液晶ディスプレイの技術
は、例えば、Ｍ．Ｔｕｍｕｒａ、ｅｔ．ａｌ．，“Ｈｉ
ｇｈ−Ｒｅｓｏｌｕｔｉｏｎ １０．３−ｉｎ．−Ｄｉ
ａｇｏｎａｌ Ｍｕｌｔｉｃ−ｏｌｏｒ ＴＦＴ−ＬＣ
Ｄ”，ＳＩＤ７９１ ＤＩＧＥＳＴ，ｐ２１５−２１８
に開示されている。
【０００５】
【発明が解決しようとする課題】このような従来の薄膜
電界効果型トランジスタを用いたアクティブマトリクス
液晶ディスプレイでは、２枚の透明絶縁性基板のうち一
方の基板には画素電極の他にドレインバスライン、ゲー
トバスライン及び薄膜電界効果型トランジスタが平面上
に構成されている。したがって、１画素中の画素電極が
占める面積の割合が小さくなり、画素の開口率が低くな
るため、表示が暗くなるという欠点がある。
電界効果型トランジスタを用いたアクティブマトリクス
液晶ディスプレイでは、２枚の透明絶縁性基板のうち一
方の基板には画素電極の他にドレインバスライン、ゲー
トバスライン及び薄膜電界効果型トランジスタが平面上
に構成されている。したがって、１画素中の画素電極が
占める面積の割合が小さくなり、画素の開口率が低くな
るため、表示が暗くなるという欠点がある。
【０００６】
【課題を解決するための手段】第１の発明によれば、平
行な複数のゲートバスラインと平行な複数のドレインバ
スラインとがマトリクス状に形成され、ゲートバスライ
ンとドレインバスラインとの各交差部付近にそれぞれ薄
膜電界効果型トランジスタが形成され、各々の薄膜電界
効果型トランジスタにはそれぞれ画素電極が接続されて
いる透明絶縁性基板と、透明電極を有するもう１つの透
明絶縁性基板を液晶層を介して張り合わせた液晶表示パ
ネルにおいて、ドレインバスライン上に絶縁層を設け、
画素電極が絶縁層を介してドレインバスライン上にも形
成されていることを特徴とする液晶表示パネルが得られ
る。
行な複数のゲートバスラインと平行な複数のドレインバ
スラインとがマトリクス状に形成され、ゲートバスライ
ンとドレインバスラインとの各交差部付近にそれぞれ薄
膜電界効果型トランジスタが形成され、各々の薄膜電界
効果型トランジスタにはそれぞれ画素電極が接続されて
いる透明絶縁性基板と、透明電極を有するもう１つの透
明絶縁性基板を液晶層を介して張り合わせた液晶表示パ
ネルにおいて、ドレインバスライン上に絶縁層を設け、
画素電極が絶縁層を介してドレインバスライン上にも形
成されていることを特徴とする液晶表示パネルが得られ
る。
【０００７】また第２の発明によれば、平行な複数のゲ
ートバスラインと平行な複数のドレインバスラインとが
マトリクス状に形成され、ゲートバスラインとドレイン
バスラインとの各交差部付近にそれぞれ薄膜電界効果型
トランジスタが形成され、各々の薄膜電界効果型トラン
ジスタにはそれぞれ画素電極が接続されている透明絶縁
性基板と、透明電極を有するもう１つの透明絶縁性基板
を液晶層を介して張り合わせた液晶表示パネルにおい
て、ドレインバスライン上に絶縁層を設け、ゲートバス
ラインの一部が前記ドレインバスライン上を覆い、さら
にゲートバスライン上に絶縁層を設け、画素電極が前記
絶縁層を介してドレインバスライン及びゲートバスライ
ン上にも形成されていることを特徴とする液晶表示パネ
ルが得られる。
ートバスラインと平行な複数のドレインバスラインとが
マトリクス状に形成され、ゲートバスラインとドレイン
バスラインとの各交差部付近にそれぞれ薄膜電界効果型
トランジスタが形成され、各々の薄膜電界効果型トラン
ジスタにはそれぞれ画素電極が接続されている透明絶縁
性基板と、透明電極を有するもう１つの透明絶縁性基板
を液晶層を介して張り合わせた液晶表示パネルにおい
て、ドレインバスライン上に絶縁層を設け、ゲートバス
ラインの一部が前記ドレインバスライン上を覆い、さら
にゲートバスライン上に絶縁層を設け、画素電極が前記
絶縁層を介してドレインバスライン及びゲートバスライ
ン上にも形成されていることを特徴とする液晶表示パネ
ルが得られる。
【０００８】
【作用】本発明の液晶表示パネルを従来の液晶表示パネ
ルと比較して説明する。図５及び図６に示す従来の液晶
表示パネル１は１画素内にゲートバスライン、ドレイン
バスライン、薄膜電界効果型トランジスタが平面上に重
なりなく構成されている。そのため、画素電極の占める
面積は、上記のバスライン及びトランジスタの他に、画
素電極と、ゲートバスライン及びドレインバスラインの
間のスペースを除いた部分となる。したがって、開口率
は２０〜４０％程度となる。
ルと比較して説明する。図５及び図６に示す従来の液晶
表示パネル１は１画素内にゲートバスライン、ドレイン
バスライン、薄膜電界効果型トランジスタが平面上に重
なりなく構成されている。そのため、画素電極の占める
面積は、上記のバスライン及びトランジスタの他に、画
素電極と、ゲートバスライン及びドレインバスラインの
間のスペースを除いた部分となる。したがって、開口率
は２０〜４０％程度となる。
【０００９】一方、第１の発明の液晶表示パネルでは１
画素内で図２に示すようにゲートバスライン及びドレイ
ンバスライン２と、画素電極１の層の間に絶縁層１１を
設け、図１に示すようにドレインバスライン２と画素電
極１の一部を重ね合わせることを可能にしている。その
ため、従来必要だったゲートバスラインとドレインバス
ラインと、画素電極との間のスペースが不要となり、こ
のスペースを画素電極つまり表示部分として使用してい
る。したがって、従来よりも開口率をアップさせること
ができる。
画素内で図２に示すようにゲートバスライン及びドレイ
ンバスライン２と、画素電極１の層の間に絶縁層１１を
設け、図１に示すようにドレインバスライン２と画素電
極１の一部を重ね合わせることを可能にしている。その
ため、従来必要だったゲートバスラインとドレインバス
ラインと、画素電極との間のスペースが不要となり、こ
のスペースを画素電極つまり表示部分として使用してい
る。したがって、従来よりも開口率をアップさせること
ができる。
【００１０】第２の発明の液晶表示パネルでも、第１の
発明同様、絶縁層でゲートバスライン及びドレインバス
ラインを覆い、画素電極の一部をゲートバスライン及び
ドレインバスラインと重ね合わせているため、従来より
も開口率をアップさせることができる。さらに、図３及
び図４に示すようにドレインバスライン２上を絶縁層を
介してゲートバスライン５で覆っている。ゲート信号は
１周期の間で１／ゲートバスライン数しか電圧が変動し
ない。通常、パソコンなどのゲートバスライン数は４０
０本以上であるので、ゲートバスラインの電圧はほとん
ど変動しないことになる。従来の液晶表示パネルは、画
素電極や対向側のコモン電極がドレインバスラインの電
圧信号の影響を受けて、表示が不均一になりクロストー
クを発生していた。しかし、この第２の発明ではドレイ
ンバスラインをゲートバスラインで覆うことによりドレ
イン信号電圧の影響を受けなくなり、表示が均一になり
クロストークを抑えることができる。
発明同様、絶縁層でゲートバスライン及びドレインバス
ラインを覆い、画素電極の一部をゲートバスライン及び
ドレインバスラインと重ね合わせているため、従来より
も開口率をアップさせることができる。さらに、図３及
び図４に示すようにドレインバスライン２上を絶縁層を
介してゲートバスライン５で覆っている。ゲート信号は
１周期の間で１／ゲートバスライン数しか電圧が変動し
ない。通常、パソコンなどのゲートバスライン数は４０
０本以上であるので、ゲートバスラインの電圧はほとん
ど変動しないことになる。従来の液晶表示パネルは、画
素電極や対向側のコモン電極がドレインバスラインの電
圧信号の影響を受けて、表示が不均一になりクロストー
クを発生していた。しかし、この第２の発明ではドレイ
ンバスラインをゲートバスラインで覆うことによりドレ
イン信号電圧の影響を受けなくなり、表示が均一になり
クロストークを抑えることができる。
【００１１】
【実施例】以下に本発明について図面を参照して詳細に
説明する。図１は本発明の第１の実施例の液晶表示装置
の１画素の平面図であり、図２は図１におけるＡ−Ａ′
線の断面図である。まず、透明絶縁性基板１５上にクロ
ミウム膜をスパッタ法により１５０ｎｍ形成し、フォト
リソグラフィによりレジストパターンを形成し、クロミ
ウム膜をエッチングしてパターニングしゲート電極４と
ドレインバスライン２を形成する。さらに、この上にプ
ラズマＣＶＤ法を用いて絶縁膜１１として窒化シリコン
膜を４００ｎｍ、半導体層としてノンドープ非結晶シリ
コンを３５０ｎｍ、ｎ型非結晶シリコンを５０ｎｍ堆積
させる。ここで、フォトリソグラフィにより島状のレジ
ストパターンを形成し、プラズマエッチングによりパタ
ーニングしてノンドープ非結晶シリコン層９及びｎ型非
結晶シリコン層１０を形成する。つづいて、フォトリソ
グラフィによりドレイン電極とドレインバスライン及び
ゲート電極とゲートバスラインとをそれぞれ接続するコ
ンタクトホール７のレジストパターンを形成し、絶縁膜
１１をドライエッチングによりパターニングする。次に
再びクロミウム膜を形成して、これをフォトリソグラフ
ィによりゲートバスライン及びソース／ドレイン電極の
形にレジストパターンを形成し、ウエットエッチングに
よりこれをパターニングしゲートバスライン５，ドレイ
ン電極３およびソース電極６を形成する。さらにチャネ
ル上のｎ型非結晶シリコン層をプラズマエッチングによ
り除去し、ＩＴＯ膜をスパッタ法により形成し、フォト
リソグラフィにより画素電極用のレジストパターンを形
成し、ＩＴＯ膜をエッチングしてパターニングし画素電
極１を形成する。画素電極１の１部は絶縁層１１を介し
てドレインバスライン２と重なっている。この後、プラ
ズマＣＶＤ法により窒化シリコン膜をパッシベーション
膜１２として堆積させる。なお、図において、１３は配
向膜，１４は液晶層，１６は偏光板である。
説明する。図１は本発明の第１の実施例の液晶表示装置
の１画素の平面図であり、図２は図１におけるＡ−Ａ′
線の断面図である。まず、透明絶縁性基板１５上にクロ
ミウム膜をスパッタ法により１５０ｎｍ形成し、フォト
リソグラフィによりレジストパターンを形成し、クロミ
ウム膜をエッチングしてパターニングしゲート電極４と
ドレインバスライン２を形成する。さらに、この上にプ
ラズマＣＶＤ法を用いて絶縁膜１１として窒化シリコン
膜を４００ｎｍ、半導体層としてノンドープ非結晶シリ
コンを３５０ｎｍ、ｎ型非結晶シリコンを５０ｎｍ堆積
させる。ここで、フォトリソグラフィにより島状のレジ
ストパターンを形成し、プラズマエッチングによりパタ
ーニングしてノンドープ非結晶シリコン層９及びｎ型非
結晶シリコン層１０を形成する。つづいて、フォトリソ
グラフィによりドレイン電極とドレインバスライン及び
ゲート電極とゲートバスラインとをそれぞれ接続するコ
ンタクトホール７のレジストパターンを形成し、絶縁膜
１１をドライエッチングによりパターニングする。次に
再びクロミウム膜を形成して、これをフォトリソグラフ
ィによりゲートバスライン及びソース／ドレイン電極の
形にレジストパターンを形成し、ウエットエッチングに
よりこれをパターニングしゲートバスライン５，ドレイ
ン電極３およびソース電極６を形成する。さらにチャネ
ル上のｎ型非結晶シリコン層をプラズマエッチングによ
り除去し、ＩＴＯ膜をスパッタ法により形成し、フォト
リソグラフィにより画素電極用のレジストパターンを形
成し、ＩＴＯ膜をエッチングしてパターニングし画素電
極１を形成する。画素電極１の１部は絶縁層１１を介し
てドレインバスライン２と重なっている。この後、プラ
ズマＣＶＤ法により窒化シリコン膜をパッシベーション
膜１２として堆積させる。なお、図において、１３は配
向膜，１４は液晶層，１６は偏光板である。
【００１２】このように作製した薄膜トランジスタアレ
イを用いて通常の液晶パネル組立工程を経ることにより
液晶表示パネルを作製する。このようにして得られた液
晶表示パネルは画素電極１の一部がドレインバスライン
２と重なるまで広くなっているので、開口率が高く、明
るい表示特性が得られる。
イを用いて通常の液晶パネル組立工程を経ることにより
液晶表示パネルを作製する。このようにして得られた液
晶表示パネルは画素電極１の一部がドレインバスライン
２と重なるまで広くなっているので、開口率が高く、明
るい表示特性が得られる。
【００１３】図３は本発明の第２の実施例の液晶表示装
置の１画素の平面図であり、図４（ａ），（ｂ），
（ｃ）はそれぞれ図３におけるＡＡ′，ＢＢ′，ＣＣ′
線の断面図である。まず、透明絶縁性基板１５上にクロ
ミウム膜をスパッタ法により１５０ｎｍ形成し、フォト
リソグラフィによりゲート電極及びドレインバスライン
用のレジストパターンを形成し、クロミウム膜をエッチ
ングしてパターニングしゲート電極４とドレインバスラ
イン２を形成する。さらに、この上にプラズマＣＶＤ法
を用いて絶縁膜１１として窒化シリコン膜を４００ｎ
ｍ、半導体層としてノンドープ非結晶シリコンを３５０
ｎｍ、ｎ型非結晶シリコンを５０ｎｍ堆積させる。ここ
で、フォトリソグラフィにより島状のレジストパターン
を形成し、ノンドープ非結晶シリコン及びｎ型非結晶シ
リコン層をプラズマエッチングによりパターニングして
ノンドープ非結晶シリコン層９およびｎ型非結晶シリコ
ン層１０を形成する。つづいて、フォトリソグラフィに
よりドレイン電極とドレインバスライン及びゲート電極
とゲートバスラインとをそれぞれ接続するコンタクトホ
ールのレジストパターンを形成し、絶縁膜１１をドライ
エッチングによりパターニングする。次に再びクロミウ
ム膜を形成して、これをフォトリソグラフィによりゲー
トバスライン及びソース／ドレイン電極の形にレジスト
パターンを形成し、ウエットエッチングによりこれをパ
ターニングしてゲートバスライン５，ドレイン電極３お
よびソース電極６を形成する。ゲートバスライン５の一
部は絶縁膜１１を介してドレインバスライン２を覆って
いる。さらにチャネル上のｎ型非結晶シリコン層をプラ
ズマエッチングにより除去し、この後、プラズマＣＶＤ
法を用いて絶縁膜１８として窒化シリコン膜を堆積す
る。つづいて、フォトリソグラフィによりソース電極と
画素電極を接続するコンタクトホールのレジストパター
ンを形成し、絶縁膜１８をドライエッチングによりパタ
ーニングする。さらに、ＩＴＯ膜をスパッタ法により形
成し、フォトリソグラフィにより画素電極の形にレジス
トパターンを形成し、ＩＴＯ膜をエッチングしてパター
ニングし画素電極１を形成する。画素電極１はその一部
が絶縁膜を介してドレインバスラインおよびゲートバス
ラインに重なるまで広がっている。
置の１画素の平面図であり、図４（ａ），（ｂ），
（ｃ）はそれぞれ図３におけるＡＡ′，ＢＢ′，ＣＣ′
線の断面図である。まず、透明絶縁性基板１５上にクロ
ミウム膜をスパッタ法により１５０ｎｍ形成し、フォト
リソグラフィによりゲート電極及びドレインバスライン
用のレジストパターンを形成し、クロミウム膜をエッチ
ングしてパターニングしゲート電極４とドレインバスラ
イン２を形成する。さらに、この上にプラズマＣＶＤ法
を用いて絶縁膜１１として窒化シリコン膜を４００ｎ
ｍ、半導体層としてノンドープ非結晶シリコンを３５０
ｎｍ、ｎ型非結晶シリコンを５０ｎｍ堆積させる。ここ
で、フォトリソグラフィにより島状のレジストパターン
を形成し、ノンドープ非結晶シリコン及びｎ型非結晶シ
リコン層をプラズマエッチングによりパターニングして
ノンドープ非結晶シリコン層９およびｎ型非結晶シリコ
ン層１０を形成する。つづいて、フォトリソグラフィに
よりドレイン電極とドレインバスライン及びゲート電極
とゲートバスラインとをそれぞれ接続するコンタクトホ
ールのレジストパターンを形成し、絶縁膜１１をドライ
エッチングによりパターニングする。次に再びクロミウ
ム膜を形成して、これをフォトリソグラフィによりゲー
トバスライン及びソース／ドレイン電極の形にレジスト
パターンを形成し、ウエットエッチングによりこれをパ
ターニングしてゲートバスライン５，ドレイン電極３お
よびソース電極６を形成する。ゲートバスライン５の一
部は絶縁膜１１を介してドレインバスライン２を覆って
いる。さらにチャネル上のｎ型非結晶シリコン層をプラ
ズマエッチングにより除去し、この後、プラズマＣＶＤ
法を用いて絶縁膜１８として窒化シリコン膜を堆積す
る。つづいて、フォトリソグラフィによりソース電極と
画素電極を接続するコンタクトホールのレジストパター
ンを形成し、絶縁膜１８をドライエッチングによりパタ
ーニングする。さらに、ＩＴＯ膜をスパッタ法により形
成し、フォトリソグラフィにより画素電極の形にレジス
トパターンを形成し、ＩＴＯ膜をエッチングしてパター
ニングし画素電極１を形成する。画素電極１はその一部
が絶縁膜を介してドレインバスラインおよびゲートバス
ラインに重なるまで広がっている。
【００１４】このように作製した薄膜トランジスタアレ
イを用いて通常の液晶パネル組立工程を経ることにより
液晶表示パネルを作製する。このようにして得られた液
晶表示パネルは開口率が高く、明るい表示特性が得られ
る。また、ドレイン信号電圧の影響により発生するクロ
ストークは発生しない。
イを用いて通常の液晶パネル組立工程を経ることにより
液晶表示パネルを作製する。このようにして得られた液
晶表示パネルは開口率が高く、明るい表示特性が得られ
る。また、ドレイン信号電圧の影響により発生するクロ
ストークは発生しない。
【００１５】
【発明の効果】以上詳述したように本発明によれば、開
口率の高い、明るい表示特性の液晶表示パネルが得ら
れ、さらに第２の発明では明るい表示特性が得られる他
に、ドレイン信号電圧の影響により発生するクロストー
クを抑えることができる。
口率の高い、明るい表示特性の液晶表示パネルが得ら
れ、さらに第２の発明では明るい表示特性が得られる他
に、ドレイン信号電圧の影響により発生するクロストー
クを抑えることができる。
【図１】本発明の第１の実施例の薄膜電界効果型トラン
ジスタを用いた液晶表示パネルの１画素の平面図であ
る。
ジスタを用いた液晶表示パネルの１画素の平面図であ
る。
【図２】図１のＡ−Ａ′線断面図である。
【図３】本発明の第２の実施例の薄膜電界効果型トラン
ジスタを用いた液晶表示パネルの１画素の平面図であ
る。
ジスタを用いた液晶表示パネルの１画素の平面図であ
る。
【図４】（ａ），（ｂ），（ｃ）はそれぞれ図３のＡ−
Ａ′，Ｂ−Ｂ′，Ｃ−Ｃ′線断面図である。
Ａ′，Ｂ−Ｂ′，Ｃ−Ｃ′線断面図である。
【図５】従来の薄膜電界効果型トランジスタを用いた液
晶表示パネルの１画素の平面図である。
晶表示パネルの１画素の平面図である。
【図６】図５のＡ−Ａ′線断面図である。
１ 画素電極 ２ ドレインバスライン ３ ドレイン電極 ４ ゲート電極 ５ ゲートバスライン ６ ソース電極 ７ コンタクトホール ８ 半導体層 ９ ノンドープ非結晶シリコン層 １０ ｎ型非結晶シリコン層 １１ ゲート絶縁膜 １２ パッシベーション膜 １３ 配向膜 １４ 液晶層 １５ 透明絶縁性基板 １６ 偏光板 １７ コモン電極 １８ 絶縁膜
Claims (2)
- 【請求項１】 平行な複数のゲートバスラインと平行な
複数のドレインバスラインとがマトリクス状に形成さ
れ、前記ゲートバスラインと前記ドレインバスラインと
の各交差部付近にそれぞれ薄膜電界効果型トランジスタ
が形成され、各々の前記薄膜電界効果型トランジスタに
はそれぞれ画素電極が接続されている透明絶縁性基板
と、透明電極を有するもう１つの透明絶縁性基板を液晶
層を介して張り合わせた液晶表示パネルにおいて、前記
ドレインバスライン上に絶縁層を設け、前記画素電極が
前記絶縁層を介して前記ドレインバスライン上にも形成
されていることを特徴とする液晶表示パネル。 - 【請求項２】 平行な複数のゲートバスラインと平行な
複数のドレインバスラインとがマトリクス状に形成さ
れ、前記ゲートバスラインと前記ドレインバスラインと
の各交差部付近にそれぞれ薄膜電界効果型トランジスタ
が形成され、各々の前記薄膜電界効果型トランジスタに
はそれぞれ画素電極が接続されている透明絶縁性基板
と、透明電極を有するもう１つの透明絶縁性基板を液晶
層を介して張り合わせた液晶表示パネルにおいて、前記
ドレインバスライン上に絶縁層を設け、前記ゲートバス
ラインの一部が前記ドレインバスライン上を覆い、さら
に前記ゲートバスライン上に絶縁層を設け、前記画素電
極が前記絶縁層を介して前記ドレインバスライン及び前
記ゲートバスライン上にも形成されていることを特徴と
する液晶表示パネル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16757393A JP2556262B2 (ja) | 1993-07-07 | 1993-07-07 | 液晶表示パネル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16757393A JP2556262B2 (ja) | 1993-07-07 | 1993-07-07 | 液晶表示パネル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0728089A true JPH0728089A (ja) | 1995-01-31 |
| JP2556262B2 JP2556262B2 (ja) | 1996-11-20 |
Family
ID=15852251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16757393A Expired - Lifetime JP2556262B2 (ja) | 1993-07-07 | 1993-07-07 | 液晶表示パネル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2556262B2 (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5953583A (en) * | 1996-07-04 | 1999-09-14 | Sharp Kabushiki Kaisha | Manufacturing method of a thin-film transistor |
| US6284576B1 (en) | 1996-07-04 | 2001-09-04 | Sharp Kabushiki Kaisha | Manufacturing method of a thin-film transistor of a reverse staggered type |
| US6568587B1 (en) | 1998-11-10 | 2003-05-27 | Meiji Dairies Corporation | Collapsible measuring container |
| JP2008252101A (ja) * | 2008-04-18 | 2008-10-16 | Semiconductor Energy Lab Co Ltd | Ｅｌ表示装置およびその作製方法 |
| US7456911B2 (en) * | 2000-08-14 | 2008-11-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US7480431B2 (en) | 2006-08-18 | 2009-01-20 | Chunghwa Picture Tubes, Ltd. | Thin film transistor array substrate and liquid crystal display devices |
| JP2009265635A (ja) * | 2008-03-31 | 2009-11-12 | Semiconductor Energy Lab Co Ltd | 表示装置及びその作製方法 |
| JP2012043800A (ja) * | 2011-09-01 | 2012-03-01 | Semiconductor Energy Lab Co Ltd | Ｅｌ表示装置の作製方法 |
| JP2012234207A (ja) * | 2000-04-27 | 2012-11-29 | Semiconductor Energy Lab Co Ltd | 液晶表示装置、及び電子装置 |
| JP2014042032A (ja) * | 2013-09-06 | 2014-03-06 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US9059216B2 (en) | 2000-12-11 | 2015-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and manufacturing method thereof |
| JP2015111301A (ja) * | 2015-03-03 | 2015-06-18 | 株式会社半導体エネルギー研究所 | 表示装置及び電子機器 |
| JP2016167082A (ja) * | 2016-04-13 | 2016-09-15 | 株式会社半導体エネルギー研究所 | 半導体装置及び電子機器 |
| JP2017142537A (ja) * | 2017-05-11 | 2017-08-17 | 株式会社半導体エネルギー研究所 | 半導体装置及び電子機器 |
| JP2019050394A (ja) * | 2018-10-31 | 2019-03-28 | 株式会社半導体エネルギー研究所 | 半導体装置、及び電子機器 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62223727A (ja) * | 1986-03-25 | 1987-10-01 | Seiko Epson Corp | 液晶パネル |
| JPH0451120A (ja) * | 1990-06-19 | 1992-02-19 | Nec Corp | 薄膜電界効果型トランジスタ駆動液晶表示素子アレイ |
-
1993
- 1993-07-07 JP JP16757393A patent/JP2556262B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62223727A (ja) * | 1986-03-25 | 1987-10-01 | Seiko Epson Corp | 液晶パネル |
| JPH0451120A (ja) * | 1990-06-19 | 1992-02-19 | Nec Corp | 薄膜電界効果型トランジスタ駆動液晶表示素子アレイ |
Cited By (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6284576B1 (en) | 1996-07-04 | 2001-09-04 | Sharp Kabushiki Kaisha | Manufacturing method of a thin-film transistor of a reverse staggered type |
| US5953583A (en) * | 1996-07-04 | 1999-09-14 | Sharp Kabushiki Kaisha | Manufacturing method of a thin-film transistor |
| US6568587B1 (en) | 1998-11-10 | 2003-05-27 | Meiji Dairies Corporation | Collapsible measuring container |
| JP2017049592A (ja) * | 2000-04-27 | 2017-03-09 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US9099361B2 (en) | 2000-04-27 | 2015-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| JP2016106243A (ja) * | 2000-04-27 | 2016-06-16 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US9419026B2 (en) | 2000-04-27 | 2016-08-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| US9780124B2 (en) | 2000-04-27 | 2017-10-03 | Semiconductor Energy Laboratory Co., Ltd. | Display device including pixel comprising first transistor second transistor and light-emitting element |
| JP2012234207A (ja) * | 2000-04-27 | 2012-11-29 | Semiconductor Energy Lab Co Ltd | 液晶表示装置、及び電子装置 |
| JP2017161911A (ja) * | 2000-04-27 | 2017-09-14 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US7456911B2 (en) * | 2000-08-14 | 2008-11-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2014123137A (ja) * | 2000-08-14 | 2014-07-03 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US9666601B2 (en) | 2000-12-11 | 2017-05-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and manufacturing method thereof |
| US9059216B2 (en) | 2000-12-11 | 2015-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and manufacturing method thereof |
| US10665610B2 (en) | 2000-12-11 | 2020-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and manufacturing method thereof |
| US7480431B2 (en) | 2006-08-18 | 2009-01-20 | Chunghwa Picture Tubes, Ltd. | Thin film transistor array substrate and liquid crystal display devices |
| JP2009265635A (ja) * | 2008-03-31 | 2009-11-12 | Semiconductor Energy Lab Co Ltd | 表示装置及びその作製方法 |
| US8519398B2 (en) | 2008-03-31 | 2013-08-27 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP2013127626A (ja) * | 2008-03-31 | 2013-06-27 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2008252101A (ja) * | 2008-04-18 | 2008-10-16 | Semiconductor Energy Lab Co Ltd | Ｅｌ表示装置およびその作製方法 |
| JP2012043800A (ja) * | 2011-09-01 | 2012-03-01 | Semiconductor Energy Lab Co Ltd | Ｅｌ表示装置の作製方法 |
| JP2014042032A (ja) * | 2013-09-06 | 2014-03-06 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2015111301A (ja) * | 2015-03-03 | 2015-06-18 | 株式会社半導体エネルギー研究所 | 表示装置及び電子機器 |
| JP2016167082A (ja) * | 2016-04-13 | 2016-09-15 | 株式会社半導体エネルギー研究所 | 半導体装置及び電子機器 |
| JP2017142537A (ja) * | 2017-05-11 | 2017-08-17 | 株式会社半導体エネルギー研究所 | 半導体装置及び電子機器 |
| JP2019050394A (ja) * | 2018-10-31 | 2019-03-28 | 株式会社半導体エネルギー研究所 | 半導体装置、及び電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2556262B2 (ja) | 1996-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11143923B2 (en) | Display device | |
| US6028653A (en) | Active matrix liquid crystal display panel having an improved numerical aperture and display reliability and wiring designing method therefor | |
| JP2616160B2 (ja) | 薄膜電界効果型トランジスタ素子アレイ | |
| JP3708637B2 (ja) | 液晶表示装置 | |
| US8873011B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| JP2556262B2 (ja) | 液晶表示パネル | |
| JPH04163528A (ja) | アクティブマトリクス表示装置 | |
| JPH1010548A (ja) | アクティブマトリクス基板およびその製造方法 | |
| US4990460A (en) | Fabrication method for thin film field effect transistor array suitable for liquid crystal display | |
| US20200348784A1 (en) | Touch display substrate, method of manufacturing the same and display device | |
| JPH1115022A (ja) | 液晶表示装置及びその製造方法 | |
| JP2625585B2 (ja) | 薄膜トランジスタアレイ基板及びその製造方法 | |
| JPH05142570A (ja) | アクテイブマトリクス基板 | |
| JPH06130418A (ja) | アクティブマトリクス基板 | |
| JPH1070277A (ja) | 薄膜トランジスタ | |
| JPH06324350A (ja) | 薄膜電界効果型トランジスタアレイ | |
| JP3167817B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| JPH0444014A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH08262491A (ja) | 液晶表示素子およびその製造方法 | |
| JPH02198430A (ja) | 薄膜電界効果型トランジスタ素子アレイ | |
| JPH1048660A (ja) | 液晶表示装置 | |
| JP2001188255A (ja) | 液晶表示素子及びその製造方法 | |
| JP2677248B2 (ja) | アクティブマトリクス液晶表示パネル | |
| JP3397205B2 (ja) | 液晶表示装置 | |
| JP2002108245A (ja) | マトリクスアレイ基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960716 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 14 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 14 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 16 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 16 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130905 Year of fee payment: 17 |
|
| EXPY | Cancellation because of completion of term |