JP2019050394A - 半導体装置、及び電子機器 - Google Patents
半導体装置、及び電子機器 Download PDFInfo
- Publication number
- JP2019050394A JP2019050394A JP2018204639A JP2018204639A JP2019050394A JP 2019050394 A JP2019050394 A JP 2019050394A JP 2018204639 A JP2018204639 A JP 2018204639A JP 2018204639 A JP2018204639 A JP 2018204639A JP 2019050394 A JP2019050394 A JP 2019050394A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- source wiring
- amorphous semiconductor
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
導体装置及びその作製方法に係わり、特に液晶表示パネルに代表される電気光学装置及び
前記電気光学装置を部品として搭載した電子機器に関する技術である。
全般を指し、電気光学装置(以下、表示装置と記す)、半導体回路及び電子機器は全て半
導体装置である。
用いてTFTを作製する技術が開発されている。TFTは集積回路(Integrate
d Circuit;IC)や電気光学装置のような半導体装置に広く応用され、特に表
示装置などのスイッチング素子として開発が急がれている。
、アクティブマトリックス型の液晶表示装置が多く用いられている。そして、アクティブ
マトリックス液晶表示装置はゲート配線と、ソース配線と、前記ゲート線と前記ソース線
の交差に設けた画素部のTFTと、前記画素部のTFTに接続する画素電極とを有してい
る。従来のアクティブマトリックス液晶表示装置のゲート配線はTi/Al/Tiの3層
構造になっており、また従来のアクティブマトリックス液晶表示装置のソース配線はTa
N/Wの2層構造になっている。前記ソース配線材料のTaN/Wは熱処理に耐えうる金
属材料で、配線抵抗がAl等と比較するとやや高くなっている。
レビさらに携帯端末の表示装置として用途が拡大しているとともに量産化が進んでいる。
更に、画面サイズの大面積化、高精細化、高開口率化、高信頼性の要求が高まっている。
題にならなかった。しかし、画面サイズが大画面化するとゲート配線とソース配線の長さ
が増加して、特にTaN/Wの金属材料でできているソース配線の配線抵抗が高くなる問
題が発生し、消費電力の増大を引き起こしていた。そこで、配線材料としてAlを選択す
る手段もあるが、熱処理によりヒロックやウィスカー等の突起物の形成や、Al原子のチ
ャネル形成領域への拡散により、TFTの動作不良やTFT特性の低下を引き起こし、半
導体装置のパネル表示において線欠陥や点欠陥等の表示不良の原因に繋がり、歩留まり及
び信頼性の低下を招いていた。
めの半導体装置の構造及びその作製方法を提供することを課題としている。
たはそれらの合金)でメッキされたソース配線と、逆スタガ型の画素部のTFTと、保持
容量と、及び端子部を有する半導体装置を作製することである。尚、画面サイズが大画面
化する際に形状が大きくなるのは画素部のみであるために、画素部以外のところには金属
被膜をメッキする必要がない。つまり、画素部のソース配線のみに金属被膜がメッキされ
れば良い。
ための電極であるメッキ処理用電極805を取り付けた配線パターンを基板に形成する。
この配線パターンにはゲート配線側駆動回路に接続される端子部808と、ソース配線側
駆動回路に接続される端子部809が形成されている。また、前記配線パターンは図8の
ようにソース配線になるパターンが形成されている。尚、金属被膜をメッキする部分は画
素部のソース配線のみなので、ソース配線になるパターンはソース配線側駆動回路に接続
される端子部とは接続されていない。
をメッキすることができる。よって、画面サイズを大画面化しても低消費電力を実現でき
る半導体装置を作製することができる。
半導体装置のソース配線上に電気抵抗のより低い金属被膜をメッキ法で成膜することで、
画面サイズを大画面化しても低消費電力を実現することが可能となる。よって、対角40
インチや対角50インチの大画面の半導体装置にも本発明は対応することができる。
本発明を実施した透過型の半導体装置を以下に説明する。
形状に導電膜を形成する。
流し金属被膜をソース配線にメッキする。この際、図8で示したような形状に導電膜を形
成しているために、基板に電極を取り付けることでソース配線のみに金属被膜をメッキす
ることができる。
たはこれらの合金のことを示す。
配線は、同電位となるように配線でつなげられていることを特徴としている。また、前記
同電位となるようにつなげられた配線は、メッキ処理後にレーザー光(CO2レーザー等
)で分断してもよいし、メッキ処理後に前記基板と同時に分断してもよい。また、これら
の配線パターンでショートリングを形成しても良い。
たはp型)の不純物元素を含有する第2の非晶質半導体膜を積層する。
これらの積層膜を第2のフォトリソグラフィー工程により不要な部分をエッチングで除去
し、ソース配線、ゲート電極、保持容量を所望の形状に形成する。
トリソグラフィー工程により一導電型(n型またはp型)の不純物元素を含有する第2の
非晶質半導体膜の一部を除去して、ゲート電極のソース領域とドレイン領域を形成する。
縁膜をソース配線、画素部のTFT、保持容量、及び端子部を覆うように成膜する。
を成膜する。その後、第4のフォトリソグラフィー工程を行い、レジストマスクを形成し
て、その後ドライエッチング工程により、コンタクトホールを形成する。ここではゲート
電極の一導電型(n型またはp型)の不純物元素を含有する第2の非晶質半導体膜に達す
るコンタクトホールと、保持容量の一導電型(n型またはp型)の不純物元素を含有する
第2の非晶質半導体膜に達するコンタクトホールと、ソース配線に達するコンタクトホー
ルを形成する。また同時に、端子部の余分な第1の層間絶縁膜と第2の層間絶縁膜をエッ
チングして、端子部を形成する。
の不純物元素を含有する第2の非晶質半導体膜(ドレイン領域)と保持容量を電気的に接
続するための透明画素電極を形成する。
によりゲート配線、ソース配線と一導電型(n型またはp型)の不純物元素を含有する第
2の非晶質半導体膜とを接続する電極、及び端子部と電気的に接続する金属配線を形成す
る。本発明において、ゲート配線は層間絶縁膜に設けられたコンタクトホールを通じて第
1のゲート電極または第2のゲート電極と電気的に接続されている。また、ソース配線は
層間絶縁膜に設けられたコンタクトホールを通じてソース配線と一導電型(n型またはp
型)の不純物元素を含有する第2の非晶質半導体膜(ソース領域)と電気的に接続されて
いる。また、画素電極は、層間絶縁膜に設けられたコンタクトホールを通じて一導電型(
n型またはp型)の不純物元素を含有する第2の非晶質半導体膜(ドレイン領域)と電気
的に接続されている。
ス配線と、逆スタガ型の画素部のTFT、保持容量と、及び端子部で構成された透過型の
半導体表示装置を作製することができる。
本発明を実施した透過型の半導体装置を以下に説明する。
までは同じ工程で作製することができる。第5のフォトリソグラフィー工程により、ゲー
ト配線、ソース配線と一導電型(n型またはp型)の不純物元素を含有する第2の非晶質
半導体膜(ソース領域)とを接続する電極、画素電極、及び端子部と電気的に接続する金
属配線を形成する。尚、この金属配線の材料は、画素電極を構成するため反射性の高い金
属材料が好ましく、代表的にはAl、またはAgを主成分とする材料を用いる。
グラフィー工程の時に画素電極を同時に形成することができる。
ス配線と、逆スタガ型の画素部のTFT、保持容量と、及び端子部で構成された反射型の
半導体表示装置を作製することができる。
作製方法を示し、基板上に画素部のTFTを逆スタガ型で作製し、前記TFTに接続する
保持容量を作製する方法について工程に従って詳細に説明する。また、図1〜図3には、
前記基板の端部に設けられた他の基板に設けた回路の配線と電気的に接続するための端子
部を作製工程に同時に示した。尚、図1〜図3の断面図は図7のA〜A’の断面である。
きる基板として、コーニング社の#7059ガラスや#1737ガラスなどに代表される
バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることが
できる。更に他の基板として、石英基板、プラスチック基板などの透光性基板を用いるこ
ともできる。
を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して配線及び電極
(ソース配線102、ゲート電極103,104、保持容量105、及び端子101)を
形成する。(図1(A))
元素、前記元素を成分とする合金、または前記元素を成分とする窒化物で形成する。さら
に、Ti、Ta、W、Mo、Cr、Ndから選ばれた元素、前記元素を成分とする合金、
または前記元素を成分とする窒化物から複数選択し、それを積層することもできる。
り形成する。(図1(B))従来の5インチ程度の画面サイズであるならば、Ti、Ta
、W、Mo、Cr、Ndから選ばれた元素、前記元素を成分とする合金、または前記元素
を成分とする窒化物で形成しても配線抵抗は問題にならなかったが、画面サイズが大画面
化するとそれぞれの配線の長さが増加して、配線抵抗が高くなる問題が発生し、消費電力
の増大を引き起こす。よって、Cu被膜106をソース配線のみにメッキすることで配線
抵抗を下げることが可能となり、低消費電力を実現することができる。本実施例では金属
被膜にCuを使用したが、他にも、Ag、Au、Cr、Fe、Ni、Ptまたはこれらの
合金を用いることもできる。
配線は、同電位となるように配線でつなげられていることを特徴としている。また、前記
同電位となるようにつなげられた配線は、メッキ処理後にレーザー光(CO2レーザー等
)で分断してもよいし、メッキ処理後に前記基板と同時に分断してもよい。また、これら
の配線パターンでショートリングを形成しても良い。
200nmとし、好ましくは150nmの厚さで形成する。尚、ゲート絶縁膜は窒化シリ
コン膜に限定されるものではなく酸化シリコン膜、酸化窒化シリコン膜、酸化タンタル膜
などの絶縁膜を用いることもできる。(図1(C))
1の非晶質半導体膜108を、プラズマCVD法やスパッタ法などの公知の方法で全面に
成膜する。代表的には非晶質シリコン(a−Si)膜を100nmの膜厚で成膜する。(
図1(C))
9を20〜80nmの厚さで成膜する。一導電型(n型またはp型)を付与する不純物元
素を含む第2の非晶質半導体膜109は、プラズマCVD法やスパッタ法などの公知の方
法で全面に成膜する。本実施例ではリンが添加されたシリコンターゲットを用いてn型の
不純物元素を含有する第2の非晶質半導体膜109を成膜した。(図1(C))
、エッチングにより不要な部分を除去してソース配線311を形成する。この際のエッチ
ング方法としてウエットエッチングまたはドライエッチングを用いる。(図2(A))
体膜109、及び第1の非晶質半導体膜108を順次エッチングしていき、画素部のTF
T312は第2の非晶質半導体膜203、及び第1の非晶質半導体膜201が形成される
。また保持容量313は第2の非晶質半導体膜204、及び第1の非晶質半導体膜202
が形成される。
を行い、レジストマスク207を形成して、エッチングにより不要な部分を除去して第1
の非晶質半導体膜208、第2の非晶質半導体膜209,210,211を形成する。(
図2(B))
の酸化窒化シリコン膜から成る第1の層間絶縁膜213をソース配線311、画素部のT
FT312、及び保持容量313を覆うように成膜する。(図2(C))
リル樹脂から成る有機絶縁材料である第2の層間絶縁膜302を成膜する。本実施例では
第2の層間絶縁膜にアクリル樹脂から成る有機絶縁材料を選択したが、有機材料としては
ポリイミド等でも良く、更に無機材料を選択しても良い。その後、第4のフォトリソグラ
フィー工程を行い、レジストマスク301を形成して、その後ドライエッチング工程によ
り、ソース配線311と第2の非晶質半導体膜209を電気的に接続するためのコンタク
トホールを形成する。また、同時に保持容量313と第2の非晶質半導体膜211を電気
的に接続するためのコンタクトホールを形成する。また、ゲート配線と端子部310を電
気的に接続するためのコンタクトホールを端子部分に形成する。(図3(A))
で成膜する。その後、第5のフォトリソグラフィー工程とエッチング工程を行うことによ
り、透明画素電極309を形成する。(図3(B))
を行う。ソース配線311と第2の非晶質半導体膜209を電気的に接続するために金属
配線303を形成する。また、第2の非晶質半導体膜211と透明画素電極309を電気
的に接続する金属配線305を形成する。また、透明画素電極309と保持容量313を
電気的に接続する金属配線306を形成する。また、ゲート電極と端子部310を電気的
に接続するための金属配線308を形成する。尚、金属配線材料としては、50nm厚の
Ti膜と500nm厚のAl−Ti合金膜の積層膜を使用することができる。(図3(C
))
に金属配線を形成したが、金属配線を形成した後にITO等の透明画素電極を形成した半
導体表示装置の作製全体のフォトリソグラフィー工程数も同一である。よって、金属配線
とITO等の透明画素電極はどちらを先に形成しても良い。
311と、逆スタガ型の画素部のTFT312及び保持容量313と、端子部310で構
成された透過型の半導体表示装置を作製することができる。
動度が小さく1cm2/Vsec程度しか得られていない。そのために、画像表示を行う
ための駆動回路はICチップで形成され、TAB(Tape Automated Bo
nding)方式やCOG(Chip on glass)方式で実装されている。
とができることを示したが、本実施例では5回のフォトリソグラフィー工程で反射型の半
導体表示装置を作製する方法を図4に示す。
てのみ以下に示す。尚、図3(A)に対応する箇所は同一の符号を用いた。
とエッチング工程を行うことにより、ソース配線311と第2の非晶質半導体膜209を
電気的に接続するために金属配線402を形成する。また、同時に画素電極401を形成
する。さらに、端子部と電気的に接続する金属配線405を同時に形成する。(図4(B
))
ス配線311と、逆スタガ型の画素部のTFT312、保持容量313と、及び端子部3
10で構成された反射型の半導体表示装置を作製することができる。
たが、本実施例では第4のフォトリソグラフィー工程の後にメッキ工程を行うことを図9
〜図11に基づいて説明する。
きる基板として、コーニング社の#7059ガラスや#1737ガラスなどに代表される
バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることが
できる。更に他の基板として、石英基板、プラスチック基板などの透光性基板を用いるこ
ともできる。
、レジストマスクを形成し、エッチングにより不要な部分を除去して配線及び電極(ソー
ス配線902、ゲート電極903,904、保持容量905、及び端子901)を形成す
る。(図9(A))
元素、前記元素を成分とする合金、または前記元素を成分とする窒化物で形成する。さら
に、Ti、Ta、W、Mo、Cr、Ndから選ばれた元素、前記元素を成分とする合金、
または前記元素を成分とする窒化物から複数選択し、それを積層することもできる。
200nmとし、好ましくは150nmの厚さで形成する。尚、ゲート絶縁膜は窒化シリ
コン膜に限定されるものではなく酸化シリコン膜、酸化窒化シリコン膜、酸化タンタル膜
などの絶縁膜を用いることもできる。(図9(B))
1の非晶質半導体膜907を、プラズマCVD法やスパッタ法などの公知の方法で全面に
成膜する。代表的には非晶質シリコン(a−Si)膜を100nmの膜厚で成膜する。(
図9(B))
8を20〜80nmの厚さで成膜する。一導電型(n型またはp型)を付与する不純物元
素を含む第2の非晶質半導体膜908は、プラズマCVD法やスパッタ法などの公知の方
法で全面に成膜する。本実施例ではリンが添加されたシリコンターゲットを用いてn型の
不純物元素を含有する第2の非晶質半導体膜908を成膜した。(図9(B))
、エッチングにより不要な部分を除去してソース配線1111を形成する。この際のエッ
チング方法としてウエットエッチングまたはドライエッチングを用いる。(図9(C))
体膜908、及び第1の非晶質半導体膜907を順次エッチングしていき、画素部のTF
T1112は第2の非晶質半導体膜913、及び第1の非晶質半導体膜911が形成され
る。また保持容量1113は第2の非晶質半導体膜914、及び第1の非晶質半導体膜9
12が形成される。
を行い、レジストマスク1001を形成して、エッチングにより不要な部分を除去して第
1の非晶質半導体膜1002、第2の非晶質半導体膜1003,1004,1005を形
成する。(図10(A))
厚の酸化窒化シリコン膜から成る第1の層間絶縁膜1006をソース配線1111、画素
部のTFT1112、及び保持容量1113を覆うように成膜する。(図10(B))
クリル樹脂から成る有機絶縁材料である第2の層間絶縁膜1008を成膜する。本実施例
では第2の層間絶縁膜にアクリル樹脂から成る有機絶縁材料を選択したが、有機材料とし
てはポリイミド等でも良く、更に無機材料を選択しても良い。その後、第4のフォトリソ
グラフィー工程を行い、レジストマスク1007を形成して、その後ドライエッチング工
程により、ソース配線1111上と端子部1110上の第1の層間絶縁膜と第2の層間絶
縁膜を取り除く。また、保持容量1113と第2の非晶質半導体膜1005を電気的に接
続するためのコンタクトホールを形成する。(図10(C))
キ法により形成する。(図11(A))ここで用いる金属被膜は実施例1と同様にAg、
Au、Cr、Fe、Ni、Ptまたはこれらの合金を用いることもできる。
記画素部のソース配線は、同電位となるように配線でつなげられていることを特徴として
いる。また、前記同電位となるようにつなげられた配線は、メッキ処理後にレーザー光(
CO2レーザー等)で分断してもよいし、メッキ処理後に前記基板と同時に分断してもよ
い。また、これらの配線パターンでショートリングを形成しても良い。
で成膜する。その後、第5のフォトリソグラフィー工程とエッチング工程を行うことによ
り、透明画素電極1103を形成する。(図11(B))
を行う。ソース配線1111と第2の非晶質半導体膜1003を電気的に接続するために
金属配線1105を形成する。また、第2の非晶質半導体膜1005と透明画素電極11
03を電気的に接続する金属配線1107を形成する。また、透明画素電極1103と保
持容量1113を電気的に接続する金属配線1108を形成する。また、ゲート電極と端
子部1110を電気的に接続するための金属配線1104を形成する。尚、金属配線材料
としては、50nm厚のTi膜と500nm厚のAl−Ti合金膜の積層膜を使用するこ
とができる。(図11(C))
に金属配線を形成したが、金属配線を形成した後にITO等の透明画素電極を形成した半
導体表示装置の作製全体のフォトリソグラフィー工程数も同一である。よって、金属配線
とITO等の透明画素電極はどちらを先に形成しても良い。
1111と、逆スタガ型の画素部のTFT1112及び保持容量1113と、端子部11
10で構成された透過型の半導体表示装置を作製することができる。
射型の半導体装置を作製することができる。
路を実装している。
が、本実施例では、画素部のTFTがチャネルストップ型の半導体装置の実施例を図12
〜図14に基づいて説明する。
できる基板として、コーニング社の#7059ガラスや#1737ガラスなどに代表され
るバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いること
ができる。更に他の基板として、石英基板、プラスチック基板などの透光性基板を用いる
こともできる。
、レジストマスクを形成し、エッチングにより不要な部分を除去して配線及び電極(ソー
ス配線1202、ゲート電極1203,1204、保持容量1205、及び端子1201
)を形成する。(図12(A))
元素、前記元素を成分とする合金、または前記元素を成分とする窒化物で形成する。さら
に、Ti、Ta、W、Mo、Cr、Ndから選ばれた元素、前記元素を成分とする合金、
または前記元素を成分とする窒化物から複数選択し、それを積層することもできる。
キ法により形成する。(図12(B))従来の5インチ程度の画面サイズであるならば、
Ti、Ta、W、Mo、Cr、Ndから選ばれた元素、前記元素を成分とする合金、また
は前記元素を成分とする窒化物で形成しても配線抵抗は問題にならなかったが、画面サイ
ズが大画面化するとそれぞれの配線の長さが増加して、配線抵抗が高くなる問題が発生し
、消費電力の増大を引き起こす。よって、Cu膜1206をソース配線のみにメッキする
ことで配線抵抗を下げることが可能となり、低消費電力を実現することができる。本実施
例では金属被膜にCuを使用したが、他にも、Ag、Au、Cr、Fe、Ni、Ptまた
はこれらの合金を用いることもできる。
記画素部のソース配線は、同電位となるように配線でつなげられていることを特徴として
いる。また、前記同電位となるようにつなげられた配線は、メッキ処理後にレーザー光(
CO2レーザー等)で分断してもよいし、メッキ処理後に前記基板と同時に分断してもよ
い。また、これらの配線パターンでショートリングを形成しても良い。
〜200nmとし、好ましくは150nmの厚さで形成する。尚、ゲート絶縁膜は窒化シ
リコン膜に限定されるものではなく酸化シリコン膜、酸化窒化シリコン膜、酸化タンタル
膜などの絶縁膜を用いることもできる。(図12(C))
非晶質半導体膜1208を、プラズマCVD法やスパッタ法などの公知の方法で全面に成
膜する。代表的には非晶質シリコン(a−Si)膜を100nmの膜厚で成膜する。(図
12(C))
成し、エッチングにより不要な部分を除去してソース配線1411を形成する。この際の
エッチング方法としてウエットエッチングまたはドライエッチングを用いる。(図13(
A))
膜1208をエッチングしていき、画素部のTFT1412は非晶質半導体膜1304が
形成される。また保持容量1413は非晶質半導体膜1304が形成される。(図13(
A))
100〜200nmの厚さに形成する。図13(A)は、ゲート電極をマスクとする裏面
からの露光プロセスにより、自己整合的にチャネル保護膜とする第2の絶縁層1305,
1306を半導体層1303上に形成する。
を形成するためのドーピング工程を行う。ドーピングの方法はイオンドープ方法もしくは
イオン注入法で行う。n型の不純物としてリンを添加し、第2の絶縁層1305,130
6をマスクとして形成される不純物領域1307〜1309を形成する。この領域のドナ
ー濃度は1×1016〜1×1017/cm3の濃度とする。(図13(B))
絶縁膜1311をソース配線1411、画素部のTFT1412、及び保持容量1413
を覆うように成膜する。(図13(C))
クリル樹脂から成る有機絶縁材料である第2の層間絶縁膜1402を成膜する。本実施例
では第2の層間絶縁膜にアクリル樹脂から成る有機絶縁材料を選択したが、有機材料とし
てはポリイミド等でも良く、更に無機材料を選択しても良い。その後、第4のフォトリソ
グラフィー工程を行い、レジストマスク1401を形成して、その後ドライエッチング工
程により、ソース配線1411と非晶質半導体膜1307を電気的に接続するためのコン
タクトホールを形成する。
また、同時に保持容量1413と非晶質半導体膜1309を電気的に接続するためのコン
タクトホールを形成する。また、ゲート配線と端子部1410を電気的に接続するための
コンタクトホールを端子部分に形成する。(図14(A))
で成膜する。その後、第5のフォトリソグラフィー工程とエッチング工程を行うことによ
り、透明画素電極1403を形成する。(図14(B))
を行う。ソース配線1411と非晶質半導体膜1307を電気的に接続するために金属配
線1405を形成する。また、非晶質半導体膜1309と透明画素電極1403を電気的
に接続する金属配線1407を形成する。また、透明画素電極1403と保持容量141
3を電気的に接続する金属配線1408を形成する。また、ゲート電極と端子部1410
を電気的に接続するための金属配線1404を形成する。尚、金属配線材料としては、5
0nm厚のTi膜と500nm厚のAl−Ti合金膜の積層膜を使用することができる。
(図14(C))
に金属配線を形成したが、金属配線を形成した後にITO等の透明画素電極を形成した半
導体表示装置の作製全体のフォトリソグラフィー工程数も同一である。よって、金属配線
とITO等の透明画素電極はどちらを先に形成しても良い。
1411と、逆スタガ型の画素部のTFT1412及び保持容量1413と、端子部14
10で構成された透過型の半導体表示装置を作製することができる。
射型の半導体装置を作製することができる。
路を実装している。
気光学装置に用いることができる。即ち、それら電気光学装置を表示部として組み込んだ
電子機器全てに本発明を実施できる。
型またはフロント型)、ヘッドマウントディスプレイ(ゴーグル型ディスプレイ)、カー
ナビゲーション、パーソナルコンピュータ、携帯情報端末(モバイルコンピュータ、携帯
電話または電子書籍等)などが挙げられる。それらの一例を図5および図6に示す。
503、キーボード504等を含む。本発明を表示部503に適用することができる。
7、受像部508、操作スイッチ509等を含む。本発明は表示部に適用できる。
ヤーであり、本体510、表示部511、スピーカー部512、記録媒体513、操作ス
イッチ514等を含む。なお、このプレーヤーは記録媒体としてDVD(Digtial
Versatile Disc)、CD等を用い音楽鑑賞や映画鑑賞やゲームやインタ
ーネットを行うことができる。本発明は表示部511に適用することができる。
媒体604、操作スイッチ605、アンテナ606等を含む。本発明は表示部602,6
03に適用することができる。
。本発明は表示部608に適用することができる。
が可能である。また、本実施例の電子機器は実施形態1、実施形態2、実施例1〜実施例
5のどのような組み合わせからなる構成を用いても実現することができる。
Claims (1)
- 絶縁表面上に形成されたソース配線と、
前記ソース配線表面に形成された金属被膜を有し、
前記絶縁膜上に形成されたゲート電極と、
前記ゲート電極及び前記金属被膜上に形成された絶縁膜と、
前記絶縁膜上に形成された第1の非晶質半導体膜と、
前記第1の非晶質半導体膜上に形成されたn型を付与する不純物元素を含んだ第2の非晶質半導体膜と、
前記第2の非晶質半導体膜上に形成された第1の層間絶縁膜と、
前記第1の層間絶縁膜上に形成された第2の層間絶縁膜と、
ソース配線及び画素部のTFTを電気的に接続する金属配線と、
画素部のTFT及び保持容量を電気的に接続する透明電極からなる画素電極と、
メッキ処理された端子部とを有することを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018204639A JP2019050394A (ja) | 2018-10-31 | 2018-10-31 | 半導体装置、及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018204639A JP2019050394A (ja) | 2018-10-31 | 2018-10-31 | 半導体装置、及び電子機器 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017094464A Division JP2017142537A (ja) | 2017-05-11 | 2017-05-11 | 半導体装置及び電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019050394A true JP2019050394A (ja) | 2019-03-28 |
Family
ID=65906046
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018204639A Withdrawn JP2019050394A (ja) | 2018-10-31 | 2018-10-31 | 半導体装置、及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019050394A (ja) |
Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0244318A (ja) * | 1988-08-05 | 1990-02-14 | Toshiba Corp | 表示装置 |
JPH03196639A (ja) * | 1989-12-26 | 1991-08-28 | Ricoh Co Ltd | 薄膜トランジスタ |
JPH0426825A (ja) * | 1990-05-22 | 1992-01-30 | Alps Electric Co Ltd | 薄膜トランジスタアレイおよびその製造方法 |
JPH0496022A (ja) * | 1990-08-13 | 1992-03-27 | Hitachi Ltd | アクティブマトリクス基板とその製造方法並びにこれを用いた液晶表示素子 |
JPH04232923A (ja) * | 1990-12-28 | 1992-08-21 | Sanyo Electric Co Ltd | 表示装置の電極基板の製造方法 |
JPH0728089A (ja) * | 1993-07-07 | 1995-01-31 | Nec Corp | 液晶表示パネル |
JPH08116062A (ja) * | 1994-10-13 | 1996-05-07 | Furontetsuku:Kk | 薄膜トランジスタ |
JPH08130313A (ja) * | 1994-11-02 | 1996-05-21 | Furontetsuku:Kk | 逆スタガー型薄膜トランジスタ及びその製造方法 |
JPH1048651A (ja) * | 1996-07-31 | 1998-02-20 | Furontetsuku:Kk | 薄膜トランジスタ型液晶表示装置 |
JPH10173191A (ja) * | 1996-12-06 | 1998-06-26 | Mitsubishi Electric Corp | 薄膜トランジスタおよびその製造方法並びにこれを搭載した液晶表示装置 |
JP2000194014A (ja) * | 1998-12-28 | 2000-07-14 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2000243963A (ja) * | 1999-02-17 | 2000-09-08 | Sanyo Electric Co Ltd | 薄膜トランジスタ及び表示装置 |
JP2000323715A (ja) * | 1999-05-12 | 2000-11-24 | Sony Corp | 表示用薄膜半導体素子及び表示装置 |
-
2018
- 2018-10-31 JP JP2018204639A patent/JP2019050394A/ja not_active Withdrawn
Patent Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0244318A (ja) * | 1988-08-05 | 1990-02-14 | Toshiba Corp | 表示装置 |
JPH03196639A (ja) * | 1989-12-26 | 1991-08-28 | Ricoh Co Ltd | 薄膜トランジスタ |
JPH0426825A (ja) * | 1990-05-22 | 1992-01-30 | Alps Electric Co Ltd | 薄膜トランジスタアレイおよびその製造方法 |
JPH0496022A (ja) * | 1990-08-13 | 1992-03-27 | Hitachi Ltd | アクティブマトリクス基板とその製造方法並びにこれを用いた液晶表示素子 |
JPH04232923A (ja) * | 1990-12-28 | 1992-08-21 | Sanyo Electric Co Ltd | 表示装置の電極基板の製造方法 |
JPH0728089A (ja) * | 1993-07-07 | 1995-01-31 | Nec Corp | 液晶表示パネル |
JPH08116062A (ja) * | 1994-10-13 | 1996-05-07 | Furontetsuku:Kk | 薄膜トランジスタ |
JPH08130313A (ja) * | 1994-11-02 | 1996-05-21 | Furontetsuku:Kk | 逆スタガー型薄膜トランジスタ及びその製造方法 |
JPH1048651A (ja) * | 1996-07-31 | 1998-02-20 | Furontetsuku:Kk | 薄膜トランジスタ型液晶表示装置 |
JPH10173191A (ja) * | 1996-12-06 | 1998-06-26 | Mitsubishi Electric Corp | 薄膜トランジスタおよびその製造方法並びにこれを搭載した液晶表示装置 |
JP2000194014A (ja) * | 1998-12-28 | 2000-07-14 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2000243963A (ja) * | 1999-02-17 | 2000-09-08 | Sanyo Electric Co Ltd | 薄膜トランジスタ及び表示装置 |
JP2000323715A (ja) * | 1999-05-12 | 2000-11-24 | Sony Corp | 表示用薄膜半導体素子及び表示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9786687B2 (en) | Semiconductor device and manufacturing method thereof | |
US8188478B2 (en) | Semiconductor device and method of fabricating the same | |
JP4118485B2 (ja) | 半導体装置の作製方法 | |
JP2010217926A (ja) | 液晶表示装置 | |
JP4850168B2 (ja) | 半導体装置 | |
JP4789322B2 (ja) | 半導体装置及びその作製方法 | |
JP2019050394A (ja) | 半導体装置、及び電子機器 | |
JP6243953B2 (ja) | 半導体装置及び電子機器 | |
JP6007269B2 (ja) | 表示装置及び電子機器 | |
JP5779690B2 (ja) | 表示装置及び電子機器 | |
JP5732500B2 (ja) | 表示装置 | |
JP5538331B2 (ja) | 半導体装置 | |
JP2005072573A (ja) | 配線基板及びその作製方法、並びに半導体装置及びその作製方法 | |
JP2017142537A (ja) | 半導体装置及び電子機器 | |
JP2008083731A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181128 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190730 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20190926 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200204 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20200406 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200604 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20201006 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20201124 |