JP2005072573A - 配線基板及びその作製方法、並びに半導体装置及びその作製方法 - Google Patents
配線基板及びその作製方法、並びに半導体装置及びその作製方法 Download PDFInfo
- Publication number
- JP2005072573A JP2005072573A JP2004227448A JP2004227448A JP2005072573A JP 2005072573 A JP2005072573 A JP 2005072573A JP 2004227448 A JP2004227448 A JP 2004227448A JP 2004227448 A JP2004227448 A JP 2004227448A JP 2005072573 A JP2005072573 A JP 2005072573A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- interlayer insulating
- insulating film
- contact hole
- wirings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
【解決手段】 本発明は、絶縁表面を有する基板上に、第1の配線と、第2の配線と、第3の配線と、第1の層間絶縁膜と第2の層間絶縁膜と、第1のコンタクトホールと第2のコンタクトホールを有し、前記第2の配線の幅を前記第1の配線の幅より広いか、あるいは前記第3の配線の幅を前記第1の配線の幅もしくは前記第2の配線の幅より広く、且つ前記第2のコンタクトホールの直径を前記第1のコンタクトホールの直径より大きく形成することを特徴とする。
【選択図】 図1
Description
さらにこのような多結晶半導体薄膜を用いたTFTは、その電界効果移動度などの特性が優れているため、表示装置と同一基板上に機能回路までも搭載する研究開発が始められている。機能回路としては、例えば、CPUや画像処理回路、メモリなどが挙げられるが、半導体装置の付加価値を高めるためには、高処理能力の機能回路を小面積で搭載することが必要である。
この場合、TFTのゲート配線1007及びTFT間の引き回し配線1008として第1の配線層、TFT間の引き回し配線1009及び電源配線1010として第2の配線層が各々用いられている。
このように2層で配線を形成し、高処理能力の機能回路を実現しようとした場合、第2の配線で引き回し配線と共に電源配線等の配線幅が太い配線を形成することになり、配置面積が拡大する。
従って、引き回し配線幅や電源配線幅、またはコンタクトホールの径の縮小による面積縮小は非常に困難である。
そのため、表示装置と同一基板上に形成された機能回路の作製においても、面積縮小に多層配線技術が有効であると期待される。
しかし、これらの方法で、大型基板上に多層配線を作製する場合には、層間膜を均一な厚さで成膜し、平坦化するのは非常に困難である。また、下層の平坦性は、上層の平坦性に反映されるので、配線数が増加するほど平坦化は深刻な問題になり、工程数は更に増加していくという新たな問題が生じる。
以上のことから、同一基板上に機能回路を一体形成した場合において、装置を低価格のまま提供するためには、少ない工程で多層配線化を実現する必要がある。
また、第1のコンタクトホールの直径が1μm以下であり、且つ第2のコンタクトホールの直径が3μm以上であることを特徴としている。
また、第1の配線の幅と第2の配線の幅と第3の配線の幅のうち、配線の幅が2μm以下である配線を少なくとも一つは有し、且つ配線の幅が3μm以上である配線を少なくとも一つは有していることを特徴としている。
また、多層配線化により、機能回路の配置面積を縮小でき、機能回路の高速動作、高機能化が図れる。
また、上層の配線の露光装置には広露光範囲の露光装置を使用できるため、大型基板上に機能回路と表示装置とを一体形成する場合に有効である。従って、高機能な機能回路もしくはこれを有する表示装置を安価に提供することができる。
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。
そして得られた結晶質半導体膜を所望の形状にパターニングして、半導体膜203、204を形成する。
図2は本実施の形態における、ステッパによる露光を簡略化して示した図である。
まず、レチクル23上のパターン24を光学系(光源21、ミラー22)で1/N(N>0)倍に縮小してレジスト上に投影するステッパで露光を行う。ステッパの場合、露光範囲が狭いため、基板26上を繰り返し走査することにより、パターン25の転写を行っていく。
ステッパによる露光は、高精彩であるためパターン形成にズレが生じることが少なく、高精度の微細加工が可能となる。
導電膜形成後、フォトリソグラフ工程により導電膜をパターニングしてソース領域213、215とドレイン領域214、216からコンタクトホール209〜212を介して引き出される配線を形成する。ここで第1の層間絶縁膜208上の配線217〜220が、第2の配線である。
まず光源31からの光をミラー32等を用いてマスク33上に照射し、続いて台形鏡34や凹面鏡37等を用いて、レジスト上にマスクパターン35を一括して投影する。
一般にMPAでは、前記ステッパと比較すると解像度や位置精度はあまり高くないが、一度に大きな範囲を露光することが可能であるため、半導体装置の生産性において非常に有効である。
ここでは、次に説明する第3の配線の配線幅が第1の配線及び第2の配線の配線幅より広く、コンタクトホールの径を大きく形成することが可能であるため、露光工程において露光精度の条件が緩和される。そのため、MPAを用いて一括して露光を行い、コンタクトホールを形成することができる。
実施の形態2では、実施の形態1の構成に配線をさらに一層追加した機能回路の作製方法について図9を用いて説明する。
なお、実施の形態1ではコンタクトホール222〜225の形成にMPAを用いた例を示したが、本実施の形態において、第2の層間絶縁膜上に微細なコンタクトホールを精度よく形成したい場合は、第2のコンタクトホールの形成にも上述したステッパを用いてもよい。
ここでは、第3の配線の配線幅が下層の配線の配線幅より広く、コンタクトホールの直径を大きく形成することが可能であるため、露光工程において露光精度の条件がさらに緩和される。そのため、MPAを用いて一括して露光を行うことにより、第3のコンタクトホール231〜234を形成する。
本発明における他の実施の形態を図10を用いて説明する。本実施の形態では、多くの機能回路を高密度化し1つのチップに集積した配線基板について説明する。
図10は、従来別々のチップで実現されていたCPU801、周辺インターフェースコントローラー802、メモリコントローラー803、SRAM804、画像処理用プロセッサ805、音声処理用プロセッサ806、ネットワーク処理用プロセッサ807、ディスク処理用プロセッサ808等の機能回路を1つのチップに集積したものである。
一方で、機能回路同士を接続する配線810〜815及びコンタクトホールは、解像度や位置精度の条件がそれほど厳しくないため、広い範囲を一度に露光可能である等倍投影露光装置を用いて露光を行う。ここでは、MPAを用いて一括して全面にパターンを形成する。
本実施の形態を用いることで、機能回路を高密度に集積した場合において、引き回し配線の配置面積を大幅に低減でき、少ない工程で作製が可能となるため、高機能な機能回路を有する配線基板を低価格で提供することができる。
図5において、半導体層501にTFTのチャネル領域とソース領域とドレイン領域とが形成されている。ゲート配線507とTFT間配線508とを構成するのが第1の配線である。また第1の配線と第2の配線間、または活性層と第2の配線間を電気的に接続するのが第1のコンタクトホール503である。TFT間配線509と電源配線510と接地配線511により第2の配線504が形成されている。また、第2の配線と第3の配線間を電気的に接続しているのが第2のコンタクトホール505であり、電源配線512と接地配線513とを構成する第3の配線506である。
次に、新たな配線(第3の配線506)と、コンタクトホール(第2のコンタクトホール505)を追加する。第2の配線と第3の配線との間には絶縁膜が存在しており、第2のコンタクトホール505で電気的に接続される。第3の配線は、主に電源配線のように配線幅の広い配線として用いる。従って、第2のコンタクトホール505は、配線幅の広い配線のみを電気的に接続する。
従って、上層の配線及びコンタクトホール形成では、高精度の微細加工は要求されないので、低精彩ながらも大型基板に有効な広露光範囲の露光装置であるMPAを用いることで、機能回路と表示装置との配線もしくはコンタクトホールの露光工程を同時に行うことができる。
ゲート電極上に第1の層間絶縁膜が形成され、前記第1の層間絶縁膜111にコンタクトホールが設けられている。前記コンタクトホールを介して、不純物が添加された半導体層と第2の配線112〜119が電気的に接続されている。なお、ここでのコンタクトホールの形成には、高解像度且つ高位置精度である露光装置であるステッパを用いてコンタクトホールを形成する。
本実施例を用いることで、多層配線化することにより、機能回路の配置面積を縮小でき、機能回路の高速動作、高機能化に対し有効になる。
また本実施例は、上記の実施の形態と自由に組み合わせることができる。
一方、CPU706においては、第1のコンタクトホール形成に位置合わせの精度が要求されるため、高精細な露光装置であるステッパを用いて露光を行う。さらに、上層側の配線のコンタクトホール形成には、位置精度の条件が厳しくないため、広露光範囲の露光装置であるMPAを用いて一括して露光を行う。
本実施例を用いることにより、少ない工程で多層配線化を実現し、表示装置と同一基板上に機能回路までも一体形成した場合においても、高処理能力の機能回路を小面積で搭載することができる。
本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。
Claims (42)
- 絶縁表面を有する基板上に形成された第1の配線と、前記第1の配線を覆って形成された第1の層間絶縁膜と、前記第1の層間絶縁膜上に形成された第2の配線と、前記第2の配線を覆って形成された第2の層間絶縁膜と、前記第2の層間絶縁膜上に形成された第3の配線と、
前記第1の配線と前記第2の配線を電気的に接続するために前記第1の層間絶縁膜に形成された第1のコンタクトホールと、前記第2の配線と前記第3の配線を電気的に接続するために前記第2の層間絶縁膜に形成された第2のコンタクトホールとを有し、
前記第3の配線の幅は前記第1および第2の配線の幅より広く、且つ前記第2の配線の幅は前記第1の配線の幅より広く、且つ前記第2のコンタクトホールの直径または面積は前記第1のコンタクトホールの直径または面積より大きいことを特徴とする配線基板。 - 絶縁表面を有する基板上に形成された第1〜第n(n≧3)の配線と、第1〜第(n−1)の層間絶縁膜と、第1〜第(n−1)のコンタクトホールを有し、
第m(1≦m≦n)の配線を覆って第mの層間絶縁膜が形成され、前記第mの層間絶縁膜上に第(m+1)の配線が形成され、前記第(m+1)の配線は前記第mの層間絶縁膜に形成された第mのコンタクトホールを介して前記第1〜第mの配線の少なくとも一つと電気的に接続され、
第p(2≦p≦n)の配線の幅は、第r(1≦r≦p−1)の配線のいずれかの幅より広く、且つ第s(2≦s≦n−1)のコンタクトホールの直径または面積は、第t(1≦t≦s−1)のコンタクトホールのいずれかの直径または面積より大きいことを特徴とする配線基板。 - 請求項2において、
前記第s(2≦s≦n−1)のコンタクトホールの直径または面積が、前記第t(1≦t≦s―1)のコンタクトホールのいずれかの直径または面積の2倍以上であることを特徴とする配線基板。 - 請求項2または請求項3において、
前記第1〜第(n−1)のコンタクトホールのうち、少なくとも一つは直径が1μm以下であり、且つ少なくとも一つは直径が3μm以上であることを特徴とする配線基板。 - 請求項2乃至請求項4において、
前記第p(2≦p≦n)の配線の幅が、前記第r(1≦r≦p―1)の配線のいずれかの幅の2倍以上であることを特徴とする配線基板。 - 請求項2乃至請求項5のいずれか一項において、
前記第1〜第nの配線のうち、少なくとも一つは配線の幅が2μm以下であり、且つ少なくとも一つは配線の幅が3μm以上であることを特徴とする配線基板。 - 請求項1乃至請求項6のいずれか一項において、
前記配線は、Al、W、Mo、Ti、Pt、Cu、Ta、Auから選ばれた一種の元素または該元素を含む合金からなる単層または積層構造、あるいは不純物元素を含んだ半導体膜からなることを特徴とする配線基板。 - 請求項1乃至請求項7のいずれか一項において、
前記配線のうち、少なくとも一つは電源配線またはクロック配線であることを特徴とする配線基板。 - 請求項1乃至請求項8のいずれか一項において、
前記層間絶縁膜のうち、少なくとも一つは有機樹脂であることを特徴とする配線基板。 - 絶縁表面を有する基板上に形成された半導体薄膜を活性層として用いた薄膜トランジスタにより構成される機能回路を有し、
前記機能回路は、第1の配線と、前記第1の配線上に形成された第1の層間絶縁膜と、前記第1の層間絶縁膜上に形成された第2の配線と、前記第2の配線上に形成された第2の層間絶縁膜と、前記第2の層間絶縁膜上に形成された第3の配線と、
前記第1の配線と前記第2の配線を電気的に接続するために前記第1の層間絶縁膜に形成された第1のコンタクトホールと、前記第2の配線と前記第3の配線を電気的に接続するために前記第2の層間絶縁膜に形成された第2のコンタクトホールとを有し、
前記第3の配線の幅は前記第1および第2の配線の幅より広く、且つ前記第2の配線の幅は前記第1の配線の幅より広く、且つ前記第2のコンタクトホールの直径または面積は前記第1のコンタクトホールの直径または面積より大きいことを特徴とする配線基板。 - 絶縁表面を有する基板上に形成された半導体薄膜を活性層として用いた薄膜トランジスタにより構成される機能回路を有し、
前記機能回路は、第1〜第n(n≧3)の配線と、第1〜第(n−1)の層間絶縁膜と、第1〜第(n−1)のコンタクトホールを有し、
第m(1≦m≦n)の配線の上に第mの層間絶縁膜が形成され、前記第mの層間絶縁膜上に第(m+1)の配線が形成され、前記第(m+1)の配線は前記第mの層間絶縁膜に形成された第mのコンタクトホールを介して前記第1〜第mの配線の少なくとも一つと電気的に接続され、
第p(2≦p≦n)の配線の幅は、第r(1≦r≦p−1)の配線のいずれかの幅より広く、且つ第s(2≦s≦n−1)のコンタクトホールの直径または面積は、第t(1≦t≦s−1)のコンタクトホールのいずれかの直径または面積より大きいことを特徴とする半導体装置。 - 請求項10または請求項11において、
前記機能回路と同一基板上に表示装置を有することを特徴とする半導体装置。 - 請求項11乃至請求項12のいずれか一項において、
前記第s(2≦s≦n−1)のコンタクトホールの直径または面積が、前記第t(1≦t≦s―1)のコンタクトホールのいずれかの直径または面積の2倍以上であることを特徴とする半導体装置。 - 請求項11乃至請求項13のいずれか一項において、
前記第1〜第(n−1)のコンタクトホールのうち、少なくとも一つは直径が1μm以下であり、且つ少なくとも一つは直径が3μm以上であることを特徴とする半導体装置。 - 請求項11乃至請求項14のいずれか一項において、
前記第p(2≦p≦n)の配線の幅が、前記第r(1≦r≦p―1)の配線のいずれかの幅の2倍以上であることを特徴とする半導体装置。 - 請求項11乃至請求項15のいずれか一項において、
第1〜第nの配線のうち、少なくとも一つは配線の幅が2μm以下であり、且つ少なくとも一つは配線の幅が3μm以上であることを特徴とする半導体装置。 - 請求項10乃至請求項16のいずれか一項において、
前記機能回路とは、CPU、画像処理回路、SRAMまたはDRAMであることを特徴とする半導体装置。 - 請求項10乃至請求項17のいずれか一項において、
前記配線は、Al、W、Mo、Ti、Pt、Cu、Ta、Auから選ばれた一種の元素または該元素を含む合金からなる単層または積層構造、あるいは不純物元素を含んだ半導体膜からなることを特徴とする配線基板。 - 請求項10乃至請求項18のいずれか一項において、
前記配線のうち、少なくとも一つは電源配線またはクロック配線であることを特徴とする半導体装置。 - 請求項10乃至請求項19のいずれか一項において、
前記層間絶縁膜のうち、少なくとも一つは有機樹脂であることを特徴とする半導体装置。 - 請求項10乃至請求項20のいずれか一項における半導体装置を用いていることを特徴とする電子機器。
- 絶縁表面を有する基板上に、第1の配線を形成し、前記第1の配線を覆って第1の層間絶縁膜を形成し、前記第1の層間絶縁膜に第1のコンタクトホールを形成し、前記第1のコンタクトホールを介して前記第1の配線と電気的に接続する第2の配線を前記第1の層間絶縁膜上に形成し、前記第2の配線を覆って第2の層間絶縁膜を形成し、前記第2の層間絶縁膜に第2のコンタクトホールを形成し、前記第2のコンタクトホールを介して前記第1または第2の配線の少なくとも一方と電気的に接続する第3の配線を前記第2の層間絶縁膜上に形成し、
前記第1〜第3の配線、前記第1および第2のコンタクトホールは、それぞれ第1〜第5のフォトリソグラフ工程によって形成され、
前記第1〜第5のフォトリソグラフ工程のうち少なくとも一つは他のフォトリソグラフ工程と異なる露光装置を用いて行われることを特徴とする配線基板の作製方法。 - 絶縁表面を有する基板上に、第1〜第n(n≧3)の配線と第1〜第(n−1)の層間絶縁膜と第1〜第(n−1)のコンタクトホールを形成し、
第m(1≦m≦n)の配線を覆って第mの層間絶縁膜を形成し、前記第mの層間絶縁膜に第mのコンタクトホールを形成し、前期第mのコンタクトホールを介して前記第1〜第mの配線の少なくとも一つと電気的に接続する第(m+1)の配線を前記第mの層間絶縁膜上に形成し、前記第(m+1)の配線を覆って第(m+1)の層間絶縁膜を形成し、前記第(m+1)の層間絶縁膜に第(m+1)のコンタクトホールを形成し、前記第(m+1)のコンタクトホールを介して前記第1〜第(m+1)の配線の少なくとも一つと電気的に接続する第(m+2)の配線を前記第(m+1)の層間絶縁膜上に形成し、
前記第1〜第nの配線および第1〜第(n−1)のコンタクトホールは、それぞれ第1〜第(2n−1)のフォトリソグラフ工程によって形成され、
前記第1〜第(2n−1)のフォトリソグラフ工程のうち少なくとも一つは他のフォトリソグラフ工程と異なる露光装置を用いて行われることを特徴とする配線基板の作製方法。 - 請求項22または23において、
前記他と異なる露光装置とは、他の露光装置より高解像度且つ高位置精度且つ狭露光範囲の露光装置を用いることを特徴とする配線基板の作製方法。 - 請求項22乃至請求項24のいずれか一項において、
前記露光装置のうち少なくとも一つは、レンズプロジェクション方式の露光装置を用いることを特徴とする配線基板の作製方法。 - 請求項22乃至請求項24のいずれか一項において、
前記露光装置のうち少なくとも一つは、ミラープロジェクション方式の露光装置を用いることを特徴とする配線基板の作製方法。 - 請求項22乃至請求項26のいずれか一項において、
前記第1〜第nの配線において、より上側に形成される配線の幅を、前記第1〜第nの配線において、より下側に形成される配線の幅より広く形成し、
且つ前記第1〜第(n−1)のコンタクトホールにおいて、より上側に形成されるコンタクトホールの直径または面積を、前記第1〜第(n−1)のコンタクトホールにおいて、より下側に形成されるコンタクトホールの直径または面積より大きくなるように形成することを特徴とする配線基板の作製方法。 - 請求項22乃至請求項27のいずれか一項において、
前記配線は、Al、W、Mo、Ti、Pt、Cu、Ta、Auから選ばれた一種の元素または該元素を含む合金からなる単層または積層構造、あるいは不純物元素を含んだ半導体膜で形成することを特徴とする配線基板の作製方法。 - 請求項22乃至請求項28のいずれか一項において、
前記配線のうち、少なくとも一つを電源配線またはクロック配線で形成することを特徴とする配線基板の作製方法。 - 請求項22乃至請求項29のいずれか一項において、
前記層間絶縁膜のうち、少なくとも一つを有機樹脂で形成することを特徴とする配線基板の作製方法。 - 絶縁表面を有する基板上に形成された半導体薄膜を活性層として用いた薄膜トランジスタにより構成される機能回路を形成し、
前記機能回路は、絶縁表面を有する基板上に、第1の配線を形成し、前記第1の配線を覆って第1の層間絶縁膜を形成し、前記第1の層間絶縁膜に第1のコンタクトホールを形成し、前記第1のコンタクトホールを介して前記第1の配線と電気的に接続する第2の配線を前記第1の層間絶縁膜上に形成し、前記第2の配線を覆って第2の層間絶縁膜を形成し、前記第2の層間絶縁膜に第2のコンタクトホールを形成し、前記第2のコンタクトホールを介して前記第1または第2の配線の少なくとも一方と電気的に接続する第3の配線を前記第2の層間絶縁膜上に形成し、
前記第1〜第3の配線、前記第1および第2のコンタクトホールは、それぞれ第1〜第5のフォトリソグラフ工程によって形成され、
前記第1〜第5のフォトリソグラフ工程のうち少なくとも一つは他のフォトリソグラフ工程と異なる露光装置を用いて行われることを特徴とする半導体装置の作製方法。 - 絶縁表面を有する基板上に形成された半導体薄膜を活性層として用いた薄膜トランジスタにより構成される機能回路を形成し、
前記機能回路は、絶縁表面を有する基板上に、第1〜第n(n≧3)の配線と第1〜第(n−1)の層間絶縁膜と第1〜第(n−1)のコンタクトホールを形成し、
第m(1≦m≦n)の配線を覆って第mの層間絶縁膜を形成し、前記第mの層間絶縁膜に第mのコンタクトホールを形成し、前期第mのコンタクトホールを介して前記1〜第mの配線の少なくとも一つと電気的に接続する第(m+1)の配線を前記第mの層間絶縁膜上に形成し、前記第(m+1)の配線を覆って第(m+1)の層間絶縁膜を形成し、前記第(m+1)の層間絶縁膜に第(m+1)のコンタクトホールを形成し、前記第(m+1)のコンタクトホールを介して前記第1〜第(m+1)の配線の少なくとも一つと電気的に接続する第(m+2)の配線を前記第(m+1)の層間絶縁膜上に形成し、
前記第1〜第nの配線および第1〜第(n−1)のコンタクトホールは、それぞれ第1〜第(2n−1)のフォトリソグラフ工程によって形成され、
前記第1〜第(2n−1)のフォトリソグラフ工程のうち少なくとも一つは他のフォトリソグラフ工程と異なる露光装置を用いて行われることを特徴とする半導体装置の作製方法。 - 請求項31または請求項32において、
前記機能回路と同一基板上に表示装置を形成することを特徴とする半導体装置の作製方法。 - 請求項31乃至請求項33のいずれか一項において、
前記他と異なる露光装置とは、他の露光装置より高解像度且つ高位置精度且つ狭露光範囲の露光装置を用いることを特徴とする配線基板の作製方法。 - 請求項31乃至請求項34のいずれか一項において、
前記露光装置のうち少なくとも一つは、レンズプロジェクション方式の露光装置を用いることを特徴とする配線基板の作製方法。 - 請求項31乃至請求項34のいずれか一項において、
前記露光装置のうち少なくとも一つは、ミラープロジェクション方式の露光装置を用いることを特徴とする配線基板の作製方法。 - 請求項31乃至請求項36のいずれか一項において、
前記機能回路の配線およびコンタクトホールの形成に用いる露光装置は、前記表示装置の配線およびコンタクトホールの形成に用いる露光装置より高解像度且つ高位置精度且つ狭露光範囲の露光装置を用いることを特徴とする半導体装置の作製方法。 - 請求項31乃至請求項37のいずれか一項において、
前記第1〜第nの配線において、より上側に形成される配線の幅を、前記第1〜第nの配線において、より下側に形成される配線の幅より広く形成し、
且つ前記第1〜第(n−1)のコンタクトホールにおいて、より上側に形成されるコンタクトホールの直径または面積を、前記第1〜第(n−1)のコンタクトホールにおいて、より下側に形成されるコンタクトホールの直径または面積より大きくなるように形成することを特徴とする半導体装置の作製方法。 - 請求項31乃至請求項38のいずれか一項において、
前記機能回路は、CPU、画像処理回路、SRAMまたはDRAMで形成することを特徴とする半導体装置の作製方法。 - 請求項31乃至請求項39のいずれか一項において、
前記配線は、Al、W、Mo、Ti、Pt、Cu、Ta、Auから選ばれた一種の元素または該元素を含む合金からなる単層または積層構造、あるいは不純物元素を含んだ半導体膜で形成することを特徴とする半導体装置の作製方法。 - 請求項31乃至請求項40のいずれか一項において、
前記配線のうち、少なくとも一つを電源配線またはクロック配線で形成することを特徴とする半導体装置の作製方法。 - 請求項31乃至請求項41のいずれか一項において、
前記層間絶縁膜のうち、少なくとも一つを有機樹脂で形成することを特徴とする半導体装置の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004227448A JP2005072573A (ja) | 2003-08-05 | 2004-08-04 | 配線基板及びその作製方法、並びに半導体装置及びその作製方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003287206 | 2003-08-05 | ||
JP2004227448A JP2005072573A (ja) | 2003-08-05 | 2004-08-04 | 配線基板及びその作製方法、並びに半導体装置及びその作製方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012087015A Division JP2012178575A (ja) | 2003-08-05 | 2012-04-06 | 半導体装置の作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005072573A true JP2005072573A (ja) | 2005-03-17 |
JP2005072573A5 JP2005072573A5 (ja) | 2007-09-13 |
Family
ID=34425185
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004227448A Withdrawn JP2005072573A (ja) | 2003-08-05 | 2004-08-04 | 配線基板及びその作製方法、並びに半導体装置及びその作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005072573A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009057444A1 (ja) * | 2007-11-02 | 2009-05-07 | Sharp Kabushiki Kaisha | 回路基板及び表示装置 |
JP2012186455A (ja) * | 2011-02-16 | 2012-09-27 | Ricoh Co Ltd | ホール形成方法、並びに該方法を用いてビアホールを形成した多層配線、半導体装置、表示素子、画像表示装置、及びシステム |
US8421944B2 (en) | 2007-04-24 | 2013-04-16 | Sharp Kabushiki Kaisha | Display device substrate, display device, and wiring substrate |
US8446010B2 (en) | 2008-04-25 | 2013-05-21 | Sharp Kabushiki Kaisha | Multilayer wiring, semiconductor device, substrate for display device, and display device |
KR20140032267A (ko) * | 2012-09-06 | 2014-03-14 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법 |
WO2016009767A1 (ja) * | 2014-07-17 | 2016-01-21 | ソニー株式会社 | 電子デバイスおよびその製造方法、並びに電子機器 |
JP2017045964A (ja) * | 2015-08-28 | 2017-03-02 | ラピスセミコンダクタ株式会社 | 半導体装置及び半導体装置の製造方法 |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0496254A (ja) * | 1990-08-03 | 1992-03-27 | Fujitsu Ltd | 薄膜多層回路基板とその製造方法 |
JPH06334341A (ja) * | 1993-05-27 | 1994-12-02 | Ibiden Co Ltd | 薄膜多層配線板及びその製造方法 |
JPH0950950A (ja) * | 1995-08-04 | 1997-02-18 | Nikon Corp | 露光方法 |
JPH1056179A (ja) * | 1996-08-08 | 1998-02-24 | Hoshiden Philips Display Kk | 薄膜デバイスの製造方法 |
JP2000036599A (ja) * | 1998-07-16 | 2000-02-02 | Semiconductor Energy Lab Co Ltd | 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法 |
JP2000243697A (ja) * | 1999-02-18 | 2000-09-08 | Samsung Electronics Co Ltd | 露光方法およびそれに用いられるマスクの製造方法 |
JP2001142224A (ja) * | 1999-08-31 | 2001-05-25 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP2001244267A (ja) * | 1999-12-22 | 2001-09-07 | Toshiba Corp | 半導体装置 |
JP2002026133A (ja) * | 2000-07-12 | 2002-01-25 | Nec Corp | 多層配線構造を有する半導体集積回路およびその製造方法 |
WO2002095834A1 (en) * | 2001-05-18 | 2002-11-28 | Sanyo Electric Co., Ltd. | Thin film transistor and active matrix type display unit production methods therefor |
JP2003188385A (ja) * | 2001-12-18 | 2003-07-04 | Fujitsu Display Technologies Corp | 薄膜トランジスタ基板及びその製造方法 |
JP2003203926A (ja) * | 2001-10-30 | 2003-07-18 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
-
2004
- 2004-08-04 JP JP2004227448A patent/JP2005072573A/ja not_active Withdrawn
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0496254A (ja) * | 1990-08-03 | 1992-03-27 | Fujitsu Ltd | 薄膜多層回路基板とその製造方法 |
JPH06334341A (ja) * | 1993-05-27 | 1994-12-02 | Ibiden Co Ltd | 薄膜多層配線板及びその製造方法 |
JPH0950950A (ja) * | 1995-08-04 | 1997-02-18 | Nikon Corp | 露光方法 |
JPH1056179A (ja) * | 1996-08-08 | 1998-02-24 | Hoshiden Philips Display Kk | 薄膜デバイスの製造方法 |
JP2000036599A (ja) * | 1998-07-16 | 2000-02-02 | Semiconductor Energy Lab Co Ltd | 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法 |
JP2000243697A (ja) * | 1999-02-18 | 2000-09-08 | Samsung Electronics Co Ltd | 露光方法およびそれに用いられるマスクの製造方法 |
JP2001142224A (ja) * | 1999-08-31 | 2001-05-25 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP2001244267A (ja) * | 1999-12-22 | 2001-09-07 | Toshiba Corp | 半導体装置 |
JP2002026133A (ja) * | 2000-07-12 | 2002-01-25 | Nec Corp | 多層配線構造を有する半導体集積回路およびその製造方法 |
WO2002095834A1 (en) * | 2001-05-18 | 2002-11-28 | Sanyo Electric Co., Ltd. | Thin film transistor and active matrix type display unit production methods therefor |
JP2003203926A (ja) * | 2001-10-30 | 2003-07-18 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2003188385A (ja) * | 2001-12-18 | 2003-07-04 | Fujitsu Display Technologies Corp | 薄膜トランジスタ基板及びその製造方法 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8421944B2 (en) | 2007-04-24 | 2013-04-16 | Sharp Kabushiki Kaisha | Display device substrate, display device, and wiring substrate |
WO2009057444A1 (ja) * | 2007-11-02 | 2009-05-07 | Sharp Kabushiki Kaisha | 回路基板及び表示装置 |
US8692251B2 (en) | 2007-11-02 | 2014-04-08 | Sharp Kabushiki Kaisha | Circuit board and display device |
US8446010B2 (en) | 2008-04-25 | 2013-05-21 | Sharp Kabushiki Kaisha | Multilayer wiring, semiconductor device, substrate for display device, and display device |
JP2012186455A (ja) * | 2011-02-16 | 2012-09-27 | Ricoh Co Ltd | ホール形成方法、並びに該方法を用いてビアホールを形成した多層配線、半導体装置、表示素子、画像表示装置、及びシステム |
KR20140032267A (ko) * | 2012-09-06 | 2014-03-14 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법 |
KR101954978B1 (ko) * | 2012-09-06 | 2019-03-08 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법 |
WO2016009767A1 (ja) * | 2014-07-17 | 2016-01-21 | ソニー株式会社 | 電子デバイスおよびその製造方法、並びに電子機器 |
US11374082B2 (en) | 2014-07-17 | 2022-06-28 | Sony Group Corporation | Electronic device and method of manufacturing electronic device, and electronic apparatus |
JP2017045964A (ja) * | 2015-08-28 | 2017-03-02 | ラピスセミコンダクタ株式会社 | 半導体装置及び半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7655560B2 (en) | Wiring board, manufacturing method thereof, semiconductor device and manufacturing method thereof | |
US7541618B2 (en) | Liquid crystal device having a thin film transistor | |
JP4118484B2 (ja) | 半導体装置の作製方法 | |
US8704551B2 (en) | Semiconductor device and a display device | |
JP5622355B2 (ja) | 半導体装置およびその作製方法 | |
JPH10288797A (ja) | 反射型液晶パネル及び反射型液晶パネルを用いた装置 | |
JP4175877B2 (ja) | 半導体装置及びその作製方法 | |
JP2005072573A (ja) | 配線基板及びその作製方法、並びに半導体装置及びその作製方法 | |
JP4850168B2 (ja) | 半導体装置 | |
US6261971B1 (en) | Method of manufacturing a semiconductor device by thermal oxidation of amorphous semiconductor film | |
JP4789322B2 (ja) | 半導体装置及びその作製方法 | |
JP4118704B2 (ja) | 液晶表示装置の作製方法 | |
JP4994491B2 (ja) | プロジェクタ | |
JP5298156B2 (ja) | フロント型プロジェクタ、及び半導体装置 | |
JP6488328B2 (ja) | 表示装置 | |
JP2019050394A (ja) | 半導体装置、及び電子機器 | |
JP6243953B2 (ja) | 半導体装置及び電子機器 | |
JP2019168695A (ja) | 表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070727 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070727 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090918 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110517 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110711 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110830 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111026 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111122 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120111 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120221 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120406 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20120418 |