KR101954978B1 - 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법 - Google Patents

유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법 Download PDF

Info

Publication number
KR101954978B1
KR101954978B1 KR1020120098959A KR20120098959A KR101954978B1 KR 101954978 B1 KR101954978 B1 KR 101954978B1 KR 1020120098959 A KR1020120098959 A KR 1020120098959A KR 20120098959 A KR20120098959 A KR 20120098959A KR 101954978 B1 KR101954978 B1 KR 101954978B1
Authority
KR
South Korea
Prior art keywords
electrode
layer
insulating film
interlayer insulating
forming
Prior art date
Application number
KR1020120098959A
Other languages
English (en)
Other versions
KR20140032267A (ko
Inventor
유춘기
최준후
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020120098959A priority Critical patent/KR101954978B1/ko
Priority to US13/801,530 priority patent/US9634072B2/en
Publication of KR20140032267A publication Critical patent/KR20140032267A/ko
Application granted granted Critical
Publication of KR101954978B1 publication Critical patent/KR101954978B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80—Constructional details
    • H10K30/81—Electrodes
    • H10K30/82—Transparent electrodes, e.g. indium tin oxide [ITO] electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 측면에 의하면, 기판; 상기 기판 상에 형성된 활성층; 상기 활성층과 절연되고 상기 활성층과 중첩되도록 형성된 게이트 전극; 상기 활성층과 연결된 제1 소스 전극층, 및 상기 제1 소스 전극층과 연결되고 상기 제1 소스 전극층보다 크게 형성된 제2 소스 전극층을 구비한 소스 전극; 상기 활성층과 연결된 제1 드레인 전극층 및 상기 제1 드레인 전극층과 연결되고 상기 제1 드레인 전극층보다 크게 형성된 제2 드레인 전극층을 구비한 드레인 전극; 콘택홀을 경유하지 않고 상기 소스 전극 및 상기 드레인 전극 중 하나의 상부면과 직접 연결된 제1 전극; 상기 제1 전극상에 배치되고 유기 발광층을 구비한 중간층; 및 상기 중간층 상에 배치되는 제2 전극;을 포함하는 유기 발광 표시 장치를 제공한다.

Description

유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법{Organic light emitting display apparatus and method of manufacturing the same}
본 발명은 개구율을 높이고 화질 특성을 향상하는 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법에 관한 것이다.
근래에 표시 장치는 휴대가 가능한 박형의 평판 표시 장치로 대체되는 추세이다. 평판 표시 장치 중에서도 유기 발광 표시 장치는 자발광형 표시 장치로서 시야각이 넓고 콘트라스트가 우수할 뿐만 아니라 응답속도가 빠르다는 장점을 가져서 차세대 디스플레이 장치로 주목 받고 있다.
유기 발광 표시 장치는 중간층, 제1 전극 및 제2 전극을 구비한다. 중간층은 유기 발광층을 구비하고, 제1 전극 및 제2 전극에 전압을 가하면 유기 발광층에서 가시광선을 발생하게 된다.
한편, 유기 발광 표시 장치는 유기 발광 표시 장치의 작동을 위한 박막 트랜지스터를 더 포함할 수 있다. 박막 트랜지스터는 활성층, 게이트 전극, 소스 전극 및 드레인 전극을 구비한다.
이 때 박막 트랜지스터를 형성 시 박막 트랜지스터에 구비된 각 박막층들 사이에는 절연층이 배치된다. 예를들면 소스 전극 및 드레인 전극과 게이트 전극 사이에 절연층이 배치될 수 있다.
절연층 형성 시 파티클이 유입되거나, 절연층의 하부에 형성된 부재, 예를들면 게이트 전극의 모폴로지 등 기타 원인으로 인하여 절연층으로 절연되어야 할 부재들, 예를들면 게이트 전극과 소스 전극 또는 게이트 전극과 드레인 전극 사이에 쇼트 불량이 발생한다. 특히 고해상도의 유기 발광 표시 장치를 제조 시 배선들의 선폭 및 배선들간의 간격이 좁아져 이러한 불량이 자주 발생하고, 결과적으로 유기 발광 표시 장치의 화질 특성을 향상하는데 한계가 있다.
본 발명은 개구율을 높이고 화질 특성을 향상하는 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 일 측면에 의하면, 기판; 상기 기판 상에 형성된 활성층; 상기 활성층과 절연되고 상기 활성층과 중첩되도록 형성된 게이트 전극; 상기 활성층과 연결된 제1 소스 전극층, 및 상기 제1 소스 전극층과 연결되고 상기 제1 소스 전극층보다 크게 형성된 제2 소스 전극층을 구비한 소스 전극; 상기 활성층과 연결된 제1 드레인 전극층 및 상기 제1 드레인 전극층과 연결되고 상기 제1 드레인 전극층보다 크게 형성된 제2 드레인 전극층을 구비한 드레인 전극; 콘택홀을 경유하지 않고 상기 소스 전극 및 상기 드레인 전극 중 하나의 상부면과 직접 연결된 제1 전극; 상기 제1 전극상에 배치되고 유기 발광층을 구비한 중간층; 및 상기 중간층 상에 배치되는 제2 전극;을 포함하는 유기 발광 표시 장치를 제공한다.
상기 게이트 전극상에 형성되고 제1 콘택홀을 구비하는 제1 층간 절연막; 및 상기 제1 층간 절연막 상에 형성되고 제2 콘택홀을 구비하는 제2 층간 절연막을 더 포함할 수 있다.
상기 제1 콘택홀에 대응하도록 상기 제1 소스 전극층 및 상기 제1 드레인 전극층이 배치되고, 상기 제2 콘택홀에 대응하도록 상기 제2 소스 전극층 및 상기 제2 드레인 전극층이 배치될 수 있다.
상기 제1 콘택홀의 크기는 상기 제2 콘택홀의 크기보다 작도록 형성될 수 있다.
상기 하나의 제2 콘택홀에 연결되도록 복수 개의 제1 콘택홀이 형성될 수 있다.
상기 제1 층간 절연막은 무기물을 함유하고, 상기 제2 층간 절연막은 유기물을 함유할 수 있다.
상기 제2 층간 절연막의 상면은 평탄면을 구비할 수 있다.
상기 제1 전극은 상기 제2 층간 절연막이 형성하는 개구에 배치되고, 상기 개구의 측면을 따라 상기 소스 전극 및 상기 드레인 전극 중 하나와 연결될 수 있다.
상기 제1 전극은 상기 기판과 상기 게이트 전극 사이에 형성될 수 있다.
상기 제2 층간 절연막이 형성하는 개구는 상기 제1 층간 절연막이 형성하는 개구 내측에 형성될 수 있다.
상기 활성층과 상기 게이트 전극 사이에 게이트 절연막이 형성되고, 상기 게이트 절연막이 형성하는 개구는 상기 제1 층간 절연막이 형성하는 개구와 동일한 식각면을 가질 수 있다.
상기 제1 전극은 ITO, IZO, ZnO, In2O3, IGO 또는 AZO를 포함할 수 있다.
상기 제1 전극은 반투과 금속층을 더 포함할 수 있다.
상기 제2 전극은 반사 전극일 수 있다.
상기 기판상에 정의되는 커패시터 영역을 더 구비하고, 상기 커패시터 영역에는 제1 커패시터 전극 및 제2 커패시터 전극을 구비하는 하나 이상의 커패시터가 형성될 수 있다.
상기 제1 커패시터 전극은 상기 활성층과 동일한 층에 형성되고, 상기 제2 커패시터 전극은 상기 게이트 전극과 동일한 층에 형성될 수 있다.
본 발명의 다른 측면에 의하면, 기판 상에 활성층을 형성하는 단계; 상기 활성층과 절연되고 상기 활성층과 중첩되도록 게이트 전극을 형성하는 단계; 상기 활성층과 연결되는 제1 소스 전극층, 및 상기 제1 소스 전극층과 연결되고 상기 제1 소스 전극층보다 크게 형성된 제2 소스 전극층을 구비하는 소스 전극을 형성하는 단계; 상기 활성층과 연결되는 제1 드레인 전극층, 및 상기 제1 드레인 전극층과 연결되고 상기 제1 드레인 전극층보다 크게 형성된 제2 드레인 전극층을 구비하는 드레인 전극을 형성하는 단계; 콘택홀을 경유하지 않고 상기 소스 전극 및 상기 드레인 전극 중 하나의 상부면과 직접 연결되는 제1 전극을 형성하는 단계; 상기 제1 전극상에 배치되고 유기 발광층을 구비하는 중간층을 형성하는 단계; 및 상기 중간층 상에 배치되는 제2 전극을 형성하는 단계를 포함할 수 있다.
상기 게이트 전극상에 제1 콘택홀을 구비하는 제1 층간 절연막; 및 상기 제1 층간 절연막 상에 배치되고 제2 콘택홀을 구비하는 제2 층간 절연막을 형성하는 단계를 더 포함할 수 있다.
상기 소스 전극을 형성하는 단계 및 상기 드레인 전극을 형성하는 단계는, 상기 제1 콘택홀에 대응하도록 상기 제1 소스 전극층 및 상기 제1 드레인 전극층을 형성하고, 상기 제2 콘택홀에 대응하도록 상기 제2 소스 전극층 및 상기 제2 드레인 전극층을 형성하는 단계를 포함할 수 있다.
상기 소스 전극을 형성하는 단계 및 상기 드레인 전극을 형성하는 단계는, 상기 제1 콘택홀 및 상기 제2 콘택홀을 각각 구비하는 제1 층간 절연막 및 상기 제2 층간 절연막을 형성한 후에, 상기 제1 소스 전극층, 제1 드레인 전극층, 제2 소스 전극층 및 제2 드레인 전극층을 동시에 형성하는 단계를 포함할 수 있다,
상기 제2 층간 절연막을 형성하는 단계는, 상기 제2 층간 절연막에 상기 제1 전극이 배치되는 개구를 형성하는 단계를 포함할 수 있다.
상기 제1 전극을 형성하는 단계는, 상기 제2 층간 절연막이 형성하는 개구의 측면을 따라 상기 제1 전극이 상기 소스 전극 및 상기 드레인 전극 중 하나의 상부면과 연결되도록 형성하는 단계를 포함할 수 있다.
상기 제1 층간 절연막을 형성하는 단계는, 상기 제1 층간 절연막에 개구를 형성하는 단계를 포함하고, 상기 제2 층간 절연막을 형성하는 단계는, 상기 제2 층간 절연막에 상기 제1개구층간 절연막보다 작은 개구를 형성하는 단계를 포함할 수 있다.
본 발명에 관한 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법은 다음과 같은 효과을 제공한다.
첫째, 게이트 전극과 소스 전극 및 드레인 전극 사이에 2개의 층간 절연막을 형성함으로써 배선간의 쇼트 불량을 차단하여 화질 특성을 향상시킬 수 있다.
둘째, 게이트 배선의 두께를 두껍게 형성할 수 있어서 게이트 배선의 선폭을 줄이는 데 따른 저항 감소를 방지하여 신호 전달의 지연을 방지할 수 있다.
셋째, 제1 층간 절연막의 제1 콘택홀은 작게 형성하기 때문에 배선들간의 간격을 최소화하여 고해상도 유기 발광 표시 장치 구현에 용이하고, 제2 층간 절연막의 제2 콘택홀은 제1 콘택홀보다 크게 형성하기 때문에 박막 트랜지스터의 전기적 특성을 향상할 수 있다.
넷째, 제1 전극은 콘택홀을 경유하지 않고 직접 드레인 전극의 상면에 콘택되도록 형성하여 콘택홀 형성을 위한 설계 마진을 줄여 개구율을 향상시킬 수 있다.
다섯째, 제1 전극은 다른 도전층과 함께 형성되지 않고 독립적인 식각 공정을 가짐으로써 재료 선택의 자유도를 높일 수 있다.
도 1은 본 발명의 일 실시예에 관한 유기 발광 표시 장치를 도시한 개략적인 단면도이다.
도 2는 도 1의 Ⅱ를 구체적으로 도시한 평면도이다.
도 3a 내지 도 3g는 본 발명의 일 실시예에 관한 유기 발광 표시 장치 제조방법을 순차적으로 도시한 개략적인 단면도들이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 여러 실시예들에 있어서, 동일한 구성을 가지는 구성요소에 대해서는 동일한 부호를 사용하여 대표적으로 제1 실시예에서 설명하고, 그 외의 실시예에서는 제1 실시예와 다른 구성을 중심으로 설명하기로 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 있다고 할 때, 이는 다른 부분 "바로 상에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서 전체에서, "~상에”라 함은 대상 부분의 위 또는 아래에 위치함을 의미하는 것이며, 반드시 중력 방향을 기준으로 상 측에 위치하는 것을 의미하는 것은 아니다.
또한, 첨부 도면에서는, 하나의 화소에 2개의 박막 트랜지스터(thin film transistor, TFT)와 1개의 커패시터(capacitor)를 구비하는 2Tr-1Cap 구조의 능동 구동(active matrix, AM), 및 6개의 박막 트랜지스터와 2개의 커패시터를 구비하는 6Tr-2Cap 구조의 능동 구동형 유기 발광 표시 장치를 도시하고 있지만, 본 발명이 이에 한정되는 것은 아니다. 따라서 유기 발광 표시 장치는 하나의 화소에 복수개의 박막 트랜지스터와 하나 이상의 커패시터를 구비할 수 있으며, 별도의 배선이 더 형성되거나 기존의 배선이 생략되어 다양한 구조를 갖도록 형성할 수도 있다. 여기서, 화소는 화상을 표시하는 최소 단위를 말하며, 유기 발광 표시 장치는 복수의 화소들을 통해 화상을 표시한다.
도 1은 본 발명의 일 실시예에 관한 유기 발광 표시 장치를 도시한 개략적인 단면도이다.
도 1을 참조하면 유기 발광 표시 장치는 기판(10), 버퍼막(11), 제1 전극(118), 박막 트랜지스터(TFT), 중간층(120), 제2 전극(122), 제1 층간 절연막(15), 제2 층간 절연막(16) 및 캐패시터(310)를 포함한다.
기판(10)은 복수의 영역으로 정의되는데, 픽셀 영역(PA), 트랜지스터 영역(TR) 및 커패시터 영역(CAP)을 구비한다.
픽셀 영역(PXL)은 적어도 중간층(120)과 중첩되어 중간층(120)에서 가시 광선이 구현되는 영역이다. 트랜지스터 영역(TR)은 픽셀 영역(PXL)의 동작을 위한 다양한 전기적 신호를 전달하는 영역으로 박막 트랜지스터(TFT)가 배치된다.
박막 트랜지스터(TFT)는 활성층(212)), 게이트 전극(214), 소스 전극(217a) 및 드레인 전극(217b)을 구비한다. 또한 소스 전극(217a)은 제1 소스 전극층(217a-1) 및 제2 소스 전극층(217a-2)을 구비하고, 드레인 전극(217b)은 제1 드레인 전극층(217b-1) 및 제2 드레인 전극층(217b-2)을 구비한다.
커패시터 영역(CAP)에는 커패시터(310)가 배치되고, 커패시터(310)는 제1 캐패시터 전극(312) 및 제2 캐패시터 전극(314)을 구비한다.
이하, 각 부재의 구성에 대하여 구체적으로 설명하기로 한다.
기판(10)은 SiO2를 주성분으로 하는 투명한 유리 재질로 이루어질 수 있다. 기판(10)은 반드시 이에 한정되는 것은 아니며 투명한 플라스틱 재질로 형성할 수도 있다. 이 때 기판(10)을 형성하는 플라스틱 재질은 다양한 유기물들 중 선택된 하나 이상일 수 있다.
기판(10)상에 버퍼층(11)이 형성된다. 버퍼층(11)은 기판(10)을 통한 불순 원소의 침투를 방지하며 기판(10)상부에 평탄한 면을 제공하는 것으로서, 이러한 역할을 수행할 수 있는 다양한 물질로 형성될 수 있다. 일례로, 버퍼층(11)은 실리콘 옥사이드, 실리콘 나이트라이드, 실리콘 옥시나이트라이드, 알루미늄옥사이드, 알루미늄나이트라이드, 티타늄옥사이드 또는 티타늄나이트라이드 등의 무기물이나, 폴리이미드, 폴리에스테르, 아크릴 등의 유기물을 함유할 수 있고, 예시한 재료들 중 복수의 적층체로 형성될 수 있다. 또한 버퍼층(11)은 필수 구성 요소는 아니므로 공정 조건에 따라 생략될 수도 있다.
버퍼층(11)상에 활성층(212), 제1 캐패시터 전극(312)이 형성된다.
활성층(212) 및 제1 캐패시터 전극(312)은 동일 재질로 형성하는 것이 바람직하다. 활성층(212) 및 제1 캐패시터 전극(312)은 반도체 물질을 함유하는데 구체적인 예로 실리콘 물질을 이용하여 형성한다. 활성층(212)은 소스 영역(212a) 및 드레인 영역(212b)과, 소스 영역(212a) 및 드레인 영역(212b) 사이에 배치된 채널층(212c)를 포함할 수 있다.
버퍼층(11)상에 활성층(212) 및 제1 캐패시터 전극(312)을 덮도록 게이트 절연막(13)이 형성된다.
게이트 절연막(13)상에 게이트 전극(214) 및 제2 캐패시터 전극(314)이 형성된다.
게이트 전극(214)은 Mo, MoW, Al계 합금 등과 같은 금속 또는 금속의 합금을 함유하도록 형성할 수 있으나, 이에 한정되는 것은 아니다. 일 예로서, Mo/Al/Mo의 적층 구조를 가질 수도 있다.
제2 캐패시터 전극(314)은 게이트 전극(214)과 동일한 재료로 형성될 수 있다.
제1 층간 절연막(15)이 게이트 전극(214) 및 제2 캐패시터 전극(314)상에 형성된다. 제1 층간 절연막(15)은 다양한 절연물질을 함유하도록 형성할 수 있는데, 무기물을 함유하도록 형성하는 것이 바람직하다.
제1 층간 절연막(15)은 제1 콘택홀(15b)을 구비한다.
또한 제1 층간 절연막(15)에는 게이트 절연막(13)과 동일한 식각면을 갖는 개구부(15a)가 형성되며, 제1 전극(118)의 상면을 덮지 않도록 형성된다.
제1 층간 절연막(15)의 제1 콘택홀(15b)에 대응되도록 소스 전극(217a)의 제1 소스 전극층(217a-1) 및 드레인 전극(217b)의 제1 드레인 전극층(217b-1)이 형성된다.
제1 소스 전극층(217a-1) 및 제1 드레인 전극층(217b-1)은 활성층(212)과 연결되도록 형성된다. 제1 소스 전극층(217a-1) 및 제1 드레인 전극층(217b-1)은 다양한 물질을 이용하여 형성할 수 있는데 Au, Pd, Pt, Ni, Rh, Ru, Ir, Os, Al, Mo, Nd, Mo, W 등과 같은 금속을 이용하여 형성할 수 있고, 이들 중 2 종 이상으로 이루어진 합금을 사용할 수 있으며 이에 한정되지는 않는다.
제2 층간 절연막(16)이 제1 층간 절연막(15)상에 형성된다. 제2 층간 절연막(16)은 다양한 절연물질을 함유하도록 형성할 수 있는데, 유기물을 함유하도록 형성하는 것이 바람직하다.
제2 층간 절연막(16)은 제2 콘택홀(16b)을 구비한다.
또한 제2 층간 절연막(16)은 제1 층간 절연막(15)에 형성된 개구부(15a)보다 내측으로 개구부(16a)가 형성된다. 개구부(16a)는 제1 전극(118)의 상면을 덮지 않도록 형성된다.
제2 층간 절연막(16)의 제2 콘택홀(16b)에 대응되도록 소스 전극(217a)의 제2 소스 전극층(217a-2) 및 드레인 전극(217b)의 제2 드레인 전극층(217b-2)이 형성된다.
제2 소스 전극층(217a-2)은 제1 소스 전극층(217a-1)에 연결되고, 제2 드레인 전극층(217b-2)은 제1 드레인 전극층(217b-1)에 연결되도록 형성된다. 제2 소스 전극층(217a-2) 및 제2 드레인 전극층(217b-2)은 다양한 물질을 이용하여 형성할 수 있는데 Au, Pd, Pt, Ni, Rh, Ru, Ir, Os, Al, Mo, Nd, Mo, W 등과 같은 금속을 이용하여 형성할 수 있고, 이들 중 2 종 이상으로 이루어진 합금을 사용할 수 있으며 이에 한정되지는 않는다.
소스 전극(217a)의 제1 소스 전극층(217a-1)은 제2 소스 전극층(217a-2)보다 작도록 형성한다. 구체적으로 제1 층간 절연막(15)의 제1 콘택홀(15b)은 제2 층간 절연막(16)의 제2 콘택홀(16b)보다 작게 형성되고, 제1 소스 전극층(217a-1)은 제1 콘택홀(15b)에 대응되도록 형성되고 제2 소스 전극층(217a-2)은 제2 콘택홀(16b)에 대응되도록 형성된다. 또한 도 2에 도시한 것과 같이 하나의 제2 콘택홀(16b)에 연결되도록 복수의 제1 콘택홀(15b)을 형성하여, 결과적으로 제2 소스 전극층(217a-2)에 연결되도록 복수의 제1 소스 전극층(217a-1)이 형성되도록 한다.
드레인 전극(217b)의 제1 드레인 전극층(217b-1)은 제2 드레인 전극층(217b-2)보다 작도록 형성한다. 구체적으로 제1 층간 절연막(15)의 제1 콘택홀(15b)은 제2 층간 절연막(16)의 제2 콘택홀(16b)보다 작게 형성되고, 제1 드레인 전극층(217b-1)은 제1 콘택홀(15b)에 대응되도록 형성되고 제2 드레인 전극층(217b-2)은 제2 콘택홀(16b)에 대응되도록 형성된다. 또한 도 2에 도시한 것과 같이 하나의 제2 콘택홀(16b)에 연결되도록 복수의 제1 콘택홀(15b)을 형성하여, 결과적으로 제2 드레인 전극층(217b-2)에 연결되도록 복수의 제1 드레인 전극층(217b-1)이 형성되도록 한다.
결과적으로 본 실시예는 게이트 전극(214)과 제2 소스 전극층(217a-2) 및 제2 드레인 전극층(217b-2)사이에 2개의 층간 절연막(15, 16)이 형성되어 게이트 전극(214)과 제2 소스 전극층(217a-2) 및 제2 드레인 전극층(217b-2)사이에서 발생한 이물, 또는 게이트 전극(214)과 제2 소스 전극층(217a-2) 및 제2 드레인 전극층(217b-2)형성 시 잔존한 금속 성분 등으로 인하여 게이트 전극(214)과 제2 소스 전극층(217a-2) 및 제2 드레인 전극층(217b-2)사이에 쇼트 불량이 발생하는 것을 효과적으로 차단한다.
특히, 수분 침투 방지 능력이 우수하고 스텝 커버리지 특성이 우수한 무기물을 함유하는 제1 층간 절연막(15)을 먼저 게이트 전극(214)상에 형성하여, 게이트 전극(214)을 효과적으로 절연한다. 또한 제1 층간 절연막(15)상에 유기물로 제2 층간 절연막(16)을 형성하므로 제2 층간 절연막(16)을 원하는 두께로 용이하게 형성할 수 있고, 제2 층간 절연막(16)의 상면을 평탄하게 형성하여 제2 층간 절연막(16)이 평탄화막 기능을 용이하게 수행할 수 있다. 또한, 게이트 배선의 두께를 두껍게 형성할 수 있어서 게이트 배선의 선폭을 줄이는 데 따른 저항 감소를 방지하여 신호 전달의 지연을 방지할 수 있다.
이 때 제1 층간 절연막(15)의 제1 콘택홀(15b)은 작게 형성하여 소스 전극(217a)과 드레인 전극(217b)사이의 간격 및 기타 배선들간의 간격을 최소화하여 고해상도 유기 발광 표시 장치 구현에 용이하다. 또한, 제2 층간 절연막(16)의 제2 콘택홀(16b)은 제1 콘택홀(15b)보다 크게 형성하여 박막 트랜지스터(TFT)의 전기적 특성을 향상할 수 있다. 특히, 하나의 제2 콘택홀(16b)에 연결되도록 복수의 제1 콘택홀(15b)을 형성하여 제1 소스 전극층(217a-1)과 활성층(212)사이의 전기적 접촉 특성 및 제1 드레인 전극층(217b-1)과 활성층(212)간의 전기적 접촉 특성을 용이하게 향상한다.
소스 전극(217a) 및 드레인 전극(217b) 중 어느 하나의 전극은 제1 전극(118)과 전기적으로 연결되는데, 도 1에는 드레인 전극(217b)의 제2 드레인 전극층(217b-2)이 제1 전극(118)과 전기적으로 연결된 것이 도시되어 있다. 구체적으로 제1 전극(118)은 드레인 전극(217b)의 제2 드레인 전극층(217b-2)의 상면에 직접 접촉하면서, 제2 층간 절연막(16)에 형성된 개구부(16b)의 측면을 따라 제2 층간 절연막(16)에 형성된 개구부(16b)의 기저면에 형성된다. 즉, 제1 전극(118)과 드레인 전극(217b) 콘택홀을 경유하지 않은 상태로 접속된다. 따라서, 콘택홀을 형성하기 위한 설계 마진을 줄일 수 가 있기 때문에 제1 전극(118)을 형성할 수 있는 설계 마진을 늘릴 수 있어서 콘택홀을 형성하는 것에 비하여 개구율을 향상시킬 수 있다.
한편, 본 실시예에서는 제1 전극(118)을 게이트 전극(214)이나 제2 커패시터 전극(314)과 같은 다른 도전층과 같은 마스크 공정에서 형성하지 않고, 별도의 마스크 공정으로 형성한다. 따라서, 제1 전극(118)의 재료 선택의 자유도가 높다. 예를 들어 유기 발광층(121)에 방출된 광이 기판(10) 측에서 화상이 구현되는 배면 발광 표시 장치의 경우, 제1 전극(118)은 ITO, IZO, ZnO, In2O3, IGO 또는 AZO와 같은 투명도전성 물질을 포함하는 투명 전극으로 형성된다. 이때 제1 전극(118)은 저저항 금속을 포함하는 게이트 전극(214)이나 제2 커패시터 전극(314)을 형성하는 공정에서 식각하지 않으므로 식각 속도를 높일 수 있다.
한편, 제1 전극(118)은 투명전극으로 사용될 뿐 아니라, 은(Ag)을 포함하는 반투과 금속층을 더 포함하도록 형성되어 반투과 거울로 기능함으로써, 반사 전극인 제2 전극(122)과 함께 공진구조를 형성할 수 있다. 이때에도 은을 포함하는 반투과 금속층을 다른 저저항 금속과 동일 식각 공정에서 데이지 없이 형성하기 어려운데, 본 실시예에서는 제1 전극(118)의 다른 도전층과 별도의 공정에서 형성함으로써 이러한 데미지로부터 제1 전극(118)을 보호할 수 있다.
제1 전극(118) 상에 소스 전극(217a)의 제2 소스 전극층(217a-2) 및 드레인 전극(217b)의 제2 드레인 전극층(217b-2)을 덮도록 화소 정의막(19)이 형성된다. 화소 정의막(19)은 제1 전극(118)의 상면의 적어도 일 영역을 덮지 않도록 개구부(19a)가 형성된다.
중간층(120)이 제1 전극(118)상에 형성된다. 중간층(120)은 가시 광선을 구현하도록 유기 발광층(121)을 구비한다.
중간층(120)은 저분자 또는 고분자 유기막으로 형성될 수 있다.
중간층(120)이 저분자 유기막으로 형성되는 경우, 정공 주입층(HIL: Hole Injection Layer), 정공 수송층(HTL: Hole Transport Layer), 유기 발광층, 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등을 구비할 수 있다.
정공 주입층(HIL)은 구리프탈로시아닌 등의 프탈로시아닌 화합물 또는 스타버스트(Starburst)형 아민류인 TCTA, m-MTDATA, m-MTDAPB 등으로 형성할 수 있다.
정공 수송층(HTL)은 N,N'-비스(3-메틸페닐)- N,N'-디페닐-[1,1-비페닐]-4,4'-디아민(TPD), N,N'-디(나프탈렌-1-일)-N,N'-디페닐 벤지딘(α-NPD)등으로 형성될 수 있다.
전자 주입층(EIL)은 LiF, NaCl, CsF, Li2O, BaO, Liq 등의 물질을 이용하여 형성할 수 있다.
전자 수송층(ETL)은 Alq3를 이용하여 형성할 수 있다.
유기 발광층은 호스트 물질과 도판트 물질을 포함할 수 있다.
제2 전극(122)은 중간층(120)상에 형성된다. 제2 전극(122)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, 또는 Ca의 금속으로 형성될 수 있다. 또한 제2 전극(122)은 광투과가 가능하도록 ITO, IZO, ZnO, 또는 In2O3 등을 포함할 수도 있다.
도시하지 않았으나 제2 전극(122)상에 봉지 부재(미도시)가 형성될 수 있다. 봉지 부재는 유기물 또는 무기물을 이용하여 형성할 수 있다.
상술한 바와 같이, 본 실시예의 유기 발광 표시 장치는 게이트 전극(214)과 소스 전극(217) 및 드레인 전극(217)사이에 2개의 층간 절연막(15, 16)을 형성함으로써 배선간의 쇼트 불량을 차단하여 화질 특성을 향상시킬 수 있다. 또한, 게이트 배선의 두께를 두껍게 형성할 수 있어서 게이트 배선의 선폭을 줄이는 데 따른 저항 감소를 방지하여 신호 전달의 지연을 방지할 수 있다.
제1 층간 절연막(15)의 제1 콘택홀(15b)은 작게 형성하기 배선들간의 간격을 최소화하여 고해상도 유기 발광 표시 장치 구현에 용이하다. 또한, 제2 층간 절연막(16)의 제2 콘택홀(16b)은 제1 콘택홀(15b)보다 크게 형성하기 때문에 박막 트랜지스터(TFT)의 전기적 특성을 향상할 수 있다.
제1 전극(118)은 콘택홀을 경유하지 않고 직접 드레인 전극(217b)의 상면에 콘택되조록 하여 콘택홀을 형성을 위한 설계 마진을 줄여 개구율을 향상시킬 수 있다. 또한, 다른 도전층과 함께 형성되지 않고 독립적인 식각 공정을 가짐으로써 재료 선택의 자유도가 높아진다.
도 3a 내지 도 3e는 본 발명의 일 실시예에 관한 유기 발광 표시 장치 제조방법을 순차적으로 도시한 개략적인 단면도들이다.
구체적으로 도 3a 내지 도 3f는 도 1의 유기 발광 표시 장치를 제조하기 위한 방법의 한 실시예이다. 설명의 편의를 위하여 전술한 실시예와 상이한 점을 중심으로 설명하기로 한다.
도 3a를 참조하면, 기판(10)을 준비한다. 그리고 기판(10)상에 버퍼층(11)을 형성한다. 버퍼층(11)상에 활성층(212), 제1 캐패시터 전극(312)이 형성된다. 제1 캐패시터 전극(312)과 활성층(212)은 동일한 물질을 이용하여 형성할 수 있다. 이 때 1개의 마스크를 이용한 패터닝 공정을 통하여 활성층(212), 제1 캐패시터 전극(312)을 동시에 형성 할 수 있다.
도 3b를 참조하면, 활성층(212) 및 제1 캐패시터 전극(312)을 덮도록 게이트 절연막(13)이 형성되고, 게이트 절연막(13)상에 게이트 전극(214) 및 제2 캐패시터 전극(314)이 형성된다. 게이트 전극(214), 및 제2 캐패시터 전극(314))은 1개의 마스크를 이용하여 동시에 패터닝하여 형성할 수 있다. 이때, 게이트 전극(214)을 셀프얼라인(self-align) 마스크로 하여 이온 불순물을 박막 트랜지스터의 소스 영역(212a) 및 드레인 영역(212b)에 도핑하는 도핑공정(D)을 실시할 수 있다.
도 3c를 참조하면, 게이트 전극(214) 및 제2 커패시터 전극(314)상에 제1 층간 절연막(15)이 형성된다. 제1 층간 절연막(15)에는 활성층(212)의 상부를 일부 개구시키도록 제1 콘택홀(15b)이 형성된다. 도 3c에는 도시하지 않았으나 도 2에 도시한 것과 같이 게이트 전극(214)을 중심으로 어느 일 영역의 활성층(212)과 대응하도록 복수의 제1 콘택홀(15b)이 형성된다.
또한 제1 층간 절연막(15)에는 제1 전극(118)이 배치될 개구부(15a)가 형성된다. 제1 층간 절연막(15)에 개구부(15a)를 형성할 때, 이웃하는 절연막인 게이트 절연막(13) 및/또는 버퍼층(11)도 함께 식각하여 동일한 개구부(15a)를 형성할 수 있다.
도 3d를 참조하면, 제2 층간 절연막(16)이 제1 층간 절연막(15)상에 형성된다. 제2 층간 절연막(16)은 제1 콘택홀(15b)과 연결되는 제2 콘택홀(16b)을 구비한다. 제2 콘택홀(16b)은 제1 콘택홀(15b)보다 크게 형성된다. 특히, 제1 층간 절연막(15)은 무기물로 형성하고 제2 층간 절연막(16)은 유기물로 형성하는 경우 제1 콘택홀(15b)을 작게 균일한 크기를 갖도록 용이하게 형성할 수 있고, 제2 콘택홀(16b)을 크게 용이하게 형성할 수 있다.
또한 제2 층간 절연막(16)에는 제1 전극이 배치된 개구부(16a)가 형성된다. 제2 층간 절연막(16)에 형성되는 개구부(16a)는 제1 층간 절연막(15)에 형성되는 개구부(15a)의 내측에 형성된다. 따라서, 제1 층간 절연막(15)과 제2 층간 절연막(16)은 별도 공정으로 형성되기 때문에 제1 층간 절연막(15)에 형성된 개구부(15a)와 제2 층간 절연막(16)에 형성된 개구부(16a)의 식각면은 이격되어 있다.
도 3e를 참조하면, 소스 전극(217a) 및 드레인 전극(217b)이 형성된다. 구체적으로 제1 층간 절연막(15)의 제1 콘택홀(15b)에 대응되도록 소스 전극(217a)의 제1 소스 전극층(217a-1) 및 드레인 전극(217b)의 제1 드레인 전극층(217b-1)이 형성되고, 제2 층간 절연막(16)의 제2 콘택홀(16b)에 대응되도록 소스 전극(217a)의 제2 소스 전극층(217a-2) 및 드레인 전극(217b)의 제2 드레인 전극층(217b-2)이 형성된다. 이 때 1개의 마스크를 이용한 패터닝 공정을 통하여 제1 소스 전극층(217a-1), 제1 드레인 전극층(217b-1), 제2 소스 전극층(217a-2) 및 제2 드레인 전극층(217b-2)을 동시에 형성하는 것이 바람직하다.
이를 통하여 제1 소스 전극층(217a-1) 및 제1 드레인 전극층(217b-1)은 제2 소스 전극층(217a-2) 및 제2 드레인 전극층(217b-2)보다 작게 형성된다. 또한 하나의 제2 소스 전극층(217a-2)에 복수의 제1 소스 전극층(217a-1)이 연결되고, 하나의 제2 드레인 전극층(217b-2)에 복수의 제1 드레인 전극층(217b-1)이 형성된다.
도 3f를 참조하면, 소스 전극(217a) 및 드레인 전극(217b) 중 하나와 접속하는 제1 전극(118)이 형성된다. 제1 전극(118)은 제2 층간 절연막(16)에 형성된 개구부(16a)에 형성된다. 이때 제1 전극(118)은 제1 층간 절연막(15) 및/또는 제2 층간 절연막(16)에 형성된 콘택홀(또는 비아홀)을 통하지 않고, 제2 층간 절연막(16)에 형성된 개구(16a)의 측면을 따라 소스 전극(217a) 및 드레인 전극(217b) 중 하나의 상면에 직접 콘택된다. 따라서, 콘택홀(또는 비아홀)을 별도로 형성하지 않기 때문에 콘택홀 형성에 필요한 설계 마진을 줄여 개구율을 향상시킬 수 있다.
도 3g를 참조하면, 제2 층간 절연막(16)상에 제2 소스 전극층(217a-2), 및 제2 드레인 전극층(217b-2)을 덮도록 화소 정의막(19)이 형성된다. 화소 정의막(19)은 제1 전극(118)의 상면의 적어도 일 영역을 덮지 않도록 형성된다.
다음으로 도면에는 도시되어 있지 않으나, 제1 전극(118)상에 중간층(120)이 형성되고, 중간층(120) 상에 제2 전극(122)이 형성된다.
상술한 본 발명의 실시예에 따르면 게이트 전극(214)과 소스 전극(217) 및 드레인 전극(217)사이에 2개의 층간 절연막(15, 16)을 형성함으로써 배선간의 쇼트 불량을 차단하여 화질 특성을 향상시킬 수 있다. 또한, 게이트 배선의 두께를 두껍게 형성할 수 있어서 게이트 배선의 선폭을 줄이는 데 따른 저항 감소를 방지하여 신호 전달의 지연을 방지할 수 있다.
제1 층간 절연막(15)의 제1 콘택홀(15b)은 작게 형성하기 배선들간의 간격을 최소화하여 고해상도 유기 발광 표시 장치 구현에 용이하다. 또한, 제2 층간 절연막(16)의 제2 콘택홀(16b)은 제1 콘택홀(15b)보다 크게 형성하기 때문에 박막 트랜지스터(TFT)의 전기적 특성을 향상할 수 있다.
제1 전극(118)은 콘택홀을 경유하지 않고 직접 드레인 전극(217b)의 상면에 콘택되조록 하여 콘택홀을 형성을 위한 설계 마진을 줄여 개구율을 향상시킬 수 있다. 또한, 다른 도전층과 함께 형성되지 않고 독립적인 식각 공정을 가짐으로써 재료 선택의 자유도가 높아진다
본 발명은 도면에 도시된 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
10: 기판 11: 버퍼층
13: 게이트 절연막 15: 제1 층간 절연막
16: 제2 층간 절연막 19: 화소 정의막
118: 제1 전극 120: 중간층
121: 유기 발광층 122: 제2 전극
212: 활성층 214: 게이트 전극
217a-1: 제1 소스 전극층 217b-1: 제1 드레인 전극층
217a-2: 제2 소스 전극층 217b-2: 제2 드레인 전극층
217a: 소스 전극 217b: 드레인 전극
310: 커패시터 TFT: 박막 트랜지스터
15b: 제1 콘택홀 16b: 제2 콘택홀

Claims (23)

  1. 기판;
    상기 기판 상에 형성된 활성층;
    상기 활성층과 절연되고 상기 활성층과 중첩되도록 형성된 게이트 전극;
    상기 게이트 전극 상에 형성되고, 제1 콘택홀이 구비된 제1 층간 절연막;
    상기 제1 층간 절연막 상에 형성되고, 제2 콘택홀이 구비된 제2 층간 절연막;
    상기 제1 콘택홀을 통해 상기 활성층과 연결된 제1 소스 전극층, 및 상기 제2 콘택홀을 통해 상기 제1 소스 전극층과 연결되고 상기 제1 소스 전극층보다 크게 형성된 제2 소스 전극층을 구비한 소스 전극;
    상기 제1 콘택홀을 통해 상기 활성층과 연결된 제1 드레인 전극층, 및 상기 제2 콘택홀을 통해 상기 제1 드레인 전극층과 연결되고 상기 제1 드레인 전극층보다 크게 형성된 제2 드레인 전극층을 구비한 드레인 전극;
    상기 제1 및 제2 콘택홀을 경유하지 않고 상기 소스 전극 및 상기 드레인 전극 중 하나의 상부면과 직접 연결된 제1 전극;
    상기 제1 전극상에 배치되고 유기 발광층을 구비한 중간층; 및
    상기 중간층 상에 배치되는 제2 전극;을 포함하고,
    상기 제1 콘택홀 하나의 크기는 상기 제2 콘택홀 하나의 크기보다 작고,
    상기 제2 콘택홀 하나는 상기 기판에 수직인 방향으로 상기 제1 콘택홀 복수개와 중첩되도록 배치된 유기 발광 표시 장치.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제1 항에 있어서,
    상기 제1 층간 절연막은 무기물을 함유하고, 상기 제2 층간 절연막은 유기물을 함유하는 유기 발광 표시 장치.
  7. 제1 항에 있어서,
    상기 제2 층간 절연막의 상면은 평탄면을 구비하는 유기 발광 표시 장치.
  8. 제1 항에 있어서,
    상기 제1 전극은 상기 제2 층간 절연막이 형성하는 개구에 배치되고, 상기 개구의 측면을 따라 상기 소스 전극 및 상기 드레인 전극 중 하나와 연결되는 유기 발광 표시 장치.
  9. 제1 항에 있어서,
    상기 제1 전극은 상기 기판과 상기 게이트 전극 사이에 형성되는 유기 발광 표시 장치.
  10. 제1 항에 있어서,
    상기 제2 층간 절연막이 형성하는 개구는 상기 제1 층간 절연막이 형성하는 개구 내측에 형성되는 유기 발광 표시 장치.
  11. 제1 항에 있어서,
    상기 활성층과 상기 게이트 전극 사이에 게이트 절연막이 형성되고,
    상기 게이트 절연막이 형성하는 개구는 상기 제1 층간 절연막이 형성하는 개구와 동일한 식각면을 갖는 유기 발광 표시 장치.
  12. 제1 항에 있어서,
    상기 제1 전극은 ITO, IZO, ZnO, In2O3, IGO 또는 AZO를 포함하는 유기 발광 표시 장치.
  13. 제12 항에 있어서,
    상기 제1 전극은 반투과 금속층을 더 포함하는 유기 발광 표시 장치.
  14. 제1 항에 있어서,
    상기 제2 전극은 반사 전극인 유기 발광 표시 장치.
  15. 제1 항에 있어서,
    상기 기판상에 정의되는 커패시터 영역을 더 구비하고,
    상기 커패시터 영역에는 제1 커패시터 전극 및 제2 커패시터 전극을 구비하는 하나 이상의 커패시터가 형성된 유기 발광 표시 장치.
  16. 제15 항에 있어서,
    상기 제1 커패시터 전극은 상기 활성층과 동일한 층에 형성되고,
    상기 제2 커패시터 전극은 상기 게이트 전극과 동일한 층에 형성된 유기 발광 표시 장치.
  17. 기판 상에 활성층을 형성하는 단계;
    상기 활성층과 절연되고 상기 활성층과 중첩되도록 게이트 전극을 형성하는 단계;
    상기 게이트 전극 상에 제1 콘택홀이 구비된 제1 층간 절연막을 형성하는 단계;
    상기 제1 층간 절연막 상에 제2 콘택홀이 구비된 제2 층간 절연막을 형성하는 단계;
    상기 제1 콘택홀을 통해 상기 활성층과 연결되는 제1 소스 전극층, 및 상기 제2 콘택홀을 통해 상기 제1 소스 전극층과 연결되고 상기 제1 소스 전극층보다 크게 형성된 제2 소스 전극층을 구비하는 소스 전극을 형성하는 단계;
    상기 제1 콘택홀을 통해 상기 활성층과 연결되는 제1 드레인 전극층, 및 상기 제2 콘택홀을 통해 상기 제1 드레인 전극층과 연결되고 상기 제1 드레인 전극층보다 크게 형성된 제2 드레인 전극층을 구비하는 드레인 전극을 형성하는 단계;
    상기 제1 및 제2 콘택홀을 경유하지 않고 상기 소스 전극 및 상기 드레인 전극 중 하나의 상부면과 직접 연결되는 제1 전극을 형성하는 단계;
    상기 제1 전극상에 배치되고 유기 발광층을 구비하는 중간층을 형성하는 단계; 및
    상기 중간층 상에 배치되는 제2 전극을 형성하는 단계를 포함하고,
    상기 제1 콘택홀 하나의 크기는 상기 제2 콘택홀 하나의 크기보다 작게 형성하고,
    상기 제2 콘택홀 하나는 상기 기판에 수직인 방향으로 상기 제1 콘택홀 복수개와 중첩되도록 배치하는 유기 발광 표시 장치 제조 방법.
  18. 삭제
  19. 삭제
  20. 제17 항에 있어서,
    상기 소스 전극을 형성하는 단계 및 상기 드레인 전극을 형성하는 단계는,
    상기 제1 콘택홀 및 상기 제2 콘택홀을 각각 구비하는 제1 층간 절연막 및 상기 제2 층간 절연막을 형성한 후에,
    상기 제1 소스 전극층, 제1 드레인 전극층, 제2 소스 전극층 및 제2 드레인 전극층을 동시에 형성하는 단계를 포함하는 유기 발광 표시 장치 제조 방법.
  21. 제17 항에 있어서,
    상기 제2 층간 절연막을 형성하는 단계는,
    상기 제2 층간 절연막에 상기 제1 전극이 배치되는 개구를 형성하는 단계를 포함하는 유기 발광 표시 장치 제조 방법.
  22. 제21 항에 있어서,
    상기 제1 전극을 형성하는 단계는,
    상기 제2 층간 절연막이 형성하는 개구의 측면을 따라 상기 제1 전극이 상기 소스 전극 및 상기 드레인 전극 중 하나의 상부면과 연결되도록 형성하는 단계를 포함하는 유기 발광 표시 장치의 제조 방법.
  23. 제17 항에 있어서,
    상기 제1 층간 절연막을 형성하는 단계는, 상기 제1 층간 절연막에 개구를 형성하는 단계를 포함하고,
    상기 제2 층간 절연막을 형성하는 단계는, 상기 제2 층간 절연막에 상기 제1층간 절연막에 형성된 개구보다 작은 개구를 형성하는 단계를 포함하는 유기 발광 표시 장치의 제조 방법.
KR1020120098959A 2012-09-06 2012-09-06 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법 KR101954978B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120098959A KR101954978B1 (ko) 2012-09-06 2012-09-06 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
US13/801,530 US9634072B2 (en) 2012-09-06 2013-03-13 Organic light-emitting display device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120098959A KR101954978B1 (ko) 2012-09-06 2012-09-06 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법

Publications (2)

Publication Number Publication Date
KR20140032267A KR20140032267A (ko) 2014-03-14
KR101954978B1 true KR101954978B1 (ko) 2019-03-08

Family

ID=50186183

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120098959A KR101954978B1 (ko) 2012-09-06 2012-09-06 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법

Country Status (2)

Country Link
US (1) US9634072B2 (ko)
KR (1) KR101954978B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102327087B1 (ko) 2014-10-14 2021-11-17 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102393369B1 (ko) 2014-10-14 2022-05-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20160081101A (ko) * 2014-12-30 2016-07-08 삼성디스플레이 주식회사 유기 발광 표시 장치의 제조 방법 및 상기 제조 방법에 의해 제조된 유기 발광 표시 장치
KR102393371B1 (ko) 2015-01-08 2022-05-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102465384B1 (ko) 2015-07-23 2022-11-10 삼성디스플레이 주식회사 디스플레이 장치
KR102483952B1 (ko) * 2015-09-11 2023-01-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
CN107968113B (zh) * 2017-12-15 2021-01-08 京东方科技集团股份有限公司 阵列基板及其制备方法
KR102512725B1 (ko) * 2018-02-28 2023-03-23 삼성디스플레이 주식회사 디스플레이 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005072573A (ja) * 2003-08-05 2005-03-17 Semiconductor Energy Lab Co Ltd 配線基板及びその作製方法、並びに半導体装置及びその作製方法
KR100482328B1 (ko) * 2002-04-29 2005-04-13 엘지.필립스 엘시디 주식회사 액티브 매트릭스형 유기 전계발광 표시패널 및 그의제조방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100581901B1 (ko) * 2004-02-06 2006-05-22 삼성에스디아이 주식회사 액티브 매트릭스형 유기전계발광소자
US20060012742A1 (en) * 2004-07-16 2006-01-19 Yaw-Ming Tsai Driving device for active matrix organic light emitting diode display and manufacturing method thereof
KR101162772B1 (ko) * 2005-04-06 2012-07-04 삼성모바일디스플레이주식회사 발광표시장치 및 그 제조방법
KR101240653B1 (ko) * 2006-04-26 2013-03-08 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR100943187B1 (ko) 2008-05-20 2010-02-19 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR101571124B1 (ko) 2008-12-17 2015-11-24 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
KR101074788B1 (ko) 2009-01-30 2011-10-20 삼성모바일디스플레이주식회사 평판 표시 장치 및 이의 제조 방법
KR101621555B1 (ko) 2009-12-18 2016-05-17 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 이의 제조 방법
KR20110121890A (ko) * 2010-05-03 2011-11-09 삼성모바일디스플레이주식회사 표시 장치 및 그의 제조 방법
US8502211B2 (en) * 2010-06-30 2013-08-06 Samsung Display Co., Ltd. Organic light emitting diode display and manufacturing method thereof
KR101912923B1 (ko) * 2011-12-12 2018-10-30 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100482328B1 (ko) * 2002-04-29 2005-04-13 엘지.필립스 엘시디 주식회사 액티브 매트릭스형 유기 전계발광 표시패널 및 그의제조방법
JP2005072573A (ja) * 2003-08-05 2005-03-17 Semiconductor Energy Lab Co Ltd 配線基板及びその作製方法、並びに半導体装置及びその作製方法

Also Published As

Publication number Publication date
KR20140032267A (ko) 2014-03-14
US9634072B2 (en) 2017-04-25
US20140061607A1 (en) 2014-03-06

Similar Documents

Publication Publication Date Title
US11233102B2 (en) Organic light-emitting display apparatus having protected emission layer
KR101954978B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
US9406899B2 (en) Organic light-emitting display apparatus and manufacturing method thereof
JP5240796B2 (ja) 有機発光表示装置
US8598582B2 (en) Organic light emitting display device
TWI565047B (zh) 有機發光顯示裝置及其製造方法
US9490311B2 (en) Organic light emitting display device and method of manufacturing the same
US8008857B2 (en) Organic light emitting display with reflective electrode
KR101223727B1 (ko) 유기 발광 표시 장치 및 그 제조방법
US9520454B2 (en) Organic light-emitting display apparatus
KR101234228B1 (ko) 유기 발광 표시 장치
KR102114316B1 (ko) 유기발광 디스플레이 장치 및 그 제조방법
KR20150017978A (ko) 유기 발광 표시 장치
US20080111475A1 (en) Organic light emitting display device
KR20110080905A (ko) 유기 발광 표시 장치
KR101975957B1 (ko) 유기 발광 표시 장치
KR20150044736A (ko) 박막 트랜지스터 어레이 기판, 유기 발광 표시 장치, 및 박막 트랜지스터 어레이 기판의 제조 방법
KR20150024729A (ko) 유기발광 디스플레이 장치 및 그 제조방법
KR102014169B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
US9627620B2 (en) Organic light-emitting diode display and method of manufacturing the same
US7656086B2 (en) Organic light emitting diode display and method of manufacture thereof
KR20160084546A (ko) 유기 발광 표시 장치 및 그 제조 방법
US9461263B2 (en) Organic light emitting display apparatus and method of manufacturing the same
KR102281331B1 (ko) 유기발광 디스플레이 장치 및 그 제조방법
KR101954982B1 (ko) 표시 장치 및 표시 장치 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right