KR101234228B1 - 유기 발광 표시 장치 - Google Patents

유기 발광 표시 장치 Download PDF

Info

Publication number
KR101234228B1
KR101234228B1 KR1020100053025A KR20100053025A KR101234228B1 KR 101234228 B1 KR101234228 B1 KR 101234228B1 KR 1020100053025 A KR1020100053025 A KR 1020100053025A KR 20100053025 A KR20100053025 A KR 20100053025A KR 101234228 B1 KR101234228 B1 KR 101234228B1
Authority
KR
South Korea
Prior art keywords
electrode
substrate
light blocking
layer
gate electrode
Prior art date
Application number
KR1020100053025A
Other languages
English (en)
Other versions
KR20110133349A (ko
Inventor
정종한
모연곤
김은현
박현선
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020100053025A priority Critical patent/KR101234228B1/ko
Priority to US13/069,740 priority patent/US8502230B2/en
Publication of KR20110133349A publication Critical patent/KR20110133349A/ko
Application granted granted Critical
Publication of KR101234228B1 publication Critical patent/KR101234228B1/ko
Priority to US14/819,284 priority patent/USRE46922E1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof

Abstract

화질 특성을 용이하게 향상하도록 본 발명은 기판, 상기 기판상에 배치되고 게이트 전극, 상기 게이트 전극과 절연되는 활성층, 상기 활성층과 전기적으로 연결되는 소스 전극 및 드레인 전극을 구비하는 박막 트랜지스터, 상기 박막 트랜지스터와 전기적으로 연결되는 제1 전극, 상기 제1 전극 상에 형성되고 유기 발광층을 구비하는 중간층 및 상기 중간층 상에 형성되는 제2 전극을 포함하고, 상기 소스 전극 및 상기 드레인 전극 중 어느 하나의 전극은 상기 기판의 두께 방향으로 연장되어 형성된 광차단부를 구비하는 유기 발광 표시 장치를 제공한다.

Description

유기 발광 표시 장치{Organic light emitting display apparatus}
본 발명은 유기 발광 표시 장치에 관한 것으로 더 상세하게는 화질 특성을 용이하게 향상하는 유기 발광 표시 장치에 관한 것이다.
근래에 표시 장치는 휴대가 가능한 박형의 평판 표시 장치로 대체되는 추세이다. 평판 표시 장치 중에서도 유기 발광 표시 장치는 자발광형 표시 장치로서 시야각이 넓고, 콘트라스트 특성이 우수하고, 응답 속도가 빠르고, 휘도 특성이 우수하고 구동 전압이 낮아 차세대 표시 장치로 주목받고 있다.
유기 발광 표시 장치는 유기 발광층을 중심으로 배치된 캐소드 전극 및 애노드 전극을 포함하고, 캐소드 전극 및 애노드 전극에 전압을 인가하면 유기 발광층에서 가시광선이 발생한다.
유기 발광 표시 장치 중 박막 트랜지스터를 구비하는 능동 구동형(active matrix type:AM type)유기 발광 표시 장치는 광에 의하여 영향을 받기 쉽다. 구체적으로 박막 트랜지스터의 광신뢰성은 유기 발광 표시 장치의 특성에 영향을 준다.
특히 박막 트랜지스터에 구비된 활성층은 유기 발광층에서 발생한 가시 광선에 의하여 특성이 저하되고 이를 통하여 박막 트랜지스터의 전기적 특성이 변하고, 결과적으로 유기 발광 표시 장치의 화질 특성을 향상하는데 한계가 있다.
본 발명은 화질 특성을 용이하게 향상하는 유기 발광 표시 장치를 제공할 수 있다.
본 발명은 기판, 상기 기판상에 배치되고 게이트 전극, 상기 게이트 전극과 절연되는 활성층, 상기 활성층과 전기적으로 연결되는 소스 전극 및 드레인 전극을 구비하는 박막 트랜지스터, 상기 박막 트랜지스터와 전기적으로 연결되는 제1 전극, 상기 제1 전극 상에 형성되고 유기 발광층을 구비하는 중간층 및 상기 중간층 상에 형성되는 제2 전극을 포함하고, 상기 소스 전극 및 상기 드레인 전극 중 어느 하나의 전극은 상기 기판의 두께 방향으로 연장되어 형성된 광차단부를 구비하는 유기 발광 표시 장치를 개시한다.
본 발명에 있어서 상기 소스 전극 및 상기 드레인 전극 중 어느 하나의 전극은 상기 제1 전극과 연결되고, 상기 소스 전극 및 상기 드레인 전극 중 상기 제1 전극과 연결되는 전극은 상기 광차단부를 구비할 수 있다.
본 발명에 있어서 상기 활성층은 산화물 반도체 물질을 함유할 수 있다.
본 발명에 있어서 상기 게이트 전극은 상기 기판 상에 형성되고, 상기 활성층은 상기 게이트 전극 상부에 형성되고, 상기 광차단부는 상기 기판의 두께 방향과 수직한 방향을 기준으로 상기 게이트 전극과 중첩되는 영역을 포함하도록 형성될 수 있다.
본 발명에 있어서 상기 광차단부는 상기 기판과 접하도록 형성될 수 있다.
본 발명에 있어서 상기 기판과 상기 박막 트랜지스터 사이에 버퍼층이 형성되고, 상기 광차단부는 상기 버퍼층과 접하도록 형성될 수 있다.
본 발명에 있어서 상기 박막 트랜지스터와 상기 제1 전극 사이에는 비아홀을 구비하는 패시베이션층이 형성되고, 상기 비아홀을 통하여 상기 소스 전극 및 상기 드레인 전극 중 어느 하나의 전극이 상기 제1 전극과 연결되고, 상기 광차단부는 상기 기판의 두께 방향을 기준으로 상기 비아홀과 중첩되는 영역을 구비하도록 형성될 수 있다.
본 발명에 있어서 상기 게이트 전극은 상기 기판 상에 형성되고, 상기 활성층은 상기 게이트 전극 상부에 형성되고, 상기 기판 상에 상기 게이트 전극과 이격되도록 형성된 도전 부재를 더 포함하고, 상기 광차단부와 상기 도전 부재는 서로 연결될 수 있다.
본 발명에 있어서 상기 도전 부재는 상기 게이트 전극과 동일한 물질로 형성될 수 있다.
본 발명에 있어서 상기 박막 트랜지스터와 상기 제1 전극 사이에는 비아홀을 구비하는 패시베이션층이 형성되고, 상기 비아홀을 통하여 상기 소스 전극 및 상기 드레인 전극 중 어느 하나의 전극이 상기 제1 전극과 연결되고, 상기 광차단부는 상기 기판의 두께 방향을 기준으로 상기 비아홀과 중첩되는 영역을 구비하도록 형성될 수 있다.
본 발명에 있어서 상기 게이트 전극 및 상기 제1 전극은 서로 이격되도록 상기 기판 상에 형성되고, 상기 활성층은 상기 게이트 전극 상부에 형성되고, 상기 광차단부는 상기 기판의 두께 방향과 수직한 방향을 기준으로 상기 게이트 전극과 중첩되는 영역을 포함하도록 형성될 수 있다.
본 발명에 있어서 상기 광차단부는 상기 제1 전극의 측면과 접하도록 형성될 수 있다.
본 발명에 있어서 상기 광차단부는 상기 제1 전극의 측면 중 상기 게이트 전극을 향하는 측면과 접하도록 형성될 수 있다.
본 발명에 있어서 상기 광차단부는 상기 제1 전극의 측면의 영역 중 상기 기판과 접하는 영역을 덮도록 형성될 수 있다.
본 발명에 있어서 상기 기판과 상기 제1 전극 사이에 버퍼층이 형성되고, 상기 광차단부는 상기 제1 전극의 측면의 영역 중 상기 버퍼층과 접하는 영역을 덮도록 형성될 수 있다.
본 발명에 관한 유기 발광 표시 장치는 화질 특성을 용이하게 향상할 수 있다.
도 1은 본 발명의 일 실시예에 관한 유기 발광 표시 장치를 도시한 개략적인 단면도이다.
도 2는 본 발명의 다른 실시예에 관한 유기 발광 표시 장치를 도시한 개략적인 단면도이다.
도 3은 본 발명의 또 다른 실시예에 관한 유기 발광 표시 장치를 도시한 개략적인 단면도이다.
이하 첨부된 도면들에 도시된 본 발명에 관한 실시예를 참조하여 본 발명의 구성 및 작용을 상세히 설명한다.
도 1은 본 발명의 일 실시예에 관한 유기 발광 표시 장치를 도시한 개략적인 단면도이다.
도 1을 참조하면 유기 발광 표시 장치(100)는 기판(101), 박막 트랜지스터(TFT), 제1 전극(114), 중간층(116), 제2 전극(117) 및 광차단부(111)를 포함한다. 박막 트랜지스터(TFT)는 게이트 전극(103), 활성층(107), 소스 전극(109) 및 드레인 전극(110)을 포함한다. 소스 전극(109) 및 드레인 전극(110) 중 어느 하나의 전극은 광차단부(111)를 구비한다.
구체적으로 기판(101)은 SiO2를 주성분으로 하는 투명한 유리 재질로 이루어질 수 있다. 기판(101)은 반드시 이에 한정되는 것은 아니며 투명한 플라스틱 재질로 형성할 수도 있다. 이 때 기판(101)을 형성하는 플라스틱 재질은 절연성 유기물인 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP)로 이루어진 그룹으로부터 선택되는 유기물일 수 있다.
도시하지 않았으나 기판(101)의 상부에 평탄한 면을 제공하고 기판(101)방향으로 수분 및 이물이 침투하는 것을 방지하기 위하여 버퍼층(미도시)이 형성될 수도 있다.
기판(101)상에 게이트 전극(103)이 형성된다. 게이트 전극(103)은 Au, Ag, Cu, Ni, Pt, Pd, Al, Mo, 또는 Al:Nd, Mo:W 합금 등과 같은 금속 또는 금속의 합금으로 이루어질 수 있으나 이에 한정되지 않고 다양한 전도성 재료를 포함할 수 있다.
기판(101)상에 캐패시터 제1 전극(104)이 형성된다. 캐패시터 제1 전극(104)은 게이트 전극(103)과 동일한 재료를 이용하여 형성하는 것이 바람직하다. 이를 통하여 1회의 패터닝 공정으로 캐패시터 제1 전극(104)과 게이트 전극(103)을 동시에 형성할 수 있다.
게이트 전극(103) 및 캐패시터 제1 전극(104)상에 게이트 절연막(106)이 형성된다. 게이트 절연막(106)을 통하여 게이트 전극(103)과 활성층(107)은 절연된다.
게이트 절연막(106)상에 활성층(107)이 형성된다. 활성층(107)은 다양한 재료를 포함할 수 있다. 구체적으로 활성층(107)은 산화물 반도체 물질을 포함할 수 있다. 그러나 본 발명은 이에 한정되지 않고 활성층(107)은 결정질 실리콘 또는 비정질 실리콘을 포함할 수도 있다.
활성층(107)상에 에치 스토퍼(108)가 형성된다. 에치 스토퍼(108)상에 소스 전극(109) 및 드레인 전극(110)이 형성된다. 소스 전극(109) 및 드레인 전극(110)은 활성층(107)의 영역 중 에치 스토퍼(108)로 덮이지 않고 노출된 영역과 접한다.
즉 활성층(107)의 면 중 채널 기능을 하는 영역은 에치 스토퍼(108)에 의하여 보호된다. 에치 스토퍼(108)는 소스 전극(109) 및 드레인 전극(110)을 패터닝하기 위한 식각 공정 중 활성층(107)의 상부 면이 손상되는 것을 방지한다.
에치 스토퍼(108)는 다양한 절연 물질을 이용하여 형성할 수 있다.
소스 전극(109) 및 드레인 전극(110)을 이루는 물질은 Au, Pd, Pt, Ni, Rh, Ru, Ir, Os 외에도, Al, Mo, Al:Nd 합금, MoW 합금 등과 같은 2 종 이상의 금속으로 이루어진 합금을 사용할 수 있으며 이에 한정되지는 않는다.
소스 전극(109) 및 드레인 전극(110) 중 하나의 전극은 광차단부(111)를 구비한다. 본 실시예에서는 드레인 전극(110)이 광차단부(111)를 구비한다. 광차단부(111)는 드레인 전극(110)의 일 영역으로부터 길게 연장된 형태로 형성되는데 구체적으로 기판(101)의 두께 방향(도 1에서 Y축 방향)으로 연장되어 형성된다.
광차단부(111)는 드레인 전극(110)과 동일한 재료로 형성되므로 광이 활성층(107)으로 유입되는 것을 차단한다. 특히 중간층(116)에서 발생한 광이 활성층(107)의 측면 또는 바닥면을 통하여 입사되는 것을 방지한다. 이를 위하여 광차단부(111)는 기판(101)의 두께 방향과 수직한 방향(도 1에서 X축 방향)을 기준으로 게이트 전극(103)과 중첩되는 영역을 구비하도록 형성된다. 바람직하게는 광차단부(111)는 게이트 전극(103)과 동일한 층에 형성되도록 한다. 즉 광차단부(111)는 기판(101)과 접하도록 한다. 전술한 버퍼층이 구비되는 경우에는 광차단부(111)가 버퍼층과 접하도록 형성된다.
에치 스토퍼(108)상에 캐패시터 제1 전극(104)과 중첩되는 영역을 구비하도록 캐패시터 제2 전극(112)이 형성된다. 캐패시터 제1 전극(104)과 캐패시터 제2 전극(112)은 일 캐패시터(C)를 형성한다. 캐패시터 제2 전극(112)은 소스 전극(109) 및 드레인 전극(110)과 동일한 재료를 이용하여 형성하는 것이 바람직하다. 이를 통하여 1회의 패터닝 공정으로 캐패시터 제2 전극(112)과 소스 전극(109) 및 드레인 전극(110)을 동시에 형성할 수 있다.
소스 전극(109), 드레인 전극(110) 및 캐패시터 제2 전극(112)상에 패시베이션층(113)이 형성된다. 패시베이션층(113)은 다양한 절연 물질로 형성이 가능한데 유기물 또는 무기물을 포함할 수 있다. 또한 패시베이션층(113)은 유기물과 무기물의 적층 구조로 형성할 수 있다. 패시베이션층(113)은 드레인 전극(110)의 소정의 영역을 노출하도록 비아홀(113a)을 구비한다.
패시베이션층(113)상에 제1 전극(114)이 형성된다. 제1 전극(114)은 비아홀(113a)을 통하여 드레인 전극(110)과 연결된다. 제1 전극(114)은 투과형 전극 또는 반사형 전극으로 형성할 수 있다.
제1 전극(114)이 투과형 전극일 때는 ITO, IZO, ZnO 또는 In2O3를 포함하고, 제1 전극(114)이 반사 전극일 때에는 제1 전극(114)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등으로 반사막을 형성한 후, 그 위에 ITO, IZO, ZnO 또는 In2O3로 막을 형성함으로써 형성된다.
본 실시예에서는 드레인 전극(110)이 제1 전극(114)과 연결되나 본 발명은 이에 한정되지 않고 소스 전극(109)이 제1 전극(114)과 연결될 수 있다. 소스 전극(109)이 제1 전극(114)과 연결되는 경우에는 소스 전극(109)이 광차단부(111)를 구비하도록 형성된다.
제1 전극(114)상에는 화소 정의막(115)이 형성된다. 화소 정의막(115)은 다양한 절연 물질을 함유하고 제1 전극(114)의 소정의 영역을 노출하도록 형성된다. 노출된 제1 전극(114)상에 중간층(116)을 형성한다. 중간층(116)상에는 제2 전극(117)이 형성된다.
중간층(116)은 유기 발광층(미도시)을 구비하고 제1 전극(114)과 제2 전극(117)에 전압이 인가되면 유기 발광층에서 가시 광선이 발광한다.
중간층(116)의 유기 발광층이 저분자 유기물로 형성되는 경우 유기 발광층과 제1 전극(114) 사이에 홀 수송층(hole transport layer: HTL) 및 홀 주입층(hole injection layer: HIL) 등이 배치되고, 유기 발광층과 제2 전극(117) 사이에 전자 수송층(electron transport layer: ETL) 및 전자 주입층(electron injection layer: EIL) 등이 배치된다. 이외에도 필요에 따라 다양한 층들이 배치될 수 있다.
한편, 중간층(116)의 유기 발광층이 고분자 유기물로 형성되는 경우에는 유기 발광층과 제1 전극(114)사이에 홀 수송층(hole transport layer: HTL)이 포함될 수 있다.
제2 전극(117)은 전체 화소들을 모두 덮도록 형성한다. 제2 전극(117)은 투과형 전극 또는 반사형 전극일 수 있다.
제2 전극(117)이 투과형 전극인 경우에는 Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물로 형성된 층과 ITO, IZO, ZnO 또는 In2O3 등의 투과성 도전층을 적층하여 형성된다. 제2 전극(117)이 반사형 전극인 경우에는 Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물을 포함한다.
본 실시예에서 제1 전극(114) 및 제2 전극(117)은 각각 애노드 전극 및 캐소드 전극이라고 가정하고 설명하였으나 본 발명은 이에 한정되지 않고 제1 전극(114) 및 제2 전극(117)의 극성은 바뀔 수 있다. 또한 전술한 제1 전극(114) 및 제2 전극(117)을 형성하는 재료는 예시적인 것들이므로 그 외에 다양한 재료를 이용할 수 있음은 물론이다.
제2 전극(117) 상에 밀봉 부재(미도시)가 배치될 수 있다. 밀봉 부재(미도시)는 외부의 수분이나 산소 등으로부터 중간층(116) 및 기타층을 보호하기 위해 형성하는 것으로 밀봉 부재(미도시)는 투명한 재질로 형성된다. 밀봉 부재(미도시)는 글라스, 플라스틱 또는 유기물과 무기물의 복수의 중첩된 구조일 수도 있다.
본 실시예의 유기 발광 표시 장치(100)는 제1 전극(114)과 연결되는 드레인 전극(110)이 광차단부(111)를 구비한다. 광차단부(111)는 기판(101)의 두께 방향으로 연장되도록 형성된다. 이를 통하여 활성층(107)의 측면을 통하여 입사되는 광을 차단한다.
활성층(107)은 광에 의하여 특성이 쉽게 변하고, 이로 인하여 박막 트랜지스터의 광신뢰성이 감소할 우려가 있다. 특히 활성층(107)이 산화물 반도체 물질을 포함하는 경우 활성층(107)은 광에 의하여 더욱 취약하다.
그러나 본 실시예에서는 활성층(107)이 광에 노출되는 것을 방지하여 활성층(107)의 특성이 변하지 않도록 하고 박막 트랜지스터(TFT)의 광신뢰성이 저하되는 것을 방지한다. 특히 중간층(116)에서 발생한 광이 활성층(107)의 측면으로 입사되는 것을 방지하여 활성층(107)이 광에 의하여 열화되지 않는다.
유기 발광 표시 장치(100)의 화질 특성은 박막 트랜지스터(TFT)의 특성에 영향을 받는다. 본 실시예에서 박막 트랜지스터(TFT)에 구비된 활성층(107)이 광에 의하여 열화되지 않으므로 박막 트랜지스터(TFT)의 광신뢰성이 향상되고 결과적으로 유기 발광 표시 장치(100)의 화질 특성이 향상된다.
특히 광차단부(111)를 형성 시 게이트 전극(103)과 동일한 층까지 이르도록 형성한다. 즉 광차단부(111)를 기판(101)과 접하도록 형성하여 활성층(107)으로 유입되는 광의 차단 효과를 증대할 수 있다.
또한 광차단부(111)는 비아홀(113a)과 중첩되는 영역을 구비하도록 형성되는데 이를 통하여 제1 전극(114)과 접하는 드레인 전극(110)의 영역의 두께를 증가하여 제1 전극(114)과 드레인 전극(110)이 접하는 영역에서의 접촉 저항을 감소할 수 있다. 나아가 중간층(116)에서 활성층(107)으로의 광의 유입을 효과적으로 차단할 수 있다.
도 2는 본 발명의 다른 실시예에 관한 유기 발광 표시 장치를 도시한 개략적인 단면도이다. 설명의 편의를 위하여 전술한 실시예와 상이한 점을 중심으로 설명하기로 한다.
도 2를 참조하면 유기 발광 표시 장치(200)는 기판(201), 박막 트랜지스터(TFT), 제1 전극(214), 중간층(216), 제2 전극(217), 도전 부재(205) 및 광차단부(211)를 포함한다. 박막 트랜지스터(TFT)는 게이트 전극(203), 활성층(207), 소스 전극(209) 및 드레인 전극(210)을 포함한다. 소스 전극(209) 및 드레인 전극(210) 중 어느 하나의 전극은 광차단부(211)를 구비한다.
구체적으로 기판(201)상에 게이트 전극(203)이 형성된다. 도시하지 않았으나 기판(201)의 상부에 버퍼층(미도시)이 형성될 수도 있다.
기판(201)상에 캐패시터 제1 전극(204)이 형성된다. 캐패시터 제1 전극(204)은 게이트 전극(203)과 동일한 재료를 이용하여 형성하는 것이 바람직하다.
또한 기판(201)상에 게이트 전극(203)과 이격되도록 도전 부재(205)를 형성한다. 도전 부재(205)는 게이트 전극(203)과 동일한 재료를 이용하여 형성한다. 1회의 패터닝 공정으로 게이트 전극(203)과 도전 부재(205)를 동시에 형성하는 것이 바람직하다.
게이트 전극(203), 캐패시터 제1 전극(204) 및 도전 부재(205)상에 게이트 절연막(206)이 형성된다. 게이트 절연막(206)상에 활성층(207)이 형성된다. 활성층(207)상에 에치 스토퍼(208)가 형성되고 에치 스토퍼(208)상에 소스 전극(209) 및 드레인 전극(210)이 형성된다. 소스 전극(209) 및 드레인 전극(210)은 활성층(207)의 영역 중 에치 스토퍼(208)로 덮이지 않고 노출된 영역과 접한다.
소스 전극(209) 및 드레인 전극(210) 중 하나의 전극은 광차단부(211)를 구비한다. 본 실시예에서는 드레인 전극(210)이 광차단부(211)를 구비한다. 광차단부(211)는 드레인 전극(210)의 일 영역으로부터 길게 연장된 형태로 형성되는데 구체적으로 기판(201)의 두께 방향(도 2에서 Y축 방향)으로 연장되어 형성된다. 또한 광차단부(211)는 도전 부재(205)과 연결된다.
광차단부(211)는 드레인 전극(210)과 동일한 재료로 형성되므로 광이 활성층(207)으로 유입되는 것을 차단한다. 특히 게이트 전극(203)과 동일한 층에 형성되는 도전 부재(205)와 연결되도록 광차단부(211)를 형성하므로 광차단부(211) 및 도전 부재(205)는 광이 활성층(207)의 측면 또는 바닥면으로 유입되는 것을 효과적으로 차단한다.
에치 스토퍼(208)상에 캐패시터 제1 전극(204)과 중첩되는 영역을 구비하도록 캐패시터 제2 전극(212)이 형성된다. 캐패시터 제1 전극(204)과 캐패시터 제2 전극(212)은 일 캐패시터(C)를 형성한다.
소스 전극(209), 드레인 전극(210) 및 캐패시터 제2 전극(212)상에 패시베이션층(213)이 형성된다. 패시베이션층(213)은 드레인 전극(210)의 소정의 영역을 노출하도록 비아홀(213a)을 구비한다.
패시베이션층(213)상에 제1 전극(214)이 형성된다. 제1 전극(214)은 비아홀(213a)을 통하여 드레인 전극(210)과 연결된다. 본 실시예에서는 드레인 전극(210)이 제1 전극(214)과 연결되나 본 발명은 이에 한정되지 않고 소스 전극(209)이 제1 전극(214)과 연결될 수 있다. 소스 전극(209)이 제1 전극(214)과 연결되는 경우에는 소스 전극(209)이 광차단부(211)를 구비하도록 형성된다.
제1 전극(214)상에는 화소 정의막(215)이 형성된다. 화소 정의막(215)은 다양한 절연 물질을 함유하고 제1 전극(214)의 소정의 영역을 노출하도록 형성된다. 노출된 제1 전극(214)상에 중간층(216)을 형성한다. 중간층(216)상에는 제2 전극(217)이 형성된다.
제2 전극(217) 상에 밀봉 부재(미도시)가 배치될 수 있다. 밀봉 부재(미도시)는 외부의 수분이나 산소 등으로부터 중간층(216) 및 기타층을 보호하기 위해 형성하는 것으로 밀봉 부재(미도시)는 투명한 재질로 형성된다. 밀봉 부재(미도시)는 글라스, 플라스틱 또는 유기물과 무기물의 복수의 중첩된 구조일 수도 있다.
본 실시예의 유기 발광 표시 장치(200)는 제1 전극(214)과 연결되는 드레인 전극(210)이 광차단부(211)를 구비한다. 광차단부(211)는 기판(201)의 두께 방향으로 연장되도록 형성된다. 또한 광차단부(211)는 도전 부재(205)와 연결된다. 이를 통하여 활성층(207)의 측면 및 바닥면을 통하여 입사되는 광을 차단하여 활성층(207)이 광에 의하여 열화되는 것을 방지하고 결과적으로 유기 발광 표시 장치(200)의 화질 특성을 향상한다.
특히 도전 부재(205)로 인하여 광차단부(211)의 두께를 기판(201)까지 이르도록 할 필요가 없어 광차단부(211)를 형성하는 공정이 용이해진다.
또한 광차단부(211)는 비아홀(213a)과 중첩되는 영역을 구비하도록 형성되는데 이를 통하여 제1 전극(214)과 접하는 드레인 전극(210)의 영역의 두께를 증가하여 제1 전극(214)과 드레인 전극(210)이 접하는 영역에서의 접촉 저항을 감소할 수 있다. 나아가 중간층(216)에서 활성층(207)으로의 광의 유입을 효과적으로 차단할 수 있다.
도 3은 본 발명의 또 다른 실시예에 관한 유기 발광 표시 장치를 도시한 개략적인 단면도이다. 설명의 편의를 위하여 전술한 실시예와 상이한 점을 중심으로 설명하기로 한다.
도 3을 참조하면 유기 발광 표시 장치(300)는 기판(301), 박막 트랜지스터(TFT), 제1 전극(314), 중간층(316), 제2 전극(317) 및 광차단부(311)를 포함한다. 박막 트랜지스터(TFT)는 게이트 전극(303), 활성층(307), 소스 전극(309) 및 드레인 전극(310)을 포함한다. 소스 전극(309) 및 드레인 전극(310) 중 어느 하나의 전극은 광차단부(311)를 구비한다.
구체적으로 기판(301)상에 게이트 전극(303), 캐패시터 제1 전극(304) 및 제1 전극(314)이 형성된다. 도시하지 않았으나 기판(301)의 상부에 평탄한 면을 제공하고 기판(301)방향으로 수분 및 이물이 침투하는 것을 방지하기 위하여 버퍼층(미도시)이 형성될 수도 있다.
게이트 전극(303)은 제1 도전층(303a) 및 제2 도전층(303b)를 구비한다. 제1 도전층(303a) 및 제2 도전층(303b)은 다양한 물질을 이용하여 형성하는데 구체적으로 제1 도전층(303a)은 ITO, IZO, In2O3 등과 같은 투과성 도전 물질로 형성할 수 있고, 제2 도전층(303b)은 Mo, W, Al, Cu, Ag 및/또는 이들의 합금 등을 비롯한 다양한 도전성 물질로 형성될 수 있다.
캐패시터 제1 전극(304)은 제1 층(304a) 및 제2 층(304b)을 구비한다. 캐패시터 제1 전극(304)은 게이트 전극(303)과 동일한 재료를 이용하여 형성하는 것이 바람직하다. 즉 제1 층(304a)은 제1 도전층(303a)과 동일한 재료로 형성하고 제2 층(304b)은 제2 도전층(303b)과 동일한 재료를 이용하여 형성하는 것이 바람직하다.
제1 전극(314)은 게이트 전극(303)과 이격되도록 기판(301)상에 형성되는데 게이트 전극(303)의 제1 도전층(303a)과 동일한 재료를 이용하여 형성하는 것이 바람직하다.
게이트 전극(303), 캐패시터 제1 전극(304) 및 제1 전극(314)의 패터닝은 동시에 수행할 수 있는데 하프톤 마스크를 이용한 포토 리소그래피법을 진행하여 수행할 수 있다.
게이트 전극(303), 캐패시터 제1 전극(304) 및 제1 전극(314)상에 게이트 절연막(306)이 형성된다. 게이트 절연막(306)상에 활성층(307)이 형성된다. 활성층(307)상에 에치 스토퍼(308)가 형성되고 에치 스토퍼(308)상에 소스 전극(309) 및 드레인 전극(310)이 형성된다. 소스 전극(309) 및 드레인 전극(310)은 활성층(307)의 영역 중 에치 스토퍼(308)로 덮이지 않고 노출된 영역과 접한다.
드레인 전극(310)은 제1 전극(314)와 연결된다. 제1 전극(314)상의 게이트 절연막(306) 및 에치 스토퍼(308)를 식각하여 제1 전극(314)의 소정의 영역이 노출되도록 하고 노출된 부분에 드레인 전극(310)을 연결한다.
소스 전극(309) 및 드레인 전극(310) 중 하나의 전극은 광차단부(311)를 구비한다. 본 실시예에서는 드레인 전극(310)이 광차단부(311)를 구비한다. 광차단부(311)는 드레인 전극(310)의 일 영역으로부터 길게 연장된 형태로 형성되는데 구체적으로 기판(301)의 두께 방향 (도 3에서 Y축 방향)으로 연장되어 형성된다.
또한 광차단부(311)는 게이트 전극(303)과 기판(301)의 두께 방향과 수직한 방향(X축 방향)을 기준으로 중첩되는 영역을 구비하도록 형성된다. 구체적으로 광차단부(311)는 제1 전극(314)의 일 측면과 접하도록 형성된다. 이 때 광차단부(311)는 제1 전극(314)의 측면 중 게이트 전극(303)을 향하는 측면과 접하도록 형성된다. 또한 광차단부(311)는 제1 전극(314)의 측면과 기판(301)이 접하는 영역을 충분히 덮도록 형성된다.
도시하지 않았으나 기판(301)과 제1 전극(314)사이에 버퍼층(미도시)이 형성되는 경우 광차단부(311)는 제1 전극(314)의 측면과 버퍼층이 접하는 영역을 덮도록 형성된다.
광차단부(311)는 드레인 전극(310)과 동일한 재료로 형성되므로 광이 활성층(307)으로 유입되는 것을 차단한다. 특히 제1 전극(314)의 측면과 접하도록 광차단부(311)를 형성하므로 중간층(316)에서 발생한 광이 제1 전극(314)의 측면을 통하여 활성층(307)의 측면 또는 바닥면으로 유입되는 것을 효과적으로 차단한다.
에치 스토퍼(308)상에 캐패시터 제1 전극(304)과 중첩되는 영역을 구비하도록 캐패시터 제2 전극(312)이 형성된다. 캐패시터 제1 전극(304)과 캐패시터 제2 전극(312)은 일 캐패시터(C)를 형성한다.
소스 전극(309), 드레인 전극(310) 및 캐패시터 제2 전극(312)상에 화소 정의막(315)이 형성된다. 화소 정의막(315), 게이트 절연막(306) 및 에치 스토퍼(308)의 소정의 영역을 제거하여 제1 전극(314)의 소정의 영역이 노출되도록 형성한다. 노출된 제1 전극(314)상에 중간층(316)을 형성한다. 중간층(316)상에는 제2 전극(317)이 형성된다.
본 실시예에서는 화소 정의막(315)이 패시베이션층의 역할도 겸하므로 유기 발광 표시 장치(300)의 두께가 감소하고 공정의 효율성도 증대된다.
제2 전극(317) 상에 밀봉 부재(미도시)가 배치될 수 있다. 밀봉 부재(미도시)는 외부의 수분이나 산소 등으로부터 중간층(316) 및 기타층을 보호하기 위해 형성하는 것으로 밀봉 부재(미도시)는 투명한 재질로 형성된다. 밀봉 부재(미도시)는 글라스, 플라스틱 또는 유기물과 무기물의 복수의 중첩된 구조일 수도 있다.
본 실시예의 유기 발광 표시 장치(300)는 제1 전극(314)과 연결되는 드레인 전극(310)이 광차단부(311)를 구비한다. 광차단부(311)는 기판(301)의 두께 방향으로 연장되도록 형성된다. 또한 광차단부(311)는 제1 전극(314)의 측면 중 게이트 전극(303)을 향하는 측면과 접하도록 형성된다. 이를 통하여 활성층(307)의 측면 및 바닥면을 통하여 입사되는 광을 차단한다. 또한 제1 전극(314)의 측면을 통과한 광이 활성층(307)에 입사되는 것을 방지한다. 활성층(307)이 광에 의하여 열화되는 것을 방지되어 결과적으로 유기 발광 표시 장치(300)의 화질 특성을 향상한다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
100, 200, 300: 유기 발광 표시 장치 101, 201, 301: 기판
103, 203, 303: 게이트 전극 104, 204, 304: 캐패시터 제1 전극
106, 206, 306: 게이트 절연막 107, 207, 307: 활성층
108, 208, 308: 에치 스토퍼 109, 209, 309: 소스 전극
110, 210, 310: 드레인 전극 111, 211, 311: 광차단부
112, 212, 312: 캐패시터 제2 전극 113, 213: 패시베이션층
114, 214, 314: 제1 전극 115, 215, 315: 화소 정의막
116, 216, 316: 중간층 117, 217, 317: 제2 전극
C: 캐패시터 TFT: 박막 트랜지스터

Claims (15)

  1. 기판;
    상기 기판상에 배치되고 게이트 전극, 상기 게이트 전극과 절연되는 활성층, 상기 활성층과 전기적으로 연결되는 소스 전극 및 드레인 전극을 구비하는 박막 트랜지스터;
    상기 박막 트랜지스터와 전기적으로 연결되는 제1 전극;
    상기 제1 전극 상에 형성되고 유기 발광층을 구비하는 중간층 및
    상기 중간층 상에 형성되는 제2 전극을 포함하고,
    상기 소스 전극 및 상기 드레인 전극 중 어느 하나의 전극은 상기 기판의 두께 방향으로 연장되어 형성된 광차단부를 구비하고,
    상기 광차단부의 최하면은 상기 활성층보다 상기 기판에 가깝게 배치되는 유기 발광 표시 장치.
  2. 제1 항에 있어서,
    상기 소스 전극 및 상기 드레인 전극 중 어느 하나의 전극은 상기 제1 전극과 연결되고,
    상기 소스 전극 및 상기 드레인 전극 중 상기 제1 전극과 연결되는 전극은 상기 광차단부를 구비하는 유기 발광 표시 장치.
  3. 제1 항에 있어서,
    상기 활성층은 산화물 반도체 물질을 함유하는 유기 발광 표시 장치.
  4. 제1 항에 있어서,
    상기 게이트 전극은 상기 기판 상에 형성되고, 상기 활성층은 상기 게이트 전극 상부에 형성되고,
    상기 광차단부는 상기 기판의 두께 방향과 수직한 방향을 기준으로 상기 게이트 전극과 중첩되는 영역을 포함하도록 형성되는 유기 발광 표시 장치.
  5. 제4 항에 있어서,
    상기 광차단부는 상기 기판과 접하도록 형성된 유기 발광 표시 장치.
  6. 제4 항에 있어서,
    상기 기판과 상기 박막 트랜지스터 사이에 버퍼층이 형성되고,
    상기 광차단부는 상기 버퍼층과 접하도록 형성된 유기 발광 표시 장치.
  7. 제4 항에 있어서,
    상기 박막 트랜지스터와 상기 제1 전극 사이에는 비아홀을 구비하는 패시베이션층이 형성되고,
    상기 비아홀을 통하여 상기 소스 전극 및 상기 드레인 전극 중 어느 하나의 전극이 상기 제1 전극과 연결되고,
    상기 광차단부는 상기 기판의 두께 방향을 기준으로 상기 비아홀과 중첩되는 영역을 구비하도록 형성되는 유기 발광 표시 장치.
  8. 제1 항에 있어서,
    상기 게이트 전극은 상기 기판 상에 형성되고, 상기 활성층은 상기 게이트 전극 상부에 형성되고,
    상기 기판 상에 상기 게이트 전극과 이격되도록 형성된 도전 부재를 더 포함하고,
    상기 광차단부와 상기 도전 부재는 서로 연결되는 유기 발광 표시 장치.
  9. 제8 항에 있어서,
    상기 도전 부재는 상기 게이트 전극과 동일한 물질로 형성되는 유기 발광 표시 장치.
  10. 제8 항에 있어서,
    상기 박막 트랜지스터와 상기 제1 전극 사이에는 비아홀을 구비하는 패시베이션층이 형성되고,
    상기 비아홀을 통하여 상기 소스 전극 및 상기 드레인 전극 중 어느 하나의 전극이 상기 제1 전극과 연결되고,
    상기 광차단부는 상기 기판의 두께 방향을 기준으로 상기 비아홀과 중첩되는 영역을 구비하도록 형성되는 유기 발광 표시 장치.
  11. 제1 항에 있어서,
    상기 게이트 전극 및 상기 제1 전극은 서로 이격되도록 상기 기판 상에 형성되고, 상기 활성층은 상기 게이트 전극 상부에 형성되고,
    상기 광차단부는 상기 기판의 두께 방향과 수직한 방향을 기준으로 상기 게이트 전극과 중첩되는 영역을 포함하도록 형성되는 유기 발광 표시 장치.
  12. 제11 항에 있어서,
    상기 광차단부는 상기 제1 전극의 측면과 접하도록 형성된 유기 발광 표시 장치.
  13. 제11 항에 있어서,
    상기 광차단부는 상기 제1 전극의 측면 중 상기 게이트 전극을 향하는 측면과 접하도록 형성된 유기 발광 표시 장치.
  14. 제11 항에 있어서,
    상기 광차단부는 상기 제1 전극의 측면의 영역 중 상기 기판과 접하는 영역을 덮도록 형성된 유기 발광 표시 장치.
  15. 제11 항에 있어서,
    상기 기판과 상기 제1 전극 사이에 버퍼층이 형성되고,
    상기 광차단부는 상기 제1 전극의 측면의 영역 중 상기 버퍼층과 접하는 영역을 덮도록 형성된 유기 발광 표시 장치.
KR1020100053025A 2010-06-04 2010-06-04 유기 발광 표시 장치 KR101234228B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020100053025A KR101234228B1 (ko) 2010-06-04 2010-06-04 유기 발광 표시 장치
US13/069,740 US8502230B2 (en) 2010-06-04 2011-03-23 Organic light-emitting display
US14/819,284 USRE46922E1 (en) 2010-06-04 2015-08-05 Organic light-emitting display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100053025A KR101234228B1 (ko) 2010-06-04 2010-06-04 유기 발광 표시 장치

Publications (2)

Publication Number Publication Date
KR20110133349A KR20110133349A (ko) 2011-12-12
KR101234228B1 true KR101234228B1 (ko) 2013-02-18

Family

ID=45063786

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100053025A KR101234228B1 (ko) 2010-06-04 2010-06-04 유기 발광 표시 장치

Country Status (2)

Country Link
US (2) US8502230B2 (ko)
KR (1) KR101234228B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10770527B2 (en) 2018-03-14 2020-09-08 Samsung Display Co., Ltd. Display panel and display device including the same

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102206412B1 (ko) 2012-12-27 2021-01-22 엘지디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 박막 트랜지스터를 포함하는 표시 장치
KR101466832B1 (ko) 2013-06-28 2014-11-28 코닝정밀소재 주식회사 유기발광소자
KR102130139B1 (ko) 2013-07-30 2020-07-03 엘지디스플레이 주식회사 산화물 반도체를 이용한 박막 트랜지스터 기판을 포함하는 유기발광 다이오드 표시장치 및 그 제조 방법
KR20150129143A (ko) * 2014-05-08 2015-11-19 삼성디스플레이 주식회사 벽면 디스플레이 시스템
KR102401438B1 (ko) * 2015-11-10 2022-05-23 엘지디스플레이 주식회사 유기전계발광 표시장치
KR20180017280A (ko) 2016-08-08 2018-02-21 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102573853B1 (ko) 2016-09-20 2023-09-01 삼성디스플레이 주식회사 발광 표시 장치
KR20200121953A (ko) 2019-04-16 2020-10-27 삼성디스플레이 주식회사 표시 장치
CN110391283B (zh) * 2019-07-31 2022-05-27 上海天马微电子有限公司 有机发光显示面板和有机发光显示装置
KR20220044038A (ko) 2020-09-29 2022-04-06 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980066784A (ko) * 1997-01-28 1998-10-15 김광호 박막 트랜지스터 기판 및 그 제조 방법
KR20060001753A (ko) * 2004-06-30 2006-01-06 삼성에스디아이 주식회사 유기 전계 발광 소자 및 그 제조 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6855690B2 (en) * 2000-06-01 2005-02-15 Children's Medical Center Corporation Methods and compositions for treating ocular disorders
JP3695308B2 (ja) 2000-10-27 2005-09-14 日本電気株式会社 アクティブマトリクス有機ｅｌ表示装置及びその製造方法
KR100590249B1 (ko) 2002-10-14 2006-06-15 삼성에스디아이 주식회사 유기전계 발광표시장치 및 그의 제조방법
KR100611154B1 (ko) * 2003-11-27 2006-08-09 삼성에스디아이 주식회사 금속 유도 결정화 방법을 이용한 박막 트랜지스터, 이의제조 방법 및 이를 사용하는 액티브 매트릭스 평판 표시장치
US7459351B2 (en) * 2005-08-16 2008-12-02 Chunghwa Picture Tubes, Ltd. Method of manufacturing an AMOLED
KR100635514B1 (ko) * 2006-01-23 2006-10-18 삼성에스디아이 주식회사 유기전계발광표시장치 및 그 제조방법
KR100765522B1 (ko) 2006-02-06 2007-10-10 엘지전자 주식회사 전계발광소자와 그 제조방법
KR20070112954A (ko) * 2006-05-24 2007-11-28 엘지.필립스 엘시디 주식회사 Ｔｆｔ 어레이 기판 및 그 제조방법
US7507998B2 (en) * 2006-09-29 2009-03-24 Tpo Displays Corp. System for displaying images and method for fabricating the same
KR101050461B1 (ko) * 2009-04-23 2011-07-19 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치 및 유기 발광 디스플레이 장치의 제조방법
JP2011066375A (ja) * 2009-08-18 2011-03-31 Fujifilm Corp 非晶質酸化物半導体材料、電界効果型トランジスタ及び表示装置
KR101117730B1 (ko) * 2009-12-23 2012-03-07 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980066784A (ko) * 1997-01-28 1998-10-15 김광호 박막 트랜지스터 기판 및 그 제조 방법
KR20060001753A (ko) * 2004-06-30 2006-01-06 삼성에스디아이 주식회사 유기 전계 발광 소자 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10770527B2 (en) 2018-03-14 2020-09-08 Samsung Display Co., Ltd. Display panel and display device including the same

Also Published As

Publication number Publication date
KR20110133349A (ko) 2011-12-12
US20110297948A1 (en) 2011-12-08
USRE46922E1 (en) 2018-06-26
US8502230B2 (en) 2013-08-06

Similar Documents

Publication Publication Date Title
KR101234228B1 (ko) 유기 발광 표시 장치
US11233102B2 (en) Organic light-emitting display apparatus having protected emission layer
US20180226483A1 (en) Display device
KR102628849B1 (ko) 유기발광 디스플레이 장치
US8441182B2 (en) Organic light emitting diode display
KR100964234B1 (ko) 유기 발광 디스플레이 장치
KR20150017978A (ko) 유기 발광 표시 장치
US9293738B2 (en) Organic light-emitting display and method of manufacturing the same
KR101810048B1 (ko) 유기 발광 표시 장치
US20150060790A1 (en) Organic light-emitting display
KR20110099501A (ko) 유기 발광 표시 장치
US20100033078A1 (en) Organic light emitting display device
KR101954978B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
JPWO2007066573A1 (ja) 有機エレクトロルミネセンスパネル及び有機エレクトロルミネセンス表示装置
KR20150019951A (ko) 유기 발광 표시 장치
US8888547B2 (en) Organic light-emitting display apparatus and method of manufacturing the same
KR101193199B1 (ko) 유기 발광 표시 장치
KR20150059196A (ko) 유기 발광 표시 장치 및 이의 제조 방법
US10629842B2 (en) Display device and method of fabricating the same
US20220140013A1 (en) Display apparatus including substrate hole
KR100863907B1 (ko) 유기 발광 표시 장치
KR102247525B1 (ko) 박막 트랜지스터 어레이 기판 및 이를 구비하는 유기전계발광 표시장치
KR20230111632A (ko) 표시 장치 및 그 제조 방법
KR20240011289A (ko) 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 8