KR20230111632A - 표시 장치 및 그 제조 방법 - Google Patents

표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20230111632A
KR20230111632A KR1020220006468A KR20220006468A KR20230111632A KR 20230111632 A KR20230111632 A KR 20230111632A KR 1020220006468 A KR1020220006468 A KR 1020220006468A KR 20220006468 A KR20220006468 A KR 20220006468A KR 20230111632 A KR20230111632 A KR 20230111632A
Authority
KR
South Korea
Prior art keywords
heat dissipation
layer
substrate
dissipation layer
light emitting
Prior art date
Application number
KR1020220006468A
Other languages
English (en)
Inventor
이다영
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220006468A priority Critical patent/KR20230111632A/ko
Priority to US17/885,991 priority patent/US20230232658A1/en
Priority to CN202211285767.4A priority patent/CN116507151A/zh
Publication of KR20230111632A publication Critical patent/KR20230111632A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/87—Arrangements for heating or cooling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8794—Arrangements for heating and cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/20954—Modifications to facilitate cooling, ventilating, or heating for display panels
    • H05K7/20963—Heat transfer by conduction from internal heat source to heat radiating structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0075—Processes relating to semiconductor body packages relating to heat extraction or cooling elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Thermal Sciences (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 개시는 표시 장치 및 그 제조 방법에 관한 것으로, 일 실시예에 의한 표시 장치는 제1 기판, 상기 제1 기판 위에 위치하는 트랜지스터, 상기 트랜지스터에 연결되어 있는 발광 소자, 상기 발광 소자 아래에 위치하는 내부 방열층, 및 상기 내부 방열층에 연결되어 있는 외부 방열층을 포함한다.

Description

표시 장치 및 그 제조 방법{DISPLAY DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 개시는 표시 장치 및 그 제조 방법에 관한 것이다.
표시 장치는 화면을 표시하는 장치로서, 액정 표시 장치(Liquid Crystal Display, LCD), 유기 발광 표시 장치(Organic Light Emitting Diode, OLED) 등이 있다. 이러한 표시 장치는 휴대 전화, 네비게이션, 디지털 사진기, 전자 북, 휴대용 게임기, 또는 각종 단말기 등과 같이 다양한 전자 기기들에 사용되고 있다.
유기 발광 표시 장치는 두 개의 전극과 그 사이에 위치하는 유기 발광층을 포함하며, 하나의 전극으로부터 주입된 전자(electron)와 다른 전극으로부터 주입된 정공(hole)이 유기 발광층에서 결합하여 여기자(exciton)를 형성한다. 여기자가 여기 상태(exited state)로부터 기저 상태(ground state)로 변하면서 에너지를 방출하여 발광한다.
이처럼 표시 장치에서 발광 소자가 발광하면서 열이 발생할 수 있으며, 표시 장치의 온도가 상승할 수 있다. 온도 상승에 의해 발광 소자의 효율 및 수명이 저하될 수 있다.
실시예들은 발광 소자에서 발생하는 열을 줄이거나, 발생된 열을 외부로 방출시킴으로써, 발광 소자의 효율 및 수명을 증대시킬 수 있는 표시 장치 및 그 제조 방법을 제공하기 위한 것이다.
일 실시예에 의한 표시 장치는 제1 기판, 상기 제1 기판 위에 위치하는 트랜지스터, 상기 트랜지스터에 연결되어 있는 발광 소자, 상기 발광 소자 아래에 위치하는 내부 방열층, 및 상기 내부 방열층에 연결되어 있는 외부 방열층을 포함한다.
상기 트랜지스터는 상기 제1 기판 위에 위치하는 반도체, 상기 반도체와 중첩하는 게이트 전극, 및 상기 반도체에 연결되어 있는 소스 전극 및 드레인 전극을 포함하고, 상기 내부 방열층은 상기 소스 전극 및 드레인 전극과 동일한 층에 위치할 수 있다.
일 실시예에 의한 표시 장치는 상기 반도체와 상기 게이트 전극 사이에 위치하는 게이트 절연막, 및 상기 게이트 전극 위에 위치하는 층간 절연막을 더 포함하고, 상기 소스 전극, 상기 드레인 전극, 및 상기 내부 방열층은 상기 층간 절연막 위에 위치할 수 있다.
상기 내부 방열층의 두께는 상기 소스 전극 및 상기 드레인 전극의 두께와 동일할 수 있다.
일 실시예에 의한 표시 장치는 상기 소스 전극, 상기 드레인 전극, 및 상기 내부 방열층 위에 위치하는 보호막을 더 포함하고, 상기 발광 소자는 상기 보호막 위에 위치할 수 있다.
상기 제1 기판은 표시 영역 및 상기 표시 영역의 외측에 위치하는 주변 영역을 포함하고, 상기 제1 기판의 주변 영역에는 홀이 형성되어 있고, 상기 외부 방열층은 상기 제1 기판의 외측면 위와 상기 홀 내부에 위치하고, 상기 외부 방열층은 상기 홀을 통해 상기 내부 방열층과 연결될 수 있다.
상기 제1 기판의 주변 영역에는 서로 이격되어 있는 복수의 홀이 형성되어 있고, 상기 복수의 홀 각각은 평면상에서 상기 제1 기판의 가장자리를 따라 연장되는 막대 형상 또는 도트 형상으로 이루어질 수 있다.
일 실시예에 의한 표시 장치는 상기 발광 소자 위에 위치하는 봉지층을 더 포함할 수 있다.
일 실시예에 의한 표시 장치는 상기 발광 소자 위에 위치하는 제2 기판을 더 포함하고, 상기 외부 방열층은 상기 제2 기판의 외측면 위에 위치할 수 있다.
상기 제2 기판은 표시 영역 및 상기 표시 영역의 외측에 위치하는 주변 영역을 포함하고, 상기 외부 방열층은 상기 제2 기판의 주변 영역 위에 위치할 수 있다.
일 실시예에 의한 표시 장치의 제조 방법은 제1 기판 위에 트랜지스터를 형성하는 단계, 상기 트랜지스터 위에 방열 물질을 증착하고, 패터닝하여 내부 방열층을 형성하는 단계, 상기 내부 방열층 위에 상기 트랜지스터와 연결되는 발광 소자를 형성하는 단계, 및 상기 내부 방열층과 연결되는 외부 방열층을 형성하는 단계를 포함한다.
상기 트랜지스터를 형성하는 단계는 상기 제1 기판 위에 반도체를 형성하는 단계, 상기 반도체와 중첩하는 게이트 전극을 형성하는 단계, 및 상기 반도체에 연결되도록 소스 전극 및 드레인 전극을 형성하는 단계를 포함하고, 상기 내부 방열층은 상기 소스 전극 및 드레인 전극과 동일한 층에 위치할 수 있다.
일 실시예에 의한 표시 장치의 제조 방법은 상기 반도체 위에 게이트 절연막을 형성하는 단계, 및 상기 게이트 전극 위에 층간 절연막을 형성하는 단계를 더 포함하고, 상기 소스 전극, 상기 드레인 전극, 및 상기 내부 방열층은 상기 층간 절연막 위에 형성될 수 있다.
상기 내부 방열층의 두께는 상기 소스 전극 및 상기 드레인 전극의 두께와 동일할 수 있다.
일 실시예에 의한 표시 장치의 제조 방법은 상기 소스 전극, 상기 드레인 전극, 및 상기 내부 방열층 위에 보호막을 형성하는 단계를 더 포함하고, 상기 발광 소자는 상기 보호막 위에 형성될 수 있다.
상기 제1 기판은 표시 영역 및 상기 표시 영역의 외측에 위치하는 주변 영역을 포함하고, 상기 외부 방열층을 형성하는 단계 이전에 상기 제1 기판의 주변 영역에 홀을 형성하는 단계를 더 포함하고, 상기 외부 방열층을 형성하는 단계에서, 상기 제1 기판의 외측면 위에 방열 물질을 증착하여 상기 외부 방열층을 형성하고, 상기 외부 방열층은 상기 제1 기판의 외측면 위와 상기 홀 내부에 위치하고, 상기 외부 방열층은 상기 홀을 통해 상기 내부 방열층과 연결될 수 있다.
상기 제1 기판의 주변 영역에는 서로 이격되어 있는 복수의 홀이 형성되어 있고, 상기 복수의 홀 각각은 평면상에서 상기 제1 기판의 가장자리를 따라 연장되는 막대 형상 또는 도트 형상으로 이루어질 수 있다.
일 실시예에 의한 표시 장치의 제조 방법은 상기 발광 소자 위에 봉지층을 형성하는 단계를 더 포함할 수 있다.
일 실시예에 의한 표시 장치의 제조 방법은 상기 발광 소자 위에 표시 영역 및 상기 표시 영역의 외측에 위치하는 주변 영역을 포함하는 제2 기판을 형성하는 단계, 및 상기 제2 기판의 주변 영역에 홀을 형성하는 단계를 더 포함하고, 상기 외부 방열층을 형성하는 단계에서, 상기 제2 기판의 외측면 위에 방열 물질을 증착하여 상기 외부 방열층을 형성하고, 상기 외부 방열층은 상기 제2 기판의 외측면 위와 상기 홀 내부에 위치하고, 상기 외부 방열층은 상기 홀을 통해 상기 내부 방열층과 연결될 수 있다.
상기 외부 방열층은 상기 제2 기판의 주변 영역 위에 위치할 수 있다.
실시예들에 따르면, 표시 장치의 발광 소자에서 발생하는 열을 줄일 수 있고, 발생된 열을 외부로 방출시킴으로써, 발광 소자의 효율 및 수명을 증대시킬 수 있다.
도 1은 일 실시예에 의한 표시 장치를 나타내는 단면도이다.
도 2 내지 도 4는 일 실시예에 의한 표시 장치를 나타낸 평면도이다.
도 5 내지 도 11은 일 실시예에 의한 표시 장치의 제조 순서에 따라 나타낸 공정 단면도이다.
도 12는 일 실시예에 의한 표시 장치를 나타낸 단면도이다.
도 13은 일 실시예에 의한 표시 장치를 나타낸 단면도이다.
도 14는 일 실시예에 의한 표시 장치를 나타낸 단면도이다.
도 15는 일 실시예에 의한 표시 장치를 나타낸 평면도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
이하에서 도 1을 참조하여 일 실시예에 의한 표시 장치에 대해 설명하면 다음과 같다.
도 1은 일 실시예에 의한 표시 장치를 나타내는 단면도이다.
도 1에 도시된 바와 같이, 일 실시예에 의한 표시 장치는 제1 기판(110), 제1 기판(110) 위에 위치하는 트랜지스터(TR), 트랜지스터(TR)에 연결되어 있는 발광 소자(ED), 발광 소자(ED) 아래에 위치하는 내부 방열층(510), 및 내부 방열층(510)에 연결되어 있는 외부 방열층(520)을 포함한다.
제1 기판(110)은 폴리스티렌(polystyrene), 폴리비닐알코올(polyvinyl alcohol), 폴리메틸메타크릴레이트(Polymethyl methacrylate), 폴리에테르술폰(polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate), 트리아세테이트 셀룰로오스(triacetate cellulose), 셀룰로오스아세테이트 프로피오네이트(cellulose acetate propionate) 중 적어도 하나를 포함할 수 있다. 제1 기판(110)은 휘거나 접힘이 가능한 가요성 재료를 포함할 수 있고, 단층 또는 다층일 수 있다.
제1 기판(110)은 표시 영역(DA)과 주변 영역(PA)을 포함할 수 있다. 표시 영역(DA)은 복수의 화소가 형성되어 이미지를 표시하는 영역이고, 주변 영역(PA)은 이미지가 표시되지 않는 영역이다. 표시 영역(DA)의 복수의 화소 각각에는 트랜지스터(TR) 및 발광 소자(ED)가 위치할 수 있다. 주변 영역(PA)은 표시 영역(DA)의 외측에 위치할 수 있다. 주변 영역(PA)은 표시 영역(DA)을 둘러싸는 형태로 이루어질 수 있다. 주변 영역(PA)에는 화소를 구동하기 위한 신호를 생성하는 구동부, 구동부로부터 신호를 전달하는 배선 등이 위치할 수 있다.
제1 기판(110) 위에는 버퍼층(111)이 위치할 수 있다. 버퍼층(111)은 제1 기판(110)의 내측면 위에 위치할 수 있다. 버퍼층(111)은 단층 또는 다층 구조를 가질 수 있다. 버퍼층(111)은 질화규소(SiNx), 산화규소(SiOx), 질산화규소(SiOxNy) 등의 무기 절연 물질 또는 유기 절연 물질을 포함할 수 있다. 버퍼층(111)은 경우에 따라 생략될 수도 있다. 또한, 제1 기판(110)과 버퍼층(111) 사이에는 베리어층이 더 위치할 수 있다. 베리어층은 단층 또는 다층 구조를 가질 수 있다. 베리어층은 질화규소(SiNx), 산화규소(SiOx), 질산화규소(SiOxNy) 등의 무기 절연 물질을 포함할 수 있다.
버퍼층(111) 위에는 반도체(130)가 위치할 수 있다. 반도체(130)는 제1 영역(131), 채널(132) 및 제2 영역(133)을 포함할 수 있다. 반도체(130)의 채널(132)의 양측에 제1 영역(131) 및 제2 영역(133)이 각각 위치할 수 있다. 반도체(130)는 비정질 규소, 다결정 규소, 산화물 반도체 등과 같은 반도체 물질을 포함할 수 있다.
반도체(130) 위에는 게이트 절연막(120)이 위치할 수 있다. 게이트 절연막(120)은 단층 또는 다층 구조를 가질 수 있다. 게이트 절연막(120)은 질화규소(SiNx), 산화규소(SiOx), 질산화규소(SiOxNy) 등의 무기 절연 물질을 포함할 수 있다.
게이트 절연막(120) 위에는 게이트 전극(151)이 위치할 수 있다. 게이트 전극(151)은 반도체(130)의 채널(132)과 중첩할 수 있다. 게이트 전극(151)은 단층 또는 다층 구조를 가질 수 있다. 게이트 전극(151)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu) 및/또는 티타늄(Ti) 등의 금속 물질을 포함할 수 있다. 게이트 전극(151)을 형성한 후 도핑 공정 또는 플라즈마 처리를 진행할 수 있다. 게이트 전극(151)에 의해 가려진 반도체(130)의 채널(132)은 도핑이나 플라즈마 처리가 되지 않고, 게이트 전극(151)에 의해 덮여 있지 않은 반도체(130)의 제1 영역(131) 및 제2 영역(133)은 도핑되거나 플라즈마 처리가 되어 도전체와 동일한 특성을 가질 수 있다.
게이트 전극(151) 위에는 층간 절연막(160)이 위치할 수 있다. 층간 절연막(160)은 단층 또는 다층 구조를 가질 수 있다. 층간 절연막(160)은 무기 절연 물질 또는 유기 절연 물질을 포함할 수 있다.
층간 절연막(160) 위에는 소스 전극(173) 및 드레인 전극(175)이 위치할 수 있다. 소스 전극(173) 및 드레인 전극(175)은 단층 또는 다층 구조를 가질 수 있다. 소스 전극(173) 및 드레인 전극(175)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 칼슘(Ca), 몰리브데늄(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)등을 포함할 수 있다. 예를 들면, 소스 전극(173) 및 드레인 전극(175)은 하부층, 중간층 및 상부층을 포함할 수 있으며, 중간층은 알루미늄(Al)으로 이루어질 수 있고, 하부층 및 상부층은 티타늄(Ti)으로 이루어질 수 있다.
층간 절연막(160)은 소스 전극(173) 및 반도체(130)의 제1 영역(131)과 중첩하는 개구부를 포함할 수 있다. 소스 전극(173)은 층간 절연막(160)의 개구부를 통해 반도체(130)의 제1 영역(131)과 연결될 수 있다. 층간 절연막(160)은 드레인 전극(175) 및 반도체(130)의 제2 영역(133)과 중첩하는 개구부를 포함할 수 있다. 드레인 전극(175)은 층간 절연막(160)의 개구부를 통해 반도체(130)의 제2 영역(133)과 연결될 수 있다.
반도체(130), 게이트 전극(151), 소스 전극(173) 및 드레인 전극(175)은 하나의 트랜지스터(TR)를 구성한다. 트랜지스터(TR)는 제1 기판(110)의 내측면 위에 위치할 수 있다. 실시예에 따라서는 트랜지스터(TR)가 소스 전극(173) 및 드레인 전극(175) 대신 반도체(130)의 소스 영역 및 드레인 영역만을 포함할 수도 있다. 도 1에는 하나의 트랜지스터(TR)가 도시되어 있으나, 일 실시예에 의한 표시 장치는 복수의 화소를 포함할 수 있고, 각각의 화소는 복수의 트랜지스터를 포함할 수 있다.
내부 방열층(510)은 층간 절연막(160) 위에 위치할 수 있다. 내부 방열층(510)은 소스 전극(173) 및 드레인 전극(175)과 동일한 층에 위치할 수 있다. 내부 방열층(510)은 소스 전극(173) 및 드레인 전극(175)과 상이한 물질로 이루어지고, 별도의 공정을 통해 형성되며, 일체로 이루어지지 않는다. 내부 방열층(510)은 비전도성 물질로 이루어질 수 있으며, 열전도도가 높은 물질로 이루어질 수 있다. 내부 방열층(510)은 층간 절연막(160) 위에 소스 전극(173) 및 드레인 전극(175)이 위치하는 부분을 제외한 나머지 부분에 전체적으로 위치할 수 있다. 내부 방열층(510)은 표시 영역(DA) 및 주변 영역(PA)에 위치할 수 있다. 제1 기판(110)과 내부 방열층(510) 사이에는 버퍼층(111), 게이트 절연막(120), 및 층간 절연막(160)이 위치할 수 있다. 경우에 따라 주변 영역(PA)에서 버퍼층(111), 게이트 절연막(120), 및 층간 절연막(160) 중 적어도 일부가 생략될 수 있다. 따라서 주변 영역(PA)에서 내부 방열층(510) 아래에는 버퍼층(111), 게이트 절연막(120), 및 층간 절연막(160) 중 적어도 일부가 위치하지 않을 수 있다. 내부 방열층(510)이 제1 기판(110)의 주변 영역(PA)의 내측면 바로 위에 위치할 수도 있다. 내부 방열층(510)의 측면은 소스 전극(173)의 측면 및 드레인 전극(175)의 측면과 접할 수 있다. 내부 방열층(510)의 두께는 소스 전극(173) 및 드레인 전극(175)의 두께와 실질적으로 동일할 수 있다. 따라서, 내부 방열층(510)의 상부면과 소스 전극(173) 및 드레인 전극(175)의 상부면은 평탄하게 이루어질 수 있다.
소스 전극(173), 드레인 전극(175), 및 내부 방열층(510) 위에는 보호막(180)이 위치할 수 있다. 보호막(180)은 Polymethylmethacrylate(PMMA)나 Polystyrene(PS)과 같은 일반 범용 고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 폴리이미드, 아크릴계 폴리머, 실록산계 폴리머 등의 유기 절연 물질을 포함할 수 있다.
보호막(180) 위에는 제1 전극(191)이 위치할 수 있다. 제1 전극(191)은 애노드 전극이라고도 하며, 투명 전도성 산화막 또는 금속 물질을 포함하는 단일층 또는 이들을 포함하는 다중층으로 구성될 수 있다. 투명 전도성 산화막은 ITO(Indium Tin Oxide), 폴리(poly)-ITO, IZO(Indium Zinc Oxide), IGZO(Indium Gallium Zinc Oxide) 및 ITZO(Indium Tin Zinc Oxide) 등을 포함할 수 있다. 금속 물질은 은(Ag), 몰리브덴(Mo), 구리(Cu), 금(Au) 및 알루미늄(Al) 등을 포함할 수 있다. 예를 들면, 제1 전극(191)은 하부층, 중간층, 및 상부층을 포함할 수 있다. 제1 전극(191)의 하부층은 보호막(180) 바로 위에 위치할 수 있고, 중간층은 하부층 위에 위치할 수 있으며, 상부층은 중간층 위에 위치할 수 있다. 이때, 제1 전극(191)의 중간층은 하부층 및 상부층과 상이한 물질로 이루어질 수 있다. 예를 들면, 중간층은 은(Ag)으로 이루어질 수 있고, 하부층 및 상부층은 ITO로 이루어질 수 있다.
보호막(180)은 드레인 전극(175) 및 제1 전극(191)과 중첩하는 개구부를 포함할 수 있다. 제1 전극(191)은 보호막(180)의 개구부를 통해 드레인 전극(175)과 연결될 수 있다.
제1 전극(191) 위에는 격벽(350)이 위치할 수 있다. 격벽(350)에는 화소 개구부(351)가 형성되어 있으며, 격벽(350)의 화소 개구부(351)는 제1 전극(191)과 중첩할 수 있다. 화소 개구부(351)는 제1 전극(191)의 중심부와 중첩할 수 있다. 따라서, 격벽(350)은 제1 전극(191)의 가장자리를 덮도록 형성될 수 있다. 격벽(350)은 Polymethylmethacrylate(PMMA)나 Polystyrene(PS)과 같은 일반 범용 고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 폴리이미드, 아크릴계 폴리머, 실록산계 폴리머 등의 유기 절연 물질을 포함할 수 있다.
격벽(350)의 화소 개구부(351) 내에는 발광층(370)이 위치할 수 있다. 발광층(370)은 제1 전극(191)과 중첩할 수 있다. 발광층(370)은 적색, 녹색, 청색 등의 빛을 방출하는 유기물을 포함할 수 있다. 발광층(370)은 저분자 또는 고분자의 유기물을 포함할 수 있다. 발광층(370)은 단일층으로 도시되어 있지만, 실제로는 발광층(370)의 상하에 정공 주입층(hole injection layer, HIL), 정공 수송층(hole transporting layer, HTL), 전자 수송층(electron transporting layer, ETL), 및 전자 주입층(electron injection layer, EIL)과 같은 보조층이 더 위치할 수 있다. 이때, 발광층(370)의 하부에 정공 주입층 및 정공 전달층이 위치할 수 있고, 발광층(370)의 상부에 전자 전달층 및 전자 주입층이 위치할 수 있다.
발광층(370) 및 격벽(350) 위에는 제2 전극(270)이 위치할 수 있다. 제2 전극(270)은 칼슘(Ca), 바륨(Ba), 마그네슘(Mg), 알루미늄(Al), 은(Ag), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 등을 포함하는 반사성 금속 또는 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 같은 투명 도전성 산화물(TCO)을 포함할 수 있다.
제1 전극(191), 발광층(370) 및 제2 전극(270)은 발광 소자(ED)를 구성할 수 있으며, 이때 제1 전극(191)은 정공 주입 전극인 애노드 전극이고, 제2 전극(270)은 전자 주입 전극인 캐소드 전극일 수 있다. 다만, 이에 한정되는 것은 아니며, 표시 장치의 구동 방법에 따라 애노드 전극과 캐소드 전극이 이와 반대로 이루어질 수도 있다. 제1 전극(191) 및 제2 전극(270)으로부터 각각 정공과 전자가 발광층(370) 내부로 주입되고, 주입된 정공과 전자가 결합한 엑시톤(exciton)이 여기 상태로부터 기저상태로 떨어질 때 발광이 이루어진다.
발광 소자(ED)는 보호막(180) 위에 위치하고, 트랜지스터(TR)에 연결될 수 있다. 보호막(180) 아래에는 소스 전극(173) 및 드레인 전극(175)이 위치하고, 이러한 전극층에 의해 보호막(180)의 상부면이 단차를 가질 수 있으며, 이로 인해 발광 소자가 발광하면서 발생된 열이 단차부에 집중될 수 있다. 일 실시예에 의한 표시 장치에서는 내부 방열층(510)이 소스 전극(173) 및 드레인 전극(175)과 동일한 층에 위치함으로써, 보호막(180)의 상부면이 평탄하게 이루어질 수 있다. 평탄한 보호막(180) 위에 제1 전극(191) 및 발광층(370)이 형성됨으로써, 발광 소자(ED)의 일부 영역에 열이 집중되는 것을 방지할 수 있고, 발생하는 열을 줄일 수 있다. 따라서, 발광 소자(ED)의 효율 및 수명이 증가할 수 있다.
제2 전극(270) 위에는 봉지층(400)이 위치할 수 있다. 봉지층(400)은 적어도 하나의 무기막과 적어도 하나의 유기막을 포함할 수 있다. 본 실시예에서 봉지층(400)은 제1 무기 봉지층(410), 유기 봉지층(420) 및 제2 무기 봉지층(430)을 포함할 수 있다. 다만, 이는 하나의 예시에 불과하며, 봉지층(400)을 구성하는 무기막과 유기막의 수는 다양하게 변경될 수 있다. 제1 무기 봉지층(410), 유기 봉지층(420) 및 제2 무기 봉지층(430)은 표시 영역(DA) 및 주변 영역(PA)의 일부에 위치할 수 있다. 유기 봉지층(420)은 표시 영역(DA)을 중심으로 형성될 수 있고, 제1 무기 봉지층(410) 및 제2 무기 봉지층(430)은 주변 영역(PA)까지 형성될 수 있다. 봉지층(400)은 외부로부터 유입될 수 있는 수분이나 산소 등으로부터 발광 소자(ED)를 보호하기 위한 것으로, 제1 무기 봉지층(410) 및 제2 무기 봉지층(430)의 단부는 직접적으로 접촉하도록 형성할 수 있다.
주변 영역(PA)에는 제2 전극(270), 격벽(350), 보호막(180) 등이 위치하지 않는 부분이 있을 수 있다. 주변 영역(PA)에서는 봉지층(400)이 내부 방열층(510) 바로 위에 위치할 수 있다. 다만, 이는 하나의 예시에 불과하며, 주변 영역(PA)에서 내부 방열층(510)과 봉지층(400) 사이에는 다른 층이 위치할 수도 있다.
외부 방열층(520)은 제1 기판(110)의 외측면 위에 위치할 수 있다. 따라서, 제1 기판(110)은 외부 방열층(520)와 버퍼층(111) 사이에 위치할 수 있다. 제1 기판(110)의 주변 영역(PA)에는 홀(601)이 형성될 수 있다. 홀(601)은 주변 영역(PA)에 위치하는 버퍼층(111), 게이트 절연막(120), 층간 절연막(160)에도 형성될 수 있다. 외부 방열층(520)은 홀(601) 내부에 위치할 수 있다. 홀(601) 내부에 위치하는 외부 방열층(520)의 부분과 제1 기판(110)의 외측면 위에 위치하는 외부 방열층(520)의 부분은 일체로 이루어질 수 있다. 외부 방열층(520)은 홀(601)을 통해 내부 방열층(510)과 연결될 수 있다. 외부 방열층(520)은 비전도성 물질로 이루어질 수 있으며, 열전도도가 높은 물질로 이루어질 수 있다. 외부 방열층(520)은 투명한 물질로 이루어질 수도 있고, 불투명한 물질로 이루어질 수도 있다. 외부 방열층(520)은 내부 방열층(510)과 동일한 물질로 이루어질 수도 있고, 상이한 물질로 이루어질 수도 있다.
내부 방열층(510) 및 외부 방열층(520)에 의해 표시 장치에서 발생하는 열이 외부로 방출될 수 있으며, 이로 인해 발광 소자의 효율 및 수명이 향상될 수 있다. 내부 방열층(510)은 표시 장치의 내부에 위치하는 소자와 동일한 층에 위치하고, 표시 장치의 외측에 위치하는 외부 방열층(520)이 내부 방열층(510)과 연결됨으로써, 표시 장치의 내부에서 발생하는 열을 효과적으로 방출시킬 수 있다.
제1 기판(110)의 주변 영역(PA)에 형성되는 홀(601)의 위치 및 형상은 다양하게 변경될 수 있다. 이하에서는 도 2 내지 도 4를 참조하여 홀(601)의 다양한 위치 및 형상에 대해 설명한다.
도 2 내지 도 4는 일 실시예에 의한 표시 장치를 나타낸 평면도이다.
먼저, 도 2에 도시된 바와 같이, 일 실시예에 의한 표시 장치(1000)는 표시 영역(DA) 및 주변 영역(PA)을 포함하는 제1 기판(110)을 포함할 수 있다. 주변 영역(PA)은 표시 영역(DA)의 외측에 위치할 수 있으며, 표시 영역(DA)을 둘러싸는 형태로 이루어질 수 있다.
제1 기판(110)의 주변 영역(PA)에는 복수의 홀(601)이 형성될 수 있으며, 복수의 홀(601)은 서로 이격되도록 배치될 수 있다. 복수의 홀(601) 각각은 평면상에서 제1 기판(110)의 가장자리를 따라 연장되는 막대 형상으로 이루어질 수 있다. 예를 들면, 제1 기판(110)에는 4개의 홀(601)이 형성될 수 있으며, 이들은 각각 제1 기판(110)의 상측 가장자리, 좌측 가장자리, 우측 가장자리, 하측 가장자리를 따라 연장되는 막대 형상으로 이루어질 수 있다. 복수의 홀(601) 각각은 제1 기판(110)의 가장자리의 내측에 위치할 수 있다. 즉, 복수의 홀(601) 각각은 제1 기판(110)의 가장자리로부터 소정 간격 이격되어 있다.
도 3에 도시된 바와 같이, 제1 기판(110)에는 10개의 홀(601)이 형성될 수 있다. 제1 기판(110)의 상측 가장자리에 인접하도록 3개의 홀(601)이 형성될 수 있고, 제1 기판(110)의 좌측 가장자리에 인접하도록 2개의 홀(601)이 형성될 수 있으며, 제1 기판(110)의 우측 가장자리에 인접하도록 2개의 홀(601)이 형성될 수 있고, 제1 기판(110)의 하측 가장자리에 인접하도록 3개의 홀(601)이 형성될 수 있다.
도 4에 도시된 바와 같이, 복수의 홀(601) 각각은 평면상에서 도트 형상으로 이루어질 수 있다. 복수의 홀(601)은 소정 간격을 가지고 이격되도록 배치될 수 있다.
상기에서 제1 기판(110)에 형성되는 홀(601)의 배치 형태 및 형상에 대해 설명하였으나, 이는 예시에 불과하며, 홀(601)의 배치 형태 및 형상은 다양하게 변경될 수 있다. 또한, 복수의 홀(601)이 일정한 형상으로 이루어지지 않을 수도 있다. 복수의 홀(601)이 서로 다른 형상을 가지고, 서로 다른 간격으로 배치될 수도 있다.
이하에서, 도 5 내지 도 11을 참조하여 일 실시예에 의한 표시 장치의 제조 방법에 대해 설명하면 다음과 같다.
도 5 내지 도 11은 일 실시예에 의한 표시 장치의 제조 순서에 따라 나타낸 공정 단면도이다.
도 5에 도시된 바와 같이, 제1 기판(110) 위에 트랜지스터(TR)를 형성한다.
제1 기판(110)은 표시 영역(DA) 및 주변 영역(PA)을 포함할 수 있다. 제1 기판(110) 위에 질화규소(SiNx), 산화규소(SiOx), 질산화규소(SiOxNy) 등의 무기 절연 물질 또는 유기 절연 물질을 이용하여 버퍼층(111)을 형성한다. 버퍼층(111)은 표시 영역(DA) 및 주변 영역(PA) 위에 전체적으로 형성될 수 있다. 다만, 이에 한정되는 것은 아니며, 버퍼층(111)이 주변 영역(PA) 위에는 위치하지 않을 수도 있다.
버퍼층(111) 위에 반도체 물질을 이용하여 반도체(130)를 형성한다. 반도체 물질은 비정질 규소, 다결정 규소, 산화물 반도체 등으로 이루어질 수 있다. 반도체(130) 위에 질화규소(SiNx), 산화규소(SiOx), 질산화규소(SiOxNy) 등의 무기 절연 물질을 이용하여 게이트 절연막(120)을 형성한다.
게이트 절연막(120) 위에 금속 물질을 이용하여 게이트 전극(151)을 형성한다. 게이트 전극(151)은 반도체(130)의 일부와 중첩할 수 있다. 게이트 전극(151)을 형성한 후 도핑 공정 또는 플라즈마 처리를 진행할 수 있다. 게이트 전극(151)에 의해 가려진 반도체(130)의 부분은 도핑이나 플라즈마 처리가 되지 않고, 게이트 전극(151)에 의해 덮여 있지 않은 반도체(130)의 부분은 도핑되거나 플라즈마 처리가 되어 도전체와 동일한 특성을 가질 수 있다. 도핑이나 플라즈마 처리가 되지 않은 부분이 반도체(130)의 채널(132)이 되고, 도핑이나 플라즈마 처리가 된 부분이 반도체(130)의 제1 영역(131) 및 제2 영역(133)이 된다. 반도체(130)의 채널(132)은 제1 영역(131)과 제2 영역(133) 사이에 위치할 수 있다.
게이트 전극(151) 및 게이트 절연막(120) 위에 무기 절연 물질 또는 유기 절연 물질을 이용하여 층간 절연막(160)을 형성한다. 층간 절연막(160)을 패터닝하여 제1 영역(131) 및 제2 영역(133)의 적어도 일부가 노출되도록 개구부를 형성한다. 이어, 층간 절연막(160) 위에 금속 물질을 이용하여 소스 전극(173) 및 드레인 전극(175)을 형성한다. 소스 전극(173)은 층간 절연막(160)의 개구부를 통해 반도체(130)의 제1 영역(131)과 연결될 수 있다. 드레인 전극(175)은 층간 절연막(160)의 개구부를 통해 반도체(130)의 제2 영역(133)과 연결될 수 있다.
반도체(130), 게이트 전극(151), 소스 전극(173) 및 드레인 전극(175)은 하나의 트랜지스터(TR)를 구성한다. 트랜지스터(TR)는 제1 기판(110)의 내측면 위에 위치할 수 있다. 트랜지스터(TR)는 제1 기판(110)의 표시 영역(DA) 위에 위치할 수 있다.
도 6에 도시된 바와 같이, 트랜지스터(TR) 위에 방열 물질을 증착하여 방열 물질층(510a)을 형성한다. 방열 물질층(510a)은 비전도성 물질로 이루어질 수 있으며, 열전도도가 높은 물질로 이루어질 수 있다. 방열 물질층(510a)은 소스 전극(173), 드레인 전극(175), 및 층간 절연막(160) 위에 위치할 수 있다. 방열 물질층(510a)은 제1 기판(110)의 표시 영역(DA) 및 주변 영역(PA) 위에 전체적으로 형성될 수 있다. 방열 물질층(510a)의 두께는 소스 전극(173) 및 드레인 전극(175)의 두께와 실질적으로 동일할 수 있다.
도 7에 도시된 바와 같이, 방열 물질층(510a)을 패터닝하여 내부 방열층(510)을 형성한다. 소스 전극(173) 및 드레인 전극(175) 위에 위치하는 방열 물질층(510a)의 부분이 제거되고, 나머지 부분에 위치하는 방열 물질층(510a)의 부분이 남아 내부 방열층(510)이 될 수 있다. 내부 방열층(510)은 소스 전극(173) 및 드레인 전극(175)과 상이한 물질로 이루어지고, 별도의 공정을 통해 형성되며, 일체로 이루어지지 않는다. 제1 기판(110)과 내부 방열층(510) 사이에는 버퍼층(111), 게이트 절연막(120), 및 층간 절연막(160)이 위치할 수 있다. 경우에 따라 주변 영역(PA)에서 버퍼층(111), 게이트 절연막(120), 및 층간 절연막(160) 중 적어도 일부가 생략될 수 있다. 따라서 주변 영역(PA)에서 내부 방열층(510) 아래에는 버퍼층(111), 게이트 절연막(120), 및 층간 절연막(160) 중 적어도 일부가 위치하지 않을 수 있다. 내부 방열층(510)이 제1 기판(110)의 주변 영역(PA)의 내측면 바로 위에 위치할 수도 있다. 내부 방열층(510)의 측면은 소스 전극(173)의 측면 및 드레인 전극(175)의 측면과 접할 수 있다. 내부 방열층(510)의 두께는 소스 전극(173) 및 드레인 전극(175)의 두께와 실질적으로 동일할 수 있다. 따라서, 내부 방열층(510)의 상부면과 소스 전극(173) 및 드레인 전극(175)의 상부면은 평탄하게 이루어질 수 있다.
도 8에 도시된 바와 같이, 소스 전극(173), 드레인 전극(175), 및 내부 방열층(510) 위에 유기 절연 물질을 이용하여 보호막(180)을 형성한다. 보호막(180)을 패터닝하여 드레인 전극(175)의 적어도 일부가 노출되도록 개구부를 형성한다. 이어, 보호막(180) 위에 투명 전도성 산화막 또는 금속 물질을 이용하여 제1 전극(191)을 형성한다. 제1 전극(191)은 보호막(180)의 개구부를 통해 드레인 전극(175)과 연결될 수 있다.
도 9에 도시된 바와 같이, 제1 전극(191) 및 보호막(180) 위에 유기 절연 물질을 이용하여 격벽(350)을 형성한다. 격벽(350)을 패터닝하여 제1 전극(191)의 적어도 일부가 노출되도록 화소 개구부(351)를 형성한다. 화소 개구부(351)는 제1 전극(191)의 중심부와 중첩할 수 있다. 따라서, 격벽(350)은 제1 전극(191)의 가장자리를 덮도록 형성될 수 있다.
이어, 제1 전극(191) 위에 발광층(370)을 형성한다. 발광층(370)이 화소 개구부(351) 내에 위치하도록 형성할 수 있다. 발광층(370)은 적색, 녹색, 청색 등의 빛을 방출하는 유기물을 포함할 수 있다. 발광층(370)은 저분자 또는 고분자의 유기물을 포함할 수 있다.
이어, 발광층(370) 및 격벽(350) 위에 투명 전도성 산화막 또는 금속 물질을 이용하여 제2 전극(270)을 형성한다. 제1 전극(191), 발광층(370) 및 제2 전극(270)은 발광 소자(ED)를 구성할 수 있다. 발광 소자(ED)는 보호막(180) 위에 위치하고, 트랜지스터(TR)에 연결될 수 있다. 일 실시예에 의한 표시 장치에서는 소스 전극(173) 및 드레인 전극(175)과 실질적으로 동일한 두께를 가지는 내부 방열층(510)을 형성하고, 그 위에 보호막(180)을 형성함으로써, 보호막(180)의 상부면을 평탄하게 할 수 있다. 평탄한 보호막(180) 위에 발광 소자(ED)를 형성함으로써, 발광 소자(ED)의 일부 영역에 열이 집중되는 것을 방지할 수 있고, 발생하는 열을 줄일 수 있으며, 발광 소자(ED)의 효율 및 수명을 증대시킬 수 있다.
도 10에 도시된 바와 같이, 발광 소자(ED) 위에 봉지층(400)을 형성할 수 있다. 봉지층(400)은 적어도 하나의 무기막과 적어도 하나의 유기막을 포함할 수 있다. 본 실시예에서 봉지층(400)은 제1 무기 봉지층(410), 유기 봉지층(420) 및 제2 무기 봉지층(430)을 포함할 수 있다. 주변 영역(PA)에서는 봉지층(400)이 내부 방열층(510) 바로 위에 위치할 수도 있다.
도 11에 도시된 바와 같이, 제1 기판(110)의 주변 영역(PA)에 홀(601)을 형성한다. 이때, 제1 기판(110)뿐만 아니라 제1 기판(110) 위에 위치하는 버퍼층(111), 게이트 절연막(120), 층간 절연막(160)에도 홀(601)을 형성할 수 있다.
이어, 제1 기판(110)의 외측면 위에 방열 물질을 증착하여 외부 방열층(520)을 형성한다. 외부 방열층(520)은 비전도성 물질로 이루어질 수 있으며, 열전도도가 높은 물질로 이루어질 수 있다. 외부 방열층(520)은 제1 기판(110)의 외측면 위와 홀(601)의 내부에 형성될 수 있다. 외부 방열층(520)이 홀(601)의 내부를 채우도록 형성될 수 있다. 외부 방열층(520)은 홀(601)을 통해 내부 방열층(510)과 연결될 수 있다.
내부 방열층(510) 및 외부 방열층(520)에 의해 표시 장치에서 발생하는 열이 외부로 방출될 수 있으며, 이로 인해 발광 소자의 효율 및 수명이 향상될 수 있다. 내부 방열층(510)은 표시 장치의 내부에 위치하는 소자와 동일한 층에 위치하고, 표시 장치의 외측에 위치하는 외부 방열층(520)이 내부 방열층(510)과 연결됨으로써, 표시 장치의 내부에서 발생하는 열을 효과적으로 방출시킬 수 있다.
다음으로, 도 12를 참조하여 일 실시예에 의한 표시 장치에 대해 설명하면 다음과 같다.
도 12에 도시된 실시예에 의한 표시 장치는 도 1에 도시된 실시예에 의한 표시 장치와 동일한 부분이 상당하므로, 동일한 부분에 대한 설명은 생략한다. 본 실시예에서는 제2 기판을 더 포함한다는 점에서 앞선 실시예와 상이하며, 이하에서 더 설명한다.
도 12는 일 실시예에 의한 표시 장치를 나타낸 단면도이다.
도 12에 도시된 바와 같이, 일 실시예에 의한 표시 장치는 제1 기판(110), 제1 기판(110) 위에 위치하는 트랜지스터(TR), 트랜지스터(TR)에 연결되어 있는 발광 소자(ED), 발광 소자(ED) 아래에 위치하는 내부 방열층(510), 및 내부 방열층(510)에 연결되어 있는 외부 방열층(520)을 포함한다.
일 실시예에 의한 표시 장치는 발광 소자(ED) 위에 위치하는 제2 기판(210)을 더 포함할 수 있다. 제2 기판(210)은 제1 기판(110)과 동일한 물질로 이루어질 수도 있고, 상이한 물질로 이루어질 수도 있다.
앞선 실시예에서는 표시 장치가 복수의 박막들로 이루어진 봉지층에 의해 밀봉이 이루어질 수 있고, 본 실시예에서는 표시 장치가 서로 마주보는 제1 기판(110)과 제2 기판(210)에 의해 밀봉이 이루어질 수 있다.
도시는 생략하였으나, 제1 기판(110)과 제2 기판(210) 사이에는 밀봉 부재가 위치할 수 있다. 밀봉 부재는 주변 영역(PA)에 위치할 수 있다.
다음으로, 도 13을 참조하여 일 실시예에 의한 표시 장치에 대해 설명하면 다음과 같다.
도 13에 도시된 실시예에 의한 표시 장치는 도 12에 도시된 실시예에 의한 표시 장치와 동일한 부분이 상당하므로, 동일한 부분에 대한 설명은 생략한다. 본 실시예에서는 외부 방열층이 형성되는 위치가 앞선 실시예와 상이하며, 이하에서 더 설명한다.
도 13은 일 실시예에 의한 표시 장치를 나타낸 단면도이다.
도 13에 도시된 바와 같이, 일 실시예에 의한 표시 장치는 제1 기판(110), 제1 기판(110) 위에 위치하는 트랜지스터(TR), 트랜지스터(TR)에 연결되어 있는 발광 소자(ED), 발광 소자(ED) 아래에 위치하는 내부 방열층(510), 내부 방열층(510)에 연결되어 있는 외부 방열층(530), 및 발광 소자(ED) 위에 위치하는 제2 기판(210)을 포함한다.
앞선 실시예에서 외부 방열층은 제1 기판의 외측면 위에 위치할 수 있고, 본 실시예에서 외부 방열층(530)은 제2 기판(210)의 외측면 위에 위치할 수 있다.
제2 기판(210)은 표시 영역(DA)과 표시 영역(DA)의 외측에 위치하는 주변 영역(PA)을 포함할 수 있다. 제2 기판(210)의 주변 영역(PA)에는 홀(603)이 형성될 수 있다. 외부 방열층(530)은 제2 기판(210)의 외측면 위와 홀(603) 내부에 위치할 수 있다. 외부 방열층(530)은 제2 기판(210)의 표시 영역(DA) 및 주변 영역(PA) 위에 전체적으로 형성될 수 있다. 홀(603)의 내부는 외부 방열층(530)에 의해 채워질 수 있다. 외부 방열층(530)은 홀(603)을 통해 내부 방열층(510)과 연결될 수 있다. 외부 방열층(530)은 비전도성 물질로 이루어질 수 있으며, 열전도도가 높은 물질로 이루어질 수 있다. 외부 방열층(520)은 투명한 물질로 이루어질 수 있다. 일 실시예에 의한 표시 장치가 상부 발광 방식으로 이루어지는 경우 발광 소자(ED)로부터 나오는 빛이 투명한 물질로 이루어지는 외부 방열층(520)을 통과할 수 있다. 외부 방열층(530)은 내부 방열층(510)과 동일한 물질로 이루어질 수도 있고, 상이한 물질로 이루어질 수도 있다.
내부 방열층(510) 및 외부 방열층(530)에 의해 표시 장치에서 발생하는 열이 외부로 방출될 수 있으며, 이로 인해 발광 소자의 효율 및 수명이 향상될 수 있다.
다음으로, 도 14 및 도 15를 참조하여 일 실시예에 의한 표시 장치에 대해 설명하면 다음과 같다.
도 14 및 도 15에 도시된 실시예에 의한 표시 장치는 도 13에 도시된 실시예에 의한 표시 장치와 동일한 부분이 상당하므로, 동일한 부분에 대한 설명은 생략한다. 본 실시예에서는 외부 방열층이 일부 영역에만 위치한다는 점에서 앞선 실시예와 상이하며, 이하에서 더 설명한다.
도 14는 일 실시예에 의한 표시 장치를 나타낸 단면도이고, 도 15는 일 실시예에 의한 표시 장치를 나타낸 평면도이다.
도 14 및 도 15에 도시된 바와 같이, 일 실시예에 의한 표시 장치는 제1 기판(110), 제1 기판(110) 위에 위치하는 트랜지스터(TR), 트랜지스터(TR)에 연결되어 있는 발광 소자(ED), 발광 소자(ED) 아래에 위치하는 내부 방열층(510), 내부 방열층(510)에 연결되어 있는 외부 방열층(530), 및 발광 소자(ED) 위에 위치하는 제2 기판(210)을 포함한다.
앞선 실시예에서 외부 방열층(530)은 제2 기판(210)의 표시 영역(DA) 및 주변 영역(PA) 위에 전체적으로 위치할 수 있고, 본 실시예에서 외부 방열층(530)은 제2 기판(210)의 일부 영역 위에 위치할 수 있다.
외부 방열층(530)은 제2 기판(210)의 주변 영역(PA) 위에 위치할 수 있다. 외부 방열층(530)은 제2 기판(210)의 주변 영역(PA)의 일부 위에 위치할 수 있고, 표시 영역(DA) 위에는 위치하지 않을 수 있다. 외부 방열층(530)은 제2 기판(210)의 주변 영역(PA)에 형성되어 있는 홀(603)의 내부를 채우도록 형성될 수 있다. 외부 방열층(530)은 홀(603)을 통해 내부 방열층(510)과 연결될 수 있다. 외부 방열층(530)은 비전도성 물질로 이루어질 수 있으며, 열전도도가 높은 물질로 이루어질 수 있다. 외부 방열층(520)은 투명한 물질로 이루어질 수도 있고, 불투명한 물질로 이루어질 수도 있다. 외부 방열층(520)이 표시 영역(DA)에는 형성되지 않으므로, 불투명한 물질로 이루어지더라도 발광 소자(ED)로부터 나오는 빛의 광효율에 영향을 미치지 않을 수 있다. 외부 방열층(530)은 내부 방열층(510)과 동일한 물질로 이루어질 수도 있고, 상이한 물질로 이루어질 수도 있다.
내부 방열층(510) 및 외부 방열층(530)에 의해 표시 장치에서 발생하는 열이 외부로 방출될 수 있으며, 이로 인해 발광 소자의 효율 및 수명이 향상될 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
110: 제1 기판
173: 소스 전극
175: 드레인 전극
180: 보호막
191: 제1 전극
210: 제2 기판
270: 제2 전극
370: 발광층
400: 봉지층
510: 내부 방열층
510a: 방열 물질층
520, 530: 외부 방열층
601, 603: 홀
TR: 트랜지스터
ED: 발광 소자

Claims (20)

  1. 제1 기판,
    상기 제1 기판 위에 위치하는 트랜지스터,
    상기 트랜지스터에 연결되어 있는 발광 소자,
    상기 발광 소자 아래에 위치하는 내부 방열층, 및
    상기 내부 방열층에 연결되어 있는 외부 방열층을 포함하는 표시 장치.
  2. 제1항에서,
    상기 트랜지스터는,
    상기 제1 기판 위에 위치하는 반도체,
    상기 반도체와 중첩하는 게이트 전극, 및
    상기 반도체에 연결되어 있는 소스 전극 및 드레인 전극을 포함하고,
    상기 내부 방열층은 상기 소스 전극 및 드레인 전극과 동일한 층에 위치하는 표시 장치.
  3. 제2항에서,
    상기 반도체와 상기 게이트 전극 사이에 위치하는 게이트 절연막, 및
    상기 게이트 전극 위에 위치하는 층간 절연막을 더 포함하고,
    상기 소스 전극, 상기 드레인 전극, 및 상기 내부 방열층은 상기 층간 절연막 위에 위치하는 표시 장치.
  4. 제2항에서,
    상기 내부 방열층의 두께는 상기 소스 전극 및 상기 드레인 전극의 두께와 동일한 표시 장치.
  5. 제2항에서,
    상기 소스 전극, 상기 드레인 전극, 및 상기 내부 방열층 위에 위치하는 보호막을 더 포함하고,
    상기 발광 소자는 상기 보호막 위에 위치하는 표시 장치.
  6. 제1항에서,
    상기 제1 기판은 표시 영역 및 상기 표시 영역의 외측에 위치하는 주변 영역을 포함하고,
    상기 제1 기판의 주변 영역에는 홀이 형성되어 있고,
    상기 외부 방열층은 상기 제1 기판의 외측면 위와 상기 홀 내부에 위치하고,
    상기 외부 방열층은 상기 홀을 통해 상기 내부 방열층과 연결되어 있는 표시 장치.
  7. 제6항에서,
    상기 제1 기판의 주변 영역에는 서로 이격되어 있는 복수의 홀이 형성되어 있고,
    상기 복수의 홀 각각은 평면상에서 상기 제1 기판의 가장자리를 따라 연장되는 막대 형상 또는 도트 형상으로 이루어지는 표시 장치.
  8. 제1항에서,
    상기 발광 소자 위에 위치하는 봉지층을 더 포함하는 표시 장치.
  9. 제1항에서,
    상기 발광 소자 위에 위치하는 제2 기판을 더 포함하고,
    상기 외부 방열층은 상기 제2 기판의 외측면 위에 위치하는 표시 장치.
  10. 제9항에서,
    상기 제2 기판은 표시 영역 및 상기 표시 영역의 외측에 위치하는 주변 영역을 포함하고,
    상기 외부 방열층은 상기 제2 기판의 주변 영역 위에 위치하는 표시 장치.
  11. 제1 기판 위에 트랜지스터를 형성하는 단계,
    상기 트랜지스터 위에 방열 물질을 증착하고, 패터닝하여 내부 방열층을 형성하는 단계,
    상기 내부 방열층 위에 상기 트랜지스터와 연결되는 발광 소자를 형성하는 단계, 및
    상기 내부 방열층과 연결되는 외부 방열층을 형성하는 단계를 포함하는 표시 장치의 제조 방법.
  12. 제11항에서,
    상기 트랜지스터를 형성하는 단계는,
    상기 제1 기판 위에 반도체를 형성하는 단계,
    상기 반도체와 중첩하는 게이트 전극을 형성하는 단계, 및
    상기 반도체에 연결되도록 소스 전극 및 드레인 전극을 형성하는 단계를 포함하고,
    상기 내부 방열층은 상기 소스 전극 및 드레인 전극과 동일한 층에 위치하는 표시 장치의 제조 방법.
  13. 제12항에서,
    상기 반도체 위에 게이트 절연막을 형성하는 단계, 및
    상기 게이트 전극 위에 층간 절연막을 형성하는 단계를 더 포함하고,
    상기 소스 전극, 상기 드레인 전극, 및 상기 내부 방열층은 상기 층간 절연막 위에 형성되는 표시 장치의 제조 방법.
  14. 제12항에서,
    상기 내부 방열층의 두께는 상기 소스 전극 및 상기 드레인 전극의 두께와 동일한 표시 장치의 제조 방법.
  15. 제12항에서,
    상기 소스 전극, 상기 드레인 전극, 및 상기 내부 방열층 위에 보호막을 형성하는 단계를 더 포함하고,
    상기 발광 소자는 상기 보호막 위에 형성되는 표시 장치의 제조 방법.
  16. 제11항에서,
    상기 제1 기판은 표시 영역 및 상기 표시 영역의 외측에 위치하는 주변 영역을 포함하고,
    상기 외부 방열층을 형성하는 단계 이전에 상기 제1 기판의 주변 영역에 홀을 형성하는 단계를 더 포함하고,
    상기 외부 방열층을 형성하는 단계에서, 상기 제1 기판의 외측면 위에 방열 물질을 증착하여 상기 외부 방열층을 형성하고,
    상기 외부 방열층은 상기 제1 기판의 외측면 위와 상기 홀 내부에 위치하고,
    상기 외부 방열층은 상기 홀을 통해 상기 내부 방열층과 연결되는 표시 장치의 제조 방법.
  17. 제16항에서,
    상기 제1 기판의 주변 영역에는 서로 이격되어 있는 복수의 홀이 형성되어 있고,
    상기 복수의 홀 각각은 평면상에서 상기 제1 기판의 가장자리를 따라 연장되는 막대 형상 또는 도트 형상으로 이루어지는 표시 장치의 제조 방법.
  18. 제11항에서,
    상기 발광 소자 위에 봉지층을 형성하는 단계를 더 포함하는 표시 장치의 제조 방법.
  19. 제11항에서,
    상기 발광 소자 위에 표시 영역 및 상기 표시 영역의 외측에 위치하는 주변 영역을 포함하는 제2 기판을 형성하는 단계, 및
    상기 제2 기판의 주변 영역에 홀을 형성하는 단계를 더 포함하고,
    상기 외부 방열층을 형성하는 단계에서, 상기 제2 기판의 외측면 위에 방열 물질을 증착하여 상기 외부 방열층을 형성하고,
    상기 외부 방열층은 상기 제2 기판의 외측면 위와 상기 홀 내부에 위치하고,
    상기 외부 방열층은 상기 홀을 통해 상기 내부 방열층과 연결되는 표시 장치의 제조 방법.
  20. 제19항에서,
    상기 외부 방열층은 상기 제2 기판의 주변 영역 위에 위치하는 표시 장치의 제조 방법.

KR1020220006468A 2022-01-17 2022-01-17 표시 장치 및 그 제조 방법 KR20230111632A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220006468A KR20230111632A (ko) 2022-01-17 2022-01-17 표시 장치 및 그 제조 방법
US17/885,991 US20230232658A1 (en) 2022-01-17 2022-08-11 Display device and method for manufacturing the same
CN202211285767.4A CN116507151A (zh) 2022-01-17 2022-10-20 显示装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220006468A KR20230111632A (ko) 2022-01-17 2022-01-17 표시 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20230111632A true KR20230111632A (ko) 2023-07-26

Family

ID=87161568

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220006468A KR20230111632A (ko) 2022-01-17 2022-01-17 표시 장치 및 그 제조 방법

Country Status (3)

Country Link
US (1) US20230232658A1 (ko)
KR (1) KR20230111632A (ko)
CN (1) CN116507151A (ko)

Also Published As

Publication number Publication date
CN116507151A (zh) 2023-07-28
US20230232658A1 (en) 2023-07-20

Similar Documents

Publication Publication Date Title
US11233102B2 (en) Organic light-emitting display apparatus having protected emission layer
KR102625413B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
US9312316B2 (en) Organic light emitting diode display and manufacturing method of the same
CN107425033B (zh) 一种显示面板和显示设备
US20210029446A1 (en) Organic light-emitting diode display device and method of manufacturing the same
KR101212225B1 (ko) 유기 발광 표시 장치
KR101234228B1 (ko) 유기 발광 표시 장치
KR20150017978A (ko) 유기 발광 표시 장치
KR20140137703A (ko) 유기 발광 표시 장치 및 그 제조방법
KR20150025916A (ko) 유기 발광 표시 장치
KR102381901B1 (ko) 표시 장치 및 이의 제조 방법
KR102383444B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102661467B1 (ko) 디스플레이 장치 및 이의 제조 방법
KR20150028055A (ko) 유기발광 다이오드 표시장치 및 그 제조 방법
US9728738B2 (en) Organic light-emitting display apparatus and method of manufacturing the same
KR20150019951A (ko) 유기 발광 표시 장치
KR20150044736A (ko) 박막 트랜지스터 어레이 기판, 유기 발광 표시 장치, 및 박막 트랜지스터 어레이 기판의 제조 방법
KR102402525B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR101193199B1 (ko) 유기 발광 표시 장치
KR20160039092A (ko) 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20230111632A (ko) 표시 장치 및 그 제조 방법
CN118660510A (zh) 具有基板孔的显示设备
KR20210086342A (ko) 산화물 반도체 패턴을 포함하는 디스플레이 장치
US20240008341A1 (en) Display device and method for manufacturing the same
KR20240011289A (ko) 표시 장치 및 그 제조 방법