KR102661467B1 - 디스플레이 장치 및 이의 제조 방법 - Google Patents

디스플레이 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR102661467B1
KR102661467B1 KR1020180147689A KR20180147689A KR102661467B1 KR 102661467 B1 KR102661467 B1 KR 102661467B1 KR 1020180147689 A KR1020180147689 A KR 1020180147689A KR 20180147689 A KR20180147689 A KR 20180147689A KR 102661467 B1 KR102661467 B1 KR 102661467B1
Authority
KR
South Korea
Prior art keywords
insulating layer
layer
area
light
regions
Prior art date
Application number
KR1020180147689A
Other languages
English (en)
Other versions
KR20200062464A (ko
Inventor
전보건
김준기
정양호
최선화
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180147689A priority Critical patent/KR102661467B1/ko
Priority to US16/598,604 priority patent/US11302758B2/en
Priority to CN201911172786.4A priority patent/CN111223900A/zh
Publication of KR20200062464A publication Critical patent/KR20200062464A/ko
Priority to US17/686,885 priority patent/US11877480B2/en
Application granted granted Critical
Publication of KR102661467B1 publication Critical patent/KR102661467B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/124Insulating layers formed between TFT elements and OLED elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/844Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/122Pixel-defining structures or layers, e.g. banks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/126Shielding, e.g. light-blocking means over the TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/87Passivation; Containers; Encapsulations
    • H10K59/873Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs
    • H10K2102/302Details of OLEDs of OLED structures
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs
    • H10K2102/351Thickness
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/1201Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 일 실시예는, 서로 이격된 복수의 발광영역들에 배치된 복수의 발광소자들과 복수의 박막 트랜지스터들 사이에 배치된 제1 절연층이, 복수의 발광영역들과 대응하는 복수의 제1 영역들 및 복수의 제1 영역들 사이의 제2 영역을 포함하고, 복수의 발광영역들을 구획하는 제2 절연층이 상기 제1 영역의 측면을 커버하며, 상기 제1 영역에서 상기 제2 영역으로 갈수록 상기 제2 절연층의 높이가 낮아지는 디스플레이 장치를 개시한다.

Description

디스플레이 장치 및 이의 제조 방법{Display device and manufacturing method thereof}
본 발명의 실시예들은 디스플레이 장치 및 이의 제조 방법에 관한 것이다.
일반적으로 디스플레이 장치는 다양한 층들이 적층된 구성을 갖게 된다. 예컨대 유기발광 디스플레이 장치의 경우 유기발광소자를 구비하는데, 유기발광소자는 화소전극과, 유기발광층을 포함하는 중간층과, 대향전극을 포함한다. 이 외에, 유기발광소자를 구동하기 위한 회로부 역시 복수의 배선층들이 적층된 구성을 가지며, 복수의 배선층들 사이에는 복수의 배선층들 간의 단락을 방지하기 위한 절연층들이 위치할 수 있다. 이와 같은 절연층들은 무기물 또는 유기물로 이루어질 수 있다. 한편, 유기물로 이루어진 절연층에는 유기물에서 발생한 가스가 디스플레이 장치의 제조 공정 중에 모두 배출되지 않고 일부 잔류된 상태일 수 있기에, 디스플레이 장치의 사용 중에 유기물로 이루어진 절연층으로부터 아웃개싱(outgassing)이 발생할 수 있다. 또한, 디스플레이 장치를 옥외에서 장시간 사용할 경우, 태양광에 의해 유기물로 이루어진 절연층이 분해될 수 있고, 분해 과정에서 가스가 발생할 수 있다. 이처럼, 유기물로 이루어진 절연층으로부터 가스가 발생하면, 발생된 가스에 의해 유기발광층이 열화되어 화소 수축(pixel shrinkage) 등과 같은 결함이 발생함으로써, 디스플레이 장치의 신뢰성이 저하될 수 있다.
본 발명의 실시예들은, 유기물로 이루어진 절연층 등으로부터의 outgassing을 최소화할 수 있는 디스플레이 장치 및 이의 제조 방법을 제공한다.
본 발명의 일 실시예는, 서로 이격된 복수의 발광영역들을 포함하는 디스플레이영역, 및 상기 디스플레이영역 주변의 주변영역을 구비한 기판; 상기 기판 상에서, 상기 복수의 발광영역들에 위치하는 복수의 발광소자들; 상기 복수의 발광소자들과 전기적으로 연결된 복수의 박막 트랜지스터들; 상기 복수의 발광소자들과 상기 복수의 박막 트랜지스터들 사이에 배치된 제1 절연층; 및 상기 제1 절연층 상에 위치하고, 상기 복수의 발광영역들을 구획하는 제2 절연층;을 포함하고, 상기 제1 절연층은 상기 복수의 발광영역들과 대응하는 복수의 제1 영역들, 및 상기 복수의 제1 영역들 사이의 제2 영역을 포함하고, 상기 복수의 제1 영역들은 제1 두께를 가지고, 상기 제2 영역은 상기 제1 두께보다 얇은 제2 두께를 가지며, 하나의 발광영역에서, 상기 제2 절연층은 상기 제1 영역의 측면을 커버하고, 상기 제1 영역에서 상기 제2 영역으로 갈수록 상기 제2 절연층의 높이가 낮아지는 디스플레이 장치를 개시한다.
본 실시예에 있어서, 상기 제2 영역은 상기 복수의 제1 영역들을 연결할 수 있다.
본 실시예에 있어서, 상기 복수의 발광소자들의 화소 전극들은 각각 상기 제1 영역들 상에 위치하며, 상기 제2 절연층은 상기 화소 전극들의 가장자리를 덮을 수 있다.
본 실시예에 있어서, 상기 제1 영역들의 상면은 평탄한 면일 수 있다.
본 실시예에 있어서, 상기 제2 절연층은 상기 복수의 발광영역들 사이에서 상기 제2 영역의 상면을 노출할 수 있다.
본 실시예에 있어서, 노출된 상기 제2 영역을 향하는 상기 제2 절연층의 단부는 오목한 형상의 곡면을 포함할 수 있다.
본 실시예에 있어서, 상기 복수의 발광소자들은 상기 디스플레이영역 상부에 배치되는 공통전극을 포함하고, 상기 공통전극은 상기 복수의 발광영역들 사이에서 노출된 상기 제2 영역의 상면과 직접 접할 수 있다.
본 실시예에 있어서, 상기 제2 절연층은 상기 제2 영역 상의 연장부를 더 포함하고, 상기 연장부의 상면은 상기 제1 영역들의 상면들보다 낮게 위치할 수 있다.
본 실시예에 있어서, 상기 제1 절연층과 상기 제2 절연층은 각각 유기물질을 포함할 수 있다.
본 실시예에 있어서, 상기 제2 절연층은 흑색을 가질 수 있다.
본 실시예에 있어서, 상기 복수의 발광소자들 상에 봉지층을 더 포함하고, 상기 봉지층은, 제1 무기봉지층, 유기봉지층 및 제2 무기봉지층의 적층 구조를 가질 수 있다.
본 발명의 다른 실시예는, 기판 상에 복수의 박막트랜지스터들을 형성하는 단계; 상기 복수의 박막트랜지스터들을 덮는 제1 유기물층을 형성하고, 이를 패터닝하여 제1 절연층을 형성하는 단계; 상기 제1 절연층 상에 서로 이격되고, 상기 복수의 박막트랜지스터들과 전기적으로 연결되는 복수의 화소전극들을 형성하는 단계; 및 상기 복수의 화소전극들을 덮는 제2 유기물층을 형성하고, 이를 패터닝하여 복수의 발광영역들을 구획하는 제2 절연층을 형성하는 단계;를 포함하고, 상기 제1 절연층은 상기 복수의 발광영역들과 대응하는 복수의 제1 영역들 및 상기 복수의 제1 영역들보다 작은 두께를 가지는 제2 영역을 포함하도록 형성되고, 상기 제2 절연층은 상기 복수의 화소전극들의 가장자리와 상기 복수의 제1 영역들의 외측면들을 덮도록 형성되되, 상기 제2 영역으로 갈수록 높이가 낮아지는 디스플레이 장치의 제조방법을 개시한다.
본 실시예에 있어서, 상기 제2 절연층은 상기 복수의 화소전극들의 중앙부를 노출시키고, 노출된 상기 화소전극들 상에 유기발광층을 포함하는 중간층들을 형성하고, 상기 중간층들 상에 상기 복수의 화소전극들에 대해 일체(一體)로 공통전극을 형성할 수 있다.
본 실시예에 있어서, 상기 제2 절연층은 상기 복수의 발광영역들 사이에서 상기 제2 영역의 상면을 노출하고, 상기 공통전극은 상기 복수의 발광영역들 사이에서 노출된 상기 제2 영역의 상면과 직접 접할 수 있다.
본 실시예에 있어서, 노출된 상기 제2 영역을 향하는 상기 제2 절연층의 단부는 오목한 형상의 곡면을 포함하도록 형성될 수 있다.
본 실시예에 있어서, 상기 제2 절연층은 상기 제2 영역을 덮는 연장부 포함하고, 상기 연장부의 상면은 상기 제1 영역들의 상면들보다 낮게 형성될 수 있다.
본 실시예에 있어서, 상기 복수의 제1 영역들은 평탄한 상면을 가지고, 상기 복수의 화소전극들은 상기 복수의 제1 영역들 상에 형성될 수 있다.
본 실시예에 있어서, 상기 제1 유기물층은 제1 하프톤 마스크를 사용하여 패터닝되고, 상기 복수의 제1 영역들과 상기 제2 영역은 일시에 형성될 수 있다.
본 실시예에 있어서, 상기 제2 유기물층은 제2 하프톤 마스크를 사용하여 패터닝되고, 상기 제2 영역에서 상기 제2 유기물층의 일부가 제거될 수 있다.
본 실시예에 있어서, 상기 공통전극 상에는 제1 무기봉지층, 유기봉지층 및 제2 무기봉지층을 순차적으로 형성할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
본 발명의 실시예들에 의하면, 디스플레이 장치 내의 유기물의 체적(volume)을 최소화한다. 이에 따라 유기물의 outgassing을 최소화할 수 있고, 디스플레이 장치가 태양광에 장시간 노출되더라도 태양광에 의한 유기물의 분해를 방지 또는 최소화할 수 있으므로, 디스플레이 장치의 신뢰성이 향상될 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치의 일 예를 개략적으로 도시한 평면도이다.
도 2는 본 발명의 일 실시예에 따른 디스플레이 장치의 어느 하나의 화소의 등가 회로도이다.
도 3은 도 1의 I-I' 단면의 일 예를 개략적으로 도시한 단면도이다.
도 4 내지 도 6은 도 1의 디스플레이 장치의 일부 구성들만을 개략적으로 도시한 단면도들이다.
도 7 내지 도 9는 도 1의 디스플레이 장치의 제조 방법을 개략적으로 도시한 단면도들이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하기로 한다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치의 일 예를 개략적으로 도시한 평면도이고, 도 2는 본 발명의 일 실시예에 따른 디스플레이 장치의 어느 하나의 화소의 등가 회로도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치(10)는 이미지가 표시되는 디스플레이영역(DA)과, 디스플레이영역(DA) 주변에 위치하는 주변영역(PA)을 갖는다. 이는 기판(100)이 그러한 디스플레이영역(DA)과 주변영역(PA)을 구비한 것으로 이해될 수 있다.
디스플레이영역(DA)에는 복수 개의 발광영역(EA)들이 위치할 수 있다. 복수 개의 발광영역(EA)들은 제1 방향(X)과 제2 방향(Y)을 따라 서로 이격될 수 있으며, 서로 동일하거나 또는 다른 크기를 가질 수 있다. 또한, 복수의 발광영역(EA)들은 제1 방향(X) 및/또는 제2 방향(Y)을 따라 서로 나란하게 배치되거나, 또는 서로 엇갈리게 배치되는 등 다양하게 배치될 수 있다.
이와 같은 발광영역(EA)들 각각은, 적어도 하나의 발광소자가 위치하여 적색, 청색, 녹색, 또는 백색의 광이 방출되는 영역으로써, 제2 절연층(100)에 의해 그 영역이 구획될 수 있다. 따라서, 디스플레이 장치(10)에서, 하나의 발광영역(EA)은 하나의 (부)화소(P)를 이룰 수 있다. 도 2는 하나의 (부)화소(P)의 등가 회로도의 일 예를 도시하고 있다. 도 2를 참조하면, (부)화소(P)는 스캔선(SL) 및 데이터선(DL)에 연결된 화소회로(PC) 및 화소회로(PC)에 연결된 발광소자를 포함할 수 있다. 발광소자는 일 예로 유기발광소자(OLED)일 수 있다.
화소회로(PC)는 구동 박막 트랜지스터(Td), 스위칭 박막 트랜지스터(Ts), 및 스토리지 커패시터(Cst)를 포함할 수 있다. 스위칭 박막 트랜지스터(Ts)는 스캔선(SL) 및 데이터선(DL)에 연결되며, 스캔선(SL)을 통해 입력되는 스캔 신호에 따라 데이터선(DL)을 통해 입력된 데이터 신호를 구동 박막 트랜지스터(Td)로 전달할 수 있다. 스토리지 커패시터(Cst)는 스위칭 박막 트랜지스터(Ts) 및 구동전압공급라인(PL)에 연결되며, 스위칭 박막 트랜지스터(Ts)로부터 전달받은 전압과 구동전압공급라인(PL)에 공급되는 구동전압(ELVDD)의 차이에 해당하는 전압을 저장할 수 있다.
구동 박막 트랜지스터(Td)는 구동전압공급라인(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압공급라인(PL)으로부터 유기발광소자(OLED)를 흐르는 구동 전류를 제어할 수 있다. 유기발광소자(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다. 유기발광소자(OLED)는 예컨대, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다.
한편, 도 2에서는 (부)화소(P)가 2개의 박막 트랜지스터 및 1개의 스토리지 커패시터를 포함하는 경우를 설명하였으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로, (부)화소(P)의 화소회로(PC)는 3개 이상의 박막 트랜지스터를 포함하거나, 2개 이상의 스토리지 커패시터를 포함하는 것과 같이 다양하게 변경될 수 있다.
다시 도 1을 참조하면, 기판(100) 상의 주변영역(PA)은 디스플레이영역(DA)을 둘러쌀 수 있다. 주변영역(PA)은 화소(P)들이 배치되지 않은 영역으로, 이미지를 제공하지 않는 비디스플레이영역에 해당한다. 주변영역(PA)에는 각종 전자소자나 인쇄회로기판 등이 전기적으로 부착되는 영역인 패드영역, 발광영역(EA)들에 위치한 발광소자들에 인가할 전기적 신호를 전달하는 복수개의 배선들이 위치할 수 있다.
도 3은 도 1의 I-I' 단면의 일 예를 개략적으로 도시한 단면도이고, 도 4 내지 도 6은 각각 도 1의 디스플레이 장치의 일부 구성들만을 개략적으로 도시한 단면도들이다. 이하에서, 도 4 내지 도 6은, 도 3과 같이 도 1의 I-I'단면에 해당하는 단면을 각각 도시하고 있으나, 설명의 편의상 도 3에 도시된 구성요소들 중 제1 절연층(111)과 제2 절연층(120)을 위주로 도시하고 있다.
먼저, 도 3을 참조하면, 기판(100) 상에는 박막트랜지스터(130), 박막트랜지스터(130)와 전기적으로 연결된 발광소자(200), 및 박막트랜지스터(130)와 발광소자(200) 사이에 위치하고, 위치에 따라 그 두께가 상이한 제1 절연층(111)이 위치할 수 있다. 발광소자(200)는 일 예로, 유기발광소자(OLED)일 수 있으며, 박막트랜지스터(130)는 도 2에서 설명한 화소회로(PC)의 구동 박막 트랜지스터(도 2의 Td)에 해당할 수 있다. 또한, 도 3에 도시된 스토리지 커패시터(140)는 도 2에서 설명한 스토리지 커패시터(도 2의 Cst)에 해당한다. 한편, 도 3에서는 스위칭 박막 트랜지스터(도 2의 Ts)를 도시하고 있지 않으나, 스위칭 박막 트랜지스터(도 2의 Ts)가 화소회로(PC)에 포함됨은 앞서 설명한 바와 같다.
기판(100)은 SiO2를 주성분으로 하는 유리 재질을 포함할 수 있다. 다만, 기판(100)은 반드시 이에 한정되는 것은 아니며 기판(100)은 투명한 플라스틱 재질로 형성될 수도 있다. 기판(100)을 형성하는 플라스틱 재질은 절연성 유기물일 수 있는다. 예를 들어, 절연성 유기물은 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르이미드(PEI, polyetherimide), 폴리에틸렌나프탈레이트(PEN, polyethyelenennapthalate), 폴리에틸렌테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌설파이드(polyphenylenesulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide), 폴리카보네이트(PC), 셀룰로오스트리아세테이트(TAC), 셀룰로오스아세테이트프로피오네이트(celluloseacetatepropionate: CAP)로 이루어진 그룹으로부터 선택될 수 있다.
한편, 화상이 기판(100)방향으로 구현되는 배면 발광형(bottom emission type)인 경우에 기판(100)은 투명한 재질로 형성되어야 한다. 그러나 화상이 기판(100)의 반대 방향으로 구현되는 전면 발광형(top emission type)인 경우에 기판(100)은 반드시 투명한 재질로 형성할 필요는 없다. 이 경우 금속으로 기판(100)을 형성할 수 있다. 금속으로 기판(100)을 형성할 경우 기판(100)은 탄소, 철, 크롬, 망간, 니켈, 티타늄, 몰리브덴, 및 스테인레스 스틸(SUS)으로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있으나, 이에 한정되는 것은 아니다.
기판(100) 상에는 버퍼층(101)이 형성될 수 있다. 버퍼층(101)은 기판(100)을 통하여 침투하는 이물 또는 습기를 차단할 수 있다. 버퍼층(101)은 실리콘 옥사이드, 실리콘 나이트라이드, 실리콘 옥시나이트라이드, 알루미늄옥사이드, 알루미늄나이트라이드, 티타늄옥사이드 또는 티타늄나이트라이드 등의 무기물이나, 폴리이미드, 폴리에스테르, 아크릴 등의 유기물을 함유할 수 있고, 예시한 재료들 중 복수의 적층체로 형성될 수 있다. 버퍼층(101)은 디스플레이영역(도 1의 DA)과 주변영역(도 1의 PA)에 걸쳐 형성될 수 있다.
박막트랜지스터(130)는 활성층(134)과 게이트전극(136)을 포함하며, 활성층(134)과 게이트전극(136) 사이에는 게이트절연층(103)이 배치될 수 있다.
활성층(134)은 반도체 물질, 예컨대 비정질 실리콘(amorphous silicon) 또는 다결정 실리콘(poly crystalline silicon)을 포함할 수 있다. 그러나 본 실시예는 이에 한정되지 않고 활성층(134)은 다양한 물질을 함유할 수 있다. 선택적 실시예로서 활성층(134)은 유기 반도체 물질 등을 함유할 수 있다. 또 다른 선택적 실시예로서, 활성층(134)은 산화물 반도체 물질을 함유할 수 있다. 예컨대, 활성층(134)은 아연(Zn), 인듐(In), 갈륨(Ga), 주석(Sn) 카드뮴(Cd), 게르마늄(Ge) 등과 같은 12, 13, 14족 금속 원소 및 이들의 조합에서 선택된 물질의 산화물을 포함할 수 있다.
활성층(134)은 게이트전극(136)과 중첩하는 채널영역(131) 및 채널영역(131)의 양측에 배치되되 채널영역(131)보다 고농도의 불순물이 도핑된 소스영역(132) 및 드레인영역(133)을 포함할 수 있다. 여기서, 불순물은 N형 불순물 또는 P형 불순물을 포함할 수 있다.
게이트 전극(136)은 박막트랜지스터(130)에 온/오프 신호를 인가하는 게이트 라인과 연결될 수 있다. 게이트 전극(136)은 저저항 금속 물질로 이루어질 수 있다. 게이트 전극(136)은, 예컨대 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질로 단층 또는 다층으로 형성될 수 있다.
활성층(134)과 게이트전극(136) 간의 단락을 방지하는 게이트절연층(103)은 산질화규소(SiON), 산화규소(SiOx) 및/또는 질화규소(SiNx)와 같은 무기 절연층일 수 있으며, 무기 절연층층은 단층 또는 다층일 수 있다.
게이트전극(136) 상에는 제1 층간절연층(105)이 위치할 수 있다. 제1 층간절연층(105)은 소정의 유전율을 갖는 층으로서, 무기 물질로 이루어진 막이 다층 또는 단층으로 형성될 수 있다. 예컨대 무기 물질은 금속 산화물 또는 금속 질화물일 수 있으며, 구체적으로 무기 물질은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 또는 하프늄산화물(HfO2) 등을 포함할 수 있다.
한편, 제1 층간절연층(105)을 사이에 두고, 스토리지 커패시터(140)의 하부전극(144)과 상부전극(146)이 서로 중첩하여 위치할 수 있다. 일 예로, 스토리지 커패시터(140)의 하부전극(144)은 박막트랜지스터(130)의 게이트전극(136)일 수 있다. 따라서, 스토리지 커패시터(140)는 박막트랜지스터(130)와 중첩할 수 있다. 다만, 본 발명은 이에 한정되지 않는다. 다른 실시예로, 스토리지 커패시터(140)는 박막트랜지스터(130)와 중첩하지 않을 수 있으며, 하부전극(144)은 박막트랜지스터(130)의 게이트전극(136)과 별개의 독립된 구성요소일 수 있다.
스토리지 커패시터(140)는 제2 층간절연층(107)으로 커버될 수 있다. 제2 층간절연층(107)은 무기 물질로 이루어진 막이 다층 또는 단층으로 형성될 수 있다. 예컨대 무기 물질은 금속 산화물 또는 금속 질화물일 수 있으며, 구체적으로 무기 물질은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 또는 하프늄산화물(HfO2) 등을 포함할 수 있다.
제2 층간절연층(107) 상에는 데이터선(DL), 박막트랜지스터(130)의 소스전극, 드레인전극(138) 등이 배치될 수 있다. 박막트랜지스터(130)의 소스전극과 드레인전극(138)은, 활성층(134)의 소스영역(132)과 드레인영역(133)에 각각 연결될 수 있다. 또한, 박막트랜지스터(130)의 소스전극과 드레인전극(138) 중 어느 하나는 후술하는 발광소자(200)의 화소전극(210)과 전기적으로 연결될 수 있다.
박막트랜지스터(130)의 소스전극과 드레인전극(138)은 일 예로, 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질로 단층 또는 다층으로 형성될 수 있다. 예를 들어, 소스 전극과 드레인 전극(138)은 티타늄(Ti), 알루미늄(Al), 및 티타늄(Ti)의 3층 적층 구조를 가질 수 있다.
한편, 화소회로(PC)는 앞서 설명한 바와 같이 스위칭 박막 트랜지스터(도 2의 Ts)를 더 포함할 수 있다. 이때, 박막 트랜지스터(130)의 활성층(134)과 스위칭 박막 트랜지스터(도 2의 Ts)의 활성층은 서로 다른 물질을 포함할 수 있다. 예컨대, 박막 트랜지스터(130)의 활성층(134)과 스위칭 박막 트랜지스터(도 2의 Ts)의 활성층 중 어느 하나는 산화물 반도체를 포함하고, 나머지 하나는 폴리실리콘을 포함할 수 있다.
박막트랜지스터(130) 상에는 제1 절연층(111)이 위치한다. 제1 절연층(111)은 일 예로, 유기절연물질을 포함할 수 있다. 유기절연물질은 이미드계 고분자, Polymethylmethacrylate(PMMA)나, Polystylene(PS) 등과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다. 일 실시예로, 제1 절연층(111)은 폴리이미드를 포함할 수 있다.
제1 절연층(111)은 디스플레이영역(도 1의 DA)과 주변영역(도 1의 PA)에 걸쳐 배치될 수 있다. 한편, 도 4에서 도시하는 바와 같이, 제1 절연층(111)은, 적어도 디스플레이영역(도 1의 DA)에서, 서로 이격된 복수의 제1 영역(A1)들 및 복수의 제1 영역(A1)들과 두께가 상이한 제2 영역(A2)을 포함할 수 있다. 제2 영역(A2)은 제1 영역(A1)들 사이에 위치하여 제1 영역(A1)들을 서로 연결하는 형상을 가질 수 있다.
제1 영역(A1)의 제1 두께(T1)는 제2 영역(A2)의 제2 두께(T2)보다 두꺼울 수 있다. 이때, 제1 영역(A1)의 측면이 테이퍼진 형상을 가지는 경우, 제1 영역(A1)은 제1 절연층(111)의 두께가 제2 두께(T2)에서 증가하기 시작하는 지점까지 포함하는 영역으로 정의되며, 제1 두께(T1)는 제1 영역(A1)에서 가장 두꺼운 두께를 의미할 수 있다. 한편, 제1 절연층(111)이 주변영역(도 1의 PA)에까지 연장된 경우, 주변영역(도 1의 PA)에서의 제1 절연층(111)의 두께는 제2 두께(T2)와 동일할 수 있다.
제1 영역(A1)들은 복수 개의 발광영역(도 1의 EA)들에 대응하도록 위치한다. 즉, 제1 영역(A1)들 각각에는 적어도 하나의 발광소자(200)가 위치할 수 있다. 한편, 제1 영역(A1)들은 충분한 두께를 가짐으로써, 하부의 박막트랜지스터(130) 등으로부터 비롯된 단차를 해소하여 평탄한 상면(111a)을 가질 수 있다. 따라서, 제1 영역(A1) 상에 배치된 발광소자(200)가 하부 요철에 의해 불량이 발생하는 것을 방지할 수 있다. 일 예로, 제1 영역(A1)의 제1 두께(T1)는 1㎛ 내지 1.5㎛일 수 있다.
제2 영역(A2)은 데이터선(DL) 등과 같이 제2 층간절연층(107) 상에 배치된 배선들을 커버하여 이들을 보호할 수 있다. 제2 영역(A2)의 제2 두께(T2)는, 제2 층간절연층(107) 상에 배치된 배선들과 공통전극(230) 간의 단락을 방지하면서 제1 절연층(111)의 체적(volume)을 최소화하도록, 2000Å 내지 3000Å로 형성될 수 있다.
제1 영역(A1) 상에는 화소전극(210), 공통전극(230), 및 화소전극(210)과 공통전극(230) 사이에 개재되며 발광층을 포함하는 중간층(220)을 갖는 발광소자(200)가 위치할 수 있다. 일 예로, 발광소자(200)는 유기발광층을 포함하는 유기발광소자일 수 있다.
화소전극(210)은 제1 영역(A1) 상에 배치되며, 박막 트랜지스터(130)와 전기적으로 연결될 수 있다. 화소전극(210)은 일 예로, 반사 전극일 수 있다. 예를 들어, 화소전극(210)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등으로 형성된 반사막과, 반사막 상에 형성된 투명 또는 반투명 전극층을 구비할 수 있다. 투명 또는 반투명 전극층은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3; indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 및 알루미늄징크옥사이드(AZO; aluminum zinc oxide)를 포함하는 그룹에서 선택된 적어도 하나 이상을 구비할 수 있다.
이에 반해, 공통전극(230)은 투명 또는 반투명 전극일 수 있으며, Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물을 포함하는 일함수가 작은 금속 박막으로 형성될 수 있다. 또한, 금속 박막 위에 ITO, IZO, ZnO 또는 In2O3 등의 투명 전극 형성용 물질로 보조 전극층이나 버스 전극을 더 형성할 수 있다. 따라서, 공통전극(230)은 중간층(220)에 포함된 유기 발광층에서 방출된 광을 투과시킬 수 있다. 즉, 유기 발광층에서 방출되는 광은 직접 공통전극(230) 측으로 방출되거나, 또는 반사 전극으로 구성된 화소전극(210)에 의해 반사되어, 공통전극(230) 측으로 방출될 수 있다.
그러나, 본 실시예의 디스플레이 장치(도 1의 10)는 전면 발광형으로 제한되지 않으며, 유기 발광층에서 방출된 광이 기판(100) 측으로 방출되는 배면 발광형일 수도 있다. 이 경우, 화소전극(210)은 투명 또는 반투명 전극으로 구성되고, 공통전극(230)은 반사 전극으로 구성될 수 있다. 또한, 본 실시예의 디스플레이 장치(도 10의 1)는 전면 및 배면 양 방향으로 광을 방출하는 양면 발광형일 수도 있다.
화소전극(210)상에는 제2 절연층(120)이 배치된다. 화소 정의막(120)은 폴리이미드, 폴리아마이드, 아크릴 수지, 벤조사이클로부텐 및 페놀 수지로 이루어진 군에서 선택되는 하나 이상의 유기 절연 물질로, 스핀 코팅 등의 방법으로 형성될 수 있다. 제2 절연층(120)은 화소전극(210)의 중앙부가 노출되도록 하는 개구를 가짐으로써 발광영역(도 1의 EA)을 정의할 수 있다. 또한, 제2 절연층(120)은 화소전극(210)의 가장자리를 덮음으로써, 화소전극(210)의 가장자리와 공통전극(230) 사이의 거리를 증가시켜, 이들 사이에서 아크 등이 발생하는 것을 방지할 수 있다.
한편, 도 4에 도시하는 바와 같이, 제2 절연층(120)은 제1 영역(A1)의 외측면을 커버한다. 이때, 제2 절연층(120)은 인접한 두 개의 발광영역(도 1의 EA)들 사이에서 일부가 제거될 수 있다. 따라서, 제2 절연층(120)은 하나의 발광영역(도 1의 EA)을 에워싸는 격벽의 형상을 가질 수 있다. 구체적으로, 제1 영역(A1)에서 제2 영역(A2)으로 갈수록 제2 절연층(120)의 높이가 낮아질 수 있다. 일 예로, 제2 절연층(120)은 적어도 제2 영역(A2)의 중앙부에서는 형성되지 않아 제2 영역(A2)의 상면을 노출시킬 수 있으며, 그 결과 제2 영역(A2)은 후술하는 공통전극(230)과 직접 접할 수 있다.
한편, 상술한 바와 같이, 제1 절연층(111)과 제2 절연층(120)은 모두 유기 절연 물질을 포함하는데, 제1 절연층(111)이 제2 두께(T2)를 가지는 제2 영역(A2)에서 제2 절연층(120)의 일부가 제거되면, 인접한 두 개의 발광영역(도 1의 EA)들 사이에서 유기물질의 양이 최소화할 수 있다. 그 결과, 디스플레이 장치(도 1의 10) 내의 유기물의 체적(volume)이 최소화하고, 이에 따라 유기물의 outgassing이 최소화되어, outgassing에 의한 화소 축소 등의 불량이 방지 및/또는 감소될 수 있다. 뿐만 아니라, 디스플레이 장치(도 1의 10)가 태양광에 장시간 노출되더라도, 태양광에 의해 분해될 수 있는 유기물의 양이 감소한 것으로, 디스플레이 장치(도 1의 10)의 신뢰성이 향상될 수 있다.
한편, 제2 절연층(120)은 흑색을 가질 수 있다. 일 예로, 제2 절연층(120)은 카본 블랙 등을 포함할 수 있다. 이처럼 제2 절연층(120)이 흑색을 가질 경우, 제2 절연층(120)의 흡광에 의해, 디스플레이 장치(도 10) 내의 유기물질이 태양광에 의해 분해되는 것을 방지할 수 있을 뿐만 아니라, 격벽형상을 가지는 제2 절연층(120)을 통해 혼색이나 빛샘 등이 나타나는 것을 차단할 수 있다.
다시 도 3을 참조하면, 화소전극(210)을 노출하는 제2 절연층(120)의 개구에는 중간층(220)이 위치한다. 중간층(220)은 저분자 또는 고분자 물질을 포함할 수 있다. 저분자 물질을 포함할 경우, 중간층(220)은 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층된 구조를 가질 수 있으며, 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양한 유기물질을 포함할 수 있다. 이러한 층들은 진공증착의 방법으로 형성될 수 있다.
중간층(220)이 고분자 물질을 포함할 경우에는, 중간층(220)은 홀 수송층(HTL) 및 발광층(EML)을 포함하는 구조를 가질 수 있다. 이 때, 홀 수송층은 PEDOT을 포함하고, 발광층은 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 물질을 포함할 수 있다. 중간층(220)의 구조는 전술한 바에 한정되는 것은 아니고, 다양한 구조를 가질 수 있다. 예컨대, 중간층(220)을 이루는 층들 중 적어도 어느 하나는 복수개의 화소전극(210)들에 걸쳐서 일체(一體)로 형성될 수 있다. 또는, 중간층(220)은 복수개의 화소전극(210)들 각각에 대응하도록 패터닝된 층을 포함할 수 있다.
또한, 공통전극(230)은 디스플레이영역(도 1의 DA) 상부에 배치되며, 디스플레이영역(도 1의 DA)을 덮도록 배치될 수 있다. 즉, 공통전극(230)은 복수개의 발광소자(200)들에 대해 일체(一體)로 형성될 수 있다.
한편, 도 4에 도시된 바와 같이, 격벽 형상을 가지는 제2 절연층(120)은 제1 영역(A1)의 외측면을 커버하며, 이에 의해 제1 영역(A1)의 외측에 발생할 수 있는 단차를 완화시킴으로써, 단차에 의해 공통전극(230)에 크랙 등의 손상이 발생하는 것을 방지할 수 있다. 예를 들어, 제2 절연층(120)이 제1 영역(A1) 상에만 위치할 경우, 제1 영역(A1)의 외측면과 제2 절연층(120)의 외측면이 동일면을 형성하는 것은 어려우며, 그 결과 제1 영역(A1)의 외측면과 제2 절연층(120)의 외측면 사이에서는 급격한 단차가 발생할 수 있다. 뿐만 아니라, 제1 절연층(111)이 제2 영역(A2)에서는 제2 두께(T2)를 가지므로, 하부의 요철 구조를 평탄화시키기 어려울 수 있고, 이에 의해 제1 영역(A1)의 외측면과 제2 영역(A2)의 경계 등에서는 하부 요철 구조 등에 의한 급격한 단차가 발생할 수 있다. 그러나, 제2 절연층(120)이 제1 영역(A1)의 외측면을 커버하고, 제2 영역(A2)의 일부에까지 형성되면, 제1 영역(A1)의 외측에 발생할 수 있는 단차를 완화시킬 수 있기에, 공통전극(230)이 단차에 의해 손상되는 것을 방지할 수 있다.
한편, 도 4에서는 제2 절연층(120)의 외측면이 일정한 기울기를 가지는 것으로 도시되어 있으나, 본 발명은 이에 한하지 않는다. 예를 들어, 도 5에 도시된 바와 같이 제2 절연층(120)의 외측면은 부드러운 곡면을 가질 수 있다. 구체적으로, 노출된 제2 영역(A2)을 향하는 제2 절연층(120)의 외측 단부(120e)는 오목한 형상을 가지도록 형성되어, 공통전극(230)이 제2 절연층(120)의 외측 끝단과 제2 영역(A2)이 만나는 지점에서 절곡된 형상을 가지는 것을 방지할 수 있다.
또한, 도 6에 도시된 바와 같이, 제2 절연층(120)은 제2 영역(A2) 상의 위치하는 연장부(121)를 더 포함할 수 있다. 제2 절연층(120)이 연장부(121)를 포함하는 경우, 인접한 두 개의 발광영역(도 1의 EA)들을 구획하는 제2 절연층(120)들은 연장부(121)에 의해 서로 연결되므로, 전체적으로 제1 절연층(111)과 유사한 형상을 가질 수 있다. 연장부(121)는 제2 영역(A2)과 함께 제2 영역(A2) 직하에 배치된 배선들을 보호할 수 있다. 이때, 연장부(121)는 디스플레이 장치(도 1의 10) 내의 유기물질의 체적을 최소화하기 위해, 제2 영역(A2)의 두께와 동일 또는 유사한 두께를 가질 수 있다. 따라서, 연장부(121)의 상면은 여전히 제1 영역(A1)의 상면보다 낮게 위치할 수 있다.
다시 도 3을 참조하면, 공통전극(230) 상에는 외부의 수분이나 산소 등으로부터 발광소자(200)를 보호하는 봉지층(500)이 위치할 수 있다. 봉지층(500)은 발광소자(200)가 위치하는 디스플레이영역(도 1의 DA)은 물론 디스플레이영역(도 1의 DA) 외측의 주변영역(도 1의 PA)에까지 연장된 형상을 갖는다. 이러한 봉지층(500)은 다층구조를 가질 수 있다. 예를 들어, 도 3에 도시된 것과 같이 봉지층(500)은 제1 무기봉지층(510), 유기봉지층(520) 및 제2 무기봉지층(530)을 포함할 수 있다.
제1 무기봉지층(510)은 공통전극(230)을 덮으며, 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등을 포함할 수 있다. 이러한 제1 무기봉지층(510)은 그 하부의 구조물을 따라 형성되기에, 도 3에 도시된 것과 같이 그 상면이 평탄하지 않을 수 있다. 이때, 상술한 바와 같이, 격벽 형상을 가지는 제2 절연층(120)은 제1 영역(A1)의 외측면을 커버함으로써, 제1 영역(A1)의 외측에 발생할 수 있는 단차를 완화시킬 수 있으므로, 제1 무기봉지층(510)이 단차에 의해 손상되는 것이 방지될 수 있다.
유기봉지층(520)은 제1 무기봉지층(510)을 덮으며 충분한 두께를 가져, 유기봉지층(520)의 상면은 디스플레이영역(도 1의 DA) 전반에 걸쳐서 실질적으로 평탄할 수 있다. 이러한 유기봉지층(520)은 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리카보네이트, 폴리이미드, 폴리에틸렌설포네이트, 폴리옥시메틸렌, 폴리아릴레이트, 헥사메틸디실록산으로 이루어지는 군으로부터 선택된 하나 이상의 재료를 포함할 수 있다.
제2 무기봉지층(530)은 유기봉지층(520)을 덮으며, 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등을 포함할 수 있다. 제2 무기봉지층(530)은 유기봉지층(520) 외측으로 연장되어 제1 무기봉지층(510)과 컨택함으로써, 유기봉지층(520)이 외부로 노출되지 않도록 할 수 있다.
이와 같이 봉지층(500)은 제1 무기봉지층(510), 유기봉지층(520) 및 제2 무기봉지층(530)을 포함하는바, 이와 같은 다층 구조를 통해 봉지층(500) 내에 크랙이 발생한다고 하더라도, 제1 무기봉지층(510)과 유기봉지층(520) 사이에서 또는 유기봉지층(520)과 제2 무기봉지층(530) 사이에서 그러한 크랙이 연결되지 않도록 할 수 있다. 이를 통해 외부로부터의 수분이나 산소 등이 디스플레이영역(도 1의 DA)으로 침투하게 되는 경로가 형성되는 것을 방지하거나 최소화할 수 있다.
도 7 내지 도 9는 도 1의 디스플레이 장치의 제조 방법을 개략적으로 도시한 단면도들이다.
도 7 내지 도 9를 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치의 제조 방법은, 기판(100) 상에 박막트랜지스터(130)를 형성하는 단계, 박막트랜지스터(130)를 덮는 제1 유기물층(112)을 형성하고 이를 패터닝하여 제1 영역(A1)과 제2 영역(A2)을 포함하는 제1 절연층(111)을 형성하는 단계, 제1 영역(A1) 상에 화소전극(210)을 형성하는 단계, 및 화소전극(210) 상에 제2 유기물층(122)을 형성하고 이를 패터닝하여 제2 절연층(120)을 형성하는 단계를 포함할 수 있다.
기판(100) 상에 박막트랜지스터(130)를 형성하는 과정 중에는 스토리지 커패시터(140) 등도 함께 형성하며, 스토리지 커패시터(140)를 덮는 제2 층간절연층(107) 상에는 데이터선(DL), 박막트랜지스터(130)의 소스전극, 드레인전극(138) 등이 형성된다. 제1 유기물층(112)은 제2 층간절연층(107) 상에 형성되어, 데이터선(DL), 박막트랜지스터(130)의 소스전극, 드레인전극(138)을 커버할 수 있다.
제1 절연층(111)은 제1 하프톤 마스크(600)를 이용하여 제1 유기물층(112)을 노광한 후, 노광된 제1 유기물층(112)을 현상하여 제거하는 사진 식각 공정에 의해 형성할 수 있다.
제1 하프톤 마스크(600)는 광투과부(610)와 반투과부(620)를 포함할 수 있다. 광투과부(610)는 광이 100% 투과되는 영역으로, 제1 영역(A1)에 대응하도록 형성되며, 반투과부(620)는 광의 일부를 투과시키는 영역으로, 제2 영역(A2)에 대응하도록 형성될 수 있다. 반투과부(620)의 광투과도는 제2 영역(A2)의 두께에 따라 조절될 수 있다. 예를 들어, 제2 영역(A2)의 두께가 얇을수록, 반투과부(620)에 의해 투과되는 광량은 감소할 수 있다. 이처럼, 제1 하프톤 마스크(600)를 이용하여 제1 유기물층(112)을 노광한 후에 제1 유기물층(112)을 현상하면, 노광량에 따라 제1 영역(A1)과 제2 영역(A2)은 서로 상이한 두께를 가지고 형성될 수 있다.
제1 절연층(111)을 형성한 후에는 제1 영역(A1) 상에 화소전극(210)을 형성한다. 화소전극(210)은 제1 영역(A1)에 형성된 컨택홀을 통해 드레인전극(138)과 전기적으로 연결될 수 있다.
다음으로, 화소전극(210) 상에 제2 유기물층(122)을 형성한 다음, 제2 하프톤 마스크(700)를 사용하여 제2 유기물층(122)을 패터닝함으로써, 제2 절연층(120)을 형성한다. 일 예로, 제2 하프톤 마스크(700)는 광투과부(710)와 광차단부(720)를 포함할 수 있다. 이에 따라, 제2 절연층(120)은 댐 형상을 가지며, 인접한 두 개의 발광영역(도 1의 EA)들 사이에서 불연속적으로 형성될 수 있다.
한편, 제2 절연층(120)이 도 5에서 설명한 바와 같은 형상을 가지는 경우, 제2 하프톤 마스크(700)는 광투과부(710)와 광차단부(720) 사이에 반투과부를 더 포함할 수 있다. 이때 반투과부는 전체적으로 광 투과율이 동일한 것이 아니라, 광차단부(720)로 갈수록 점차 차단율이 높아지도록 구성될 수 있다.
또한, 제2 절연층(120)이 도 6에서 설명한 바와 같이 연장부(도 6의 121)를 가지도록 형성되는 경우는, 제2 하프톤 마스크(700)는 광차단부(720) 대신 반투과부를 구비하도록 형성될 수 있다.
한편, 이상에서는, 제1 유기물층(112)과 제2 유기물층(122)의 노광된 부분이 현상 시 남게 되는 특성을 갖는 네가티브(negative) 타입의 사진 식각 공정을 사용하는 것을 예로서 설명하였으나, 본 발명은 이에 한하지 않으며, 빛을 받는 부분이 현상 시 제거되는 특성을 갖는 포지티브(positive) 타입의 사진 식각 공정을 사용할 수도 있다.
제2 절연층(120)은 화소전극(210)의 중앙부를 노출시키는 개구를 가지도록 형성되며, 제2 절연층(120)의 개구에 중간층(220)을 형성하고, 중간층(220)상에 공통전극(230)을 형성함으로써, 발광소자(200)가 형성될 수 있다. 또한, 공통전극(230) 상에는 제1 무기봉지층(510), 유기봉지층(520) 및 제2 무기봉지층(530)이 순차적으로 형성될 수 있다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (20)

  1. 서로 이격된 복수의 화소전극들과 상기 화소전극들 상에 배치된 중간층을 포함하는 발광영역들을 포함하는 디스플레이영역, 및 상기 디스플레이영역 주변의 주변영역을 구비한 기판;
    상기 기판 상에서, 상기 복수의 발광영역들에 위치하는 복수의 발광소자들;
    상기 복수의 발광소자들과 전기적으로 연결된 드레인전극을 포함하는 복수의 박막 트랜지스터들;
    상기 복수의 발광소자들과 상기 복수의 박막 트랜지스터들 사이에 배치되며, 상기 드레인전극과 직접 접촉하며 유기물질을 포함하는 제1 절연층; 및
    상기 제1 절연층 상에 위치하고, 상기 화소전극들의 가장자리를 덮으며 상기 복수의 발광영역들을 구획하는 제2 절연층;을 포함하고,
    상기 제1 절연층은 상기 복수의 발광영역들과 대응하는 복수의 제1 영역들, 및 상기 복수의 제 1 영역들과 연결되며 상기 복수의 제1 영역들 사이에 배치된 제2 영역을 포함하고,
    상기 복수의 제1 영역들은 제1 두께를 가지고, 상기 제2 영역은 상기 제1 두께보다 얇은 제2 두께를 가지며,
    하나의 발광영역에서, 상기 제2 절연층은 상기 제1 영역의 측면을 커버하고, 상기 제1 영역에서 상기 제2 영역으로 갈수록 상기 제2 절연층의 높이가 낮아지는 디스플레이 장치.
  2. 삭제
  3. 제1항에 있어서,
    상기 제2 절연층은 인접한 두 개의 발광영역들을 각각 에워싸는 격벽들을 포함하며, 상기 격벽들 사이의 상기 제2 영역의 일부에는 상기 제2 절연층이 제거된, 디스플레이 장치.
  4. 제3항에 있어서,
    상기 제1 영역들의 상면은 평탄한 면인 디스플레이 장치.
  5. 제1항에 있어서,
    상기 제2 절연층은 상기 복수의 발광영역들 사이에서 상기 제2 영역의 상면을 노출하는 디스플레이 장치.
  6. 제5항에 있어서,
    노출된 상기 제2 영역을 향하는 상기 제2 절연층의 단부는 오목한 형상의 곡면을 포함하는 디스플레이 장치.
  7. 제5항에 있어서,
    상기 복수의 발광소자들은 상기 디스플레이영역 상부에 배치되는 공통전극을 포함하고,
    상기 공통전극은 상기 복수의 발광영역들 사이에서 노출된 상기 제2 영역의 상면과 직접 접하는 디스플레이 장치.
  8. 제1항에 있어서,
    상기 제2 절연층은 상기 제2 영역 상의 연장부를 더 포함하고,
    상기 연장부의 상면은 상기 제1 영역들의 상면들보다 낮게 위치하는 디스플레이 장치.
  9. 제1항에 있어서,
    상기 제2 절연층은 유기물질을 포함하는 디스플레이 장치.
  10. 제1항에 있어서,
    상기 제2 절연층은 흑색을 가지는 디스플레이 장치.
  11. 제1항에 있어서,
    상기 복수의 발광소자들 상에 봉지층을 더 포함하고,
    상기 봉지층은, 제1 무기봉지층, 유기봉지층 및 제2 무기봉지층의 적층 구조를 가지는 디스플레이 장치.
  12. 기판 상에 드레인전극을 포함하는 복수의 박막트랜지스터들을 형성하는 단계;
    상기 복수의 박막트랜지스터들의 상기 드레인전극을 직접 덮는 제1 유기물층을 형성하고, 이를 패터닝하여 제1 절연층을 형성하는 단계;
    상기 제1 절연층 상에 서로 이격되고, 상기 복수의 박막트랜지스터들과 전기적으로 연결되는 복수의 화소전극들을 형성하는 단계; 및
    상기 복수의 화소전극들을 덮는 제2 유기물층을 형성하고, 이를 패터닝하여 상기 화소전극들의 가장자리를 덮으며 복수의 발광영역들을 구획하는 제2 절연층을 형성하는 단계;를 포함하고,
    상기 제1 절연층은 상기 복수의 발광영역들과 대응하는 복수의 제1 영역들 및 상기 복수의 제1 영역들과 연결되며 상기 복수의 제1 영역들 사이에 상기 복수의 제1 영역들보다 작은 두께를 가지는 제2 영역을 포함하도록 형성되고,
    상기 제2 절연층은 상기 복수의 화소전극들의 가장자리와 상기 복수의 제1 영역들의 외측면들을 덮도록 형성되되, 상기 제1 영역에서 상기 제2 영역으로 갈수록 높이가 낮아지는 디스플레이 장치의 제조방법.
  13. 제12항에 있어서,
    상기 제2 절연층은 상기 복수의 화소전극들의 중앙부를 노출시키고,
    노출된 상기 화소전극들 상에 유기발광층을 포함하는 중간층들을 형성하고,
    상기 중간층들 상에 상기 복수의 화소전극들에 대해 일체(一體)로 공통전극을 형성하는 디스플레이 장치의 제조방법.
  14. 제13항에 있어서,
    상기 제2 절연층은 상기 복수의 발광영역들 사이에서 상기 제2 영역의 상면을 노출하고,
    상기 공통전극은 상기 복수의 발광영역들 사이에서 노출된 상기 제2 영역의 상면과 직접 접하는 디스플레이 장치의 제조방법.
  15. 제14항에 있어서,
    노출된 상기 제2 영역을 향하는 상기 제2 절연층의 단부는 오목한 형상의 곡면을 포함하도록 형성되는 디스플레이 장치의 제조방법.
  16. 제12항에 있어서,
    상기 제2 절연층은 상기 제2 영역을 덮는 연장부 포함하고,
    상기 연장부의 상면은 상기 제1 영역들의 상면들보다 낮게 형성되는 디스플레이 장치의 제조방법.
  17. 제12항에 있어서,
    상기 복수의 제1 영역들은 평탄한 상면을 가지고, 상기 복수의 화소전극들은 상기 복수의 제1 영역들 상에 형성되는 디스플레이 장치의 제조방법.
  18. 제12항에 있어서,
    상기 제1 유기물층은 제1 하프톤 마스크를 사용하여 패터닝되고,
    상기 복수의 제1 영역들과 상기 제2 영역은 일시에 형성되는 디스플레이 장치의 제조방법.
  19. 제12항에 있어서,
    상기 제2 유기물층은 제2 하프톤 마스크를 사용하여 패터닝되고,
    상기 제2 절연층은 인접한 두 개의 발광영역들을 각각 에워싸는 격벽들로 형성되며, 상기 격벽들 사이의 상기 제2 영역의 일부에서 상기 제2 유기물층의 일부가 제거되는 디스플레이 장치의 제조방법.
  20. 제13항에 있어서,
    상기 공통전극 상에는 제1 무기봉지층, 유기봉지층 및 제2 무기봉지층을 순차적으로 형성하는 디스플레이 장치의 제조방법.
KR1020180147689A 2018-11-26 2018-11-26 디스플레이 장치 및 이의 제조 방법 KR102661467B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180147689A KR102661467B1 (ko) 2018-11-26 2018-11-26 디스플레이 장치 및 이의 제조 방법
US16/598,604 US11302758B2 (en) 2018-11-26 2019-10-10 Display device and method of manufacturing the same
CN201911172786.4A CN111223900A (zh) 2018-11-26 2019-11-26 显示装置
US17/686,885 US11877480B2 (en) 2018-11-26 2022-03-04 Display device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180147689A KR102661467B1 (ko) 2018-11-26 2018-11-26 디스플레이 장치 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20200062464A KR20200062464A (ko) 2020-06-04
KR102661467B1 true KR102661467B1 (ko) 2024-04-29

Family

ID=70770992

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180147689A KR102661467B1 (ko) 2018-11-26 2018-11-26 디스플레이 장치 및 이의 제조 방법

Country Status (3)

Country Link
US (2) US11302758B2 (ko)
KR (1) KR102661467B1 (ko)
CN (1) CN111223900A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102570552B1 (ko) * 2016-06-03 2023-08-25 삼성디스플레이 주식회사 유기발광표시장치 및 유기발광표시장치의 제조방법
KR20210072200A (ko) * 2019-12-06 2021-06-17 삼성디스플레이 주식회사 표시 장치
US20230165112A1 (en) * 2021-01-28 2023-05-25 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate and method of manufacturing the same, display apparatus and mask
KR20230134028A (ko) * 2022-03-10 2023-09-20 삼성디스플레이 주식회사 표시 장치 및 그 제조방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004053816A1 (ja) * 2002-12-10 2004-06-24 Semiconductor Energy Laboratory Co., Ltd. 発光装置およびその作製方法
KR101811027B1 (ko) * 2011-07-07 2017-12-21 삼성디스플레이 주식회사 유기 발광 디스플레이 장치
KR102222680B1 (ko) * 2013-02-01 2021-03-03 엘지디스플레이 주식회사 플렉서블 디스플레이 기판, 플렉서블 유기 발광 표시 장치 및 플렉서블 유기 발광 표시 장치 제조 방법
KR20150024729A (ko) * 2013-08-27 2015-03-09 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
KR102085961B1 (ko) * 2013-12-24 2020-03-06 엘지디스플레이 주식회사 플렉서블 유기 발광 표시 장치 및 플렉서블 유기 발광 표시 장치 제조 방법
KR20160039745A (ko) * 2014-10-01 2016-04-12 삼성디스플레이 주식회사 유기 발광 표시 장치
CN104570455B (zh) 2014-12-19 2017-06-27 深圳市华星光电技术有限公司 一种液晶显示面板的制作方法
US10032844B2 (en) * 2014-12-29 2018-07-24 Lg Display Co., Ltd. Organic light emitting display device and method of manufacturing the same
KR102331566B1 (ko) * 2014-12-31 2021-11-26 삼성디스플레이 주식회사 발광 표시 장치
KR102417143B1 (ko) * 2015-04-29 2022-07-05 삼성디스플레이 주식회사 표시 장치
KR102450961B1 (ko) 2015-09-30 2022-10-04 엘지디스플레이 주식회사 유기 발광 디스플레이 장치
KR101890215B1 (ko) 2016-06-03 2018-08-23 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US11211582B2 (en) 2016-01-15 2021-12-28 Samsung Display Co., Ltd. Organic light-emitting display apparatus with protection layer surrounding the pixel electrode
KR102547686B1 (ko) * 2016-04-11 2023-06-27 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
KR102610026B1 (ko) * 2016-06-30 2023-12-06 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
KR20180005097A (ko) * 2016-07-04 2018-01-15 삼성디스플레이 주식회사 표시 장치
US10210798B2 (en) * 2016-07-04 2019-02-19 Samsung Display Co., Ltd. Display device having protective structure
KR102664574B1 (ko) 2016-11-25 2024-05-09 엘지디스플레이 주식회사 액정 표시 장치

Also Published As

Publication number Publication date
US11877480B2 (en) 2024-01-16
US20200168681A1 (en) 2020-05-28
US20220190077A1 (en) 2022-06-16
KR20200062464A (ko) 2020-06-04
CN111223900A (zh) 2020-06-02
US11302758B2 (en) 2022-04-12

Similar Documents

Publication Publication Date Title
US11502273B2 (en) Display panel and display device including display panel
US10840478B2 (en) Display panel
US10749137B2 (en) Organic light-emitting display apparatus
US10050100B2 (en) Display apparatus
US11264587B2 (en) Display apparatus having a larger display region and moisture impermeability
US9972693B2 (en) Display device
KR102639567B1 (ko) 디스플레이 장치
KR102661467B1 (ko) 디스플레이 장치 및 이의 제조 방법
KR102638296B1 (ko) 유기발광표시장치
KR20200108145A (ko) 표시 패널
US20160190454A1 (en) Organic light-emitting diode display and method of manufacturing the same
KR20210010778A (ko) 플렉서블 디스플레이 장치
CN112913045A (zh) 显示装置
KR20200033376A (ko) 표시 패널
KR20210088042A (ko) 표시 장치
US20220310972A1 (en) Display panel and method of manufacturing the same
KR20220079757A (ko) 디스플레이 장치 및 그 제조방법
KR20220052391A (ko) 디스플레이 패널과, 이의 제조방법
KR20230078907A (ko) 유기발광표시장치
KR20220017568A (ko) 디스플레이 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant