KR20230134028A - 표시 장치 및 그 제조방법 - Google Patents

표시 장치 및 그 제조방법 Download PDF

Info

Publication number
KR20230134028A
KR20230134028A KR1020220030316A KR20220030316A KR20230134028A KR 20230134028 A KR20230134028 A KR 20230134028A KR 1020220030316 A KR1020220030316 A KR 1020220030316A KR 20220030316 A KR20220030316 A KR 20220030316A KR 20230134028 A KR20230134028 A KR 20230134028A
Authority
KR
South Korea
Prior art keywords
layer
hole
pixel
display device
pixel area
Prior art date
Application number
KR1020220030316A
Other languages
English (en)
Inventor
홍필순
박귀현
심준호
이재훈
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220030316A priority Critical patent/KR20230134028A/ko
Priority to US18/178,625 priority patent/US20230292559A1/en
Priority to CN202320409083.4U priority patent/CN219628268U/zh
Priority to CN202310210659.9A priority patent/CN116741782A/zh
Priority to PCT/KR2023/003334 priority patent/WO2023172113A1/ko
Publication of KR20230134028A publication Critical patent/KR20230134028A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 누설되는 전류를 줄이고 제조 비용을 절감할 수 있는 표시 장치 및 그 제조방법을 위하여, 제1방향을 따라 인접하는 제1화소영역과 제2화소영역을 포함하는 표시영역과, 상기 표시영역 외측의 주변영역을 갖는, 기판과, 상기 제1화소영역 내에 위치하여 하부의 연결금속층의 적어도 일부를 노출하는 컨택홀과, 상기 제1화소영역과 상기 제2화소영역 사이에 위치하는 제1-1홀을 포함하는, 평탄화층을 구비하고, 상기 컨택홀의 내측면은 순테이퍼진 경사면을 포함하고, 상기 제1-1홀의 내측면은 역테이퍼진 경사면을 포함하는, 표시 장치 및 그 제조방법을 제공한다.

Description

표시 장치 및 그 제조방법{Display apparatus and method for manufacturing the same}
본 발명의 실시예들은 표시 장치 및 그 제조방법에 관한 것으로서, 더 상세하게는 누설되는 전류를 줄이고 제조비용을 절감할 수 있는 표시 장치 및 그 제조방법에 관한 것이다.
표시 장치에 포함된 일부 층들은 복수개의 표시소자들에 있어서 공통적으로 구비된다. 따라서 하나의 표시소자에 전류가 공급되는 경우, 복수개의 표시소자들에 공통적으로 구비되는 층들을 통해 이웃한 다른 표시소자에도 전류가 공급되어서 표시 장치의 색 순도가 저하될 수 있다는 문제점이 있다. 이러한 문제점을 해결하기 위하여, 표시 장치는 유기막 세퍼레이터 등을 포함할 수 있다.
그러나 이러한 종래의 표시 장치에는, 세퍼레이터를 형성하기 위하여 표시 장치를 제조하기 위한 공정이 복잡해지고 제조비용이 증가할 수 있다는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 누설되는 전류를 줄이고 제조 비용을 절감할 수 있는 표시 장치 및 그 제조방법을 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 제1방향을 따라 인접하는 제1화소영역과 제2화소영역을 포함하는 표시영역과, 상기 표시영역 외측의 주변영역을 갖는, 기판과, 상기 제1화소영역 내에 위치하여 하부의 연결금속층의 적어도 일부를 노출하는 컨택홀과, 상기 제1화소영역과 상기 제2화소영역 사이에 위치하는 제1-1홀을 포함하는, 평탄화층을 구비하고, 상기 컨택홀의 내측면은 순테이퍼진 경사면을 포함하고, 상기 제1-1홀의 내측면은 역테이퍼진 경사면을 포함하는, 표시 장치가 제공된다.
상기 제1화소영역과 상기 제2화소영역은 제1방향을 따라 배치되고, 상기 제1-1홀은 상기 제1방향과 교차하는 제2방향으로 연장될 수 있다.
상기 표시영역은 상기 제2방향을 따라 상기 제1화소영역에 인접하도록 배치된 제3화소영역을 더 포함하고, 상기 평탄화층은 상기 제1화소영역과 상기 제3화소영역 사이에 배치되며 상기 제1방향으로 연장되는 제2-1홀을 더 포함하며, 상기 제2-1홀의 내측면은 역테이퍼진 경사면을 포함할 수 있다.
상기 제1-1홀와 상기 제2-1홀은 연결될 수 있다.
상기 표시 장치는 상기 평탄화층 상에 배치되고, 상기 제1-1홀과 중첩하는 제1-2홀을 포함하는, 화소정의막을 더 구비할 수 있다.
상기 제1-2홀의 내측면은 순테이퍼진 경사면을 포함할 수 있다.
상기 표시영역은 상기 제2방향을 따라 상기 제1화소영역에 인접하도록 배치된 제3화소영역을 더 포함하고, 상기 평탄화층은 상기 제1화소영역과 상기 제3화소영역 사이에 위치하며 상기 제1방향으로 연장되는 제2-1홀을 더 포함하며, 상기 제2-1홀의 내측면은 역테이퍼진 경사면을 포함하며, 상기 화소정의막은 상기 제2-1홀과 중첩되는 제2-2홀을 더 포함하고, 상기 제2-2홀의 내측면은 순테이퍼진 경사면을 포함할 수 있다.
상기 제1-2홀과 상기 제2-2홀은 연결될 수 있다.
상기 표시 장치는 상기 주변영역에 배치되는 패드를 더 구비할 수 있다.
상기 평탄화층은 상기 패드를 덮고, 상기 패드의 적어도 일부를 노출하는 패드홀을 포함하고, 상기 패드홀의 내측면은 순테이퍼진 경사면을 포함할 수 있다.
상기 평탄화층의 상기 패드 상에서의 두께는 상기 평탄화층의 상기 표시영역 상에서의 두께보다 얇을 수 있다.
상기 표시 장치는 상기 평탄화층과 상기 화소정의막 사이에 개재되는 화소전극과, 상기 화소정의막을 덮도록 배치되는 대향전극과, 상기 화소전극과 상기 대향전극 사이에 개재되는 중간층을 더 구비할 수 있다.
상기 증간층과 상기 대향전극은 상기 제1-2홀의 내측면을 덮을 수 있다.
상기 중간층과 상기 대향전극은 상기 제1-1홀의 내측면을 덮지 않을 수 있다.
상기 표시 장치는 상기 평탄화층 하부에 배치된 유기절연층과, 상기 제1-1홀 내부에 위치하도록 상기 유기절연층 상에 배치되는 잔존층을 더 구비하며, 상기 잔존층은 상기 중간층이 포함하는 물질 중 적어도 일부와 동일한 물질을 포함하고, 대향전극이 포함하는 물질과 동일한 물질을 포함할 수 있다.
상기 잔존층은 상기 제1-1홀의 내측면과 컨택하지 않을 수 있다.
본 발명의 일 관점에 따르면, 기판 상부에 연결금속층을 형성하는 단계와, 네거티브 포토레지스트를 도포함으로써 상기 연결금속층을 덮도록 평탄화층 형성층을 형성하는 단계와, 제1차폐부와, 상기 제1차폐부를 둘러싸는 제1반투과부와, 상기 제1차폐부 및 상기 제1반투과부로부터 이격된 제2-1차폐부를 갖는 하프톤 마스크를, 상기 평탄화층 형성층 상에 위치시키는 단계와, 상기 하프톤 마스크를 통해 상기 평탄화층 형성층을 노광하는 단계를 포함하는, 표시 장치의 제조 방법이 제공된다.
상기 하프톤 마스크를 위치시키는 단계는, 상기 제1차폐부와 상기 제1반투과부를 연결금속층 상에 위치시키고, 상기 제2-1차폐부를 상기 연결금속층으로부터 제1방향으로 이격하여 위치시키는 단계일 수 있다.
상기 하프톤 마스크는, 상기 제1차폐부 및 상기 제1반투과부로부터 이격된 제2-2차폐부를 갖고, 상기 하프톤 마스크를 위치시키는 단계는, 상기 제1차폐부와 상기 제1반투과부를 연결금속층 상에 위치시키고, 상기 제2-1차폐부를 상기 연결금속층으로부터 제1방향으로 이격하여 위치시키며, 상기 제2-2차폐부를 상기 연결금속층으로부터 상기 제1방향과 교차하는 제2방향으로 이격하여 위치시키는 단계일 수 있다.
상기 제2-1차폐부와 상기 제2-2차폐부는 연결될 수 있다.
본 발명의 일 관점에 따르면, 기판 상부에 연결금속층과 패드를 형성하는 단계와, 네거티브 포토레지스트를 도포함으로써 상기 연결금속층과 패드를 덮도록 평탄화층 형성층을 형성하는 단계와, 제1차폐부와, 상기 제1차폐부를 둘러싸는 제1반투과부와, 상기 제1차폐부 및 상기 제1반투과부로부터 이격된 제2-1차폐부와, 제3차폐부와, 상기 제3차폐부를 둘러싸는 제2반투과부를 갖는 하프톤 마스크를, 상기 평탄화층 형성층 상에 위치시키는 단계와, 상기 하프톤 마스크를 통해 상기 평탄화층 형성층을 노광하는 단계를 포함할 수 있다.
상기 하프톤 마스크를 위치시키는 단계는, 상기 제1차폐부와 상기 제1반투과부를 연결금속층 상에 위치시키고, 상기 제2-1차폐부를 상기 연결금속층으로부터 제1방향으로 이격하여 위치시키며, 상기 제3차폐부와 상기 제2반투과부를 상기 패드 상에 위치시키는 단계일 수 있다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 누설되는 전류를 줄이고 제조 비용을 절감할 수 있는 표시 장치를 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 일부를 개략적으로 도시하는 평면도이다.
도 2는 도 1의 표시 장치가 포함하는 일 화소의 등가회로도이다.
도 3은 도 1의 I부분을 확대한 평면도이다.
도 4는 도 1의 II부분을 확대한 평면도이다.
도 5는 본 발명의 일 실시예에 따른 표시 장치의 일부를 개략적으로 도시하는 단면도이다.
도 6은 도 5의 A부분을 확대한 단면도이다.
도 7은 도 5의 B부분을 확대한 단면도이다.
도 8은 도 5의 C부분을 확대한 단면도이다.
도 9는 도 5의 D부분을 확대한 단면도이다.
도 10은 본 발명의 일 실시예에 따른 표시 장치의 일부를 개략적으로 도시한 평면도이다.
도 11 내지 도 15는 도 1의 표시 장치의 제조 과정의 일부를 개략적으로 도시하는 단면도들이다.
도 16 내지 도 18은 네거티브 포토레지스트의 테이퍼 각도를 설명하기 위한 도면들이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서 층, 막, 영역, 판 등의 각종 구성요소가 다른 구성요소 "상에" 있다고 할 때, 이는 다른 구성요소 "바로 상에" 있는 경우뿐 아니라 그 사이에 다른 구성요소가 개재된 경우도 포함한다. 또한 설명의 편의를 위하여 도면에서는 구성요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예컨대, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성요소를 다른 구성요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
본 명세서에서 "A 및/또는 B"는 A이거나, B이거나, A와 B인 경우를 나타낸다. 그리고, "A 및 B 중 적어도 하나"는 A이거나, B이거나, A와 B인 경우를 나타낸다.
도 1은 본 발명의 일 실시예에 따른 표시 장치(1)의 일부를 개략적으로 도시하는 평면도이다. 도 1에 도시된 것과 같이, 표시 장치(1)는 복수의 화소(PX)들이 배치된 표시영역(DA) 및 표시영역(DA)의 외측에 위치하는 주변영역(PA)을 포함할 수 있다. 구체적으로, 주변영역(PA)은 표시영역(DA)을 전체적으로 둘러쌀 수 있다. 이는 표시 장치가 포함하는 기판(100)이 그러한 표시영역(DA) 및 주변영역(PA)을 갖는 것으로 이해될 수도 있다.
표시 장치(1)의 각 화소(PX)는 소정의 색상의 빛을 방출할 수 있는 영역으로, 표시 장치(1)는 화소(PX)들에서 방출되는 빛을 이용하여 이미지를 제공할 수 있다. 예컨대, 각 화소(PX)는 녹색의 광, 적색의 광 또는 청색의 광을 방출할 수 있다.
표시영역(DA)은 도 1에 도시된 바와 같이 사각형을 포함한 다각형의 형상을 가질 수 있다. 예컨대, 표시영역(DA)은 가로의 길이가 세로의 길이보다 긴 직사각형의 형상을 갖거나, 가로의 길이가 세로의 길이보다 짧은 직사각형의 형상을 갖거나, 정사각형의 형상을 가질 수 있다. 또는, 표시영역(DA)은 타원 또는 원형과 같이 다양한 형상을 가질 수 있다.
주변영역(PA)은 화소들이 배치되지 않는 비표시영역일 수 있다. 주변영역(PA)에는 화소(PX)들에 전기적 신호나 전원을 제공하기 위한 드라이버 등이 배치될 수 있다. 주변영역(PA)은 각종 전자소자나 인쇄회로기판 등이 전기적으로 연결될 수 있는 패드(400)들이 배치될 수 있다. 각 패드(400)들은 주변영역(PA)에 상호 이격되어 배치되며, 인쇄회로기판이나 집적회로소자와 전기적으로 연결될 수 있다.
도 2는 도 1의 표시 장치(1)가 포함하는 일 화소(PX)의 등가회로도이다. 도 2에 도시된 것과 같이, 일 화소(PX)는 화소회로(PC) 및 이에 전기적으로 연결된 유기발광소자(OLED)를 포함할 수 있다.
화소회로(PC)는 제1트랜지스터(T1), 제2트랜지스터(T2) 및 스토리지 커패시터(Cst)를 포함할 수 있다. 제2트랜지스터(T2)는 스위칭 트랜지스터로서, 스캔라인(SL) 및 데이터선(DL)에 연결되며, 스캔라인(SL)으로부터 입력되는 스위칭 신호에 의해 턴-온(turn-on)되어 데이터선(DL)으로부터 입력된 데이터 신호를 제1트랜지스터(T1)로 전달할 수 있다. 스토리지 커패시터(Cst)는 일단이 제2트랜지스터(T2)에 전기적으로 연결되고 타단이 구동전압선(PL)에 전기적으로 연결되며, 제2트랜지스터(T2)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 구동전원전압(ELVDD)의 차이에 해당하는 전압을 저장할 수 있다.
제1트랜지스터(T1)는 구동 트랜지스터로서, 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 유기발광소자(OLED)로 흐르는 구동 전류의 크기를 제어할 수 있다. 유기발광소자(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다. 유기발광소자(OLED)의 대향전극(230, 도 5 참조)은 전극전원전압(ELVSS)을 공급받을 수 있다.
도 2는 화소회로(PC)가 2개의 트랜지스터들과 1개의 스토리지 커패시터를 포함하는 것을 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대, 트랜지스터의 개수 또는 스토리지 커패시터의 개수는 화소회로(PC)의 설계에 따라 다양하게 변경될 수 있다.
도 3은 도 1의 I부분을 확대한 평면도이다. 도 3에 도시된 것과 같이, 연결배선(1100)들은 주변영역(PA)에 배치될 수 있다. 연결배선(1100)들은 표시영역에 배치된 신호선들, 예컨대 데이터라인들과 패드(400)들을 전기적으로 연결할 수 있다. 연결배선(1100)들 각각은 신호선과 패드(400)를 전기적으로 연결하기 위해 일 방향으로 연장된 제1부분(1101) 및 제1부분(1101)의 단부에 배치되는 제2부분(1102)을 포함할 수 있다.
패드(400)는 연결배선(1100)과 중첩할 수 있다. 구체적으로, 패드(400)는 연결배선(1100)의 제2부분(1102) 상부에 위치하여 연결배선(1100)과 중첩할 수 있다.
도 4는 도 1의 II부분을 확대한 평면도이다. 도 4에서는 편의상 화소정의막(215) 상에서의 평면도를 도시하였다. 도 4에 도시된 것과 같이, 기판(100)의 표시영역(DA)은 복수의 화소(PX)들이 각각 배치되는 복수의 화소영역들(PXA1, PXA2, PXA3)을 포함할 수 있다. 화소(PX)들 각각은 부화소(sub-pixel)를 의미하며, 유기발광소자(OLED)와 같은 표시소자를 포함할 수 있다. 화소(PX)는 예컨대, 녹색의 광, 적색의 광 또는 청색의 광을 방출할 수 있다. 예컨대, 화소(PX)는 녹색의 광을 방출하는 제1화소(PX1), 적색의 광을 방출하는 제2화소(PX2) 또는 청색의 광을 방출하는 제3화소(PX3)일 수 있다. 녹색의 광은 495nm 내지 580nm의 파장 대역에 속하는 광이고, 적색의 광은 580nm 내지 780nm 의 파장 대역에 속하는 광이며, 청색의 광은 400nm 내지 495nm의 파장 대역에 속하는 광일 수 있다.
표시영역(DA)에는 복수의 화소전극들(210-1, 210-2, 210-3)이 배치될 수 있으며, 복수의 화소전극들(210-1, 210-2, 210-3)은 평면 상에서 서로 이격되어 배치될 수 있다. 예컨대, 표시영역(DA)에는 서로 이격되어 배치되는 제1화소전극(210-1), 제2화소전극(210-2) 및 제3화소전극(210-3)이 배치될 수 있다.
화소정의막(215)은 복수의 화소전극들(210-1, 210-2, 210-3) 각각의 중앙부를 노출시키는 개구(215OP)를 포함할 수 있다. 비록 도 4에서는 도시되지 않았으나, 광을 방출하는 발광층들은 이러한 화소정의막(215)의 개구(215OP)들 내에 각각 위치할 수 있다. 대향전극은 이러한 발광층들과 화소정의막(215) 상에 배치될 수 있다. 대향전극은 복수의 화소전극들(210-1, 210-2, 210-3)에 걸쳐서 일체(一體)로 형성될 수 있다.
복수의 화소전극들(210-1, 210-2, 210-3) 중 어느 하나와, 발광층 그리고 대향전극의 적층 구조는 하나의 유기발광소자(OLED)를 형성할 수 있다. 화소정의막(215)의 하나의 개구(215OP)는 하나의 유기발광소자(OLED)와 대응되며, 하나의 발광영역(EA)을 정의할 수 있다.
예컨대, 제1화소전극(210-1)의 중앙부를 노출시키는 개구(215OP)들 내에는 녹색의 광을 방출하는 발광층이 배치되며, 제1화소(PX1)는 이러한 개구(215OP)가 정의하는 발광영역(EA)을 포함할 수 있다. 유사하게, 제2화소전극(210-2)의 중앙부를 노출시키는 개구(215OP)들 내에는 적색의 광을 방출하는 발광층이 배치되고, 제2화소(PX2)는 이러한 개구(215OP)들이 정의한 발광영역(EA)들을 포함할 수 있다. 유사하게, 제3화소전극(210-3)의 중앙부를 노출시키는 개구(215OP)들 내에는 청색의 광을 방출하는 발광층이 배치되고, 제3화소(PX3)는 이러한 개구(215OP)들이 정의한 발광영역(EA)을 포함할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다. 예컨대, 제1화소전극(210-1)의 중앙부를 노출시키는 개구(215OP)들, 제2화소전극(210-2)의 중앙부를 노출시키는 개구(215OP)들 및 제3화소전극(210-3)의 중앙부를 노출시키는 개구(215OP)들 내에 청색의 광 또는 녹색의 광을 방출하는 발광층이 배치되며, 제1화소(PX1), 제2화소(PX2) 및 제3화소(PX3)는 이러한 개구(215OP)가 정의하는 발광영역(EA)을 포함할 수 있다. 이러한 경우, 표시 장치(1)는 두께 방향(예컨대, z 방향)으로 적층된 발광 패널 및 칼라 패널을 포함할 수 있고, 발광 패널의 발광층에서 방출된 청색의 광 또는 적색의 광은 칼라 패널을 통과하면서 적색의 광, 녹색의 광, 및 청색의 광으로 변환되거나 투과될 수 있다.
제1화소(PX1)는 제1화소영역(PXA1)에 배치될 수 있고, 제2화소(PX2)는 제2화소영역(PXA2)에 배치될 수 있으며, 제3화소(PX3)는 제3화소영역(PXA3)에 배치될 수 있다. 제1화소영역(PXA1)과 제2화소영역(PXA2)은 제1방향(예컨대 -x방향과 +y방향 사이의 방향, 즉 D1방향)을 따라 인접하도록 위치하며, 제1화소영역(PXA1)과 제3화소영역(PXA3)은 제1방향(D1)과 교차하는 제2방향(-x방향과 -y방향 사이의 방향, 즉 D2방향)을 따라 인접하도록 위치할 수 있다.
제1화소영역(PXA1), 제2화소영역(PXA2) 및 제3화소영역(PXA3) 사이에는 제1홀(H1) 또는 제2홀(H2)이 배치될 수 있다. 제1홀(H1) 또는 제2홀(H2)은 실질적으로 제1화소영역(PXA1), 제2화소영역(PXA2) 및 제3화소영역(PXA3) 사이의 영역일 수 있다. 제1홀(H1)은 제1화소영역(PXA1)과 제2화소영역(PXA2) 사이에 배치되고, 제2방향(D2)으로 연장될 수 있다. 제2홀(H2)은 제1화소영역(PXA1)과 제3화소영역(PXA3) 사이에 배치되고, 제1방향(D1)으로 연장될 수 있다. 도 4에는 제1홀(H1)과 제2홀(H2) 각각이 직사각형의 형상을 갖는 것으로 도시되어 있으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대, 제1홀(H1) 및/또는 제2홀(H2)은 사각형을 포함한 다각형의 형상을 가질 수 있다. 즉, 제1홀(H1) 및/또는 제2홀(H2)은 가로의 길이가 세로의 길이보다 긴 직사각형의 형상을 갖거나, 가로의 길이가 세로의 길이보다 짧은 직사각형의 형상을 갖거나, 정사각형의 형상을 가질 수 있다. 또는, 제1홀(H1) 및/또는 제2홀(H2)은 타원 또는 원형과 같이 다양한 형상을 가질 수 있다.
한편, 도 4에서는 복수의 화소(PX)들이 RGBG 타입(이른바, 펜타일(pentile®) 구조)으로 배치된 것을 도시하나, 스트라이프(stripe) 타입 등 다양한 형상으로 배치될 수 있음은 물론이다.
도 5는 본 발명의 일 실시예에 따른 표시 장치(1)의 일부를 개략적으로 도시하는 단면도이다. 구체적으로, 도 5는 도 4의 III-III'선과 도 3의 IV-IV'선을 따라 취한 단면도이다. 도 6은 도 5의 A부분을 확대한 단면도이고, 도 7은 도 5의 B부분을 확대한 단면도이며, 도 8은 도 5의 C부분을 확대한 단면도이다.
도 5에 도시된 것과 같이, 본 실시예에 따른 표시 장치는 기판(100)을 구비한다. 기판(100)은 플렉서블 또는 벤더블 특성을 갖는 다양한 물질을 포함할 수 있다. 예컨대 기판(100)은 글라스, 금속 또는 고분자 수지를 포함할 수 있다. 또한, 기판(100)은 폴리에테르술폰(polyethersulphone), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate)와 같은 고분자 수지를 포함할 수 있다. 물론 기판(100)은 각각 이와 같은 고분자 수지를 포함하는 두 개의 층들과 그 층들 사이에 개재된 (실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 등의) 무기물을 포함하는 배리어층을 포함하는 다층구조를 가질 수도 있는 등, 다양한 변형이 가능하다.
기판(100) 상에는 표시소자, 그리고 표시소자와 전기적으로 연결되는 박막트랜지스터(TFT)가 위치할 수 있다. 도 4에서는 표시소자로서 유기발광소자(OLED)가 기판(100) 상에 위치하는 것을 도시하고 있다. 이러한 유기발광소자(OLED)가 박막트랜지스터(TFT)에 전기적으로 연결된다는 것은, 유기발광소자(OLED)가 포함하는 화소전극(510)이 박막트랜지스터(TFT)에 전기적으로 연결되는 것으로 이해될 수 있다.
기판(100) 상에는 화소회로(PC)가 배치될 수 있다. 각 화소(PX)의 화소회로(PC)의 구조는 서로 동일하므로, 하나의 화소회로(PC)를 중심으로 설명한다.
화소회로(PC)는 복수의 박막트랜지스터(TFT)들 및 스토리지 커패시터(Cst)를 포함한다. 도시의 편의상 도 5에는 하나의 박막트랜지스터(TFT)가 도시되어 있는 바, 이러한 박막트랜지스터(TFT)는 전술한 구동 박막트랜지스터(T1, 도 2 참조)에 해당할 수 있다.
박막트랜지스터(TFT)와 기판(100) 사이에는 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등과 같은 무기물을 포함하는 버퍼층(201)이 개재될 수 있다. 물론, 버퍼층(201)은 패드(400)의 하부에도 위치할 수 있다. 이러한 버퍼층(201)은 기판(100)의 상면의 평활성을 높이거나 기판(100) 등으로부터의 불순물이 박막트랜지스터(TFT)의 반도체층(Act)으로 침투하는 것을 방지하거나 최소화하는 역할을 할 수 있다.
도 5에 도시된 것과 같이, 박막트랜지스터(TFT)는 비정질실리콘, 다결정실리콘, 유기반도체물질 또는 산화물반도체물질을 포함하는 반도체층(Act)을 구비한다. 그리고 박막트랜지스터(TFT)는 게이트전극(GE), 소스전극(SE) 및/또는 드레인전극(DE)을 포함할 수 있다. 게이트전극(GE)은 다양한 도전성 물질을 포함하며 다양한 층상구조를 가질 수 있는데, 예컨대 Mo층과 Al층을 포함할 수 있다. 또는 게이트전극(GE)은 TiNx층, Al층 및/또는 Ti층을 포함할 수도 있다. 소스전극(SE)과 드레인전극(DE) 역시 다양한 도전성 물질을 포함하며 다양한 층상구조를 가질 수 있는데, 예컨대 Ti층, Al층 및/또는 Cu층을 포함할 수 있다.
반도체층(Act)과 게이트전극(GE)과의 절연성을 확보하기 위해, 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등의 무기물을 포함하는 게이트절연층(203)이 반도체층(Act)과 게이트전극(GE) 사이에 개재될 수 있다. 도 5에서는 게이트절연층(203)이 기판(100)의 전면(全面)에 대응하는 형상을 가지며, 사전설정된 부분에 컨택홀들이 형성된 구조를 가지는 것으로 도시하고 있지만, 본 발명이 이에 한정되는 것은 아니다. 예컨대 게이트절연층(203)은 게이트전극(GE)과 동일한 형상으로 패터닝될 수도 있다.
아울러 게이트전극(GE)의 상부에는 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등의 무기물을 포함하는 제1층간절연층(205)이 배치될 수 있다. 제1층간절연층(205)은 전술한 물질을 포함하는 단층 또는 다층구조를 가질 수 있다. 이와 같이 무기물을 포함하는 절연막은 CVD(chemical vapor deposition) 또는 ALD(atomic layer deposition)를 통해 형성될 수 있다. 이는 후술하는 실시예들 및 그 변형예들에 있어서도 마찬가지이다.
스토리지 커패시터(Cst)는 제1층간절연층(205)을 사이에 두고 상호 중첩하는 제1전극(CE1)과 제2전극(CE2)을 포함할 수 있다. 스토리지 커패시터(Cst)는 박막트랜지스터(TFT)와 중첩될 수 있다. 이와 관련하여, 도 5는 박막트랜지스터(TFT)의 게이트전극(GE)이 스토리지 커패시터(Cst)의 제1전극(CE1)인 것을 도시하고 있으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대, 스토리지 커패시터(Cst)는 박막트랜지스터(TFT)와 중첩하지 않을 수 있다. 스토리지 커패시터(Cst)의 제2전극(CE2)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층구조를 가질 수 있다.
스토리지 커패시터(Cst)의 제2전극(CE2)의 상부에는 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등의 무기물을 포함하는 제2층간절연층(207)이 배치될 수 있다. 제2층간절연층(207)은 전술한 물질을 포함하는 단층 또는 다층구조를 가질 수 있다.
소스전극(SE) 및 드레인전극(DE)은 그러한 제2층간절연층(207) 상에 배치될 수 있다. 데이터선(DL)은 소스전극(SE) 및 드레인전극(DE)과 동일한 층 상에 위치할 수 있으며, 동일한 물질을 포함할 수 있다. 소스전극(SE), 드레인전극(DE) 및 데이터선(DL)은 전도성이 우수한 재료를 포함할 수 있다. 소스전극(SE) 및 드레인전극(DE)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 이러한 재료를 포함하는 다층 또는 단층구조를 가질 수 있다. 예컨대, 소스전극(SE), 드레인전극(DE) 및 데이터선(DL)은 Ti/Al/Ti의 다층구조를 가질 수 있다.
물론 본 발명이 이에 한정되는 것은 아니다. 예컨대 박막트랜지스터(TFT)는 소스전극(SE)과 드레인전극(DE) 중 어느 하나만 구비하거나, 이들을 모두 구비하지 않을 수도 있다. 예컨대 일 박막트랜지스터(TFT)가 드레인전극(DE)을 갖지 않고, 이 박막트랜지스터(TFT)에 연결되는 타 박막트랜지스터(TFT)는 소스전극(SE)을 갖지 않으며, 이 두 박막트랜지스터들의 반도체층(Act)이 서로 연결될 수도 있다. 이러한 연결구조는, 일 박막트랜지스터(TFT)가 소스전극(SE)도 갖고 타 박막트랜지스터(TFT)가 드레인전극(DE)도 가지며, 일 박막트랜지스터(TFT)의 소스전극(SE)이 타 박막트랜지스터(TFT)의 드레인전극(DE)에 연결된 것과 동일한 효과를 가져올 수 있다.
도 5에 도시된 것과 같이, 유기절연층(208)은 박막트랜지스터(TFT) 및 스토리지 커패시터(Cst)를 덮도록 배치될 수 있다. 유기절연층(208)은 유기 절연 물질을 포함할 수 있다. 예컨대, 유기절연층(208)은 포토레지스트, BCB(Benzocyclobutene), 폴리이미드(polyimide), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PMMA), 폴리스티렌(Polystyrene), 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 또는 이들의 혼합물 등을 포함할 수 있다. 도 5에 도시되지는 않았으나, 유기절연층(208) 하부에는 제3층간절연층(미도시)이 더 배치될 수 있다. 제3층간절연층은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드와 같은 무기 절연물을 포함할 수 있다.
유기절연층(208) 상에는 연결금속층(CM)이 배치될 수 있으며, 평탄화층(209)은 이러한 연결금속층(CM)을 덮을 수 있다. 연결금속층(CM)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 이러한 재료를 포함하는 다층 또는 단층구조를 가질 수 있다. 예컨대, 연결금속층(CM)은 Ti/Al/Ti의 다층구조를 가질 수 있다. 평탄화층(209)은 그 위에 배치되는 유기발광소자(OLED)를 위해 편평한 상면을 제공할 수 있다. 평탄화층(209)은 유기 절연 물질을 포함할 수 있다. 예컨대, 평탄화층(209)은 포토레지스트, BCB(Benzocyclobutene), 폴리이미드(polyimide), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PMMA), 폴리스티렌(Polystyrene), 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 또는 이들의 혼합물 등을 포함할 수 있다.
패드(400)는 유기절연층(208) 상에 배치될 수 있으며, 평탄화층(209)은 패드(400)를 덮을 수 있다. 패드(400)는 연결금속층(CM)과 동일한 물질을 포함할 수 있다. 구체적으로, 패드(400)는 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층구조를 가질 수 있다. 예컨대, 패드(400)는 Ti/Al/Ti의 다층구조를 가질 수 있다. 평탄화층(209)은 복수개의 홀들(HC, HP, H1-1, H2-1,)을 포함할 수 있다. 복수개의 홀들에 대한 구체적인 설명은 후술한다.
표시영역(DA) 내에 있어서, 평탄화층(209) 상에는 유기발광소자(OLED)들이 배치될 수 있다. 구체적으로, 평탄화층(209) 상에는 제1방향(D1)을 따라 인접하는 제1유기발광소자(OLED1) 및 제2유기발광소자(OLED2)가 배치될 수 있고, 제3유기발광소자(OLED3)는 제1방향(D1)과 교차하는 제2방향(D2)을 따라 제1유기발광소자(OLED1)에 인접하도록 평탄화층(209) 상에 배치될 수 있다. 제1유기발광소자(OLED1), 제2유기발광소자(OLED2) 및 제3유기발광소자(OLED3)는 각각 서로 다른 색의 광을 방출할 수 있다. 예컨대 제1유기발광소자(OLED1)는 녹색의 광을 방출하고, 제2유기발광소자(OLED2)는 적색의 광을 방출하며, 제3유기발광소자(OLED3)는 청색의 광을 방출할 수 있다.
제1유기발광소자(OLED1)는 제1화소전극(210-1), 제1발광층(222-1)을 포함하는 제1중간층(220-1) 및 대향전극(230)을 포함할 수 있다. 제2유기발광소자(OLED2)는 제2화소전극(210-2), 제2발광층(222-2)을 포함하는 제2중간층(220-2) 및 대향전극(230)을 포함할 수 있다. 제3유기발광소자(OLED3)는 제3화소전극(210-3), 제3발광층(222-3)을 포함하는 제3중간층(220-3) 및 대향전극(230)을 포함할 수 있다.
제1화소전극(210-1)이 평탄화층(209) 상에 배치될 수 있다. 제2화소전극(210-2)은 평탄화층(209) 상에서 제1방향(D1)을 따라 제1화소전극(210-1)에 인접하도록 배치될 수 있으며, 제3화소전극(210-3)은 평탄화층(209) 상에서 제1방향(D1)과 교차하는 제2방향(D2)을 따라 제1화소전극(210-1)에 인접하도록 배치될 수 있다. 제1화소전극(210-1), 제2화소전극(210-2) 및 제3화소전극(210-3)은 ITO, In2O3 또는 IZO 등의 투광성인 도전성 산화물로 형성된 투광성 도전층과, Al 또는 Ag 등과 같은 금속으로 형성된 반사층을 포함한다. 예컨대 제1화소전극(210-1), 제2화소전극(210-2) 및 제3화소전극(210-3)은 ITO/Ag/ITO의 3층 구조를 가질 수 있다.
제1화소전극(210-1), 제2화소전극(210-2) 및 제3화소전극(210-3)은 도 5에 도시된 것과 같이 연결금속층(CM)을 통해 소스전극(SE) 및 드레인전극(DE) 중 어느 하나와 컨택하여 박막트랜지스터(TFT)와 전기적으로 연결될 수 있다. 연결금속층(CM)은 박막트랜지스터(TFT)와 화소전극들(210-1, 210-2, 210-3) 사이에 개재될 수 있다. 연결금속층(CM)은 유기절연층(208)에 형성된 컨택홀을 통해 박막트랜지스터(TFT)와 접속할 수 있다.
평탄화층(209) 상부에는 화소정의막(215)이 배치될 수 있다. 이 화소정의막(215)은 각 화소(PX)들에 대응하는 개구(215OP), 즉 적어도 화소전극들(210-1, 210-2, 210-3)의 중앙부가 노출되도록 하는 개구(215OP)를 가짐으로써 화소를 정의하는 역할을 한다. 또한, 도 5에 도시된 바와 같은 경우, 화소정의막(215)은 제1화소전극(210-1), 제2화소전극(210-2) 및 제3화소전극(210-3)의 가장자리와 제1화소전극(210-1), 제2화소전극(210-2) 및 제3화소전극(210-3) 상부의 대향전극(230)과의 사이의 거리를 증가시킴으로써 제1화소전극(210-1), 제2화소전극(210-2) 또는 제3화소전극(210-3)의 가장자리에서 아크 등이 발생하는 것을 방지하는 역할을 한다. 이와 같은 화소정의막(215)은 예컨대 폴리이미드 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물을 포함할 수 있다.
제1화소전극(210-1) 상에는 제1중간층(220-1)이 배치될 수 있다. 제2화소전극(210-2) 상에는 제2중간층(220-2)이 배치될 수 있으며, 제3화소전극(210-3) 상에는 제3중간층(220-3)이 배치될 수 있다. 제1중간층(220-1), 제2중간층(220-2) 및 제3중간층(220-3)은 저분자 또는 고분자 물질을 포함할 수 있다. 제1중간층(220-1), 제2중간층(220-2) 및 제3중간층(220-3)이 저분자 물질을 포함할 경우, 제1중간층(220-1), 제2중간층(220-2) 및 제3중간층(220-3)은 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층된 구조를 가질 수 있으며, 진공증착의 방법으로 형성될 수 있다. 제1중간층(220-1), 제2중간층(220-2) 및 제3중간층(220-3)이 고분자 물질을 포함할 경우, 중간층들(220-1, 220-2, 220-3)은 홀 수송층(HTL) 및 발광층(EML)을 포함하는 구조를 가질 수 있다. 이 때, 홀 수송층은 PEDOT을 포함하고, 발광층들(222-1, 222-2, 222-3)은 PPV(polyphenylene vinylene)계 및 폴리플루오렌(polyfluorene)계 등 고분자 물질을 포함할 수 있다. 이러한 제1중간층(220-1), 제2중간층(220-2) 및 제3중간층(220-3)은 스크린 인쇄나 잉크젯 인쇄방법, 레이저열전사방법(LITI; Laser induced thermal imaging) 등으로 형성할 수 있다. 제1중간층(220-1), 제2중간층(220-2) 및 제3중간층(220-3)은 복수개의 화소전극들(210-1, 210-2, 210-3)에 걸쳐서 일체인 층을 포함할 수도 있고, 복수개의 화소전극들(210-1, 210-2, 210-3)들 각각에 대응하도록 패터닝된 층을 포함할 수도 있다. 제1중간층(220-1), 제2중간층(220-2) 및 제3중간층(220-3)의 구조에 대한 자세한 설명은 후술한다.
대향전극(230)은 표시영역(DA) 상부에 배치되는데, 표시영역(DA)을 덮도록 배치될 수 있다. 즉, 대향전극(230)은 복수개의 유기발광소자들(OLED1, OLED2, OLED3)들에 있어서 일체로 형성되어 복수개의 화소전극들(210-1, 210-2, 210-3)들에 대응할 수 있다. 예컨대, 대향전극(230)은 제1화소전극(210-1), 제2화소전극(210-2) 및 제3화소전극(210-3) 모두와 중첩하도록 배치될 수 있다. 대향전극(230)은 표시영역(DA)뿐만 아니라 주변영역(PA, 도 1 참조)도 덮도록 배치될 수 있다.
이러한 대향전극(230)은 ITO, In2O3 또는 IZO으로 형성된 투광성 도전층을 포함할 수 있고, 또한 Al이나 Ag 등과 같은 금속을 포함하는 반투과막을 포함할 수 있다. 예컨대 대향전극(230)은 Mg 또는 Ag를 포함하는 반투과막일 수 있다. 도 5에는 도시되어 있지 않으나, 대향전극(230) 상에는 캡핑층(미도시)이 위치할 수 있다. 예컨대, 캡핑층은 유기물, 무기물 및 이들의 혼합물 중에서 선택된 물질을 포함하여 단층 또는 다층으로 구비될 수 있다. 캡핑층 상에는 선택적 실시예로서 LiF층이 위치할 수도 있다.
전술한 바와 같이, 평탄화층(209)은 복수개의 홀들(HC, HP, H1-1, H2-1)을 포함할 수 있다. 도 5의 A부분을 확대한 단면도인 도 6에 도시된 것과 같이, 평탄화층(209)은 컨택홀(HC)을 포함할 수 있다. 화소전극들(210-1, 210-2, 210-3)은 평탄화층(209)에 형성된 컨택홀(HC)을 통해 연결금속층(CM)에 접속될 수 있다. 즉 화소전극들(210-1, 210-2, 210-3)은 평탄화층(209)에 형성된 컨택홀(HC), 연결금속층(CM) 및 유기절연층(208)에 형성된 컨택홀을 통해 박막트랜지스터(TFT)와 전기적으로 연결될 수 있다.
컨택홀(HC)의 내측면(HCa)은 순테이퍼진 경사면을 포함할 수 있다. 어떤 홀의 내측면이 순테이퍼진 경사면을 포함한다는 것은, 그 홀의 기판(100) 방향(-z 방향) 부분의 폭보다 그 홀의 기판(100) 방향의 반대 방향(+z 방향) 부분의 폭이 더 넓은 것을 의미한다. 이와 달리, 어떤 홀의 내측면이 역테이퍼진 경사면을 포함한다는 것은, 그 홀의 기판(100) 방향(-z 방향) 부분의 폭보다 그 홀의 기판(100) 방향의 반대 방향(+z 방향) 부분의 폭이 더 좁은 것을 의미한다. 컨택홀(HC)의 내측면(HCa)은 순테이퍼진 경사면을 포함하기에, 평탄화층(209) 상에 형성되는 화소전극들(210-1, 210-2, 210-3)의 단차 피복성(step coverage)을 향상시킬 수 있다. 즉, 평탄화층(209) 상에 형성되는 화소전극들(210-1, 210-2, 210-3)이 컨택홀(HC)을 통해 연결금속층(CM)에 정확하게 연결되도록 할 수 있다.
도 5의 B부분을 확대한 단면도인 도 7에 도시된 것과 같이, 평탄화층(209)은 패드홀(HP)을 포함할 수 있다. 패드(400)의 상면은 패드홀(HP)을 통해 외부로 노출될 수 있다. 패드홀(HP)의 내측면(HPa)은 순테이퍼진 경사면을 포함할 수 있다. 만일 패드홀(HP)의 내측면(HPa)이 역테이퍼진 경사면을 포함한다면, 패드(400)와 패드홀(HP)의 내측면(HPa) 사이에 수분 등이 존재할 수 있다. 이에 따라, 복수개의 패드(400)들 중 특정 패드(400)에만 전기적 신호를 인가하려고 하는 경우에도, 패드홀(HP)의 내측면(HPa) 사이에 존재하는 수분 등을 통해 특정 패드(400)와 이웃한 패드(400)에까지 의도치 않게 전기적 신호가 인가될 수 있다. 하지만 본 실시예에 따른 표시 장치(1)의 경우 패드홀(HP)의 내측면(HPa)이 도 7에 도시된 것과 같이 순테이퍼진 경사면을 포함하기에, 패드(400)와 패드홀(HP)의 내측면(HPa) 사이에 수분 등이 없거나 최소화될 수 있다.
패드홀(HP)을 통해 노출된 패드(400)는 이방성 도전필름 등을 통해 표시 장치(1)가 구비하는 구동칩(미도시)과 전기적으로 연결될 수 있다. 구동칩은 예컨대 IC칩 등일 수 있으며, 구동칩은 바디 및 바디 양측에 위치하는 출력단자와 입력단자를 구비할 수 있다. 즉, 패드(400)와 구동칩의 입력단자 및/또는 출력단자 사이에 이방성 도전필름을 놓고 눌러서 붙임으로써, 패드(400)는 구동칩과 전기적으로 연결될 수 있다.
평탄화층(209)의 패드(400) 상에서의 두께(t2)는 평탄화층(209)의 표시영역(DA) 상에서의 두께(t1)와 상이할 수 있다. 구체적으로, 평탄화층(209)의 패드(400) 상에서의 두께(t2)가 평탄화층(209)의 표시영역(DA) 상에서의 두께(t1)보다 얇을 수 있다. 패드(400) 상에서 평탄화층(209)의 두께(t2)가 두꺼울 경우, 구동칩의 출력단자 및/또는 입력단자에 압력이 충분히 가해지지 않아서, 패드(400)가 구동칩과 전기적으로 연결되지 않을 수 있다. 하지만, 본 실시예에 따른 표시 장치(1)의 평탄화층(209)은 패드(400) 상에서의 두께(t2)가 표시영역(DA) 상에서의 두께(t1)보다 얇을 수 있다. 이러한 경우, 구동칩의 출력단자 및/또는 입력단자에 압력이 충분히 가해질 수 있으므로, 패드(400)는 구동칩과 안정적으로 연결될 수 있다. 따라서 구동칩의 연결 불량이 없거나 최소화될 수 있다.
이하에서는 도 5를 참조하여 유기발광소자들(OLED1, OLED2, OLED3)의 중간층들(220-1, 220-2, 220-3)의 적층 구조에 대해 상세히 설명한다.
제1중간층(220-1)은 제1공통층(221), 제1발광층(222-1) 및 제2공통층(227)을 포함할 수 있다. 제1발광층(222-1)은 소정의 색상의 광을 방출하는 고분자 또는 저분자 유기물을 포함할 수 있다. 즉, 제1발광층(222-1)은 소정의 파장 대역의 광을 방출할 수 있다. 제2유기발광소자(OLED2)의 제2발광층(222-2)은 제1유기발광소자(OLED1)의 제1발광층(222-1)과 상이한 파장 대역의 광을 방출할 수 있다. 제3유기발광소자(OLED3)의 제3발광층(222-3)은 제1유기발광소자(OLED1)의 제1발광층(222-1) 및 제2유기발광소자(OLED2)의 제2발광층(222-2)과 상이한 파장 대역의 광을 방출할 수 있다. 예컨대, 제1발광층(222-1), 제2발광층(222-2) 및 제3발광층(222-3)은 각각 녹색의 광, 적색의 광 및 청색의 광을 방출할 수 있다. 녹색의 광은 495nm 내지 580nm의 파장 대역에 속하는 광이고, 적색의 광은 580nm 내지 780nm의 파장 대역에 속하는 광이며, 청색의 광은 400nm 내지 495nm의 파장 대역에 속하는 광일 수 있다.
도 5에 도시된 것과 같이, 제1유기발광소자(OLED1)는 탠덤 구조(tandem structure)를 가질 수 있다. 구체적으로, 제1유기발광소자(OLED1)는 제1하부발광층(222L-1) 및 제1상부발광층(222U-1)을 포함하며, 제1상부발광층(222U-1)은 제1하부발광층(222L-1)과 중첩하도록 제1하부발광층(222L-1) 상에 배치될 수 있다. 유사하게, 제2유기발광소자(OLED2)는 제2하부발광층(222L-2) 및 제2상부발광층(222U-2)을 포함하며, 제2상부발광층(222U-2)은 제2하부발광층(222L-2)과 중첩하도록 제2하부발광층(222L-2) 상에 배치될 수 있다. 유사하게, 제3유기발광소자(OLED3)는 제3하부발광층(222L-3) 및 제3상부발광층(222U-3)을 포함하며, 제3상부발광층(222U-3)은 제3하부발광층(222L-3)과 중첩하도록 제3하부발광층(222L-3) 상에 배치될 수 있다. 즉, 제1발광층(222-l)은 제1하부발광층(222L-1) 및 제1상부발광층(222U-1)을 포함하고, 제2발광층(222-2)은 제2하부발광층(222L-2) 및 제2상부발광층(222U-2)을 포함하며, 제3발광층(222-3)은 제3하부발광층(222L-3) 및 제3상부발광층(222U-3)을 포함할 수 있다.
제1화소전극(210-1)과 제1하부발광층(222L-1) 사이, 제2화소전극(210-2)과 제2하부발광층(222L-2) 사이, 및 제3화소전극(210-3)과 제3하부발광층(222L-3) 사이에는 제1공통층(221)이 개재될 수 있다. 제1공통층(221)은 단층 또는 다층구조를 가질 수 있다. 예컨대 제1공통층(221)이 고분자 물질로 형성되는 경우, 제1공통층(221)은 단층구조인 정공 수송층(HTL: Hole Transport Layer)으로서, 폴리에틸렌 디옥시티오펜(PEDOT: poly-(3,4-ethylenedioxythiophene)이나, 폴리아닐린(PANI: polyaniline), TPD(N, N'-diphenyl-N,N'-bis(3-methylphenyl)-1,1'-bi-phenyl-4,4'-diamine) 또는 NPB(N,N'-di(naphthalen-1-yl)-N,N'-diphenyl-benzidine)로 형성할 수 있다. 제1공통층(221)이 저분자 물질로 형성되는 경우, 제1공통층(221)은 정공 주입층(HIL: Hole Injection Layer)과 정공 수송층(HTL)을 포함할 수 있다.
제1상부발광층(222U-1), 제2상부발광층(222U-2) 및 제3상부발광층(222U-3) 상부에는 제2공통층(227)이 배치될 수 있다. 제2공통층(227)은 언제나 구비되는 것은 아닐 수 있다. 예컨대, 제1공통층(221), 제1발광층(222-1), 제2발광층(222-2) 및 제3발광층(222-3)을 고분자 물질로 형성하는 경우, 제2공통층(227)을 형성하는 것이 바람직할 수 있다. 제2공통층(227)은 단층 또는 다층구조를 가질 수 있다. 제2공통층(227)은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다. 제2공통층(227) 상에는 대향전극(230)이 배치될 수 있다.
제1중간층(220-1), 제2중간층(220-2) 및 제3중간층(220-3)은 전하생성층(Charge generation layer)(224)을 더 포함할 수 있다. 전하생성층(224)은 제1하부발광층(222L-1)과 제1상부발광층(222U-1) 사이, 제2하부발광층(222L-2)과 제2상부발광층(222U-2) 사이 및 제3하부발광층(222L-3)과 제3상부발광층(222U-3) 사이에 위치할 수 있다. 전하생성층(224)은 제1하부발광층(222L-1), 제2하부발광층(222L-2) 및 제3하부발광층(222L-3)을 포함하는 제1스택과 제1상부발광층(222U-1), 제2상부발광층(222U-2) 및 제3상부발광층(222U-3)을 포함하는 제2스택에 전하를 공급하는 역할을 할 수 있다.
제1중간층(220-1), 제2중간층(220-2) 및 제3중간층(220-3)은 제3공통층(223) 및 제4공통층(225)을 더 포함할 수 있다. 제3공통층(223)은 제1하부발광층(222L-1)과 전하생성층(224) 사이, 제2하부발광층(222L-2)과 전하생성층(224) 사이 및 제3하부발광층(222L-3)과 전하생성층(224) 사이에 위치할 수 있다. 제4공통층(225)은 전하생성층(224)과 제1상부발광층(222U-1) 사이, 전하생성층(224)과 제2상부발광층(222U-2) 사이 및 전하생성층(224)과 제3상부발광층(222U-3) 사이에 위치할 수 있다. 제3공통층(223)은 전자 수송층을 포함하고, 제4공통층(225)은 정공 수송층을 포함할 수 있다.
예컨대, 제1중간층(220-1)은 제1공통층(221), 제1하부발광층(222L-1), 제3공통층(223), 전하생성층(224), 제4공통층(225), 제1상부발광층(222U-1) 및 제2공통층(227)을 포함할 수 있다. 유사하게, 제2중간층(220-2)은 제1공통층(221), 제2하부발광층(222L-2), 제3공통층(223), 전하생성층(224), 제4공통층(225), 제2상부발광층(222U-2) 및 제2공통층(227)을 포함할 수 있다. 유사하게, 제3중간층(220-3)은 제1공통층(221), 제3하부발광층(222L-3), 제3공통층(223), 전하생성층(224), 제4공통층(225), 제3상부발광층(222U-3) 및 제2공통층(227)을 포함할 수 있다.
도 5의 C부분을 확대하여 개략적으로 도시한 단면도인 도 8에 도시된 것과 같이, 표시 장치(1)는 제1홀(H1)을 포함할 수 있다. 구체적으로, 평탄화층(209)은 제1화소영역(PXA1)과 제2화소영역(PXA2) 사이에 배치되는 제1-1홀(H1-1)을 포함하고, 화소정의막(215)은 제1-1홀(H1-1)과 중첩하는 제1-2홀(H1-2)을 포함할 수 있다. 제1홀(H1)은 제1-1홀(H1-1)과, 제1-1홀(H1-1)과 중첩하는 제1-2홀(H1-2)을 포함할 수 있다.
제1-2홀(H1-2)의 내측면(H1-2a)은 순테이퍼진 경사면을 포함할 수 있다. 제1공통층(221), 제3공통층(223), 전하생성층(224), 제4공통층(225), 제2공통층(227) 및 대향전극(230)은 복수의 유기발광소자(OLED)들에 걸쳐 일체로 형성되므로, 이러한 층들은 제1-2홀(H1-2)의 일부를 덮을 수 있다. 구체적으로, 제1공통층(221), 제3공통층(223), 전하생성층(224), 제4공통층(225), 제2공통층(227) 및 대향전극(230)은 제1-2홀(H1-2)의 내측면을 덮을 수 있다.
한편, 제1-1홀(H1-1)의 내측면(H1-1a)은 역테이퍼진 경사면을 포함할 수 있다. 이에 따라 평탄화층(209) 상에 배치되는 층들 중 제1유기발광소자(OLED1) 및 제2유기발광소자(OLED2)에 있어서 일체로 형성되는 층들, 예컨대 제1공통층(221), 제3공통층(223), 전하생성층(224), 제4공통층(225), 제2공통층(227) 및 대향전극(230)은 제1-1홀(H1-1) 상에서 단절되거나 분리될 수 있다.
구체적으로, 제1화소영역(PXA1)에서는 제1공통층(221), 제3공통층(223), 전하생성층(224), 제4공통층(225), 제2공통층(227) 및 대향전극(230)이 화소정의막(215) 상에 위치하고, 제2화소영역(PXA2)에서도 제1공통층(221), 제3공통층(223), 전하생성층(224), 제4공통층(225), 제2공통층(227) 및 대향전극(230)이 화소정의막(215) 상에 위치하지만, 제1-1홀(H1-1) 내에서는 제1공통층(221), 제3공통층(223), 전하생성층(224), 제4공통층(225), 제2공통층(227) 및 대향전극(230)이 유기절연층(208) 상에 위치할 수 있다. 즉, 제1화소영역(PXA1)에 위치하는 제1공통층(221), 제3공통층(223), 전하생성층(224), 제4공통층(225), 제2공통층(227) 및 대향전극(230) 각각은 제2화소영역(PXA2)에 위치하는 제1공통층(221), 제3공통층(223), 전하생성층(224), 제4공통층(225), 제2공통층(227) 및 대향전극(230)과 연결되지만, 제1화소영역(PXA1)과 제2화소영역(PXA2) 사이의 경계의 일부분, 즉 제1-1홀(H1-1)에서는 서로 분리되도록 할 수 있다. 제1-1홀(H1-1)의 내측면(H1-1a)은 역테이퍼진 경사면을 포함하므로, 제1공통층(221), 제3공통층(223), 전하생성층(224), 제4공통층(225), 제2공통층(227) 및 대향전극(230)은 제1-1홀(H1-1)의 내측면(H1-1a)을 덮지 않을 수 있다.
이하에서는 편의상 제1-1홀(H1-1) 내에 위치하는 층들을 제1잔존층(310)이라고 한다. 따라서, 제1잔존층(310)은 제1공통층(221), 제3공통층(223), 전하생성층(224), 제4공통층(225), 제2공통층(227) 및 대향전극(230) 각각에 대응되는 제1-1잔존공통층(221a), 제1-3잔존공통층(223a), 제1잔존전하생성층(224a), 제1-4잔존공통층(225a), 제1-2잔존공통층(227a), 제1잔존대향전극(230a)을 포함할 수 있다. 즉, 제1잔존층(310)은 중간층들(220-1, 220-2, 220-3)이 포함하는 물질 중 적어도 일부와 동일한 물질을 포함하고, 대향전극(230)이 포함하는 물질과 동일한 물질을 포함할 수 있다. 제1-1홀(H1-1)의 내측면(H1-1a)은 역테이퍼진 경사면을 포함함에 따라, 제1-1홀(H1-1)의 기판(100) 방향(-z 방향)의 폭이 그 반대 방향(+z 방향)의 폭보다 넓으므로, 제1잔존층(310)은 제1-1홀(H1-1)의 내측면(H1-1a)과 컨택하지 않을 수 있다.
제1유기발광소자(OLED1)와 제2유기발광소자(OLED2)에 있어서 일체로 형성되는 층들이 존재하기에, 이러한 층들을 통해 제1유기발광소자(OLED1)와 제2유기발광소자(OLED2) 사이에 누설 전류가 흐를 수 있다. 예컨대, 녹색의 광을 방출하는 제1유기발광소자(OLED1)에만 전류를 공급하려고 하는 경우에도, 제1유기발광소자(OLED1)와 제2유기발광소자(OLED2)에 있어서 일체로 형성되는 층, 예컨대 제1공통층(221), 제2공통층(227), 전하생성층(224), 제3공통층(223) 및/또는 제4공통층(225)을 통해 인접한 제2유기발광소자(OLED2)에도 전류가 공급될 수 있다. 그 결과, 제1유기발광소자(OLED1)로부터 녹색의 광이 방출될 뿐만 아니라 제2유기발광소자(OLED2)로부터 적색의 광도 방출되어, 색 순도가 저하되는 등 표시 품질이 저하되는 문제점이 발생할 수 있다.
하지만, 본 실시예에 따른 표시 장치(1)의 경우, 전술한 바와 같이 평탄화층(209)은 제1화소영역(PXA1)과 제2화소영역(PXA2) 사이에 배치되는 제1-1홀(H1-1)을 포함하며, 제1-1홀(H1-1)의 내측면(H1-1a)은 역테이퍼진 경사면을 포함할 수 있다. 이에 따라, 제1화소영역(PXA1)에 위치하는 제1공통층(221), 제3공통층(223), 전하생성층(224), 제4공통층(225), 제2공통층(227) 및 대향전극(230) 각각은 제2화소영역(PXA2)에 위치하는 제1공통층(221), 제3공통층(223), 전하생성층(224), 제4공통층(225), 제2공통층(227) 및 대향전극(230)과 연결되지만, 제1화소영역(PXA1)과 제2화소영역(PXA2) 사이의 경계의 일부분, 즉 제1-1홀(H1-1)에서는 서로 분리되도록 할 수 있다.
이에 따라 평탄화층(209) 상에 배치되는 층들이 제1유기발광소자(OLED1) 및 제2유기발광소자(OLED2)에 있어서 일체로 형성되더라도, 이러한 층들을 통해 제1유기발광소자(OLED1) 및 제2유기발광소자(OLED2) 사이에 전류가 누설되지 않거나 누설되더라도 그 양이 최소화되도록 할 수 있다. 즉, 평탄화층(209) 상에 배치되는 층들이 복수의 유기발광소자(OLED)들에 걸쳐 일체로 형성되더라도, 이러한 층들을 통해 유기발광소자(OLED)들 사이에 전류가 누설되지 않거나 누설되더라도 그 양이 최소화되도록 할 수 있다..
유기발광소자(OLED)들 사이에 전류가 누설되지 않거나 누설되더라도 그 양이 최소화되도록 하기 위해, 역테이퍼진 경사면을 포함하는 세퍼레이터를 별도로 형성하는 것도 가능하다. 이러한 경우, 세퍼레이터의 형성을 위하여 추가적인 제조공정이 더 필요할 수 있다. 하지만, 본 실시예에 따른 표시 장치(1)의 경우, 기존의 평탄화층(209)이 내측면(H1-1a)이 역테이퍼진 제1-1홀(H1-1) 및 내측면(H2-1a)이 역테이퍼진 제2-1홀(H2-1)을 포함하도록 하며, 기존의 화소정의막(215)이 제1-1홀(H1-1) 및 제2-1홀(H2-1)과 각각 대응되는 제1-1홀(H1-1) 및 제2-1홀(H2-1)을 포함하도록 하므로, 추가적인 제조공정이 더 필요하지 않는다. 따라서, 본 실시예에 따른 표시 장치(1)의 경우, 제조 비용은 유지하면서 유기발광소자(OLED)들 사이에 전류가 누설되지 않거나 누설되더라도 그 양이 최소화되도록 할 수 있다.
한편, 이러한 유기발광소자(OLED)들은 외부로부터의 수분이나 산소 등에 의해 쉽게 손상될 수 있기에, 봉지층(미도시)이 이러한 유기발광소자(OLED)들을 덮어 이들을 보호하도록 할 수 있다. 봉지층은 제1무기봉지층, 유기봉지층 및 제2무기봉지층을 포함할 수 있고, 표시영역(DA)을 덮으며 표시영역(DA) 외측까지 연장될 수 있다. 본 실시예에 따른 표시 장치(1)는 홀들(H1, H2)을 포함하므로, 대향전극(230)이 굴곡을 가져 대향전극(230)의 표면적이 증가할 수 있다. 봉지층은 대향전극(230) 상에 위치하므로, 봉지층과 대향전극(230) 간의 접합력이 증가할 수 있다.
도 5의 D부분을 확대한 단면도인 도 9에 도시된 것과 같이, 표시 장치(1)는 제2홀(H2)을 더 포함할 수 있다. 구체적으로, 평탄화층(209)은 제1화소영역(PXA1)과 제3화소영역(PXA3) 사이에 배치되는 제2-1홀(H2-1)을 포함하고, 화소정의막(215)은 제2-1홀(H2-1)과 중첩하는 제2-2홀(H2-2)을 포함할 수 있다. 제2홀(H2)은 제2-1홀(H2-1)과, 제2-1홀(H2-1)과 중첩하는 제2-2홀(H2-2)을 포함할 수 있다. 제2-2홀(H2-2)의 내측면(H2-2a)은 순테이퍼진 경사면을 포함하고, 제2-1홀(H2-1)의 내측면(H2-1a)은 역테이퍼진 경사면을 포함할 수 있다. 제2-1홀(H2-1) 내에는 제2잔존층(320)이 위치하며, 제2잔존층(320)은 제1공통층(221), 제3공통층(223), 전하생성층(224), 제4공통층(225), 제2공통층(227) 및 대향전극(230) 각각에 대응되는 제2-1잔존공통층(221b), 제2-3잔존공통층(223b), 제2잔존전하생성층(224b), 제2-4잔존공통층(225b), 제2-2잔존공통층(227b), 제2잔존대향전극(230b)을 포함할 수 있다. 제1홀(H1)과 제1잔존층(310)에 대하여 각각 전술한 내용은 제2홀(H2)과 제2잔존층(320)에도 적용될 수 있으므로, 이와 관련하여 중복되는 설명은 생략한다.
본 실시예에 따른 표시 장치(1)의 경우, 전술한 바와 같이 평탄화층(209)은 제1화소영역(PXA1)과 제3화소영역(PXA3) 사이에 배치되는 제2-1홀(H2-1)을 포함하며, 제2-1홀(H2-1)의 내측면(H2-1a)은 역테이퍼진 경사면을 포함할 수 있다. 이에 따라, 제1화소영역(PXA1)에 위치하는 제1공통층(221), 제3공통층(223), 전하생성층(224), 제4공통층(225), 제2공통층(227) 및 대향전극(230) 각각은 제3화소영역(PXA3)에 위치하는 제1공통층(221), 제3공통층(223), 전하생성층(224), 제4공통층(225), 제2공통층(227) 및 대향전극(230)과 연결되지만, 제1화소영역(PXA1)과 제3화소영역(PXA3) 사이의 경계의 일부분, 즉 제2-1홀(H2-1)에서는 서로 분리되도록 할 수 있다.
이에 따라 평탄화층(209) 상에 배치되는 층들이 제1유기발광소자(OLED1) 및 제3유기발광소자(OLED3)에 있어서 일체로 형성되더라도, 이러한 층들을 통해 제1유기발광소자(OLED1) 및 제3유기발광소자(OLED3) 사이에 전류가 누설되지 않거나 누설되더라도 그 양이 최소화되도록 할 수 있다. 즉, 평탄화층(209) 상에 배치되는 층들이 복수의 유기발광소자(OLED)들에 걸쳐 일체로 형성되더라도, 이러한 층들을 통해 유기발광소자(OLED)들 사이에 전류가 누설되지 않거나 누설되더라도 그 양이 최소화되도록 할 수 있다.
도 4에서는 제1홀(H1)과 제2홀(H2)이 이격되어 위치하는 것으로 도시되어 있으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대. 본 발명의 일 실시예에 따른 표시 장치(1)의 일부를 개략적으로 도시한 평면도인 도 10에 도시된 것과 같이, 제1홀(H1)과 제2홀(H2)은 연결될 수 있다. 즉, 제1홀(H1)의 제1-1홀(H1-1)과 제2홀(H2)의 제2-1홀(H2-1)이 연결되며, 제1홀(H1)의 제1-2홀(H1-2)과 제2홀(H2)의 제2-2홀(H2-2)이 연결될 수 있다.
지금까지는 표시 장치(1) 에 대해 설명하였으나, 본 발명이 이에 한정되는 것은 아니다설이것이다. 이하에서는 이러한 표시 장치(1)를 제조하는 방법에 대해서 설명한다.
도 11 내지 도 15는 도 1의 표시 장치(1)의 제조 과정의 일부를 개략적으로 도시하는 단면도들이다. 구체적으로 도 11 내지 도 15는 도 1의 표시 장치(1)의 평탄화층(209) 및 화소정의막(215)의 형성 과정을 개략적으로 도시하는 단면도들이다.
먼저, 도 11에 도시된 것과 같이, 기판(100) 상부에 연결금속층(CM) 및 패드(400)를 형성할 수 있다. 구체적으로, 스퍼터링법 등을 이용하여 기판(100)의 전면(全面)에 연결금속층 형성 물질을 증착한 후, 연결금속층(CM)의 형상 및 패드(400)형상을 패터닝함으로써 연결금속층(CM) 및 패드(400)를 형성할 수 있다. 연결금속층 형성 물질은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있다.
이어 도 12에 도시된 것과 같이, 연결금속층(CM)과 패드(400)를 덮도록 평탄화층 형성층(260)을 형성할 수 있다. 본 명세서에서 "평탄화층 형성층"은 평탄화층 형성 물질을 도포한 후 평탄화층(209)의 형상을 패터닝하지 않은 층을 의미한다. 구체적으로, 네거티브 포토레지스트를 기판(100)의 전면(全面)에 도포함으로써, 연결금속층(CM)과 패드(400)를 덮도록 평탄화층 형성층(260)을 형성할 수 있다. 포토레지스트는 포지티브 포토레지스트(Positive Photoresist)와 네거티브 포토레지스트(Negative photoresist)로 분류될 수 있다. 포지티브 포토레지스트는 노광에 의해 현상액에 대한 용해성이 증가되는 포토레지스트를 의미하며, 네거티브형 포토레지스트는 노광에 의해 현상액에 대한 용해성이 저하되는 포토레지스트를 의미한다. 이에 따라, 일부가 노광된 포지티브 포토레지스트를 현상하는 경우, 노광된 부분이 제거된 패턴이 생성되며, 일부가 노광된 네거티브 포토레지스트를 현상하는 경우, 노광되지 않은 부분이 제거된 패턴이 생성될 수 있다.
이어 도 13에 도시된 것과 같이, 하프톤(half-tone) 마스크(M)를 평탄화층 형성층(260) 상에 위치시킬 수 있다. 하프톤 마스크(M)는 제1차폐부(SU1), 제1차폐부(SU1)를 둘러싸는 제1반투과부(SPU1), 제2-1차폐부(SU2-1), 제2-2차폐부(SU2-2) 제3차폐부(SU3) 및 제3차폐부(SU3)를 둘러싸는 제2반투과부(SPU2)를 포함할 수 있다. 제2-1차폐부(SU2-1)는 제1차폐부(SU1)와 제1반투과부(SPU1)로부터 제1방향(D1)으로 이격하여 위치할 수 있으며, 제2-2차폐부(SU2-2)는 제1차폐부(SU1)와 제1반투과부(SPU1)로부터 제1방향(D1)과 교차하는 제2방향(D2)으로 이격하여 위치할 수 있다.
구체적으로, 제1차폐부(SU1)와 제1반투과부(SPU1)를 연결금속층(CM) 상에 위치시키고, 제2-1차폐부(SU2-1)를 연결금속층(CM)으로부터 제1방향(D1)으로 이격하여 위치시키며, 제2-2차폐부(SU2-2)를 연결금속층(CM)으로부터 제1방향(D1)과 교차하는 제2방향(D2)으로 이격하여 위치시키고, 제3차폐부(SU3) 및 제3차폐부(SU3)를 둘러싸는 제2반투과부(SPU2)를 패드(400) 상에 위치시킬 수 있다.
하프톤 마스크(M)를 평탄화층 형성층(260) 상에 위치시킨 후, 하프톤 마스크(M)를 통해 평탄화층 형성층(260)에 자외선 등의 광을 조사하는 노광 과정을 거칠 수 있다. 평탄화층 형성층(260)의 노광 과정을 거친 후, 평탄화층 형성층(260)의 사전설정된 부분을 제거하는 현상 과정을 거침으로써, 특정 패턴을 갖는 평탄화층(209)을 형성할 수 있다. 즉, 도 14에 도시된 것과 같이, 제1차폐부(SU1)와 제1반투과부(SPU1)의 하부에 위치한 평탄화층(209)의 부분에는 내측면(HCa)이 순테이퍼진 경사면을 포함하는 컨택홀(HC)이 형성되고, 제2-1차폐부(SU2-1)의 하부에 위치한 평탄화층(209)의 부분에는 내측면(H1-1a)이 역테이퍼진 경사면을 포함하는 제1-1홀(H1-1)이 형성되도록 할 수 있다. 제2-2차폐부(SU2-2)의 하부에 위치한 평탄화층(209)의 부분에는 내측면(H2-1a)이 역테이퍼진 경사면을 포함하는 제2-1홀(H2-1)이 형성되며, 제3차폐부(SU3)와 제2반투과부(SPU2)의 하부에 위치한 평탄화층(209)의 부분에는 내측면(HPa)이 순테이퍼진 경사면을 포함하는 패드홀(HP)이 형성되도록 할 수 있다.
네거티브 포토레지스트의 테이퍼 각도를 설명하기 위한 도면들인 도 16 내지 도 18에 도시된 것과 같이, 네거티브 포토레지스트의 테이퍼 방향은 노광량에 따라 달라질 수 있다. 도 16 내지 도 18에서는 편의상 하프톤 마스크(M')를 함께 도시하였다. 하프톤 마스크(M')는 차폐부(SU'), 반투과부(SPU') 및 투과부(PU')를 포함할 수 있다. 도 16 내지 도 18의 네거티브 포토레지스트 패턴들(P1, P2, P3)은 하프톤 마스크(M')를 이용하여 형성될 수 있으며, 노광 시 패턴의 중앙부들(P1C, P2C, P3C)에 대응되는 부분들 상에는 하프톤 마스크(M')의 투과부(PU')가 위치하고, 패턴의 가장자리들(P1E, P2E, P3E)에 대응되는 부분들 상에는 하프톤 마스크(M')의 반투과부(SPU')가 위치할 수 있다. 물론 패턴의 가장자리들(P1E, P2E, P3E)의 외측에 대응되는 부분들 상에는 하프톤 마스크(M')의 투과부(PU')가 위치할 수 있다.
도 16의 네거티브 포토레지스트 패턴(P1)은 하프톤 마스크(M')를 이용하여 노광 시 패턴의 중앙부(P1C)는 80mJ의 광량을 가지는 광이 조사되었으며, 패턴의 가장자리(P1E)는 16mJ의 광량을 가지는 광이 조사되었다. 도 17의 네거티브 포토레지스트 패턴(P2)은 하프톤 마스크(M')를 이용하여 노광 시 패턴의 중앙부(P2C)는 60mJ의 광량을 가지는 광이 조사되었으며, 패턴의 가장자리(P2E)는 12mJ의 광량을 가지는 광이 조사되었다. 도 18의 네거티브 포토레지스트 패턴(P3)은 하프톤 마스크(M')를 이용하여 노광 시 패턴의 중앙부(P3C)는 40mJ의 광량을 가지는 광이 조사되었으며, 패턴의 가장자리(P3E)는 8mJ의 광량을 가지는 광이 조사되었다.
네거티브 포토레지스트는 노광에 의해 광경화가 발생하며, 이에 따라 노광된 부분은 현상액에 대한 용해성이 저하된다. 하프톤 마스크를 이용하여 노광 시, 네거티브 포토레지스트가 완전히 광경화되기에 충분한 광량을 가지는 광이 조사될 경우, 투과부 하부에 위치한 부분뿐만 아니라, 투과부 하부에 인접한 부분까지 노광될 수 있다. 이에 따라 투과부 하부에 인접한 부분도 현상액에 대한 용해성이 저하될 수 있다. 따라서, 도 16의 네거티브 포토레지스트 패턴(P1)과 같이, 역테이퍼진 경사면을 갖는 패턴이 형성될 수 있다.
그러나 네거티브 포토레지스트가 완전히 광경화되기에 충분하지 않은 광량을 가지는 광이 조사될 경우, 광이 조사된 부분도 현상액에 의해 용해될 수 있다. 따라서, 도 17의 네거티브 포토레지스트 패턴(P2)과 같이, 패턴의 가장자리(P2E)의 경사각이 대략 직각일 수 있다. 나아가 네거티브 포토레지스트에 조사되는 광의 광량이 도 17의 네거티브 포토레지스트 패턴(P2)이 형성되는 경우보다 더 적은 경우, 도 18의 네거티브 포토레지스트 패턴(P3)과 같이, 순테이퍼진 경사면을 갖는 패턴이 형성될 수 있다.
이처럼, 네거티브 포토레지스트의 테이퍼 각도 및 방향은 노광량에 따라 달라질 수 있다. 하프톤 마스크(M)의 제2-1차폐부(SU2-1)와 제2-2차폐부(SU2-2)를 통해 제2-1차폐부(SU2-1) 또는 제2-2차폐부(SU2-2)의 하부에 위치한 평탄화층(209) 부분에는 광경화되기에 충분한 광이 조사되므로, 평탄화층(209)은 내측면(H1-1a)이 역테이퍼진 경사면을 포함하는 제1-1홀(H1-1)과 내측면(H2-1a)이 역테이퍼진 경사면을 포함하는 제2-1홀(H2-1)홀을 포함할 수 있다. 한편, 하프톤 마스크(M)의 제1반투과부(SPU1) 및 제2반투과부(SPU2)에 의해 평탄화층(209)에 조사되는 광의 광량이 조절될 수 있다. 이에 따라 평탄화층(209)은 내측면(HCa)이 순테이퍼진 경사면을 포함하는 컨택홀(HC)과 내측면(HPa)이 순테이퍼진 경사면을 포함하는 패드홀(HP)을 포함할 수 있다. 더욱이, 제2반투과부(SPU2)에 의해 평탄화층(209)에 조사되는 광의 광량이 조절됨으로써, 패드(400) 상에 배치되는 평탄화층(209)의 일부를 제거할 수 있으므로, 패드(400) 상에 배치되는 평탄화층(209)의 두께(t2)가 표시영역(DA) 상에 배치되는 평탄화층(209)의 두께(t1)보다 얇도록 평탄화층(209)을 형성할 수도 있다.
한편, 하프톤 마스크(M)의 제2-1차폐부(SU2-1)와 제2-2차폐부(SU2-2)는 연결될 수 있다. 이에 따라, 역테이퍼진 제1-1홀(H1-1)과 역테이퍼진 제1-2홀(H1-2)홀 또한 연결될 수 있다.
이어 도 15에 도시된 것과 같이, 평탄화층(209) 상에 화소전극들(210-1, 210-2, 210-3)을 형성한 후, 제1-1홀(H1-1)과 중첩하는 제1-2홀(H1-2) 및 제2-1홀(H2-1)과 중첩하는 제2-2홀(H2-2)홀을 포함하는 화소정의막(215)을 형성할 수 있다. 구체적으로, 포지티브 포토레지스트를 도포하고 마스크를 이용하여 포지티브 포토레지스트를 노광한 후 현상함으로써, 화소정의막(215)은 제2-1홀(H2-1)과 제2-2홀(H2-2)을 포함할 수 있으며, 제2-1홀(H2-1)의 내측면(H2-1a)과 제2-2홀(H2-2)의 내측면(H2-2a)은 순테이퍼진 경사면을 포함할 수 있다. 그러나, 본 발명에 이에 한정되는 것은 아니다. 예컨대, 네거티브 포토레지스트를 이용하여 화소정의막(215)을 형성할 수 있으며, 이러한 경우 제2-1홀(H2-1)의 내측면(H2-1a) 및/또는 제2-2홀(H2-2)의 내측면(H2-2a)은 역테이퍼진 경사면을 포함할 수 있다. 물론 화소정의막(215)은 복수의 화소전극들(210-1, 210-2, 210-3) 각각의 중앙부를 노출시키는 개구(215OP)를 포함할 수 있다.
이와 같이 본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
DA: 표시영역
PA: 주변영역
PXA1: 제1화소영역
PXA2: 제2화소영역
100: 기판
CM: 연결금속층
HC: 컨택홀
H1-1: 제1-1홀
209: 평탄화층

Claims (22)

  1. 제1방향을 따라 인접하는 제1화소영역과 제2화소영역을 포함하는 표시영역과, 상기 표시영역 외측의 주변영역을 갖는, 기판; 및
    상기 제1화소영역 내에 위치하여 하부의 연결금속층의 적어도 일부를 노출하는 컨택홀과, 상기 제1화소영역과 상기 제2화소영역 사이에 위치하는 제1-1홀을 포함하는, 평탄화층;
    을 구비하고,
    상기 컨택홀의 내측면은 순테이퍼진 경사면을 포함하고, 상기 제1-1홀의 내측면은 역테이퍼진 경사면을 포함하는, 표시 장치.
  2. 제1항에 있어서,
    상기 제1화소영역과 상기 제2화소영역은 제1방향을 따라 배치되고,
    상기 제1-1홀은 상기 제1방향과 교차하는 제2방향으로 연장되는, 표시 장치.
  3. 제2항에 있어서,
    상기 표시영역은 상기 제2방향을 따라 상기 제1화소영역에 인접하도록 배치된 제3화소영역을 더 포함하고,
    상기 평탄화층은, 상기 제1화소영역과 상기 제3화소영역 사이에 배치되며 상기 제1방향으로 연장되는 제2-1홀을 더 포함하며,
    상기 제2-1홀의 내측면은 역테이퍼진 경사면을 포함하는, 표시 장치.
  4. 제3항에 있어서,
    상기 제1-1홀와 상기 제2-1홀은 연결되는, 표시 장치.
  5. 제1항에 있어서,
    상기 평탄화층 상에 배치되고, 상기 제1-1홀과 중첩하는 제1-2홀을 포함하는, 화소정의막;을 더 구비하는, 표시 장치.
  6. 제5항에 있어서,
    상기 제1-2홀의 내측면은 순테이퍼진 경사면을 포함하는, 표시 장치.
  7. 제6항에 있어서,
    상기 표시영역은 상기 제1방향과 교차하는 제2방향을 따라 상기 제1화소영역에 인접하도록 배치된 제3화소영역을 더 포함하고,
    상기 평탄화층은, 상기 제1화소영역과 상기 제3화소영역 사이에 위치하며 상기 제1방향으로 연장되는 제2-1홀을 더 포함하며,
    상기 제2-1홀의 내측면은 역테이퍼진 경사면을 포함하며,
    상기 화소정의막은 상기 제2-1홀과 중첩되는 제2-2홀을 더 포함하고,
    상기 제2-2홀의 내측면은 순테이퍼진 경사면을 포함하는, 표시 장치.
  8. 제7항에 있어서,
    상기 제1-2홀과 상기 제2-2홀은 연결되는, 표시 장치.
  9. 제5항에 있어서,
    상기 주변영역에 배치되는 패드;를 더 구비하는, 표시 장치.
  10. 제9항에 있어서,
    상기 평탄화층은 상기 패드를 덮고, 상기 패드의 적어도 일부를 노출하는 패드홀을 포함하고,
    상기 패드홀의 내측면은 순테이퍼진 경사면을 포함하는, 표시 장치.
  11. 제10항에 있어서,
    상기 평탄화층의 상기 패드 상에서의 두께는 상기 평탄화층의 상기 표시영역 상에서의 두께보다 얇은, 표시 장치.
  12. 제5항에 있어서,
    상기 평탄화층과 상기 화소정의막 사이에 개재되는 화소전극;
    상기 화소정의막을 덮도록 배치되는 대향전극; 및
    상기 화소전극과 상기 대향전극 사이에 개재되는 중간층;을 더 구비하는, 표시 장치.
  13. 제12항에 있어서,
    상기 중간층과 상기 대향전극은 상기 제1-2홀의 내측면을 덮는, 표시 장치.
  14. 제13항에 있어서,
    상기 중간층과 상기 대향전극은 상기 제1-1홀의 내측면을 덮지 않는, 표시 장치.
  15. 제13항에 있어서,
    상기 평탄화층 하부에 배치된 유기절연층; 및
    상기 제1-1홀 내부에 위치하도록 상기 유기절연층 상에 배치되는 잔존층;을 더 구비하며,
    상기 잔존층은, 상기 중간층이 포함하는 물질 중 적어도 일부와 동일한 물질을 포함하고, 대향전극이 포함하는 물질과 동일한 물질을 포함하는, 표시 장치.
  16. 제15항에 있어서,
    상기 잔존층은 상기 제1-1홀의 내측면과 컨택하지 않는, 표시 장치.
  17. 기판 상부에 연결금속층을 형성하는 단계;
    네거티브 포토레지스트를 도포함으로써 상기 연결금속층을 덮도록 평탄화층 형성층을 형성하는 단계;
    제1차폐부와, 상기 제1차폐부를 둘러싸는 제1반투과부와, 상기 제1차폐부 및 상기 제1반투과부로부터 이격된 제2-1차폐부를 갖는 하프톤 마스크를, 상기 평탄화층 형성층 상에 위치시키는 단계; 및
    상기 하프톤 마스크를 통해 상기 평탄화층 형성층을 노광하는 단계;
    를 포함하는, 표시 장치의 제조 방법.
  18. 제17항에 있어서,
    상기 하프톤 마스크를 위치시키는 단계는, 상기 제1차폐부와 상기 제1반투과부를 연결금속층 상에 위치시키고, 상기 제2-1차폐부를 상기 연결금속층으로부터 제1방향으로 이격하여 위치시키는 단계인, 표시 장치의 제조 방법.
  19. 제17항에 있어서,
    상기 하프톤 마스크는, 상기 제1차폐부 및 상기 제1반투과부로부터 이격된 제2-2차폐부를 갖고,
    상기 하프톤 마스크를 위치시키는 단계는, 상기 제1차폐부와 상기 제1반투과부를 연결금속층 상에 위치시키고, 상기 제2-1차폐부를 상기 연결금속층으로부터 제1방향으로 이격하여 위치시키며, 상기 제2-2차폐부를 상기 연결금속층으로부터 상기 제1방향과 교차하는 제2방향으로 이격하여 위치시키는 단계인, 표시 장치의 제조 방법.
  20. 제19항에 있어서,
    상기 제2-1차폐부와 상기 제2-2차폐부는 연결된, 표시 장치의 제조 방법.
  21. 기판 상부에 연결금속층과 패드를 형성하는 단계;
    네거티브 포토레지스트를 도포함으로써 상기 연결금속층과 패드를 덮도록 평탄화층 형성층을 형성하는 단계;
    제1차폐부와, 상기 제1차폐부를 둘러싸는 제1반투과부와, 상기 제1차폐부 및 상기 제1반투과부로부터 이격된 제2-1차폐부와, 제3차폐부와, 상기 제3차폐부를 둘러싸는 제2반투과부를 갖는 하프톤 마스크를, 상기 평탄화층 형성층 상에 위치시키는 단계; 및
    상기 하프톤 마스크를 통해 상기 평탄화층 형성층을 노광하는 단계;
    를 포함하는, 표시 장치의 제조 방법.
  22. 제21항에 있어서,
    상기 하프톤 마스크를 위치시키는 단계는, 상기 제1차폐부와 상기 제1반투과부를 연결금속층 상에 위치시키고, 상기 제2-1차폐부를 상기 연결금속층으로부터 제1방향으로 이격하여 위치시키며, 상기 제3차폐부와 상기 제2반투과부를 상기 패드 상에 위치시키는 단계인, 표시 장치의 제조 방법.
KR1020220030316A 2022-03-10 2022-03-10 표시 장치 및 그 제조방법 KR20230134028A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020220030316A KR20230134028A (ko) 2022-03-10 2022-03-10 표시 장치 및 그 제조방법
US18/178,625 US20230292559A1 (en) 2022-03-10 2023-03-06 Display apparatus and method of providing the same
CN202320409083.4U CN219628268U (zh) 2022-03-10 2023-03-07 显示装置
CN202310210659.9A CN116741782A (zh) 2022-03-10 2023-03-07 显示装置以及提供该显示装置的方法
PCT/KR2023/003334 WO2023172113A1 (ko) 2022-03-10 2023-03-10 표시 장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220030316A KR20230134028A (ko) 2022-03-10 2022-03-10 표시 장치 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20230134028A true KR20230134028A (ko) 2023-09-20

Family

ID=87772385

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220030316A KR20230134028A (ko) 2022-03-10 2022-03-10 표시 장치 및 그 제조방법

Country Status (4)

Country Link
US (1) US20230292559A1 (ko)
KR (1) KR20230134028A (ko)
CN (2) CN219628268U (ko)
WO (1) WO2023172113A1 (ko)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102394427B1 (ko) * 2015-04-02 2022-05-04 엘지디스플레이 주식회사 유기발광표시장치 및 이를 제조하는 방법
KR20180068549A (ko) * 2016-12-14 2018-06-22 엘지디스플레이 주식회사 유기발광 표시장치와 그의 제조방법
KR102556961B1 (ko) * 2016-12-21 2023-07-20 엘지디스플레이 주식회사 포토 마스크 및 이를 이용한 디스플레이 패널 및 디스플레이 패널의 제조방법
KR102661467B1 (ko) * 2018-11-26 2024-04-29 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법
KR20200137071A (ko) * 2019-05-28 2020-12-09 삼성디스플레이 주식회사 표시 장치
KR20210028789A (ko) * 2019-09-04 2021-03-15 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법

Also Published As

Publication number Publication date
CN116741782A (zh) 2023-09-12
US20230292559A1 (en) 2023-09-14
CN219628268U (zh) 2023-09-01
WO2023172113A1 (ko) 2023-09-14

Similar Documents

Publication Publication Date Title
US11908854B2 (en) Display device
CN108573993B (zh) 有机发光显示设备
KR102544242B1 (ko) 표시 장치
KR102631257B1 (ko) 디스플레이 장치
US10784462B2 (en) Display device
KR20190064716A (ko) 디스플레이 장치 및 그 제조 방법
KR20200145952A (ko) 표시 장치
KR20200113056A (ko) 디스플레이 장치 및 그 제조방법
CN219628268U (zh) 显示装置
CN220402276U (zh) 显示设备
KR20160041098A (ko) 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
CN220554267U (zh) 显示装置
US11726595B2 (en) Touch display apparatus
KR20230024486A (ko) 디스플레이 장치
KR20230127430A (ko) 디스플레이 장치 및 그 제조 방법
KR20230124155A (ko) 표시 장치 및 그 제조 방법
KR20230127433A (ko) 표시 장치
KR20230000510A (ko) 디스플레이 장치 및 그 제조방법
CN115955874A (zh) 显示装置和提供该显示装置的方法
CN113782567A (zh) 显示装置及其制造方法
KR20200003953A (ko) 디스플레이 장치 및 그 제조방법