KR102556961B1 - 포토 마스크 및 이를 이용한 디스플레이 패널 및 디스플레이 패널의 제조방법 - Google Patents
포토 마스크 및 이를 이용한 디스플레이 패널 및 디스플레이 패널의 제조방법 Download PDFInfo
- Publication number
- KR102556961B1 KR102556961B1 KR1020170072656A KR20170072656A KR102556961B1 KR 102556961 B1 KR102556961 B1 KR 102556961B1 KR 1020170072656 A KR1020170072656 A KR 1020170072656A KR 20170072656 A KR20170072656 A KR 20170072656A KR 102556961 B1 KR102556961 B1 KR 102556961B1
- Authority
- KR
- South Korea
- Prior art keywords
- light
- pad
- area
- electrode
- pad electrode
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 59
- 230000005540 biological transmission Effects 0.000 claims description 28
- 238000002834 transmittance Methods 0.000 claims description 23
- 230000000903 blocking effect Effects 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 14
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 239000000463 material Substances 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 85
- 239000010408 film Substances 0.000 description 35
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 15
- 229910052750 molybdenum Inorganic materials 0.000 description 15
- 239000011733 molybdenum Substances 0.000 description 15
- 239000004065 semiconductor Substances 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 239000010936 titanium Substances 0.000 description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- 230000000149 penetrating effect Effects 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 8
- 239000004642 Polyimide Substances 0.000 description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 7
- 229920001721 polyimide Polymers 0.000 description 7
- 229910052719 titanium Inorganic materials 0.000 description 7
- 239000011651 chromium Substances 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 101100033865 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RFA1 gene Proteins 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 208000029523 Interstitial Lung disease Diseases 0.000 description 3
- 229910052779 Neodymium Inorganic materials 0.000 description 3
- 101100524516 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RFA2 gene Proteins 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 208000036971 interstitial lung disease 2 Diseases 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-M Acrylate Chemical compound [O-]C(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-M 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- 239000004840 adhesive resin Substances 0.000 description 1
- 229920006223 adhesive resin Polymers 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical class C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 208000036252 interstitial lung disease 1 Diseases 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000001012 protector Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/805—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/124—Insulating layers formed between TFT elements and OLED elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
- H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
- H10K71/233—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K2102/00—Constructional details relating to the organic devices covered by this subclass
- H10K2102/301—Details of OLEDs
- H10K2102/351—Thickness
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Optics & Photonics (AREA)
- Geometry (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명에 의한 표시패널은 데이터라인들 및 게이트라인들, 링크들, 패드전극 및 패드 보호부를 구비한다. 링크들은 비표시영역에 배치되며, 데이터라인들 또는 게이트라인들에 연결된다. 패드전극은 링크들 중에서 어느 하나와 연결된다. 패드 보호부는 패드전극의 측면과 상부의 가장자리를 둘러싸는 형태로 이루어진다. 패드 보호부는 표시영역에 배치되는 트랜지스터의 소스전극 및 드레인전극 상에 위치하는 픽셀 평탄화막과 동일한 물질로 이루어지고, 패드 보호부의 두께는 픽셀 평탄화막의 두께보다 얇게 형성된다.
Description
본 발명은 포토 마스크 및 이를 이용한 디스플레이 패널 및 디스플레이 패널의 제조방법에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있다. 표시장치 분야는 부피가 큰 음극선관(Cathode Ray Tube: CRT)을 대체하는, 얇고 가벼우며 대면적이 가능한 평판 표시장치(Flat Panel Display Device: FPD)로 급속히 변화해 왔다. 평판 표시장치에는 액정표시장치(Liquid Crystal Display Device: LCD), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP), 유기발광표시장치(Organic Light Emitting Display Device: OLED), 그리고 전기영동표시장치(Electrophoretic Display Device: ED) 등이 있다.
표시장치는 표시패널과 표시패널에 각종 구동신호를 인가하는 드라이브 IC를 포함한다. 표시패널의 신호배선은 이방성 도전필름(Anisotropic Conductive Film; ACF)을 통해서 드라이브 IC의 신호배선들과 연결된다. 이방성 도전필름은 탭 본딩 공정을 통해서 가압되고, 이방성 도전필름 내의 도전볼은 표시패널의 패드전극과 연성 인쇄회로기판을 전기적으로 연결시킨다.
표시패널의 패드전극은 이방성 도전필름의 도전볼과 전기적으로 접촉하기 위해서 적어도 일부분이 노출되며, 패드전극의 측면부를 둘러싸는 패드 보호층에 의해서 보호된다.
표시패널 제조 공정에서 마스크 공정을 줄이기 위한 여러가지 방안이 모색되고 있으며, 패드 보호층을 형성하는 방법 및 공정을 간소하게 하기 위한 방안이 필요하다.
본 발명은 표시패널의 제조방법을 간소하게 할 수 있는 포토 마스크 및 이를 이용한 표시패널과 표시패널의 제조방법을 제공하기 위한 것이다.
본 발명에 의한 표시패널은 데이터라인들 및 게이트라인들, 링크들, 패드전극 및 패드 보호부를 구비한다. 링크들은 비표시영역에 배치되며, 데이터라인들 또는 게이트라인들에 연결된다. 패드전극은 링크들 중에서 어느 하나와 연결된다. 패드 보호부는 패드전극의 측면과 상부의 가장자리를 둘러싸는 형태로 이루어진다. 패드 보호부는 표시영역에 배치되는 트랜지스터의 소스전극 및 드레인전극 상에 위치하는 픽셀 평탄화막과 동일한 물질로 이루어지고, 패드 보호부의 두께는 픽셀 평탄화막의 두께보다 얇게 형성된다.
본 발명에 의한 표시패널의 제조방법은 표시영역에 배치되는 트랜지스터 및 비표시영역에 배치되는 패드전극을 형성하는 단계를 포함한다. 그리고 트랜지스터 및 패드전극을 덮는 평탄화막을 형성하는 단계를 포함한다. 또한 평탄화막을 선택적으로 식각하여, 표시영역의 트랜지스터를 덮는 픽셀 평탄화막, 패드전극의 일부를 노출시키는 패드홀 및 패드전극을 측면과 상부의 가장자리를 둘러싸면서 덮는 패드 보호부를 형성하는 단계를 포함한다. 패드 보호부를 형성하는 단계는 패드 보호부의 두께가 픽셀 평탄화막의 두께보다 얇도록 수행된다.
본 발명에 의한 포토 마스크는 제1 내지 제3 광투과 영역을 포함한다. 제1 광투과 영역은 패드전극의 일부가 노출되는 패드홀이 배치되는 영역에 정렬된다. 제2 광투과 영역은 패드전극을 둘러싸면서 덮는 패드 보호부가 배치되는 영역에 정렬된다. 제3 광투과 영역은 트랜지스터를 덮는 픽셀 평탄화막이 배치되는 영역에 정렬된다. 제2 광투과 영역의 광 투과율은 상기 제3 광투과 영역의 광 투과율보다 높고 제1 광투과 영역의 광 투과율 보다 낮거나, 제1 광투과 영역의 광 투과율 보다 높고 제3 광투과 영역의 광 투과율 보다 낮게 설계된다.
본 발명은 표시패널에서 패시베이션층을 제거하고, 평탄화막을 이용하여 패시베이션층 역할을 겸함으로써 포토레지스터 공정을 줄일 수 있다.
또한, 종래에 패시베이션층을 이용하여 형성하는 패드 보호부를 평탄화막을 이용하여 형성함으로써 패드전극을 보호할 수 있는 기능을 유지할 수 있다. 특히, 본 발명에 의한 표시패널은 픽셀 평탄화막과 패드 보호부의 두께가 다르게 형성됨으로써 각각의 기능에 충실할 수 있다.
도 1은 본 발명의 표시장치를 나타내는 도면이다.
도 2는 도 1에 도시된 픽셀의 일례를 나타내는 모식도이다.
도 3은 표시영역에서 구동 트랜지스터가 배치되는 영역의 단면을 나타내는 도면이다.
도 4는 도 1에 도시된 I-I'를 따라 절단한 단면을 나타내는 도면이다.
도 5는 패드부를 나타내는 도면이다.
도 6은 도 5에서 II-II'를 따라 절단한 단면을 나타내는 도면이다.
도 7은 비교 예에 의한 패드부의 단면을 나타내는 도면이다.
도 8 및 도 9는 평탄화막의 노광 공정을 위한 포토 마스크를 나타내는 도면이다.
도 10은 포토 마스크의 슬릿 영역을 확대한 것을 나타내는 도면이다.
도 11은 노광 공정을 위한 포토 마스크의 패드부와 대응하는 영역을 설명하기 위한 개략적인 도면이다.
도 12는 패드전극의 테두리와 대응하는 포토 마스크를 설명하기 위한 도 11의 X영역에 대한 개략적인 확대도이다.
도 2는 도 1에 도시된 픽셀의 일례를 나타내는 모식도이다.
도 3은 표시영역에서 구동 트랜지스터가 배치되는 영역의 단면을 나타내는 도면이다.
도 4는 도 1에 도시된 I-I'를 따라 절단한 단면을 나타내는 도면이다.
도 5는 패드부를 나타내는 도면이다.
도 6은 도 5에서 II-II'를 따라 절단한 단면을 나타내는 도면이다.
도 7은 비교 예에 의한 패드부의 단면을 나타내는 도면이다.
도 8 및 도 9는 평탄화막의 노광 공정을 위한 포토 마스크를 나타내는 도면이다.
도 10은 포토 마스크의 슬릿 영역을 확대한 것을 나타내는 도면이다.
도 11은 노광 공정을 위한 포토 마스크의 패드부와 대응하는 영역을 설명하기 위한 개략적인 도면이다.
도 12는 패드전극의 테두리와 대응하는 포토 마스크를 설명하기 위한 도 11의 X영역에 대한 개략적인 확대도이다.
이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.
본 명세서는 유기발광표시장치를 중심으로 설명되어 있지만, 본 발명의 기술적 사상은 이에 한정되지 않는다. 본 발명은 액정표시장치, 전기영동표시장치 등에도 적용될 수 있는 것은 자명하다.
이하, 첨부한 도면을 참조하여, 본 발명의 실시예들을 설명하기로 한다.
도 1은 표시장치를 나타내는 도면이고, 도 2는 픽셀의 일례를 나타내는 도면이다.
도 1 및 도 2를 참조하면, 본 발명에 의한 표시장치는 데이터 구동부(SIC), 게이트 구동부(GIC) 및 표시패널(100)을 포함한다.
데이터 구동부(SIC)는 도시하지 않은 타이밍 컨트롤러로부터 공급되는 데이터 타이밍 제어신호에 응답하여, 입력 영상데이터를 데이터전압으로 변환하여 출력한다. 데이터전압은 데이터라인을 통해서 표시영역(AA)의 픽셀(P)들에 공급된다. 데이터 구동부(SIC)는 칩 온 필름(COF) 방식으로 데이터 연성회로기판(S-COF)에 실장될 수 있다.
게이트 구동부(GIC)는 타이밍 컨트롤러로부터 공급되는 게이트 타이밍 제어신호에 응답하여 게이트전압의 레벨을 시프트시키면서 게이트펄스를 출력한다. 게이트펄스는 게이트라인들(GL)을 통해 표시영역(AA)의 픽셀(P)들에 공급된다. 게이트 구동부(40)는 칩 온 필름(Chip On Film) 방식으로 게이트 연성회로기판(G-COF)에 실장되거나, 게이트 인 패널(Gate In Panel) 방식으로 표시패널(100)의 비표시영역(NA)에 형성될 수 있다.
표시패널(100)은 표시영역(AA)과 비표시영역(NA)을 포함한다. 표시영역(AA)에는 다수의 픽셀(P)들이 배치된다. 각 픽셀(P)들은 게이트라인(GL)을 통해서 공급받는 게이트펄스를 이용하여 데이터전압에 대응하는 계조를 표시한다. 비표시영역(NA)에는 링크들(DLINK, GLINK)이 위치한다. 링크들(DLINK, GLINK)은 데이터 링크(DLINK) 및 게이트 링크(GLINK)를 포함한다. 데이터 링크(DLINK)는 데이터 연성회로기판(S-COF)과 데이터라인(DL)을 연결하고, 게이트 링크(GLINK)는 게이트 연성회로기판(G-COF)과 게이트라인(GL)을 연결한다.
각 픽셀(P)들은 스위칭 트랜지스터(SW), 구동 트랜지스터(DT), 보상회로(CC) 및 유기발광다이오드(OLED)를 포함한다. 유기발광다이오드(OLED)는 구동 트랜지스터(DT)에 의해 형성된 구동 전류에 따라 빛을 발광하도록 동작한다.
스위칭 트랜지스터(SW)는 게이트라인(GL)을 통해 공급된 게이트펄스에 응답하여, 데이터라인(DL)으로부터 공급받는 데이터전압을 스토리지 커패시터(Cst)에 저장한다. 구동 트랜지스터(DT)는 스토리지 커패시터(Cst)에 저장된 데이터전압에 비례하는 구동전류를 생성한다. 유기발광다이오드(OLED)는 구동 트랜지스터(DT)의 드레인전극과 소스전극을 경유하는 구동전류에 비례하는 밝기로 발광한다.
보상회로(CC)는 구동 트랜지스터(DT)의 문턱전압 및 이동도 특성 등의 편차를 보상하기 위한 것으로, 하나 이상의 박막트랜지스터 조합으로 이루어질 수 있다.
도 2에 도시된 픽셀 구조는 유기발광 다이오드 표시장치의 일례를 간단히 모식화한 것이며, 픽셀 구조 및 보상회로(CC)의 구조는 공지된 어떠한 것을 이용하여도 무방하다. 따라서, 구동 트랜지스터(DT)와 스토리지 커패시터(Cst), 스위칭 트랜지스터(SW) 및 보상회로(CC)의 연결관계 또한 도 2에 도시된 실시 예에 한정되지 않는다.
도 3은 표시영역의 단면 구조, 특히 구동 트랜지스터가 속하는 영역의 단면 구조를 나타내는 도면이다.
도 3을 참조하면, 표시영역(AA)에서 베이스 기판(Glass) 상에는 폴리이미드(PI)층이 위치할 수 있다. 폴리이미드(PI) 층 상에는 제1 버퍼층(BUF1)이 위치한다. 제1 버퍼층(BUF1)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 또는 이들의 다중층일 수 있다.
제1 버퍼층(BUF1) 상에 쉴드층(BSM)이 위치한다. 쉴드층(BSM)은 폴리이미드(PI)층의 전하 흐름으로 인해서 반도체층(ACT)의 전류량이 감소되는 것을 방지하는 역할을 한다.
쉴드층(LS) 상에는 제2 버퍼층(BUF2)이 위치한다. 제2 버퍼층(BUF2)은 쉴드층(LS)에서 유출되는 알칼리 이온 등과 같은 불순물로부터 후속 공정에서 형성되는 박막트랜지스터를 보호하는 역할을 한다. 제2 버퍼층(BUF2)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 또는 이들의 다중층일 수 있다.
제2 버퍼층(BUF2) 상에 반도체층(ACT)이 위치한다. 반도체층(ACT)은 실리콘 반도체나 산화물 반도체로 이루어질 수 있다. 실리콘 반도체는 비정질 실리콘 또는 결정화된 다결정 실리콘을 포함할 수 있다. 여기서, 다결정 실리콘은 이동도가 높아(100㎠/Vs 이상), 에너지 소비 전력이 낮고 신뢰성이 우수하여, 구동 소자용 게이트 드라이버 및/또는 멀티플렉서(MUX)에 적용하거나 화소 내 구동 TFT에 적용할 수 있다. 한편, 산화물 반도체는 오프-전류가 낮으므로, 온(On) 시간이 짧고 오프(Off) 시간을 길게 유지하는 스위칭 TFT에 적합하다. 또한, 오프 전류가 작으므로 화소의 전압 유지 기간이 길어서 저속 구동 및/또는 저 소비 전력을 요구하는 표시장치에 적합하다. 또한, 반도체층(ACT)은 p형 또는 n형의 불순물을 포함하는 드레인 영역 및 소스 영역을 포함하고 이들 사이에 채널을 포함한다.
반도체층(ACT) 상에는 게이트 절연막(GI)이 위치한다. 게이트 절연막(GI)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 또는 이들의 다중층일 수 있다. 게이트 절연막(GI) 상에 상기 반도체층(ACT)의 일정 영역, 즉 불순물이 주입되었을 경우의 채널과 대응되는 위치에 게이트전극(GA)이 위치한다. 게이트전극(GA)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 형성된다. 또한, 게이트전극(GA)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어진 다중층일 수 있다. 예를 들면, 게이트전극(GA)은 몰리브덴/알루미늄-네오디뮴 또는 몰리브덴/알루미늄의 2중층일 수 있다.
게이트전극(GA) 상에 게이트전극(GA)을 절연시키는 제1 층간 절연막(ILD)이 위치한다. 제1 층간 절연막(ILD)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중층일 수 있다.
제1 층간 절연막(ILD1) 상에는 커패시터 금속층(TM1)이 위치한다. 커패시터 금속층(TM1)은 게이트 절연막(GI)을 사이에 두고 게이트전극(GE)과 대면하며, 커패시터 금속층(TM1) 및 게이트전극(GE)은 스토리지 커패시터(Cst)를 형성한다.
커패시터 금속층(TM1) 상에는 제2 층간 절연막(ILD2)이 위치한다. 제2 층간 절연막(ILD2)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중층일 수 있다.
제2 층간 절연막(ILD) 상에는 드레인전극(DE)과 소스전극(SE)이 위치한다. 소스전극(SE)은 제1 컨택홀(CN1)을 통해서 반도체층(ACT)에 접속되고, 드레인전극(DE)은 제2 컨택홀(CN2)을 통해서 반도체층(ACT)에 접속된다.
소스전극(SE) 및 드레인전극(DE)은 단일층 또는 다중층으로 이루어질 수 있으며, 상기 소스전극(SE) 및 드레인전극(DE)이 단일층일 경우에는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다. 또한, 상기 소스전극(SE) 및 드레인전극(DE)이 다중층일 경우에는 몰리브덴/알루미늄-네오디뮴의 2중층, 티타늄/알루미늄/티타늄, 몰리브덴/알루미늄/몰리브덴 또는 몰리브덴/알루미늄-네오디뮴/몰리브덴의 3중층으로 이루어질 수 있다.
반도체층(ACT), 게이트전극(GE), 드레인전극(DE) 및 소스전극(SE)은 구동 트랜지스터(DT)를 구성한다.
소스전극(SE) 및 드레인전극(DE) 상에는 픽셀 평탄화막(PLN1)이 위치한다. 픽셀 평탄화막(PLN1)은 구동 트랜지스터(DT) 및 표시영역(AA)에 배치되는 트랜지스터를 보호하고, 표시영역(AA)의 단차를 완화시킨다.
픽셀 평탄화막(PLN1) 상에는 유기발광 다이오드(OLED)의 애노드 전극(AND)이 위치한다. 애노드 전극(AND)은 비아홀(Via)을 통해서 구동 트랜지스터(DT)의 드레인전극(DE)과 접속한다. 애노드 전극(ANO)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 또는 ZnO(Zinc Oxide) 등의 투명도전물질로 이루어질 수 있다.
애노드 전극(AND) 상에는 화소를 구획하는 뱅크층(BSL)이 위치한다. 뱅크층(BSL)은 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin), 아크릴레이트(acrylate) 등의 유기물로 이루어진다.
도 4는 도 1에 도시된 I-I'를 따라 절단한 단면을 나타내는 도면이다. 도 5는 데이터 패드부를 나타내는 평면도이고, 도 6은 도 5에 도시된 II-II'를 따라 절단한 단면을 나타내는 도면이다.
도 4 내지 도 6을 참조하면, 데이터 패드부(PAD)는 다수의 패드전극(PE)을 포함한다. 각각의 패드전극(PE)들은 이방성 도전필름을 통해서 데이터 구동부(SIC)가 실장된 데이터 연성회로기판(S-COF)과 연결된다.
패드전극(PE)들은 비표시영역(NA)에 배치되는 데이터 링크(DLINK)와 연결된다. 데이터 링크(DLINK)들 각각은 표시영역(AA)의 데이터라인(DL)과 연결된다.
데이터 링크(DLINK)들은 표시영역(AA)에 배치되는 트랜지스터들의 게이트전극(GE)과 동일한 금속층으로 이루어질 수 있다. 패드전극(PE)은 표시영역(AA)에 배치되는 트랜지스터들의 소스전극(SE)과 동일한 소스 금속층으로 이루어질 수 있다. 패드전극(PE)과 데이터 링크(DLINK)들은 컨택홀(CN3)을 통해서 일대일로 접속한다.
비표시영역(NA)의 패드전극(PE) 상에는 패드 보호부(PLN2)가 배치된다. 패드 보호부(PLN2)는 패드전극(PE)의 측면과 상부의 가장자리를 덮는 형태가 된다. 패드 보호부(PLN2)는 패드전극(PE)의 측면으로 습기가 투습되는 것을 방지한다. 패드 보호부(PLN2)는 표시영역(AA)의 픽셀 평탄화막(PLN1)과 동일한 물질로 이루어진다. 패드 보호부(PLN2)의 두께(h1)는 픽셀 평탄화막(PLN1)의 두께(h1)보다 얇은 두께로 이루어진다.
패드 보호부(PLN2)가 픽셀 평탄화막(PLN1)과 동일한 수준의 두께를 갖는다면, 데이터 연성회로기판(S-COF)과 패드전극(PE)의 접촉이 불량해진다.
도 7은 비교 예에 의한 패드부의 단면을 나타내는 도면으로써, 픽셀 평탄화막과 동일한 수준의 두께를 갖는 패드 보호부가 형성되는 패드부의 단면을 나타내는 도면이다.
도 7을 참조하면, 패드전극(PE)은 이방성 도전필름(ACF)을 통해서 데이터 연성회로기판(S-COF)의 신호배선(CL)과 전기적으로 접촉한다. 이방성도전필름(ACF)은 접착수지(AR)에 분산되어 배치된 복수의 도전볼(CB)을 포함한다.
표시영역(AA)의 픽셀 평탄화막(PLN1)은 표시영역의 단차를 개선하기 위해서 일정 수준, 예컨대 2㎛ 정도의 두께로 형성되어야 한다. 도 7에서와 같이, 패드 보호부(PLN2)가 2㎛ 정도의 두께로 형성된다면, 이방성 도전필름(ACF)의 도전볼(CB) 연성회로기판(S-COF)의 신호배선(CL) 또는 표시패널의 패드전극(PE)과 접촉되지 않는 현상이 발생한다.
따라서, 본 발명에 의한 패드 보호부(PLN2)는 도 4에서와 같이, 표시영역(AA)의 픽셀 평탄화막(PLN1)의 두께보다 얇은 두께를 갖도록 형성된다.
픽셀 평탄화막(PLN1)과 패드 보호부(PLN2)를 형성하는 방법을 살펴보면 다음과 같다.
도 8은 표시패널의 전면에 걸쳐서 평탄화막을 형성한 단면 및 포토 마스크의 단면을 나타내는 도면이고, 도 9는 포토 마스크의 평면을 나타내는 도면이다.
도 8 및 도 9를 참조하면, 평탄화막(PLN)은 표시영역(AA)에 배치되는 트랜지스터 및 비표시영역(NA)에 패드전극(PE)를 덮도록 형성된다.
포토 마스크(PM)는 노멀 영역(NM)과 슬릿 영역(HTM)을 포함한다. 노멀 영역(NM)은 표시영역(AA) 상에 정렬되고, 제1 광투과 영역(A1)과 제3 광투과 영역(A3)을 포함한다. 슬릿 영역(HTM)은 비표시영역(NA) 상에 정렬되고, 제2 광투과 영역(A2)과 제3 광투과 영역(A3)을 포함한다.
제2 광투과 영역(A2)의 광 투과율은 제3 광투과 영역(A3)의 광 투과율 보다 높고 제1 광투과 영역(A1)의 광 투과율 보다 낮다.
제1 광투과 영역(A1)은 개구영역에 해당하여 노광 공정에서 광을 완전히 투과시킨다. 제1 광투과 영역(A1)은 표시영역(AA)의 픽셀 평탄화막(PLN1)이 형성되는 영역에 대응된다.
제2 광투과 영역(A2)은 차단부와 개구부를 포함하는 슬릿 구조로 이루어진다. 제2 광투과 영역(A2)은 패드 보호부(PLN2)가 형성되는 영역에 정렬된다. 제2 광투과 영역(A2)은 패드 보호부(PLN2) 이외에 패드홀(PH)을 제외한 비표시영역(NA)의 전면에 대응하도록 설계될 수 있다.
제3 광투과 영역(A3)은 광을 차단하는 영역에 해당하며, 비표시영역(NA)의 패드홀(PH) 및 표시영역(AA)의 비아홀(Via)이 형성되는 영역에 대응한다.
이와 같은 포토 마스크(PM)를 이용하여 노광 공정을 수행하고, 이후에 현상 공정을 통해서 평탄화막(PLN)을 패터닝한다.
표시패널(100)에서 포토 마스크(PM)의 제1 광투과 영역(A1)이 맞닿은 영역은 현상 공정을 통해서 평탄화막(PLN)이 그대로 남겨져서 픽셀 평탄화막(PLN1)이 된다.
표시패널(100)에서 포토 마스크(PM)의 제2 광투과 영역(A2)이 맞닿은 영역은 현상 공정을 통해서 평탄화막(PLN)의 일부만 식각되어서 패드 보호부(PLN2)가 된다.
표시패널(100)에서 포토 마스크(PM)의 제3 광투과 영역(A3)이 맞닿은 영역은 현상 공정을 통해서 평탄화막(PLN)이 완전히 제거되어, 패드홀(PH) 및 비아홀(Via)이 된다.
현상 공정에서 패드 보호부(PLN2)의 두께는 제2 광투과 영역(A2)의 차단부와 개구부의 비율에 의해서 결정된다.
도 10은 본 발명에 의한 포토 마스크의 제2 광투과 영역을 나타내는 도면이다.
도 10을 참조하면, 제2 광투과 영역은 차단부(CA) 및 개구부(OA)를 포함한다. 개구부(OA)는 제2 광투과 영역에서 일방향으로 길게 형성되는 슬릿 구조로 일루어진다.
아래의 [표 1]은 개구부의 폭(W2)과 차단부의 폭(W1)에 따른 패드 보호부(PLN2)의 두께를 측정한 실험 결과를 나타내는 표이다.
| 개구부의 폭(W2) | |||||
| 0.5㎛ | 1㎛ | 1.5㎛ | 2㎛ | ||
| 차단부의 폭(W1) | 1㎛ | 0.67㎛ | 1.37㎛ | 1.71㎛ | 1.82㎛ |
| 1.5㎛ | 0.17㎛ | 0.90㎛ | 1.26㎛ | 1.44㎛ | |
| 2㎛ | 0.00㎛ | 0.57㎛ | 0.94㎛ | 1.17㎛ | |
[표 1]을 참조하면, 현상 공정을 통해서 형성되는 패드 보호부(PLN2)의 두께는 개구부의 폭(W2)에 비례하고, 차단부의 폭(W1)에 반비례한다.
이러한 실험 결과를 바탕으로, 차단부의 폭(W1)과 개구부의 폭(W2)에 의해서 결정되는 패드 보호부(PLN2)의 두께는 이방성 도전필름(ACF)의 도전볼(CB) 두께를 고려하여 선택될 수 있다. 패드 보호부(PLN2)의 두께(h2)는 도 7에 도시된 도전볼(CB)의 직경 보다 작게 설정되는 것이 바람직하다. 예컨대, 도전볼(CB)의 두께가 2㎛ 정도라면, 패드 보호부(PLN2)는 2㎛이하가 되는 범위 내에서 차단부의 폭(W1)과 개구부의 폭(W2)을 결정할 수 있다.
패드 보호부(PLN2)는 패드전극(PE)의 측면을 통해서 투습이 이루어지거나 부식되는 것을 방지하기 위한 것이기 때문에, 두께의 최소 폭은 크게 고려되지 않아도 무방하다. 예컨대, 패드 보호부(PLN2)는 0.01㎛ 정도의 얇은 두께로 형성될 수도 있다.
살펴본 바와 같이, 본 발명은 평탄화막(PLN)을 선택적으로 식각하여 표시영역(AA)의 픽셀 평탄화막(PLN1) 뿐만 아니라 비표시영역(NA)의 패드 보호부(PLN2)를 동시에 형성할 수 있다. 그 결과, 픽셀 평탄화막(PLN1)과 패드 보호부(PLN2)를 별도로 형성하는 것에 대비하여 포토레지스트 공정의 마스크 개수를 줄일 수 있다. 또한, 패드 보호부(PLN2)의 두께가 픽셀 평탄화막(PLN1)과 동일한 수준일 때에는 이방성 도전필름과의 접촉 불량이 발생할 수 있지만, 본 발명은 하프톤 마스크를 이용하여 패드 보호부(PLN2)의 두께를 다르게 함으로써 이방성 도전필름과의 접촉 불량을 개선할 수 있다.
본 발명의 실시 예는 데이터 구동부가 실장되는 데이터 연성회로기판(S-COF)과 연결되는 데이터 패드부(PAD)를 중심으로 설명되었다. 하지만, 본 발명의 기술적 사상은 게이트 패드부에도 동일하게 적용될 수 있는 것은 자명하다.
그리고 본 발명은 노광 공정에서 노출된 영역이 현상 공정 이후에 남아있는 평탄화막을 실시 예로 설명되었지만, 평탄화막의 종류에 따라서 포토 마스크의 제1 광투과 영역(A1)과 제3 광투과 영역(A3)이 반대의 위치에 배치될 수 있다. 이러한 경우에도, 본 발명에 의한 제2 광투과 영역(A2)이 형성되는 위치는 본 명세서에 설명된 위치와 동일하다.
조금 더 자세히 설명하자면, 상술한 포토 마스크(PM)를 사용한 노광 방식은 실질적으로 Negative 방식으로 포토 마스크(PM)의 빛이 투과되는 영역은 평탄화막(PLN)이 경화되어 식각공정에서 식각되지 않고 남게 되고, 투과도가 낮은 영역은 일부가 식각되어 낮은 높이의 평탄화막(PLN)이 배치되며 빛이 투과되지 않는 영역은 완전히 식각되는 방식이다.
다른 방식으로는 Positive방식이 있다. Positive방식은 상술한 방식과는 반대로 포토 마스크(PM)을 사용하여 광에 노출된 영역이 식각되는 방식이다.
이와 같이, 상술한 Negative 방식과 Positive방식의 노광방식 중에서 Positive 방식의 경우 더욱 미세한 공정이 가능하여 상대적으로 미세한 폭의 구조물 또는 미세전극을 배치하는데 유리하다. 또한, 두 가지의 방식은 사용되는 포토 마스크(PM)는 각기 다른 형태로 설계되어야 한다.
노광방식의 차이에 따라 포토 마스크(PM)를 설계하는 방식은 각각 다를 수 있다. 상술한 예에서는 상기 평탄화막(PLN)을 배치하는 과정을 Negative방식을 기준으로 설명하였다.
그러나, 근래 초고해상도의 표시장치가 연구 개발되있고, 평탄화막(PLN)을 배치하는데 있어 더욱 미세한 공정이 필요한 경우 Positive방식의 노광방식도 사용될 수 있다. 상기 두 가지 방식의 노광방식은 본 발명이 적용될 수 있는 다양한 실시예에서 선택적으로 사용할 수 있다.
즉, 본 발명의 일 실시예에서 Positive방식의 노광방식이 적용되는 경우, 포토 마스크(PM)의 제2 광투과 영역(A2)의 광 투과율은 제3 광투과 영역(A3)의 광투과율 보다 낮고 제1 광투과 영역(A1)의 광 투과율 보다 높을 수 있다.
도 11은 노광 공정을 위한 포토 마스크의 패드부와 대응하는 영역을 설명하기 위한 개략적인 도면이고, 도 12는 패드전극의 테두리와 대응하는 포토 마스크를 설명하기 위한 도 11의 X영역에 대한 개략적인 확대도이다.
도 11을 참조하면, 포토 마스크(PM)는 제3 광투과 영역(A3)과 제2 광투과 영역(A2)이 정의되어 있으며 패드전극(PE)의 적어도 일부의 테두리는 제2 광투과 영역(A2)내에 대응한다. 노광공정으로 Negative방식의 공정이 사용되는 경우 제2 광투과 영역(A2)의 투과도는 제3 광투과 영역(A3)보다 높다. 그러나 Positive 방식의 노광공정의 경우 제2 광투과 영역(A2)의 투과도는 제3 광투과 영역(A3)보다 낮다.
패드전극(PE)은 소스전극(SE) 또는 드레인전극(DE)과 실질적으로 동일한 재질로 배치될 수 있는데, 소스전극(SE) 및 드레인전극(DE)이 다중층일 경우에는 몰리브덴/알루미늄-네오디뮴의 2중층, 티타늄/알루미늄/티타늄, 몰리브덴/알루미늄/몰리브덴 또는 몰리브덴/알루미늄-네오디뮴/몰리브덴의 3중층으로 이루어질 수 있다.
패드전극(PE)은 도전필름을 통해 전기적인 연결관계를 맺어야 하기에 평탄화층(PLN)이 오픈되어야 하며 이를 위해 식각용액을 사용하여 도포된 평탄화층(PLN)을 오픈하게 된다. 이때, 패드전극(PE)을 구성하는 상술한 재료 중 알루미늄(AL)의 경우 식각액에 반응이 빠르므로 평탄화층(PLN)이 오픈된 패드전극(PE)의 테두리 부분에서 식각액이 침식하여 패드전극(PE)에 부식이 발생할 수 있다.
이에, 도 11에 도시된 바와 같이 표시패널(100)의 패드전극(PE)의 테두리 부분과 대응하는 포토마스크(PM)는 제2 광투과 영역(A2)과 대응하도록 하면, 마스크를 사용한 노광 및 식각공정을 통해 평판화막(PLN)을 오픈할 때, 패드전극(PE)의 테두리 영역에서 평탄화막(PLN)의 일부를 남도록 하여 패드전극(PE)을 감싸도록 할 수 있고, 식각용액에 의한 손상을 최소화 할 수 있다.
이어서 도 12를 참조하여 상술한 패드전극(PE)의 테두리 부분이 식각용액에 의한 손상을 더욱 최소화하는 구성에 대하여 설명하도록 한다. 제2 광투과 영역(A2)의 투과도는 포토 마스크(PM)에 배치된 슬릿의 폭과 넓이에 따라 조절된다.
이와 같이 슬릿이 있는 제2 광투과 영역(A2)은 노광 후 식각공정에서 패드전극(PE)의 테두리 영역을 평탄화층(PLN)이 덮도록 배치할 수 있는데, 슬릿의 방향에 따라 평탄화층(PLN)의 두께가 불균형할 수 있다. 도 12에 도시된 포토 마스크(PM)의 제2 광투과 영역(A2)의 경우와 같이, 슬릿의 방향을 조절하면, 차단부(CA) 및 개구부(OA)를 패드전극(PE)의 테두리와 실질적으로 평행하도록 배치할 수 있고, 이어서 수반되는 노광 및 식각공정에서 평탄화층(PLN)의 일부가 패드전극(PE)의 테두리를 커버하도록 배치되는데, 더욱 균일한 높이를 갖도록 배치할 수 있다. 즉, 패드전극(PE)의 경계부의 방향과 대응하여 균일한 두께로 평탄화층(PLN)을 배치할 수 있다.
상술한 바와 같이, 패드전극(PE)의 경계부의 방향과 대응하여 균일한 두께로 평탄화층(PLN)을 배치하여 패드전극(PE)의 테두리에서 발생할 수 있는 식각액에 의한 패드전극(PE)의 산화를 더욱 최소화 할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양하게 변경 및 수정할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정해져야만 할 것이다.
SIC: 데이터 구동부 GIC: 게이트 구동부
S-COF, G-COF: 연성회로기판 PLN1: 픽셀 평탄화막
PLN2: 패드 보호부 PE: 패드전극
ACF: 이방성 도전필름
S-COF, G-COF: 연성회로기판 PLN1: 픽셀 평탄화막
PLN2: 패드 보호부 PE: 패드전극
ACF: 이방성 도전필름
Claims (12)
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 표시영역에 배치되는 트랜지스터 및 비표시영역에 배치되는 패드전극을 형성하는 단계;
상기 트랜지스터 및 상기 패드전극을 덮는 평탄화막을 형성하는 단계; 및
상기 평탄화막을 선택적으로 식각하여, 상기 표시영역의 상기 트랜지스터를 덮는 픽셀 평탄화막, 상기 패드전극의 일부를 노출시키는 패드홀 및 상기 패드전극을 측면과 상부의 가장자리를 둘러싸면서 덮는 패드 보호부를 형성하는 단계를 포함하고,
상기 패드 보호부를 형성하는 단계는 상기 패드 보호부의 두께가 상기 픽셀 평탄화막의 두께보다 얇도록 수행되고,
상기 평탄화막을 선택적으로 식각하는 단계는
상기 평탄화막 상에 포토 마스크를 정렬시키고 노광 공정을 하는 단계; 및
상기 포토 마스크를 제거하고 식각을 하는 단계를 포함하되,
상기 포토 마스크는
상기 패드홀이 배치되는 영역에 정렬되는 제1 광투과 영역;
상기 패드 보호부가 배치되는 영역에 정렬되는 제2 광투과 영역; 및
상기 픽셀 평탄화막이 배치되는 영역에 정렬되는 제3 광투과 영역을 포함하고,
상기 포토 마스크의 제2 광투과 영역은
상기 노광 공정에서 조사되는 광을 차단하는 차단부; 및
상기 광을 투과시키는 개구부를 포함하고,
상기 포토 마스크의 상기 차단부 및 상기 개구부의 적어도 일부는 상기 패드전극의 주변부와 평행을 이루고,
상기 패드전극의 모서리는 평면상에서 제1 방향의 변 및 제2 방향의 변이 수직을 이루고, 상기 제2 광투과 영역은 상기 패드전극의 모서리에서 상기 제1방향 및 상기 제2방향과 평행을 이루는 상기 차단부 및 상기 개구부를 포함하는,
표시패널의 제조방법. - 제 7 항에 있어서,
상기 제2 광투과 영역의 광 투과율을 상기 제3 광투과 영역의 광 투과율보다 높고 상기 제1 광투과 영역의 광 투과율 보다 낮거나, 상기 제1 광투과 영역의 광 투과율 보다 높고 상기 제3 광투과 영역의 광 투과율 보다 낮은 표시패널의 제조방법. - 제 7 항에 있어서,
상기 차단부의 폭은 1㎛~2㎛이고, 상기 개구부의 폭은 0.5㎛~1㎛인 표시패널의 제조방법. - 제 7 항에 있어서,
상기 트랜지스터를 형성하는 단계는
액티브층을 형성하는 단계;
상기 액티브층을 덮는 게이트 절연막 상에 게이트전극을 형성하는 단계; 및
상기 게이트전극을 덮는 절연막 상에 소스 금속층을 이용하여 소스전극 및 드레인전극을 형성하는 단계를 포함하고,
상기 패드전극은 상기 소스 금속층을 이용하여 형성하는 표시패널의 제조방법. - 표시패널에 형성된 트랜지스터 및 패드전극을 덮는 평탄화막을 선택적으로 노광시키기 위한 포토 마스크에 있어서,
상기 패드전극의 일부가 노출되는 패드홀이 배치되는 영역에 정렬되는 제1 광투과 영역;
상기 패드전극을 둘러싸면서 덮는 패드 보호부가 배치되는 영역에 정렬되는 제2 광투과 영역; 및
상기 트랜지스터를 덮는 픽셀 평탄화막이 배치되는 영역에 정렬되는 제3 광투과 영역을 포함하고,
상기 제2 광투과 영역의 광 투과율은 상기 제3 광투과 영역의 광 투과율보다 높고 상기 제1 광투과 영역의 광 투과율 보다 낮거나, 상기 제1 광투과 영역의 광 투과율 보다 높고 상기 제3 광투과 영역의 광 투과율 보다 낮고,
상기 포토 마스크의 제2 광투과 영역은
상기 노광 공정에서 조사되는 광을 차단하는 차단부; 및
상기 광을 투과시키는 개구부를 포함하고,
상기 포토 마스크의 상기 차단부 및 상기 개구부의 적어도 일부는 상기 패드전극의 주변부와 평행을 이루고,
상기 패드전극의 모서리는 평면상에서 제1 방향의 변 및 제2 방향의 변이 수직을 이루고, 상기 제2 광투과 영역은 상기 패드전극의 모서리에서 상기 제1방향 및 상기 제2방향과 평행을 이루는 상기 차단부 및 상기 개구부를 포함하는,
포토 마스크. - 제 11 항에 있어서,
상기 차단부의 폭은 1㎛~2㎛이고, 상기 개구부의 폭은 0.5㎛~1㎛인 포토 마스크.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20160175996 | 2016-12-21 | ||
| KR1020160175996 | 2016-12-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20180072515A KR20180072515A (ko) | 2018-06-29 |
| KR102556961B1 true KR102556961B1 (ko) | 2023-07-20 |
Family
ID=62780855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020170072656A KR102556961B1 (ko) | 2016-12-21 | 2017-06-09 | 포토 마스크 및 이를 이용한 디스플레이 패널 및 디스플레이 패널의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102556961B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108878454B (zh) * | 2018-07-03 | 2022-04-01 | 京东方科技集团股份有限公司 | 显示面板、其制作方法及显示装置 |
| KR20230134028A (ko) * | 2022-03-10 | 2023-09-20 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010003668A (ja) * | 2008-06-23 | 2010-01-07 | Samsung Electronics Co Ltd | 有機発光表示装置及びその製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101925998B1 (ko) * | 2011-12-22 | 2018-12-07 | 엘지디스플레이 주식회사 | 유기전계 발광표시장치 및 그 제조 방법 |
| KR102117109B1 (ko) * | 2013-10-22 | 2020-06-01 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| KR102141082B1 (ko) * | 2014-05-02 | 2020-08-05 | 엘지디스플레이 주식회사 | 유기발광다이오드 표시장치 및 그 제조방법 |
| KR102369300B1 (ko) * | 2015-02-24 | 2022-03-03 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
-
2017
- 2017-06-09 KR KR1020170072656A patent/KR102556961B1/ko active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010003668A (ja) * | 2008-06-23 | 2010-01-07 | Samsung Electronics Co Ltd | 有機発光表示装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20180072515A (ko) | 2018-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3176826B1 (en) | Display device and method for manufacturing the same | |
| KR102236129B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR102080065B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR102089074B1 (ko) | 표시패널용 어레이 기판 및 그 제조방법 | |
| CN107785392B (zh) | 显示装置 | |
| US8044426B2 (en) | Light emitting device capable of removing height difference between contact region and pixel region and method for fabricating the same | |
| US8778730B2 (en) | Process for production of circuit board | |
| KR101924995B1 (ko) | 박막 트랜지스터 표시판 및 그를 포함하는 유기 발광 표시 장치, 박막 트랜지스터 표시판의 단선 방법 | |
| KR101936625B1 (ko) | 플렉서블 유기발광다이오드 표시장치 및 그 제조방법 | |
| KR102473310B1 (ko) | 표시 장치 | |
| US20140014951A1 (en) | Semiconductor device | |
| CN107978690B (zh) | 显示装置 | |
| KR20170078075A (ko) | 유기 발광 다이오드 표시 장치 | |
| KR20130071996A (ko) | 유기전계발광 표시장치 및 그 제조 방법 | |
| US20130048998A1 (en) | Semiconductor device, thin film transistor substrate, and display apparatus | |
| KR102650917B1 (ko) | 디스플레이 패널 및 이를 갖는 디스플레이 장치 | |
| EP3276599B1 (en) | Display device | |
| KR102454085B1 (ko) | 표시장치 및 그 제조방법 | |
| KR102157689B1 (ko) | 평판 표시장치용 박막 트랜지스터 어레이 기판 | |
| KR102556961B1 (ko) | 포토 마스크 및 이를 이용한 디스플레이 패널 및 디스플레이 패널의 제조방법 | |
| KR20130124828A (ko) | 박막 트랜지스터 표시판 및 이를 포함하는 표시 장치 | |
| US20150255493A1 (en) | Display device and method of manufacturing the same | |
| US20210202658A1 (en) | Display device | |
| KR20100069902A (ko) | 액정표시장치 및 그 제조방법 | |
| KR102119572B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right |