KR100611154B1 - 금속 유도 결정화 방법을 이용한 박막 트랜지스터, 이의제조 방법 및 이를 사용하는 액티브 매트릭스 평판 표시장치 - Google Patents

금속 유도 결정화 방법을 이용한 박막 트랜지스터, 이의제조 방법 및 이를 사용하는 액티브 매트릭스 평판 표시장치 Download PDF

Info

Publication number
KR100611154B1
KR100611154B1 KR1020030085247A KR20030085247A KR100611154B1 KR 100611154 B1 KR100611154 B1 KR 100611154B1 KR 1020030085247 A KR1020030085247 A KR 1020030085247A KR 20030085247 A KR20030085247 A KR 20030085247A KR 100611154 B1 KR100611154 B1 KR 100611154B1
Authority
KR
South Korea
Prior art keywords
crystallization
film
active layer
inducing metal
mic
Prior art date
Application number
KR1020030085247A
Other languages
English (en)
Other versions
KR20050051458A (ko
Inventor
구재본
이상걸
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020030085247A priority Critical patent/KR100611154B1/ko
Priority to US10/992,856 priority patent/US7335917B2/en
Publication of KR20050051458A publication Critical patent/KR20050051458A/ko
Application granted granted Critical
Publication of KR100611154B1 publication Critical patent/KR100611154B1/ko
Priority to US11/968,365 priority patent/US8273638B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 버퍼층의 하부에 결정화 유도 금속을 형성하고 결정화 유도 금속의 확산을 통하여 금속 유도 결정화 방법(MIC, Metal Induced Crystallization)을 수행하여 형성된 박막 트랜지스터와 이의 제조 방법 및 이를 사용하는 액티브 매트릭스 평판 표시 장치에 관한 것으로, 절연 기판 상에 형성된 결정화 유도 금속막과; 상기 결정화 유도 금속막 상에 형성된 버퍼층과; 상기 버퍼층 상에 형성되어 소오스/드레인 영역을 구비하며, MIC 결정화 방법에 의하여 결정화된 다결정 실리콘으로 이루어진 활성층을 포함하는 박막 트랜지스터를 제공하는 것을 특징으로 한다.
박막 트랜지스터, 평판 표시 장치, MIC

Description

금속 유도 결정화 방법을 이용한 박막 트랜지스터, 이의 제조 방법 및 이를 사용하는 액티브 매트릭스 평판 표시 장치{Thin Film Transistor using Metal Induced Crystallization and method of fabricating the same and Active Matrix Flat Panel Display using said Thin Film Transistor}
도 1a 내지 도 1d는 종래의 금속 유도 결정화 방법을 이용한 박막 트랜지스터의 제조 방법을 설명하기 위한 공정 단면도.
도 2a 내지 도 2e는 본 발명의 제 1 실시예에 따른 금속 유도 결정화 방법을 이용한 박막 트랜지스터 및 이를 사용하는 액티브 매트릭스 평판 표시 장치의 제조 방법을 설명하기 위한 공정 단면도.
도 3은 본 발명의 제 2 실시예에 따른 박막 트랜지스터를 구비하는 평판 표시 장치를 설명하기 위한 단면도.
도 4는 박막 트랜지스터의 활성층에 함유된 Ni의 함량에 따른 오프 전류(Ioff)를 나타내는 도면.
도 5는 박막 트랜지스터의 활성층에 함유된 Ni의 함량에 따른 전하의 이동도 및 문턱 전압을 나타내는 도면.
(도면의 주요 부위에 대한 부호의 설명)
200; 절연 기판 210; 결정화 유도 금속막
220; 버퍼층 235; 활성층
235S, 235D; 소오스/드레인 영역 235C; 채널 영역
240; 게이트 절연막 250; 게이트 전극
260; 층간 절연막 261, 265; 콘택 홀
271, 275: 소오스/드레인 전극 280; 보호막
290; 발광 소자
본 발명은 금속 유도 결정화 방법(MIC, Metal Induced Crystallization)을 이용한 박막 트랜지스터와 이의 제조 방법 및 이를 사용하는 평판 표시 장치에 관한 것으로, 더욱 상세하게는 버퍼층의 하부에 결정화 유도 금속을 형성하고 결정화 유도 금속의 확산을 통하여 금속 유도 결정화 방법을 수행하여 형성된 박막 트랜지스터와 이의 제조 방법 및 이를 사용하는 평판 표시 장치에 관한 것이다.
박막 트랜지스터의 활성층으로 사용되는 다결정 실리콘막을 형성하는 방법은 절연 기판 상에 비정질 실리콘막을 증착한 다음, 소정의 온도에서 결정화하여 다결정 실리콘막을 형성하는 방법을 이용하였다.
상기 비정질 실리콘막을 결정화하는 방법으로는 열처리에 의한 SPC(Solid Phase Crystallization), 레이저 결정화에 의한 ELA(Eximer Laser Anealing), MIC(Metal Induced Crystallization) 등이 있다.
그러나, SPC 방법은 높은 결정화 온도 및 장시간의 공정 시간이 소요되는 문제점이 있으며, ELA 방법은 고가의 장비 투자 및 레이저의 불안정성에 기인하는 시간적, 공간적 불균일성과 레이저에 따른 줄무늬 결함이 발생하는 문제점이 있다.
이에 비하여 MIC 방법은 통상의 열처리 설비를 이용하여 상대적으로 낮은 공정 온도 및 공정 시간이 짧은 장점이 있다.
이하 첨부된 도면을 참조하여, 종래 기술에 대하여 설명한다.
도 1a 내지 도 1d는 종래의 금속 유도 결정화 방법을 이용한 박막 트랜지스터의 제조 방법을 설명하기 위한 공정 단면도이다.
도 1a를 참조하면, 버퍼층(110)을 구비하는 절연 기판(100) 상에 비정질 실리콘막(120)을 형성하고, 상기 비정질 실리콘막(120) 상에 금속 유도 결정화 방법을 수행하기 위한 결정화 유도 금속막(130)을 형성한다.
도 1b를 참조하면, 상기 결정화 유도 금속막(130)이 형성된 상기 절연 기판(100)을 로(furnace)에서 열처리하여 상기 비정질 실리콘막(120)을 다결정 실리콘막(123)으로 결정화한다.
도 1c를 참조하면, 상기 결정화 유도 금속막(130)을 제거한 후, 상기 다결정 실리콘막(123)을 패터닝하여 다결정 실리콘으로 이루어지는 활성층(125)을 형성한다.
도 1d를 참조하면, 상기 활성층(125)을 형성한 후, 상기 절연 기판(100) 상에 게이트 절연막(140)과 게이트 전극 물질을 순차 형성하고, 상기 게이트 전극 물질을 패터닝하여 게이트 전극(150)을 형성한다.
상기 게이트 전극(150)을 형성한 후, 상기 게이트 전극(150)을 마스크로 하여 소정의 불순물을 주입하여 상기 활성층(125)에 소오스/드레인 영역(125S, 125D)을 형성한다. 이때, 상기 소오스/드레인 영역(125S, 125D) 사이의 영역은 채널 영역(125C)으로 작용한다.
상기 소오스/드레인 영역(125S, 125D)을 형성한 후, 상기 게이트 전극(150)을 구비하는 상기 절연 기판(100) 전면에 상기 소오스/드레인 영역(125S, 125D)의 일부를 노출시키는 콘택 홀(161, 165)을 구비하는 층간 절연막(160)을 형성한다.
상기 층간 절연막(160)을 형성한 후, 상기 콘택 홀(161, 165)을 통하여 상기 소오스/드레인 영역(125S, 125D)과 전기적으로 연결되는 소오스/드레인 전극(171, 175)을 형성하여 박막 트랜지스터를 형성한다.
그러나, 상기한 바와 같은 공정을 통하여 형성된 박막 트랜지스터는 MIC 결정화 시에 결정화 유도 금속과 직접 접촉하여 결정화되므로, 상기 결정화 유도 금속이 상기 활성층 내로 확산하여 잔류하게 된다.
이때, 상기 활성층 내의 결정화 유도 금속의 함량이 필요 이상으로 많은 경우, 특히 결정화 유도 금속이 Ni이고 활성층 내의 Ni의 함량이 1E+12/㎠ 이상의 경우에는 오프 전류(off current)가 커지고, 문턱 전압(Vth)이 높아지며, 전하의 이동을 방해하여 전하의 이동도(mobility)가 낮아지는 문제점이 발생한다.
따라서, 상기한 바와 같은 박막 트랜지스터를 사용하는 액티브 매트릭스 평판 표시 장치(Active Matrix Flat Panel Display)에서 화질이 저하되며, 오작동이 발생하는 문제점이 있다.
본 발명의 목적은 상기한 종래 기술의 문제점을 해결하기 위한 것으로, 본 발명은 버퍼층의 하부에 MIC 결정화 유도 금속막을 형성하고 확산을 통하여 MIC 결정화를 수행하여, 활성층에 결정화 유도 금속의 잔류량을 조절하여 특성이 우수한 박막 트랜지스터와 이의 제조 방법 및 이를 사용하는 액티브 매트릭스형 평판 표시 장치를 제공하는 데에 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 절연 기판 상에 형성된 결정화 유도 금속막과; 상기 결정화 유도 금속막 상에 형성된 버퍼층과; 상기 버퍼층 상에 형성되어 소오스/드레인 영역을 구비하며, MIC 결정화 방법에 의하여 결정화된 다결정 실리콘으로 이루어진 활성층을 포함하는 박막 트랜지스터를 제공하는 것을 특징으로 한다.
또한, 본 발명은 절연 기판 상에 형성된 결정화 유도 금속막과; 상기 결정화 유도 금속막 상에 형성된 버퍼층과; 상기 버퍼층 상에 형성되어 소오스/드레인 영역을 구비하며, MIC 결정화 방법에 의하여 결정화된 다결정 실리콘으로 이루어진 활성층과; 상기 활성층 상에 형성된 게이트 절연막과; 상기 게이트 절연막 상에 형성된 게이트 전극과; 상기 게이트 전극 상에 형성된 층간 절연막과; 상기 층간 절연막의 콘택 홀을 통하여 상기 소오스/드레인 영역과 전기적으로 연결되는 소오스/드레인 전극과; 상기 소오스/드레인 전극 중 어느 하나와 전기적으로 연결되는 발광 소자를 포함하는 평판 표시 장치를 제공하는 것을 특징으로 한다.
본 발명의 실시예에 있어서, 상기 절연 기판은 발광 영역과 TFT 영역을 구비 하며, 상기 결정화 유도 금속막은 TFT 영역에만 형성될 수도 있으며, 상기 TFT 영역에만 형성된 상기 결정화 유도 금속막은 외부 광을 차단하는 광차단막으로 작용한다.
상기 결정화 유도 금속막은 Ni, Al, Pt, Pd, Pb, Co 및 이들의 합금 중 어느 하나로 이루어지는 것이 바람직하며, 상기 버퍼층은 상기 결정화 유도 금속의 확산 경로로 작용한다.
상기 활성층은 MIC 결정화에 의하여 결정화 유도 금속을 함유하며, 상기 활성층에 함유된 상기 결정화 유도 금속은 Ni인 것이 바람직하다.
상기 활성층에 함유된 Ni는 1E+11/㎠ 내지 1E+12/㎠ 인 것이 바람직하다.
상기 평판 표시 장치는 액정 표시 장치 또는 유기 전계 발광 표시 장치이다.
또한, 본 발명은 절연 기판 상에 결정화 유도 금속막을 형성하는 단계와; 상기 결정화 유도 금속막 상에 버퍼층을 형성하는 단계와; 상기 버퍼층 상에 비정질 실리콘막을 형성하는 단계와; 상기 비정질 실리콘막을 MIC 결정화하여 다결정 실리콘막을 형성하는 단계와; 상기 다결정 실리콘막을 패터닝하여 활성층을 형성하는 단계를 포함하는 박막 트랜지스터의 제조 방법을 제공하는 것을 특징으로 한다.
또한, 본 발명은 절연 기판 상에 결정화 유도 금속막을 형성하는 단계와; 상기 결정화 유도 금속막 상에 버퍼층을 형성하는 단계와; 상기 버퍼층 상에 비정질 실리콘막을 형성하는 단계와; 상기 비정질 실리콘막을 MIC 결정화하여 다결정 실리콘막을 형성하는 단계와; 상기 다결정 실리콘막을 패터닝하여 활성층을 형성하는 단계와; 상기 활성층 상에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 상에 게이트 전극을 형성하는 단계와; 상기 게이트 전극 상에 층간 절연막을 형성하는 단계와; 상기 층간 절연막 상에 소오스/드레인 전극을 형성하는 단계와; 상기 소오스/드레인 전극 중 어느 하나와 전기적으로 연결되는 발광 소자를 형성하는 단계를 포함하는 평판 표시 장치의 제조 방법을 제공하는 것을 특징으로 한다.
이때, 상기 비정질 실리콘막의 MIC 결정화는 열처리를 통하여 상기 결정화 유도 금속을 버퍼층을 통하여 확산시켜 비정질 실리콘을 다결정 실리콘으로 결정화하는 것이 바람직하다.
이하 첨부된 도면을 참조하여, 본 발명의 실시예를 설명한다.
(실시예 1)
도 2a 내지 도 2e는 본 발명의 제 1 실시예에 따른 금속 유도 결정화 방법을 이용한 박막 트랜지스터 및 이를 사용하는 액티브 매트릭스 평판 표시 장치의 제조 방법을 설명하기 위한 공정 단면도이다.
본 발명의 제 1 실시예에 따른 박막 트랜지스터는 절연 기판(200) 상에 형성된 결정화 유도 금속막(210), 상기 결정화 유도 금속막(210) 상에 형성된 버퍼층(220), 상기 버퍼층(220) 상에 형성되어 소오스/드레인 영역(235S, 235D)을 구비하는 다결정 실리콘으로 이루어진 활성층(235), 상기 활성층(235) 상에 형성된 게이트 절연막(240), 상기 게이트 절연막(240) 상에 형성된 게이트 전극(250), 상기 게이트 전극(250) 상에 형성된 층간 절연막(260), 상기 층간 절연막(260)의 콘택 홀(261, 265)을 통하여 상기 소오스/드레인 영역(235S, 235D)과 전기적으로 연결되는 소오스/드레인 전극(271, 275)이 형성된 구조를 갖는다.
또한, 본 발명의 제 1 실시예에 따른 액티브 매트릭스 평판 표시 장치는 상기 박막 트랜지스터의 상기 소오스/드레인 전극(271, 275) 중 어느 하나, 예를 들면 상기 드레인 전극(275)과 보호막(280)의 비아 홀(285)을 통하여 전기적으로 연결되는 발광 소자(290)를 구비한다.
도 2a를 참조하면, 절연 기판(200) 상에 MIC 결정화를 위한 결정화 유도 금속막(210)을 형성한다. 이때, 상기 결정화 유도 금속막(210)은 Ni, Al, Pt, Pd, Pb 또는 Co 중 어느 하나를 사용하는 것이 바람직하다.
상기 결정화 유도 금속막(210)이 형성된 상기 절연 기판(200) 전면에 버퍼층(220, buffer layer; diffusion barrier)을 PECVD, LPCVD, 스퍼터링(sputtering) 등의 방법을 통해 증착한다. 이때, 상기 버퍼층(220)은 상기 절연 기판(200)으로부터 불순물이 활성층(다결정 실리콘)에 침투하는 것을 방지하며, 상기 결정화 유도 금속막(210)의 결정화 유도 금속이 MIC 결정화 시에 활성층으로 확산하는 경로가 되는 일종의 희생층의 역할을 수행하게 된다.
상기 버퍼층(220)을 형성한 후, 상기 버퍼층(220) 상에 PECVD, LPCVD, 스퍼터링 등의 방법을 이용하여 비정질 실리콘막(230, amorphous Si)을 증착한다. 그리고, 진공 로(furnace)에서 탈수소 공정을 실시한다. 상기 비정질 실리콘막을 LPCVD나 스퍼터링으로 증착한 경우 탈수소하지 않을 수도 있다.
도 2b를 참조하면, 상기 비정질 실리콘막(230)이 형성된 상기 절연 기판(200)을 로(furnace)에서 열처리하여 상기 결정화 유도 금속을 상기 비정질 실리콘막(230)으로 확산시키고, 상기 비정질 실리콘막(230)을 상기 확산된 결정화 유 도 금속에 의하여 결정화하는 MIC 결정화 공정을 수행하여 다결정 실리콘막(233)을 형성한다.
이때, 상기 MIC 결정화 공정을 통하여 형성된 다결정 실리콘막(233)의 결정화 유도 금속의 함량은 1E+11/㎠ 내지 1E+12/㎠의 범위인 것이 바람직하다.
이는 상기 결정화 유도 금속의 함량이 1E+12/㎠ 이상인 경우에는 박막 트랜지스터의 특성이 저하되며, 상기 결정화 유도 금속의 함량이 1E+11/㎠ 이하인 경우에는 MIC 결정화 촉매로 작용하는 결정화 유도 금속의 절대량의 부족으로 인하여 MIC 결정화의 지연을 유발하기 때문이다.
도 2c를 참조하면, 다결정 실리콘막(233)을 패터닝하여 활성층(235)를 형성한다.
도 2d를 참조하면, 상기 활성층(235)을 형성한 후, 상기 절연 기판(200) 상에 게이트 절연막(240)과 게이트 전극 물질을 순차 형성하고, 상기 게이트 전극 물질을 패터닝하여 게이트 전극(250)을 형성한다.
상기 게이트 전극(250)을 형성한 후, 상기 게이트 전극(250)을 마스크로 하여 소정의 불순물을 주입하여 상기 활성층(225)에 소오스/드레인 영역(225S, 225D)을 형성한다. 이때, 상기 소오스/드레인 영역(225S, 225D) 사이의 영역은 채널 영역(225C)으로 작용한다.
상기 소오스/드레인 영역(225S, 225D)을 형성한 후, 상기 게이트 전극(250)을 구비하는 상기 절연 기판(200) 전면에 상기 소오스/드레인 영역(225S, 225D)의 일부를 노출시키는 콘택 홀(261, 265)을 구비하는 층간 절연막(260)을 형성한다.
상기 층간 절연막(260)을 형성한 후, 상기 콘택 홀(261, 265)을 통하여 상기 소오스/드레인 영역(225S, 225D)과 전기적으로 연결되는 소오스/드레인 전극(271, 275)을 형성하여 박막 트랜지스터를 형성한다.
도 2e를 참조하면, 상기 박막 트랜지스터를 구비하는 절연 기판(200) 상에 상기 소오스/드레인 전극(271, 275) 중 어느 하나, 예를 들면 상기 드레인 전극(275)의 일부분을 노출시키는 비아 홀(285)을 구비하는 보호막(280)을 형성한다.
상기 비아 홀(285)을 구비하는 상기 보호막을 형성한 후, 상기 드레인 전극(275)에 전기적으로 연결되는 발광 소자(290)를 형성하여 액티브 매트릭스 평판 표시 장치를 형성한다.
이때, 상기 평판 표시 장치로는 유기 전계 발광 표시 장치 또는 액정 표시 장치가 있으며, 상기 유기 전계 발광 표시 장치를 예를 들면, 상기 발광 소자(290)는 유기 발광 소자이며, 상기 유기 발광 소자는 하부 전극(291), 상기 하부 전극(291)의 일부분을 노출시키는 개구부(292a)가 형성된 화소 정의막(292), 상기 개구부(292a) 상에 형성된 유기 발광층(293), 상기 절연 기판(200) 전면에 형성된 상부 전극(294)으로 이루어진다.
또한, 상기 유기 발광층(293)은 그 기능에 따라 여러 층으로 구성될 수 있는데, 일반적으로 발광층(Emitting layer)을 포함하여 정공 주입층(HIL), 정공 전달층(HTL), 정공 저지층(HBL), 전자 수송층(ETL), 전자 주입층(EIL) 중 적어도 하나 이상의 층을 포함하는 다층구조로 이루어진다.
(실시예 2)
도 3은 본 발명의 제 2 실시예에 따른 박막 트랜지스터를 구비하는 평판 표시 장치를 설명하기 위한 단면도이다.
제 2 실시예에 따른 박막 트랜지스터를 구비하는 평판 표시 장치는 제 1 실시예에 따른 박막 트랜지스터를 구비하는 평판 표시 장치와 구조적으로 유사하다. 다만, 평판 표시 장치의 TFT 영역에만 결정화 유도 금속막(310)이 형성된 구조만이 다르다. 이때, 상기 TFT 영역에만 형성된 결정화 유도 금속막(310)은 활성층(335)의 MIC 다결정 실리콘을 형성하기 위한 결정화 유도 금속막(310) 역할을 수행함과 동시에 평판 표시 장치의 콘트라스트(contrast) 향상을 위한 광차단막의 역할도 동시에 수행하게 된다.
또한, 제 2 실시예에 따른 액티브 매트릭스 평판 표시 장치는 상기 박막 트랜지스터의 상기 소오스/드레인 전극(371, 375) 중 어느 하나, 예를 들면 상기 드레인 전극(375)과 보호막(380)의 비아 홀(385)을 통하여 전기적으로 연결되는 발광 소자(390)를 구비한다.
도 3을 참조하면, 발광 영역과 TFT 영역을 구비하는 절연 기판(300)의 전면에 MIC 결정화를 위하여 결정화 유도 금속을 증착하고 패터팅하여, 상기 TFT 영역에만 결정화 유도 금속막(310)을 형성한다.
이때, 상기 결정화 유도 금속막(310)을 TFT 영역에만 형성하는 것은 상기 결정화 유도 금속막(310)이 액티브 매트릭스 평판 표시 장치의 콘트라스트를 개선하기 위하여 외부 광을 차단하는 광차단막의 역할을 수행하도록 하기 위함이다.
상기 TFT 영역에만 상기 결정화 유도 금속막(310)을 형성한 후, 상기 절연 기판(300) 전면에 버퍼층(310)을 형성하고, 비정질 실리콘막을 형성한다.
그런 다음, 제 1 실시예와 마찬가지로, 열처리하여 상기 결정화 유도 금속막(310)의 결정화 유도 금속을 확산시켜, 상기 버퍼층(320) 상에 형성된 비정질 실리콘막을 MIC 결정화 방법으로 다결정 실리콘으로 결정화한 후 패터닝하여 활성층(335)을 형성한다.
상기 활성층(335)을 형성한 후, 상기 활성층(335)을 구비하는 상기 절연 기판(300) 전면에 게이트 절연막(340)을 형성하고, 게이트 전극(350)을 형성한다.
상기 게이트 전극(350)을 마스크로 하여 상기 활성층(335)에 소정의 불순물을 도핑하여, 소오스/드레인 영역(335S, 335D)을 형성한다. 이때, 상기 소오스/드레인 영역(335S, 335D) 사이의 영역은 박막 트랜지스터의 채널 영역(335C)으로 작용한다.
상기 소오스/드레인 영역(335S, 335D)을 형성한 후, 상기 제 1 실시예와 마찬가지로, 게이트 절연막(340), 게이트 전극(350), 층간 절연막(360), 소오스/드레인 전극(371, 375)을 형성하여 박막 트랜지스터를 형성하고, 상기 박막 트랜지스터의 소오스/드레인 전극(371, 375) 중 어느 하나와 보호막(380)의 비아 홀(385)을 통하여 전기적으로 연결되는 발광 소자(390)를 형성하여, 평판 표시 장치를 형성한다.
한편, 도 4는 박막 트랜지스터의 활성층에 함유된 Ni의 함량에 따른 오프 전류(Ioff)를 나타내는 도면이며, 도 5는 박막 트랜지스터의 활성층에 함유된 Ni의 함량에 따른 전하의 이동도 및 문턱 전압을 나타내는 도면이다.
도 4를 참조하면, 박막 트랜지스터의 활성층에 함유된 결정화 유도 금속, 예를 들면, Ni의 함량이 1E+12/㎠ 이상인 경우에 오프 전류가 100㎀ 이상으로 커져 박막 트랜지스터의 특성이 저하됨을 알 수 있다.
또한, 도 5를 참조하면, 박막 트랜지스터의 전하 이동도 및 문턱 전압이 활성층에 함유된 결정화 유도 금속, 예를 들면, Ni의 함량에 따라 변함을 알 수 있다. 즉, Ni의 함량이 낮을수록 전하의 이동도가 커지며, 문턱 전압이 감소하여 박막 트랜지스터의 특성이 우수함을 알 수 있다.
즉, 상기 활성층에 함유된 Ni의 함량을 1E+12/㎠ 이하로 유지하는 것이 바람직함을 알 수 있다.
또한, 상기 결정화 유도 금속의 함량이 1E+11/㎠ 이하인 경우에는 MIC 결정화 촉매로 작용하는 결정화 유도 금속의 절대량의 부족으로 인하여 MIC 결정화의 지연을 유발하므로, 상기 활성층에 함유된 결정화 유도 금속의 함량이 1E+11/㎠ 이상인 것이 바람직하다.
상기한 바와 같은 공정을 통하여 형성된 박막 트랜지스터는 활성층 내에 잔류하게 되는 결정화 유도 금속의 함량을 1E+12/㎠ 이하로 조절함으로써, 박막 트랜지스터의 오프 전류 및 문턱 전압이 낮으며, 전하의 이동도가 높은 우수한 박막 트랜지스터를 제공할 수 있다. 또한, 활성층 내에 잔류하는 결정화 유도 금속의 함량을 1E+11/㎠ 이상으로 조절하여 MIC 결정화 공정이 지연되는 것을 방지할 수 있다.
또한, 상기한 바와 같은 박막 트랜지스터를 이용하여 평판 표시 장치를 사용 하는 액티브 매트릭스 유기 전계 발광 표시 장치 또는 액정 표시 장치와 같은 액티브 매트릭스 평판 표시 장치의 화질 저하 및 오작동을 방지할 수 있다.
또한, 제 2 실시예와 같이, 결정화 금속막(310)을 TFT 영역에만 형성하는 경우에는 상기 결정화 금속막(310)이 외부 광을 차단하는 광차단막의 역할을 수행하여 액티브 매트릭스 평판 표시 장치의 콘트라스트를 향상시킬 수 있다.
상기한 바와 같이 본 발명에 따르면, 본 발명은 절연 기판과 버퍼층 사이에 결정화 유도 금속막을 형성하고, 상기 결정화 유도 금속의 확산을 통하여 MIC 결정화를 수행하여, 활성층의 결정화 유도 금속의 잔량을 조절하여 특성이 우수한 박막 트랜지스터와 이의 제조 방법 및 이를 사용하는 액티브 매트릭스 평판 표시 장치를 제공할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (30)

  1. 절연 기판 상에 형성된 결정화 유도 금속막과;
    상기 결정화 유도 금속막 상에 형성된 버퍼층과;
    상기 버퍼층 상에 형성되어 소오스/드레인 영역을 구비하며, MIC 결정화 방법에 의하여 결정화된 다결정 실리콘으로 이루어진 활성층을 포함하는 것을 특징으로 하는 박막 트랜지스터.
  2. 제 1항에 있어서,
    상기 결정화 유도 금속막은 Ni, Al, Pt, Pd, Pb, Co 및 이들의 합금 중 어느 하나로 이루어지는 것을 특징으로 하는 박막 트랜지스터.
  3. 제 1항에 있어서,
    상기 버퍼층은 상기 결정화 유도 금속의 확산 경로로 작용하는 것을 특징으로 하는 박막 트랜지스터.
  4. 제 1항에 있어서,
    상기 활성층은 MIC 결정화에 의하여 결정화 유도 금속을 함유하는 것을 특징으로 하는 박막 트랜지스터.
  5. 제 4항에 있어서,
    상기 활성층에 함유된 상기 결정화 유도 금속은 Ni인 것을 특징으로 하는 박막 트랜지스터.
  6. 삭제
  7. 제 6항에 있어서,
    상기 활성층에 함유된 Ni는 1E+11/㎠ 내지 1E+12/㎠ 인 것을 특징으로 하는 박막 트랜지스터.
  8. 절연 기판 상에 형성된 결정화 유도 금속막과;
    상기 결정화 유도 금속막 상에 형성된 버퍼층과;
    상기 버퍼층 상에 형성되어 소오스/드레인 영역을 구비하며, MIC 결정화 방법에 의하여 결정화된 다결정 실리콘으로 이루어진 활성층과;
    상기 활성층 상에 형성된 게이트 절연막과;
    상기 게이트 절연막 상에 형성된 게이트 전극과;
    상기 게이트 전극 상에 형성된 층간 절연막과;
    상기 층간 절연막의 콘택 홀을 통하여 상기 소오스/드레인 영역과 전기적으로 연결되는 소오스/드레인 전극과;
    상기 소오스/드레인 전극 중 어느 하나와 전기적으로 연결되는 발광 소자를 포함하는 것을 특징으로 하는 평판 표시 장치.
  9. 제 8항에 있어서,
    상기 절연 기판은 발광 영역과 TFT 영역을 구비하며,
    상기 결정화 유도 금속막은 TFT 영역에만 형성된 것을 특징으로 하는 평판 표시 장치.
  10. 제 9항에 있어서,
    상기 TFT 영역에만 형성된 상기 결정화 유도 금속막은 외부 광을 차단하는 광차단막으로 작용하는 것을 특징으로 하는 평판 표시 장치.
  11. 제 8항에 있어서,
    상기 결정화 유도 금속막은 Ni, Al, Pt, Pd, Pb, Co 및 이들의 합금 중 어느 하나로 이루어지는 것을 특징으로 하는 평판 표시 장치.
  12. 제 8항에 있어서,
    상기 버퍼층은 상기 결정화 유도 금속의 확산 경로로 작용하는 것을 특징으로 하는 평판 표시 장치.
  13. 제 8항에 있어서,
    상기 활성층은 MIC 결정화에 의하여 결정화 유도 금속을 함유하는 것을 특징으로 하는 평판 표시 장치.
  14. 제 13항에 있어서,
    상기 활성층에 함유된 상기 결정화 유도 금속은 Ni인 것을 특징으로 하는 평판 표시 장치.
  15. 삭제
  16. 제 15항에 있어서,
    상기 활성층에 함유된 Ni는 1E+11/㎠ 내지 1E+12/㎠ 인 것을 특징으로 하는 평판 표시 장치.
  17. 제 8항에 있어서,
    상기 평판 표시 장치는 액정 표시 장치 또는 유기 전계 발광 표시 장치인 것을 특징으로 하는 평판 표시 장치.
  18. 절연 기판 상에 결정화 유도 금속막을 형성하는 단계와;
    상기 결정화 유도 금속막 상에 버퍼층을 형성하는 단계와;
    상기 버퍼층 상에 비정질 실리콘막을 형성하는 단계와;
    상기 비정질 실리콘막을 MIC 결정화하여 다결정 실리콘막을 형성하는 단계와;
    상기 다결정 실리콘막을 패터닝하여 활성층을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  19. 제 18항에 있어서,
    상기 비정질 실리콘막의 MIC 결정화는
    열처리를 통하여 상기 결정화 유도 금속을 버퍼층을 통하여 확산시켜 비정질 실리콘을 다결정 실리콘으로 결정화하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  20. 제 18항에 있어서,
    상기 결정화 유도 금속막은 Ni, Al, Pt, Pd, Pb, Co 및 이들의 합금 중 어느 하나로 이루어지는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  21. 제 18항에 있어서,
    상기 활성층은 MIC 결정화에 의하여 결정화 유도 금속을 함유하며,
    상기 결정화 유도 금속은 Ni인 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  22. 제 21항에 있어서,
    상기 활성층에 함유된 Ni는 1E+12/㎠ 내지 1E+12/㎠인 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  23. 절연 기판 상에 결정화 유도 금속막을 형성하는 단계와;
    상기 결정화 유도 금속막 상에 버퍼층을 형성하는 단계와;
    상기 버퍼층 상에 비정질 실리콘막을 형성하는 단계와;
    상기 비정질 실리콘막을 MIC 결정화하여 다결정 실리콘막을 형성하는 단계와;
    상기 다결정 실리콘막을 패터닝하여 활성층을 형성하는 단계와;
    상기 활성층 상에 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막 상에 게이트 전극을 형성하는 단계와;
    상기 게이트 전극 상에 층간 절연막을 형성하는 단계와;
    상기 층간 절연막 상에 소오스/드레인 전극을 형성하는 단계와;
    상기 소오스/드레인 전극 중 어느 하나와 전기적으로 연결되는 발광 소자를 형성하는 단계를 포함하는 것을 특징으로 하는 평판 표시 장치의 제조 방법.
  24. 제 23항에 있어서,
    상기 비정질 실리콘막의 MIC 결정화는
    열처리를 통하여 상기 결정화 유도 금속을 버퍼층을 통하여 확산시켜 비정질 실리콘을 다결정 실리콘으로 결정화하는 것을 특징으로 하는 평판 표시 장치의 제조 방법.
  25. 제 23항에 있어서,
    상기 절연 기판은 발광 영역과 TFT 영역을 구비하며,
    상기 결정화 유도 금속막은 TFT 영역에만 형성되는 것을 특징으로 하는 평판 표시 장치의 제조 방법.
  26. 제 25항에 있어서,
    상기 TFT 영역에만 형성된 상기 결정화 유도 금속막은 광차단막으로 작용하는 것을 특징으로 하는 평판 표시 장치의 제조 방법.
  27. 제 23항에 있어서,
    상기 비정질 실리콘막의 MIC 결정화는
    열처리를 통하여 상기 결정화 유도 금속을 버퍼층을 통하여 확산시켜 비정질 실리콘을 다결정 실리콘으로 결정화하는 것을 특징으로 하는 평판 표시 장치의 제조 방법.
  28. 제 23항에 있어서,
    상기 결정화 유도 금속막은 Ni, Al, Pt, Pd, Pb, Co 및 이들의 합금 중 어느 하나로 이루어지는 것을 특징으로 하는 평판 표시 장치의 제조 방법.
  29. 제 23항에 있어서,
    상기 활성층은 MIC 결정화에 의하여 결정화 유도 금속을 함유하며,
    상기 결정화 유도 금속은 Ni인 것을 특징으로 하는 평판 표시 장치의 제조 방법.
  30. 제 29항에 있어서,
    상기 활성층에 함유된 Ni는 1E+12/㎠ 내지 1E+12/㎠인 것을 특징으로 하는 평판 표시 장치의 제조 방법.
KR1020030085247A 2003-11-27 2003-11-27 금속 유도 결정화 방법을 이용한 박막 트랜지스터, 이의제조 방법 및 이를 사용하는 액티브 매트릭스 평판 표시장치 KR100611154B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020030085247A KR100611154B1 (ko) 2003-11-27 2003-11-27 금속 유도 결정화 방법을 이용한 박막 트랜지스터, 이의제조 방법 및 이를 사용하는 액티브 매트릭스 평판 표시장치
US10/992,856 US7335917B2 (en) 2003-11-27 2004-11-22 Thin film transistor using a metal induced crystallization process and method for fabricating the same and active matrix flat panel display using the thin film transistor
US11/968,365 US8273638B2 (en) 2003-11-27 2008-01-02 Thin film transistor using a metal induced crystallization process and method for fabricating the same and active matrix flat panel display using the thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030085247A KR100611154B1 (ko) 2003-11-27 2003-11-27 금속 유도 결정화 방법을 이용한 박막 트랜지스터, 이의제조 방법 및 이를 사용하는 액티브 매트릭스 평판 표시장치

Publications (2)

Publication Number Publication Date
KR20050051458A KR20050051458A (ko) 2005-06-01
KR100611154B1 true KR100611154B1 (ko) 2006-08-09

Family

ID=34617323

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030085247A KR100611154B1 (ko) 2003-11-27 2003-11-27 금속 유도 결정화 방법을 이용한 박막 트랜지스터, 이의제조 방법 및 이를 사용하는 액티브 매트릭스 평판 표시장치

Country Status (2)

Country Link
US (2) US7335917B2 (ko)
KR (1) KR100611154B1 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100600874B1 (ko) * 2004-06-09 2006-07-14 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
CN100399507C (zh) * 2005-06-30 2008-07-02 中华映管股份有限公司 多晶硅的制造方法
CN100394286C (zh) * 2005-07-14 2008-06-11 友达光电股份有限公司 液晶显示装置
CN100417996C (zh) * 2005-07-14 2008-09-10 友达光电股份有限公司 液晶显示器的制造方法
CN100446180C (zh) * 2005-10-28 2008-12-24 南开大学 溶液法金属诱导晶化大晶粒多晶硅薄膜材料及制备和应用
CN100419959C (zh) * 2005-10-28 2008-09-17 南开大学 浸沾法金属诱导碟形晶畴多晶硅薄膜材料及制备和应用
JP4844133B2 (ja) * 2006-01-25 2011-12-28 ソニー株式会社 半導体装置
CN100999388B (zh) * 2006-12-30 2011-02-09 南开大学 表面修饰溶液诱导晶化多晶硅薄膜的制备方法
KR100887945B1 (ko) * 2007-05-30 2009-03-12 경희대학교 산학협력단 액정 표시 장치 및 유기 전계 디스플레이 장치 그리고 그제조 방법
KR20100023559A (ko) * 2008-08-22 2010-03-04 삼성전자주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101056250B1 (ko) * 2009-10-21 2011-08-11 삼성모바일디스플레이주식회사 평판 표시 장치 및 그의 제조 방법
KR101049802B1 (ko) * 2009-11-20 2011-07-15 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법, 박막트랜지스터, 그를 구비하는 유기전계발광표시장치 및 그들의 제조방법
KR101049003B1 (ko) * 2009-12-01 2011-07-12 삼성모바일디스플레이주식회사 평판 표시 장치 및 그의 제조 방법
KR101101087B1 (ko) * 2009-12-09 2011-12-30 삼성모바일디스플레이주식회사 표시 장치 및 그의 제조 방법
KR101094302B1 (ko) * 2010-06-03 2011-12-19 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법
KR101234228B1 (ko) * 2010-06-04 2013-02-18 삼성디스플레이 주식회사 유기 발광 표시 장치
TWI490922B (zh) * 2011-05-18 2015-07-01 經濟部能源局 形成多晶矽薄膜的方法及其形成的多晶矽薄膜
KR20130136063A (ko) 2012-06-04 2013-12-12 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
US8809155B2 (en) * 2012-10-04 2014-08-19 International Business Machines Corporation Back-end-of-line metal-oxide-semiconductor varactors
CN103236400B (zh) * 2013-03-29 2015-07-08 京东方科技集团股份有限公司 低温多晶硅薄膜制作方法、薄膜晶体管制作方法
US9472507B2 (en) 2013-06-17 2016-10-18 Samsung Display Co., Ltd. Array substrate and organic light-emitting display including the same
CN105374882A (zh) * 2015-12-21 2016-03-02 武汉华星光电技术有限公司 一种低温多晶硅薄膜晶体管及其制备方法
JP2017162852A (ja) * 2016-03-07 2017-09-14 株式会社ジャパンディスプレイ 半導体装置および表示装置
KR102592564B1 (ko) 2016-06-13 2023-10-23 삼성디스플레이 주식회사 트랜지스터 표시판
EP3516453A4 (en) * 2016-09-21 2020-05-06 Boe Technology Group Co. Ltd. THIN FILM TRANSISTOR, DISPLAY SUBSTRATE AND DISPLAY PANEL INCLUDING SAME, AND MANUFACTURING METHOD THEREOF
KR102603872B1 (ko) 2018-04-20 2023-11-21 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
CN110517986B (zh) * 2019-09-17 2021-10-08 合肥领盛电子有限公司 一种tft背板的制作方法
KR20220044038A (ko) * 2020-09-29 2022-04-06 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN112563196A (zh) * 2020-11-24 2021-03-26 惠科股份有限公司 一种主动开关的制作方法和显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001320066A (ja) * 2000-05-10 2001-11-16 Hitachi Cable Ltd 結晶シリコン薄膜半導体装置及びその製造方法
KR20020056114A (ko) * 2000-12-29 2002-07-10 구본준, 론 위라하디락사 박막 트랜지스터 및 그 제조방법
JP2002198312A (ja) * 2000-12-27 2002-07-12 Sharp Corp 半導体装置の製造方法
KR20030052561A (ko) * 2001-12-21 2003-06-27 주식회사 엘지이아이 금속유도 결정화법에 의한 저온 폴리 실리콘 박막 제조방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3221149B2 (ja) * 1993-03-31 2001-10-22 ソニー株式会社 薄膜の熱処理方法
US6326248B1 (en) * 1994-06-02 2001-12-04 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating semiconductor device
JP3621151B2 (ja) * 1994-06-02 2005-02-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW447144B (en) * 1995-03-27 2001-07-21 Semiconductor Energy Lab Semiconductor device and a method of manufacturing the same
US6331457B1 (en) * 1997-01-24 2001-12-18 Semiconductor Energy Laboratory., Ltd. Co. Method for manufacturing a semiconductor thin film
JPH10228248A (ja) * 1996-12-09 1998-08-25 Semiconductor Energy Lab Co Ltd アクティブマトリクス表示装置およびその作製方法
US6312979B1 (en) * 1998-04-28 2001-11-06 Lg.Philips Lcd Co., Ltd. Method of crystallizing an amorphous silicon layer
JP3425392B2 (ja) * 1999-05-27 2003-07-14 シャープ株式会社 半導体装置の製造方法
JP2001135573A (ja) * 1999-11-02 2001-05-18 Sharp Corp 半導体装置の製造方法およびその半導体装置
JP2001291850A (ja) * 2000-04-10 2001-10-19 Hitachi Cable Ltd 結晶シリコン薄膜の製造方法
KR100387122B1 (ko) * 2000-09-15 2003-06-12 피티플러스(주) 백 바이어스 효과를 갖는 다결정 실리콘 박막 트랜지스터의 제조 방법
KR20020036916A (ko) * 2000-11-11 2002-05-17 주승기 실리콘 박막의 결정화 방법 및 이에 의해 제조된 반도체소자
US6825496B2 (en) * 2001-01-17 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
KR100845557B1 (ko) * 2002-02-20 2008-07-10 삼성전자주식회사 액티브 매트릭스형 유기전계발광 표시장치 및 그 제조방법
TW578310B (en) * 2003-04-02 2004-03-01 Au Optronics Corp Low temperature poly silicon thin film transistor and method of forming poly silicon layer of the same
KR100600874B1 (ko) * 2004-06-09 2006-07-14 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001320066A (ja) * 2000-05-10 2001-11-16 Hitachi Cable Ltd 結晶シリコン薄膜半導体装置及びその製造方法
JP2002198312A (ja) * 2000-12-27 2002-07-12 Sharp Corp 半導体装置の製造方法
KR20020056114A (ko) * 2000-12-29 2002-07-10 구본준, 론 위라하디락사 박막 트랜지스터 및 그 제조방법
KR20030052561A (ko) * 2001-12-21 2003-06-27 주식회사 엘지이아이 금속유도 결정화법에 의한 저온 폴리 실리콘 박막 제조방법

Also Published As

Publication number Publication date
US20050116292A1 (en) 2005-06-02
KR20050051458A (ko) 2005-06-01
US8273638B2 (en) 2012-09-25
US20080102550A1 (en) 2008-05-01
US7335917B2 (en) 2008-02-26

Similar Documents

Publication Publication Date Title
KR100611154B1 (ko) 금속 유도 결정화 방법을 이용한 박막 트랜지스터, 이의제조 방법 및 이를 사용하는 액티브 매트릭스 평판 표시장치
US7700418B2 (en) Method for production of thin-film semiconductor device
KR100611886B1 (ko) 개량된 구조의 트랜지스터를 구비한 화소 회로 및 유기발광 표시장치
KR20080025830A (ko) 유기 전자발광디스플레이 및 그 제조방법
US7842563B2 (en) Thin film transistor, method of fabricating the same, and flat panel display using thin film transistor
KR100685855B1 (ko) 금속 유도 결정화 방법을 이용한 박막 트랜지스터, 이의제조 방법 및 이를 사용하는 액티브 매트릭스 평판 표시장치
US20050112807A1 (en) Thin film transistor, method of fabricating the same and flat panel display using thin film transistor
KR100666563B1 (ko) 반도체 장치의 제조 방법 및 이 방법에 의하여 제조되는반도체 장치
US7189995B2 (en) Organic electroluminescence display device and method for fabricating the same
US7026201B2 (en) Method for forming polycrystalline silicon thin film transistor
KR100667066B1 (ko) 박막트랜지스터 제조 방법
KR100543008B1 (ko) 평판 표시 장치 및 그의 제조 방법
KR100686339B1 (ko) 금속 유도 결정화 방법을 이용한 박막 트랜지스터, 이의제조 방법 및 이를 사용하는 액티브 매트릭스 평판 표시장치
KR100658288B1 (ko) 개량된 구조의 트랜지스터를 구비한 화소 회로 및 유기발광 표시장치
GB2358080A (en) Method of making a thin film transistor
KR100712213B1 (ko) 박막트랜지스터 및 그의 제조방법
KR100751315B1 (ko) 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 이를구비한 평판 디스플레이 소자
KR100685409B1 (ko) 박막트랜지스터 및 그 제조 방법
KR100683664B1 (ko) 박막 트랜지스터, 박막 트랜지스터를 제조하는 방법 및이를 구비한 평판 디스플레이 소자
KR100615202B1 (ko) 박막 트랜지스터, 박막 트랜지스터를 제조하는 방법 및이를 구비한 평판 디스플레이 소자
KR100611750B1 (ko) 박막 트랜지스터의 제조방법 및 박막 트랜지스터를포함하는 평판 표시 장치
JP2007188940A (ja) 表示装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120730

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180802

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190801

Year of fee payment: 14