KR101049003B1 - 평판 표시 장치 및 그의 제조 방법 - Google Patents

평판 표시 장치 및 그의 제조 방법 Download PDF

Info

Publication number
KR101049003B1
KR101049003B1 KR1020090117878A KR20090117878A KR101049003B1 KR 101049003 B1 KR101049003 B1 KR 101049003B1 KR 1020090117878 A KR1020090117878 A KR 1020090117878A KR 20090117878 A KR20090117878 A KR 20090117878A KR 101049003 B1 KR101049003 B1 KR 101049003B1
Authority
KR
South Korea
Prior art keywords
layer
electrode
interlayer insulating
substrate
insulating layer
Prior art date
Application number
KR1020090117878A
Other languages
English (en)
Other versions
KR20110061277A (ko
Inventor
박종현
유춘기
박선
이율규
강진희
Original Assignee
삼성모바일디스플레이주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성모바일디스플레이주식회사 filed Critical 삼성모바일디스플레이주식회사
Priority to KR1020090117878A priority Critical patent/KR101049003B1/ko
Priority to JP2010259012A priority patent/JP5653730B2/ja
Priority to TW099141198A priority patent/TWI518408B/zh
Priority to CN201010588327.7A priority patent/CN102142427B/zh
Priority to US12/957,246 priority patent/US8400601B2/en
Publication of KR20110061277A publication Critical patent/KR20110061277A/ko
Application granted granted Critical
Publication of KR101049003B1 publication Critical patent/KR101049003B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Abstract

본 발명은 평판 표시 장치 및 그의 제조 방법에 관한 것으로, 평판 표시 장치는 제 1 기판 상에 형성되며 소스 영역, 드레인 영역 및 채널 영역을 포함하는 활성층, 활성층을 포함하는 제 1 기판 상에 형성된 게이트 절연층, 채널 영역 상부의 게이트 절연층 상에 형성된 게이트 전극, 게이트 전극을 포함하는 게이트 절연층 상에 형성된 제 1 층간 절연막, 제 1 층간 절연막 및 게이트 절연층에 형성된 콘택홀을 통해 소스 영역 및 드레인 영역의 활성층과 연결된 소스 전극 및 드레인 전극, 제 1 층간 절연막과 소스 전극 및 드레인 전극 사이에 개재된 제 2 층간 절연막, 소스 전극 및 드레인 전극을 포함하는 제 1 층간 절연막 상에 형성된 보호층, 및 보호층에 형성된 비아홀을 통해 소스 전극 또는 드레인 전극과 연결된 화소 전극을 포함한다.
표시 패널, 투과영역, 투과율, 층간 절연막, 산화 질화막

Description

평판 표시 장치 및 그의 제조 방법 {Flat panel display device and method of manufacturing the same}
본 발명은 평판 표시 장치 및 그의 제조 방법에 관한 것으로, 보다 상세하게는 표시 패널에서의 광 투과율이 향상될 수 있는 평판 표시 장치 및 그의 제조 방법에 관한 것이다.
액정(liquid crystal)의 전기-광학적 특성을 이용하는 액정 표시 장치 및 유기전계발광 다이오드(organic light emitting diode)의 자체 발광 특성을 이용하는 유기전계발광 표시 장치와 같은 평판 표시 장치는 수동 매트릭스(passive matrix) 방식과 능동 매트릭스(active matrix) 방식으로 구분된다. 박막 트랜지스터(thin film transistor)를 포함하는 능동 매트릭스 방식은 해상도 및 동영상 구현 능력이 우수하기 때문에 수동 매트릭스 방식에 비해 많이 사용되고 있다.
능동 매트릭스 방식의 액정 표시 장치(TFT-LCD)는 두 개의 기판 사이에 액정이 주입된 표시 패널, 표시 패널의 배면에 위치되며 광원으로 이용되는 백 라이트(back light) 및 표시 패널을 구동시키기 위한 구동부(Drive IC)를 포함한다. 백 라이트로부터 제공되는 광이 표시 패널로 입사되고, 구동부로부터 제공되는 신호에 따라 배향된 액정에 의해 광이 변조되어 외부로 출사됨으로써 문자나 화상이 표시된다.
또한, 능동 매트릭스 방식의 유기전계발광 표시 장치는 유기전계발광 다이오드가 형성된 표시 패널 및 표시 패널을 구동시키기 위한 구동부를 포함한다. 구동부로부터 제공되는 신호에 따라 유기전계발광 다이오드에서 방출된 광이 외부로 출사됨으로써 문자나 화상이 표시된다.
따라서 액정 표시 장치 및 유기전계발광 표시 장치와 같은 평판 표시 장치는 표시 패널에서의 광 투과율이 휘도에 많은 영향을 미친다.
그러나 능동 매트릭스 방식의 평판 표시 장치는 박막 트랜지스터를 포함하기 때문에 제조 과정에서 광이 투과되는 화소 영역의 기판에 실리콘 산화막, 실리콘 질화막 등의 절연층들이 적층 구조로 형성된다. 그러므로 절연층에 의해 광 투과율이 저하되어 휘도가 감소되는 문제점이 있다.
본 발명의 목적은 표시 패널에서의 광 투과율이 향상될 수 있는 평판 표시 장치 및 그의 제조 방법을 제공하는 데 있다.
상기한 목적을 달성하기 위한 본 발명의 일 측면에 따른 평판 표시 장치는 제 1 기판; 상기 제 1 기판 상에 형성되며 소스 영역, 드레인 영역 및 채널 영역을 포함하는 활성층; 상기 활성층을 포함하는 상기 제 1 기판 상에 형성된 게이트 절연층; 상기 채널 영역 상부의 상기 게이트 절연층 상에 형성된 게이트 전극; 상기 게이트 전극을 포함하는 상기 게이트 절연층 상에 형성된 제 1 층간 절연막; 상기 제 1 층간 절연막 및 상기 게이트 절연층에 형성된 콘택홀을 통해 상기 소스 영역 및 드레인 영역의 활성층과 연결된 소스 전극 및 드레인 전극; 상기 제 1 층간 절연막과 상기 소스 전극 및 드레인 전극 사이에 개재된 제 2 층간 절연막; 상기 소스 전극 및 드레인 전극을 포함하는 상기 제 1 층간 절연막 상에 형성된 보호층; 및 상기 보호층에 형성된 비아홀을 통해 상기 소스 전극 또는 드레인 전극과 연결된 화소 전극을 포함한다.
상기한 목적을 달성하기 위한 본 발명의 다른 일 측면에 따른 평판 표시 장의 제조 방법은 제 1 기판 상에 소스 영역, 드레인 영역 및 채널 영역을 포함하는 활성층을 형성하는 단계; 상기 활성층을 포함하는 상기 제 1 기판 상에 게이트 절연층을 형성하는 단계; 상기 채널 영역 상부의 상기 게이트 절연층 상에 게이트 전 극을 형성하는 단계; 상기 게이트 전극을 포함하는 상기 게이트 절연층 상에 제 1 층간 절연막을 형성하는 단계; 상기 제 1 층간 절연막 상에 상기 제 1 층간 절연막보다 얇은 두께의 제 2 층간 절연막을 형성하는 단계; 열처리하는 단계; 상기 제 2 층간 절연막, 상기 제 1 층간 절연막 및 상기 게이트 절연층을 패터닝하여 상기 소스 영역 및 드레인 영역의 활성층을 노출시키는 단계; 상기 제 2 층간 절연막 상에 상기 소스 영역 및 드레인 영역의 활성층과 연결되도록 소스 전극 및 드레인 전극을 형성하는 단계; 노출된 부분의 상기 제 2 층간 절연막을 제거하는 단계; 상기 소스 전극 및 드레인 전극을 포함하는 상기 제 1 층간 절연막 상에 보호층을 형성하는 단계; 상기 보호층을 패터닝하여 상기 소스 전극 또는 드레인 전극을 노출시키는 단계; 및 상기 보호층 상에 상기 소스 전극 또는 드레인 전극과 연결되도록 화소 전극을 형성하는 단계를 포함한다.
박막 트랜지스터를 포함하는 평판 표시 장치에서 소스 및 드레인 전극과 게이트 전극 사이에는 신호의 간섭이 최소화되도록 층간 절연막이 형성된다. 그런데 층간 절연막은 광 투과도가 낮은 실리콘 질화막을 포함하기 때문에 표시 패널에서의 광 투과율을 저하시킨다.
본 발명은 층간 절연막을 실리콘 산화막 및 실리콘 질화막으로 형성하되, 소스 및 드레인 전극을 형성하는 과정에서 별도의 마스크를 사용하지 않고 광 투과영역의 실리콘 질화막을 제거함으로써 표시 패널에서의 광 투과율이 향상되도록 한다.
또한, 본 발명은 실리콘 질화막을 실리콘 산화막보다 얇게 형성함으로써 층간 절연막이 형성된 상태에서 열처리를 진행하여도 실리콘 질화막이 파손되지 않으며, 실리콘 질화막에 포함된 수소의 확산에 의해 활성층의 전기적 특성이 향상될 수 있도록 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이하의 실시예는 이 기술 분야에서 통상적인 지식을 가진 자에게 본 발명이 충분히 이해되도록 제공되는 것으로서, 여러 가지 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 기술되는 실시예에 한정되는 것은 아니다.
도 1은 본 발명에 따른 평판 표시 장치의 일 실시예를 설명하기 위한 단면도로서, 액정 표시 장치의 표시 패널(100)을 중심으로 개략적으로 설명한다.
도 1을 참조하면, 하부 기판(10) 상에 버퍼층(11)이 형성되고, 버퍼층(11) 상에 박막 트랜지스터의 소스 영역, 드레인 영역 및 채널 영역을 제공하는 활성층(12)이 형성된다. 활성층(12)을 포함하는 버퍼층(11) 상에는 게이트 절연층(13)이 형성되고, 채널 영역 상부의 게이트 절연층(13) 상에는 게이트 전극(14)이 형성된다. 게이트 전극(14)을 포함하는 게이트 절연층(13) 상에는 제 1 층간 절연막(15a)이 형성된다. 제 1 층간 절연막(15a) 상에는 콘택홀을 통해 소스 영역 및 드레인 영역의 활성층(12)과 연결되는 소스 및 드레인 전극(16)이 형성되며, 제 1 층간 절연막(15a)과 소스 및 드레인 전극(16) 사이에는 제 2 층간 절연막(15b)이 형성된다. 소스 및 드레인 전극(16)을 포함하는 제 1 층간 절연막(15a) 상에는 보 호층(17)이 형성되고, 보호층(17) 상에는 비아홀을 통해 소스 또는 드레인 전극(16)과 연결되는 화소 전극(18)이 형성된다.
상기와 같이 구성된 하부 기판(10) 상부에 공통 전극(21)이 형성된 상부 기판(20)이 배치되고, 하부 기판(10) 및 상부 기판(20)의 사이에 액정층(30)이 형성된다.
상기 액정 표시 장치는 하부 기판(10)의 배면에 설치된 백 라이트로부터 광이 표시 패널(100)로 입사되고, 구동부로부터 화소 전극(18) 및 공통 전극(21)으로 인가되는 전압에 따라 배향된 액정층(30)에 의해 광이 변조된 후 상부 기판(20)을 통해 외부로 출사됨으로써 문자나 화상을 표시한다.
도 2는 본 발명에 따른 평판 표시 장치의 다른 실시예를 설명하기 위한 단면도로서, 유기전계발광 표시 장치의 표시 패널(200)을 중심으로 개략적으로 설명한다.
도 2를 참조하면, 하부 기판(40) 상에 버퍼층(41)이 형성되고, 버퍼층(41) 상에 박막 트랜지스터의 소스 영역, 드레인 영역 및 채널 영역을 제공하는 활성층(42)이 형성된다. 활성층(42)을 포함하는 버퍼층(41) 상에는 게이트 절연층(43)이 형성되고, 채널 영역 상부의 게이트 절연층(43) 상에는 게이트 전극(44)이 형성된다. 게이트 전극(44)을 포함하는 게이트 절연층(43) 상에는 제 1 층간 절연막(45a)이 형성된다. 제 1 층간 절연막(45a) 상에는 콘택홀을 통해 소스 영역 및 드레인 영역의 활성층(42)과 연결되는 소스 및 드레인 전극(46)이 형성되며, 제 1 층간 절연막(45a)과 소스 및 드레인 전극(46) 사이에는 제 2 층간 절연막(45b)이 형성된다. 소스 및 드레인 전극(46)을 포함하는 제 1 층간 절연막(45a) 상에는 보호층(47)이 형성되고, 보호층(47) 상에는 비아홀을 통해 소스 또는 드레인 전극(46)과 연결되는 화소 전극(48)이 형성된다.
화소 전극(48)을 포함하는 보호층(47) 상에는 발광 영역의 화소 전극(48)이 노출되도록 화소 정의막(49)이 형성되고, 노출된 화소 전극(48) 상에는 유기 발광층(50)이 형성된다. 그리고 유기 발광층(50)을 포함하는 화소 정의막(49) 상에는 캐소드 전극(51)이 형성된다.
상기와 같이 구성된 하부 기판(40) 상부에 봉지 기판(60)이 배치되고, 밀봉재에 의해 하부 기판(30) 및 봉지 기판(60)이 서로 합착된다.
상기 유기전계발광 표시 장치는 화소 전극(48) 및 캐소드 전극(51)에 소정의 전압이 인가되면 화소 전극(48)을 통해 주입되는 정공과 캐소드 전극(51)을 통해 주입되는 전자가 유기 발광층(50)에서 재결합하게 되고, 이 과정에서 발생되는 에너지 차이에 의해 유기 발광층(50)으로부터 방출된 광이 하부 기판(40)을 통해 외부로 출사됨으로써 문자나 화상을 표시한다.
그러면 상기와 같이 구성된 평판 표시 장치의 제조 과정을 통해 본 발명을 보다 상세히 설명하기로 한다.
도 3a 내지 도 3g는 본 발명에 따른 평판 표시 장치의 제조 방법을 설명하기 위한 단면도이다.
도 3a를 참조하면, 기판(10) 상에 버퍼층(11)을 형성하고, 버퍼층(11) 상에 박막 트랜지스터의 소스 영역, 드레인 영역 및 채널 영역을 제공하는 활성층(12)을 형성한다. 활성층(12)을 포함하는 버퍼층(11) 상에 게이트 절연층(13)을 형성하고, 채널 영역 상부의 게이트 절연층(13) 상에 게이트 전극(14)을 형성한다.
기판(10)은 유리 및 플라스틱과 같은 투명한 기판을 사용한다. 활성층(12)은 폴리 실리콘과 같은 반도체로 형성하며, 필요에 따라 결정화 및 이온 주입을 실시한다.
도 3b를 참조하면, 게이트 전극(14)을 포함하는 게이트 절연층(13) 상에 층간 절연막(15)을 형성한다. 층간 절연막(15)은 게이트 전극(14)과 소스 및 드레인 전극(16) 사이의 신호 간섭이 방지되도록 제 1 층간 절연막(15a) 및 제 2 층간 절연막(15b)의 적층 구조로 형성한다. 제 2 층간 절연막(15b)은 제 1 층간 절연막(15a)보다 얇게 바람직하게는, 제 1 층간 절연막(15a) 두께의 60% 내지 85%의 두께로 형성한다. 예를 들어, 제 1 층간 절연막(15a)은 3000Å 정도의 실리콘 산화막(SiO)으로 형성하고, 제 2 층간 절연막(15b)은 2000Å 내지 2600Å 정도의 실리콘 질화막(SiN)으로 형성할 수 있다.
도 3c를 참조하면, 활성층(12)을 재결정화시키기 위하여 급속 열처리(rapid thermal annealing) 공정을 실시한다. 열처리에 의해 실리콘 질화막(SiN)(15b)에 포함된 수소(H) 원자들이 활성층(12)으로 확산되어 실리콘(Si) 댕글링 본드(dangling bond)와 결합함으로써 활성층(12)의 결함이 개선되어 면저항, 이동도(mobility), 산포도 등의 전기적 특성이 향상될 수 있다.
일반적으로 실리콘 질화막은 막질이 단단하기 때문에 4000Å 이상으로 두껍게 형성될 경우 고온에서 열팽창 계수 차이로 인해 균열되거나 변형된다. 그러나 본 발명은 실리콘 질화막(15b)을 비교적 얇게 형성하기 때문에 고온의 열처리 과정에서 균열되거나 변형되지 않는다. 따라서 층간 절연막(15)이 형성된 상태에서 열처리를 진행할 수 있으므로 상기와 같이 수소(H) 원자의 확산에 의한 전기적 특성 개선 효과를 얻을 수 있다. 만일, 층간 절연막(15)을 형성하기 전에 열처리를 실시하면 노출된 게이트 전극(14)이 산화될 수 있으며, 수소(H) 원자의 확산에 의한 전기적 특성 개선 효과는 기대할 수 없다.
도 3d를 참조하면, 제 2 층간 절연막(15b), 제 1 층간 절연막(15a) 및 게이트 절연층(13)을 패터닝하여 소스 영역 및 드레인 영역의 활성층(12)이 노출되도록 콘택홀(15c)을 형성한다.
도 3e를 참조하면, 콘택홀(15c)이 매립되도록 제 2 층간 절연막(15b) 상에 금속층을 형성한 후 패터닝하여 소스 영역 및 드레인 영역의 활성층(12)과 연결되는 소스 및 드레인 전극(16)을 형성한다. 금속층은 티타늄(Ti), 알루미늄(Al) 및 티타늄(Ti)의 적층 구조로 형성하고, 염소(Cl)계의 가스를 사용하여 패터닝할 수 있다.
도 3f를 참조하면, 소스 및 드레인 전극(16)을 마스크로 이용한 건식 식각으로 노출된 부분의 제 2 층간 절연막(15b)을 제거한다. 이 때 실리콘 산화막(15a)과 실리콘 질화막(15b)은 식각비 차이가 크기 때문에 불소(SF6)계의 가스를 사용하여 식각하면 실리콘 산화막(15a)은 손실되지 않으며, 염소(Cl)계의 식각 부산물도 용이하게 제거할 수 있다.
도 3g를 참조하면, 소스 및 드레인 전극(16)을 포함하는 제 1 층간 절연 막(15a) 상에 보호층(17)을 형성한 후 패터닝하여 소스 또는 드레인 전극(16)이 노출되도록 비아홀을 형성한다. 비아홀이 매립되도록 보호층(17) 상에 ITO, IZO 등의 투명한 도전층을 형성한 후 패터닝하여 소스 또는 드레인 전극(16)과 연결되는 화소 전극(18)을 형성한다.
도 1을 재참조하면, 상부 기판(20) 상에 공통 전극(21)을 형성한다. 하부 기판(10)과 상부 기판(20)을 대향하도록 배치하고, 하부 기판(10)과 상부 기판(20)의 가장자리를 따라 밀봉재(도시안됨)를 형성한다. 그리고 하부 기판(10)과 상부 기판(20) 사이의 공간에 액정층(30)을 주입하면 액정 표시 장치의 표시 패널(100)이 완성된다.
또는, 도 2를 재참조하면, 화소 전극(48)을 포함하는 보호층(47) 상에 화소 정의막(49)을 형성한 후 발광 영역의 화소 전극(48)을 노출시킨다. 노출된 화소 전극(48) 상에 유기 발광층(50)을 형성하고, 유기 발광층(50)을 포함하는 화소 정의막(49) 상에 캐소드 전극(51)을 형성한다. 그리고 하부 기판(40) 상부에 봉지 기판(60)을 배치하고, 하부 기판(40) 및 봉지 기판(60)을 밀봉재(도시안됨)로 합착하면 유기전계발광 표시 장치의 표시 패널(200)이 완성된다.
본 발명은 층간 절연막을 실리콘 산화막(15a, 45a) 및 실리콘 질화막(15b, 45b)으로 형성하되, 소스 및 드레인 전극(16, 46)을 형성하는 과정에서 별도의 마스크를 사용하지 않고 광 투과영역의 실리콘 질화막(15b, 45b)을 제거한다. 광 투과영역의 실리콘 질화막(15b, 45b)이 제거됨으로써 표시 패널에서의 광 투과율이 향상되어 표시 장치의 휘도 및 화질이 향상될 수 있다.
만일, 도 4와 같이 광 투과영역의 실리콘 질화막(15b)이 제거되지 않을 경우 실리콘 질화막(15b)은 실리콘 산화막(15a)에 비해 투과율이 7% 정도 낮고, 빛의 파동(oscillation)을 증가시키기 때문에 광 투과율이 저하된다. 도 4의 평판 표시 장치는 생산성 향상을 위하여 증착비 및 식각비가 실리콘 산화막(15a)에 비해 높은 실리콘 질화막(15b)을 더 두껍게 형성한 구조로서, 유리 기판(10)의 투과율이 92.4%인 경우, 기판(10) 상에 1500Å 두께의 실리콘 산화막(15a)이 형성되면 투과율은 92.0% 정도로 거의 변화되지 않지만, 기판(10) 상에 1500Å 두께의 실리콘 산화막(15a) 및 6000Å 두께의 실리콘 질화막(15b)이 형성되면 투과율은 85.4% 정도로 급격하게 감소된다.
실제 광 투과율을 측정한 결과, 하기의 표 1을 통해 알 수 있듯이, 적색(RED) 화소의 경우, 도 4의 구조에 비해 도 1의 구조에서 8% 정도의 투과율 개선 효과가 있음을 확인하였다.
Figure 112009074199340-pat00001
도 4의 구조에서 도 5와 같이 광 투과영역(L)의 실리콘 산화막(15a) 및 실리콘 질화막(15b)을 제거하여 광 투과율을 향상시킬 수 있으나, 이 경우 실리콘 질화막(15b), 실리콘 산화막(15a) 및 게이트 절연층(13)을 식각하는 데 장시간이 소요되어 생산성이 저하되고, 상기한 열처리 효과 등을 얻을 수 없다.
이상에서와 같이 상세한 설명과 도면을 통해 본 발명의 최적 실시예를 개시하였다. 용어들은 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
도 1은 본 발명에 따른 평판 표시 장치의 일 실시예를 설명하기 위한 단면도.
도 2는 본 발명에 따른 평판 표시 장치의 다른 실시예를 설명하기 위한 단면도.
도 3a 내지도 3g는 본 발명에 따른 평판 표시 장치의 제조 방법을 설명하기 위한 단면도.
도 4 및 도 5는 본 발명을 설명하기 위한 평판 표시 장치의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10, 40: 하부 기판 11, 41: 버퍼층
12, 42: 활성층 13, 43: 게이트 절연층
14, 44: 게이트 전극 15: 층간 절연막
15a, 45a: 제 1 층간 절연막 15b, 45b: 제 2 층간 절연막
15c: 콘택홀 16, 46: 소스 및 드레인 전극
17, 47: 보호층 18, 48: 화소 전극
20: 상부 기판 21: 공통 전극
30: 액정층 49: 화소 정의막
50: 유기 발광층 51: 캐소드 전극
60: 봉지 기판 100, 200: 표시 패널

Claims (16)

  1. 제 1 기판;
    상기 제 1 기판 상에 형성되며 소스 영역, 드레인 영역 및 채널 영역을 포함하는 활성층;
    상기 활성층을 포함하는 상기 제 1 기판 상에 형성된 게이트 절연층;
    상기 채널 영역 상부의 상기 게이트 절연층 상에 형성된 게이트 전극;
    상기 게이트 전극을 포함하는 상기 게이트 절연층 상에 형성된 제 1 층간 절연막;
    상기 제 1 층간 절연막 및 상기 게이트 절연층에 형성된 콘택홀을 통해 상기 소스 영역 및 드레인 영역의 활성층과 연결된 소스 전극 및 드레인 전극;
    상기 소스 전극 및 드레인 전극 하부의 상기 제 1 층간 절연막 상에 형성된 제 2 층간 절연막;
    상기 소스 전극 및 드레인 전극을 포함하는 상기 제 1 층간 절연막 상에 형성된 보호층; 및
    상기 보호층에 형성된 비아홀을 통해 상기 소스 전극 또는 드레인 전극과 연결된 화소 전극을 포함하는 평판 표시 장치.
  2. 제 1 항에 있어서, 상기 제 1 기판과 대향하도록 배치된 제 2 기판;
    상기 제 2 기판 상에 형성된 공통 전극; 및
    상기 제 1 기판 및 상기 제 2 기판 사이에 개재된 액정층을 더 포함하는 평판 표시 장치.
  3. 제 1 항에 있어서, 상기 화소 전극을 포함하는 상기 보호층 상에 형성되며, 발광 영역의 상기 화소 전극이 노출되도록 패터닝된 화소 정의막;
    노출된 상기 화소 전극 상에 형성된 유기 발광층; 및
    상기 유기 발광층 상에 형성된 캐소드 전극을 더 포함하는 평판 표시 장치.
  4. 제 1 항에 있어서, 상기 제 2 층간 절연막이 상기 제 1 층간 절연막보다 얇게 형성된 평판 표시 장치.
  5. 제 4 항에 있어서, 상기 제 2 층간 절연막의 두께는 상기 제 1 층간 절연막두께의 60% 내지 85%인 평판 표시 장치.
  6. 제 4 항에 있어서, 상기 제 1 층간 절연막은 실리콘 산화막이고, 상기 제 2 층간 절연막은 실리콘 질화막인 평판 표시 장치.
  7. 제 1 항에 있어서, 상기 활성층이 폴리 실리콘으로 형성된 평판 표시 장치.
  8. 제 1 항에 있어서, 상기 화소 전극이 투명한 도전층으로 형성된 평판 표시 장치.
  9. 제 1 기판 상에 소스 영역, 드레인 영역 및 채널 영역을 포함하는 활성층을 형성하는 단계;
    상기 활성층을 포함하는 상기 제 1 기판 상에 게이트 절연층을 형성하는 단계;
    상기 채널 영역 상부의 상기 게이트 절연층 상에 게이트 전극을 형성하는 단계;
    상기 게이트 전극을 포함하는 상기 게이트 절연층 상에 제 1 층간 절연막을 형성하는 단계;
    상기 제 1 층간 절연막 상에 상기 제 1 층간 절연막보다 얇은 두께의 제 2 층간 절연막을 형성하는 단계;
    열처리하는 단계;
    상기 제 2 층간 절연막, 상기 제 1 층간 절연막 및 상기 게이트 절연층을 패터닝하여 상기 소스 영역 및 드레인 영역의 활성층을 노출시키는 단계;
    상기 제 2 층간 절연막 상에 상기 소스 영역 및 드레인 영역의 활성층과 연결되도록 소스 전극 및 드레인 전극을 형성하는 단계;
    노출된 부분의 상기 제 2 층간 절연막을 제거하는 단계;
    상기 소스 전극 및 드레인 전극을 포함하는 상기 제 1 층간 절연막 상에 보호층을 형성하는 단계;
    상기 보호층을 패터닝하여 상기 소스 전극 또는 드레인 전극을 노출시키는 단계; 및
    상기 보호층 상에 상기 소스 전극 또는 드레인 전극과 연결되도록 화소 전극을 형성하는 단계를 포함하는 평판 표시 장치의 제조 방법.
  10. 제 9 항에 있어서, 제 2 기판 상에 공통 전극을 형성하는 단계;
    상기 제 1 기판과 상기 제 2 기판을 대향하도록 배치하고, 상기 제 1 기판 및 상기 제 2 기판의 가장자리를 따라 밀봉재를 형성하는 단계; 및
    상기 제 1 기판 및 상기 제 2 기판 사이의 공간에 액정층을 주입하는 단계를 더 포함하는 평판 표시 장치의 제조 방법.
  11. 제 9 항에 있어서, 상기 화소 전극을 포함하는 상기 보호층 상에 화소 정의막을 형성한 후 발광 영역의 상기 화소 전극을 노출시키는 단계;
    노출된 상기 화소 전극 상에 유기 발광층을 형성하는 단계; 및
    상기 유기 발광층 상에 캐소드 전극을 형성하는 단계를 더 포함하는 평판 표시 장치의 제조 방법.
  12. 제 9 항에 있어서, 상기 활성층은 폴리 실리콘으로 형성하는 평판 표시 장치의 제조 방법.
  13. 제 9 항에 있어서, 상기 제 2 층간 절연막은 상기 제 1 층간 절연막 두께의 60% 내지 85% 두께로 형성하는 평판 표시 장치의 제조 방법.
  14. 제 9 항에 있어서, 상기 제 1 층간 절연막은 실리콘 산화막으로 형성하고, 상기 제 2 층간 절연막은 실리콘 질화막으로 형성하는 평판 표시 장치의 제조 방법.
  15. 제 9 항에 있어서, 상기 노출된 부분의 제 2 층간 절연막은 상기 소스 전극 및 드레인 전극을 마스크로 이용한 건식 식각으로 제거하는 평판 표시 장치의 제조 방법.
  16. 제 9 항에 있어서, 상기 화소 전극은 투명한 도전층으로 형성하는 평판 표시 장치의 제조 방법.
KR1020090117878A 2009-12-01 2009-12-01 평판 표시 장치 및 그의 제조 방법 KR101049003B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020090117878A KR101049003B1 (ko) 2009-12-01 2009-12-01 평판 표시 장치 및 그의 제조 방법
JP2010259012A JP5653730B2 (ja) 2009-12-01 2010-11-19 平板表示装置及びその製造方法
TW099141198A TWI518408B (zh) 2009-12-01 2010-11-29 平面顯示裝置及製造其的方法
CN201010588327.7A CN102142427B (zh) 2009-12-01 2010-11-30 平板显示设备及其制造方法
US12/957,246 US8400601B2 (en) 2009-12-01 2010-11-30 Flat panel display device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090117878A KR101049003B1 (ko) 2009-12-01 2009-12-01 평판 표시 장치 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20110061277A KR20110061277A (ko) 2011-06-09
KR101049003B1 true KR101049003B1 (ko) 2011-07-12

Family

ID=44068624

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090117878A KR101049003B1 (ko) 2009-12-01 2009-12-01 평판 표시 장치 및 그의 제조 방법

Country Status (5)

Country Link
US (1) US8400601B2 (ko)
JP (1) JP5653730B2 (ko)
KR (1) KR101049003B1 (ko)
CN (1) CN102142427B (ko)
TW (1) TWI518408B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201501283A (zh) * 2013-06-25 2015-01-01 Hon Hai Prec Ind Co Ltd 發光顯示器
CN104282708A (zh) * 2013-07-05 2015-01-14 鸿富锦精密工业（深圳）有限公司 发光显示器
CN104281305A (zh) * 2013-07-10 2015-01-14 鸿富锦精密工业（深圳）有限公司 具有触控功能的发光显示器
KR102511354B1 (ko) * 2015-06-16 2023-03-21 삼성디스플레이 주식회사 유기 발광 표시장치 및 그의 제조방법
CN105118836B (zh) * 2015-07-29 2019-04-05 京东方科技集团股份有限公司 具有导电平坦层的阵列基板及其制备方法
KR102483952B1 (ko) * 2015-09-11 2023-01-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR20170119801A (ko) * 2016-04-19 2017-10-30 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
CN108550612B (zh) * 2018-05-29 2020-11-13 武汉华星光电半导体显示技术有限公司 显示面板及其制作方法
JP7130550B2 (ja) 2018-12-26 2022-09-05 Ｄｏｗａメタルマイン株式会社 重金属含有排ガスの処理方法
CN111290658B (zh) * 2020-01-21 2022-04-22 京东方科技集团股份有限公司 阵列基板及其制备方法和触控显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091585A (ja) * 1998-09-10 2000-03-31 Sharp Corp 薄膜トランジスタおよびその製造方法
KR20070115355A (ko) * 2006-06-02 2007-12-06 삼성에스디아이 주식회사 유기 발광 표시 장치 및 그 제조 방법

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1234567A (en) * 1915-09-14 1917-07-24 Edward J Quigley Soft collar.
JPH09218425A (ja) 1996-02-09 1997-08-19 Toshiba Electron Eng Corp 液晶表示装置及びその製造方法
JP3844913B2 (ja) 1999-06-28 2006-11-15 アルプス電気株式会社 アクティブマトリックス型液晶表示装置
JP2001242803A (ja) 2000-02-29 2001-09-07 Sony Corp 表示装置及びその製造方法
KR100674238B1 (ko) 2000-12-30 2007-01-25 비오이 하이디스 테크놀로지 주식회사 고이동도 자기정렬 티에프티 제조방법
JP2003229578A (ja) * 2001-06-01 2003-08-15 Semiconductor Energy Lab Co Ltd 半導体装置、表示装置およびその作製方法
KR100482328B1 (ko) 2002-04-29 2005-04-13 엘지.필립스 엘시디 주식회사 액티브 매트릭스형 유기 전계발광 표시패널 및 그의제조방법
TWI261797B (en) 2002-05-21 2006-09-11 Seiko Epson Corp Electro-optical device and electronic apparatus
KR100521272B1 (ko) 2002-12-20 2005-10-12 삼성에스디아이 주식회사 휘도가 개선된 유기전계 발광표시장치
JP4245915B2 (ja) 2002-12-24 2009-04-02 シャープ株式会社 薄膜トランジスタの製造方法及び表示デバイスの製造方法
JP4163567B2 (ja) 2003-07-09 2008-10-08 株式会社 日立ディスプレイズ 発光型表示装置
KR100611154B1 (ko) 2003-11-27 2006-08-09 삼성에스디아이 주식회사 금속 유도 결정화 방법을 이용한 박막 트랜지스터, 이의제조 방법 및 이를 사용하는 액티브 매트릭스 평판 표시장치
JP4708710B2 (ja) 2004-01-07 2011-06-22 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置
JP2005209583A (ja) 2004-01-26 2005-08-04 Semiconductor Energy Lab Co Ltd 発光装置
TWI231153B (en) * 2004-02-26 2005-04-11 Toppoly Optoelectronics Corp Organic electroluminescence display device and its fabrication method
KR20060078581A (ko) 2004-12-31 2006-07-05 엘지.필립스 엘시디 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US7652291B2 (en) * 2005-05-28 2010-01-26 Samsung Mobile Display Co., Ltd. Flat panel display
KR101211265B1 (ko) 2005-08-31 2012-12-11 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
KR100708722B1 (ko) 2005-10-22 2007-04-17 삼성에스디아이 주식회사 유기 발광 표시 장치 및 그 제조방법
KR100671647B1 (ko) * 2006-01-26 2007-01-19 삼성에스디아이 주식회사 유기전계발광 표시 장치
JP2007334297A (ja) 2006-05-10 2007-12-27 Epson Imaging Devices Corp 液晶表示装置及びその製造方法
JP4211855B2 (ja) 2006-05-29 2009-01-21 エプソンイメージングデバイス株式会社 液晶表示装置及びその製造方法
KR100722118B1 (ko) * 2006-09-04 2007-05-25 삼성에스디아이 주식회사 유기전계발광 표시 장치
KR20080097056A (ko) 2007-04-30 2008-11-04 엘지전자 주식회사 박막 트랜지스터 및 그 제조방법, 이를 포함하는평판표시장치
KR100867926B1 (ko) 2007-06-21 2008-11-10 삼성에스디아이 주식회사 유기전계발광표시장치 및 그의 제조 방법
JP4487318B2 (ja) 2007-07-26 2010-06-23 エプソンイメージングデバイス株式会社 液晶表示装置及びその製造方法
JP2009076890A (ja) 2007-08-31 2009-04-09 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法、半導体装置、及び電子機器
JP2009098335A (ja) * 2007-10-16 2009-05-07 Sharp Corp 薄膜トランジスタ基板及びその製造方法、並びに液晶表示装置
KR101016759B1 (ko) * 2007-11-06 2011-02-25 엘지디스플레이 주식회사 유기발광표시장치 및 그 제조방법
JP5302532B2 (ja) * 2007-11-30 2013-10-02 三菱電機株式会社 表示装置及びその製造方法
TWI355735B (en) 2008-04-08 2012-01-01 Au Optronics Corp Pixel structure of liquid crystal display panel an
KR100964227B1 (ko) 2008-05-06 2010-06-17 삼성모바일디스플레이주식회사 평판 표시 장치용 박막 트랜지스터 어레이 기판, 이를포함하는 유기 발광 표시 장치, 및 이들의 제조 방법
EP2184783B1 (en) 2008-11-07 2012-10-03 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and method for manufacturing the same
KR101193197B1 (ko) 2010-07-07 2012-10-19 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR101372852B1 (ko) 2010-10-05 2014-03-10 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091585A (ja) * 1998-09-10 2000-03-31 Sharp Corp 薄膜トランジスタおよびその製造方法
KR20070115355A (ko) * 2006-06-02 2007-12-06 삼성에스디아이 주식회사 유기 발광 표시 장치 및 그 제조 방법

Also Published As

Publication number Publication date
CN102142427B (zh) 2015-06-24
JP5653730B2 (ja) 2015-01-14
TW201207485A (en) 2012-02-16
KR20110061277A (ko) 2011-06-09
CN102142427A (zh) 2011-08-03
TWI518408B (zh) 2016-01-21
US20110128490A1 (en) 2011-06-02
JP2011118384A (ja) 2011-06-16
US8400601B2 (en) 2013-03-19

Similar Documents

Publication Publication Date Title
KR101049003B1 (ko) 평판 표시 장치 및 그의 제조 방법
JP7068538B2 (ja) 表示装置、電子機器
KR101056250B1 (ko) 평판 표시 장치 및 그의 제조 방법
US8610124B2 (en) Display device and method of manufacturing the same
US7417249B2 (en) Semiconductor device having a wiring including an aluminum carbon alloy and titanium or molybdenum
JP4974500B2 (ja) 半導体装置、モジュール及び電子機器
TW201034189A (en) Semiconductor device and method for manufacturing the same
KR20070111233A (ko) 평판표시소자 및 그 제조방법
JP4974493B2 (ja) 半導体装置及び電子機器
CN1302327C (zh) 用于防止液晶显示器件中的断开的结构及其制造方法
TWI424237B (zh) 顯示裝置及製造其之方法
JP2005285395A (ja) 配線構造並びにそれを備えた表示装置用基板及び表示装置
US10901282B2 (en) Thin film transistor substrate and manufacturing method thereof
WO2018158840A1 (ja) アクティブマトリクス基板の製造方法および有機ｅｌ表示装置の製造方法
JP2001274410A (ja) 半導体装置
JP2008263059A (ja) 半導体装置、その製造方法、及び表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150701

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 9