KR100482328B1 - 액티브 매트릭스형 유기 전계발광 표시패널 및 그의제조방법 - Google Patents
액티브 매트릭스형 유기 전계발광 표시패널 및 그의제조방법 Download PDFInfo
- Publication number
- KR100482328B1 KR100482328B1 KR10-2002-0023433A KR20020023433A KR100482328B1 KR 100482328 B1 KR100482328 B1 KR 100482328B1 KR 20020023433 A KR20020023433 A KR 20020023433A KR 100482328 B1 KR100482328 B1 KR 100482328B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- layer
- organic electroluminescent
- display panel
- substrate
- Prior art date
Links
- 239000011159 matrix material Substances 0.000 title claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 238000005401 electroluminescence Methods 0.000 title description 87
- 239000000758 substrate Substances 0.000 claims abstract description 65
- 239000003990 capacitor Substances 0.000 claims abstract description 50
- 239000004065 semiconductor Substances 0.000 claims abstract description 41
- 239000000872 buffer Substances 0.000 claims abstract description 26
- 238000003860 storage Methods 0.000 claims abstract description 22
- 239000010409 thin film Substances 0.000 claims abstract description 16
- 239000010408 film Substances 0.000 claims abstract description 14
- 239000010410 layer Substances 0.000 claims description 192
- 238000000034 method Methods 0.000 claims description 58
- 230000008569 process Effects 0.000 claims description 38
- 239000011241 protective layer Substances 0.000 claims description 13
- 238000000059 patterning Methods 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 claims description 2
- 239000011810 insulating material Substances 0.000 abstract description 14
- 238000000151 deposition Methods 0.000 description 12
- 238000002347 injection Methods 0.000 description 7
- 239000007924 injection Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 239000007769 metal material Substances 0.000 description 7
- 230000005525 hole transport Effects 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 239000000969 carrier Substances 0.000 description 5
- 239000012212 insulator Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000001194 electroluminescence spectrum Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005685 electric field effect Effects 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000011856 silicon-based particle Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
본 발명은 액티브 매트릭스형 유기 전계발광 표시패널에서 휘도를 높임과 아울러 고정세화하도록 한 액티브 매트릭스형 유기 전계발광 표시패널 및 그 제조방법에 관한 것이다.
본 발명에 따른 액티브 매트릭스형 유기 전계발광 표시패널은 발광 영역이 정의된 기판과, 상기 기판 상에 형성되는 버퍼층과, 상기 버퍼층 상에 형성되는 반도체층을 가지는 박막트랜지스터와, 상기 버퍼층 상에 형성되는 캐패시터 전극과 상기 박막트랜지스터에 접속되는 파워전극을 가지는 스토리지 캐패시터와, 상기 박막트랜지스터에 접속되도록 상기 기판 상에 형성되는 유기 전계발광 다이오드를 구비한다.
이러한 구성에 의하면, 본 발명에 따른 액티브 매트릭스형 유기 전계발광 표시패널 및 그 제조방법은 유기 전계발광 표시패널의 발광영역 상에 무기절연물질로 구성되는 절연막들을 박막트랜지스터 제조공정을 통하여 제거하게 된다. 이로 인하여, 유기 전계발광 다이오드에서 발광된 빛을 하부기판으로 바로 방출시킴으로써 발광효율이 증가로 인한 휘도의 향상시킬 수 있다.
Description
본 발명은 유기 전계발광 표시패널에 관한 것으로, 특히 액티브 매트릭스형 유기 전계발광 표시패널에서 휘도를 높임과 아울러 고정세화하도록 한 액티브 매트릭스형 유기 전계발광 표시패널 및 그 제조방법에 관한 것이다.
최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판표시장치들이 개발되고 있다. 이러한 평판표시장치는 액정표시장치(Liquid Crystal Display), 전계 방출 표시장치(Field Emission Display), 플라즈마 디스플레이 패널(Plasma Display Panel) 및 일렉트로 루미네센스(Electro-Luminescence : 이하 "EL"라 함) 표시 패널 등이 있다.
이와 같은 평판표시장치의 표시품질을 높이고 대화면화를 시도하는 연구들이 활발히 진행되고 있다. 이들 중 EL 표시 패널은 스스로 발광하는 자발광 소자이다. EL 표시 패널은 전자 및 정공 등의 캐리어를 이용하여 형광물질을 여기 시킴으로써 비디오 영상을 표시하게 된다.
이 EL 표시패널는 사용하는 재료에 따라 무기 EL 표시패널과 유기 EL 표시패널로 크게 나뉘어진다. 유기 EL 표시패널는 100∼200V의 높은 전압을 필요로 무기 EL 표시패널에 비해 5∼20V 정도의 낮은 전압으로 구동됨으로써 직류 저전압 구동이 가능하다. 또한, 유기 EL 표시패널는 넓은 시야각, 고속 응답성, 고 콘트라스트비(contrast ratio) 등의 뛰어난 특징을 갖고 있으므로 그래픽 디스플레이의 픽셀(pixel), 텔레비젼 영상 디스플레이나 표면 광원(Surface Light Source)의 픽셀로서 사용될 수 있으며, 얇고 가벼우며 색감이 좋기 때문에 차세대 평면 디스플레이에 적합한 소자이다.
한편, 이러한 유기 EL 표시패널의 구동방식으로는 별도의 박막트랜지스터를 구비하지 않는 패시브 매트릭스 방식(Passive matrix type)이 주로 이용되고 있다.
그러나, 패시브 매트릭스 방식은 해상도나 소비전력, 수명 등에 많은 제한적인 요소를 가지고 있기 때문에, 고해상도나 대화면을 요구하는 차세대 디스플레이 제조를 위한 액티브 매트릭스형 유기 EL 표시패널가 연구/개발되고 있다.
이를 설명하면, 패시브 매트릭스 방식에서는 주사선(Scan Line)과 신호선(Signal Line)이 교차하면서 매트릭스 형태로 소자를 구성하며, 각각의 화소를 구동하기 위하여 주사선을 시간에 따라 순차적으로 구동한다. 이에 따라 요구되는 평균 휘도를 표시하기 위해서는 평균 휘도에 라인수를 곱한 것 만큼의 순간 휘도를 내야만 한다. 따라서, 라인이 많으면 많을수록 더 높은 전압과 더 많은 전류를 순간적으로 인가해 주어야 하므로, 소자의 열화를 가속시키고 소비전력이 높아져 고해상도, 대면적 디스플레이에는 적합하지 않다.
이와는 달리 액티브 매트릭스 방식에서는 각 화소를 개패하는 박막트랜지스터(Thin Film Transistor ; 이하 "TFT"라 함)가 화소마다 위치하고, 이 TFT가 스위치 역할을 하여, 이 TFT와 연결된 제1 전극은 화소단위로 온/오프 시키고, 이 제1 전극과 대향하는 제2 전극은 공통전극으로 사용한다. 이러한 액티브 매트릭스 방식의 유기 EL 표시패널에서는 화소에 인가된 전압이 스토리지 캐패시터(Cst ; storage capacitor)에 충전되고 스토리지 캐패시터에 충전된 전압은 다음 프레임 신호가 인가될 때까지 전원을 인가해주는 역할을 한다. 이로 인하여 게이트 라인 수 즉, 주사선 수에 관계없이 한 화면 동안 계속해서 유기 EL 표시패널를 구동한다.
따라서, 액티브 매트릭스 방식에서는 낮은 전류를 인가해 주더라도 동일한 휘돌를 나타내므로 저소비전력, 고정세 및 대형화가 가능한 장점을 가진다.
도 1은 통상의 액티브 매트릭스형 유기 EL 표시패널의 기본 화소 구조를 나타내는 도면이다.
도 1을 참조하면, 액티브 매트릭스형 유기 EL 표시패널의 기본 화소 구조는 제1 방향으로 형성된 주사선과; 상기 제1 방향과 교차되는 제2 방향으로 서로 일정간격으로 이격된 상태로 나란하게 형성된 신호선 및 전력공급선과; 주사선, 신호선 및 전력공급선에 의해 둘러싸여 형성된 화소 영역(Pixel area)을 구비한다.
이러한 액티브 매트릭스형 유기 EL 표시패널의 기본 화소 구조는 주사선과 신호선의 교차지점에 형성되어 어드레스 역할을 하는 스위칭 TFT와, 상기 스위칭 TFT 및 전력공급선 사이에 형성된 스토리지 캐패시터와, 스토리지 캐패시터 및 전력공급선과 연결되도록 형성되어 전류원 역할을 하는 구동 TFT와, 상기 구동 TFT에 연결된 유기 EL 다이오드를 구비한다.
스위칭 TFT는 전압을 제어하고 전류원을 저장하는 역할을 한다.
유기 EL 다이오드는 유기발광물질에 순방향으로 전류를 공급하면, 정공(Hole)을 공급하는 양극(Anode Electrode)과 전자(Electron)를 공급하는 음극(Cathode Electrode) 사이에 적층된 정공주입층 및 정공수송층과 전자수송층 및 전자주입층을 통하여 정공수송층과 전자수송층 사이에 형성된 발광층에 정공과 전자가 이동되어진다. 이동되어진 정공과 전자는 발광층 내에서 서로 결합하여 소정의 에너지를 가지게 되고, 발생하는 에너지 차로 인해 빛을 방출하게 된다.
이들의 구성을 통하여 상기 액티브 매트릭스 방식의 유기 EL 표시패널의 구동을 설명하면, 먼저 선택신호에 따라 해당 전극에 신호를 인가하면 스위칭 TFT의 게이트는 온 상태가 된다. 이 때 데이터 신호는 스위칭 TFT의 게이트를 경유하여 구동 TFT와 스토리지 캐패시터에 인가된다. 구동 TFT의 게이트가 온 상태로 되면, 전력공급선으로부터 전류가 구동 TFT의 게이트를 통하여 유기 EL층에 인가되어 발광하게 된다. 이 경우, 데이터 신호의 크기에 따라 구동 TFT의 게이트의 개폐 정도는 달라지고, 이 구동 TFT를 통하여 흐르는 전류량을 조절하여 계조표시를 할 수 있게 된다.
그리고, 비선택 구간에는 스토리지 캐패시터에 충전된 데이터가 구동 TFT에 계속 인가된 다음 화면의 신호가 인가될 때까지 지속적으로 유기 EL 소자를 발광시킬 수 있다.
이러한 구동원리로 인하여, 액티브 매트릭스형 유기 EL 표시패널는 패시브 매트릭스 방식에 비해 낮은 전압과 순간적으로 낮은 전류의 인가가 가능하며, 선택 라인수에 관계없이 한 화면시간 동안 계속 유기 EL 표시패널의 구동이 가능하게 된다. 이로써 액티브 매트릭스형 유기 EL 표시패널는 저소비전력, 고해상도 및 대면적화에 유리하다. 한편, 액티브 매트릭스형 유기 EL 표시패널는 TFT를 거쳐 전류를 흐르게 하는 구조인데, 기존의 비정질 실리콘(a-Si) TFT는 비정질 실리콘의 무결정 상태의 실리콘 입자에 의해 전계효과 이동도(electric field effect mobility)가 낮아서 채용하기 어렵기 때문에 균일한 결정 상태를 가져 전계효과 이동도가 보다 우수한 폴리실리콘(p-Si) TFT가 요구된다.
폴리실리콘 TFT는 전계효과 이동도가 크기 때문에 기판 위에 구동회로를 만들 수 있다. 이로써, 폴리실리콘 TFT로 기판에 구동회로를 만들 경우에는 구동 IC 비용도 줄일 수 있고 실장도 간단해지게 된다.
이 폴리실리콘을 제조하는 방법으로는 비정질 실리콘을 이용하여 레이저 어닐링을 통해 저온 결정화하는 방법이 주로 이용되고 있다.
도 2는 종래의 액티브 매트릭스형 유기 EL 표시패널에 대한 단면도로서, 도 1에서 유기 EL 다이오드 및 스토리지 캐패시터와 연결된 구동 TFT부를 일 예로 하여 설명하고, 발광된 빛을 하부 전극인 양극을 투과하여 방출하는 하부 전극인 양극을 투과하여 방출하는 하부 발광방식의 유기 EL 표시패널에 관한 것이다.
도 2를 참조하면, 절연기판(1) 상에 반도체층(32), 게이트 전극(38), 소스 및 드레인 전극(50,52)을 포함하는 TFT(T)가 형성되어 있고, 이 TFT(T)는 스토리지 캐패시터(CST) 및 유기 EL 다이오드(E)와 각각 연결되어 있다.
스토리지 캐패시터(CST)는 절연체가 개재된 상태로 서로 대향된 파워전극(42) 및 캐패시터 전극(34)으로 구성되고, 상기 유기 EL 다이오드(E)는 유기 EL 층(64)이 개재된 상태로 서로 대향된 양극(58) 및 음극(66)으로 구성된다.
이를 상세히 하면, TFT(T)의 소스 전극(50)은 파워전극(42)과 연결되어 있고, 드레인 전극(52)은 유기 EL 다이오드(E)의 하부전극인 양극(58)과 연결되어 있다.
일반적으로, 상기에서와 같은 하부 발광방식의 양극(58)은 유기 EL층(64)에서 발광된 빛이 투과되도록 광 투과성 물질로 이루어지고, 음극(66)은 유기 EL층(64)으로 전자주입을 원활히 할 수 있도록 일함수(Work function)값이 낮은 금속으로 이루어진다.
그러나, 상부 발광방식으로 구동되는 유기 EL 표시패널에서는 유기 EL층(64)에서 발광된 빛이 음극(66)을 투과하여 상부 방향으로 방출되므로, 음극이 광 투과성 물질로 이루어진다.
한편, 유기 EL 표시패널에서 포함되는 절연층들의 적층 구조를 살펴보면, 절연기판(1)과 반도체층(32) 사이에서 완충작용을 하는 버퍼층(30)과, 상기 스토리지 캐패시터(CST)용 절연체가 되는 제1 절연층(40)과, 상기 소스 전극(50)과 파워전극(42) 사이의 제2 절연층(44)과, 상기 양극(58)과 드레인 전극(52) 사이의 제3 절연층(54)과, 상기 양극(58)과 유기 EL층(64) 사이의 보호층(60)이 차례대로 적층된 구조를 가지는데, 상기 제1 내지 제3 절연층(40,44,54) 및 보호층(60)에는 각 층간의 전기적 연결을 위한 콘택홀을 포함한다.
도 3a 내지 도 3i는 도 2에 도시된 액티브 매트릭스형 유기 EL 표시패널의 제조방법을 단게적으로 각각 나타낸 단면도이다. 이러한 제조방법에서의 각 패턴은 별도의 마스크에 그려진 패턴을 박막이 증착된 기판 상에 전사시켜 형성하는 일련의 공정을 거쳐 형성되며, 이러한 공정은 포토레지스트 도포(Photo Resist Coating), 정렬 및 노광(Align & Exposure), 현상(Develop)을 주요 공정으로 하는 사진식각(Photolithography) 공정을 뜻한다.
도 3a 내지 도 3i를 참조하면, 먼저 절연기판(1) 상에 도 3a에서와 같이 버퍼층(30)과 액티브층(32a) 및 캐패시터 전극(34)을 형성한다. 이때 버퍼층(30)은 제1 절연물질을 이용하여 기판 전면에 걸쳐 형성되고, 액티브층(32a) 및 캐패시터 전극(34)은 버퍼층(30) 상부에 폴리실리콘을 이용하여 전면도포한 후 제1 마스크 공정에 의해 형성된다.
다음으로 액티브층(32a)의 중앙부에 도 3b와 같이 게이트 절연막(36) 및 게이트 전극(38)을 형성한다. 게이트 절연막(36) 및 게이트 전극(38)은 도 3a에서의 기판 상에 제2 절연물질 및 제1 금속물질을 연속하여 증착한 후 제2 마스크 공정에 의해 형성되어진다.
게이트 절연막(36) 및 게이트 전극(38)이 형성되면 제1 절연층(40) 및 파워전극(42)이 도 3c와 같이 기판 상에 형성된다. 제1 절연층(40)은 도 3b와 같이 형성된 기판 전면에 제3 절연물질로 도포하여 형성된다. 파워전극(42)은 제1 절연층(40) 상부에 제2 금속물질을 증착한 후 제3 마스크 공정에 의해 상기 캐패시터 전극(34)을 덮도록 패터닝되어 형성된다.
다음으로 도 3c에 도시된 기판 상에 도 3d와 같이 제2 절연층(44)을 형성한다. 제2 절연층(44)은 도 3c에 도시된 기판 전면에 제3 절연물질을 증착한 후 제4 마스크 공정에 의해 패터닝함으로써 형성된다. 이후 제2 절연층(44)은 제1,2 오믹콘택홀(46a,46b) 및 캐패시터 콘택홀(48)을 가지도록 상기 액티브층(32a)의 양단부 및 파워전극(42)의 일부를 노출된다. 여기서, 액티브층(32a)의 양단부는 추후 공정에서 형성된 소스 및 드레인 전극과 제1,2 오믹콘택홀(46a,46b)에 의해 연결되며, 좌측부는 드레인 영역(Ia)을 이루고, 우측부는 소스 영역(Ib)을 이룬다.
다음으로 액티브층(32a)의 노출된 양단부는 이온도핑 처리되어 불순물이 함유된 오믹콘택층(32b)이 된다. 이로써, 액티브층(32a)과 오믹콘택층(32b)으로 구성되는 반도체층(32)을 완성하게 된다.
반도체층(32)이 완성되면 소스 및 드레인 전극(50,52)을 도 3e와 같이 형성한다. 이는 도 3d의 기판 전면에 제3 금속물질을 증착한 후 제5 마스크 공정에 의해 형성된다. 이 때 소스 전극(50)은 상기 캐패시터 콘택홀(도 3d의 48) 및 제1 오믹 콘택홀(도 3d의 46a)을 통하여 파워전극(42) 및 소스 영역(Ib)의 오믹콘택층(32b)과 연결되도록 형성되며, 드레인 전극(52)은 제2 오믹 콘택홀(도 3d의 46b)을 통하여 드레인 영역(Ia)의 오믹 콘택층(32b)과 연결되도록 형성된다.
이 과정을 통하여 반도체층(32), 게이트 전극(38), 소스 및 드레인 전극(50,52)을 포함하는 TFT(T)가 완성되며, 파워전극(42)과 캐패시터 전극(34) 간의 대응영역에는 스토리지 캐패시터(CST)가 형성된다. 도면 상에 제시하지 않았지만, 캐패시터 전극(34)은 게이트 전극(38)과 연결되어 있고, 파워전극(42)은 신호선과 평행한 방향으로 위치하는 전력공급선과 일체되게 형성된다.
다음으로 제3 절연층(54)을 도 3f와 같이 형성한다. 제3 절연층(54)은 도 3e에서의 기판 전면에 제4 절연물질을 증착한 후 제6 마스크 공정에 의해 드레인 콘택홀(56)을 패터닝함으로써 형성된다.
그 다음 발광영역(I) 상에 도 3g와 같이 양극(58)을 형성한다. 양극(58)은 드레인 콘택홀(도 3f의 56)을 통해 드레인 전극(52)과 연결되도록 투명 도전성물질을 이용하여 제7 마스크 공정에 의해 형성된다.
다음으로 양극 노출부(62)를 가지도록 도 3h와 같이 보호층(60)을 형성한다. 보호층(60)은 도 3g의 기판 상에 제5 절연물질을 증착한 후 제8 마스크 공정에 의해 양극(58)의 일부영역을 노출시키도록 패터닝됨으로써 형성된다. 여기서, 보호층(60)은 TFT(T)을 수분 및 이물질로부터 보호하는 역할을 한다.
이로써, 사진식각 공정이 수반되는 마스크 공정은 마무리되고, 도 3i와 같이 양극 노출부(도 3h의 62)를 통하여 양극(58)과 함께 유기 EL 다이오드(E)를 구성하는 유기 EL층(64) 및 음극(66)을 순차적으로 형성함으로써 유기 EL 표시패널을 완성한다.
그러나, 이러한 유기 EL 표시패널이 유기 EL층(64)에서 발광한 빛이 기판(1)쪽으로 나오는 하부 발광 방식인 경우에는 TFT(T) 어레이 제작시 생성되는 버퍼층(30)과 제1 내지 제3 절연층(40,44,54) 즉, 질화실리콘(SiNx) 및 산화실리콘(SiOx) 등의 무기절연막들에 의해 광 투과율이 저하되어 휘도가 감소하는 단점이 있다. 또한, 무기절연막들 상에 형성된 투명전극 표면의 거칠어짐으로 유기 EL층(64)으로부터의 광이 산란되어 휘도를 감소하는 단점이 있다.
따라서, 본 발명의 목적은 기판과 투명전극 즉, 양극 사이에 적층된 무기절연막들을 제거하여 휘도를 향상시키도록 한 액티브 매트릭스형 유기 전계발광 표시패널 및 그 제조방법을 제공하는 데 있다.
본 발명의 다른 목적은 저전류 구동할 수 있도록 한 액티브 매트릭스형 유기 전계발광 표시패널 및 그 제조방법을 제공하는 데 있다.
본 발명의 또 다른 목적은 수명을 향상시킬 수 있도록 한 액티브 매트릭스형 유기 전계발광 표시패널 및 그 제조방법을 제공하는 데 있다.
상기 목적들을 달성하기 위하여, 본 발명에 따른 액티브 매트릭스형 유기 전계발광 표시패널은 기판과; 상기 기판 상에 형성되는 유기 전계발광 다이오드와; 상기 유기 전계발광 다이오드에 접속된 박막트랜지스터를 구비한다. 상기 유기 전계발광 다이오드의 일측 전극은 단차면을 따라 상기 박막트랜지스터의 일측 전극으로부터 연장된다. 상기 유기 전계발광 다이오드의 일측전극은 투명전극이다. 상기 유기 전계발광 다이오드는 상기 투명전극을 덮는 유기 발광층과, 상기 유기 발광층 상에 형성되는 금속전극을 구비한다. 상기 박막트랜지스터는 반도체층과; 상기 반도체층 상에 적층된 게이트 절연막 및 게이트 전극과; 상기 반도체층 및 상기 유기 전계발광 다이오드의 일측전극과 연결되는 드레인전극과; 상기 반도체층에 연결되는 소스전극을 구비한다. 상기 액티브 매트릭스형 유기 전계발광 표시패널은 상기 반도체층과 상기 기판 사이에 형성된 버퍼층과; 상기 소스전극과 접속된 파워전극과, 절연층 상에 형성된 캐패시터전극을 가지는 스토리지 캐패시터를 더 구비한다. 상기 스토리지 캐패시터의 캐패시터전극은 상기 버퍼층 상에서 상기 반도체층과 소정 간격으로 이격된다. 상기 반도체층은 p형 반도체층이다. 상기 투명전극은 양극이며, 상기 금속전극은 음극이다. 상기 투명전극은 인듐 틴 옥사이드(Indium Tin Oxide)로 이루어진다. 액티브 매트릭스형 유기 전계발광 표시패널의 제조방법은 발광 영역이 정의된 기판 상에 상기 발광 영역이 드러나도록 제1 마스크 공정에 의해 버퍼층을 형성하는 단계와; 상기 버퍼층 상에 노광, 현상, 식각 공정을 포함하는 제2 마스크 공정에 의해 소정 간격으로 이격된 액티브층 및 캐패시터 전극을 형성하는 단계와; 상기 반도체층의 중앙부에 게이트 절연막 및 게이트 전극을 순차적으로 형성하는 단계와; 상기 게이트 절연막 및 상기 게이트 전극을 덮도록 상기 기판 전면에 제1 절연층을 형성하는 단계와; 상기 제1 절연층 상에 상기 캐패시터 전극과 대응하는 영역을 덮도록 상기 기판 상에 파워전극을 형성하는 단계와; 상기 파워전극을 덮도록 상기 기판 전면에 제2 절연층을 형성하는 단계와; 상기 반도체층 및 상기 파워전극의 소정 영역과 상기 발광영역 상의 기판을 노출시키는 단계와; 상기 반도체층의 양단에 이온을 도핑하는 단계와; 상기 반도체층 상에 드레인전극을 형성함과 동시에 상기 반도체층 상에 상기 파워전극에 연결되는 소스전극을 형성하는 단계와; 상기 소스전극 및 상기 드레인전극을 덮도록 제3 절연층을 형성하는 단계와; 상기 드레인전극을 노출하는 콘택홀을 형성함과 동시에 상기 발광영역 상의 기판이 노출되도록 상기 제3 절연층을 패터닝하는 단계와; 상기 발광 영역에서 노출된 상기 기판 상에 상기 드레인전극과 연결되는 유기 전계발광 다이오드를 형성하는 단계를 포함한다. 상기 유기 전계발광 다이오드를 형성하는 단계는 상기 노출된 기판 상에 상기 투명전극을 형성하는 단계와; 상기 투명전극 상에 유기 발광층을 형성하는 단계와; 상기 유기 발광층 상에 금속전극을 형성하는 단계를 포함한다. 상기 액티브 매트릭스형 유기 전계발광 표시패널의 제조방법은 상기 투명전극이 노출된 보호층을 형성하는 단계를 더 포함한다.
삭제
삭제
삭제
삭제
삭제
삭제
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 4 내지 도 5i를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
본 발명의 실시예에 따른 액티브 매트릭스형 유기 EL 표시패널의 기본 화소 구조는 도 1에서와 동일한 구성 및 효과를 가지며 구동되어질 수 있다.
도 4는 본 발명의 실시예에 따른 액티브 매트릭스형 유기 EL 표시패널에 대한 단면도로서, 도 1에서 유기 EL 다이오드 및 스토리지 캐패시터와 연결된 구동 TFT부를 일 예로 하여 설명하고, 발광된 빛을 하부 전극인 양극을 투과하여 방출하는 하부 전극인 양극을 투과하여 방출하는 하부 발광방식의 유기 EL 표시패널에 관한 것이다.
도 4를 참조하면, 본 발명의 실시예에 따른 유기 EL 표시패널은 버퍼층(70)을 상부층으로 하는 절연기판(1) 상에 반도체층(72), 게이트 전극(78), 소스 및 드레인 전극(90,92)을 포함하는 TFT(T)와, TFT(T)와 각각 연결된 스토리지 캐패시터(CST) 및 유기 EL 다이오드(E)로 구성된다.
TFT(T)는 스토리지 캐패시터(CST) 및 유기 EL 다이오드(E)와 각각 연결되어 게이트 신호들이 인에이블될 때에 구동되게 한다. 이로써, 데이터 라인(DL)상의 화소 신호의 크기에 상응하는 빛을 유기 EL 다이오드(E)에 발생시키는 역할을 한다.
스토리지 캐패시터(CST)는 절연체가 개재된 상태로 서로 대향된 파워전극(82) 및 캐패시터 전극(74)으로 구성되고, 유기 EL 다이오드(E)는 유기 EL 층(104)이 개재된 상태로 서로 대향된 양극(98) 및 음극(106)으로 구성된다. 이 때 유기 EL 다이오드(E)는 발광영역이 정의된 절연기판(1) 상에 바로 올려진 상태로 형성된다.
이를 상세히 하면, TFT(T)의 소스 전극(90)은 파워전극(82)과 연결되어 있고, 드레인 전극(92)은 유기 EL 다이오드(E)의 하부전극인 양극(98)과 연결되어 있다.
일반적으로, 하부 발광방식의 유기 EL 표시패널에서의 양극(98)은 유기 EL층(104)에서 발광된 빛이 투과되도록 광 투과성 물질로 이루어지고, 음극(106)은 유기 EL층(104)으로 전자주입을 원활히 할 수 있도록 일함수(Work function)값이 낮은 금속으로 이루어진다.
한편, 유기 EL 표시패널의 TFT(T)에 포함되는 절연층들의 적층 구조를 살펴보면, 유기 EL 표시패널의 절연층들은 절연기판(1)과 반도체층(72) 사이에서 완충작용을 하는 버퍼층(70)과, 상기 스토리지 캐패시터(CST)용 절연체가 되는 제1 절연층(80)과, 상기 소스 전극(90)과 파워전극(82) 사이의 제2 절연층(84)과, 상기 양극(98)과 드레인 전극(92) 사이의 제3 절연층(94)과, 상기 양극(98)과 유기 EL층(104) 사이의 보호층(100)이 차례대로 적층된 구조를 가지는데, 상기 제1 내지 제3 절연층(80,84,94) 및 보호층(100)에는 각 층간의 전기적 연결을 위한 콘택홀을 포함한다.
이와는 달리 유기 EL 표시패널의 발광영역(I)에는 버퍼층 및 절연층들이 없이 유기 EL 다이오드(E)만이 형성된 상태로 구성된다. 유기 EL 다이오드(E)는 투명 도전성물질로 절연기판(1) 상에 직접 형성된 양극(98)과, 금속물질로 형성된 음극(106)과, 양극(98)과 음극(106) 사이에 형성된 유기 EL층(104)를 구비한다. 유기 EL층(104)은 양극(98)과 음극(106) 사이에 순차적으로 적층된 정공주입층, 정공수송층, 전자수송층, 전자주입층으로 구성된다. 이들의 발광 원리를 살펴보면, 상기 양극(98) 및 음극(106) 사이에 전류를 흘려주면 정공주입층 및 전자주입층을 통하여 전자 및 정공들로 구성된 캐리어들이 각각 주입된다. 이러한 캐리어들은 정공수송층 및 전자수송층을 통하여 정공수송층과 전자수송층 사이에 형성된 발광층(도시하지 않음)에 수송되어진다. 이 때 정공수송층과 전자수송층은 캐리어들을 발광물질로 효율적으로 수송시켜줌으로써 발광층 내에서 발광결합의 확률을 크게 한다. 캐리어들이 발광층에 주입되면 발광층 내에 엑시톤(exciton)이 생성되며, 이렇게 생성된 엑시톤들이 폴라론(Polaron) 에너지 갭에 해당하는 빛을 발생하여 발광소멸하게 된다. 여기서 발생된 빛은 기판(1) 방향 즉, 하부방향으로 발광한다.
이러한 구성을 가지는 유기 EL 표시패널은 유기 EL층(104)의 발광층에서 발광된 빛이 절연층을 경유하지 않고 기판(1)을 통하여 외부 즉, 표시화면에 표시됨으로써 휘도 및 휘도 균일도가 향상시킬 수 있다.
도 5a 내지 도 5i는 도 4에 도시된 액티브 매트릭스형 유기 EL 표시패널의 제조방법을 단게적으로 각각 나타낸 단면도이다. 이러한 제조방법에서의 각 패턴은 별도의 마스크에 그려진 패턴을 박막이 증착된 기판 상에 전사시켜 형성하는 일련의 공정을 거쳐 형성되며, 이러한 공정은 포토레지스트 도포(Photo Resist Coating), 정렬 및 노광(Align & Exposure), 현상(Develop)을 주요 공정으로 하는 사진식각(Photolithography) 공정을 뜻한다.
도 5a 내지 도 5i를 참조하면, 먼저 절연기판(1) 상에 도 5a에서와 같이 버퍼층(70)과 액티브층(72a) 및 캐패시터 전극(74)을 형성한다. 이때 버퍼층(70)은 제1 절연물질을 이용하여 기판 전면에 걸쳐 형성한 후 제1 마스크 공정에 의해 발광 영역(I)이 제외된 영역만 남도록 패터닝된다. 액티브층(72a) 및 캐패시터 전극(74)은 버퍼층(70) 상부에 폴리실리콘을 이용하여 전면도포한 후 제2 마스크 공정에 의해 패터닝되어 형성된다.
다음으로 액티브층(72a)의 중앙부에 도 5b와 같이 게이트 절연막(76) 및 게이트 전극(78)을 형성한다. 게이트 절연막(76) 및 게이트 전극(78)은 도 5a에서의 기판 상에 제2 절연물질 및 제1 금속물질을 연속하여 증착한 후 제3 마스크 공정에 의해 형성되어진다.
게이트 절연막(76) 및 게이트 전극(78)이 형성되면 제1 절연층(80) 및 파워전극(82)이 도 5c와 같이 기판 상에 형성된다. 제1 절연층(80)은 도 5b에서의 기판 전면에 제3 절연물질로 도포하여 형성된다. 파워전극(82)은 제1 절연층(80) 상부에 제2 금속물질을 증착한 후 제4 마스크 공정에 의해 상기 캐패시터 전극(74)을 덮도록 패터닝되어 형성된다.
다음으로 도 5c에서의 기판 상에 도 5d와 같이 제2 절연층(84)을 형성한다. 제2 절연층(84)은 도 5c에서의 기판 전면에 제3 절연물질을 증착한 후 제5 마스크 공정에 의해 패터닝함으로써 형성된다. 이후 제1 및 제2 절연층(80)(84)은 제1,2 오믹콘택홀(86a,86b) 및 캐패시터 콘택홀(88)을 가지도록 상기 액티브층(72a)의 양단부 및 파워전극(42)의 일부를 노출시킴과 아울러 발광 영역(I) 상의 기판(1)이 드러나도록 패터닝된다. 이 경우 발광 영역(I)이 드러나도록 제1 및 제2 절연층(80)(84)의 패터닝은 상기 제1,2 오믹콘택홀(86a,86b) 및 캐패시터 콘택홀(88)의 형성과 동시에 수행되어진다.
여기서, 액티브층(72a)의 양단부는 추후 공정에서 형성된 소스 및 드레인 전극과 제1,2 오믹콘택홀(86a,86b)에 의해 연결되며, 좌측부는 드레인 영역(Ia)을 이루고, 우측부는 소스 영역(Ib)을 이룬다.
다음으로 액티브층(72a)의 노출된 양단부는 이온도핑 처리되어 불순물이 함유된 오믹콘택층(72b)이 된다. 이로써, 액티브층(72a)과 오믹콘택층(72b)으로 구성되는 반도체층(72)을 완성하게 된다.
반도체층(72)이 완성되면 소스 및 드레인 전극(90,92)을 도 5e와 같이 형성한다. 이는 도 5d의 기판 전면에 제3 금속물질을 증착한 후 제6 마스크 공정에 의해 형성된다. 이 때 소스 전극(90)은 상기 캐패시터 콘택홀(도 5d의 88) 및 제1 오믹 콘택홀(도 5d의 86a)을 통하여 파워전극(82) 및 소스 영역(Ib)의 오믹콘택층(72b)과 연결되도록 형성되며, 드레인 전극(92)은 제2 오믹 콘택홀(도 7d의 46b)을 통하여 드레인 영역(Ia)의 오믹 콘택층(72b)과 연결되도록 형성된다.
이 과정을 통하여 반도체층(72), 게이트 전극(78), 소스 및 드레인 전극(90,92)을 포함하는 TFT(T)가 완성되며, 파워전극(82)과 캐패시터 전극(74) 간의 대응영역에는 스토리지 캐패시터(CST)가 형성된다. 도면 상에 제시하지 않았지만, 캐패시터 전극(74)은 게이트 전극(78)과 연결되어 있고, 파워전극(82)은 신호선과 평행한 방향으로 위치하는 전력공급선과 일체되게 형성된다.
다음으로 제3 절연층(94)을 도 5f와 같이 형성한다. 제3 절연층(94)은 도 5e에서의 기판 전면에 제4 절연물질을 증착한 후 제7 마스크 공정에 의해 드레인 콘택홀(96) 및 발광 영역(I)이 노출되도록 패터닝함으로써 형성된다.
그 다음 발광영역(I) 상에 도 5g와 같이 양극(98)을 형성한다. 양극(98)은 드레인 콘택홀(도 5f의 96)을 통해 드레인 전극(92)과 연결되도록 투명 도전성물질을 이용하여 제8 마스크 공정에 의해 형성된다. 이로써 상기 공정을 통한 발광 영역(I)의 기판(1) 상에는 양극(98) 만이 구성된다. 양극(98)은 TFT의 드레인전극(92)의 상면에 접속되고 버퍼층(70)과 절연층들(80,84,94)에 의해 형성되는 단차면을 따라 드레인전극(98)으로부터 연장된다.
다음으로 양극 노출부(102)를 가지도록 도 5h와 같이 보호층(100)을 형성한다. 보호층(100)은 도 5g의 기판 상에 제5 절연물질을 증착한 후 제9 마스크 공정에 의해 양극(98)의 일부영역을 노출시키도록 패터닝됨으로써 형성된다. 여기서, 보호층(100)은 TFT(T)을 수분 및 이물질로부터 보호하는 역할을 한다.
이로써, 사진식각 공정이 수반되는 마스크 공정은 마무리되고, 도 5h 및 5i와 같이 양극 노출부(도 5h의 102)를 통하여 양극(98)과 함께 유기 EL 다이오드(E)를 구성하는 유기 EL층(104) 및 음극(106)을 순차적으로 형성한다.
이로써, 본 발명에 따른 유기 EL 표시패널은 발광 영역 상에 무기 절연층들을 제거하여 휘도를 향상시킬 수 있다. 또한 본 발명에 따른 유기 EL 표시패널 및 그 제조방법은 TFT(T)에서 제공되는 캐리어 특성에 따라 양극과 음극의 위치를 변경할 수 있으며, 도 1에 도시된 구동 회로에 휘도 균일도를 향상시키기 위해 보상 TFT들을 추가함으로써 4개의 TFT로 구성하는 방식도 적용할 수 있다.
도 6은 종래기술 및 본 발명의 실시예에 따른 유기 EL 표시패널의 전류밀도 대 휘도비를 그래프로 나타낸 도면으로서, 특히 녹색 발광시의 전류밀도 대 휘도비를 비교한 도면이다.
도 6을 참조하면, 본 발명의 실시예에 따른 유기 EL 표시패널에서의 전류밀도에 대한 휘도비를 나타내는 기울기(AG) 정도는 종래기술의 경우(BG)보다 높게 나타남을 알 수 있다. 이를 예로 들어 설명하면, 2000 cd/㎡ 정도의 휘도를 표시할 경우 본 발명에서는 약 57 ㎃/㎠의 전류가 소비되지만 종래기술에서는 78 ㎃/㎠의 전류가 소비된다. 이로 인하여 본 발명의 실시예에 따른 유기 EL 표시패널은 소정의 휘도를 표시할 경우 저전류 구동이 가능함을 알 수 있다. 또한 저전류 구동으로 인하여 본 발명의 실시예에 따른 유기 EL 표시패널은 수명을 향상시킬 수 있다.
도 7은 종래기술 및 본 발명의 실시예에 따른 유기 EL 표시패널의 전계발광 스펙트럼을 그래프로 나타낸 도면으로서, 특히 녹색 발광시의 EL 스펙트럼을 비교한 도면이다.
도 7을 참조하면, 500 내지 600㎚ 파장대에 있어서 발광영역 상에 절연층들을 포함하는 종래기술의 경우에는 찌그러짐이 발생하여 휘도균일도가 낮아짐에 반하여 본 발명의 경우에는 파형 정도가 원할하여 휘도가 균일하게 나타날 수 있음을 알 수 있다.
상술한 바와 같이, 본 발명에 따른 액티브 매트릭스형 유기 전계발광 표시패널 및 그 제조방법은 유기 전계발광 표시패널의 발광영역 상에 무기절연물질로 구성되는 절연막들을 박막트랜지스터 제조공정을 통하여 제거할 수 있다. 이로 인하여, 본 발명에 따른 액티브 매트릭스형 유기 전계발광 표시패널은 유기 전계발광 다이오드에서 발광된 빛을 하부기판으로 바로 방출시킴으로써 발광효율이 증가되고 기판 상에 절연층들없이 양극을 형성하여 양극의 표면 거칠기 정도를 줄임으로 인한 휘도 균일도를 향상시킬 수 있다. 또한, 본 발명에 따른 액티브 매트릭스형 유기 전계발광 표시패널은 휘도 향상으로 인한 저전류 구동이 가능하게 되어 수명을 향상시킬 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
도 1은 통상의 액티브 매트릭스형 유기 EL 표시패널의 기본 화소 구조를 나타내는 도면이다.
도 2는 종래의 액티브 매트릭스형 유기 EL 표시패널에 대한 단면도이다.
도 3a 내지 도 3i는 도 2에 도시된 액티브 매트릭스형 유기 EL 표시패널의 제조방법을 단게적으로 각각 나타낸 단면도이다.
도 4는 본 발명의 실시예에 따른 액티브 매트릭스형 유기 EL 표시패널에 대한 단면도이다.
도 5a 내지 도 5i는 도 4에 도시된 액티브 매트릭스형 유기 EL 표시패널의 제조방법을 단게적으로 각각 나타낸 단면도이다.
도 6은 종래기술 및 본 발명의 실시예에 따른 유기 전계발광 표시패널의 전류밀도 대 휘도비를 그래프로 나타낸 도면이다.
도 7은 종래기술 및 본 발명의 실시예에 따른 유기 전계발광 표시패널의 전계발광 스펙트럼을 그래프로 나타낸 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
1 : 절연기판 30,70 : 버퍼층
32,72 : 반도체층 32a,72a : 액티브층
32b,72b : 오믹콘택층 34,74 : 캐패시터 전극
36,76 : 게이트 절연막 38,78 : 게이트 전극
40,44,54,80,84,94 : 절연층 42,82 : 파워전극
46a,46b,86a,86b : 오믹콘택홀 48,88 : 캐패시터 콘택홀
56 : 드레인 콘택홀 58,98 : 양극
60,100 : 보호층 62,102 : 양극 노출부
64,104 : 유기 EL층 66,106 : 음극
Claims (11)
- 기판과;상기 기판 상에 형성되는 유기 전계발광 다이오드와;상기 유기 전계발광 다이오드에 접속된 박막트랜지스터를 구비하며;상기 유기 전계발광 다이오드의 일측 전극은 단차면을 따라 상기 박막트랜지스터의 일측 전극으로부터 연장되는 것을 특징으로 하는 액티브 매트릭스형 유기 전계발광 표시패널.
- 제 1 항에 있어서,상기 유기 전계발광 다이오드의 일측전극은 투명전극이며;상기 유기 전계발광 다이오드는 상기 투명전극을 덮는 유기 발광층과, 상기 유기 발광층 상에 형성되는 금속전극을 구비하는 것을 특징으로 하는 액티브 매트릭스형 유기 전계발광 표시패널.
- 제 2 항에 있어서,상기 박막트랜지스터는,반도체층과;상기 반도체층 상에 적층된 게이트 절연막 및 게이트 전극과;상기 반도체층 및 상기 유기 전계발광 다이오드의 일측전극과 연결되는 드레인전극과;상기 반도체층에 연결되는 소스전극을 구비하는 것을 특징으로 하는 액티브 매트릭스형 유기 전계발광 표시패널.
- 제 3 항에 있어서,상기 반도체층과 상기 기판 사이에 형성된 버퍼층과;상기 소스전극과 접속된 파워전극과, 절연층 상에 형성된 캐패시터전극을 가지는 스토리지 캐패시터를 더 구비하고;상기 스토리지 캐패시터의 캐패시터전극은 상기 버퍼층 상에서 상기 반도체층과 소정 간격으로 이격되는 것을 특징으로 하는 액티브 매트릭스형 유기 전계발광 표시패널.
- 제 2 항에 있어서,상기 반도체층은 p형 반도체층이고;상기 투명전극은 양극이며;상기 금속전극은 음극인 것을 특징으로 하는 액티브 매트릭스형 유기 전계발광 표시패널.
- 제 2 항에 있어서,상기 투명전극은 인듐 틴 옥사이드(Indium Tin Oxide)로 이루어지는 것을 특징으로 하는 액티브 매트릭스형 유기 전계발광 표시패널.
- 발광 영역이 정의된 기판 상에 상기 발광 영역이 드러나도록 제1 마스크 공정에 의해 버퍼층을 형성하는 단계와;상기 버퍼층 상에 노광, 현상, 식각 공정을 포함하는 제2 마스크 공정에 의해 소정 간격으로 이격된 액티브층 및 캐패시터 전극을 형성하는 단계와;상기 반도체층의 중앙부에 게이트 절연막 및 게이트 전극을 순차적으로 형성하는 단계와;상기 게이트 절연막 및 상기 게이트 전극을 덮도록 상기 기판 전면에 제1 절연층을 형성하는 단계와;상기 제1 절연층 상에 상기 캐패시터 전극과 대응하는 영역을 덮도록 상기 기판 상에 파워전극을 형성하는 단계와;상기 파워전극을 덮도록 상기 기판 전면에 제2 절연층을 형성하는 단계와;상기 반도체층 및 상기 파워전극의 소정 영역과 상기 발광영역 상의 기판을 노출시키는 단계와;상기 반도체층의 양단에 이온을 도핑하는 단계와;상기 반도체층 상에 드레인전극을 형성함과 동시에 상기 반도체층 상에 상기 파워전극에 연결되는 소스전극을 형성하는 단계와;상기 소스전극 및 상기 드레인전극을 덮도록 제3 절연층을 형성하는 단계와;상기 드레인전극을 노출하는 콘택홀을 형성함과 동시에 상기 발광영역 상의 기판이 노출되도록 상기 제3 절연층을 패터닝하는 단계와;상기 발광 영역에서 노출된 상기 기판 상에 상기 드레인전극과 연결되는 유기 전계발광 다이오드를 형성하는 단계를 포함하며;상기 유기 전계발광 다이오드의 일측 전극은 단차면을 따라 상기 박막트랜지스터의 드레인전극으로부터 연장되는 것을 특징으로 하는 액티브 매트릭스형 유기 전계발광 표시패널의 제조방법.
- 제 7 항에 있어서,상기 유기 전계발광 다이오드의 일측전극은 투명전극이며;상기 유기 전계발광 다이오드를 형성하는 단계는;상기 노출된 기판 상에 상기 투명전극을 형성하는 단계와;상기 투명전극 상에 유기 발광층을 형성하는 단계와;상기 유기 발광층 상에 금속전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액티브 매트릭스형 유기 전계발광 표시패널의 제조방법.
- 제 8 항에 있어서,상기 투명전극이 노출된 보호층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액티브 매트릭스형 유기 전계발광 표시패널의 제조방법.
- 제 8 항에 있어서,상기 반도체층은 p형 반도체층이고;상기 투명전극은 양극이며;상기 금속전극은 음극인 것을 특징으로 하는 액티브 매트릭스형 유기 전계발광 표시패널의 제조방법.
- 제 8 항에 있어서,상기 투명전극은 인듐 틴 옥사이드(Indium Tin Oxide)인 것을 특징으로 액티브 매트릭스형 유기 전계발광 표시패널의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0023433A KR100482328B1 (ko) | 2002-04-29 | 2002-04-29 | 액티브 매트릭스형 유기 전계발광 표시패널 및 그의제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0023433A KR100482328B1 (ko) | 2002-04-29 | 2002-04-29 | 액티브 매트릭스형 유기 전계발광 표시패널 및 그의제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030085239A KR20030085239A (ko) | 2003-11-05 |
| KR100482328B1 true KR100482328B1 (ko) | 2005-04-13 |
Family
ID=32380811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0023433A KR100482328B1 (ko) | 2002-04-29 | 2002-04-29 | 액티브 매트릭스형 유기 전계발광 표시패널 및 그의제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100482328B1 (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8390751B2 (en) | 2009-12-09 | 2013-03-05 | Samsung Display Co., Ltd. | Display device and method of manufacturing the same |
| US8400589B2 (en) | 2009-10-21 | 2013-03-19 | Samsung Display Co., Ltd. | Flat panel display device and method of manufacturing the same |
| US8400601B2 (en) | 2009-12-01 | 2013-03-19 | Samsung Display Co., Ltd. | Flat panel display device and method of manufacturing the same |
| KR20140032267A (ko) * | 2012-09-06 | 2014-03-14 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100611155B1 (ko) | 2003-11-27 | 2006-08-09 | 삼성에스디아이 주식회사 | 유기 전계 발광 표시 장치 및 그의 제조 방법 |
| KR100796608B1 (ko) | 2006-08-11 | 2008-01-22 | 삼성에스디아이 주식회사 | 박막 트랜지스터 어레이 기판의 제조방법 |
| KR101341777B1 (ko) * | 2006-11-27 | 2013-12-13 | 엘지디스플레이 주식회사 | 발광 표시장치 및 이의 제조방법 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990045543A (ko) * | 1997-11-25 | 1999-06-25 | 가네코 히사시 | 액티브 매트릭스형 액정 표시 장치 및 그 제조 방법 |
| KR20000001663A (ko) * | 1998-06-12 | 2000-01-15 | 구자홍 | 유기전계발광소자 및 그 제조방법 |
| KR20020071060A (ko) * | 2001-03-02 | 2002-09-12 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 그의 제조방법과 이를 이용한 액티브매트릭스형 표시소자 및 그의 제조방법 |
| KR20020079187A (ko) * | 2001-04-13 | 2002-10-19 | 삼성에스디아이 주식회사 | 평판 표시 장치 및 그 제조 방법 |
| KR20030081955A (ko) * | 2002-04-15 | 2003-10-22 | 삼성에스디아이 주식회사 | 블랙매트릭스를 구비한 평판표시장치 및 그의 제조방법 |
| KR100404989B1 (ko) * | 2001-10-09 | 2003-11-07 | 엘지.필립스 엘시디 주식회사 | 액티브 매트릭스형 유기전계발광 소자 및 그의 제조방법 |
-
2002
- 2002-04-29 KR KR10-2002-0023433A patent/KR100482328B1/ko active IP Right Grant
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990045543A (ko) * | 1997-11-25 | 1999-06-25 | 가네코 히사시 | 액티브 매트릭스형 액정 표시 장치 및 그 제조 방법 |
| KR20000001663A (ko) * | 1998-06-12 | 2000-01-15 | 구자홍 | 유기전계발광소자 및 그 제조방법 |
| KR20020071060A (ko) * | 2001-03-02 | 2002-09-12 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 그의 제조방법과 이를 이용한 액티브매트릭스형 표시소자 및 그의 제조방법 |
| KR20020079187A (ko) * | 2001-04-13 | 2002-10-19 | 삼성에스디아이 주식회사 | 평판 표시 장치 및 그 제조 방법 |
| KR100404989B1 (ko) * | 2001-10-09 | 2003-11-07 | 엘지.필립스 엘시디 주식회사 | 액티브 매트릭스형 유기전계발광 소자 및 그의 제조방법 |
| KR20030081955A (ko) * | 2002-04-15 | 2003-10-22 | 삼성에스디아이 주식회사 | 블랙매트릭스를 구비한 평판표시장치 및 그의 제조방법 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8400589B2 (en) | 2009-10-21 | 2013-03-19 | Samsung Display Co., Ltd. | Flat panel display device and method of manufacturing the same |
| US8400601B2 (en) | 2009-12-01 | 2013-03-19 | Samsung Display Co., Ltd. | Flat panel display device and method of manufacturing the same |
| US8390751B2 (en) | 2009-12-09 | 2013-03-05 | Samsung Display Co., Ltd. | Display device and method of manufacturing the same |
| KR20140032267A (ko) * | 2012-09-06 | 2014-03-14 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법 |
| KR101954978B1 (ko) * | 2012-09-06 | 2019-03-08 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030085239A (ko) | 2003-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6781320B2 (en) | Active matrix organic electroluminescence display device | |
| US6921918B2 (en) | Active matrix organic electroluminescent display device simplifying fabricating process | |
| US6835954B2 (en) | Active matrix organic electroluminescent display device | |
| US7830476B2 (en) | Electroluminescence display device comprising a drain electrode being directly contacted with the upper surface of the first transparent conductive layer and the side surface of the second conductive layer and fabricating methods thereof | |
| CN100382132C (zh) | 有源矩阵型有机电致发光显示装置及其制造方法 | |
| US8963137B2 (en) | Organic light-emitting display device and method of fabricating the same | |
| CN100470842C (zh) | 有源矩阵型有机电致发光显示装置及其制造方法 | |
| JP3612494B2 (ja) | 表示装置 | |
| US20130056784A1 (en) | Organic Light-Emitting Display Device and Method of Fabricating the Same | |
| KR102526352B1 (ko) | 박막 트랜지스터 및 이를 이용한 표시패널 | |
| US20150014658A1 (en) | Organic light emitting diode display and method for manufacturing the same | |
| JP2004111369A (ja) | 有機電界発光表示装置及びその製造方法 | |
| JP2005045242A (ja) | 電界発光装置の薄膜トランジスタ、これを利用した電界発光装置及びこれの製造方法 | |
| US7129524B2 (en) | Organic electroluminescent device and method for fabricating the same | |
| US20040144988A1 (en) | Active matric display device including polycrystalline silicon thin film transistor and manufacturing method of the same | |
| KR100482328B1 (ko) | 액티브 매트릭스형 유기 전계발광 표시패널 및 그의제조방법 | |
| KR20020071660A (ko) | 유기 전계 발광 표시장치의 제조방법 | |
| KR20100137272A (ko) | 유기전계발광 표시장치 및 그 제조방법 | |
| KR100894651B1 (ko) | 액티브 매트릭스형 유기 전계발광 표시패널 및 그의제조방법 | |
| KR100899158B1 (ko) | 액티브 매트릭스형 유기 전계발광 표시패널 및 그의제조방법 | |
| KR100782322B1 (ko) | 능동행렬 유기전기발광소자 및 그의 제조 방법 | |
| KR20040078560A (ko) | 일렉트로 루미네센스 표시 장치 | |
| KR100669708B1 (ko) | 유기 전계 발광 표시 장치와, 이를 제조하기 위한 방법 | |
| KR100669316B1 (ko) | 유기 전계 발광 표시 장치 | |
| KR100592264B1 (ko) | 박막 트랜지스터와, 이의 제조 방법과, 이를 구비한 평판표시 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121228 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20131227 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20150227 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20160226 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20180213 Year of fee payment: 14 |