KR100899158B1 - 액티브 매트릭스형 유기 전계발광 표시패널 및 그의제조방법 - Google Patents

액티브 매트릭스형 유기 전계발광 표시패널 및 그의제조방법 Download PDF

Info

Publication number
KR100899158B1
KR100899158B1 KR1020020053422A KR20020053422A KR100899158B1 KR 100899158 B1 KR100899158 B1 KR 100899158B1 KR 1020020053422 A KR1020020053422 A KR 1020020053422A KR 20020053422 A KR20020053422 A KR 20020053422A KR 100899158 B1 KR100899158 B1 KR 100899158B1
Authority
KR
South Korea
Prior art keywords
voltage supply
electrode
forming
layer
display panel
Prior art date
Application number
KR1020020053422A
Other languages
English (en)
Other versions
KR20040021845A (ko
Inventor
한상수
정영식
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020020053422A priority Critical patent/KR100899158B1/ko
Publication of KR20040021845A publication Critical patent/KR20040021845A/ko
Application granted granted Critical
Publication of KR100899158B1 publication Critical patent/KR100899158B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/30—Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]

Abstract

본 발명은 유기 전계발광 표시패널에서의 휘도불균일을 방지하도록 한 액티브 매트릭스형 유기 전계발광 표시패널 및 그 제조방법에 관한 것이다.
본 발명에 따른 액티브 매트릭스형 유기 전계발광 표시패널은 스캔라인들, 데이터라인들 및 전압공급라인들의 교차부에 매트릭스 형태로 배열된 다수의 화소들을 포함하는 유기 전계발광 표시패널에 있어서, 전압공급라인의 소정영역 상에 상기 전압공급라인과 병렬접속되도록 배열되어 상기 화소로의 전류감소에 따른 화소 구동전압 감소를 보상하기 위한 보상전압공급라인을 구비하는 것을 특징으로 한다.

Description

액티브 매트릭스형 유기 전계발광 표시패널 및 그의 제조방법{Active Matrix Organic Electro-Luminescence Display Panel And Method Of Fabricating The Same}
도 1은 통상의 액티브 매트릭스형 유기 EL 표시패널의 기본 화소 구조를 나타내는 도면이다.
도 2는 도 1에 도시된 유기 EL 표시패널을 나타내는 평면도이다.
도 3은 도 2에서 선"A-A'"을 따라 절취한 유기 EL 표시패널에 대한 단면도이다.
도 4a 내지 도 4i는 도 3에 도시된 유기 EL 표시패널의 제조방법을 나타내는 단면도이다.
도 5는 본 발명의 실시예에 따른 액티브 매트릭스형 유기 EL 표시패널의 기본 화소 구조를 나타내는 도면이다.
도 6은 도 5에 도시된 유기 EL 표시패널을 나타내는 평면도이다.
도 7은 도 6에서 선"B-B'","B'-B""를 따라 절취한 유기 EL 표시패널에 대한 단면도이다.
도 8a 내지 도 8j는 도 7에 도시된 유기 EL 표시패널의 제조방법을 나타낸 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
1,71 : 절연기판 30,100 : 버퍼층
32,102 : 반도체층 32a,102a : 액티브층
32b,102b : 오믹콘택층 34,104 : 캐패시터 전극
36,106 : 게이트 절연막 38,108 : 게이트 전극
40,44,54,110,114,114 : 절연층 42,112,138 : 파워전극
46a,46b,116a,116b : 오믹콘택홀 48,118 : 캐패시터 콘택홀
56,126 : 드레인 콘택홀 58,128 : 양극
60,130 : 보호층 62,132 : 양극 노출부
64,134 : 유기 EL층 66,136 : 음극
127 : 전압공급 콘택홀
본 발명은 유기 전계발광 표시패널에 관한 것으로, 특히 액티브 매트릭스형 유기 전계발광 표시패널에서의 휘도불균일을 방지하도록 한 액티브 매트릭스형 유기 전계발광 표시패널 및 그 제조방법에 관한 것이다.
최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판표시장치들이 개발되고 있다. 이러한 평판표시장치는 액정표시장치(Liquid Crystal Display), 전계 방출 표시장치(Field Emission Display), 플라즈마 디스플레이 패널(Plasma Display Panel) 및 일렉트로 루미네센스(Electro-Luminescence : 이하 "EL"라 함) 표시 패널 등이 있다.
이와 같은 평판표시장치의 표시품질을 높이고 대화면화를 시도하는 연구들이 활발히 진행되고 있다. 이들 중 EL 표시 패널은 스스로 발광하는 자발광 소자이다. EL 표시 패널은 전자 및 정공 등의 캐리어를 이용하여 형광물질을 여기 시킴으로써 비디오 영상을 표시하게 된다.
이 EL 표시패널는 사용하는 재료에 따라 무기 EL 표시패널과 유기 EL 표시패널로 크게 나뉘어진다. 유기 EL 표시패널는 100∼200V의 높은 전압을 필요로 무기 EL 표시패널에 비해 5∼20V 정도의 낮은 전압으로 구동됨으로써 직류 저전압 구동이 가능하다. 또한, 유기 EL 표시패널는 넓은 시야각, 고속 응답성, 고 콘트라스트비(contrast ratio) 등의 뛰어난 특징을 갖고 있으므로 그래픽 디스플레이의 픽셀(pixel), 텔레비젼 영상 디스플레이나 표면 광원(Surface Light Source)의 픽셀로서 사용될 수 있으며, 얇고 가벼우며 색감이 좋기 때문에 차세대 평면 디스플레이에 적합한 소자이다.
한편, 이러한 유기 EL 표시패널의 구동방식으로는 별도의 박막트랜지스터를 구비하지 않는 패시브 매트릭스 방식(Passive matrix type)이 주로 이용되고 있다.
그러나, 패시브 매트릭스 방식은 해상도나 소비전력, 수명 등에 많은 제한적 인 요소를 가지고 있기 때문에, 고해상도나 대화면을 요구하는 차세대 디스플레이 제조를 위한 액티브 매트릭스형 유기 EL 표시패널가 연구/개발되고 있다.
이를 설명하면, 패시브 매트릭스 방식에서는 스캔전극라인과 데이터전극라인이 교차하면서 매트릭스 형태로 소자를 구성하며, 각각의 화소를 구동하기 위하여 스캔전극라인을 시간에 따라 순차적으로 구동한다. 이에 따라 요구되는 평균 휘도를 표시하기 위해서는 평균 휘도에 라인수를 곱한 것 만큼의 순간 휘도를 내야만 한다. 따라서, 라인이 많으면 많을수록 더 높은 전압과 더 많은 전류를 순간적으로 인가해 주어야 하므로, 소자의 열화를 가속시키고 소비전력이 높아져 고해상도, 대면적 디스플레이에는 적합하지 않다.
이와는 달리 액티브 매트릭스 방식에서는 각 화소를 개패하는 박막트랜지스터(Thin Film Transistor ; 이하 "TFT"라 함)가 화소마다 위치하고, 이 TFT가 스위치 역할을 하여, 이 TFT와 연결된 제1 전극은 화소단위로 온/오프 시키고, 이 제1 전극과 대향하는 제2 전극은 공통전극으로 사용한다. 이러한 액티브 매트릭스 방식의 유기 EL 표시패널에서는 화소에 인가된 전압이 스토리지 캐패시터(Cst ; storage capacitor)에 충전되고 스토리지 캐패시터에 충전된 전압은 다음 프레임 신호가 인가될 때까지 전원을 인가해주는 역할을 한다. 이로 인하여 게이트 라인 수 즉, 스캔전극라인 수에 관계없이 한 화면 동안 계속해서 유기 EL 표시패널를 구동한다.
따라서, 액티브 매트릭스 방식에서는 낮은 전류를 인가해 주더라도 동일한 휘도를 나타내므로 저소비전력, 고정세 및 대형화가 가능한 장점을 가진다.
도 1은 통상의 액티브 매트릭스형 유기 EL 표시패널의 기본 화소 구조를 나타내는 도면이다.
도 1을 참조하면, 액티브 매트릭스형 유기 EL 표시패널의 기본 화소 구조는 스캔전극라인들(SL)과, 스캔전극라인들(SL)에 교차되도록 형성된 데이터전극라인들(DL)과, 스캔전극라인들(SL)과 데이터전극라인들(DL)의 교차부에 매트릭스 형태로 배열된 화소들(Pixel)과, 화소들(Pixel)을 구동하기 위한 전압공급라인(VDD)을 구비한다.
이러한 액티브 매트릭스형 유기 EL 표시패널의 기본 화소 구조는 스캔전극라인(SL)과 데이터전극라인(DL)의 교차부에 형성되어 스위칭소자 역할을 하는 제1 TFT(T1)와, 전압공급라인(VDD)과 전계발광셀(OLED) 사이에 형성되어 전계발광셀(OLED)을 구동하기 위한 제2 TFT(T2)와, 제1 및 제2 TFT(T1,T2) 사이에 접속된 캐패시터(Cst)를 구비한다. 제1 및 제2 TFT(T1,T2)는 P 타입 MOS-FET로 구현된다.
제1 TFT(T1)는 스캔전극라인(SL)으로부터의 부극성 스캔전압에 응답하여 턴-온 됨으로써 자신의 소스단자와 드레인단자 사이의 전류패스를 도통시킴과 아울러 스캔전극라인(SL) 상의 전압이 자신의 문턱전압(Threshold Voltage : Vth) 이하일 때 오프 상태를 유지하게 된다. 이 제1 TFT(T1)의 온 타임기간에 데이터전극라인들(DL)로부터의 데이터전압(Vcl)은 제1 TFT(T1)의 소스단자와 게이트단자를 경유하여 제2 TFT(T2)의 게이트단자에 인가된다. 이와 반대로, 제1 TFT(T1)의 오프타임기간에는 제1 TFT(T1)의 소스단자와 드레인단자 사이의 전류패스가 개방되어 데이 터전압(Vcl)이 제2 TFT(T2)에 인가되지 않는다.
제2 TFT(T2)는 자신의 게이트단자에 공급되는 데이터전압(Vcl)에 의해 따라 소스단자와 드레인단자간의 전류를 조절하여 데이터전압(Vcl)에 대응하는 밝기로 전계발광셀(OLED)을 발광하게 된다.
캐패시터(Cst)는 데이터전압(Vcl)과 전압공급라인(VDD)으로부터의 공급전압 사이의 차전압을 저장하여 제2 TFT(T2)의 게이트단자에 인가되는 전압을 한 프레임기간동안 일정하게 유지함과 아울러 전계발광셀(OLED)에 인가되는 전류를 한 프레임기간 동안 일정하게 유지시킨다.
상기에서와 같은 구성을 통하여 액티브 매트릭스형 유기 EL 표시패널는 패시브 매트릭스 방식에 비해 낮은 전압과 순간적으로 낮은 전류의 인가가 가능하며, 선택 라인수에 관계없이 한 화면시간 동안 계속 유기 EL 표시패널의 구동이 가능하게 된다. 이로써 액티브 매트릭스형 유기 EL 표시패널는 저소비전력, 고해상도 및 대면적화에 유리하다.
도 2는 도 1에 도시된 유기 EL 표시패널을 나타내는 평면도이고, 도 3은 도 2에서 선"A-A'"을 따라 절취한 유기 EL 표시패널에 대한 단면도이다.
도 2 및 도 3을 참조하면, 유기 EL 표시패널의 절연기판(1)은 반도체층(32), 게이트 전극(38), 소스 및 드레인 전극(50,52)을 포함하는 TFT(T)들을 구비하고, TFT(T)는 스토리지 캐패시터(CST) 및 유기 EL 다이오드(E)와 각각 연결되어 있다.
스토리지 캐패시터(CST)는 절연체가 개재된 상태로 서로 대향된 전압공급전극(42) 및 캐패시터 전극(34)으로 구성되고, 상기 유기 EL 다이오드(E)는 유기 EL 층(64)이 개재된 상태로 서로 대향된 양극(58) 및 음극(66)으로 구성된다.
이를 상세히 하면, TFT(T)의 소스 전극(50)은 전압공급전극(42)과 연결되어 있고, 드레인 전극(52)은 유기 EL 다이오드(E)의 하부전극인 양극(58)과 연결되어 있다.
통상 하부 발광방식의 경우 양극(58)은 유기 EL층(64)에서 발광된 빛이 투과되도록 광 투과성 물질로 구성되고, 음극(66)은 유기 EL층(64)으로 전자주입을 원활히 할 수 있도록 일함수(Work function)값이 낮은 금속으로 이루어진다. 이와 반대로 상부 발광방식의 경우에는 상기의 경우와 반대로 구성된다.
한편, 유기 EL 표시패널에서 포함되는 절연층들의 적층 구조를 살펴보면, 절연기판(1)과 반도체층(32) 사이에서 완충작용을 하는 버퍼층(30)과, 상기 스토리지 캐패시터(CST)용 절연체가 되는 제1 절연층(40)과, 상기 소스 전극(50)과 전압공급전극(42) 사이의 제2 절연층(44)과, 상기 양극(58)과 드레인 전극(52) 사이의 제3 절연층(54)과, 상기 양극(58)과 유기 EL층(64) 사이의 보호층(60)이 차례대로 적층된 구조를 가지는데, 상기 제1 내지 제3 절연층(40,44,54) 및 보호층(60)에는 각 층간의 전기적 연결을 위한 콘택홀들을 포함한다.
이러한 유기 EL 표시패널의 제조방법을 도 4a 내지 도 4i를 결부하여 설명하기로 한다.
도 4a를 참조하면, 절연기판(1) 상에 스퍼터링(sputtering) 등의 증착방법으로 버퍼층(30)과 액티브층(32a) 및 캐패시터 전극(34)을 형성한다. 버퍼층(30)은 제1 절연물질을 이용하여 절연기판(1) 전면에 걸쳐 형성된다. 액티브층(32a) 및 캐패시터 전극(34)은 폴리 실리콘으로 구성되며, 버퍼층(30) 상에 제1 마스크를 이용하여 식각공정을 포함하는 포토리쏘그래피 공정으로 패터닝함으로써 형성된다.
도 4b를 참조하면, 액티브층(32a)의 중앙 영역 상에 게이트 절연막(36) 및 게이트 전극(38)을 형성한다. 게이트 절연막(36)은 무기절연물질인 산화실리콘(SiOx) 또는 질화실리콘(SiNx)이 사용된다. 게이트 절연막(36) 및 게이트 전극(38)은 도 4a의 기판 상에 제2 절연물질 및 제1 금속물질을 연속하여 증착한 후 제2 마스크를 이용하여 형성된다.
도 4c를 참조하면, 게이트 절연막(36) 및 게이트 전극(38)이 형성된 절연기판(1) 상에 제1 절연층(40) 및 전압공급전극(42)이 형성된다. 제1 절연층(40)은 제3 절연물질을 절연기판(1) 전면에 도포하여 형성된다. 제3 절연물질로는 산화실리콘(SiOx) 또는 질화실리콘(SiNx) 등의 무기절연물질 또는 아크릴(Acryl)계 유기화합물 등의 유기 절연물질 등이 이용된다. 전압공급전극(42)은 제1 절연층(40) 상에 증착된 제2 금속물질이 제3 마스크를 이용하여 습식식각 공정을 포함하는 포토리쏘그래피 공정으로 패터닝됨으로서 형성된다.
도 4d를 참조하면, 도 4c에 도시된 기판 상에 제2 절연층(44)이 형성된다. 제2 절연층(44)은 제3 절연물질을 기판 전면에 도포함으로써 형성된다. 제3 절연물질로는 산화실리콘(SiOx) 또는 질화실리콘(SiNx) 등의 무기절연물질 또는 아크릴(Acryl)계 유기화합물 등의 유기 절연물질 등이 이용된다. 그 다음, 제2 절연층(44)을 제4 마스크를 이용하여 식각공정을 포함하는 포토리쏘그래피공정으로 상기 액티브층(32a)의 양단부 및 전압공급전극(42)의 일부가 노출되도록 패터닝함으로써 제1,2 오믹콘택홀(46a,46b) 및 캐패시터 콘택홀(48)이 형성된다. 여기서, 액티브층(32a)의 양단부는 추후 공정에서 형성된 소스 및 드레인 전극과 제1,2 오믹콘택홀(46a,46b)에 의해 연결되며, 좌측부는 드레인 영역(Ia)을 이루고, 우측부는 소스 영역(Ib)을 이룬다. 다음으로 액티브층(32a)의 노출된 양단부는 이온도핑 처리되어 불순물이 함유된 오믹콘택층(32b)이 된다. 이로써, 액티브층(32a)과 오믹콘택층(32b)으로 구성되는 반도체층(32)을 완성하게 된다.
도 4e를 참조하면, 반도체층(32)이 완성된 기판(1) 상에 소스 및 드레인 전극(50,52)이 형성된다. 소스 및 드레인 전극(50,52)은 기판 전면에 제3 금속물질을 증착한 후 제5 마스크를 이용하여 습식식각 공정을 포함하는 포토리쏘그래피 공정으로 패터닝됨으로써 형성된다. 제3 금속물질은 크롬(Cr) 또는 몰리브덴(Mo) 등으로 형성된다. 이 때 소스 전극(50)은 상기 캐패시터 콘택홀(도 4d의 48) 및 제1 오믹 콘택홀(도 4d의 46a)을 통하여 전압공급라인(42) 및 소스 영역(Ib)의 오믹콘택층(32b)과 연결되도록 형성되며, 드레인 전극(52)은 제2 오믹 콘택홀(도 4d의 46b)을 통하여 드레인 영역(Ia)의 오믹 콘택층(32b)과 연결되도록 형성된다.
이 과정을 통하여 반도체층(32), 게이트 전극(38), 소스 및 드레인 전극(50,52)을 포함하는 TFT(T)가 완성되며, 전압공급전극(42)과 캐패시터 전극(34) 간의 대응영역에는 스토리지 캐패시터(CST)가 형성된다. 도면 상에 제시하지 않았지만, 캐패시터 전극(34)은 게이트 전극(38)과 연결되어 있고, 전압공급전극(42)은 데이터전극라인과 평행한 방향으로 위치하는 전압공급라인과 일체되게 형성된다.
도 4f를 참조하면, 소스 및 드레인전극(50,52)을 덮도록 기판 상에 제3 절연층(54)이 형성된다. 제3 절연층(54)은 제4 절연물질을 기판 전면에 도포함으로써 형성된다. 제4 절연물질로는 산화실리콘(SiOx) 또는 질화실리콘(SiNx) 등의 무기절연물질 또는 아크릴(Acryl)계 유기화합물 등의 유기 절연물질 등이 이용된다. 그 다음 제3 절연층(54)는 제6 마스크를 이용하여 식각공정을 포함하는 포토리쏘그래피공정으로 드레인전극(52)의 일부가 노출되도록 패터닝함으로써 드레인 콘택홀(56)이 형성된다.
도 4g를 참조하면, 발광영역(I) 상에 양극(58)이 형성된다. 양극(58)은 드레인 콘택홀(56)을 통해 드레인전극(52)과 연결되도록 투명 전도성물질을 증착한 후 제7 마스크를 이용하여 식각공정을 포함하는 포토리쏘그래피공정으로 형성된다.
도 4h를 참조하면, 양극(58)이 형성된 기판(1) 상에 보호층(60)이 형성된다. 보호층(60)은 제5 절연물질을 기판 전면에 증착한 후 제8 마스크를 이용하여 식각공정을 포함하는 포토리쏘그래피공정으로 양극(58)의 일부영역(62)을 노출시키도록 패터닝함으로써 형성된다. 여기서, 보호층(60)은 TFT(T)를 수분 및 이물질로부터 보호하는 역할을 한다.
도 4i를 참조하면, 양극 노출부(62)를 통하여 양극(58)과 함께 유기 EL 다이오드(E)를 구성하는 유기 EL층(64) 및 음극(66)을 순차적으로 형성함으로써 유기 EL 표시패널을 완성한다.
상기에서와 같은 N개의 화소 어레이로 이루어진 유기 EL 표시패널에는 전계발광셀(OLED)을 발광시키기 위해 전류가 인가된다. 그러나, 종래기술에 따른 유기 EL 표시패널에서는 전압공급라인이 하나로 이루어져 있어 각각의 화소에 전류가 순차적으로 인가될 경우 순차적인 전류 감소가 발생된다. 순차적으로 감소하는 전류가 각 화소 내로 인가됨에 따라 각 화소들 간에 전압차가 발생하게 된다. 이로 인하여, 유기 EL 표시패널의 마지막단 화소에는 첫단 화소보다 낮은 전류가 인가되어 휘도가 낮아지게 되므로 전체적으로 화질이 저하되는 단점이 있게 된다.
따라서, 본 발명의 목적은 별도의 보상 전압공급라인을 형성하여 휘도 불균일을 방지하도록 한 액티브 매트릭스형 유기 전계발광 표시패널 및 그 제조방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명에 따른 액티브 매트릭스형 유기 전계발광 표시패널은 스캔라인들, 데이터라인들 및 전압공급라인들의 교차부에 매트릭스 형태로 배열된 다수의 화소들을 포함하는 유기 전계발광 표시패널에 있어서, 상 기 전압공급라인의 소정영역 상에 상기 전압공급라인과 병렬접속되도록 배열되어 상기 화소로의 전류감소에 따른 화소 구동전압 감소를 보상하기 위한 보상전압공급라인을 구비하는 것을 특징으로 한다.
본 발명에서의 상기 화소들 각각은, 외부 전류 및 전압에 의해 발광하는 유기전계발광셀과, 상기 스캔라인들 및 데이터라인들의 교차부에 형성되어 스위칭 역할을 하는 제1 스위치 소자와, 상기 전압공급라인 및 보상전압공급라인과 유기전계발광셀 사이에 접속되어 상기 유기전계발광셀을 구동하기 위한 제2 스위치 소자와, 상기 제1 및 제2 스위치 소자 사이에 접속되어 캐패시터를 더 구비하는 것을 특징으로 한다.
본 발명에서의 상기 유기 전계발광셀은 상기 화소 내 발광 영역 상에 투명 도전성 물질로 형성된 제1 전극과, 상기 발광 영역 상에 상기 제1 전극을 덮도록 유기 발광물질로 형성된 유기 발광층과, 상기 유기 발광층 상부에 상기 화소 전면을 금속물질로 형성된 제2 전극을 구비하는 것을 특징으로 한다.
본 발명에 따른 액티브 매트릭스형 유기 전계발광 표시패널의 제조방법은 화소들을 구동하기 위한 스위치 소자들 및 전압공급전극을 형성하는 단계와, 상기 전압공급전극과 접속되도록 상기 전압공급전극의 소정 영역 상에 보상전압공급전극을 형성하는 단계와, 상기 스위치 소자들과 접속되어 상기 화소들을 발광시키는 유기 전계발광셀을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에서의 상기 화소들을 구동하기 위한 스위치 소자들 및 전압공급전극을 형성하는 단계는, 발광 영역이 정의된 기판 상에 발광 영역이 드러나도록 제1 마스크 공정에 의해 버퍼층을 형성하는 단계와, 상기 버퍼층 상에 노광, 현상, 식각 공정을 포함하는 제2 마스크 공정에 의해 소정 간격으로 이격된 액티브층 및 캐패시터 전극을 형성하는 단계와, 상기 액티브층의 중앙부에 게이트 절연막 및 게이트 전극을 순차적으로 형성하는 단계와, 상기 게이트 절연막 및 게이트 전극을 덮도록 상기 기판 전면에 제1 절연층을 형성하는 단계와, 상기 제1 절연층 상에 상기 캐패시터 전극과 대응하는 영역을 덮도록 상기 기판 상에 전압공급전극을 형성하는 단계와, 상기 전압공급전극을 덮도록 상기 기판 전면에 제2 절연층을 형성하는 단계와, 상기 액티브층 및 전압공급전극의 소정 영역과 상기 발광영역 상의 기판을 노출시키는 단계와, 상기 노출된 액티브층이 형성된 기판을 이온 도핑하여 반도체층을 완성하는 단계와, 상기 반도체층 및 전압공급전극의 소정 영역을 통하여 소정 간격으로 이격된 소스 및 드레인전극을 형성하는 단계와, 상기 소스 및 드레인전극을 덮도록 제3 절연층을 형성하는 단계와, 상기 드레인 콘택홀을 형성함과 아울러 상기 전압공급전극 상의 소정 영역에 전압공급 콘택홀을 형성하도록 제3 절연층을 패터닝하는 단계를 포함하는 것을 특징으로 한다.
본 발명에서의 상기 보상전압공급전극을 형성하는 단계는, 상기 전압공급 콘택홀을 통하여 상기 전압공급전극과 접속되도록 상기 전압공급전극의 소정 영역 상에 보상전압공급전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에서의 상기 유기 전계발광셀을 형성하는 단계는, 상기 보상전압공급전극이 형성된 기판 상에 상기 드레인 콘택홀을 통하여 상기 드레인 전극과 접속되도록 상기 기판의 발광영역 상에 투명 도전성 물질의 제1 전극을 형성하는 단계와, 상기 제1 전극이 형성된 기판의 발광 영역 상에 유기 발광물질을 도포하여 유기 발광층을 형성하는 단계와, 상기 유기 발광층 상에 상기 제1 전극과 함께 전기적 신호가 인가되도록 상기 기판 전면에 금속물질의 제2 전극을 형성하는 단계을 포함하는 것을 특징으로 한다.
본 발명에서의 상기 보상전압공급전극은 크롬(Cr) 또는 몰리브덴(Mo) 등의 금속물질로 형성되는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 5 내지 도 8j를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 5는 본 발명의 실시예에 따른 액티브 매트릭스형 유기 EL 표시패널의 기본 화소 구조를 나타내는 도면이다.
도 5를 참조하면, 본 발명의 실시예에 따른 액티브 매트릭스형 유기 EL 표시패널의 기본 화소 구조는 스캔전극라인들(SL)과, 스캔전극라인들(SL)에 교차되도록 형성된 데이터전극라인들(DL)과, 스캔전극라인들(SL)과 데이터전극라인들(DL)의 교차부에 매트릭스 형태로 배열된 화소들(Pixel)과, 화소들(Pixel)을 구동하기 위한 제1 및 제2 전압공급라인(VDD1,VDD2)을 구비한다.
이러한 액티브 매트릭스형 유기 EL 표시패널의 기본 화소 구조는 스캔전극라인(SL)과 데이터전극라인(DL)의 교차부에 형성되어 스위칭소자 역할을 하는 제1 TFT(T1)와, 제1 전압공급라인(VDD1)과 전계발광셀(OLED) 사이에 형성되어 전계발광 셀(OLED)을 구동하기 위한 제2 TFT(T2)와, 제1 및 제2 TFT(T1,T2) 사이에 접속된 캐패시터(Cst)와, 제2 TFT(T2)에 제1 전압공급라인(VDD1)과 병렬접속되어 전류감소에 따른 제1 전압공급라인(VDD1)으로부터의 셀구동전압 감소를 보상하기 위한 제2 전압공급라인(VDD2)을 구비한다. 제1 및 제2 TFT(T1,T2)는 P 타입 MOS-FET로 구현된다.
제1 TFT(T1)는 스캔전극라인(SL)으로부터의 부극성 스캔전압에 응답하여 턴-온 됨으로써 자신의 소스단자와 드레인단자 사이의 전류패스를 도통시킴과 아울러 스캔전극라인(SL) 상의 전압이 자신의 문턱전압(Threshold Voltage : Vth) 이하일 때 오프 상태를 유지하게 된다. 이 제1 TFT(T1)의 온 타임기간에 데이터전극라인들(DL)로부터의 데이터전압(Vcl)은 제1 TFT(T1)의 소스단자와 게이트단자를 경유하여 제2 TFT(T2)의 게이트단자에 인가된다. 이와 반대로, 제1 TFT(T1)의 오프타임기간에는 제1 TFT(T1)의 소스단자와 드레인단자 사이의 전류패스가 개방되어 데이터전압(Vcl)이 제2 TFT(T2)에 인가되지 않는다.
제2 TFT(T2)는 자신의 게이트단자에 공급되는 데이터전압(Vcl)에 의해 따라 소스단자와 드레인단자간의 전류를 조절하여 데이터전압(Vcl)에 대응하는 밝기로 전계발광셀(OLED)을 발광하게 된다.
캐패시터(Cst)는 데이터전압(Vcl)과 제1 및 제2 전압공급라인(VDD1,VDD2)으로부터의 공급전압 사이의 차전압을 저장하여 제2 TFT(T2)의 게이트단자에 인가되는 전압을 한 프레임기간동안 일정하게 유지함과 아울러 전계발광셀(OLED)에 인가되는 전류를 한 프레임기간 동안 일정하게 유지시킨다.
상기에서와 같은 구성을 통하여 액티브 매트릭스형 유기 EL 표시패널에서는 각 화소를 순차구동함에 있어서 전류감소에 따른 셀구동전압의 감소를 제2 전압공급라인(VDD2)을 이용하여 보상하게 된다. 이로 인하여, 전계발광셀(OLED)을 구동하는 셀구동전압(VDD)이 모든 화소를 통하여 동일하게 인가됨으로써 유기 EL 표시패널의 휘도는 일정하게 된다. 이 경우, 제2 전압공급라인(VDD2)은 제1 전압공급라인(VDD1)을 통한 셀구동전압만을 보상해줌으로써 전계발광셀(OLED)의 전류원으로 작용하지 않기 때문에 각 TFT(T)에 의한 전압강하는 일어나지 않는다.
도 6은 도 5에 도시된 유기 EL 표시패널을 나타내는 평면도이고, 도 7은 도 6에서 선"B-B'","B'-B""를 따라 절취한 유기 EL 표시패널에 대한 단면도이다.
도 6 및 도 7을 참조하면, 유기 EL 표시패널의 절연기판(71)은 반도체층(102), 게이트 전극(108), 소스 및 드레인 전극(120,122)을 포함하는 TFT(T)들을 구비하고, TFT(T)는 스토리지 캐패시터(CST) 및 유기 EL 다이오드(E)와 각각 연결되어 있다. 또한, 제1 전압공급전극(112)과 접촉되어 전류감소에 따른 셀구동전압을 보상하는 제2 전압공급전극(138)을 구비한다.
스토리지 캐패시터(CST)는 절연체가 개재된 상태로 서로 대향된 제1 전압공급전극(112) 및 캐패시터 전극(114)으로 구성되고, 상기 유기 EL 다이오드(E)는 유기 EL 층(134)이 개재된 상태로 서로 대향된 양극(128) 및 음극(136)으로 구성된다.
이를 상세히 하면, TFT(T)의 소스 전극(120)은 전압공급전극(112)과 연결되어 있고, 드레인 전극(122)은 유기 EL 다이오드(E)의 하부전극인 양극(128)과 연결 되어 있다.
제1 전압공급전극(112)에는 제2 전압공급전극(138)과 접촉되기 위한 소정영역 상에 콘택홀(140)이 형성된다. 이러한 콘택홀(140)을 통하여 상호 접촉되도록 제1 전압공급전극(112)의 소정 영역 상에는 제2 전압공급전극(138)이 형성된다. 상기에서와 같은 구성을 통하여, 제2 전압공급전극(138)은 전압을 보상하여 휘도 불균일을 방지하게 된다. 그러나, 제1 전압공급전극(112)의 형성영역 상에 제2 전압공급전극(138)이 형성됨으로써 개구율은 감소하지 않는다.
한편, 유기 EL 표시패널에서 포함되는 절연층들의 적층 구조를 살펴보면, 절연기판(71)과 반도체층(102) 사이에서 완충작용을 하는 버퍼층(100)과, 상기 스토리지 캐패시터(CST)용 절연체가 되는 제1 절연층(110)과, 상기 소스 전극(120)과 제1 전압공급전극(112) 사이의 제2 절연층(114)과, 상기 양극(128)과 드레인 전극(122) 사이의 제3 절연층(124)과, 상기 양극(128)과 유기 EL층(134) 사이의 보호층(130)이 차례대로 적층된 구조를 가지는데, 상기 제1 내지 제3 절연층(110,114,124) 및 보호층(130)에는 각 층간의 전기적 연결을 위한 콘택홀들을 포함한다.
이러한 본 발명의 실시예에 따른 유기 EL 표시패널의 제조방법을 도 8a 내지 도 8j를 결부하여 설명하기로 한다.
도 8a를 참조하면, 절연기판(71) 상에 스퍼터링(sputtering) 등의 증착방법으로 버퍼층(100)과 액티브층(102a) 및 캐패시터 전극(104)을 형성한다. 버퍼층(100)은 제1 절연물질을 이용하여 절연기판(71) 전면에 걸쳐 형성된다. 액티브층(102a) 및 캐패시터 전극(104)은 폴리 실리콘으로 구성되며, 버퍼층(100) 상에 제1 마스크를 이용하여 식각공정을 포함하는 포토리쏘그래피 공정으로 패터닝함으로써 형성된다.
도 8b를 참조하면, 액티브층(102a)의 중앙 영역 상에 게이트 절연막(106) 및 게이트 전극(108)을 형성한다. 게이트 절연막(106)은 무기절연물질인 산화실리콘(SiOx) 또는 질화실리콘(SiNx)이 사용된다. 게이트 절연막(106) 및 게이트 전극(108)은 도 8a의 기판 상에 제2 절연물질 및 제1 금속물질을 연속하여 증착한 후 제2 마스크를 이용하여 형성된다.
도 8c를 참조하면, 게이트 절연막(106) 및 게이트 전극(108)이 형성된 절연기판(71) 상에 제1 절연층(110) 및 제1 전압공급전극(112)이 형성된다. 제1 절연층(110)은 제3 절연물질을 절연기판(71) 전면에 도포하여 형성된다. 제3 절연물질로는 산화실리콘(SiOx) 또는 질화실리콘(SiNx) 등의 무기절연물질 또는 아크릴(Acryl)계 유기화합물 등의 유기 절연물질 등이 이용된다. 제1 전압공급전극(112)은 제1 절연층(110) 상에 증착된 제2 금속물질이 제3 마스크를 이용하여 습식식각 공정을 포함하는 포토리쏘그래피 공정으로 패터닝됨으로써 형성된다. 제2 금속물질로는 크롬(Cr) 또는 몰리브덴(Mo) 등으로 형성된다
도 8d를 참조하면, 도 8c에 도시된 기판 상에 제2 절연층(114)이 형성된다. 제2 절연층(114)은 제3 절연물질을 기판 전면에 도포함으로써 형성된다. 제3 절연물질로는 산화실리콘(SiOx) 또는 질화실리콘(SiNx) 등의 무기절연물질 또는 아크릴(Acryl)계 유기화합물 등의 유기 절연물질 등이 이용된다. 그 다음, 제2 절연층(114)을 제4 마스크를 이용하여 식각공정을 포함하는 포토리쏘그래피공정으로 상기 액티브층(102a)의 양단부 및 제1 전압공급전극(112)의 일부가 노출되도록 패터닝함으로써 제1,2 오믹콘택홀(116a,116b) 및 캐패시터 콘택홀(118)이 형성된다. 여기서, 액티브층(102a)의 양단부는 추후 공정에서 형성된 소스 및 드레인 전극과 제1,2 오믹콘택홀(116a,116b)에 의해 연결되며, 좌측부는 드레인 영역(Ia)을 이루고, 우측부는 소스 영역(Ib)을 이룬다. 다음으로 액티브층(102a)의 노출된 양단부는 이온도핑 처리되어 불순물이 함유된 오믹콘택층(102b)이 된다. 이로써, 액티브층(102a)과 오믹콘택층(102b)으로 구성되는 반도체층(102)을 완성하게 된다.
도 8e를 참조하면, 반도체층(102)이 완성된 기판(71) 상에 소스 및 드레인 전극(120,122)이 형성된다. 소스 및 드레인 전극(120,122)은 기판 전면에 제3 금속물질을 증착한 후 제5 마스크를 이용하여 습식식각 공정을 포함하는 포토리쏘그래피 공정으로 패터닝됨으로써 형성된다. 제3 금속물질은 크롬(Cr) 또는 몰리브덴(Mo) 등으로 형성된다. 이 때, 소스 전극(120)은 캐패시터 콘택홀(도 8d의 118) 및 제1 오믹 콘택홀(도 8d의 116a)을 통하여 제1 전압공급라인(112) 및 소스 영역(Ib)의 오믹콘택층(102b)과 연결되도록 형성되며, 드레인 전극(122)은 제2 오믹 콘택홀(도 8d의 116b)을 통하여 드레인 영역(Ia)의 오믹 콘택층(102b)과 연결되도록 형성된다.
이 과정을 통하여 반도체층(102), 게이트 전극(108), 소스 및 드레인 전극(120,122)을 포함하는 TFT(T)가 완성되며, 제1 전압공급전극(112)과 캐패시터 전극(114) 간의 대응영역에는 스토리지 캐패시터(CST)가 형성된다. 도면 상에 제시하지 않았지만, 캐패시터 전극(104)은 게이트 전극(108)과 연결되어 있고, 제1 전압공급전극(112)은 데이터전극라인과 평행한 방향으로 위치하는 전압공급라인과 일체되게 형성된다.
도 8f를 참조하면, 소스 및 드레인전극(120,122)을 덮도록 기판 상에 제3 절연층(124)이 형성된다. 제3 절연층(124)은 제4 절연물질을 기판 전면에 도포함으로써 형성된다. 제4 절연물질로는 산화실리콘(SiOx) 또는 질화실리콘(SiNx) 등의 무기절연물질 또는 아크릴(Acryl)계 유기화합물 등의 유기 절연물질 등이 이용된다. 그 다음 제3 절연층(124)는 제6 마스크를 이용하여 식각공정을 포함하는 포토리쏘그래피공정으로 드레인전극(122)의 일부 및 소정영역 상에 형성된 제1 전압공급전극(112)의 일부가 노출되도록 패터닝함으로써 드레인 콘택홀(126) 및 전압공급콘택홀(127)이 형성된다.
도 8g를 참조하면, 전압공급 콘택홀(127)이 형성된 기판 상에 제2 전압공급전극(138)이 형성된다. 제2 전압공급전극(138)은 제4 금속물질이 제7 마스크를 이용하여 습식식각 공정을 포함하는 포토리쏘그래피 공정으로 패터닝됨으로써 형성된다. 이 때, 제4 금속물질은 제2 금속물질로 동일 물질로 구성된다.
도 8h를 참조하면, 발광영역(I) 상에 양극(128)이 형성된다. 양극(128)은 드레인 콘택홀(126)을 통해 드레인전극(122)과 연결되도록 투명 전도성물질을 증착한 후 제8 마스크를 이용하여 식각공정을 포함하는 포토리쏘그래피공정으로 형성된 다.
도 8i를 참조하면, 양극(128)이 형성된 기판(71) 상에 보호층(130)이 형성된다. 보호층(130)은 제5 절연물질을 기판 전면에 증착한 후 제9 마스크를 이용하여 식각공정을 포함하는 포토리쏘그래피공정으로 양극(128)의 일부영역(132)을 노출시키도록 패터닝함으로써 형성된다. 여기서, 보호층(130)은 TFT(T)를 수분 및 이물질로부터 보호하는 역할을 한다.
도 8j를 참조하면, 양극 노출부(132)를 통하여 양극(128)과 함께 유기 EL 다이오드(E)를 구성하는 유기 EL층(134) 및 음극(136)을 순차적으로 형성함으로써 유기 EL 표시패널을 완성한다.
상술한 바와 같이, 본 발명에 따른 액티브 매트릭스형 유기 전계발광 표시패널 및 그 제조방법은 유기 전계발광 표시패널의 화소 내 제2 스위치 소자에 제1 전압공급라인과 병렬되도록 제2 전압공급라인을 형성하여 전계발광셀의 전류 순차구동에 따른 셀구동전압의 감소를 보상하게 된다. 이로 인하여, 본 발명에 따른 액티브 매트릭스형 유기 전계발광 표시패널 및 그의 제조방법은 표시패널 내 모든 화소 내 전계발광셀에 동일한 구동전류를 인가함으로써 휘도 불균일을 방지할 수 있다. 또한, 휘도 불균일을 방지함으로써 화질 향상을 꾀할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명 의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (8)

  1. 스캔라인들, 데이터라인들 및 전압공급라인들의 교차부에 매트릭스 형태로 배열된 다수의 화소들을 포함하는 유기 전계발광 표시패널에 있어서,
    상기 전압공급라인의 소정영역 상에 상기 전압공급라인과 병렬접속되도록 배열되어 상기 화소로의 전류감소에 따른 화소 구동전압 감소를 보상하기 위한 보상전압공급라인을 구비하는 것을 특징으로 하는 액티브 매트릭스형 유기 전계발광 표시패널.
  2. 제 1 항에 있어서,
    상기 화소들 각각은
    외부 전류 및 전압에 의해 발광하는 유기전계발광셀과,
    상기 스캔라인들 및 데이터라인들의 교차부에 형성되어 스위칭 역할을 하는 제1 스위치 소자와,
    상기 전압공급라인 및 보상전압공급라인과 유기전계발광셀 사이에 접속되어 상기 유기전계발광셀을 구동하기 위한 제2 스위치 소자와,
    상기 제1 및 제2 스위치 소자 사이에 접속되어 캐패시터를 더 구비하는 것을 특징으로 하는 액티브 매트릭스형 유기 전계발광 표시패널.
  3. 제 2 항에 있어서,
    상기 유기 전계발광셀은 상기 화소 내 발광 영역 상에 투명 도전성 물질로 형성된 제1 전극과,
    상기 발광 영역 상에 상기 제1 전극을 덮도록 유기 발광물질로 형성된 유기 발광층과,
    상기 유기 발광층 상부에 상기 화소 전면을 금속물질로 형성된 제2 전극을 구비하는 것을 특징으로 하는 액티브 매트릭스형 유기 전계발광 표시패널.
  4. 스캔라인들, 데이터라인들 및 전압공급라인들의 교차부에 매트릭스 형태로 배열된 다수의 화소들을 포함하는 유기 전계발광 표시패널의 제조방법에 있어서,
    상기 화소들을 구동하기 위한 스위치 소자들 및 전압공급전극을 형성하는 단계와,
    상기 전압공급전극과 접속되도록 상기 전압공급전극의 소정 영역 상에 보상전압공급전극을 형성하는 단계와,
    상기 스위치 소자들과 접속되어 상기 화소들을 발광시키는 유기 전계발광셀을 형성하는 단계를 포함하는 것을 특징으로 하는 액티브 매트릭스형 유기 전계발광 표시패널의 제조방법.
  5. 제 4 항에 있어서,
    상기 화소들을 구동하기 위한 스위치 소자들 및 전압공급전극을 형성하는 단계는,
    발광 영역이 정의된 기판 상에 발광 영역이 드러나도록 제1 마스크 공정에 의해 버퍼층을 형성하는 단계와,
    상기 버퍼층 상에 노광, 현상, 식각 공정을 포함하는 제2 마스크 공정에 의해 소정 간격으로 이격된 액티브층 및 캐패시터 전극을 형성하는 단계와,
    상기 액티브층의 중앙부에 게이트 절연막 및 게이트 전극을 순차적으로 형성하는 단계와,
    상기 게이트 절연막 및 게이트 전극을 덮도록 상기 기판 전면에 제1 절연층을 형성하는 단계와,
    상기 제1 절연층 상에 상기 캐패시터 전극과 대응하는 영역을 덮도록 상기 기판 상에 전압공급전극을 형성하는 단계와,
    상기 전압공급전극을 덮도록 상기 기판 전면에 제2 절연층을 형성하는 단계와,
    상기 액티브층 및 전압공급전극의 소정 영역과 상기 발광영역 상의 기판을 노출시키는 단계와,
    상기 노출된 액티브층이 형성된 기판을 이온 도핑하여 반도체층을 완성하는 단계와,
    상기 반도체층 및 전압공급전극의 소정 영역을 통하여 소정 간격으로 이격된 소스 및 드레인전극을 형성하는 단계와,
    상기 소스 및 드레인전극을 덮도록 제3 절연층을 형성하는 단계와,
    상기 드레인 콘택홀을 형성함과 아울러 상기 전압공급전극 상의 소정 영역에 전압공급 콘택홀을 형성하도록 제3 절연층을 패터닝하는 단계를 포함하는 것을 특징으로 하는 액티브 매트릭스형 유기 전계발광 표시패널의 제조방법.
  6. 제 5 항에 있어서,
    상기 보상전압공급전극을 형성하는 단계는,
    상기 전압공급 콘택홀을 통하여 상기 전압공급전극과 접속되도록 상기 전압공급전극의 소정 영역 상에 보상전압공급전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액티브 매트릭스형 유기 전계발광 표시패널의 제조방법.
  7. 제 6 항에 있어서,
    상기 유기 전계발광셀을 형성하는 단계는,
    상기 보상전압공급전극이 형성된 기판 상에 상기 드레인 콘택홀을 통하여 상기 드레인 전극과 접속되도록 상기 기판의 발광영역 상에 투명 도전성 물질의 제1 전극을 형성하는 단계와,
    상기 제1 전극이 형성된 기판의 발광 영역 상에 유기 발광물질을 도포하여 유기 발광층을 형성하는 단계와,
    상기 유기 발광층 상에 상기 제1 전극과 함께 전기적 신호가 인가되도록 상기 기판 전면에 금속물질의 제2 전극을 형성하는 단계을 포함하는 것을 특징으로 하는 액티브 매트릭스형 유기 전계발광 표시패널의 제조방법.
  8. 제 6 항에 있어서,
    상기 보상전압공급전극은 크롬(Cr) 또는 몰리브덴(Mo) 등의 금속물질로 형성되는 것을 특징으로 하는 액티브 매트릭스형 유기 전계발광 표시패널의 제조방법.
KR1020020053422A 2002-09-05 2002-09-05 액티브 매트릭스형 유기 전계발광 표시패널 및 그의제조방법 KR100899158B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020053422A KR100899158B1 (ko) 2002-09-05 2002-09-05 액티브 매트릭스형 유기 전계발광 표시패널 및 그의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020053422A KR100899158B1 (ko) 2002-09-05 2002-09-05 액티브 매트릭스형 유기 전계발광 표시패널 및 그의제조방법

Publications (2)

Publication Number Publication Date
KR20040021845A KR20040021845A (ko) 2004-03-11
KR100899158B1 true KR100899158B1 (ko) 2009-05-27

Family

ID=37325824

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020053422A KR100899158B1 (ko) 2002-09-05 2002-09-05 액티브 매트릭스형 유기 전계발광 표시패널 및 그의제조방법

Country Status (1)

Country Link
KR (1) KR100899158B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9209204B2 (en) 2013-06-26 2015-12-08 Samsung Display Co., Ltd. Thin film transistor array panel and method of manufacturing the same

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100867926B1 (ko) 2007-06-21 2008-11-10 삼성에스디아이 주식회사 유기전계발광표시장치 및 그의 제조 방법
KR100882907B1 (ko) 2007-06-21 2009-02-10 삼성모바일디스플레이주식회사 유기전계발광표시장치
KR102407538B1 (ko) * 2013-11-26 2022-06-13 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 제조 방법
KR102566630B1 (ko) * 2015-12-30 2023-08-16 엘지디스플레이 주식회사 유기발광표시장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030035219A (ko) * 2001-10-30 2003-05-09 엘지.필립스 엘시디 주식회사 능동행렬 유기 전기발광소자 및 그의 제조 방법
KR20030058148A (ko) * 2001-12-29 2003-07-07 엘지.필립스 엘시디 주식회사 능동행렬 유기 전기발광소자 및 그의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030035219A (ko) * 2001-10-30 2003-05-09 엘지.필립스 엘시디 주식회사 능동행렬 유기 전기발광소자 및 그의 제조 방법
KR20030058148A (ko) * 2001-12-29 2003-07-07 엘지.필립스 엘시디 주식회사 능동행렬 유기 전기발광소자 및 그의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9209204B2 (en) 2013-06-26 2015-12-08 Samsung Display Co., Ltd. Thin film transistor array panel and method of manufacturing the same

Also Published As

Publication number Publication date
KR20040021845A (ko) 2004-03-11

Similar Documents

Publication Publication Date Title
US7586254B2 (en) Organic electroluminescence display device
CN106935630B (zh) 有机发光二极管显示面板
US9257493B2 (en) Organic light-emitting diode display device
US6781320B2 (en) Active matrix organic electroluminescence display device
US7518147B2 (en) Organic electro luminescence device and fabrication method thereof
US9343520B2 (en) Organic light-emitting diode display and method of fabricating the same
US8004178B2 (en) Organic light emitting diode display with a power line in a non-pixel region
US20130056784A1 (en) Organic Light-Emitting Display Device and Method of Fabricating the Same
US20070075955A1 (en) Organic light emitting diode display
US7830341B2 (en) Organic electroluminescence display device
KR100758062B1 (ko) 디스플레이패널
KR20090106162A (ko) 유기 발광 표시장치 및 그 구동방법
KR20090046053A (ko) 유기전계발광표시장치 및 이의 구동방법
US7038240B2 (en) Color display device
KR20110023996A (ko) 유기전계발광 표시장치
KR100899158B1 (ko) 액티브 매트릭스형 유기 전계발광 표시패널 및 그의제조방법
KR20170041370A (ko) 발광 표시 패널
KR100894651B1 (ko) 액티브 매트릭스형 유기 전계발광 표시패널 및 그의제조방법
KR100482328B1 (ko) 액티브 매트릭스형 유기 전계발광 표시패널 및 그의제조방법
KR20070071904A (ko) 유기 전계 발광 표시소자 및 그 제조방법
KR20040078560A (ko) 일렉트로 루미네센스 표시 장치
KR20090006996A (ko) 전계 발광 소자 및 이의 제조 방법
KR100590236B1 (ko) 발광 영역의 개구율을 높인 액티브 매트릭스 평판 표시 장치
KR20070067502A (ko) 유기 전계 발광 표시소자 및 그 제조방법
KR20100033227A (ko) 유기발광 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150429

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160428

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170413

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180416

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 11