KR20090046053A - 유기전계발광표시장치 및 이의 구동방법 - Google Patents

유기전계발광표시장치 및 이의 구동방법 Download PDF

Info

Publication number
KR20090046053A
KR20090046053A KR1020070111982A KR20070111982A KR20090046053A KR 20090046053 A KR20090046053 A KR 20090046053A KR 1020070111982 A KR1020070111982 A KR 1020070111982A KR 20070111982 A KR20070111982 A KR 20070111982A KR 20090046053 A KR20090046053 A KR 20090046053A
Authority
KR
South Korea
Prior art keywords
transistor
sub
gate
signal
light emitting
Prior art date
Application number
KR1020070111982A
Other languages
English (en)
Other versions
KR101368006B1 (ko
Inventor
신홍재
유상호
김진형
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070111982A priority Critical patent/KR101368006B1/ko
Publication of KR20090046053A publication Critical patent/KR20090046053A/ko
Application granted granted Critical
Publication of KR101368006B1 publication Critical patent/KR101368006B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명은, 제1신호에 응답하여 구동하는 스위칭 트랜지스터와, 스위칭 트랜지스터가 구동함에 따라 데이터 신호를 공급받아 데이터 신호를 데이터 전압으로 저장하는 제1커패시터와, 제1커패시터에 저장된 데이터 전압에 대응하여 구동하는 구동 트랜지스터와, 구동 트랜지스터가 구동함에 따라 전원을 공급받아 발광하는 유기 발광다이오드와, 제2신호에 응답하여 유기 발광다이오드에 전원을 공급하도록 구동하는 제1서브 트랜지스터와, 제3신호에 응답하여 구동 트랜지스터의 게이트와 일단을 단락하도록 구동하는 제2서브 트랜지스터와, 유기 발광다이오드의 제1전극의 전압을 구동 트랜지스터의 게이트로 피드백하는 제2커패시터를 포함하는 서브 픽셀이 다수 배치된 표시부; 제1신호, 제2신호, 제3신호를 공급하는 스캔 구동부; 및 데이터 신호를 공급하는 데이터 구동부를 포함하는 유기전계발광표시장치를 제공한다.
유기전계발광표시장치, 문턱전압, 보상

Description

유기전계발광표시장치 및 이의 구동방법{Organic Light Emitting Display and Method of Driving the same}
본 발명은 유기전계발광표시장치 및 이의 구동방법에 관한 것이다.
유기전계발광표시장치에 사용되는 유기전계발광소자는 기판 상에 위치하는 두 개의 전극 사이에 발광층이 형성된 자발광소자였다.
또한, 유기전계발광표시장치는 빛이 방출되는 방향에 따라 전면발광(Top-Emission) 방식, 배면발광(Bottom-Emission) 방식 또는 양면발광(Dual-Emission) 방식 등이 있다. 그리고, 구동방식에 따라 수동매트릭스형(Passive Matrix)과 능동매트릭스형(Active Matrix) 등으로 나누어져 있다.
이러한 유기전계발광표시장치는 매트릭스 형태로 배치된 복수의 서브 픽셀에 스캔 신호, 데이터 신호 및 전원 등이 공급되면, 선택된 서브 픽셀이 발광을 하게 됨으로써 영상을 표시할 수 있다.
한편, 이와 같은 유기전계발광표시장치는 유기 발광다이오드가 발광하기 위해서 구동 트랜지스터가 지속적으로 턴온 상태를 유지해야 한다. 이로 인해, 구동 트랜지스터의 게이트에 구동신호가 계속 공급되면 시간이 지남에 따라 문턱전 압(Vth)이 증가 되고 전류의 흐름이 감소하게 되는 문제가 있었다. 이러한 현상이 계속되면 구동 트랜지스터의 성능이 열화 되어 유기 발광다이오드를 정상적으로 발광시킬 수 없게 되고, 패널의 수명도 짧아져 신뢰성이 떨어지게 되므로 이의 개선이 요구된다.
상술한 배경기술의 문제점을 해결하기 위한 본 발명의 목적은, 유기 발광다이오드의 특성 변화에 기인하여 서브 픽셀 간의 휘도 불균일 현상을 개선할 수 있는 유기전계발광표시장치 및 이의 구동방법을 제공하는 것이다.
상술한 과제 해결 수단으로 본 발명은, 제1신호에 응답하여 구동하는 스위칭 트랜지스터와, 스위칭 트랜지스터가 구동함에 따라 데이터 신호를 공급받아 데이터 신호를 데이터 전압으로 저장하는 제1커패시터와, 제1커패시터에 저장된 데이터 전압에 대응하여 구동하는 구동 트랜지스터와, 구동 트랜지스터가 구동함에 따라 전원을 공급받아 발광하는 유기 발광다이오드와, 제2신호에 응답하여 유기 발광다이오드에 전원을 공급하도록 구동하는 제1서브 트랜지스터와, 제3신호에 응답하여 구동 트랜지스터의 게이트와 일단을 단락하도록 구동하는 제2서브 트랜지스터와, 유기 발광다이오드의 제1전극의 전압을 구동 트랜지스터의 게이트로 피드백하는 제2커패시터를 포함하는 서브 픽셀이 다수 배치된 표시부; 제1신호, 제2신호, 제3신호를 공급하는 스캔 구동부; 및 데이터 신호를 공급하는 데이터 구동부를 포함하는 유기전계발광표시장치를 제공한다.
한편, 다른 측면에서 본 발명은, 제1신호에 응답하여 구동하는 스위칭 트랜지스터와, 스위칭 트랜지스터가 구동함에 따라 데이터 신호를 공급받아 데이터 신호를 데이터 전압으로 저장하는 제1커패시터와, 제1커패시터에 저장된 데이터 전압 에 대응하여 구동하는 구동 트랜지스터와, 구동 트랜지스터가 구동함에 따라 전원을 공급받아 발광하는 유기 발광다이오드와, 제2신호에 응답하여 유기 발광다이오드에 전원을 공급하도록 구동하는 제1서브 트랜지스터와, 제3신호에 응답하여 구동 트랜지스터의 게이트와 일단을 단락하도록 구동하는 제2서브 트랜지스터와, 제4신호에 응답하여 유기 발광다이오드의 제1전극과 제2전극을 단락하도록 구동하는 제3서브 트랜지스터와, 유기 발광다이오드의 제1전극의 전압을 구동 트랜지스터의 게이트로 피드백하는 제2커패시터를 포함하는 서브 픽셀이 다수 배치된 표시부; 제1신호, 제2신호, 제3신호, 제4신호를 공급하는 스캔 구동부; 및 데이터 신호를 공급하는 데이터 구동부를 포함하는 유기전계발광표시장치를 제공한다.
데이터 구동부는, 데이터 신호를 공급하기 전에 구동 트랜지스터의 게이트에 음의 전압을 공급할 수 있다.
구동 트랜지스터의 게이트에 음의 전압이 공급되고 나면, 제1서브 트랜지스터와 제2서브 트랜지스터가 구동함에 따라, 제1전원배선으로부터 공급되는 전원레벨이 구동 트랜지스터의 게이트에 충전되고 충전된 전원레벨이 방전되면서 구동 트랜지스터의 문턱전압(Vth)이 설정될 수 있다.
서브 픽셀은, 제1신호배선에 게이트가 연결되고 데이터 배선에 일단이 연결된 스위칭 트랜지스터와, 제2신호배선에 게이트가 연결되고 제1전원배선에 일단이 연결된 제1서브 트랜지스터와, 제3신호배선에 게이트가 연결되고 제1서브 트랜지스터의 타단에 일단이 연결된 제2서브 트랜지스터와, 제2서브 트랜지스터의 타단에 게이트가 연결되고 제1서브 트랜지스터의 타단에 일단이 연결된 구동 트랜지스터 와, 스위칭 트랜지스터의 타단에 일단이 연결되고 구동 트랜지스터의 게이트에 타단이 연결된 제1커패시터와, 구동 트랜지스터의 게이트와 타단 사이에 연결된 제2커패시터와, 구동 트랜지스터의 타단에 제1전극이 연결되고 제2전원배선에 제2전극이 연결된 유기 발광다이오드를 포함할 수 있다.
서브 픽셀은, 제1신호배선에 게이트가 연결되고 데이터 배선에 일단이 연결된 스위칭 트랜지스터와, 제2신호배선에 게이트가 연결되고 제1전원배선에 일단이 연결된 제1서브 트랜지스터와, 제3신호배선에 게이트가 연결되고 제1서브 트랜지스터의 타단에 일단이 연결된 제2서브 트랜지스터와, 제2서브 트랜지스터의 타단에 게이트가 연결되고 제1서브 트랜지스터의 타단에 일단이 연결된 구동 트랜지스터와, 스위칭 트랜지스터의 타단에 일단이 연결되고 구동 트랜지스터의 게이트에 타단이 연결된 제1커패시터와, 구동 트랜지스터의 게이트와 타단 사이에 연결된 제2커패시터와, 구동 트랜지스터의 타단에 제1전극이 연결되고 제2전원배선에 제2전극이 연결된 유기 발광다이오드와, 제4신호배선에 게이트가 연결되고 유기 발광다이오드의 제1전극과 제2전극에 일단과 타단이 연결된 제3서브 트랜지스터를 포함할 수 있다.
구동 트랜지스터의 게이트 전압은, 구동 트랜지스터의 게이트와 타단에 연결된 제2커패시터에 의해 구동 트랜지스터의 타단의 전위가 변하는 만큼 변할 수 있다.
구동 트랜지스터의 타단은, 제3서브 트랜지스터가 단락됨에 따라, 제2전원배선으로부터 공급되는 접지레벨로 초기화될 수 있다.
서브 픽셀에 포함된 트랜지스터들은, a-Si 트랜지스터일 수 있다.
한편, 다른 측면에서 본 발명은, 표시부에 배치된 모든 서브 픽셀들의 스위칭 트랜지스터와 제1서브 트랜지스터를 턴온하고 구동 트랜지스터의 게이트에 음의 전압을 공급하는 준비 단계; 서브 픽셀들의 구동 트랜지스터의 게이트에 문턱전압을 설정하는 프로그램 단계; 서브 픽셀들 중 하나의 서브 픽셀에 포함된 스위칭 트랜지스터를 턴온하고 서브 픽셀에 포함된 제1커패시터에 데이터 신호를 공급하는 쓰기 단계; 및 서브 픽셀에 포함된 제1서브 트랜지스터를 턴온하여 서브 픽셀에 포함된 유기 발광다이오드를 발광시키는 발광 단계를 포함하는 유기전계발광표시장치의 구동방법을 제공한다.
프로그램 단계에서, 구동 트랜지스터의 문턱전압은, 스위칭 트랜지스터를 턴 오프하고 제1서브 트랜지스터와 제2서브 트랜지스터를 턴온하여 서브 픽셀에 연결된 제1전원배선으로부터 공급되는 전원레벨로 구동 트랜지스터의 게이트가 충전되고 충전된 전원레벨이 방전되면서 설정될 수 있다.
유기 발광다이오드의 제1전극과 제2전극을 단락하는 제3서브 트랜지스터가 포함된 경우, 제3서브 트랜지스터는, 준비 단계부터 쓰기 단계까지 턴온 상태를 유지하고 발광 단계에서 턴 오프될 수 있다.
제1서브 트랜지스터는, 구동 트랜지스터의 게이트가 전원레벨로 충전되면 턴오프될 수 있다.
서브 픽셀은, 유기 발광다이오드의 제1전극의 전압을 구동 트랜지스터의 게이트로 피드백하는 제2커패시터를 포함할 수 있다.
본 발명은, 유기 발광다이오드의 특성 변화에 기인하여 서브 픽셀 간의 휘도 불균일 현상을 개선할 수 있는 유기전계발광표시장치 및 이의 구동방법을 제공하는 효과가 있다. 또한, 저 전압의 데이터 신호 공급이 가능하여 저 전압 구동을 지원할 수 있는 효과가 있다.
이하, 본 발명의 실시를 위한 구체적인 내용을 첨부된 도면을 참조하여 설명한다.
도 1은 유기전계발광표시장치의 개략적인 평면도이다.
도 1에 도시된 바와 같이 유기전계발광표시장치는 기판(110) 상에 다수의 서브 픽셀(P)이 위치하는 표시부(120)를 포함할 수 있다. 기판(110) 상에 위치하는 다수의 서브 픽셀(P)은 수분이나 산소에 취약하다.
그리하여, 밀봉기판(130)을 구비하고, 표시부(120)의 외곽 기판(110)에 접착부재(140)를 형성하여 기판(110)과 밀봉기판(130)을 봉지할 수 있다. 한편, 다수의 서브 픽셀(P)은 기판(110) 상에 위치하는 구동부(150)에 의해 구동되어 영상을 표현할 수 있다.
여기서, 서브 픽셀(P)은 적색, 녹색 및 청색 서브 픽셀들이 하나로 묶여 하나의 단위 픽셀로 정의될 수 있다. 그러나, 서브 픽셀(P)은 백색이나 이 밖에 다른 색(예를 들면, 주황색, 노란색 등)을 발광하는 서브 픽셀을 더 포함하여 4개 이상 이 하나의 단위 픽셀로 정의될 수 있다.
서브 픽셀(P)은 적어도 유기발광층을 포함할 수 있다. 그리고 유기발광층은 정공 주입층, 정공 수송층, 전자 수송층 또는 전자 주입층 중 하나 이상을 더 포함할 수 있고, 이 밖에 애노드와 캐소드 간의 정공 또는 전자의 흐름을 조절할 수 있도록 버퍼층, 블록킹층 등이 더 포함될 수도 있다.
한편, 기판(110) 상에는 하나의 구동부(150)가 위치하는 것으로 도시하였지만, 구동부(150)는 서브 픽셀에 스캔 신호를 공급하는 스캔 구동부와, 서브 픽셀에 데이터 신호를 공급하는 데이터 구동부를 포함할 수 있다.
여기서, 스캔 구동부는 우수 프레임과 기수 프레임으로 구분하여 표시부의 좌측과 우측에서 서브 픽셀에 스캔 신호를 공급할 수도 있다.
이하, 서브 픽셀의 단면 구조를 첨부하여 이를 더욱 자세히 설명한다.
도 2a는 도 1에 도시된 서브 픽셀의 단면 예시도 이고, 도 2b는 도 1에 도시된 서브 픽셀의 다른 단면 예시도 이다.
도 2a에 도시된 바와 같이, 기판(110)이 위치할 수 있다. 기판(110)은 소자를 형성하기 위한 재료로 기계적 강도나 치수 안정성이 우수한 것을 선택할 수 있다. 기판(110)의 재료로는, 유리판, 금속판, 세라믹판 또는 플라스틱판(폴리카보네이트 수지, 아크릴 수지, 염화비닐 수지, 폴리에틸렌테레프탈레이트 수지, 폴리이미드 수지, 폴리에스테르 수지, 에폭시 수지, 실리콘 수지, 불소수지 등) 등을 예로 들 수 있다.
기판(110) 상에는 버퍼층(111)이 위치할 수 있다. 버퍼층(111)은 기판(110)에서 유출되는 알칼리 이온 등과 같은 불순물로부터 후속 공정에서 형성되는 박막 트랜지스터를 보호하기 위해 형성할 수 있다. 버퍼층(111)은 실리콘 산화물(SiO2), 실리콘 질화물(SiNx) 등을 사용할 수 있다.
버퍼층(111) 상에는 반도체층(112)이 위치할 수 있다. 반도체층(112)은 비정질 실리콘 또는 이를 결정화한 다결정 실리콘을 포함할 수 있다. 여기서 도시하지는 않았지만, 반도체층(112)은 채널 영역, 소오스 영역 및 드레인 영역을 포함할 수 있으며, 소오스 영역 및 드레인 영역에는 P형 또는 N형 불순물이 도핑될 수 있다.
반도체층(112)을 포함하는 기판(110) 상에는 게이트 절연막(113)이 위치할 수 있다. 게이트 절연막(113)은 실리콘 산화물(SiO2) 또는 실리콘 질화물(SiNx) 등을 사용하여 선택적으로 형성할 수 있다.
반도체층(112)의 일정 영역인 채널 영역에 대응되도록 게이트 절연막(113) 상에 게이트 전극(114)이 위치할 수 있다. 게이트 전극(114)은 알루미늄(Al), 알루미늄 합금(Al alloy), 티타늄(Ti), 은(Ag), 몰리브덴(Mo), 몰리브덴 합금(Mo alloy), 텅스텐(W), 텅스텐 실리사이드(WSi2) 중 어느 하나를 포함할 수 있다.
게이트 전극(114)을 포함한 기판(110) 상에 층간절연막(115)이 위치할 수 있다. 층간절연막(115)은 유기막 또는 무기막일 수 있으며, 이들의 복합막일 수도 있다.
층간절연막(115)이 무기막인 경우 실리콘 산화물(SiO2), 실리콘 질화물(SiNx) 또는 SOG(silicate on glass)를 포함할 수 있다. 반면, 유기막인 경우 아크릴계 수지, 폴리이미드계 수지 또는 벤조사이클로부텐(benzocyclobutene,BCB)계 수지를 포함할 수 있다. 층간절연막(115) 및 게이트 절연막(113) 내에는 반도체층(112)의 일부를 노출시키는 제1 및 제2콘택홀(115a, 115b)이 위치할 수 있다.
층간절연막(115) 상에는 제1전극(116a)이 위치할 수 있다. 제1전극(116a)은 애노드일 수 있으며 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등과 같은 도전층을 포함하여 단층 구조로 형성될 수 있다.
또한, 제1전극(116a)은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등과 같은 도전층을 포함하여 다층 구조로 형성될 수 있다. 이에 대한 설명은 이하에 다른 도면을 첨부하여 더욱 자세히 설명한다.
층간절연막(115) 상에는 소오스 전극 및 드레인 전극(116b, 116c)이 위치할 수 있다. 소오스 전극 및 드레인 전극(116b, 116c)은 제1 및 제2콘택홀(115a, 115b)을 통하여 반도체층(112)과 전기적으로 연결될 수 있다. 그리고, 드레인 전극(116c)의 일부는 제1전극(116a) 상에 위치하여, 제1전극(116a)과 전기적으로 연결될 수 있다.
소오스 전극 및 드레인 전극(116b, 116c)은 배선 저항을 낮추기 위해 저저항 물질을 포함할 수 있다. 여기서, 소오스 전극 및 드레인 전극(116b, 116c)은 알루미늄(Al), 알미네리윰(Alnd), 몰리브덴(Mo), 크롬(Cr), 티타늄 나이트라이드(TiN), 몰리브덴 나이트라이드(MoN) 또는 크롬 나이트라이드(CrN) 등과 같은 금속층을 포함하여 다층 구조로 형성될 수 있다. 이에 대한 설명은 이하에 다른 도면을 첨부하여 더욱 자세히 설명한다.
이상 기판(110) 상에 위치하는 트랜지스터는 게이트 전극(114), 소오스 전극 및 드레인 전극(116b, 116c)을 포함하고 다수의 트랜지스터 및 커패시터를 갖는 트랜지스터 어레이는 이하의 유기 발광다이오드와 전기적으로 연결될 수 있다. (단, 커패시터의 구조는 생략되었음)
제1전극(116a)(예: 애노드) 상에는 제1전극(116a)의 일부를 노출시키는 절연막(117)이 위치할 수 있다. 절연막(117)은 벤조사이클로부텐(benzocyclobutene,BCB)계 수지, 아크릴계 수지 또는 폴리이미드 수지 등의 유기물을 포함할 수 있다.
노출된 제1전극(116a) 상에는 유기발광층(118)이 위치하고 유기발광층(118) 상에는 제2전극(119)(예: 캐소드)이 위치할 수 있다. 제2전극(119)은 유기발광층(118)에 전자를 공급하는 캐소드일 수 있으며, 마그네슘(Mg), 은(Ag), 칼슘(Ca), 알루미늄(Al) 또는 이들의 합금을 포함할 수 있다.
이상 기판(110) 상에 위치하는 트랜지스터 어레이에 포함된 트랜지스터의 소오스 또는 드레인 전극(116b, 116c)에 연결된 유기 발광다이오드는 제1전극(116a), 유기발광층(118) 및 제2전극(119)을 포함할 수 있다.
도 2a와는 달리 도 2b를 참조하면, 소오스 또는 드레인 전극(116b, 116c) 상에 위치하는 제1전극(116a)은 트랜지스터 어레이의 표면을 평탄화하는 평탄화 막(117a) 상에 위치할 수도 있다. 이 경우, 절연막(117b)은 평탄화막(117a) 상에서 제1전극(116a)(예: 애노드)의 일부를 노출시키도록 위치할 수 있다.
도 2a 및 도 2b와 같은 서브 픽셀의 단면 구조에서, 트랜지스터 어레이에 포함된 트랜지스터의 구조는 게이트의 구조가 탑 게이트 인지 또는 바탐 게이트 인지에 따라 달라질 수 있다. 또한, 트랜지스터 어레이를 형성할 때 사용되는 마스크의 개수와 반도체층 재료에 따라 트랜지스터의 구조는 달리질 수 있다. 그러므로, 서브 픽셀의 단면 구조는 이에 한정되지는 않는다.
<제1실시예>
한편, 본 발명의 제1실시예에 따른 유기전계발광표시장치는 다수의 서브 픽셀이 다수 배치된 표시부를 포함할 수 있다.
여기서, 서브 픽셀은 제1신호에 응답하여 구동하는 스위칭 트랜지스터를 포함할 수 있다. 또한, 스위칭 트랜지스터가 구동함에 따라 데이터 신호를 공급받아 데이터 신호를 데이터 전압으로 저장하는 제1커패시터를 포함할 수 있다. 또한, 제1커패시터에 저장된 데이터 전압에 대응하여 구동하는 구동 트랜지스터를 포함할 수 있다. 또한, 구동 트랜지스터가 구동함에 따라 전원을 공급받아 발광하는 유기 발광다이오드를 포함할 수 있다. 또한, 제2신호에 응답하여 유기 발광다이오드에 전원을 공급하도록 구동하는 제1서브 트랜지스터를 포함할 수 있다. 또한, 제3신호에 응답하여 구동 트랜지스터의 게이트와 일단을 단락하도록 구동하는 제2서브 트랜지스터를 포함할 수 있다. 또한, 유기 발광다이오드의 제1전극의 전압을 구동 트 랜지스터의 게이트로 피드백하는 제2커패시터를 포함할 수 있다.
그리고 앞서 설명한 서브 픽셀에 제1신호, 제2신호, 제3신호를 공급하는 스캔 구동부를 포함할 수 있다.
그리고 앞서 설명한 서브 픽셀에 데이터 신호를 공급하는 데이터 구동부를 포함할 수 있다.
이와 같은 구성을 갖는 유기전계발광표시장치는 유기 발광다이오드의 제1전극(애노드)가 연결된 구동 트랜지스터의 타단 전압이 상승함에 따라 휘도가 변화는 특성을 보상하기 위해 서브 픽셀 내에 제2커패시터를 구비한다.
이하, 설명의 이해를 돕기 위해 서브 픽셀의 회로 구성도를 첨부하여 설명한다.
도 3은 본 발명의 제1실시예에 따른 서브 픽셀의 회로 구성도이다.
도 3을 참조하면, 본 발명의 제1실시예에 따른 서브 픽셀은 제1신호배선(SCAN)에 게이트가 연결되고 데이터 배선(DATA)에 일단이 연결된 스위칭 트랜지스터(SW1)를 포함할 수 있다. 또한, 제2신호배선(EM)에 게이트가 연결되고 제1전원배선(VDD)에 일단이 연결된 제1서브 트랜지스터(ST1)를 포함할 수 있다. 또한, 제3신호배선(SE)에 게이트가 연결되고 제1서브 트랜지스터(ST1)의 타단에 일단이 연결된 제2서브 트랜지스터(ST2)를 포함할 수 있다. 또한, 제2서브 트랜지스터(ST2)의 타단에 게이트가 연결되고 제1서브 트랜지스터(ST1)의 타단에 일단이 연결된 구동 트랜지스터(T1)를 포함할 수 있다. 또한, 스위칭 트랜지스터(SW1)의 타단에 일단이 연결되고 구동 트랜지스터(T1)의 게이트에 타단이 연결된 제1커패시터(Cp)를 포함 할 수 있다. 또한, 구동 트랜지스터(T1)의 게이트와 타단 사이에 연결된 제2커패시터(Cst)를 포함할 수 있다. 또한, 구동 트랜지스터(T1)의 타단에 제1전극이 연결되고 제2전원배선(GND)에 제2전극이 연결된 유기 발광다이오드(D)를 포함할 수 있다.
여기서, 서브 픽셀에 포함된 트랜지스터들(SW1, T1, ST1, ST2)은, a-Si:H을 백플레인(backplane)으로 사용하는 N-형 트랜지스터일 수 있다.
여기서, 서브 픽셀은 기판 방향이 아닌 기판을 봉지하는 봉지 기판 방향으로 발광하는 상면 발광(Top Emission)형일 수 있다.
한편, 서브 픽셀의 데이터 배선(DATA)에 연결된 데이터 구동부는, 데이터 신호를 공급하기 전에 구동 트랜지스터(T1)의 게이트에 음의 전압을 공급할 수 있다. 음의 전압은 접지전압 레벨 이하의 전압 중에서 선택될 수 있다.
이와 같이 데이터 신호를 공급하기 전에 음의 전압을 공급하면, 구동 트랜지스터(T1)의 게이트에 트랩 차지(Trapped charge)가 쌓이는 문제를 해결할 수 있다. 이에 따라, 시간이 지남에 따라 구동 트랜지스터(T1)의 문턱전압(Vth)이 증가하고 전류의 흐름이 감소하는 문제를 방지할 수 있게 된다.
구동 트랜지스터(T1)의 게이트에 음의 전압이 공급되고 나면, 제1서브 트랜지스터(ST1)와 제2서브 트랜지스터(ST2)가 구동함에 따라, 제1전원배선(VDD)으로부터 공급되는 전원레벨이 구동 트랜지스터(T1)의 게이트에 충전되고 충전된 전원레벨이 방전되면서 구동 트랜지스터의 문턱전압(Vth)이 설정될 수 있다.
구동 트랜지스터(T1)의 게이트 전압은, 구동 트랜지스터(T1)의 게이트와 타단에 연결된 제2커패시터(Cst)에 의해 구동 트랜지스터(T1)의 타단의 전위가 변하 는 만큼 변할 수 있다.
즉, 제2커패시터(Cst)는 구동 트랜지스터(T1)의 소오스(Source) 단의 전위를 구동 트랜지스터(T1)의 게이트에 피드백하게 된다. 이에 따라, 구동 트랜지스터(T1)의 게이트와 소오스(Source)간 전압인 Vgs가 일정하게 되어 소오스(Source) 전압 변화로 인한 휘도 저하 및 서브 픽셀 간의 불균일 특성을 개선할 수 있다.
앞서 설명한 바와 같은 회로 구성을 갖는 서브 픽셀이 포함된 유기전계발광표시장치는 다음과 같은 구동방법을 이용할 수 있다. 단, 설명의 이해를 돕기 위해 도 3을 함께 참조한다.
도 4는 서브 픽셀의 구동 파형 예시도 이고, 도 5는 서브 픽셀 전체의 구동 파형 예시도 이다.
도 4를 참조하면, 표시부에 배치된 모든 서브 픽셀들의 스위칭 트랜지스터(SW1)와 제1서브 트랜지스터(ST1)를 턴온하고 구동 트랜지스터(T1)의 게이트에 음의 전압을 공급하는 준비 단계(Preparation)를 실시한다.
준비 단계(Preparation)를 실시하기 위해, 제1신호배선(SCAN)에 제1신호(Scan[n])를 공급함과 아울러 제2신호배선(EM)에 제2신호(Em)를 공급하여 스위칭 트랜지스터(SW1)와 제1서브 트랜지스터(ST1)를 구동할 수 있다. 이때, 데이터 구동부는 데이터 배선(DATA)을 통해 리후레시 전압(VREFRESH)으로 음의 전압을 선택하여 구동 트랜지스터(T1)의 게이트에 공급할 수 있다.
이와 같이 데이터 신호를 공급하기 전에 음의 전압을 공급하면, 구동 트랜지스터(T1)의 게이트에 트랩 차지(Trapped charge)가 쌓이는 문제를 해결할 수 있다. 이에 따라, 시간이 지남에 따라 구동 트랜지스터(T1)의 문턱전압(Vth)이 증가하고 전류의 흐름이 감소하는 문제를 방지할 수 있게 된다.
준비 단계(Preparation)에서 구동 트랜지스터(T1)의 게이트에 공급되는 음의 전압은 접지전압 레벨 이하의 전압에서 임의 선택할 수 있다.
다음, 서브 픽셀들의 구동 트랜지스터(T1)의 게이트에 문턱전압을 설정하는 프로그램 단계(Program VTH)를 실시한다.
프로그램 단계(Program VTH)를 실시하기 위해, 제1신호배선(SCAN)으로 공급되는 제1신호(Scan[n])를 차단하여 스위칭 트랜지스터(SW1)를 턴 오프하고 제2 및 제3신호배선(EM, SE)에 제2 및 제3신호(Em, Se)를 공급하여 제1서브 트랜지스터(ST1)와 제2서브 트랜지스터(ST2)를 턴온할 수 있다.
여기서, 구동 트랜지스터(T1)의 게이트가 전원레벨(VDD)로 충전되면 제2신호배선(EM)으로부터 공급되는 제2신호(Em)를 차단하여 제1서브 트랜지스터(ST1)를 턴오프할 수 있다.
이와 같은 동작에 따라, 서브 픽셀에 연결된 제1전원배선(VDD)으로부터 공급되는 전원레벨(VDD)로 구동 트랜지스터(T1)의 게이트가 충전되고 충전된 전원레벨(VDD)이 구동 트랜지스터(T1)를 통해 방전되면서 구동 트랜지스터(T1)의 문턱전압 이 설정될 수 있다.
보충설명을 하면, 구동 트랜지스터(T1)를 통해 Vgate 전압은 방전이 이루어져 Vth(구동 트랜지스터의 문턱전압) + Vo(유기 발광다이오드의 문턱전압)로 유지되고, Vsource 전압은 Vo로 유지될 수 있다.
다음, 서브 픽셀들 중 하나의 서브 픽셀에 포함된 스위칭 트랜지스터(SW1)를 턴온하고 서브 픽셀에 포함된 제1커패시터(Cp)에 데이터 신호를 공급하는 쓰기 단계(Write Data)를 실시한다.
쓰기 단계(Write Data)를 실시하기 위해, 제1신호배선(SCAN)에 제1신호(Scan[n])를 공급하여 하나의 서브 픽셀을 선택하고 선택된 서브 픽셀에 데이터 신호(Data)를 공급할 수 있다.
보충설명을 하면, Vgate 전압은 Vth(구동 트랜지스터의 문턱전압) + Vo(유기 발광다이오드의 문턱전압) + VDATA(데이터 전압)이 될 수 있다. 이 경우에도 Vsource 전압은 Vo로 유지될 수 있다.
다음, 서브 픽셀에 포함된 제1서브 트랜지스터(ST1)를 턴온하여 서브 픽셀에 포함된 유기 발광다이오드(D)를 발광시키는 발광 단계(Emission)를 실시한다.
발광 단계(Emission)를 실시하기 위해, 제2신호배선(EM)에 제2신호(Em)를 공급하여 제1서브 트랜지스터(ST1)를 턴온하면, 제1전원배선(VDD)으로부터 전류(IOLED)를 공급받은 유기 발광다이오드(D)는 발광할 수 있다. 이때, 구동 트랜지스터(T1)는 제1커패시터(Cp)에 저장된 데이터 전압에 대응하여 구동할 수 있다. 이에 따라, 유기 발광다이오드(D)는 데이터 전압에 해당하는 계조 만큼 발광할 수 있다.
유기 발광다이오드(D) 발광시의 전류를 수식으로 표현하면 수학식 1과 같이 표현할 수 있다.
Figure 112007079245468-PAT00001
여기서, Vsource는 유기 발광다이오드(D)가 발광하지 않는 단계에서는 유기 발광다이오드의 문턱전압인 Vo 전위를 나타내지만, 발광 단계(Emission)에서는 유기 발광다이오드(D)의 전류량에 비례하는 전압만큼 증가되는 Vo + VOLED 를 나타낼 수 있다. 이 결과, 발광시 유기 발광다이오드(D)에 흐르는 전류를 수식으로 표현하면 수학식 2와 같이 표현할 수 있다.
Figure 112007079245468-PAT00002
한편, 발광 단계(Emission)에서 Vsource 전압이 유기 발광다이오드(D)의 전류량에 비례하는 전압만큼 증가하여 Vo(유기 발광다이오드의 문턱전압) + ΔVOLED (유기 발광다이오드를 통해 흐르는 전압)가 되면, 피드백 역할을 하는 제2커패시터(Cst)를 통해 변화된 Source 전압만큼 Vgate 전압도 변하게 되므로 구동 트랜지스터(T1)의 Vgs 전압은 일정하게 유지될 수 있다.
이상의 구동 파형을 참조하면, 도 5와 같이 서브 픽셀 전체를 구동할 수 있는 구동 파형을 예시적으로 나타낼 수 있다.
도 5를 참조하면, 모든 서브 픽셀은 준비 단계(Preparation), 프로그램 단계(Program VTH), 쓰기 단계(Write Data), 발광 단계(Emission)를 실시하기 위해 각각 제2, 제3신호(Em, Se)를 공급받을 수 있다.
이때, 모든 서브 픽셀은 순차적으로 공급되는 제1신호(Scan[1]..Scan[n])에 따라 선택되어 각각의 데이터 신호(Data[1:m])를 공급받을 수 있고, 앞서 설명한 바와 같은 구동방법에 의해 구동될 수 있다.
<제2실시예>
한편, 본 발명의 제2실시예에 따른 유기전계발광표시장치는 다수의 서브 픽셀이 다수 배치된 표시부를 포함할 수 있다.
여기서, 서브 픽셀은 제1신호에 응답하여 구동하는 스위칭 트랜지스터를 포함할 수 있다. 또한, 스위칭 트랜지스터가 구동함에 따라 데이터 신호를 공급받아 데이터 신호를 데이터 전압으로 저장하는 제1커패시터를 포함할 수 있다. 또한, 제1커패시터에 저장된 데이터 전압에 대응하여 구동하는 구동 트랜지스터를 포함할 수 있다. 또한, 구동 트랜지스터가 구동함에 따라 전원을 공급받아 발광하는 유기 발광다이오드를 포함할 수 있다. 또한, 제2신호에 응답하여 유기 발광다이오드에 전원을 공급하도록 구동하는 제1서브 트랜지스터를 포함할 수 있다. 또한, 제3신호 에 응답하여 구동 트랜지스터의 게이트와 일단을 단락하도록 구동하는 제2서브 트랜지스터를 포함할 수 있다. 또한, 제4신호에 응답하여 유기 발광다이오드의 제1전극과 제2전극을 단락하도록 구동하는 제3서브 트랜지스터를 포함할 수 있다. 또한, 유기 발광다이오드의 제1전극의 전압을 구동 트랜지스터의 게이트로 피드백하는 제2커패시터를 포함할 수 있다.
그리고 앞서 설명한 서브 픽셀에 제1신호, 제2신호, 제3신호, 제4신호를 공급하는 스캔 구동부를 포함할 수 있다.
그리고 앞서 설명한 서브 픽셀에 데이터 신호를 공급하는 데이터 구동부를 포함할 수 있다.
이와 같은 구성을 갖는 유기전계발광표시장치는 유기 발광다이오드의 제1전극(애노드)가 연결된 구동 트랜지스터의 타단 전압이 상승함에 따라 휘도가 변화는 특성을 보상하기 위해 서브 픽셀 내에 제2커패시터와 제3서브 트랜지스터를 구비한다.
이하, 설명의 이해를 돕기 위해 서브 픽셀의 회로 구성도를 첨부하여 설명한다.
도 6은 본 발명의 제2실시예에 따른 서브 픽셀의 회로 구성도이다.
도 6을 참조하면, 본 발명의 제2실시예에 따른 서브 픽셀은 제1신호배선(SCAN)에 게이트가 연결되고 데이터 배선(DATA)에 일단이 연결된 스위칭 트랜지스터(SW1)를 포함할 수 있다. 또한, 제2신호배선(EM)에 게이트가 연결되고 제1전원배선(VDD)에 일단이 연결된 제1서브 트랜지스터(ST1)를 포함할 수 있다. 또한, 제3 신호배선(SE)에 게이트가 연결되고 제1서브 트랜지스터(ST1)의 타단에 일단이 연결된 제2서브 트랜지스터(ST2)를 포함할 수 있다. 또한, 제2서브 트랜지스터(ST2)의 타단에 게이트가 연결되고 제1서브 트랜지스터(ST1)의 타단에 일단이 연결된 구동 트랜지스터(T1)를 포함할 수 있다. 또한, 스위칭 트랜지스터(SW1)의 타단에 일단이 연결되고 구동 트랜지스터(T1)의 게이트에 타단이 연결된 제1커패시터(Cp)를 포함할 수 있다. 또한, 구동 트랜지스터(T1)의 게이트와 타단 사이에 연결된 제2커패시터(Cst)를 포함할 수 있다. 또한, 구동 트랜지스터(T1)의 타단에 제1전극이 연결되고 제2전원배선(GND)에 제2전극이 연결된 유기 발광다이오드(D)를 포함할 수 있다. 또한, 제4신호배선(RST)에 게이트가 연결되고 유기 발광다이오드(D)의 제1전극과 제2전극에 일단과 타단이 연결된 제3서브 트랜지스터(ST3)를 포함할 수 있다.
여기서, 서브 픽셀에 포함된 트랜지스터들(SW1, T1, ST1, ST2, ST3)은, a-Si:H을 백플레인(backplane)으로 사용하는 N-형 트랜지스터일 수 있다.
여기서, 서브 픽셀은 기판 방향이 아닌 기판을 봉지하는 봉지 기판 방향으로 발광하는 상면 발광(Top Emission)형일 수 있다.
한편, 서브 픽셀의 데이터 배선(DATA)에 연결된 데이터 구동부는, 데이터 신호를 공급하기 전에 구동 트랜지스터(T1)의 게이트에 음의 전압을 공급할 수 있다. 음의 전압은 접지전압 레벨 이하의 전압 중에서 선택될 수 있다.
이와 같이 데이터 신호를 공급하기 전에 음의 전압을 공급하면, 구동 트랜지스터(T1)의 게이트에 트랩 차지(Trapped charge)가 쌓이는 문제를 해결할 수 있다. 이에 따라, 시간이 지남에 따라 구동 트랜지스터(T1)의 문턱전압(Vth)이 증가하고 전류의 흐름이 감소하는 문제를 방지할 수 있게 된다.
구동 트랜지스터(T1)의 게이트에 음의 전압이 공급되고 나면, 제1서브 트랜지스터(ST1)와 제2서브 트랜지스터(ST2)가 구동함에 따라, 제1전원배선(VDD)으로부터 공급되는 전원레벨이 구동 트랜지스터(T1)의 게이트에 충전되고 충전된 전원레벨이 방전되면서 구동 트랜지스터의 문턱전압(Vth)이 설정될 수 있다.
구동 트랜지스터(T1)의 게이트 전압은, 구동 트랜지스터(T1)의 게이트와 타단에 연결된 제2커패시터(Cst)에 의해 구동 트랜지스터(T1)의 타단의 전위가 변하는 만큼 변할 수 있다. 그리고 구동 트랜지스터(T1)의 타단은 제3서브 트랜지스터(ST3)가 단락됨에 따라, 제2전원배선(GND)으로부터 공급되는 접지레벨로 초기화될 수 있다. 설명을 덧붙이면, 접지레벨로 초기화되는 구간은 유기 발광다이오드(D)가 발광하기 전까지 유지될 수 있다.
즉, 제2커패시터(Cst)는 구동 트랜지스터(T1)의 소오스 단의 전위를 구동 트랜지스터(T1)의 게이트에 피드백하게 된다. 이에 따라, 구동 트랜지스터(T1)의 게이트와 소오스 간의 전압인 Vgs가 일정하게 되어 소오스 전압 변화로 인한 휘도 저하 및 서브 픽셀 간의 불균일 특성을 개선할 수 있다.
앞서 설명한 바와 같은 회로 구성을 갖는 서브 픽셀이 포함된 유기전계발광표시장치는 다음과 같은 구동방법을 이용할 수 있다. 단, 설명의 이해를 돕기 위해 도 6을 함께 참조한다.
도 7은 서브 픽셀의 구동 파형 예시도 이고, 도 8은 서브 픽셀 전체의 구동 파형 예시도 이다.
도 7을 참조하면, 표시부에 배치된 모든 서브 픽셀들의 스위칭 트랜지스터(SW1), 제1서브 트랜지스터(ST1) 및 제3서브 트랜지스터(ST3)를 턴온하고 구동 트랜지스터(T1)의 게이트에 음의 전압을 공급하는 준비 단계(Preparation)를 실시한다.
준비 단계(Preparation)를 실시하기 위해, 제1신호배선(SCAN), 제2신호배선(EM) 및 제4신호배선(RST)에 제1신호(Scan[n]), 제2신호(Em) 및 제4신호(Rst)를 공급하여 스위칭 트랜지스터(SW1), 제1서브 트랜지스터(ST1) 및 제3서브 트랜지스터(ST3)를 구동할 수 있다. 이때, 데이터 구동부는 데이터 배선(DATA)을 통해 리후레시 전압(VREFRESH)으로 음의 전압을 선택하여 구동 트랜지스터(T1)의 게이트에 공급할 수 있다.
이와 같이 데이터 신호를 공급하기 전에 음의 전압을 공급하면, 구동 트랜지스터(T1)의 게이트에 트랩 차지(Trapped charge)가 쌓이는 문제를 해결할 수 있다. 이에 따라, 시간이 지남에 따라 구동 트랜지스터(T1)의 문턱전압(Vth)이 증가하고 전류의 흐름이 감소하는 문제를 방지할 수 있게 된다.
그리고 음의 전압을 공급함과 아울러, 유기 발광다이오드(D)의 열화를 방지하기 위해 제3서브 트랜지스터(ST3)를 구동하여 유기 발광다이오드(D)의 양단의 전하를 초기화할 수 있다. 이때, 제3서브 트랜지스터(ST3)는 유기 발광다이오드(D)가 발광하기 전까지 유지할 수 있다.
준비 단계(Preparation)에서 구동 트랜지스터(T1)의 게이트에 공급되는 음의 전압은 접지전압 레벨 이하의 전압에서 임의 선택할 수 있다.
다음, 서브 픽셀들의 구동 트랜지스터(T1)의 게이트에 문턱전압을 설정하는 프로그램 단계(Program VTH)를 실시한다.
프로그램 단계(Program VTH)를 실시하기 위해, 제1신호배선(SCAN)으로 공급되는 제1신호(Scan[n])를 차단하여 스위칭 트랜지스터(SW1)를 턴 오프하고 제2 및 제3신호배선(EM, SE)에 제2 및 제3신호(Em, Se)를 공급하여 제1서브 트랜지스터(ST1)와 제2서브 트랜지스터(ST2)를 턴온할 수 있다.
여기서, 구동 트랜지스터(T1)의 게이트가 전원레벨(VDD)로 충전되면 제2신호배선(EM)으로부터 공급되는 제2신호(Em)를 차단하여 제1서브 트랜지스터(ST1)를 턴오프할 수 있다.
이와 같은 동작에 따라, 서브 픽셀에 연결된 제1전원배선(VDD)으로부터 공급되는 전원레벨(VDD)로 구동 트랜지스터(T1)의 게이트가 충전되고 충전된 전원레벨(VDD)이 구동 트랜지스터(T1)를 통해 방전되면서 구동 트랜지스터(T1)의 문턱전압이 설정될 수 있다.
보충설명을 하면, 구동 트랜지스터(T1)를 통해 Vgate 전압은 방전이 이루어져 Vth(구동 트랜지스터의 문턱전압) + Vo(유기 발광다이오드의 문턱전압)로 유지되고, Vsource 전압은 Vo로 유지될 수 있다. 여기서, Vsource 전압은 제3서브 트랜 지스터(ST3)에 의해 접지레벨(GND)로 유지될 수 있다. 즉 Vo = GND가 성립될 수 있다.
다음, 서브 픽셀들 중 하나의 서브 픽셀에 포함된 스위칭 트랜지스터(SW1)를 턴온하고 서브 픽셀에 포함된 제1커패시터(Cp)에 데이터 신호를 공급하는 쓰기 단계(Write Data)를 실시한다.
쓰기 단계(Write Data)를 실시하기 위해, 제1신호배선(SCAN)에 제1신호(Scan[n])를 공급하여 하나의 서브 픽셀을 선택하고 선택된 서브 픽셀에 데이터 신호(Data)를 공급할 수 있다.
보충설명을 하면, Vgate 전압은 Vth(구동 트랜지스터의 문턱전압) + Vo(유기 발광다이오드의 문턱전압) + VDATA(데이터 전압)이 될 수 있다. 이 경우에도 Vsource 전압은 접지레벨(GND)로 유지될 수 있다.
다음, 서브 픽셀에 포함된 제1서브 트랜지스터(ST1)를 턴온하여 서브 픽셀에 포함된 유기 발광다이오드(D)를 발광시키는 발광 단계(Emission)를 실시한다.
발광 단계(Emission)를 실시하기 위해, 제2신호배선(EM)에 제2신호(Em)를 공급하여 제1서브 트랜지스터(ST1)를 턴온하면, 제1전원배선(VDD)으로부터 전류(IOLED)를 공급받은 유기 발광다이오드(D)는 발광할 수 있다. 이때, 구동 트랜지스터(T1)는 제1커패시터(Cp)에 저장된 데이터 전압에 대응하여 구동할 수 있다. 이에 따라, 유기 발광다이오드(D)는 데이터 전압에 해당하는 계조 만큼 발광할 수 있다.
유기 발광다이오드(D) 발광시의 전류를 수식으로 표현하면 수학식 3과 같이 표현할 수 있다.
Figure 112007079245468-PAT00003
여기서, Vsource는 유기 발광다이오드(D)가 발광하지 않는 단계에서는 유기 발광다이오드의 문턱전압인 Vo 전위를 나타내지만, 발광 단계(Emission)에서는 유기 발광다이오드(D)의 전류량에 비례하는 전압만큼 증가되는 Vo + VOLED 를 나타낼 수 있다. 이 결과, 발광시 유기 발광다이오드(D)에 흐르는 전류를 수식으로 표현하면 수학식 4와 같이 표현할 수 있다.
Figure 112007079245468-PAT00004
한편, 발광 단계(Emission)에서 Vsource 전압이 유기 발광다이오드(D)의 전류량에 비례하는 전압만큼 증가하여 Vo(유기 발광다이오드의 문턱전압) + ΔVOLED (유기 발광다이오드를 통해 흐르는 전압)가 되면, 피드백 역할을 하는 제2커패시터(Cst)를 통해 변화된 소오스 전압만큼 Vgate 전압도 변하게 되므로 구동 트랜지스터(T1)의 Vgs 전압은 일정하게 유지될 수 있다.
이상의 구동 파형을 참조하면, 도 8과 같이 서브 픽셀 전체를 구동할 수 있는 구동 파형을 예시적으로 나타낼 수 있다.
도 8을 참조하면, 모든 서브 픽셀은 준비 단계(Preparation), 프로그램 단계(Program VTH), 쓰기 단계(Write Data), 발광 단계(Emission)를 실시하기 위해 각각 제2, 제3 및 제4신호(Em, Se, Rst)를 공급받을 수 있다.
이때, 모든 서브 픽셀은 순차적으로 공급되는 제1신호(Scan[1]..Scan[n])에 따라 선택되어 각각의 데이터 신호(Data[1:m])를 공급받을 수 있고, 앞서 설명한 바와 같은 구동방법에 의해 구동될 수 있다.
이상 본 발명의 제1 및 제2실시예는 유기 발광다이오드의 특성 변화에 기인하여 서브 픽셀 간의 휘도 불균일 현상을 개선할 수 있는 유기전계발광표시장치 및 이의 구동방법을 제공하는 효과가 있다. 또한, 저 전압의 데이터 신호 공급이 가능하여 저 전압 구동을 지원할 수 있는 효과가 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모 든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 유기전계발광표시장치의 개략적인 평면도.
도 2a는 도 1에 도시된 서브 픽셀의 단면 예시도.
도 2b는 도 1에 도시된 서브 픽셀의 다른 단면 예시도.
도 3은 본 발명의 제1실시예에 따른 서브 픽셀의 회로 구성도.
도 4는 서브 픽셀의 구동 파형 예시도.
도 5는 서브 픽셀 전체의 구동 파형 예시도.
도 6은 본 발명의 제2실시예에 따른 서브 픽셀의 회로 구성도.
도 7은 서브 픽셀의 구동 파형 예시도.
도 8은 서브 픽셀 전체의 구동 파형 예시도.
<도면의 주요 부분에 관한 부호의 설명>
SCAN: 제1신호배선 EM: 제2신호배선
SE: 제3신호배선 RST: 제4신호배선
SW1: 스위칭 트랜지스터 T1: 구동 트랜지스터
ST1: 제1서브 트랜지스터 ST2: 제2서브 트랜지스터
ST3: 제3서브 트랜지스터 Cp: 제1커패시터
Cst: 제2커패시터 D: 유기 발광다이오드
VDD: 제1전원배선 GND: 제2전원배선

Claims (14)

  1. 제1신호에 응답하여 구동하는 스위칭 트랜지스터와, 상기 스위칭 트랜지스터가 구동함에 따라 데이터 신호를 공급받아 상기 데이터 신호를 데이터 전압으로 저장하는 제1커패시터와, 상기 제1커패시터에 저장된 상기 데이터 전압에 대응하여 구동하는 구동 트랜지스터와, 상기 구동 트랜지스터가 구동함에 따라 전원을 공급받아 발광하는 유기 발광다이오드와, 제2신호에 응답하여 상기 유기 발광다이오드에 전원을 공급하도록 구동하는 제1서브 트랜지스터와, 제3신호에 응답하여 상기 구동 트랜지스터의 게이트와 일단을 단락하도록 구동하는 제2서브 트랜지스터와, 상기 유기 발광다이오드의 제1전극의 전압을 상기 구동 트랜지스터의 게이트로 피드백하는 제2커패시터를 포함하는 서브 픽셀이 다수 배치된 표시부;
    상기 제1신호, 상기 제2신호, 상기 제3신호를 공급하는 스캔 구동부; 및
    상기 데이터 신호를 공급하는 데이터 구동부를 포함하는 유기전계발광표시장치.
  2. 제1신호에 응답하여 구동하는 스위칭 트랜지스터와, 상기 스위칭 트랜지스터가 구동함에 따라 데이터 신호를 공급받아 상기 데이터 신호를 데이터 전압으로 저장하는 제1커패시터와, 상기 제1커패시터에 저장된 상기 데이터 전압에 대응하여 구동하는 구동 트랜지스터와, 상기 구동 트랜지스터가 구동함에 따라 전원을 공급받아 발광하는 유기 발광다이오드와, 제2신호에 응답하여 상기 유기 발광다이오드 에 전원을 공급하도록 구동하는 제1서브 트랜지스터와, 제3신호에 응답하여 상기 구동 트랜지스터의 게이트와 일단을 단락하도록 구동하는 제2서브 트랜지스터와, 제4신호에 응답하여 상기 유기 발광다이오드의 제1전극과 제2전극을 단락하도록 구동하는 제3서브 트랜지스터와, 상기 유기 발광다이오드의 제1전극의 전압을 상기 구동 트랜지스터의 게이트로 피드백하는 제2커패시터를 포함하는 서브 픽셀이 다수 배치된 표시부;
    상기 제1신호, 상기 제2신호, 상기 제3신호, 상기 제4신호를 공급하는 스캔 구동부; 및
    상기 데이터 신호를 공급하는 데이터 구동부를 포함하는 유기전계발광표시장치.
  3. 제1항 또는 제2항에 있어서,
    상기 데이터 구동부는,
    상기 데이터 신호를 공급하기 전에 상기 구동 트랜지스터의 게이트에 음의 전압을 공급하는 유기전계발광표시장치.
  4. 제1항 또는 제2항에 있어서,
    상기 구동 트랜지스터의 게이트에 음의 전압이 공급되고 나면,
    상기 제1서브 트랜지스터와 상기 제2서브 트랜지스터가 구동함에 따라,
    상기 제1전원배선으로부터 공급되는 전원레벨이 상기 구동 트랜지스터의 게 이트에 충전되고 충전된 상기 전원레벨이 방전되면서 상기 구동 트랜지스터의 문턱전압이 설정되는 유기전계발광표시장치.
  5. 제1항에 있어서,
    상기 서브 픽셀은,
    제1신호배선에 게이트가 연결되고 데이터 배선에 일단이 연결된 상기 스위칭 트랜지스터와, 제2신호배선에 게이트가 연결되고 제1전원배선에 일단이 연결된 상기 제1서브 트랜지스터와, 제3신호배선에 게이트가 연결되고 상기 제1서브 트랜지스터의 타단에 일단이 연결된 상기 제2서브 트랜지스터와, 상기 제2서브 트랜지스터의 타단에 게이트가 연결되고 상기 제1서브 트랜지스터의 타단에 일단이 연결된 상기 구동 트랜지스터와, 상기 스위칭 트랜지스터의 타단에 일단이 연결되고 상기 구동 트랜지스터의 게이트에 타단이 연결된 상기 제1커패시터와, 상기 구동 트랜지스터의 게이트와 타단 사이에 연결된 상기 제2커패시터와, 상기 구동 트랜지스터의 타단에 제1전극이 연결되고 제2전원배선에 제2전극이 연결된 상기 유기 발광다이오드를 포함하는 유기전계발광표시장치.
  6. 제2항에 있어서,
    상기 서브 픽셀은,
    제1신호배선에 게이트가 연결되고 데이터 배선에 일단이 연결된 상기 스위칭 트랜지스터와, 제2신호배선에 게이트가 연결되고 제1전원배선에 일단이 연결된 상 기 제1서브 트랜지스터와, 제3신호배선에 게이트가 연결되고 상기 제1서브 트랜지스터의 타단에 일단이 연결된 상기 제2서브 트랜지스터와, 상기 제2서브 트랜지스터의 타단에 게이트가 연결되고 상기 제1서브 트랜지스터의 타단에 일단이 연결된 상기 구동 트랜지스터와, 상기 스위칭 트랜지스터의 타단에 일단이 연결되고 상기 구동 트랜지스터의 게이트에 타단이 연결된 상기 제1커패시터와, 상기 구동 트랜지스터의 게이트와 타단 사이에 연결된 상기 제2커패시터와, 상기 구동 트랜지스터의 타단에 제1전극이 연결되고 제2전원배선에 제2전극이 연결된 상기 유기 발광다이오드와, 제4신호배선에 게이트가 연결되고 상기 유기 발광다이오드의 제1전극과 제2전극에 일단과 타단이 연결된 상기 제3서브 트랜지스터를 포함하는 유기전계발광표시장치.
  7. 제5항 또는 제6항에 있어서,
    상기 구동 트랜지스터의 게이트 전압은,
    상기 구동 트랜지스터의 게이트와 타단에 연결된 상기 제2커패시터에 의해 상기 구동 트랜지스터의 타단의 전위가 변하는 만큼 변하게 되는 유기전계발광표시장치.
  8. 제6항에 있어서,
    상기 구동 트랜지스터의 타단은,
    상기 제3서브 트랜지스터가 단락됨에 따라,
    상기 제2전원배선으로부터 공급되는 접지레벨로 초기화되는 유기전계발광표시장치.
  9. 제1항 또는 제2항에 있어서,
    상기 서브 픽셀에 포함된 트랜지스터들은,
    a-Si 트랜지스터인 유기전계발광표시장치.
  10. 표시부에 배치된 모든 서브 픽셀들의 스위칭 트랜지스터와 제1서브 트랜지스터를 턴온하고 구동 트랜지스터의 게이트에 음의 전압을 공급하는 준비 단계;
    상기 서브 픽셀들의 구동 트랜지스터의 게이트에 문턱전압을 설정하는 프로그램 단계;
    상기 서브 픽셀들 중 하나의 서브 픽셀에 포함된 스위칭 트랜지스터를 턴온하고 상기 서브 픽셀에 포함된 제1커패시터에 데이터 신호를 공급하는 쓰기 단계; 및
    상기 서브 픽셀에 포함된 제1서브 트랜지스터를 턴온하여 상기 서브 픽셀에 포함된 유기 발광다이오드를 발광시키는 발광 단계를 포함하는 유기전계발광표시장치의 구동방법.
  11. 제10항에 있어서,
    상기 프로그램 단계에서,
    상기 구동 트랜지스터의 문턱전압은,
    상기 스위칭 트랜지스터를 턴 오프하고 상기 제1서브 트랜지스터와 상기 제2서브 트랜지스터를 턴온하여 상기 서브 픽셀에 연결된 제1전원배선으로부터 공급되는 전원레벨로 상기 구동 트랜지스터의 게이트가 충전되고 충전된 상기 전원레벨이 방전되면서 설정되는 유기전계발광표시장치의 구동방법.
  12. 제10항에 있어서,
    상기 유기 발광다이오드의 제1전극과 제2전극을 단락하는 제3서브 트랜지스터가 포함된 경우,
    상기 제3서브 트랜지스터는, 상기 준비 단계부터 상기 쓰기 단계까지 턴온 상태를 유지하고 상기 발광 단계에서 턴 오프되는 유기전계발광표시장치의 구동방법.
  13. 제11항 또는 제12항에 있어서,
    상기 제1서브 트랜지스터는,
    상기 구동 트랜지스터의 게이트가 상기 전원레벨로 충전되면 턴오프되는 유기전계발광표시장치의 구동방법.
  14. 제10항에 있어서,
    상기 서브 픽셀은,
    상기 유기 발광다이오드의 제1전극의 전압을 상기 구동 트랜지스터의 게이트로 피드백하는 제2커패시터를 포함하는 유기전계발광표시장치의 구동방법.
KR1020070111982A 2007-11-05 2007-11-05 유기전계발광표시장치 및 이의 구동방법 KR101368006B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070111982A KR101368006B1 (ko) 2007-11-05 2007-11-05 유기전계발광표시장치 및 이의 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070111982A KR101368006B1 (ko) 2007-11-05 2007-11-05 유기전계발광표시장치 및 이의 구동방법

Publications (2)

Publication Number Publication Date
KR20090046053A true KR20090046053A (ko) 2009-05-11
KR101368006B1 KR101368006B1 (ko) 2014-03-13

Family

ID=40856000

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070111982A KR101368006B1 (ko) 2007-11-05 2007-11-05 유기전계발광표시장치 및 이의 구동방법

Country Status (1)

Country Link
KR (1) KR101368006B1 (ko)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101042956B1 (ko) * 2009-11-18 2011-06-20 삼성모바일디스플레이주식회사 화소 회로 및 이를 이용한 유기전계발광 표시장치
KR101056247B1 (ko) * 2009-12-31 2011-08-11 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR101056318B1 (ko) * 2009-12-31 2011-08-11 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR20120010826A (ko) * 2010-07-27 2012-02-06 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그의 구동방법
KR20120014718A (ko) * 2010-08-10 2012-02-20 삼성모바일디스플레이주식회사 유기전계발광 표시장치
KR20120014717A (ko) * 2010-08-10 2012-02-20 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그의 구동방법
KR101135534B1 (ko) * 2010-02-10 2012-04-13 삼성모바일디스플레이주식회사 화소, 이를 이용한 표시 장치, 및 그들의 구동 방법
US8552943B2 (en) 2009-11-16 2013-10-08 Samsung Display Co., Ltd. Pixel circuit including N-type transistors and organic electroluminescent display apparatus using the same
US8564512B2 (en) 2009-11-16 2013-10-22 Samsung Display Co., Ltd. Pixel circuit for driving transistor threshold voltage compensation and organic electroluminescent display apparatus using the same
KR20140068559A (ko) * 2012-11-28 2014-06-09 엘지디스플레이 주식회사 유기전계발광표시장치와 이의 구동방법
CN109712568A (zh) * 2019-02-27 2019-05-03 京东方科技集团股份有限公司 一种像素驱动电路及其驱动方法、显示面板、显示装置
KR20190052822A (ko) * 2017-11-09 2019-05-17 엘지디스플레이 주식회사 전계 발광 표시장치
WO2023226083A1 (zh) * 2022-05-27 2023-11-30 惠州华星光电显示有限公司 像素驱动电路、像素驱动方法和显示面板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3259774B2 (ja) 1999-06-09 2002-02-25 日本電気株式会社 画像表示方法および装置
JP2004157467A (ja) * 2002-11-08 2004-06-03 Tohoku Pioneer Corp アクティブ型発光表示パネルの駆動方法および駆動装置
JP4552108B2 (ja) 2003-12-05 2010-09-29 ソニー株式会社 画素回路及び表示装置とこれらの駆動方法
JP4706288B2 (ja) * 2005-03-14 2011-06-22 ソニー株式会社 画素回路及び表示装置

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8564512B2 (en) 2009-11-16 2013-10-22 Samsung Display Co., Ltd. Pixel circuit for driving transistor threshold voltage compensation and organic electroluminescent display apparatus using the same
US8552943B2 (en) 2009-11-16 2013-10-08 Samsung Display Co., Ltd. Pixel circuit including N-type transistors and organic electroluminescent display apparatus using the same
KR101042956B1 (ko) * 2009-11-18 2011-06-20 삼성모바일디스플레이주식회사 화소 회로 및 이를 이용한 유기전계발광 표시장치
US8432336B2 (en) 2009-12-31 2013-04-30 Samsung Display Co., Ltd. Pixel and organic light emitting display device using the same
KR101056247B1 (ko) * 2009-12-31 2011-08-11 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR101056318B1 (ko) * 2009-12-31 2011-08-11 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
US8659513B2 (en) 2009-12-31 2014-02-25 Samsung Display Co., Ltd. Pixel and organic light emitting display device using the same
US8976166B2 (en) 2010-02-10 2015-03-10 Samsung Display Co., Ltd. Pixel, display device using the same, and driving method thereof
KR101135534B1 (ko) * 2010-02-10 2012-04-13 삼성모바일디스플레이주식회사 화소, 이를 이용한 표시 장치, 및 그들의 구동 방법
KR20120010826A (ko) * 2010-07-27 2012-02-06 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그의 구동방법
KR20120014717A (ko) * 2010-08-10 2012-02-20 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그의 구동방법
KR20120014718A (ko) * 2010-08-10 2012-02-20 삼성모바일디스플레이주식회사 유기전계발광 표시장치
KR20140068559A (ko) * 2012-11-28 2014-06-09 엘지디스플레이 주식회사 유기전계발광표시장치와 이의 구동방법
KR20190052822A (ko) * 2017-11-09 2019-05-17 엘지디스플레이 주식회사 전계 발광 표시장치
CN109712568A (zh) * 2019-02-27 2019-05-03 京东方科技集团股份有限公司 一种像素驱动电路及其驱动方法、显示面板、显示装置
US10803808B2 (en) 2019-02-27 2020-10-13 Chengdu Boe Optoelectronics Technology Co., Ltd. Pixel driving circuit and method for driving the same, display panel, display apparatus
CN109712568B (zh) * 2019-02-27 2021-04-23 京东方科技集团股份有限公司 一种像素驱动电路及其驱动方法、显示面板、显示装置
WO2023226083A1 (zh) * 2022-05-27 2023-11-30 惠州华星光电显示有限公司 像素驱动电路、像素驱动方法和显示面板

Also Published As

Publication number Publication date
KR101368006B1 (ko) 2014-03-13

Similar Documents

Publication Publication Date Title
KR101368006B1 (ko) 유기전계발광표시장치 및 이의 구동방법
US10418430B2 (en) Display device
JP4150012B2 (ja) 有機電界発光表示パネル
US9202857B2 (en) Display device
KR101152120B1 (ko) 표시 장치 및 그 구동 방법
KR100823199B1 (ko) 유기 발광 표시 장치
JP4191146B2 (ja) 発光表示装置
KR100830981B1 (ko) 유기 발광 표시 장치
US20160247452A1 (en) Organic light-emitting diode display
US9536928B2 (en) Organic light-emitting display device
US10950822B2 (en) Display device capable of improving light extraction efficiency
KR20090106162A (ko) 유기 발광 표시장치 및 그 구동방법
US11563067B2 (en) Display device with improved aperture ratio and transmissivity
KR101378855B1 (ko) 유기전계발광표시장치 및 이의 구동방법
CN118613105A (zh) 显示装置
KR101493223B1 (ko) 유기발광 표시장치
KR20090042405A (ko) 유기전계발광표시장치
KR101396077B1 (ko) 유기전계발광표시장치 및 이의 구동방법
KR100627358B1 (ko) 유기전계 발광 표시 패널
KR101388303B1 (ko) 유기전계발광표시장치와 이의 구동방법
CN116419608A (zh) 显示装置
KR100637457B1 (ko) 유기전계 발광 표시 패널
KR100570758B1 (ko) 발광 표시 패널 및 발광 표시 장치
KR20100029811A (ko) 유기 발광 표시장치 및 그 구동방법
KR20090042406A (ko) 유기전계발광표시장치 및 이의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200116

Year of fee payment: 7