KR100404989B1 - 액티브 매트릭스형 유기전계발광 소자 및 그의 제조방법 - Google Patents

액티브 매트릭스형 유기전계발광 소자 및 그의 제조방법 Download PDF

Info

Publication number
KR100404989B1
KR100404989B1 KR1020010061982A KR20010061982A KR100404989B1 KR 100404989 B1 KR100404989 B1 KR 100404989B1 KR 1020010061982 A KR1020010061982 A KR 1020010061982A KR 20010061982 A KR20010061982 A KR 20010061982A KR 100404989 B1 KR100404989 B1 KR 100404989B1
Authority
KR
South Korea
Prior art keywords
electrode
layer
light emitting
capacitor
forming
Prior art date
Application number
KR1020010061982A
Other languages
English (en)
Other versions
KR20030030159A (ko
Inventor
박재용
유준석
김성기
박용인
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020010061982A priority Critical patent/KR100404989B1/ko
Priority to US10/179,386 priority patent/US6771328B2/en
Priority to GB0214836A priority patent/GB2381658B/en
Priority to JP2002188337A priority patent/JP4236150B2/ja
Priority to TW091114409A priority patent/TW546986B/zh
Priority to CNB021405336A priority patent/CN100364105C/zh
Publication of KR20030030159A publication Critical patent/KR20030030159A/ko
Application granted granted Critical
Publication of KR100404989B1 publication Critical patent/KR100404989B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/233—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명에서는, 액티브층 형성(제 1 마스크 공정), 게이트 전극 및 제 1 캐패시터 전극 형성(제 2 마스크 공정), 제 1 전극 및 제 2 캐패시터 전극 형성(제 3 마스크 공정), 제 1차 콘택홀 공정(제 4 마스크 공정), 소스 전극, 파워 전극, 드레인 전극 형성(제 5 마스크 공정), 제 2차 콘택홀 공정(제 6 마스크 공정)을 제공하므로써, 기존보다 마스크 공정수를 감소시킬 수 있어 제조 비용 및 공정 시간을 줄일 수 있으므로, 생산수율이 향상된 액티브 매트릭스형 유기전계발광 소자를 제공할 수 있는 장점을 가진다.

Description

액티브 매트릭스형 유기전계발광 소자 및 그의 제조방법{Active-Matrix Organic Electroluminescent Device and Method for Fabricating the same}
본 발명은 유기전계발광 소자(Organic Electroluminescent Device)에 관한 것이며, 특히 액티브 매트릭스형 유기전계발광 소자(Active-Matrix type)에 관한 것이다.
최근에 액정표시장치(LCD ; Liquid Crystal Display Device)는 가볍고 전력 소모가 적은 장점이 있어, 평판디스플레이(FPD ; Flat Panel Display)로서 현재 가장 많이 사용되고 있다.
　그러나, 액정표시장치는 자체 발광소자가 아니라 수광소자이며 밝기, 대조비(contrast ratio), 시야각, 그리고 대면적화 등에 기술적 한계가 있기 때문에 이러한 단점을 극복할 수 있는 새로운 평판디스플레이를 개발하려는 노력이 활발하게 전개되고 있다.
새로운 평판디스플레이 중 하나인 유기전계발광 소자는 자체발광형이기 때문에 액정표시장치에 비해 시야각, 대조비 등이 우수하며 백라이트가 필요하지 않기 때문에 경량박형이 가능하고, 소비전력 측면에서도 유리하다. 그리고 직류저전압 구동이 가능하고 응답속도가 빠르며 전부 고체이기 때문에 외부충격에 강하고 사용온도범위도 넓으며 특히 제조비용 측면에서도 저렴한 장점을 가지고 있다.
특히, 상기 유기전계발광 소자는 액정표시장치나 PDP(Plasma Display Panel)와 달리 공정이 매우 단순하기 때문에 증착 및 봉지(encapsulation) 장비가 전부라고 할 수 있다.
한편, 이러한 유기전계발광 소자의 구동방식으로는 별도의 박막트랜지스터를 구비하지 않는 패시브 매트릭스방식(passive matrix type)이 주로 이용됐었다.
그러나, 패시브 매트릭스 방식은 해상도나 소비전력, 수명 등에 많은 제한적인 요소를 가지고 있기 때문에, 고해상도나 대화면을 요구하는 차세대 디스플레이 제조를 위한 액티브 매트릭스형 유기전계발광 소자가 연구/개발되고 있다.
상기 패시브 매트릭스 방식에서는 주사선(scan line)과 신호선(signal line)이 교차하면서 매트릭스 형태로 소자를 구성하는 반면, 액티브 매트릭스 방식에서는, 각 화소(pixel)를 개폐하는 박막트랜지스터(Thin Film Transistor)가 화소마다 위치하고, 이 박막트랜지스터가 스위치 역할을 하여, 이 박막트랜지스터와 연결된 제 1 전극은 화소단위로 온/오프(on/off)를 시키고, 이 제 1 전극과 대향하는 제 2전극은 공통전극으로 사용한다.
그리고, 상기 패시브 매트릭스 방식은 각각의 화소를 구동하기 위하여 주사선을 시간에 따라 순차적으로 구동하므로, 요구되는 평균 휘도를 나타내기 위해서는 평균 휘도에 라인수를 곱한 것 만큼의 순간 휘도를 내야만 한다.
따라서, 라인이 많으면 많을수록, 더 높은 전압과 더 많은 전류를 순간적으로 인가해 주어야 하므로, 소자의 열화를 가속시키고 소비전력이 높아져 고해상도, 대면적 디스플레이에는 적합하지 않다.
그러나, 액티브 매트릭스 방식에서는 화소에 인가된 전압이 스토리지 캐패시터(CST; storage capacitor)에 충전되어 있어, 그 다음 프레임(frame) 신호가 인가될 때까지 전원을 인가해주도록 함으로써, 주사선 수에 관계없이 한 화면 동안 계속해서 구동한다.
따라서, 액티브 매트릭스 방식에서는, 낮은 전류를 인가해 주더라도 동일한 휘도를 나타내므로 저소비전력, 고정세, 대형화가 가능한 장점을 가진다.
이하, 이러한 액티브 매트릭스형 유기전계발광 소자의 기본적인 구조 및 동작특성에 대해서 도면을 참조하여 상세히 설명한다.
도 1은 일반적인 액티브 매트릭스형 유기전계발광 소자의 기본 화소 구조를 나타낸 도면이다.
도시한 바와 같이, 제 1 방향으로 주사선이 형성되어 있고, 이 제 1 방향과 교차되는 제 2 방향으로 형성되며, 서로 일정간격 이격된 신호선 및전력공급선(powersupply line)이 형성되어 있어, 하나의 화소 영역(pixel area)을 정의한다.
상기 주사선과 신호선의 교차지점에는 어드레싱 엘리먼트(addressing element)인 스위칭 박막트랜지스터(switching TFT)가 형성되어 있고, 이 스위칭 박막트랜지스터 및 전력공급선과 연결되어 스토리지 캐패시터가 형성되어 있으며, 이 스토리지 캐패시터(CST) 및 전력공급선과 연결되어 전류원 엘리먼트(current source element)인 구동 박막트랜지스터가 형성되어 있고, 이 구동 박막트랜지스터와 연결되어 유기전계발광 다이오드(Electroluminescent Diode)가 형성되어 있다.
이 유기전계발광 다이오드는 유기발광물질에 순방향으로 전류를 공급하면, 정공 제공층인 양극(anode electrode)과 전자 제공층인 음극(cathode electrode)간의 P(positive)-N(negative) 접합(Junction)부분을 통해 전자와 정공이 이동하면서 서로 재결합하여, 상기 전자와 정공이 떨어져 있을 때보다 작은 에너지를 가지게 되므로, 이때 발생하는 에너지 차로 인해 빛을 방출하는 원리를 이용한다.
상기 스위칭 박막트랜지스터는 전압을 제어하고, 전류원을 저장하는 역할을 한다.
이하, 상기 액티브 매트릭스형 유기전계발광 소자의 구동원리에 대해서 설명한다.
상기 액티브 매트릭스 방식에서는 선택신호에 따라 해당전극에 신호를 인가하면, 스위칭 박막트랜지스터의 게이트가 온상태가 되고, 데이터 신호가 이 스위칭박막트랜지스터의 게이트를 통과하여, 구동 박막트랜지스터와 스토리지 캐패시터에 인가되며, 이 구동 박막트랜지스터의 게이트가 온상태로 되면, 전력공급선으로부터 전류가 구동 박막트랜지스터의 게이트를 통하여 유기전계발광층에 인가되어 발광하게 된다.
이때, 상기 데이터 신호의 크기에 따라, 구동 박막트랜지스터의 게이트의 개패정도가 달라져서, 이 구동 박막트랜지스터를 통하여 흐르는 전류량을 조절하여 계조표시를 할 수 있게 된다.
그리고, 비선택 구간에는 스토리지 캐패시터에 충전된 데이터가 구동 박막트랜지스터에 계속 인가되어, 다음 화면의 신호가 인가될 때까지 지속적으로 유기전계발광 소자를 발광시킬 수 있다.
이러한 원리로 인하여, 액티브 매트릭스형 유기전계발광 소자는 패시브 매트릭스 방식에 비해 낮은 전압과 순간적으로 낮은 전류를 인가해도 되며, 선택 라인수에 관계없이 한 화면시간 동안 계속 유기전계발광 소자의 구동이 가능하여 저소비전력, 고해상도, 대면적화에 유리하다. 한편, 박막트랜지스터를 거쳐 전류를 흐르게 하는 구조이므로 기존의 비정질 실리콘(a-Si) 박막트랜지스터는 비정질 실리콘의 무결정상태의 실리콘 입자에 의해 전계효과 이동도(electric field effect mobility)가 낮아서 채용하기 어렵고, 균일한 결정립을 가져 전계효과 이동도가 보다 우수한 폴리실리콘(p-Si) 박막트랜지스터가 요구된다.
상기 폴리실리콘 박막트랜지스터는 전계효과 이동도가 크기 때문에 기판 위에 구동회로를 만들 수 있어, 이 폴리실리콘 박막트랜지스터로 기판에 직접 구동회로를 만들면 구동 IC 비용도 줄일 수 있고 실장도 간단해진다.
이 폴리실리콘을 제조하는 방법으로는, 비정질 실리콘을 이용하여 레이저 어닐링을 통해 저온 결정화 하는 방법이 주로 이용되고 있다.
도 2는 종래의 액티브 매트릭스형 유기전계발광 소자에 대한 단면도로서, 상기 도 1에서 유기전계발광 다이오드 및 스토리지 캐패시터와 연결된 구동 박막트랜지스터부를 일예로 하여 설명하고, 발광된 빛을 하부 전극인 양극을 투과하여 방출하는 하부 발광방식 유기전계발광 소자에 관한 것이다.
도시한 바와 같이, 절연기판(1) 상에 반도체층(32), 게이트 전극(38), 소스 및 드레인 전극(50, 52)을 포함하는 박막트랜지스터(T)가 형성되어 있고, 이 박막트랜지스터(T)는 스토리지 캐패시터(CST) 및 유기전계발광 다이오드(E)와 각각 연결되어 있다.
상기 스토리지 캐패시터(CST)는 절연체가 개재된 상태로 서로 대향된 파워 전극(42) 및 캐패시터 전극(34)으로 구성되고, 상기 유기전계발광 다이오드(E)는 유기전계발광층(64)이 개재된 상태로 서로 대향된 양극(58) 및 음극(66)으로 구성된다.
좀 더 상세히 설명하자면, 박막트랜지스터(T)의 소스 전극(50)은 파워 전극(42)과 연결되어 있고, 드레인 전극(52)은 유기전계발광 다이오드(E)의 하부 전극인 양극(58)과 연결되어 있다.
일반적으로, 상기 예에 따른 하부 발광방식의 양극(58)은유기전계발광층(64)에서 발광된 빛이 투과되도록 광 투과성 물질로 이루어지고, 음극(66)은 유기전계발광층(64)으로 전자주입을 원활히 할 수 있도록 일함수(work function)값이 낮은 금속으로 이루어진다.
그러나, 상부 발광방식으로 구동되는 유기전계발광 소자에서는, 유기전계발광층에서 발광된 빛이 음극을 투과하여 상부 방향으로 방출되므로, 음극이 광 투과성 물질로 이루어진다.
한편, 상기 유기전계발광 소자에 포함되는 절연층들의 적층구조를 살펴보면, 상기 절연기판(1)과 반도층(32) 사이에서 완충작용을 하는 버퍼층(30)과, 상기 스토리지 캐패시터(CST)용 절연체가 되는 제 1 절연층(40)과, 상기 소스 전극(50)과 파워 전극(42) 사이의 제 2 절연층(44)과, 상기 양극(58)과 드레인 전극(52) 사이의 제 3 절연층(54)과, 상기 양극(58)과 유기전계발광층(64) 사이의 보호층(60)이 차례대로 적층된 구조를 가지는데, 상기 제 1 내지 3 절연층(40, 44, 54) 및 보호층(60)에는 각층간의 전기적 연결을 위한 콘택홀을 포함한다.
이하, 도 3a 내지 3i는 상기 도 2의 액티브 매트릭스형 유기전계발광 소자의 제조공정을 단계별로 각각 나타낸 단면도로서, 상기 제조 공정에서의 각 패턴은 별도의 마스크에 그려진 패턴을 박막이 증착된 기판 상에 전사시켜 형성하는 일련의 공정을 거쳐 형성되며, 이러한 공정은 포토레지스트 도포(Photo Ressist Coating), 정렬 및 노광(Align Exposure), 현상(Develop)을 주요 공정으로 하는 사진식각(photolithography)공정을 뜻한다.
이하, 단계별 마스크 제작수를 기준으로 설명하기 위하여, 상기 사진식각 공정을 마스크 공정으로 칭하여 설명한다.
도 3a에서는, 절연기판(1) 상에 제 1 절연물질을 이용하여 버퍼층(30)을 기판 전면에 걸쳐 형성하고, 이 버퍼층(30) 상부에 폴리실리콘을 이용하여, 제 1 마스크 공정에 의해 액티브층(32a ; active layer) 및 캐패시터 전극(34)을 형성한다.
다음으로, 도 3b에서는, 상기 도 3a 단계를 거친 기판 상에, 제 2 절연물질 및 제 1 금속물질을 연속으로 증착한 후, 제 2 마스크 공정에 의해 상기 액티브층(32a)의 중앙부에 각각 게이트 절연막(36) 및 게이트 전극(38)을 형성한다.
도 3c에서는, 상기 도 3b단계를 거친 기판 상에, 제 3 절연물질로 이루어진 제 1 절연층(40)으로 형성하고, 이 제 1 절연층(40) 상부에 제 2 금속을 증착한 후, 제 3 마스크 공정에 의해 상기 캐패시터 전극(34)을 덮는 위치에 파워 전극(42)을 형성한다.
그리고, 도 3d에서는, 상기 도 3c 단계를 거친 기판 상에, 제 3 절연물질을 증착한 후, 제 4 마스크 공정에 의해, 상기 액티브층(32a)의 양단부 및 파워 전극(42)의 일부를 노출하는 제 1, 2 오믹콘택홀(46a, 46b) 및 캐패시터 콘택홀(48)을 가지는 제 2 절연층(44)을 형성한다.
상기 액티브층(32a)의 양단부는 추후 공정에서 형성될 소스 및 드레인 전극과 연결되도록, 좌측부는 드레인 영역(Ia)을 이루고, 우측부는 소스 영역(Ib)을 이룬다.
다음으로, 상기 액티브층(32a)의 노출된 양단부를 이온도핑 처리하여, 이 이온도핑 처리된 부분을 불순물이 함유된 오믹콘택층(32b ; ohmic contact layer)으로 형성하여, 이 액티브층(32a)과 오믹콘택층(32b)으로 구성되는 반도체층(32)을 완성한다.
다음, 도 3e 단계에서는, 제 3 금속물질을 증착한 후, 제 5 마스크 공정에 의해 상기 캐패시터 콘택홀(도 3d의 48) 및 제 1 오믹 콘택홀(도 3d의 46a)을 통하여, 파워 전극(42) 및 소스 영역(Ib)의 오믹콘택층(32b)과 연결되는 소스 전극(50)과, 이 소스 전극(50)과 일정 간격 이격되며, 제 2 오믹 콘택홀(도 3d의 46b)을 통하여 드레인 영역(Ia)의 오믹콘택층(32b)과 연결되는 드레인 전극(52)을 형성한다.
이 단계에서, 상기 반도체층(32), 게이트 전극(38), 소스 및 드레인 전극(50, 52)을 포함하는 박막트랜지스터(T)가 완성된다.
상기 파워 전극(42)과 캐패시터 전극(34) 간의 대응영역은 스토리지 캐패시터(CST)를 이룬다.
도면으로 제시하지 않았지만, 상기 캐패시터 전극(34)은 게이트 전극(38)과 연결되어 있고, 파워 전극(42)은 신호선과 평행한 방향으로 위치하는 전력공급선과 일체로 형성된다.
도 3f에서는, 상기 도 3e 단계를 거친 기판 상에, 제 4 절연물질을 증착한 후, 제 6 마스크 공정에 의해 드레인 콘택홀(56)을 가지는 제 3 절연층(54)을 형성한다.
그 다음, 도 3g 단계에서는, 상기 드레인 콘택홀(도 3f의 56)을 통해 드레인 전극(52)과 연결되도록 투명 도전성물질을 이용하여, 제 7 마스크 공정에 의해, 발광영역(I)에 양극(58)을 형성한다.
도 3h에서는, 상기 3g 단계를 거친 기판 상에 제 5 절연물질을 증착한 후, 제 8 마스크 공정에 의해 양극(58)의 일부영역을 노출시키는 양극 노출부(62)을 가지는 보호층(60)을 형성한다.
이 보호층(60)은 박막트랜지스터(T)을 수분 및 이물질로부터 보호하는 역할을 한다.
이로써, 사진식각 공정이 수반되는 마스크 공정은 마무리되고, 이어서 도 3i 단계에서는 상기 양극 노출부(도 3h의 62)를 통하여 양극(58)과 함께 유기전계발광 다이오드(E)를 구성하는 유기전계발광층(64) 및 음극(66)을 형성한다.
전술한 바와 같이, 종래의 액티브 매트릭스형 유기전계발광 소자에서는 적어도 8 마스크 공정이 요구된다.
이러한 마스크 공정에는 고온의 증착공정과, 비교적 고가의 포토레지스트의 소요 및 식각 공정과 같이 기판 상에 물리적 또는 화학적 처리를 가하는 공정이 요구되므로, 마스크 수가 증가될 수록 제품 수율은 저하되는 문제점이 있다.
이러한 과제를 해결하기 위하여, 본 발명에서는 마스크 공정수를 줄여 제조비용 및 생산 수율이 향상된 액티브 매트릭스형 유기전계발광 소자를 제공하는 것을 목적으로 한다.
도 1은 일반적인 액티브 매트릭스형 유기전계발광 소자의 기본 화소 구조를 나타낸 도면.
도 2는 종래의 액티브 매트릭스형 유기전계발광 소자에 대한 단면도.
도 3a 내지 3i는 상기 도 2의 액티브 매트릭스형 유기전계발광 소자의 제조공정을 단계별로 각각 나타낸 단면도.
도 4는 본 발명에 따른 액티브 매트릭스형 유기전계발광 소자에 대한 단면도.
도 5a 내지 5k는 상기 도 4의 액티브 매트릭스형 유기전계발광 소자의 제조공정을 단계별로 각각 나타낸 단면도.
〈도면의 주요부분에 대한 부호의 설명〉
100 : 절연기판 102 : 버퍼층
104 : 반도체층 106 : 게이트 절연막
108 : 게이트 전극 110 : 제 1 캐패시터 전극
112 : 제 1 절연층 114 : 제 1 전극
116 : 제 2 캐패시터 전극 118 : 제 2 절연층
130 : 소스 전극 132 : 드레인 전극
134 : 파워 전극 136 : 보호층
140 : 유기전계발광층 142 : 제 2 전극
I : 발광 영역 T : 박막트랜지스터
CST: 스토리지 캐패시터
상기 목적을 해결하기 위하여, 본 발명의 하나의 특징에서는 발광 영역이 정의된 절연기판과; 상기 절연기판 상에 형성된 반도체층과; 상기 반도체층 상부에 형성된 게이트 절연막과; 상기 게이트 절연막 상부에 제 1 금속물질로 형성된 게이트 전극 및 제 1 캐패시터 전극과; 상기 게이트 전극 및 제 1 캐패시터 전극과 절연된 상부에 위치하며, 서로 동일 물질로 이루어진 제 2 캐패시터 전극 및 상기 발광 영역에 형성된 제 1 전극과; 상기 제 1 전극 및 제 2 캐패시터 전극과 절연되어 일체로 구성되어 상기 반도체층 및 제 2 캐패시터 전극과 각각 연결되는 소스 전극 및 파워 전극과; 상기 소스 전극과 일정간격 이격되어 위치하며, 상기 반도체층 및 제 1 전극과 연결된 드레인 전극과; 상기 소스 전극 및 파워 전극 그리고, 드레인 전극 상부에 위치하며, 상기 제 1 전극 노출부를 가지는 보호층과; 상기 제 1 전극 노출부를 통해 제 1 전극과 연접된 상부에 형성된 유기전계발광층(Organic Electroluminescent layer)과; 상기 유기전계발광층 상부에 형성된 제 2 전극을 포함하는 액티브 매트릭스형 유기전계발광 소자를 제공한다.
상기 반도체층은 p형 반도체층이며, 상기 제 1, 2 전극은 각각 양극(anode electrode), 음극(cathode electrode)인 것을 특징으로 하며, 상기 유기전계발광 소자는 상기 제 1 전극의 재질이 광 투과성 물질에서 선택되는 하부발광방식 유기전계발광 소자인 것을 특징으로 한다.
그리고, 상기 유기전계발광 소자는 상기 제 2 전극의 재질이 광 투과성 물질에서 선택되며, 상기 광 투과성물질은 투명 도전성물질이며, 바람직하기로는 ITO(Indium Tin Oxide)이다.
상기 게이트 절연막은 기판 전면에 걸쳐 형성된 것을 특징으로 하고, 상기 제 1 절연층이 개재된 제 1, 2 캐패시터 전극은 스토리지 캐패시터(storage capacitor)를 이룬다.
상기 소스 및 파워 전극은 전력공급선에 일체로 포함되며, 상기 제 2 캐패시터 전극은 상기 전력공급선과 대응되게 연장형성된 것을 특징으로 한다.
본 발명의 또 하나의 특징에서는, 발광 영역이 정의된 절연기판을 구비하는 단계와; 상기 절연기판 상에, 노광, 현상, 식각 공정을 포함하는 제 1 마스크 공정에 의해 액티브층을 형성하는 단계와; 상기 액티브층이 형성된 기판을 이온 도핑하여 반도체층을 완성하는 단계와; 제 2 마스크 공정에 의해 게이트 전극 및 제 1 캐패시터 전극을 형성하는 단계와; 제 3 마스크 공정에 의해 상기 제 1 캐패시터 전극과 대향하는 위치에 제 2 캐패시터 전극을 형성하고, 상기 발광 영역에 제 1 전극을 형성하는 단계와; 제 4 마스크 공정에 의해 상기 반도체층, 제 2 캐패시터 전극, 제 1 전극을 일부 노출시키는 단계와; 제 5 마스크 공정에 의해, 상기 제 1 전극과 연결되는 드레인 전극과, 상기 드레인 전극과 일정간격 이격되며, 상기 반도체층과 연결되는 소스 전극과 상기 소스 전극과 일체로 구성되며, 상기 제 2 캐패시터 전극과 연결되는 파워 전극을 형성하는 단계와; 제 6 마스크 공정에 의해 제 1 전극 노출부를 가지는 보호층을 형성하는 단계와; 상기 제 1 전극 노출부를통해 제 1 전극과 연결되는 유기전계발광층을 형성하는 단계와; 상기 유기전계발광층 상부에 제 2 전극을 형성하는 단계를 포함하는 액티브 매트릭스형 유기전계발광 소자의 제조방법을 제공한다.
상기 반도체층은 p형 이온으로 도핑처리된 p형 반도체층으로써, 상기 제 1, 2 전극은 각각 양극 및 음극으로 형성하는 것을 특징으로 한다.
그리고, 상기 반도체층 상부에 게이트 절연막을 형성하는 단계와, 상기 게이트 전극 및 제 1 캐패시터 전극 상부에 제 1 절연층을 형성하는 단계와, 상기 제 2 캐패시터 전극 및 제 1 전극 상부에 제 2 절연층을 형성하는 단계와, 상기 소스 전극, 파워 전극, 드레인 전극 상부에 보호층을 형성하는 단계를 더욱 포함한다.
상기 반도체층, 제 2 캐패시터 전극, 제 1 전극을 일부 노출시키는 단계는, 각각 제 1, 2 오믹콘택홀, 캐패시터 콘택홀, 제 1 전극 콘택홀을 형성하는 단계로서, 상기 게이트 절연막, 제 1, 2 절연층을 동시식각하여 제 1, 2 오믹콘택홀을 형성하고, 상기 제 2 절연층을 식각하여 제 1 전극 콘택홀을 형성하는 단계이다.
그리고, 상기 제 2 캐패시터 전극을 형성하는 단계에서는, 상기 제 2 캐패시터 전극과 일체로 리던던시(redundancy)용 전력공급선을 연장형성하는 공정이 더욱 포함되고, 상기 소스 및 파워 전극을 형성하는 단계에서는, 상기 소스 및 파워 전극을 일체로 포함하며, 상기 리던던시용 전력공급선과 대응하는 위치에 전력공급선을 형성하는 단계를 더욱 포함하는 것을 특징으로 한다.
본 발명에서는, 상기 도 1의 기본 화소 구조를 적용할 수 있으나, 이외에도 주사선과 신호선이 교차하는 지점에 하나의 박막트랜지스터를 형성하고, 이 박막트랜지스터와 연결되어 유기전계발광소자를 구성하는 방식이나, 휘도균일도를 향상시키기 위하여, 보상용 박막트랜지스터를 추가하여 네개의 박막트랜지스터를 구성하는 방식도 적용할 수 있다.
이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 상세히 설명한다.
도 4는 본 발명에 따른 액티브 매트릭스형 유기전계발광 소자에 대한 단면도로서, 하부 발광방식 유기전계발광 소자를 일예로 하여 설명한다.
도시한 바와 같이, 본 발명에 따른 유기전계발광 소자는 버퍼층(102)을 상부층으로 하는 절연기판(100) 상에 박막트랜지스터(T)와, 이 박막트랜지스터(T)와 각각 연결된 스토리지 캐패시터(CST) 및 유기전계발광 다이오드(E)를 포함한다.
상기 박막트랜지스터(T)는 반도체층(104)상부에 게이트 전극(108)을 형성하는 탑 게이트형 박막트랜지스터로서, 반도체층(104), 게이트 전극(108), 소스 및 드레인 전극(130, 132)이 차례대로 형성된 구조로 이루어지고, 스토리지 캐패시터(CST)는 상기 게이트 전극(108)과 동일한 물질로 이루어진 제 1 캐패시터 전극(110)과, 절연체와, 광투과성 물질로 이루어진 제 2 캐패시터 전극(116)으로 구성된다.
그리고, 상기 유기전계발광 다이오드(E)는 제 2 캐패시터 전극(116)과 동일 물질로 이루어진 제 1 전극(114)을 하부 전극으로 하여, 차례대로 유기전계발광층(140) 및 제 2 전극(142)이 차례대로 적층된 구조로 이루어진다.
이때, 상기 제 1 전극(114)과 대응되는 영역은 발광된 빛을 외부로 방출하는발광 영역(I)을 이룬다.
좀 더 상세히 설명하면, 상기 박막트랜지스터(T)의 드레인 전극(132)은 제 1 전극(114)과 연결되고, 상기 소스 전극(130)과 일체로 구성된 파워 전극(134)은 제 2 캐패시터 전극(116)과 연결된다.
도면으로 제시하지는 않았지만, 상기 소스 전극(130)과 파워 전극(134)은 전력공급선에 포함되며, 상기 제 2 캐패시터 전극(116)은 전력공급선과 대응하는 면적으로 연장형성되어, 일종의 전력공급선의 리던던시(redundancy) 배선 역할을 겸하는 것을 특징으로 한다.
특히, 본 발명에서는 제 2 캐패시터 전극(116)과 동일 공정에서 동일 물질로 이루어진 제 1 전극(114)이 드레인 전극(132)보다 하부에 위치하는 것을 특징으로 한다.
한편, 상기 유기전계발광 소자에서는 게이트 전극(108) 및 제 1 캐패시터 전극(110) 하부에 형성된 게이트 절연막(106)과, 게이트 전극(108) 및 제 1 캐패시터 전극(110) 상부에 형성된 제 1 절연층(112)과, 제 1 전극(114) 및 제 2 캐패시터 전극(116)과 소스 및 드레인 전극(130, 132) 사이에 위치하는 제 2 절연층(118)과, 박막트랜지스터(T)와 제 2 전극(142)간의 보호층(136)을 더욱 포함한다.
상기 반도체층(104)은 액티브층(104a)과, 이 액티브층(104a)의 양단부에 위치하는 불순물 처리된 제 1, 2 오믹콘택층(104b, 104c)로 구성된다.
상기 광투과성 물질은 투명 도전성물질에서 선택되는 것이 바람직하며, 더욱 바람직하기는 ITO(Indium Tin Oxide)로 하는 것이다.
상기 제 2 전극(142)을 이루는 물질은 반사성이 뛰어난 알루미늄(Al) 또는 알루미늄 합금(Al alloy)에서 선택되는 것이 바람직하다.
그러나, 본 발명에 따른 유기전계발광 소자를 상부발광방식에 적용할 때에는, 상기 제 1, 2 전극(114, 142)을 이루는 재질은 변경될 수 있다.
또한, 상기 박막트랜지스터에서 공급되는 캐리어의 특성에 따라 상기 제 1, 2 전극(114, 142)을 이루는 양극과 음극의 위치는 서로 바뀔 수 있다.
이하, 본 발명에 따른 액티브 매트릭스형 유기전계발광 소자의 제조방법에 대하여 도면을 참조하여 상세히 설명한다.
도 5a 내지 5f는 상기 도 4의 액티브 매트릭스형 유기전계발광 소자의 제조공정을 단계별로 각각 나타낸 단면도이다.
본 발명에 따른 유기전계발광 소자에서 사용되는 모든 물질들은 진공증착이 가능해야 한다. 또한 유리전이온도와 열분해온도에서 높은 열안정성을 가지는 것을 전제로 한다.
도 5a에서는, 절연기판(100) 상에 제 1 절연물질로 이루어진 버퍼층(102)을 형성하고, 이 버퍼층(102) 상부에 폴리실리콘을 증착한 후, 제 1 마스크 공정에 의해 액티브층(104a)을 형성한다.
상기 절연기판(100)은 유리 기판이나 플라스틱 기판 또는 플렉서블(flexible) 기판 중 어느 하나에서 선택되는 것이 바람직하다.
상기 폴리실리콘을 이용하여 액티브층(104a)을 형성하는 공정에서는, 버퍼층(102) 상부에 비정질 실리콘을 증착한 후, 이 비정질 실리콘층의 탈수소 과정을 거쳐 열처리에 의해 폴리실리콘으로 결정화하는 공정을 더욱 포함한다.
그러나, 상기 결정화 공정은 제 1 마스크 공정 전, 후 어느 단계에서 진행하더라도 무관하다.
이때, 상기 버퍼층(102)은 폴리실리콘의 결정화 공정중 절연기판(100)이 손상되는 것을 방지하는 역할을 하는 것으로, 이 버퍼층(102)을 이루는 제 1 절연물질로는 접촉특성이나 증착공정이 용이한 무기 절연물질로 하는 것이 바람직하며, 그중에서도 실리콘 산화막(Si0X), 실리콘 질화막(SiNX)에서 선택되는 것이 더욱 바람직하다.
도 5b에서는, 상기 도 5a 단계를 거친 기판 상에, 제 2 절연물질로 이루어진 게이트 절연막(106)을 형성하는 단계이다.
제 2 절연물질로, 상기 제 1 절연물질과 동일한 물질을 적용할 수 있다.
도 5c에서는, 상기 도 5b 단계를 거친 기판 상에, 제 1 금속물질을 증착한 후, 제 2 마스크 공정에 의해 제 1 캐패시터 전극(110) 및 게이트 전극(108)을 형성하고, 이온 도핑에 의해 반도체층(104)을 완성하는 단계이다.
상기 제 1 금속물질은 알루미늄 또는 알루미늄 합금을 하부층으로 하고, 몰리브덴(Mo), 니켈(Ni), 텅스텐(W)과 같이 화학적인 내식성이 강한 금속을 상부층으로 하는 이중금속층에서 선택되는 것이 바람직하며, 더욱 바람직하기로는 알루미늄네오디뮴(AlNd)/몰리브덴(Mo)을 각각 하부 및 상부층으로 하는 이중금속층으로 하는 것이다.
그 다음, 이온 도핑처리를 통해 상기 액티브층(104a)의 양단부를 불순물처리하여 제 1, 2 오믹콘택층(104b, 104c)을 형성하여, 액티브층(104a), 제 1, 2 오믹콘택층(104b, 104c)로 구성되는 반도체층(104)을 완성하는 단계이다.
이때, 반도체층(104)은 도핑 이온 종류에 따라, 전자를 캐리어로 하는 n형 또는 정공을 캐리어로 하는 p형으로 구분할 수 있고, n형 반도체를 포함하는 박막트랜지스터에는 제 1, 2 전극을 각각 양극, 음극으로 구성하고, p형은 n형과 반대되는 위치로 양극과 음극이 배치된다.
한편, 본 발명에서는 이온도핑 전후로 해서, 상기 게이트 절연막(106)을 별도의 패턴으로 형성하지 않고, 기판 전면에 걸쳐 남겨두는 것을 특징으로 한다.
이러한 공정의 특성상, 본 발명에서는 제 1 캐패시터 전극(110)을 게이트 전극(108)과 동일 공정에서 동일 금속으로 형성하여, 스토리지 캐패시턴스 용량이 저하되는 것을 방지하도록 한다.
도 5d에서는, 상기 도 5c 단계를 거친 기판 상에, 제 3 절연물질로 이루어진 제 1 절연층(112)을 형성하는 단계이다.
제 3 절연물질로 상기 제 1 절연물질과 동일한 물질을 적용할 수 있다.
도 5e에서는, 상기 도 5c 단계를 거친 기판 상에, 투명 도전성물질을 증착한 후, 제 3 마스크 공정에 의해 제 2 캐패시터 전극(116) 및 유기전계발광 다이오드용 제 1 전극(114) 및 제 2 캐패시터 전극(116)을 형성하는 단계이다.
상기 투명 도전성물질로는 ITO(Indium Tin Oxide)를 이용하는 것이 바람직하다.
기존에는 유기전계발광 다이오드용 하부 전극과 스토리지 캐패시터를 이루는 상부 전극을 서로 다른 물질로 별도의 마스크의 공정에서 형성하였으나, 본 발명에서는 상기 두 전극을 동일 공정에서 동일 물질로 형성하므로써, 마스크 공정을 줄일 수 있다.
도 5f에서는, 상기 도 5e 단계를 거친 기판 상에 제 4 절연물질로 제 2 절연층(118)을 형성하는 단계이다.
제 4 절연물질로, 상기 제 1 절연물질과 동일한 물질을 적용할 수 있다.
도 5g에서는, 상기 제 1 전극(114), 제 1, 2 오믹콘택층(104b, 104c), 제 2 캐패시터 전극(116)을 각각 일부 노출시키는 콘택홀을 형성하는 단계이다.
좀 더 상세히 설명하면, 상기 게이트 절연막(106)에 제 1, 2 오믹콘택층(104b, 104c)을 일부 노출시키는 콘택홀을 형성하고, 제 2 절연층(118)에 제 1 전극(114) 및 제 2 캐패시터 전극(116)을 일부 노출시키는 콘택홀을 형성한다.
즉, 상기 제 1, 2 오믹콘택층(104b, 104c), 제 2 캐패시터 전극(116), 제 1 전극(114)의 일부를 노출시키는 제 1, 2 오믹콘택홀(120, 122), 캐패시터 콘택홀(126), 제 1 전극 콘택홀(128)을 각각 형성한다.
이때, 제 1, 2 오믹콘택홀(120, 122)은 게이트 절연막(106), 제 2 절연층(118)을 동시식각하여 형성하므로써, 전체 콘택홀 공정수를 감소시킬 수 있다.
상기 식각공정에서는 콘택 특성을 높이기 위해 건식식각법과 습식식각법을같이 이용할 수 있다.
본 발명에서는, 이와 같이 소스 및 드레인 전극 형성단계 전에 제 1 전극(114)과 제 2 캐패시터 전극(116)을 형성하므로써, 이들에 해당하는 콘택홀 공정을 하나의 마스크 공정에서 진행할 수 있어, 콘택홀 형성에 소요되는 마스크 공정을 줄일 수 있다.
도 5h에서는, 상기 도 5g 단계를 거친 기판 상에, 제 2 금속물질의 증착 후, 제 5 마스크 공정에 의해 소스 전극(130), 소스 전극(130)과 일체를 이루는 파워 전극(134), 그리고 소스 전극(130)과 일정간격 이격되는 드레인 전극(132)을 형성하는 단계이다.
좀 더 상세히 설명하면, 소스 및 드레인 전극(130, 132)은 제 1, 2 오믹콘택홀(도 5g의 120, 122)을 통하여, 제 1, 2 오믹콘택층(104b, 104c)과 연결되고, 파워 전극(134)은 캐패시터 콘택홀(도 5g의 126)을 통해 제 2 캐패시터 전극(116)과 연결되고, 드레인 전극(132)은 제 1 전극 콘택홀(도 5g의 128)을 통해 제 1 전극(114)과 연결된다.
도면으로 제시하지는 않았지만, 상기 소스 전극(130) 및 파워 전극(134)은 전력공급선에 포함되며, 상기 5d 단계에서 형성된 제 2 캐패시터 전극(116)은 전력공급선과 대응되게 연장형성되어 전력공급선의 리던던시 배선 역할을 겸하는 것을 특징으로 한다.
상기 제 2 금속물질은 상기 도 5c의 제 1 금속물질과 동일한 물질을 적용할 수 있다.
도 5i에서는, 상기 도 5h 단계를 거친 기판 상에, 제 5 절연물질로 보호층을 형성하는 단계이다.
제 5 절연물질로, 상기 제 1 절연물질과 동일한 물질을 적용할 수 있다.
도 5j에서는, 상기 보호층(136)에 제 1 전극(114)의 일부 영역을 노출시키는 제 1 전극 노출부(138)을 형성하는 단계이다.
도 5k에서는, 상기 제 1 전극 노출부(도 5j의 138)가 형성된 기판 상에, 유기전계발광층(140) 및 제 3 금속물질을 이용하여 제 2 전극(142)을 형성하여, 유기전계발광층(140)이 개재된 제 1 전극(114) 및 제 2 전극(142)으로 구성되는 유기전계발광 다이오드(E)를 완성하는 단계이다.
상기 유기전계발광층(140)을 이루는 유기물들은 수분에 매우 약하기 때문에, 이 유기전계발광층(140)을 형성한 이후의 공정에서는 전술한 마스크 공정을 사용하기 어렵기 때문에, 이 유기전계발광층(140) 상부에 별도의 마스크 공정없이 제 2 전극(142)을 형성한다.
이상으로, 상기 제 2 전극을 형성한 후에는 유기전계발광 소자를 외부의 수분으로부터 차단하기 위한 봉지 공정을 거쳐 유기전계발광 소자가 완성된다.
그러나, 본 발명은 상기 실시예로 한정되지 않고, 본 발명의 취지에 벗어나지 않는 한도내에서 다양하게 변경하여 실시할 수 있다.
예를 들어, 본 발명에서는 박막트랜지스터에서 제공되는 캐리어 특성에 따라 양극과 음극의 위치를 변경할 수 있으며, 발광방식에 따라 유기전계발광 다이오드용 전극을 이루는 재질을 다양하게 변경하여 실시할 수 있다.
이상과 같이, 본 발명에 의하면, 마스크 공정수를 감소시킬 수 있으므로 제조 비용 및 공정 시간을 줄일 수 있으므로, 생산수율이 향상된 액티브 매트릭스형 유기전계발광 소자를 제공할 수 있는 장점을 가진다.
또한, 전력공급선용 리던던시 배선을 별도의 마스크 공정 추가없이 형성할 수 있으므로, 배선 단락에 의한 제품 불량발생률을 감소시킬 수 있다.

Claims (14)

  1. 발광 영역이 정의된 절연기판과;
    상기 절연기판 상에 형성된 반도체층과;
    상기 반도체층 상부에 형성된 게이트 절연막과;
    상기 게이트 절연막 상부에 제 1 금속물질로 형성된 게이트 전극 및 제 1 캐패시터 전극과;
    상기 게이트 전극 및 제 1 캐패시터 전극과 절연된 상부에 위치하며, 서로 동일 물질로 이루어진 제 2 캐패시터 전극 및 상기 발광 영역에 형성된 제 1 전극과;
    상기 제 1 전극 및 제 2 캐패시터 전극과 절연되어 일체로 구성되어 상기 반도체층 및 제 2 캐패시터 전극과 각각 연결되는 소스 전극 및 파워 전극과;
    상기 소스 전극과 일정간격 이격되어 위치하며, 상기 반도체층 및 제 1 전극과 연결된 드레인 전극과;
    상기 소스 전극 및 파워 전극 그리고, 드레인 전극 상부에 위치하며, 상기 제 1 전극 노출부를 가지는 보호층과;
    상기 제 1 전극 노출부를 통해 제 1 전극과 연접된 상부에 형성된 유기전계발광층(Organic Electroluminescent layer)과;
    상기 유기전계발광층 상부에 형성된 제 2 전극
    을 포함하는 액티브 매트릭스형 유기전계발광 소자.
  2. 제 1 항에 있어서,
    상기 반도체층은 p형 반도체층이며, 상기 제 1, 2 전극은 각각 양극(anode electrode), 음극(cathode electrode)인 액티브 매트릭스형 유기전계발광 소자.
  3. 제 1 항에 있어서,
    상기 유기전계발광 소자는 상기 제 1 전극의 재질이 광 투과성 물질에서 선택되는 하부발광방식 유기전계발광 소자인 액티브 매트릭스형 유기전계발광 소자.
  4. 제 1 항에 있어서,
    상기 유기전계발광 소자는 상기 제 2 전극의 재질이 광 투과성 물질에서 선택되는 하부발광방식 유기전계발광 소자인 액티브 매트릭스형 유기전계발광 소자.
  5. 제 3 항 또는 제 4 항 중 어느 하나의 항에 있어서,
    상기 광 투과성물질은 투명 도전성물질인 액티브 매트릭스형 유기전계발광 소자.
  6. 제 3 항 또는 제 4 항 중 어느 하나의 항에 있어서,
    상기 투명 도전성물질은 ITO(Indium Tin Oxide)인 액티브 매트릭스형 유기전계발광 소자.
  7. 제 1 항에 있어서,
    상기 게이트 절연막은 기판 전면에 걸쳐 형성된 것인 액티브 매트릭스형 유기전계발광 소자.
  8. 제 1 항에 있어서,
    상기 제 1 절연층이 개재된 제 1, 2 캐패시터 전극은 스토리지 캐패시터(storage capacitor)를 이루는 액티브 매트릭스형 유기전계발광 소자.
  9. 제 1 항에 있어서,
    상기 소스 및 파워 전극은 전력공급선에 일체로 포함되며, 상기 제 2 캐패시터 전극은 상기 전력공급선과 대응되게 연장형성된 것을 특징으로 하는 액티브 매트릭스형 유기전계발광 소자.
  10. 발광 영역이 정의된 절연기판을 구비하는 단계와;
    상기 절연기판 상에, 노광, 현상, 식각 공정을 포함하는 제 1 마스크 공정에 의해 액티브층을 형성하는 단계와;
    상기 액티브층이 형성된 기판을 이온 도핑하여 반도체층을 완성하는 단계와;
    제 2 마스크 공정에 의해 게이트 전극 및 제 1 캐패시터 전극을 형성하는 단계와;
    제 3 마스크 공정에 의해 상기 제 1 캐패시터 전극과 대향하는 위치에 제 2 캐패시터 전극을 형성하고, 상기 발광 영역에 제 1 전극을 형성하는 단계와;
    제 4 마스크 공정에 의해 상기 반도체층, 제 2 캐패시터 전극, 제 1 전극을 일부 노출시키는 단계와 ;
    제 5 마스크 공정에 의해, 상기 제 1 전극과 연결되는 드레인 전극과, 상기 드레인 전극과 일정간격 이격되며, 상기 반도체층과 연결되는 소스 전극과 상기 소스 전극과 일체로 구성되며, 상기 제 2 캐패시터 전극과 연결되는 파워 전극을 형성하는 단계와;
    제 6 마스크 공정에 의해 제 1 전극 노출부를 가지는 보호층을 형성하는 단계와;
    상기 제 1 전극 노출부를 통해 제 1 전극과 연결되는 유기전계발광층을 형성하는 단계와;
    상기 유기전계발광층 상부에 제 2 전극을 형성하는 단계
    를 포함하는 액티브 매트릭스형 유기전계발광 소자의 제조방법.
  11. 제 10 항에 있어서,
    상기 반도체층은 p형 이온으로 도핑처리된 p형 반도체층으로써, 상기 제 1, 2 전극은 각각 양극 및 음극으로 형성하는 것을 특징으로 하는 액티브 매트릭스형 유기전계발광 소자의 제조방법.
  12. 제 10 항에 있어서,
    상기 반도체층 상부에 게이트 절연막을 형성하는 단계와, 상기 게이트 전극 및 제 1 캐패시터 전극 상부에 제 1 절연층을 형성하는 단계와, 상기 제 2 캐패시터 전극 및 제 1 전극 상부에 제 2 절연층을 형성하는 단계와, 상기 소스 전극, 파워 전극, 드레인 전극 상부에 보호층을 형성하는 단계를 더욱 포함하는 액티브 매트릭스형 유기전계발광 소자의 제조방법.
  13. 제 10 항에 있어서,
    상기 반도체층, 제 2 캐패시터 전극, 제 1 전극을 일부 노출시키는 단계는, 각각 제 1, 2 오믹콘택홀, 캐패시터 콘택홀, 제 1 전극 콘택홀을 형성하는 단계로서, 상기 게이트 절연막, 제 1, 2 절연층을 동시식각하여 제 1, 2 오믹콘택홀을 형성하고, 상기 제 2 절연층을 식각하여 제 1 전극 콘택홀을 형성하는 단계인 액티브 매트릭스형 유기전계발광 소자의 제조방법.
  14. 제 10 항에 있어서,
    상기 제 2 캐패시터 전극을 형성하는 단계에서는, 상기 제 2 캐패시터 전극과 일체로 리던던시(redundancy)용 전력공급선을 연장형성하는 공정이 더욱 포함되고, 상기 소스 및 파워 전극을 형성하는 단계에서는, 상기 소스 및 파워 전극을 일체로 포함하며, 상기 리던던시용 전력공급선과 대응하는 위치에 전력공급선을 형성하는 단계를 더욱 포함하는 액티브 매트릭스형 유기전계발광 소자의 제조방법.
KR1020010061982A 2001-07-25 2001-10-09 액티브 매트릭스형 유기전계발광 소자 및 그의 제조방법 KR100404989B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020010061982A KR100404989B1 (ko) 2001-10-09 2001-10-09 액티브 매트릭스형 유기전계발광 소자 및 그의 제조방법
US10/179,386 US6771328B2 (en) 2001-07-25 2002-06-26 Active matrix organic electroluminescent device simplifying a fabricating process and a fabricating method thereof
GB0214836A GB2381658B (en) 2001-07-25 2002-06-26 Active matrix organic electroluminescent device simplifying a fabricating process and a fabricating method thereof
JP2002188337A JP4236150B2 (ja) 2001-07-25 2002-06-27 製造工程が単純化されたアクティブマトリックス型有機電界発光素子及びその製造方法
TW091114409A TW546986B (en) 2001-07-25 2002-06-28 Active matrix organic electroluminescent device simplifying a fabricating process and a fabricating method thereof
CNB021405336A CN100364105C (zh) 2001-07-25 2002-06-28 简化制造工艺的有源矩阵有机电致发光器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010061982A KR100404989B1 (ko) 2001-10-09 2001-10-09 액티브 매트릭스형 유기전계발광 소자 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20030030159A KR20030030159A (ko) 2003-04-18
KR100404989B1 true KR100404989B1 (ko) 2003-11-07

Family

ID=29563756

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010061982A KR100404989B1 (ko) 2001-07-25 2001-10-09 액티브 매트릭스형 유기전계발광 소자 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR100404989B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100482328B1 (ko) * 2002-04-29 2005-04-13 엘지.필립스 엘시디 주식회사 액티브 매트릭스형 유기 전계발광 표시패널 및 그의제조방법
KR20130091204A (ko) * 2012-02-07 2013-08-16 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100669316B1 (ko) * 2003-11-28 2007-01-15 삼성에스디아이 주식회사 유기 전계 발광 표시 장치
KR100611757B1 (ko) * 2004-06-18 2006-08-10 삼성에스디아이 주식회사 유기 전계 발광 표시 소자 및 그 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980026731A (ko) * 1996-10-11 1998-07-15 구자홍 액정 표시장치 및 제조방법
JPH1164884A (ja) * 1997-08-18 1999-03-05 Furontetsuku:Kk 液晶表示装置
JP2001223364A (ja) * 2000-02-09 2001-08-17 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよび製造方法およびそれを用いた液晶表示装置
KR20020043324A (ko) * 2000-12-02 2002-06-10 김순택 유기 전계 발광 표시장치 및 그 제조 방법
KR20030010136A (ko) * 2001-07-25 2003-02-05 엘지.필립스 엘시디 주식회사 액티브 매트릭스형 유기전계발광 소자 및 그의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980026731A (ko) * 1996-10-11 1998-07-15 구자홍 액정 표시장치 및 제조방법
JPH1164884A (ja) * 1997-08-18 1999-03-05 Furontetsuku:Kk 液晶表示装置
JP2001223364A (ja) * 2000-02-09 2001-08-17 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよび製造方法およびそれを用いた液晶表示装置
KR20020043324A (ko) * 2000-12-02 2002-06-10 김순택 유기 전계 발광 표시장치 및 그 제조 방법
KR20030010136A (ko) * 2001-07-25 2003-02-05 엘지.필립스 엘시디 주식회사 액티브 매트릭스형 유기전계발광 소자 및 그의 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100482328B1 (ko) * 2002-04-29 2005-04-13 엘지.필립스 엘시디 주식회사 액티브 매트릭스형 유기 전계발광 표시패널 및 그의제조방법
KR20130091204A (ko) * 2012-02-07 2013-08-16 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
KR101890799B1 (ko) 2012-02-07 2018-08-23 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR20030030159A (ko) 2003-04-18

Similar Documents

Publication Publication Date Title
US6771328B2 (en) Active matrix organic electroluminescent device simplifying a fabricating process and a fabricating method thereof
US10818739B2 (en) Manufacture method of an OLED back plate
US7094624B2 (en) Active matrix organic electroluminescent display device and fabricating method thereof
US6921918B2 (en) Active matrix organic electroluminescent display device simplifying fabricating process
KR100653297B1 (ko) 일렉트로 루미네선스 표시 장치
US8212247B2 (en) Organic light emitting display device and fabricating method thereof
US8963137B2 (en) Organic light-emitting display device and method of fabricating the same
WO2003071511A2 (en) Active matrix type organic electroluminescent display device and method of manufacturing the same
JP2000242196A (ja) エレクトロルミネッセンス表示装置
US20220302321A1 (en) Thin film transistor array substrate, display panel and display device
US7109650B2 (en) Active matrix organic electroluminescent display device and method of fabricating the same
KR100390680B1 (ko) 액티브 매트릭스형 유기전계발광 소자 및 그의 제조방법
US7129524B2 (en) Organic electroluminescent device and method for fabricating the same
KR100495701B1 (ko) 유기 전계 발광 표시장치의 제조방법
KR100404989B1 (ko) 액티브 매트릭스형 유기전계발광 소자 및 그의 제조방법
KR100894651B1 (ko) 액티브 매트릭스형 유기 전계발광 표시패널 및 그의제조방법
KR100482328B1 (ko) 액티브 매트릭스형 유기 전계발광 표시패널 및 그의제조방법
KR100397877B1 (ko) 액티브 매트릭스형 유기전계발광 소자
KR100603335B1 (ko) 유기 전계 발광 표시장치 및 그 제조방법
US20200043953A1 (en) Array substrate and display device
US20210367016A1 (en) Thin film transistor, array substrate and display panel thereof
KR100963406B1 (ko) 액티브 매트릭스형 유기전계발광 소자 및 그 제조방법
KR20050081219A (ko) 유기 전계 발광 표시 장치와, 이를 제조하기 위한 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140918

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 16