KR20020043324A - 유기 전계 발광 표시장치 및 그 제조 방법 - Google Patents
유기 전계 발광 표시장치 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20020043324A KR20020043324A KR1020000072645A KR20000072645A KR20020043324A KR 20020043324 A KR20020043324 A KR 20020043324A KR 1020000072645 A KR1020000072645 A KR 1020000072645A KR 20000072645 A KR20000072645 A KR 20000072645A KR 20020043324 A KR20020043324 A KR 20020043324A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- forming
- insulating film
- layer
- contact hole
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
Abstract
본 발명은 유기 전계 발광 표시장치에 관한 것으로, 게이트 전극과 제 1 전극의 상부에 유전체로 사용되는 절연막을 얇게 형성하고, 유전체로 사용되는 절연막의 상부에 애노드 전극과 제 2 전극을 형성한 후에 애노드 전극과 제 2 전극의 상부에 절연을 목적으로 하는 절연막을 두껍게 형성하며, 소스/드레인 전극을 반도체층과 충전용 캐패시터에 연결시키는 컨택홀과 소스/드레인 전극과 애노드 전극을 연결시키는 컨택홀을 한번에 형성한다.
그러면, 게이트선과 데이터선의 단락을 방지하면서 충전용 캐패시터의 면적을 줄일 수 있어 화소의 개구율을 증대시킬 수 있고, 마스크의 개수도 6개로 줄일 수 있다.
Description
본 발명은 유기 전계 발광 표시장치 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 게이트 전극과 제 1 전극의 상부에 유전체로 사용되는 절연막을 얇게 형성하고, 유전체로 사용되는 절연막의 상부에 애노드 전극과 제 2 전극을 형성한 후에 애노드 전극과 제 2 전극의 상부에 절연을 목적으로 하는 절연막을 두껍게 형성하며, 소스/드레인 전극을 반도체층과 충전용 캐패시터에 연결시키는 컨택홀과 소스/드레인 전극과 애노드 전극을 연결시키는 컨택홀을 한번에 형성함으로써, 충전용 캐패시터의 면적과 마스크의 사용 개수를 줄이는 유기 전계 발광 표시장치 및그 제조 방법에 관한 것이다.
최근, 유기 전계 발광 소자를 이용한 유기 전계 발광 표시장치가 CRT나 LCD를 대신하여 평판 표시장치로서 주목받고 있다. 이는 동일한 화면 사이즈를 갖는 CRT에 비해 유기 전계 발광 표시장치의 두께, 무게, 크기 및 소비전력이 월등히 작기 때문이다. 또한, 유기 전계 발광 소자는 스스로 발광하기 때문에 LCD에서는 필요한 백라이트 어셈블리가 필요 없어 LCD 보다 유기 전계 발광 표시장치를 경량화 박형화시킬 수 있고, 시야각에도 제한이 없어 차세대의 평판 표시장치로서 주목받고 있는 것이다.
최근에는 유기 전계 발광 소자와 이를 구동시키는 박막 트랜지스터를 접목시킨 유기 전계 발광 표시장치의 개발이 활발히 진행되고 있다.
유기 전계 발광 소자와 스위칭 소자인 박막 트랜지스터(이하, TFT라 함)를 구비한 유기 전계 발광 표시소자는 크게 매트릭스 형태로 배열되는 신호선들과, 신호선들의 교차영역에 형성되는 제 1 및 제 2 TFT와, 충전용 캐패시터 및 빛을 자체적으로 발산하는 유기 전계 발광 소자로 구성된다.
여기서, 신호선들은 데이터선들과, 각 데이터선들에 평행하게 형성되는 전원인가선들 및 데이터선들과 전원인가선에 교차되도록 형성되는 게이트선들로 구성되고, 제 1 및 제 2 TFT는 크게 반도체층, 게이트 전극, 소스/드레인 전극으로 구성된다. 그리고, 충전용 캐패시터는 제 1 전극, 유전체 및 제 2 전극으로 구성되며, 유기 전계 발광 소자는 애노드 전극, 발광 소자층 및 캐소드 전극으로 구성된다.
이와 같이 구성된 유기 전계 발광 표시소자의 제조 방법을 개략적으로 설명하면 다음과 같다.
먼저, 유리나 합성 수지 등으로 이루어진 투명한 절연 기판 상에 소정의 방법으로 폴리 실리콘을 형성하고 이를 패터닝하여 제 1 TFT와 제 2 TFT가 형성될 소정부분에 반도체층을 형성한다. 그리고 반도체층이 형성되면 반도체층의 상부에 제 1 절연막을 형성한다.
상기 폴리실리콘의 형성방법은 일반적으로 알려진 ELA, SPC, MIC 방법 등이 가능할 것이다.
이후에, 제 1 절연막의 상부면에 게이트 메탈을 증착시키고 이를 패터닝함으로써, 제 1 절연막의 상부면 중에서 반도체층과 대응되는 소정부분에 게이트 전극을 형성하고, 제 1 TFT와 제 2 TFT가 형성될 영역 사이의 공간에 제 1 전극을 넓게 형성한다.
이어, 게이트 전극 및 제 1 전극의 상부에 제 2 절연막을 도포하고, 제 2 절연막 중에서 반도체층의 양측 단부에 대응되는 부분과, 제 1 전극의 일측 단부와 대응되는 부분에 컨택홀을 형성함으로써, 반도체층과 제 1 전극의 소정부분을 제 1 및 제 2 절연막의 외부로 노출시킨다.
계속해서, 제 2 절연막의 상부면에 소스/드레인 메탈을 증착시키고, 이를 패터닝하여 소스/드레인 전극 및 충전용 제 2 전극을 형성한다. 여기서, 소스/드레인 메탈이 증착될 때 컨택홀이 채워지므로 소스/드레인 전극과 반도체층이 전기적으로 연결되고, 제 1 전극은 드레인 전극과 전기적으로 연결된다. 그리고, 제 2 전극은 제 1 전극이 형성된 부분에 형성되며, 제 1 및 제 2 전극 사이에 형성된 제 2 절연막이 충전용 캐패시터의 유전체 역할을 한다.
소스/드레인 전극 및 제 2 전극이 형성되면, 이들 상부에 제 3 절연막을 코팅하고, 제 3 절연막 중에서 제 2 TFT의 드레인 전극과 대응되는 부분에만 컨택홀을 형성함으로써, 드레인 전극의 소정 부분을 제 3 절연막의 외부로 노출시킨다.
이후에, ITO 금속을 제 3 절연막의 상부면에 증착시킨 후에 ITO 금속을 패터닝하여 제 1 및 제 2 TFT와 충전용 캐패시터가 형성되지 않은 나머지 부분에 플러스 전원이 인가되는 애노드 전극을 형성한다. 이때, 컨택홀을 통해서 드레인 전극과 애노드 전극이 전기적으로 연결된다.
이와 같이 애노드 전극이 형성되면, 애노드 전극의 상부에 평탄화 절연막을 형성하고, 평탄화 절연막 중에서 애노드 전극과 대응되는 부분에 소정 크기를 갖는 컨택홀을 형성하여 애노드 전극을 평탄화 절연막의 외부로 노출시킨다.
이후에, 컨택홀이 형성된 부분에 소정의 색을 갖는 유기 물질을 증착함으로써 전류의 흐름에 의해 적색, 녹색, 청색의 빛을 자체적으로 발산시키는 발광 소자층을 형성한다.
이어, 발광 소자층의 상부에 캐소드 메탈을 증착시켜 마이너스 전원이 공급되는 캐소드 전극을 형성한다.
한편, 신호선들 중에서 게이트선은 게이트 전극 및 제 1 전극이 형성될 때 함께 형성되고, 데이터선들 및 전원인가선들은 소스/드레인 전극과 제 2 전극이 형성될 때 함께 형성된다.
이러한 과정을 진행하여 TFT 및 유기 전계 발광 소자를 형성하려면 최소 7매의 마스크가 필요하다.
즉, 반도체층을 형성하는 공정, 게이트 전극 및 제 1 전극을 형성하는 공정, 제 1 절연막과 제 2 절연막의 소정부분에 컨택홀을 형성하는 공정, 소스/드레인 전극과 제 2 전극을 형성하는 공정, 제 3 절연막의 소정부분에 컨택홀을 형성하는 공정, 애노드 전극을 형성하는 공정 및 평탄화 절연막에 컨택홀을 형성하는 공정 등에서 마스크가 사용된다.
이와 같이 많은 개수의 마스크가 사용되고 소스/드레인 전극과 애노드 전극을 절연시키는 제 3 절연막이 반드시 형성되어야 하므로 유기 전계 발광 표시장치의 공정시간이 증가되고, 공정 수 및 마스크 제작비용으로 인해 제품의 가격이 상승되는 문제점이 있다.
또한, 충전용 캐패시터의 유전체로 사용되는 제 2 절연막이 400∼500㎚정도의 두께를 가지고 형성되기 때문에 충전용 캐패시터의 면적으로 인해 화소의 개구율이 저하되는 문제점이 있었다. 이는 캐패시터의 용량과 유전체의 두께에는 반비례의 관계가 있기 때문이다.
즉, 제 2 절연막의 두께가 400∼500㎚ 정도로 두껍게 형성되면 충전용 캐패시터의 정전용량을 증가시키기 위해서 제 1 전극과 제 2 전극의 면적을 크게 형성해야 하므로 충전용 캐패시터의 면적이 증가될 수밖에 없다.
한편, 충전용 캐패시터의 면적을 줄이기 위해서 제 2 절연막의 두께를 줄이면 게이트선과 데이터선들이 교차되는 부근에서 단락이 발생된다. 따라서, 종래에서는 제 2 절연막의 두께를 400∼500㎚ 정도로 유지할 수밖에 없다. 그러므로, 충전용 캐패시터가 차지하는 면적은 커지게 되고 화소의 개구면적은 40%이하로 작아져 충분한 개구율의 확보가 어렵게 된다.
본 발명의 목적은 유기 전계 발광 표시장치를 형성할 때 사용되는 마스크의 개수를 줄이는데 있다.
본 발명의 다른 목적은 충전용 캐패시터의 면적을 줄여 화소의 개구율을 증대시키는데 있다.
본 발명의 또 다른 목적은 다음의 상세한 설명과 첨부된 도면으로부터 보다 명확해 질 것이다.
도 1은 본 발명에 의한 유기 전계 발광 표시장치의 구조를 개념적으로 도시한 개념도.
도 2는 도 1의 A부분을 확대하여 개념적으로 도시한 요부 확대도.
도 3은 도 2를 Ⅲ-Ⅲ선으로 절단한 단면도.
도 4는 도 2를 Ⅳ-Ⅳ선으로 절단한 단면도.
이와 같은 목적을 달성하기 위해서 본 발명은 반도체층의 상부에 제 1 절연막을 형성하고, 제 1 절연막의 상부면 소정부분에 게이트 전극과 제 1 전극을 형성하고, 게이트 전극과 제 1 전극의 상부에 유전용 절연막을 형성하고, 유전용 절연막의 상부에 제 2 전극과 애노드 전극을 형성하고, 제 2 전극과 애노드 전극의 상부에 유전용 절연막보다 두께가 두꺼운 제 2 절연막을 형성한 후에 제 2 절연막 중에서 반도체층의 양측단부와 대응되는 부분과 제 2 전극과 대응되는 소정부분 및 애노드 전극과 대응되는 소정부분에 컨택홀을 형성하고, 컨택홀이 형성된 제 2 절연막의 상부에 소스/드레인 전극을 형성하고, 소스/드레인 전극의 상부에 평탄화 절연막을 형성하고, 평탄화 절연막 중에서 애노드 전극과 대응되는 부분에 컨택홀을 형성하여 발광 소자층을 형성하며, 발광 소자층의 상부에 캐소드 전극을 형성한다.
일예로, 유전용 절연막의 두께는 약 150㎚로 형성되고, 제 2 절연막의 두께는 유전용 절연막의 두께와 합했을 때 400∼500㎚를 갖도록 형성한다..
바람직하게, 반도체층을 형성하는 공정, 게이트 전극 및 제 1 전극을 형성하는 공정, 애노드 전극과 제 2 전극을 형성하는 공정, 제 1 절연막과 유전용 절연막 및 제 2 절연막에 컨택홀을 형성하는 공정, 소스/드레인 전극을 형성하는 공정 및 평탄화 절연막에 컨택홀을 형성하는 공정에서 마스크가 각각 사용된다.
이하, 본 발명에 의한 유기 전계 발광 표시소자의 구조 및 제조 방법에 대해서 첨부된 도면 도 1 내지 도 4를 참조하여 설명하면 다음과 같다.
본 발명에 의한 유기 전계 발광 표시장치(1)는 도 1에 도시된 바와 같이 크게 빛을 투과시키는 절연 기판(10)과, 절연기판(10)의 상부면에 매트릭스 형태로 배열되는 복수개의 신호선들(50)과, 신호선들(50)의 교차영역에 각각 형성되는 화소들(100)로 구성된다.
신호선들(50)은 데이터 전압을 인가하는 데이터선들(30)과, 각 데이터선들(30)에 인접하여 데이터선들(30)과 평행하게 형성되고 유기 전계 발광 표시장치(1)가 구동하는 동안에 항상 전원이 인가되는 전원인가선들(40) 및 데이터선들(30)과 전원인가선들(40)에 수직으로 교차되며 TFT 온/오프 신호를 인가하는 게이트선들(20)로 구성된다.
데이터선들(30)과 전원인가선들(40) 및 게이트선들(20)의 교차영역에 형성되는 각 화소들(100)의 내부에는 2개의 TFT(110,130)와 충전용 캐패시터(200) 및 빛을 자체적으로 발산하는 유기 전계 발광 소자(250)로 구성된다.
도 2에 도시된 바와 같이 2개의 TFT(110,130) 중 제 1 TFT(110)는 게이트선들(20)에 인접하여 형성되고 유기 전계 발광 표시장치(1)가 한 프레임 동안 그 화상을 유지할 수 있도록 충전용 캐패시터(200)를 채우는 부분으로, 크게 게이트선(20)에 접속되어 TFT 온/오프 신호를 인가하는 게이트 전극(114)과, 게이트 전극(114)의 상부에 형성되며 데이터선(30)과 접속되어 데이터 신호가 공급되는 소스 전극(116) 및 제 1 TFT(110)와 충전용 캐패시터(200) 사이를 전기적으로 연결시켜 충전용 캐패시터(200)에 전원을 공급하는 드레인 전극(118)으로 구성된다.
충전용 캐패시터(200)는 제 1 TFT(110)와 제 2 TFT(130) 사이의 소정 공간에 형성되어 한 프레임 동안 제 2 TFT(130)를 구동시키는데 필요한 구동전압을 저장하는 것으로, 제 1 TFT(110)의 드레인 전극(118)과 접속되는 제 1 전극(210), 제 1 전극(110)의 상부에 제 1 전극(110)과 오버랩되어 형성되고 전원인가선(40)과 전기적으로 연결되는 제 2 전극(220) 및 제 1 전극(210)과 제 2 전극(220) 사이에 형성되어 유전체(154)로 사용되는 유전용 절연막으로 구성된다.
그리고, 제 2 TFT(130)는 충전용 캐패시터(200)의 하부에 형성되며 유기 전계 발광 소자(250)를 구동시키는 전류를 공급하는 부분으로, 크게 충전용 캐패시터(200)의 제 1 전극(210)에 접속되어 TFT 온/오프 신호를 공급하는 게이트 전극(134), 게이트 전극(134)의 상부에 형성되고 전원인가선(40)에 접속되어 데이터 신호를 공급하는 소스 전극(136) 및 제 2 TFT(130)와 유기 전계 발광 소자(250)를 전기적으로 연결시켜 유기 전계 발광 소자(250)에 구동전원을 인가하는 드레인전극(138)으로 구성된다.
한편, 유기 전계 발광 소자(260)는 화소(100) 중에서 제 1 및 제 2 TFT(110,130)와 충전용 캐패시터(200)가 형성된 영역을 제외한 나머지 영역에 형성되고 전류의 흐름에 의해 적색, 녹색, 청색의 빛을 자체적으로 발산시켜 소정의 화상 정보를 표시하는 부분으로, 제 2 TFT(130)의 드레인 전극(138)의 하부에 형성되며 드레인 전극(138)에 연결되어 제 2 TFT(130)로부터 플러스 전원을 공급받는 애노드 전극(260), 화소(100)를 덮으며 마이너스 전원이 공급되는 캐소드 전극(280) 및 애노드 전극(260)과 캐소드 전극(280) 사이에 형성되어 전류의 흐름에 의해 소정 색의 빛을 발산하는 발광 소자층(270)으로 구성된다.
이와 같이 구성된 유기 전계 발광 표시장치의 제조 방법을 첨부된 도면 도 3과 도 4를 참조하여 설명하면 다음과 같다.
먼저, 절연기판(10)의 상부면 전체에 버퍼층(150)을 형성하고, 버퍼층(150)의 상부면에 비정질 실리콘을 도포한 후에 소정의 공정을 거쳐 비정질 실리콘을 폴리 실리콘(poly-Si)으로 만든다. 이어, 절연기판(10)의 전면에 도포된 폴리 실리콘을 패터닝하여 도 2에 도시된 바와 같이 제 1 TFT(110)와 제 2 TFT(130)가 형성될 소정부부에만 반도체층(112, 132)을 형성한다.
이후에 반도체층(112,132)과 버퍼층(150)을 덮도록 반도체층(112,132)의 상부에 SiNx 물질을 도포하여 제 1 절연막(152)을 형성한다.
그리고, 제 1 절연막(152)의 상부면에 게이트 메탈을 증착시키고 게이트 메탈을 패터닝하여 제 1 절연막(152) 중에서 반도체층(112,132)의 중앙과 대응되는부분에 게이트 전극(114,134)을 형성하고, 도 3에 도시된 바와 같이 제 1 TFT(110)의 게이트 전극(114)과 제 2 TFT(130)의 게이트 전극(134) 사이의 소정부분에 제 1 전극(210)을 형성한다.
게이트 전극(114,134)과 제 1 전극(210)이 형성되면, 절연기판(10)의 전면에 절연물질을 얇게 도포하여 충전용 캐패시터(200)의 유전체로 사용되는 유전용 절연막(154a)을 형성한다. 유전용 절연막(154a)의 두께는 50∼200㎚ 정도이며, 유전용 절연막(154a)의 가장 바람직한 두께는 약 150㎚이다.
이와 같이 두께가 얇은 유전용 절연막(154a)이 제 1 전극(210)의 상부면에 형성되면, 유전용 절연막(154a)의 상부면에 빛을 투과시키는 투명한 금속을 증착시키고, 증착된 투명한 금속을 사진 식각하여 도 2와 도 4에 도시된 것과 같이 제 1 전극(210)의 상부에 제 2 전극(220)을 형성하고, 유기 전계 발광 소자(250)가 형성될 소정부분에 플러스 전원이 인가되는 애노드 전극(260)을 형성한다.
바람직하게, 투명한 금속은 ITO 및 IZO 금속이다.
제 2 전극(220)과 애노드 전극(260)이 제 1 절연막의 상부면에 형성되면, 절연기판(10)의 전면에 절연물질을 두껍게 도포하여 유전용 절연막(154a)보다 두께가 두꺼운 제 2 절연막(154b)을 형성한다. 여기서, 제 2 절연막(154b)은 유전용 절연막(154a)과 함께 게이트선(20)과 게이트 전극(114,134)을 상부층에 형성될 전극으로부터 절연시키는 것이므로, 제 2 절연막(154b)의 두께는 유전용 절연막(154a)의 두께와 합했을 때 400∼500㎚가 되어야한다. 따라서, 제 2 절연막(154b)의 두께는 300∼450㎚ 정도가 된다.
이와 같이 제 2 절연막(154b)이 형성되면, 도 3과 도 4에 도시된 바와 같이 제 2 절연막(154b) 상에 복수개의 컨택홀을 뚫는다. 그 위치는 제 2 절연막(154b) 중에서 반도체층(112,132)의 양측 단부와 대응되는 부분, 제 1 전극(210)과 대응되는 부분, 제 2 전극(220)과 대응되는 부분 및 애노드 전극(260)과 대응되는 부분으로, 반도체층(112,132)과 제 1 전극(210)과 대응되는 부분에 형성되는 컨택홀은 제 2 절연막(154b)으로부터 제 1 절연막(152)까지 뚫기 때문에 그 깊이가 깊고 제 2 전극(220) 및 애노드 전극(260)과 대응되는 부분에 형성되는 컨택홀은 제 2 절연막만 뚫기 때문에 깊이가 얇다.
이와 같이 제 2 전극(220)과 애노드 전극(260)에 대응되는 부분에 형성되는 택홀의 깊이는 나머지 부분에 형성되는 컨택홀의 깊이보다 얕지만 제 2 전극(220)과 애노드 전극(260)을 형성하는 금속이 식각 방지벽 역할을 하기 때문에 나머지 부분에서 유전용 절연막(154a)과 제 1 절연막(152)을 식각하여 컨택홀을 형성하는 동안 제 2 전극(220)과 애노드 전극(260)이 그 하부에 형성되는 다른 막들이 식각용액으로 인해 손상되는 것을 방지하여 준다.
제 2 절연막(154b)에 복수개의 컨택홀들이 형성되면, 절연기판(10)의 전면에 소스/드레인 메탈을 증착시키고, 소스/드레인 메탈을 사진 식각함으로써, 제 2 절연막(154b)의 상부면 중에서 게이트 전극(114,134)의 양측으로 소스/드레인 전극(116,136)(118,138)을 형성하고, 전원인가선(40)과 제 2 전극(220) 사이에 연결선(158)을 형성한다.
여기서, 도 3에 도시된 바와 같이 제 1 TFT(110)의 소스 전극(116)의 일단은데이터선(30)에 연결되고 소스 전극(116)의 타단은 컨택홀을 통해 반도체층(112)의 일측 단부와 연결되며, 제 1 TFT의 드레인 전극(118)의 일단은 컨택홀을 통해 반도체층(112)의 타단과 연결되고 드레인 전극(118)의 타단은 컨택홀을 통해서 제 1 전극(210)과 연결된다.
그리고, 도 4에 도시된 바와 같이 제 2 TFT(130)의 소스 전극(136)의 일단은 전원인가선(40)에 연결되고 소스 전극(136)의 타단은 컨택홀을 통해 반도체층(136)과 연결되며, 제 2 TFT(130)의 드레인 전극(138)의 일단은 컨택홀을 통해서 반도체층(136)과 연결되고 드레인 전극(138)의 타단은 컨택홀을 통해 애노드 전극(260)과 연결된다.
한편, 소스/드레인 전극(116,136)(118,138)이 형성되면, 하부막을 평탄화시키고 소스/드레인 전극(116,136)(118,138)과 제 2 전극(220)을 상부층으로부터 절연시키기 위해서 절연기판(10)의 전면에 절연물질을 두껍게 도포하고 평탄화 공정을 거쳐 평탄화 절연막(156)을 형성한다.
이어, 평탄화 절연막(156)의 상부면 중에서 애노드 전극(260)과 대응되는 부분에 소정크기를 갖는 컨택홀을 형성하여 제 2 절연막(154b) 및 평탄화 절연막(156)의 외부로 애노드 전극(260)을 노출시킨다.
이후, 컨택홀의 포함하여 컨택홀의 주변 소정부분까지 소정 색을 갖는 유기 물질을 도포함으로써, 전류의 흐름에 의해 소정 색의 빛을 자체적으로 발산하는 발광 소자층(270)을 형성한다.
도 4에서는 상세하게 도시되어 있지 않지만 발광 소자층(270)은 정공 수송층과 발광층 및 전자 수송층으로 구성된다. 정공 수송층은 애노드 전극(260)으로부터 주입된 정공을 발광층으로 전달하고, 전자 수송층은 후술될 캐소드 전극에서 주입된 전자를 발광층으로 전달하며, 발광층은 수송된 정공과 전자를 재결합시켜 빛을 발산시킨다. 즉, 정공과 전자가 재결합하면 발광층을 형성하는 유기 분자들이 여기되면서 여기자가 방사되고, 방사된 여기자가 비활성화되면서 발광층으로부터 빛이 발산되는 것이다.
앞에서 설명한 구성을 갖는 발광 소자층(270)이 형성되면, 발광 소자층(270)과 평탄화 절연막(156)을 덮도록 발광 소자층(270)의 상부에 애노드 전극(260)보다 일함수가 작은 캐소드 메탈을 증착함으로써, 마이너스 전원이 인가되며 발광 소자층(270)에 전자를 공급하는 캐소드 전극(280)을 형성한다.
한편, 앞에서 설명한 신호선들(50) 중에서 게이트선들(20)은 게이트 전극(114,134) 및 제 1 전극(210)이 형성될 때 함께 형성되고, 데이터선들(30) 및 전원인가선들(40)은 소스/드레인 전극(116,136)(118,138)이 형성될 때 함께 형성된다.
이상에서 설명한 과정을 거쳐 유기 전계 발광 표시장치(1)를 제조할 경우에 제 1 전극(210)과 제 2 전극(220) 사이에 두께가 얇은 유전용 절연막(154a)이 형성되기 때문에 제 1 전극(210) 및 제 2 전극(220)의 면적이 작아져도 충전용 캐패시터(200)의 정전용량은 커지게 된다.
또한, 게이트선(20)과 데이터선(30)이 교차되는 부분과, 게이트 전극(114,134) 및 소스/드레인 전극(116,136)(118,138)이 형성되는 부분에는 유전용 절연막(154a) 위에 또 하나의 절연막(154b)이 형성되기 때문에 게이트선과 데이터선의 단락을 방지할 수 있다.
따라서, 충전용 캐패시터(200)의 면적이 종래의 충전용 캐패시터 면적의 1/3 이하로 줄어들어도 종래와 동일한 정전용량을 가질 수 있고, 유전용 절연막(154a)과 그 위에 형성되는 제 2 절연막(154b)의 두께를 합하면 400∼500㎚ 정도의 두께가 되므로 게이트선(20)과 데이터선(30)이 단락되는 것도 방지할 수 있다.
한편, 제 2 TFT의 드레인 전극(138)과 애노드 전극(260)을 연결시키기 위한 컨택홀 형성 공정이 소스/드레인 전극(116,136)(118)과 반도체층(112,132)을 연결시키 위한 컨택홀 형성공정 및 제 1 TFT의 드레인 전극(118)을 제 1 전극(210)에 연결시키기 위한 컨택홀 형성공정과 함께 형성되기 때문에 6매의 마스크만이 필요하다.
즉, 마스크가 사용되는 공정은 반도체층(112,132)을 형성하는 공정, 게이트선(20)과 게이트 전극(114,134) 및 제 1 전극(210)을 형성하는 공정, 애노드 전극(260)과 제 2 전극을 형성하는 공정, 제 2 절연막(154)에 복수개의 컨택홀을 형성하는 공정, 데이터선(30)과 전원인가선(40) 및 소스/드레인 전극(116,136)(118,138)을 형성하는 공정 및 평탄화 절연막(156)에 컨택홀을 형성하는 공정이다.
이상에서 설명한 바와 같이 본 발명에서는 제 1 전극과 제 2 전극 사이에 두께가 얇은 유전용 절연막을 형성하고, 게이트선과 데이터선이 형성되는 부분과 게이트 전극 및 소스/드레인 전극이 형성되는 부분에는 유전체용 캐패시터 위에 두께가 두꺼운 또 하나의 절연막을 형성함으로써, 게이트선과 데이터선의 단락을 방지하면서 충전용 캐패시터의 면적을 줄일 수 있다. 그러므로 화소의 개구율을 증대시킬 수 있는 효과가 있다.
또한, 제 2 TFT의 드레인 전극과 애노드 전극을 연결시키기 위한 컨택홀 형성 공정이 소스/드레인 전극과 반도체층을 연결시키기 위한 컨택홀 형성공정 및 제 1 TFT의 드레인 전극을 제 1 전극에 연결시키기 위한 컨택홀 형성공정과 함께 진행되기 때문에 유기 전계 발광 표시장치를 형성하는데 총 6매의 마스크만이 사용된다. 이로 인해 공정시간 및 제조 공정 수가 줄어들어 제품의 수율이 향상되고 가격이 저하될 수 있는 효과가 있다.
Claims (10)
- 기판 상에 매트릭스 형태로 배열되는 신호선들과, 상기 신호선들의 교차영역의 소정부분에 형성되며 제 1 반도체층과 제 1 게이트 전극과 제 1 소스/드레인 전극을 구비하는 제 1 TFT와, 상기 제 1 TFT와 전기적으로 연결되어 구동용 전원을 저장하는 충전용 캐패시터와, 상기 충전용 캐패시터와 전기적으로 연결되며 제 2 반도체층과 제 2 게이트 전극과 제 2 소스/드레인 전극을 구비하는 제 2 TFT 및 상기 제 2 TFT와 전기적으로 연결되어 소정의 화상을 표시하며 애노드 전극과 발광 소자층 및 캐소드 전극을 구비하는 유기 전계 발광 소자를 포함하는 유기 전계 발광 표시장치에 있어서,상기 충전용 캐패시터는 상기 제 1 및 제 2 반도체층과 상기 제 1 및 제 2 게이트 전극을 절연시키는 제 1 절연막의 상부면 소정부분에 형성되는 제 1 전극과, 상기 제 1 및 제 2 게이트 소자와 상기 제 1 전극의 상부에 형성되는 유전용 절연막과, 상기 유전용 절연막의 상부면 중에서 상기 제 1 전극과 대응되는 부분에 형성되는 제 2 전극으로 구성되며,상기, 상기 제 2 전극의 상부에는 상기 유전용 절연막보다 두께가 두꺼운 제 2 절연막이 형성되며, 상기 제 2 절연막의 소정부분에는 상기 제 1 TFT를 상기 충전용 캐패시터에 접속시키고, 상기 제 2 TFT를 상기 유기 전계 발광 소자에 접속시키기 위한 컨택홀들이 복수개 형성되는 것을 특징으로 하는 유기 전계 발광 표시장치.
- 제 1 항에 있어서, 상기 유전용 절연막은 상기 충전용 캐패시터의 유전체로 사용됨과 아울러 상기 제 2 절연막과 함께 상기 제 1 및 제 2 게이트 전극을 상기 제 1 및 제 2 소스/드레인 전극으로부터 절연시키는 것을 특징으로 하는 유기 전계 발광 표시장치.
- 제 1 항에 있어서, 상기 유전용 절연막의 두께와 상기 제 2 절연막의 두께를 합한 값은 약 400∼500㎚인 것을 특징으로 하는 유기 전계 발광 표시장치.
- 제 3 항에 있어서, 상기 유전용 절연막의 두께는 50∼200㎚ 사이의 값을 가지는 것을 특징으로 하는 유기 전계 발광 표시장치.
- 신호선들과, 제 1 TFT와, 제 2 TFT와, 충전용 캐패시터 및 유기 전계 발광 소자를 구비한 유기 전계 발광 표시장치를 제조하는 방법에 있어서,기판의 상부면에 도포된 폴리 실리콘을 패터닝하여 상기 제 1 TFT가 형성될 소정부분에 제 1 반도체층을 형성하고, 상기 제 2 TFT가 형성될 소정부분에 제 2 반도체층을 형성하는 단계;상기 제 1 및 제 2 반도체층이 형성된 상기 기판의 전면에 소정의 절연물질을 도포하여 제 1 절연막을 형성하는 단계;상기 제 1 절연막의 상부면에 게이트 메탈을 증착시키고 상기 게이트 메탈을패터닝하여 상기 제 1 절연막 중에서 제 1 반도체층과 대응되는 소정부분에 제 1 게이트 전극을 형성하고, 상기 제 2 반도체층과 대응되는 소정부분에 제 2 게이트 전극을 형성하며, 상기 제 1 및 제 2 게이트 전극 사이의 소정부분에 제 1 전극을 형성하는 단계;상기 제 1 및 제 2 게이트 전극과 제 1 전극이 형성된 상기 기판의 전면에 절연물질을 얇게 도포하여 유전용 절연막을 형성하는 단계;상기 유전용 절연막의 상부면에 투명한 금속을 증착시키고, 상기 투명한 금속을 패터닝하여 상기 제 1 전극의 상부에 제 2 전극을 형성하고, 상기 유기 전계발광 소자가 형성될 부분에 애노드 전극을 형성하는 단계;상기 제 2 전극과 상기 애노드 전극이 형성된 상기 기판의 전면에 절연물질을 도포하여 상기 유전용 절연막보다 두꺼운 제 2 절연막을 형성하는 단계;상기 제 2 절연막 중에서 상기 제 1 및 제 2 반도체층의 양측 단부와 대응되는 부분과, 상기 제 1 전극과 대응되는 소정부분과, 상기 제 2 전극과 대응되는 소정부분 및 상기 애노드 전극과 대응되는 소정부분에 컨택홀을 형성하는 단계;상기 컨택홀이 형성된 상기 기판의 전면에 소스/드레인 메탈을 증착시키고, 상기 소스/드레인 메탈을 패터닝하여 상기 제 1 반도체층의 양측에 상기 제 1 반도체층과 상기 제 1 전극에 연결되는 제 1 소스/드레인 전극을 형성하고, 상기 제 2 반도체층의 양측에 상기 제 2 반도체층과 상기 애노드 전극에 연결되는 제 2 소스/드레인 전극을 형성하며, 상기 제 2 전극과 상기 신호선을 연결시키는 연결선을 형성하는 단계;상기 제 1 및 제 2 소스/드레인 전극이 형성된 상기 기판의 전면에 소정의 절연물질을 도포하여 하부층을 평탄화시키고 상기 하부층과 상부층을 절연시키는 평탄화 절연막을 형성하는 단계;상기 평탄화 절연막의 상부면 중에서 상기 애노드 전극과 대응되는 부분에 소정크기를 갖는 컨택홀을 형성하는 단계;상기 컨택홀의 포함하여 상기 컨택홀의 주변 소정부분까지 소정 색을 갖는 유기 물질을 도포하여 소정 색의 빛을 발산하는 발광 소자층을 형성하는 단계;상기 발광 소자층과 상기 평탄화 절연막을 덮도록 상기 발광 소자층의 상부에 캐소드 메탈을 증착하여 캐소드 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 유기 전계 발광 표시 장치의 제조 방법.
- 제 5 항에 있어서, 상기 제 1 및 제 2 반도체층을 형성하는 공정과, 상기 제 1 및 제 2 게이트 전극 및 상기 제 1 전극을 형성하는 공정과, 상기 애노드 전극과 상기 제 2 전극을 형성하는 공정과, 상기 제 2 절연막에 컨택홀을 형성하는 공정과, 상기 제 1 및 제 2 소스/드레인 전극과 상기 연결선을 형성하는 공정 및 상기 평탄화 절연막에 컨택홀을 형성하는 공정에 마스크가 사용되는 것을 특징으로 하는 유기 전계 발광 표시장치의 제조 방법.
- 제 5 항에 있어서, 상기 제 1 소스 전극의 일단은 상기 신호선에 연결되고 상기 제 1 소스 전극의 타단은 상기 컨택홀을 통해 상기 제 1 반도체층의 일측 단부에 연결되고, 상기 제 1 드레인 전극의 일단은 상기 컨택홀을 통해 상기 제 1 반도체층의 타측 단부에 연결되며 상기 제 1 드레인 전극의 타단은 상기 컨택홀을 통해서 상기 제 1 전극에 연결되며,상기 제 2 소스 전극의 일단은 상기 신호선에 연결되고 상기 제 2 소스 전극의 타단은 상기 컨택홀을 통해 상기 제 2 반도체층의 일측단부에 연결되며, 제 2 드레인 전극의 일단은 상기 컨택홀을 통해서 상기 반도체층의 타측 단부에 연결되고 상기 제 2 드레인 전극의 타단은 상기 컨택홀을 통해 상기 애노드 전극에 연결되며,상기 연결선의 일단은 상기 신호선에 연결되고 상기 연결선의 타단은 컨택홀을 통해 상기 제 2 전극에 연결되는 것을 특징으로 하는 유기 전계 발광 표시장치의 제조 방법.
- 제 5 항에 있어서, 상기 제 2 전극은 상기 애노드 전극과 동일한 물질로 형성되며, 상기 제 2 전극 및 상기 애노드 전극을 형성하는 상기 투명한 금속은 상기 캐소드 전극보다 일함수가 큰 물질인 것을 특징으로 하는 유기 전계 발광 표시장치의 제조 방법.
- 제 8 항에 있어서, 상기 제 2 전극과 상기 애노드 전극을 형성하는 금속은 ITO 금속 또는 IZO 금속 중 선택된 어느 하나인 것을 특징으로 하는 유기 전계 발광 표시소자의 제조 방법.
- 제 5 항에 있어서, 상기 기판과 상기 제 1 및 제 2 반도체층 사이에는 버퍼층이 더 형성되는 것을 특징으로 하는 유기 전계 발광 표시장치의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000072645A KR100590255B1 (ko) | 2000-12-02 | 2000-12-02 | 유기 전계 발광 표시장치 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000072645A KR100590255B1 (ko) | 2000-12-02 | 2000-12-02 | 유기 전계 발광 표시장치 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020043324A true KR20020043324A (ko) | 2002-06-10 |
| KR100590255B1 KR100590255B1 (ko) | 2006-06-15 |
Family
ID=27679149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000072645A KR100590255B1 (ko) | 2000-12-02 | 2000-12-02 | 유기 전계 발광 표시장치 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100590255B1 (ko) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100404989B1 (ko) * | 2001-10-09 | 2003-11-07 | 엘지.필립스 엘시디 주식회사 | 액티브 매트릭스형 유기전계발광 소자 및 그의 제조방법 |
| KR100441435B1 (ko) * | 2002-05-31 | 2004-07-21 | 삼성에스디아이 주식회사 | 액티브 매트릭스 타입의 유기전계발광표시장치의 제조방법 |
| KR100441436B1 (ko) * | 2002-06-17 | 2004-07-21 | 삼성에스디아이 주식회사 | 투과율이 향상된 평판표시장치 및 그의 제조방법 |
| KR100441433B1 (ko) * | 2001-04-12 | 2004-07-22 | 삼성에스디아이 주식회사 | 평판 표시 장치 및 그 제조 방법 |
| KR100453635B1 (ko) * | 2001-12-29 | 2004-10-20 | 엘지.필립스 엘시디 주식회사 | 능동행렬 유기전기발광소자 |
| KR100473226B1 (ko) * | 2002-07-11 | 2005-03-10 | 엘지.필립스 엘시디 주식회사 | 액티브 매트릭스형 유기전계발광 소자 |
| KR100702562B1 (ko) * | 2004-04-21 | 2007-04-04 | 샤프 가부시키가이샤 | 표시 장치용 액티브 매트릭스 기판 및 그 제조 방법 |
| US11605688B2 (en) | 2012-09-19 | 2023-03-14 | Samsung Display Co., Ltd. | Thin film transistor array substrate and organic light-emitting diode display |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101499233B1 (ko) | 2008-09-03 | 2015-03-06 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
-
2000
- 2000-12-02 KR KR1020000072645A patent/KR100590255B1/ko active IP Right Grant
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100441433B1 (ko) * | 2001-04-12 | 2004-07-22 | 삼성에스디아이 주식회사 | 평판 표시 장치 및 그 제조 방법 |
| KR100404989B1 (ko) * | 2001-10-09 | 2003-11-07 | 엘지.필립스 엘시디 주식회사 | 액티브 매트릭스형 유기전계발광 소자 및 그의 제조방법 |
| KR100453635B1 (ko) * | 2001-12-29 | 2004-10-20 | 엘지.필립스 엘시디 주식회사 | 능동행렬 유기전기발광소자 |
| KR100441435B1 (ko) * | 2002-05-31 | 2004-07-21 | 삼성에스디아이 주식회사 | 액티브 매트릭스 타입의 유기전계발광표시장치의 제조방법 |
| KR100441436B1 (ko) * | 2002-06-17 | 2004-07-21 | 삼성에스디아이 주식회사 | 투과율이 향상된 평판표시장치 및 그의 제조방법 |
| KR100473226B1 (ko) * | 2002-07-11 | 2005-03-10 | 엘지.필립스 엘시디 주식회사 | 액티브 매트릭스형 유기전계발광 소자 |
| KR100702562B1 (ko) * | 2004-04-21 | 2007-04-04 | 샤프 가부시키가이샤 | 표시 장치용 액티브 매트릭스 기판 및 그 제조 방법 |
| US7808570B2 (en) | 2004-04-21 | 2010-10-05 | Sharp Kabushiki Kaisha | Active matrix substrate for display device and its manufacture method |
| US11605688B2 (en) | 2012-09-19 | 2023-03-14 | Samsung Display Co., Ltd. | Thin film transistor array substrate and organic light-emitting diode display |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100590255B1 (ko) | 2006-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100495702B1 (ko) | 유기 전계 발광 표시 장치 및 그 제조 방법 | |
| JP6211873B2 (ja) | 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法 | |
| US7131884B2 (en) | Organic electroluminescent display panel device and method of fabricating the same | |
| KR100564197B1 (ko) | 일렉트로 루미네센스 표시 장치 및 그 제조 방법 | |
| KR101976829B1 (ko) | 대면적 유기발광 다이오드 표시장치 및 그 제조 방법 | |
| KR100388174B1 (ko) | 컬러 표시 장치 | |
| US6998770B2 (en) | Organic electroluminescent device and fabricating method thereof | |
| US7259395B2 (en) | Dual panel type organic electroluminescent display device and manufacturing method for the same | |
| US7309957B2 (en) | Organic electroluminescent display device and method of fabricating the same | |
| KR100513609B1 (ko) | 일렉트로 루미네센스 표시 장치의 제조 방법 | |
| US20040135501A1 (en) | Organic electroluminescence panel | |
| KR20040025383A (ko) | 유기 전계 발광 표시 장치 및 그 제조방법 | |
| US7064350B2 (en) | Organic electroluminescent display device and method of fabricating the same | |
| US6927536B2 (en) | Organic electroluminescent display device with insulating layer patterns and method of fabricating the same | |
| KR101480005B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| KR100590255B1 (ko) | 유기 전계 발광 표시장치 및 그 제조 방법 | |
| KR101978779B1 (ko) | 유기발광 다이오드 표시장치 및 그 제조 방법 | |
| KR101782165B1 (ko) | 유기전계 발광표시장치 및 그 제조 방법 | |
| KR20150113422A (ko) | 유기발광 다이오드 표시장치 및 그 제조 방법 | |
| KR102089248B1 (ko) | 유기발광다이오드소자 및 그의 제조방법 | |
| KR100739649B1 (ko) | 유기 전계 발광 표시장치 및 이의 제조 방법 | |
| KR20150037278A (ko) | 대면적 상부 발광형 유기발광 다이오드 표시장치 | |
| KR100571003B1 (ko) | 평판 표시 장치 및 그 제조 방법 | |
| KR100739143B1 (ko) | 전면 발광형 ｏｌｅｄ 소자 및 그 제조 방법 | |
| KR100631121B1 (ko) | 유기전계발광표시소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130530 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140530 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20150601 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20160530 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20170601 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20190529 Year of fee payment: 14 |