KR100571003B1 - 평판 표시 장치 및 그 제조 방법 - Google Patents

평판 표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100571003B1
KR100571003B1 KR1020010005649A KR20010005649A KR100571003B1 KR 100571003 B1 KR100571003 B1 KR 100571003B1 KR 1020010005649 A KR1020010005649 A KR 1020010005649A KR 20010005649 A KR20010005649 A KR 20010005649A KR 100571003 B1 KR100571003 B1 KR 100571003B1
Authority
KR
South Korea
Prior art keywords
electrode
tft
semiconductor layer
source
layer
Prior art date
Application number
KR1020010005649A
Other languages
English (en)
Other versions
KR20020065225A (ko
Inventor
김금남
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020010005649A priority Critical patent/KR100571003B1/ko
Publication of KR20020065225A publication Critical patent/KR20020065225A/ko
Application granted granted Critical
Publication of KR100571003B1 publication Critical patent/KR100571003B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03622—Manufacturing methods by patterning a pre-deposited material using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/1161—Physical or chemical etching

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 제 1 TFT, 제 2 TFT, 충전용 캐패시터 및 유기 전계 발광 소자를 구비한 유기 전계 발광 소자에 있어서, 유기 전계 발광 소자의 애노드 전극을 제 2 TFT의 드레인 전극의 하부에 형성하여 제 2 TFT의 드레인 전극과 애노드 전극을 직접 연결시킨다.
그러면, 유기 전계 발광 표시장치를 제조하는데 총 6매의 마스크가 사용되고, 소스/드레인 전극과 애노드 전극 사이에 절연막을 형성하는 공정이 생략되기 때문에 공정시간 및 제조 공정 수가 줄어들어 제품의 수율이 향상된다.
TFT, 유기 전계 발광 소자, 충전용 캐패시터, 애노드 전극, 소스/드레인 전극, 마스크

Description

평판 표시 장치 및 그 제조 방법 {Flat Panel Display Device and Method of Manufacturing the Same}
도 1은 본 발명에 의한 유기 전계 발광 표시장치의 구조를 개념적으로 도시한 개념도.
도 2는 도 1의 A부분을 확대하여 개념적으로 도시한 요부 확대도.
도 3은 도 2를 Ⅲ-Ⅲ선으로 절단한 단면도.
도 4는 도 2를 Ⅳ-Ⅳ선으로 절단한 단면도.
본 발명은 평판 표시장치 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 소스/드레인 전극과 화소 전극을 절연시키는 절연막에 컨택홀을 형성하지 않고 드레인 전극과 화소 전극을 직접 전기적으로 연결시킴으로써 마스크 사용 개수를 줄이고 화소전극을 형성하는 투명한 금속을 에칭할 때 투명한 금속 에칭용액으로부터 소스/드레인 전극을 보호하기 위한 평판 표시장치 및 그 제조 방법에 관한 것이다.
일반적으로 사용되고 있는 표시장치들 중의 하나인 음극선관(CRT:cathode ray tube)은 텔레비젼을 비롯해서 계측기기, 정보 단말기기 등의 모니터에 주로 이 용되고 있으나, CRT 자체의 무게와 크기로 인하여 전자 제품의 소형화, 경량화의 요구에 적극 대응할 수 없다.
이러한 CRT를 대체하기 위해 소형, 경량화의 장점을 가지고 있는 평판 표시 장치가 주목받고 있다. 평판 표시장치 중에서도 LCD 패널 내부에 주입된 액정의 전기 광학적 성질을 이용하여 정보를 표시하는 액정표시장치(Liquid Crystal Display) 및 전류의 흐름에 의해 유기 물질이 자체 발광하는 유기 전계 발광 표시장치 등이 활발하게 개발되고 있으며, 현대 사회가 정보 사회화 되어감에 따라 액정표시장치 및 유기 전계 발광 표시장치의 중요성은 점차 증대되는 추세에 있다.
최근에는 액정 표시장치에 비해 유기 전계 발광 표시장치가 평판 표시장치로서 주목받고 있다. 이는 유기 전계 발광 소자는 스스로 발광하기 때문에 액정표시장치에서는 필요한 백라이트 어셈블리가 필요 없어 LCD 보다 유기 전계 발광 표시장치를 경량화 박형화시킬 수 있고, 시야각에도 제한이 없어 차세대의 평판 표시장치로서 주목받고 있는 것이다.
최근에는 유기 전계 발광 소자와 이를 구동시키는 박막 트랜지스터를 접목시킨 유기 전계 발광 표시장치의 개발이 활발히 진행되고 있다.
유기 전계 발광 소자와 스위칭 소자인 박막 트랜지스터(이하, TFT라 함)를 구비한 유기 전계 발광 표시소자는 크게 매트릭스 형태로 배열되는 신호선들과, 신호선들의 교차영역에 형성되는 제 1 및 제 2 TFT와, 충전용 캐패시터 및 빛을 자체적으로 발산하는 유기 전계 발광 소자로 구성된다.
여기서, 신호선들은 데이터선들과, 각 데이터선들에 평행하게 형성되는 전원 인가선들 및 데이터선들과 전원인가선에 교차되도록 형성되는 게이트선들로 구성되고, 제 1 및 제 2 TFT는 크게 게이트 전극, 반도체층 및 소스 전극으로 구성된다. 그리고, 충전용 캐패시터는 제 1 전극, 유전체 및 제 2 전극으로 구성되며, 유기 전계 발광 소자는 애노드 전극, 발광 소자층 및 캐소드 전극으로 구성된다.
이와 같이 구성된 유기 전계 발광 표시소자의 제조 방법을 개략적으로 설명하면 다음과 같다.
먼저, 유리나 합성 수지 등으로 이루어진 투명한 절연 기판 상에 폴리 실리콘을 도포하고 이를 패터닝하여 제 1 TFT와 제 2 TFT가 형성될 소정부분에 반도체층을 형성한다. 그리고 반도체층이 형성되면 반도체층의 상부에 제 1 절연막을 형성한다.
이후에, 제 1 절연막의 상부면에 게이트 메탈을 증착시키고 이를 패터닝함으로써, 제 1 절연막의 상부면 중에서 반도체층이 형성된 소정부분과 대응되는 부분에 게이트 전극을 형성하고, 제 1 TFT와 제 2 TFT가 형성될 영역 사이의 공간에 제 1 전극을 넓게 형성한다.
이어, 게이트 전극 및 제 1 전극의 상부에 제 2 절연막을 도포하고, 제 2 절연막 중에서 반도체층의 양측 단부에 대응되는 부분과, 제 1 전극의 일측 단부와 대응되는 부분에 컨택홀을 형성함으로써, 반도체층과 제 1 전극의 소정부분을 제 1 및 제 2 절연막의 외부로 노출시킨다.
계속해서, 제 2 절연막의 상부면에 소스/드레인 메탈을 증착시키고, 이를 패터닝하여 소스/드레인 전극 및 충전용 제 2 전극을 형성한다. 여기서, 소스/드레인 메탈이 증착될 때 컨택홀이 채워지므로 소스/드레인 전극과 반도체층이 전기적으로 연결되고, 제 1 전극은 드레인 전극과 전기적으로 연결된다. 그리고, 제 2 전극은 제 1 전극이 형성된 부분에 형성되며, 제 1 및 제 2 전극 사이에 형성된 제 2 절연막이 충전용 캐패시터의 유전체 역할을 한다.
소스/드레인 전극 및 제 2 전극이 형성되면, 이들 상부에 제 3 절연막을 코팅하고, 제 3 절연막 중에서 제 2 TFT의 소스 전극과 대응되는 부분에만 컨택홀을 형성함으로써, 소스 전극의 소정 부분을 제 3 절연막의 외부로 노출시킨다.
이후에, 투명한 금속, 예를 들어 ITO 금속을 제 3 절연막의 상부면에 증착시킨 후에 ITO 금속을 패터닝하여 제 1 및 제 2 TFT와 충전용 캐패시터가 형성되지 않은 나머지 부분에 플러스 전원이 인가되는 애노드 전극을 형성한다. 이때, 컨택홀을 통해서 소스 전극과 애노드 전극이 전기적으로 연결된다.
이와 같이 애노드 전극이 형성되면, 애노드 전극의 상부에 평판화 보호막을 형성하고, 평판화 보호막 중에서 애노드 전극이 형성된 부분과 대응되는 부분에 소정 크기를 갖는 컨택홀을 형성하여 애노드 전극을 평판화 보호막의 외부로 노출시킨다.
이후에, 컨택홀이 형성된 부분에 소정의 색을 갖는 유기 물질을 증착함으로써 전류의 흐름에 의해 적색, 녹색, 청색의 빛을 자체적으로 발산시키는 발광 소자층을 형성한다.
이어, 발광 소자층의 상부에 캐소드 메탈을 증착시켜 마이너스 전원이 공급되는 캐소드 전극을 형성한다.
한편, 신호선들 중에서 게이트선은 게이트 전극 및 제 1 전극이 형성될 때 함께 형성되고, 데이터선들 및 전원인가선들은 소스/드레인 전극과 제 2 전극이 형성될 때 함께 형성된다.
이러한 과정을 진행하여 TFT 및 유기 전계 발광 소자를 형성하려면 최소 7매의 마스크가 필요하다.
즉, 반도체층을 형성하는 공정, 게이트 전극 및 제 1 전극을 형성하는 공정, 제 1 절연막과 제 2 절연막의 소정부분에 컨택홀을 형성하는 공정, 소스/드레인 전극과 제 2 전극을 형성하는 공정, 제 3 절연막의 소정부분에 컨택홀을 형성하는 공정, 애노드 전극을 형성하는 공정 및 평판화 보호막에 컨택홀을 형성하는 공정 등에서 마스크가 사용된다.
이와 같이 많은 개수의 마스크가 사용되고 소스/드레인 전극과 애노드 전극을 절연시키는 제 3 절연막이 반드시 형성되어야 하므로 유기 전계 발광 표시장치의 공정시간이 증가되고, 공정 수 및 마스크 제작비용으로 인해 제품의 가격이 상승되는 문제점이 있다.
또한, 투명한 금속을 에칭하여 애노드 전극을 형성할 때 투명한 금속을 에칭하는 에칭용액이 하부막인 소스 전극/드레인 전극으로 스며들어 전극을 손상시키는 문제점이 있다.
따라서, 본 발명의 목적은 유기 전계 발광 표시장치를 형성할 때 사용되는 마스크의 개수를 줄이는데 있다.
본 발명의 다른 목적은 투명한 금속을 에칭하여 애노드 전극을 형성하는 에칭용액으로부터 소스/드레인 전극을 보호하는데 있다.
본 발명의 또 다른 목적은 다음의 상세한 설명과 첨부된 도면으로부터 보다 명확해 질 것이다.
이와 같은 목적을 달성하기 위해서 본 발명은 반도체층을 형성하고, 반도체층의 상부에 게이트 전극을 형성하고, 게이트 전극의 상부에 절연막을 형성한 후에 상기 절연막의 상부면에 투명 전극을 증착시켜 빛을 방출시켜 정보를 표시할 화소부분에 화소용 전극을 형성하고, 절연막 중에서 반도체층과 대응되는 소정부분에 컨택홀을 형성한 후에 소스/드레인 전극 형성 메탈을 절연막의 상부면에 증착시키고 이를 패터닝하여 데이터선에 연결되는 소스 전극과 반도체층과 화소용 전극에 연결되는 드레인 전극을 형성하며, 소스/드레인 전극을 외부환경으로부터 보호하기 위해 기판의 전면에 소스/드레인을 덮는 평탄화 보호막을 형성한다.
바람직하게, 평판 표시 소자 중에서 2개의 TFT와 충전용 캐패시터를 갖는 유기 전계 발광 표시 장치를 형성할 경우에는 평판화 보호막 중에서 화소용 전극과 대응되는 소정부분에 화소용 컨택홀을 형성하는 공정과, 화소용 컨택홀이 형성된 부분에 발광 소자층를 형성하는 공정 및 발광 소자층의 상부면에 캐소드 전극을 형성하는 공정이 더 진행된다.
적어도 한개 이상의 TFT를 갖는 평판 표시장치를 형성할 경우에 사용되는 마스크는 반도체층을 형성하는 공정, 게이트 전극을 형성하는 공정, 화소용 전극을 형성하는 공정, 절연막에 컨택홀을 형성하는 공정 및 소스/드레인 전극을 형성하는 공정에 사용되며, 2개의 TFT와 충전용 캐패시터를 갖는 유기 전계 발광 표시장치를 형성할 경우에는 앞에서 상술한 공정과 평탄화 보호막에 화소용 컨택홀을 형성하는 공정에서 마스크가 추가로 사용된다.
이하, 적어도 하나 이상의 TFT를 갖는 평판 표시 소자들 중에서 빛을 자체적으로 발산하는 유기 전계 발광 표시소자를 예로 들어 그 구조 및 제조 방법에 대해서 첨부된 도면 도 1 내지 도 4를 참조하여 설명하면 다음과 같다.
본 발명에 의한 유기 전계 발광 표시장치(1)는 도 1에 도시된 바와 같이 크게 빛을 투과시키는 절연 기판(10)과, 절연기판(10)의 상부면에 매트릭스 형태로 배열되는 복수개의 신호선들(50)과, 신호선들(50)의 교차영역에 각각 형성되는 화소들(100)로 구성된다.
신호선들(50)은 데이터 전압을 인가하는 데이터선들(30)과, 각 데이터선들(30)에 인접하여 데이터선들(30)과 평행하게 형성되고 유기 전계 발광 표시장치(1)가 구동하는 동안에 항상 전원이 인가되는 전원인가선들(40) 및 데이터선들(30)과 전원인가선들(40)에 수직으로 교차되며 TFT 온/오프 신호를 인가하는 게이트선들(20)로 구성된다.
데이터선들(30)과 전원인가선들(40) 및 게이트선들(20)의 교차영역에 형성되는 각 화소들(100)의 내부에는 2개의 TFT(110,130)와 충전용 캐패시터(200) 및 빛을 자체적으로 발산하는 유기 전계 발광 소자(250)로 구성된다.
도 2에 도시된 바와 같이 2개의 TFT(110,130) 중 제 1 TFT(110)는 게이트선 들(20)에 인접하여 형성되고 유기 전계 발광 표시장치(1)가 한 프레임 동안 그 화상을 유지할 수 있도록 충전용 캐패시터(200)를 채우는 부분으로, 크게 게이트선(20)에 접속되어 TFT 온/오프 신호를 인가하는 게이트 전극(114)과 데이터선(30)에 접속되어 데이터 신호가 공급되는 소스 전극(116) 및 제 1 TFT(110)와 충전용 캐패시터(200) 사이를 전기적으로 연결시켜 충전용 캐패시터(200)에 전원을 공급하는 드레인 전극(118)으로 구성된다.
충전용 캐패시터(200)는 제 1 TFT(110)와 제 2 TFT(130) 사이의 소정 공간에 형성되어 한 프레임 동안 제 2 TFT(130)를 구동시키는데 필요한 구동전압을 저장하는 것으로, 제 1 TFT(110)의 드레인 전극(118)과 접속되며 소정면적을 갖는 제 1 전극(210), 전원인가선(40)에 접속되는 제 2 전극(220) 및 제 1 전극(210)과 제 2 전극(220) 사이에 형성되는 유전체(154)로 구성된다.
그리고, 제 2 TFT(130)는 충전용 캐패시터(200)의 하부에 형성되며 유기 전계 발광 소자(250)를 구동시키는 전류를 공급하는 부분으로, 크게 충전용 캐패시터(200)의 제 1 전극(210)에 접속되어 TFT 온/오프 신호를 공급하는 게이트 전극(134), 전원인가선(40)에 접속되어 데이터 신호를 공급하는 소스 전극(136) 및 제 2 TFT(130)와 유기 전계 발광 소자(250)를 전기적으로 연결시켜 유기 전계 발광 소자(250)에 구동전원을 인가하는 드레인 전극(138)으로 구성된다.
한편, 유기 전계 발광 소자(260)는 화소(100) 중에서 제 1 및 제 2 TFT(110,130)와 충전용 캐패시터(200)가 형성된 영역을 제외한 나머지 영역에 형성되고 전류의 흐름에 의해 적색, 녹색, 청색의 빛을 자체적으로 발산시켜 소정의 화 상 정보를 표시하는 부분으로, 제 2 TFT(130)의 드레인 전극(138)과 전기적으로 연결되어 제 2 TFT(130)로부터 플러스 전원을 공급받는 애노드 전극(260), 화소(100)를 덮으며 마이너스 전원이 공급되는 캐소드 전극(280) 및 애노드 전극(260)과 캐소드 전극(280) 사이에 형성되어 전류의 흐름에 의해 소정 색의 빛을 발산하는 발광 소자층(270)으로 구성된다.
이와 같이 구성된 유기 전계 발광 표시장치의 제조 방법을 첨부된 도면 도 3과 도 4를 참조하여 설명하면 다음과 같다.
먼저, 절연기판(10)의 상부면 전체에 절연기판(10)에서 형성된 불순물의 유입을 막아주는 버퍼층(150)을 형성하고, 버퍼층(150)의 상부면에 비정질 실리콘을 도포한 후에 비정질 실리콘에 열을 가하여 폴리 실리콘(poly-Si)을 형성한다. 이어, 절연기판(10)의 전면에 도포된 폴리 실리콘을 패터닝하여 도 2에 도시된 바와 같이 제 1 TFT(110)와 제 2 TFT(130)가 형성될 소정부부에 반도체층(112, 132)을 형성한다.
이후에 반도체층(112,132)과 버퍼층(150)을 덮도록 반도체층(112,132)의 상부면에 SiNx 물질을 도포하여 반도체층(112,132)과 상부층을 전기적으로 절연시키는 제 1 절연막(152)을 형성한다.
그리고, 제 1 절연막(152)의 상부면에 게이트 메탈을 증착시키고 게이트 메탈을 패터닝하여 제 1 절연막(152) 중에서 반도체층(112,132)의 중앙과 대응되는 부분에 게이트 전극(114,134)을 형성하고, 도 3에 도시된 바와 같이 제 1 TFT(110)의 게이트 전극(114)과 제 2 TFT(130)의 게이트 전극(134) 사이의 소정부분에 제 1 전극(210)을 형성한다.
게이트 전극(114,134)과 제 1 전극(210)이 형성되면, 절연기판(10)의 전면에 절연물질을 도포하여 게이트 전극(114,134)과 제 1 전극(210)을 상부층으로부터 절연시키고 유전체로 사용되는 제 2 절연막(154)을 형성한다.
이후에, 제 2 절연막(154)의 상부면에 빛을 투과시키는 투명한 금속, 예를 들어 ITO 금속을 증착시키고, 증착된 ITO 금속을 사진 식각하여 도 2와 도 4에 도시된 것과 같이 유기 전계 발광 소자(250)가 형성될 소정부분에만 플러스 전원이 인가되는 애노드 전극(260)(액정표시장치에서는 화소 전극이 된다. 따라서, 후술될 청구범위에서는 화소용 전극이라 명명하기로 한다.)을 형성한다.
이어, 도 3과 도 4에 도시된 바와 같이 제 2 절연막(154) 중에서 반도체층(112,132)의 양측 단부와 대응되는 부분과, 제 1 전극(210)과 대응되는 부분에 소정크기의 컨택홀을 뚫어 제 1 및 제 2 절연막(152,154)의 외부로 반도체층(112,132)의 소정부분과 제 1 전극(210)의 소정부분을 노출시킨다.
이와 같이 컨택홀들이 형성되면, 애노드 전극(260)과 제 2 절연막(154)의 상부면에 소스/드레인 메탈을 증착시키고, 소스/드레인 메탈을 사진 식각함으로써, 제 2 절연막(154)의 상부면 중에서 게이트 전극(114,134)의 양측으로 소스/드레인 전극(116,136)(118,138)을 형성하고, 제 1 전극(210)의 상부에 제 2 전극(220)을 형성한다.
여기서, 도 3에 도시된 바와 같이 제 1 TFT(110)의 소스 전극(116)의 일단은 데이터선(30)에 연결되고 소스 전극(116)의 타단은 컨택홀을 통해 반도체층(112)의 일측 단부와 연결되며, 제 1 TFT의 드레인 전극(118)의 일단은 컨택홀을 통해 반도체층(112)의 타단과 연결되고 드레인 전극(118)의 타단은 컨택홀을 통해서 제 1 전극(210)과 연결된다.
그리고, 도 4에 도시된 바와 같이 제 2 TFT(130)의 소스 전극(136)의 일단은 전원인가선(40)에 연결되고 소스 전극(136)의 타단은 컨택홀을 통해 반도체층(136)과 연결되며, 제 2 TFT(130)의 드레인 전극(138)의 일단은 컨택홀을 통해서 반도체층(136)과 연결되고 드레인 전극(138)의 타단은 애노드 전극(260)의 상부에 형성되어 애노드 전극(260)과 직접 연결된다.
한편, 소스/드레인 전극(116,136)(118,138)과 제 2 전극(220)이 형성되면, 하부막을 평탄화시키고 제 1 및 제 2 TFT 및 충전용 캐패시터를 외부환경으로부터 보호하기 위해서 소스/드레인 전극(116,136)(118,138)과 제 2 전극(220) 및 애노드 전극(260)을 덮도록 절연물질을 두껍게 도포하여 평탄화 보호막(156)을 형성한다.
이어, 평탄화 보호막(156)의 상부면 중에서 애노드 전극(260)과 대응되는 부분에 소정크기를 갖는 화소용 컨택홀을 형성하고, 화소용 컨택홀의 포함하여 화소용 컨택홀의 주변 소정부분까지 소정 색을 갖는 유기 물질을 도포함으로써, 전류의 흐름에 의해 소정 색의 빛을 자체적으로 발산하는 발광 소자층(270)을 형성한다.
도 4에서는 상세하게 도시되어 있지 않지만 발광 소자층(270)은 정공 수송층과 발광층 및 전자 수송층으로 구성된다. 정공 수송층은 애노드 전극(260)으로부터 주입된 정공을 발광층으로 전달하고, 전자 수송층은 후술될 캐소드 전극에서 주입된 전자를 발광층으로 전달하며, 발광층은 수송된 정공과 전자를 재결합시켜 빛을 발산시킨다. 즉, 정공과 전자가 재결합하면 발광층을 형성하는 유기 분자들이 여기되면서 여기자가 방사되고, 방사된 여기자가 비활성화되면서 발광층으로부터 빛이 발산되는 것이다.
앞에서 설명한 구성을 갖는 발광 소자층(270)이 형성되면, 발광 소자층(270)과 평판화 보호막(156)을 덮도록 발광 소자층(270)의 상부에 캐소드 메탈을 증착함으로써, 마이너스 전원이 인가되며 발광 소자층(270)에 전자를 공급하는 캐소드 전극(280)을 형성한다.
한편, 앞에서 설명한 신호선들(50) 중에서 게이트선들(20)은 게이트 전극(114,134) 및 제 1 전극(210)이 형성될 때 함께 형성되고, 데이터선들(30) 및 전원인가선들(40)은 소스/드레인 전극(116,136)(118,138)과 제 2 전극(220)이 형성될 때 함께 형성된다.
이상에서 설명한 과정을 거쳐 유기 전계 발광 표시장치(1)를 제조할 경우에 제 2 TFT(130)의 드레인 전극(138)과 애노드 전극(260)을 직접 연결되기 때문에 종래에서 소스/드레인 전극(116,136)(118,138)과 애노드 전극(260)을 절연시키기 위해 형성되던 절연막이 필요 없고, 제 2 TFT(130)의 드레인 전극(138)과 애노드 전극(260)을 전기적으로 연결시키기 위한 컨택홀이 필요 없다. 따라서, 본 발명에 따라 유기 전계 발광 표시장치(1)를 제조하면 제 2 TFT(130)의 드레인 전극(138)과 애노드 전극(260)을 절연시키는 절연막 형성공정과, 드레인 전극(138)과 애노드 전극(260)을 전기적으로 연결시키기 위한 컨택홀 형성공정이 필요치 않으므로 총 6매의 마스크가 사용된다.
즉, 마스크가 사용되는 공정은 반도체층(112,132)을 형성하는 공정, 게이트선(20)과 게이트 전극(114,134) 및 제 1 전극(210)을 형성하는 공정, 애노드 전극(260)을 형성하는 공정, 제 1 절연막(152)과 제 2 절연막(154)을 뚫어 컨택홀을 형성하는 공정, 데이터선(30)과 전원인가선(40)과 소스/드레인 전극(116,136)(118,138) 및 제 2 전극(220)을 형성하는 공정 및 평탄화 호보막(156)에 화소용 컨택홀을 형성하는 공정이다.
이상에서 설명한 바와 같이 본 발명에서는 소스/드레인 전극과 화소용 전극이 직접 연결되므로 TFT를 형성하는데 사용되는 마스크의 개수가 줄어들고, 소스/드레인 전극과 화소용 전극 사이에 절연막을 형성하는 공정이 생략되기 때문에 공정시간 및 제조 공정 수가 줄어들어 제품의 수율이 향상되고 가격이 저하될 수 있는 효과가 있다.
또한, 소스/드레인 전극과 화소용 전극이 직접 연결되기 때문에 화소용 전극을 에칭하는 에칭용액으로부터 소스/드레인 전극을 보호할 수 있는 효과가 있다.

Claims (9)

  1. 기판 상에 매트릭스 형태로 배열되는 신호선들과, 상기 신호선들의 교차영역에 형성되어 정보를 표시하는 화소영역 및 상기 화소영역 내에 형성되며 상기 신호선들과 전기적으로 연결되는 적어도 1개 이상 형성되는 TFT 및 상기 TFT와 전기적으로 연결되어 빛을 투과시키는 화소용 전극을 포함하는 평판 표시 장치에 있어서,
    상기 TFT는
    상기 신호선들과 인접한 상기 화소영역의 소정부분에 형성되는 반도체층;
    상기 반도체층을 덮으며 상기 반도체층과 상부전극을 절연시키는 제 1 절연막;
    상기 제 1 절연막의 상부면 중에서 상기 반도체층과 대응되는 소정부분에 형성되는 게이트 전극;
    상기 게이트 전극을 덮으며 상기 반도체층의 양측 단부 소정부분이 외부로 노출되도록 컨택홀들이 형성된 제 2 절연막;
    상기 제 2 절연막의 상부면 중에서 상기 반도체층의 일측 단부와 대응되는 부분에서 소정의 상기 신호선까지 연장형성되고, 상기 컨택홀을 통해 상기 반도체층과 연결되는 소스전극;
    일단이 상기 컨택홀을 통해 상기 반도체층의 타측과 연결되고 타단이 상기 화소용 전극의 소정부분을 덮어 상기 반도체층의 타측 단부와 상기 화소용 전극을 전기적으로 연결하는 드레인 전극을 포함하며,
    상기 화소용 전극은 상기 화소영역 중에서 상기 TFT가 형성된 부분을 제외한 나머지 부분에 넓게 형성되며, 상기 드레인 전극의 하부에 형성되는 것을 특징으로 하는 평판 표시 장치.
  2. 기판 상에 게이트선들, 데이터선들 및 전원인가선들이 매트릭스 형태로 배열되는 신호선들과, 상기 신호선들의 교차영역에 형성되어 정보를 표시하는 화소영역 및 상기 화소영역 내에 형성되며 상기 신호선들과 연결되는 제 1, 제 2 TFT와, 상기 제 1, 제 2 TFT와 전기적으로 연결되는 충전용 캐패시터 및 상기 제 2 TFT와 전기적으로 연결되며 전류의 흐름에 의해 빛을 자체적으로 발산하는 유기 전계 발광 표시 소자를 포함하는 평판 표시 장치에 있어서,
    상기 제 1 및 제 2 TFT는
    상기 신호선들과 인접한 상기 화소영역의 소정부분에 형성되는 반도체층;
    상기 반도체층을 덮으며 상기 반도체층과 상부전극을 절연시키는 제 1 절연막;
    상기 제 1 절연막의 상부면 중에서 상기 반도체층과 대응되는 소정부분에 형성되는 게이트 전극;
    상기 게이트 전극을 덮으며, 상기 반도체층의 양측 단부와 대응되는 소정부분과 상기 충전용 캐패시터가 형성되는 소정부분에 컨택홀들이 형성되는 제 2 절연막 및
    상기 제 2 절연막의 상부면 중에서 상기 게이트 전극을 기준으로 상기 반도 체층의 일측 단부와 타측 단부에 각각 형성되고 상기 컨택홀을 통해 상기 반도체층과 연결되는 소스/드레인 전극을 포함하며,
    상기 충전용 캐패시터는
    상기 게이트 전극과 함께 형성되며, 상기 컨택홀을 통해 상기 제 1 TFT의 드레인 전극과 연결되는 제 1 전극;
    상기 제 1 전극의 상부면에 형성되는 유전층 및
    상기 유전층의 상부면에 형성되고, 소스/드레인 전극과 함께 형성되며 상기 전원인가선에 연결되는 제 2 전극으로 구성되며,
    상기 유기 전계 발광 소자는
    상기 제 2 TFT의 드레인 전극의 하부면에 형성되어 상기 제 2 TFT의 드레인 전극과 직접 접촉되는 애노드 전극;
    상기 애노드 전극과 상기 소스/드레인 전극 및 제 2 전극을 덮어 상기 제 1, 제 2 TFT와 상기 충전용 캐패시터를 외부환경으로부터 보호하고, 하부전극들과 상부 전극을 절연시키며 상기 애노드 전극과 대응되는 소정부분에 화소용 컨택홀이 형성되어 상기 애노드 전극을 외부로 노출시키는 평판화 보호막;
    상기 화소용 컨택홀에 형성되어 상기 애노드 전극과 접촉되며, 전류의 흐름에 의해 소정 색의 빛을 발광시키는 발광 소자층 및
    상기 발광 소자층의 상부면에 형성되는 캐소드 전극을 포함하는 것을 특징으로 하는 평판 표시 장치.
  3. 제 2 항에 있어서, 상기 제 2 절연막이 상기 충전용 캐패시터의 유전층으로 사용되는 것을 특징으로 하는 평판 표시 장치.
  4. 신호선들과, 적어도 1개 이상의 TFT 및 화소용 전극을 구비하는 평판 표시 장치의 제조방법에 있어서,
    기판의 상부면에 도포된 폴리 실리콘을 패터닝하여 상기 신호선들과 인접한 부분에 반도체층을 형성하는 단계;
    상기 반도체층이 형성된 상기 기판의 전면에 소정의 절연물질을 도포하여 제 1 절연막을 형성하는 단계;
    상기 제 1 절연막의 상부면에 게이트 메탈을 증착시키고 상기 게이트 메탈을 패터닝하여 상기 제 1 절연막의 상부면 중에서 상기 반도체층과 대응되는 소정부분에 게이트 전극을 형성하는 단계;
    상기 게이트 전극이 형성된 상기 기판의 전면에 절연물질을 도포하여 제 2 절연막을 형성하는 단계;
    상기 제 2 절연막의 상부면에 빛을 투과시키는 투명한 금속을 증착시키고, 상기 투명한 금속을 패터닝하여 빛을 투과시키는 화소용 전극을 형성하는 단계;
    상기 제 2 절연막 중에서 상기 반도체층의 양측 단부와 대응되는 소정부분에 컨택홀을 혀성하여 상기 반도체층의 소정부분을 외부로 노출시키는 단계 및
    상기 컨택홀이 형성된 상기 제 2 절연막의 상부면에 소스/드레인 메탈을 증착시키고, 상기 소스/드레인 메탈을 패터닝하여 상기 반도체층의 양측에 상기 컨택 홀을 통해 상기 반도체층과 연결되며 상기 화소용 전극과 직접 연결되는 소스/드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 평판 표시 장치의 제조 방법.
  5. 제 4 항에 있어서, 상기 소스/드레인 전극을 형성하는 단계 이후에 상기 소스/드레인 전극과 상기 화소용 전극을 외부환경으로부터 보호하기 위해 상기 소스/드레인 전극이 형성된 상기 기판의 전면에 소정의 절연물질을 도포하여 평판화 보호막을 형성하는 공정과,
    상기 평탄화 보호막 중에서 상기 화소용 전극과 대응되는 부분에 상기 화소용 전극으로 입사된 빛을 외부로 원활하게 방출시키기 위한 화소용 컨택홀을 형성하는 공정이 더 진행되는 것을 특징으로 하는 평판 표시 장치의 제조 방법.
  6. 기판 상에 매트릭스 형태로 배열되는 신호선들과, 상기 신호선들의 교차영역에 형성되어 정보를 표시하는 화소영역 및 상기 화소영역 내에 형성되며 상기 신호선들과 연결되는 제 1, 제 2 TFT와, 상기 제 1, 제 2 TFT와 전기적으로 연결되는 충전용 캐패시터 및 상기 제 2 TFT와 전기적으로 연결되며 전류의 흐름에 의해 빛을 자체적으로 발산하는 유기 전계 발광 표시 소자를 포함하는 평판 표시 장치의 제조 방법에 있어서,
    상기 기판의 상부면에 도포된 폴리 실리콘을 패터닝하여 상기 제 1 TFT가 형 성될 부분과 상기 제 2 TFT가 형성될 부분 각각에 반도체층을 형성하는 단계;
    상기 반도체층이 형성된 상기 기판의 전면에 소정의 절연물질을 도포하여 제 1 절연막을 형성하는 단계;
    상기 제 1 절연막의 상부면에 게이트 메탈을 증착시키고 상기 게이트 메탈을 패터닝하여 각각의 상기 반도체층과 대응되는 소정부분에 게이트 전극을 형성하고, 상기 게이트 전극들 사이의 소정부분에 상기 충전용 캐패시터의 제 1 전극을 형성하는 단계;
    상기 게이트 전극과 상기 제 1 전극이 형성된 상기 기판의 전면에 절연물질을 도포하여 하부전극과 상부전극을 절연시키고 상기 충전용 캐패시터의 유전체로 형성되는 제 2 절연막을 형성하는 단계;
    상기 제 2 절연막의 상부면에 빛을 투과시키는 투명한 금속을 증착시키고, 상기 투명한 금속을 패터닝하여 상기 유기 전계 발광 소자가 형성될 소정부분에 애노드 전극을 형성하는 단계;
    상기 제 2 절연막 중에서 상기 각 반도체층의 양측 단부와 대응되는 부분과, 상기 제 1 전극과 대응되는 부분에 소정크기를 갖는 컨택홀을 형성하여 상기 제 1 및 제 2 절연막의 외부로 상기 각 반도체층의 소정부분과 상기 제 1 전극의 소정부분을 노출시키는 단계;
    상기 컨택홀이 형성된 상기 제 2 절연막의 상부면에 소스/드레인 메탈을 증착시키고, 상기 소스/드레인 메탈을 패터닝하여 상기 각 반도체층의 양측에 상기 반도체층과 상기 제 1 전극 및 애노드 전극과 연결되는 소스/드레인 전극과, 상기 제 1 전극의 상부에 제 2 전극을 형성하는 단계;
    상기 제 1 및 제 2 소스/드레인 전극과 상기 제 2 전극이 형성된 상기 기판의 전면에 소정의 절연물질을 도포하여 평탄화 보호막을 형성하고, 상기 평탄화 보호막의 상부면 중에서 상기 애노드 전극과 대응되는 소정부분에 화소용 컨택홀을 형성하여 상기 애노드 전극의 소정부분을 외부로 노출시키는 단계;
    상기 화소용 컨택홀에 소정 색의 빛을 발광시키는 유기 물질을 도포하여 발광 소자층을 형성하는 단계;
    상기 발광 소자층과 상기 평판화 보호막을 덮도록 상기 발광 소자층의 상부에 캐소드 메탈을 증착하여 캐소드 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 평판 표시 장치의 제조 방법.
  7. 제 6 항에 있어서, 상기 반도체층을 형성하는 공정과, 상기 게이트 전극 및 상기 제 1 전극을 형성하는 공정과, 상기 애노드 전극을 형성하는 공정과, 상기 제 1 절연막과 제 2 절연막에 컨택홀을 형성하는 공정과, 상기 제 1 및 제 2 소스/드레인 전극과 상기 제 2 전극을 형성하는 공정 및 상기 화소용 컨택홀을 형성하는 공정에 마스크가 사용되는 것을 특징으로 하는 평판 표시 장치의 제조 방법.
  8. 제 6 항에 있어서, 상기 제 1 TFT의 소스 전극 일단은 상기 신호선에 연결되고 상기 제 1 TFT의 소스 전극 타단은 상기 컨택홀을 통해 상기 제 1 TFT의 반도체층의 일측 단부에 연결되고, 상기 제 1 TFT의 드레인 전극 일단은 상기 컨택홀을 통해 상기 제 1 TFT의 반도체층의 타측 단부에 연결되며 상기 제 1 TFT의 드레인 전극 타단은 상기 컨택홀을 통해서 상기 제 1 전극에 연결되며,
    상기 제 2 TFT의 소스 전극 일단은 상기 신호선에 연결되고 상기 제 2 TFT의 소스 전극 타단은 상기 컨택홀을 통해 상기 제 2 TFT의 반도체층의 일측단부에 연결되며, 상기 제 2 TFT의 드레인 전극 일단은 상기 컨택홀을 통해서 상기 제 2 TFT의 반도체층의 타측 단부에 연결되고 상기 제 2 TFT의 드레인 전극 타단은 상기 애노드 전극의 상부에 형성되어 상기 애노드 전극과 직접 연결되는 것을 특징으로 하는 평판 표시 장치의 제조 방법.
  9. 제 6 항에 있어서, 상기 기판과 상기 반도체층 사이에는 상기 기판에서 형성된 불순물들이 상기 반도체층으로 유입되는 것을 방지하기 위한 버퍼층이 더 형성되는 것을 특징으로 하는 평판 표시 장치의 제조 방법.
KR1020010005649A 2001-02-06 2001-02-06 평판 표시 장치 및 그 제조 방법 KR100571003B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010005649A KR100571003B1 (ko) 2001-02-06 2001-02-06 평판 표시 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010005649A KR100571003B1 (ko) 2001-02-06 2001-02-06 평판 표시 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20020065225A KR20020065225A (ko) 2002-08-13
KR100571003B1 true KR100571003B1 (ko) 2006-04-13

Family

ID=27693449

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010005649A KR100571003B1 (ko) 2001-02-06 2001-02-06 평판 표시 장치 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100571003B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100543005B1 (ko) 2003-09-18 2006-01-20 삼성에스디아이 주식회사 능동 매트릭스 유기전계발광표시장치
KR100611152B1 (ko) 2003-11-27 2006-08-09 삼성에스디아이 주식회사 평판표시장치
KR101074409B1 (ko) * 2004-06-30 2011-10-17 엘지디스플레이 주식회사 평판 표시 소자 및 그의 제조방법
CN109166865B (zh) * 2018-08-08 2020-11-10 深圳市华星光电技术有限公司 阵列基板及其制造方法、显示面板

Also Published As

Publication number Publication date
KR20020065225A (ko) 2002-08-13

Similar Documents

Publication Publication Date Title
KR100495702B1 (ko) 유기 전계 발광 표시 장치 및 그 제조 방법
KR101519916B1 (ko) 유기 전계 발광 표시 장치 및 그의 제조 방법
US7501658B2 (en) Electro-luminescence device including a thin film transistor and method of fabricating an electro-luminescence device
US8362687B2 (en) Organic electro-luminescence display device and method for fabricating the same
US7131884B2 (en) Organic electroluminescent display panel device and method of fabricating the same
US7105999B2 (en) Organic electroluminescent display device and method of fabricating the same
KR100608403B1 (ko) 유기전계발광 소자 및 그 제조방법
US7919919B2 (en) Organic electroluminescent display having a specific structure for a pad supplying the drive signal
US6940476B2 (en) Active matrix organic electroluminescent display device and method of fabricating the same
US7397179B2 (en) Flat panel display having reduced line resistance
KR20030058911A (ko) 능동행렬 유기전기발광소자 및 그의 제조 방법
KR20050107840A (ko) 유기전계발광 소자 및 그 제조방법
US6930331B2 (en) Thin film transistor for use in active matrix type organic light emitting diode device
US6927536B2 (en) Organic electroluminescent display device with insulating layer patterns and method of fabricating the same
KR101925998B1 (ko) 유기전계 발광표시장치 및 그 제조 방법
KR100441433B1 (ko) 평판 표시 장치 및 그 제조 방법
KR100590255B1 (ko) 유기 전계 발광 표시장치 및 그 제조 방법
KR101928407B1 (ko) 유기전계 발광표시장치 및 그 제조 방법
KR101782165B1 (ko) 유기전계 발광표시장치 및 그 제조 방법
KR100571003B1 (ko) 평판 표시 장치 및 그 제조 방법
KR100984824B1 (ko) 상부발광형 유기전계발광 소자 및 그 제조방법
KR20150037278A (ko) 대면적 상부 발광형 유기발광 다이오드 표시장치
KR20030085239A (ko) 액티브 매트릭스형 유기 전계발광 표시패널 및 그의제조방법
KR100631121B1 (ko) 유기전계발광표시소자 및 그 제조방법
KR100600844B1 (ko) 유기 전계 발광 표시장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140401

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 14