JP2009076890A - 半導体装置の作製方法、半導体装置、及び電子機器 - Google Patents

半導体装置の作製方法、半導体装置、及び電子機器 Download PDF

Info

Publication number
JP2009076890A
JP2009076890A JP2008214783A JP2008214783A JP2009076890A JP 2009076890 A JP2009076890 A JP 2009076890A JP 2008214783 A JP2008214783 A JP 2008214783A JP 2008214783 A JP2008214783 A JP 2008214783A JP 2009076890 A JP2009076890 A JP 2009076890A
Authority
JP
Japan
Prior art keywords
single crystal
insulating layer
layer
crystal semiconductor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008214783A
Other languages
English (en)
Other versions
JP2009076890A5 (ja
Inventor
Hideto Onuma
英人 大沼
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2008214783A priority Critical patent/JP2009076890A/ja
Publication of JP2009076890A publication Critical patent/JP2009076890A/ja
Publication of JP2009076890A5 publication Critical patent/JP2009076890A5/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes

Abstract

【課題】単結晶半導体層の剥離の発生率を抑えた半導体装置を作製することを課題とする。また、トランジスタの不良発生率を低減した半導体装置を提供することを課題とする。また、回路配置を最適化した小型の半導体装置を提供することを課題とする。
【解決手段】（１１０）面を主表面に有する単結晶半導体基板において、主表面にイオンを照射して単結晶半導体基板中に脆化層を形成し、単結晶半導体基板の主表面に絶縁層を形成し、絶縁層と、絶縁表面を有する基板とを接合させ、単結晶半導体基板を、脆化層において分離させることにより、絶縁表面を有する基板上に、（１１０）面を主表面とする単結晶半導体層を形成し、単結晶半導体層の＜１１０＞軸方向がチャネル長方向となるように、ｎチャネル型のトランジスタとｐチャネル型のトランジスタを形成する。
【選択図】図６

Description

本発明は、半導体装置の作製方法、半導体装置、及び電子機器に関する。
近年、単結晶シリコンのインゴットを薄くスライスして作製されるシリコンウエハーに代わって、ＳＯＩ（シリコン・オン・インシュレーター）基板を用いた集積回路の開発が進められている。ＳＯＩ基板は、絶縁表面に薄い単結晶シリコン層を設けた構造を有しており、これを用いることにより、トランジスタのドレインと基板間における寄生容量を低減し、半導体集積回路の性能を向上させることができる。
ＳＯＩ基板の製造方法は様々であるが、形成される単結晶半導体層の品質と生産性（スループット）を両立させるものとして、スマートカット（登録商標）法と呼ばれる方式が知られている。スマートカット法では、単結晶シリコン基板（ボンドウエハー）に水素イオンを注入した後、別の基板（ベースウエハー）と室温にて貼り合わせる。貼り合わせは、ファンデルワールス力を利用した強固な接合を形成することにより行われる。その後、５００℃程度の温度で熱処理されることで、水素イオンが注入された領域において単結晶シリコン基板が剥離し、別の基板（ベースウエハー）上には単結晶シリコン層が残存する。
このようなスマートカット法を用いて単結晶シリコン薄膜をガラス基板上に形成する技術の一例として、本出願人によるものが知られている（例えば、特許文献１参照）。
特許文献１では、ガラス基板に絶縁性の被膜を形成することで、単結晶シリコン層の汚染を防ぎ、高性能な半導体装置を提供することに成功している。
特開平１１−１６３３６３号公報
前述のようなＳＯＩ基板を作製する際には、（１００）面を主たる表面（以下、主表面という）として有する単結晶シリコン基板が用いられることが多い。これは、その他の結晶面と比較して（１００）面の界面準位密度が小さく、電界効果型トランジスタ（以下、ＦＥＴともいう）の作製に適しているためである。特に、ｎチャネル型のトランジスタを作製する場合には、移動度の面においても大変有利である。
しかしながら、ＳＯＩ基板、特にスマートカット法を用いたＳＯＩ基板では、単結晶シリコン基板（ボンドウエハー）と別の基板（ベースウエハー）との接合を、室温程度の温度条件で行うため、単結晶シリコン基板（ボンドウエハー）と別の基板（ベースウエハー）との密着性のさらなる向上が求められていた。ベースウエハーから単結晶シリコン層が剥離してしまう場合には、作製されたトランジスタが動作不良に陥るためである。
また、（１００）面を主表面とするＳＯＩ基板を用いたトランジスタでは、ｎチャネル型トランジスタのキャリア（電子）の移動度と比較して、ｐチャネル型トランジスタのキャリア（正孔）のキャリアの移動度が小さいため、ｎチャネル型トランジスタのサイズと比較して、ｐチャネル型トランジスタのサイズが大きくなってしまっていた。これにより、一方の極性のトランジスタのみで回路を構成した場合と比較して、ｎチャネル型とｐチャネル型を共に用いる場合では、回路配置に無駄が存在していた。
上記の問題点に鑑み、本発明は、単結晶半導体層の剥離の発生率を抑えた半導体装置を作製することを課題とする。また、トランジスタの不良発生率を低減した半導体装置を提供することを課題とする。また、回路配置を最適化した小型の半導体装置を提供することを課題とする。また、該半導体装置を用いた、信頼性が高く高性能な電子機器を提供することを課題とする。
本発明では、（１１０）面を主表面として有する単結晶半導体基板を用いて、ＳＯＩ基板を作製する。また、（１１０）面において、＜１１０＞軸方向がチャネル長方向となるようにｎチャネル型のトランジスタとｐチャネル型のトランジスタを形成する。ここで、チャネル長方向とは、トランジスタにおいてキャリアが流れる方向いうものとする。
本発明の半導体装置の作製方法の一は、（１１０）面を主表面に有する単結晶半導体基板において、主表面にイオンを照射して単結晶半導体基板中に脆化層を形成し、単結晶半導体基板の主表面に絶縁層を形成し、絶縁層と、絶縁表面を有する基板とを接合させ、単結晶半導体基板を、脆化層において分離させることにより、絶縁表面を有する基板上に、（１１０）面を主表面とする単結晶半導体層を形成し、単結晶半導体層の＜１１０＞軸方向がチャネル長方向となるように、ｎチャネル型のトランジスタとｐチャネル型のトランジスタを形成することを特徴としている。
本発明の半導体装置の作製方法の他の一は、（１１０）面を主表面に有する単結晶半導体基板において、主表面にイオンを照射して単結晶半導体基板中に脆化層を形成し、絶縁表面を有する基板上に絶縁層を形成し、絶縁層と、単結晶半導体基板とを接合させ、単結晶半導体基板を、脆化層において分離させることにより、絶縁表面を有する基板上に、（１１０）面を主表面とする単結晶半導体層を形成し、単結晶半導体層の＜１１０＞軸方向がチャネル長方向となるように、ｎチャネル型のトランジスタとｐチャネル型のトランジスタを形成することを特徴としている。
上記において、絶縁層は、有機シランガスを用いて化学気相成長法により形成される酸化シリコン膜を有することが好ましい。
本発明の半導体装置の作製方法の他の一は、（１１０）面を主表面に有する単結晶半導体基板において、主表面にイオンを照射して単結晶半導体基板中に脆化層を形成し、絶縁表面を有する基板上に第１の絶縁層を形成し、単結晶半導体基板の主表面に第２の絶縁層を形成し、第１の絶縁層と、第２の絶縁層とを接合させ、単結晶半導体基板を、脆化層において分離させることにより、絶縁表面を有する基板上に、（１１０）面を主表面とする単結晶半導体層を形成し、単結晶半導体層の＜１１０＞軸方向がチャネル長方向となるように、ｎチャネル型のトランジスタとｐチャネル型のトランジスタを形成することを特徴としている。
上記において、第１の絶縁層又は第２の絶縁層は、有機シランガスを用いて化学気相成長法により形成される酸化シリコン膜を有することが好ましい。また、第１の絶縁層は、酸化シリコン膜を有し、第２の絶縁層は、酸化シリコン膜、酸化窒化シリコン膜、又は窒化酸化シリコン膜のいずれかを有していても良い。また、第１の絶縁層は、窒化シリコン膜と酸化シリコン膜の積層構造を有し、第２の絶縁層は、酸化シリコン膜を有していても良い。
また、上記において、単結晶半導体基板の主表面にプラズマ処理を施しても良い。
本発明の半導体装置の作製方法の他の一は、（１１０）面を主表面に有する単結晶半導体基板において、主表面に第１の絶縁層を形成し、第１の絶縁層にイオンを照射して単結晶半導体基板中に脆化層を形成し、第１の絶縁層の表面に第２の絶縁層を形成し、第２の絶縁層と、絶縁表面を有する基板とを接合させ、単結晶半導体基板を、脆化層において分離させることにより、絶縁表面を有する基板上に、（１１０）面を主表面とする単結晶半導体層を形成し、単結晶半導体層の＜１１０＞軸方向がチャネル長方向となるように、ｎチャネル型のトランジスタとｐチャネル型のトランジスタを形成することを特徴としている。
本発明の半導体装置の作製方法の他の一は、（１１０）面を主表面に有する単結晶半導体基板において、主表面に第１の絶縁層を形成し、第１の絶縁層にイオンを照射して単結晶半導体基板中に脆化層を形成し、絶縁表面を有する基板上に第２の絶縁層を形成し、第２の絶縁層と、第１の絶縁層とを接合させ、単結晶半導体基板を、脆化層において分離させることにより、絶縁表面を有する基板上に、（１１０）面を主表面とする単結晶半導体層を形成し、単結晶半導体層の＜１１０＞軸方向がチャネル長方向となるように、ｎチャネル型のトランジスタとｐチャネル型のトランジスタを形成することを特徴としている。
上記において、第２の絶縁層は、有機シランガスを用いて化学気相成長法により形成される酸化シリコン膜を有することが好ましい。
本発明の半導体装置の作製方法の他の一は、（１１０）面を主表面に有する単結晶半導体基板において、主表面に第１の絶縁層を形成し、第１の絶縁層にイオンを照射して単結晶半導体基板中に脆化層を形成し、絶縁表面を有する基板上に第２の絶縁層を形成し、第１の絶縁層の表面に第３の絶縁層を形成し、第２の絶縁層と、第３の絶縁層とを接合させ、単結晶半導体基板を、脆化層において分離させることにより、絶縁表面を有する基板上に、（１１０）面を主表面とする単結晶半導体層を形成し、単結晶半導体層の＜１１０＞軸方向がチャネル長方向となるように、ｎチャネル型のトランジスタとｐチャネル型のトランジスタを形成することを特徴としている。
上記において、第２の絶縁層又は第３の絶縁層は、有機シランガスを用いて化学気相成長法により形成される酸化シリコン膜を有することが好ましい。また、第２の絶縁層は、酸化シリコン膜を有し、第３の絶縁層は、酸化シリコン膜、酸化窒化シリコン膜、又は窒化酸化シリコン膜のいずれかを有していても良い。また、第２の絶縁層は、窒化シリコン膜と酸化シリコン膜の積層構造を有し、第３の絶縁層は、酸化シリコン膜を有していても良い。
また、上記において、第１の絶縁層は、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜のいずれかを有することが好ましい。例えば、単結晶半導体基板側から、酸化窒化シリコンと窒化酸化シリコンを順に積層した構造とすることができる。また、上記において、第１の絶縁層は、ＨＣｌを含む雰囲気で形成された熱酸化膜を含んでいると良い。また、イオンは、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋のいずれかを含むことが好ましい。
なお、ｎチャネル型トランジスタのチャネル長Ｌｎ、ｎチャネル型トランジスタのチャネル幅Ｗｎ、ｐチャネル型トランジスタのチャネル長Ｌｐ、ｐチャネル型トランジスタのチャネル幅Ｗｐについて、Ｗｎ／Ｌｎ：Ｗｐ／Ｌｐ＝１：ｘ（０．８≦ｘ≦２）の関係を満たすようにｎチャネル型トランジスタ、及びｐチャネル型トランジスタを形成することが好ましい。なお、チャネル長とは、キャリアが流れる方向に対して平行な方向についてのチャネル形成領域の長さ（幅）をいうものとする。また、チャネル幅とはキャリアが流れる方向に対して垂直な方向についてのチャネル形成領域の長さ（幅）をいうものとする。
本発明の半導体装置の一は、ｎチャネル型のトランジスタと、ｐチャネル型のトランジスタを有する半導体装置であって、半導体装置は、絶縁表面を有する基板上の絶縁層と、絶縁層上の（１１０）面を主表面とする単結晶半導体層と、を有し、ｎチャネル型のトランジスタ及びｐチャネル型のトランジスタのチャネル長方向は、いずれも＜１１０＞軸方向であることを特徴としている。
上記において、絶縁層は、有機シランガスを用いて化学気相成長法により形成される酸化シリコン膜を有することが好ましい。
本発明の半導体装置の他の一は、ｎチャネル型のトランジスタと、ｐチャネル型のトランジスタを有する半導体装置であって、半導体装置は、絶縁表面を有する基板上の第１の絶縁層と、第１の絶縁層上の第２の絶縁層と、第２の絶縁層上の（１１０）面を主表面とする単結晶半導体層と、を有し、ｎチャネル型のトランジスタ及びｐチャネル型のトランジスタのチャネル長方向は、いずれも＜１１０＞軸方向であることを特徴としている。
上記において、第１の絶縁層又は第２の絶縁層は、有機シランガスを用いて化学気相成長法により形成される酸化シリコン膜を有することが好ましい。また、第１の絶縁層は、酸化シリコン膜を有し、第２の絶縁層は、酸化シリコン膜と窒化シリコン膜と酸化シリコン膜の積層構造を有していても良い。また、第１の絶縁層は、窒化シリコン膜と酸化シリコン膜の積層構造を有し、第２の絶縁層は、酸化シリコン膜を有していても良い。また、第２の絶縁層は、ＨＣｌを含む雰囲気で形成された熱酸化膜を含んでいると良い。
なお、ｎチャネル型トランジスタのチャネル長Ｌｎ、ｎチャネル型トランジスタのチャネル幅Ｗｎ、ｐチャネル型トランジスタのチャネル長Ｌｐ、ｐチャネル型トランジスタのチャネル幅Ｗｐについて、Ｗｎ／Ｌｎ：Ｗｐ／Ｌｐ＝１：ｘ（０．８≦ｘ≦２）を満たすことが好ましい。
上記の半導体装置を用いて、電子機器を作製することができる。
なお、本発明において、半導体装置とは、液晶表示装置やエレクトロルミネッセンス表示装置をはじめとする表示装置、ＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ ＩＤｅｎｔｉｆｉｃａｔｉｏｎ）タグ、ＲＦタグ、ＲＦチップ、無線プロセッサ、無線メモリ、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）タグ、ＩＣラベル、電子タグ、電子チップ等と呼ばれる無線タグ、中央処理装置（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ（ＣＰＵ））をはじめとするマイクロプロセッサ、集積回路、その他単結晶半導体基板から分離して形成された単結晶半導体層を用いる半導体装置全般を言うものとする。
本発明により、単結晶半導体層の剥離の発生率を抑えた半導体装置を作製することができる。また、トランジスタの不良発生率を低減した半導体装置を提供することができる。また、回路設計を効率化して回路面積を小さくし、小型の半導体装置を提供することができる。また、該半導体装置を用いて、信頼性が高く高性能な電子機器を提供することができる。
本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いることとする。
（実施の形態１）
本実施の形態では、本発明の半導体装置に用いられる半導体基板の製造方法の一例について、図１乃至３を参照して説明する。
はじめに、単結晶半導体の結晶面について簡単に説明する。図１は、単結晶シリコンの単位格子、シリコン元素、及び、結晶面の関係を示すものである。ここで、図１（Ａ）は（１１０）面の様子を、図１（Ｂ）は（１００）面の様子を示しているが、簡単のため、それぞれの結晶面に関与しないシリコン原子については、その一部を省略している。なお、図１においてはシリコンを例に挙げて説明しているが、本発明はこれに限定して解釈されるものではない。
図１（Ａ）及び図１（Ｂ）より、単結晶シリコンの単位格子において、（１１０）面のシリコン原子の面密度は、（１００）面のシリコン原子の面密度より大きいことが分かる。このため、（１１０）面を主表面として有する単結晶シリコン基板を用いてＳＯＩ基板を作製した場合には、絶縁層を構成する元素とシリコン元素との結合が密に形成されることになり、絶縁層と単結晶シリコン層との密着性が向上する。すなわち、単結晶シリコン層の剥離を抑制することができるようになる。
また、（１１０）面では上記のように原子が密に配列しているため、その他の面を用いる場合と比較して、作製したＳＯＩ基板における単結晶シリコン層の平坦性が向上する。すなわち、該単結晶シリコン層を用いて作製したトランジスタは優れた特性を有することになる。なお、（１１０）面は（１００）面と比較してヤング率が大きく、分離しやすいというメリットも有している。
次に、半導体基板の製造方法について、図２及び３を用いて説明する。なお、ここでは、図２を用いて単結晶半導体基板側に接合層として機能する絶縁層を設ける場合について説明し、図３を用いて絶縁表面を有する基板側に接合層として機能する絶縁層を設ける場合について説明する。
はじめに、（１１０）面を主表面として有する単結晶半導体基板２００を用意する。そして、単結晶半導体基板２００にイオンを照射して、その主表面から所定の深さにイオンを導入し、脆化層２０２及び単結晶半導体層２０４を形成する（図２（Ａ）参照）。脆化層２０２の形成方法としては、半導体層への不純物元素の添加に用いられる方法（以下、イオンドーピング法という）や、イオン化したガスを質量分離して選択的に半導体層に注入する方法（以下、イオン注入法という）等が挙げられる。イオンの照射は、形成される単結晶半導体層２０４の厚さを考慮して行えば良い。該単結晶半導体層２０４の厚さは５ｎｍ乃至５００ｎｍ程度とすればよく、１０ｎｍ乃至２００ｎｍの厚さとするとより好ましい。イオンを照射する際の加速電圧は上記の厚さを考慮して決定することができる。
単結晶半導体基板２００は、（１１０）面を主表面に有する単結晶半導体基板であれば特に限られない。なお、絶縁層と単結晶半導体層との密着性や、単結晶半導体層の平坦性の効果に主眼をおく場合には、結晶面を形成する原子数が多い面を主表面として有する単結晶半導体基板を用いればよい。この意味において、本明細書中の「（１１０）面」との記載を、例えば、「他の結晶面（例えば（１００）面）と比較して原子数の多い結晶面」と読み替えても良い。
照射するイオンとしては、フッ素に代表されるハロゲンや、水素、ヘリウム等のイオンが挙げられる。ハロゲンのイオンとしてフッ素イオンを照射する場合には、原料ガスとしてＢＦ３を用いれば良い。たとえば、単結晶半導体基板２００として単結晶シリコン基板を用いて、該単結晶シリコン基板にフッ素イオンのようなハロゲンイオンを導入した場合には、脆化層２０２には微小な空洞が形成される。これは、導入されたハロゲンイオンがシリコン結晶格子内のシリコン原子を追い出すためと考えられている。このようにして形成された微小な空洞の体積を変化させることにより、単結晶シリコン基板を分離（劈開）させることができる。具体的には、低温の熱処理によって微小な空洞の体積変化を誘起する。なお、フッ素イオンを照射した後に、水素イオンを照射して空洞内に水素を含ませるようにしても良い。
また、同一の原子から成り、質量数の異なる複数のイオンを照射してもよい。例えば、水素イオンを照射する場合には、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋イオンを含ませると共に、Ｈ３ ＋イオンの割合を高めておくと良い。Ｈ３ ＋イオンの割合を高めることで照射効率を高めることができるため、照射時間を短縮することができる。なお、単結晶半導体基板２００の（１１０）面を用いる場合には、他の結晶面と比較して原子数が多いので平坦な分離面を得ることができる。
例えば、原料として水素ガスを用いたイオンドーピング法において、加速電圧が４０ｋＶの条件により、２．２×１０１６ｉｏｎｓ／ｃｍ２程度のイオンを照射することができる。加速電圧は３０ｋＶ乃至８０ｋＶ程度とすることが好ましく、この場合には、１．８×１０１６ｉｏｎｓ／ｃｍ２乃至４．０×１０１６ｉｏｎｓ／ｃｍ２程度のイオンを照射することができる。
なお、（１１０）面に対して脆化層を形成する場合には、イオンのチャネリングにより濃度分布が広がりやすいため、単結晶半導体基板を水平方向から７°±５°程度傾けてイオンを照射することが好適である。水平方向に対して角度を持たせた単結晶半導体基板に対してイオン照射を行うことにより、濃度分布の分散を小さくすることができるためである。
なお、単結晶半導体層２０４と、後に形成する絶縁層との界面における欠陥（すなわち界面準位）を低減する必要がある場合には、例えば、界面となる単結晶半導体層２０４の表面にプラズマ処理を行えばよい。具体的には、水素雰囲気下、酸素雰囲気下、又は酸素と水素の混合雰囲気下にてプラズマ処理を行う。水素雰囲気下にてプラズマ処理を行うことにより、表面をエッチングし、汚染物を除去することができる。また、単結晶半導体層２０４の表面の一部を除去し、内部の密な領域を表出させることができる。また、水素により単結晶半導体層中のダングリングボンドを終端することができる。また、酸素雰囲気下においてプラズマ処理を行うことにより、表面に密な酸化膜を形成することができる。すなわち、これらの雰囲気下においてプラズマ処理を行うことにより、単結晶半導体層２０４と後に形成される絶縁層との界面を清浄に保ち、欠陥を低減することができる。なお、上記の雰囲気に希ガス元素を加えても、同様の効果を得ることができる。
なお、界面の欠陥を低減する方法としては、熱酸化法による酸化膜の形成という方法も考えられる。しかしながら、熱酸化に必要な高温条件はスマートカット法には適していない。スマートカット法は、加熱処理により単結晶半導体層の分離を行うものであるが、該加熱の温度条件は４００℃以上６００℃以下程度と比較的低温である。一方、熱酸化に必要な温度条件は８００℃以上であり、スマートカット法においてこのような高温プロセスを採用した場合には、単結晶半導体層２０４の分離が進行してしまうのである。以上のような理由から、スマートカット法における界面の欠陥低減にはプラズマ処理が好適であることが分かる。
なお、上記のプラズマ処理としては、高周波（マイクロ波等）を用いて高密度（好ましくは１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下）且つ低電子温度（０．２ｅＶ以上２．０ｅＶ以下（より好ましくは０．５ｅＶ以上１．５ｅＶ以下））の条件下で行うプラズマ処理（以下「高密度プラズマ処理」という）が好ましい。低電子温度が特徴である高密度プラズマ処理は、活性種の運動エネルギーが低いため、通常のプラズマ処理に比べてプラズマによるダメージが少ない。このため、通常のプラズマ処理に比べて、一層良質な界面を形成することができる。なお、高密度プラズマ処理においては、水素と希ガス（ヘリウム、ネオン、アルゴン、クリプトン、キセノン等）の混合雰囲気、又は酸素と水素と希ガスの混合雰囲気とすることが好ましい。
なお、本実施の形態においては、プラズマ処理として、水素又は酸素を少なくとも有する雰囲気において行うものを挙げたが、本発明はこれに限定して解釈されない。例えば、酸化窒素、アンモニア、窒素等を含む雰囲気下、又はこれらと水素、酸素、希ガス等の混合雰囲気下において行っても良い。
次に、単結晶半導体層２０４上に、接合層として機能する絶縁層２０６を形成する（図２（Ｂ）参照）。絶縁層２０６としては、酸化シリコン膜を、有機シランガスを用いて化学気相成長法（ＣＶＤ法）により形成すると良い。その他に、シランガスを用いて化学気相成長法により作製される酸化シリコン膜を適用することもできる。化学気相成長法を用いる場合には、脆化層２０２から脱ガスが起こらない温度条件で成膜する必要がある。なお、単結晶半導体基板２００から単結晶半導体層２０４を分離させるための熱処理には、成膜温度よりも高い温度が適用される。
なお、有機シランガスとしては、珪酸エチル（ＴＥＯＳ）、トリメチルシラン、テトラメチルシラン、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン、トリスジメチルアミノシラン等を用いることができる。
また、絶縁層２０６としては、モノシランと二酸化窒素を原料ガスとして用いて、ＬＰＣＶＤ法により酸化窒化シリコン膜を形成してもよい。これにより、３００℃以上４００℃以下の低温条件においても、良質な絶縁層２０６を形成することができる。例えば、モノシランの流量が４０ｓｃｃｍ、二酸化窒素の流量が４００ｓｃｃｍ、圧力が２６６．６Ｐａ、温度が３５０℃の条件において良好な絶縁層を形成することが可能である。
上記絶縁層２０６は、５ｎｍ乃至５００ｎｍ程度の厚さで設けられる。前述の厚さとすることにより、被形成表面を平滑化すると共に、絶縁層２０６の成長表面の平滑性を確保することが可能である。また、接合する基板との歪みを緩和することができる。なお、後の絶縁表面を有する基板にも同様の絶縁層を設けておくことができる。このように、接合を形成する面の一方又は双方を、有機シランを原材料として成膜した酸化シリコン膜とすることで、接合を非常に強固なものとすることができる。
なお、単結晶半導体層２０４と絶縁層２０６の間に窒素含有絶縁層を設ける構成としてもよい。窒素含有絶縁層は窒化シリコン、窒化酸化シリコン又は酸化窒化シリコン等を用いて形成することができる。なお、窒素含有絶縁層は単層構造でも良いし積層構造でも良い。例えば、単結晶半導体層２０４側から酸化窒化シリコン膜と窒化酸化シリコン膜を積層して窒素含有絶縁層とすることができる。窒素含有絶縁層は、アルカリ金属、アルカリ土類金属のような可動イオンや水分等の不純物が単結晶半導体層２０４に侵入することを防ぐために設けられる。なお、不純物の侵入を防ぐことができるのであれば、窒素含有絶縁層以外の絶縁層を設けても良い。また、窒素含有絶縁層を設ける場合には、絶縁層２０６と窒素含有絶縁層を合わせて絶縁層と呼ぶこともできる。
ここで、酸化窒化シリコンとは、その組成において、窒素よりも酸素の含有量が多いものを示し、例えば、酸素が５０原子％以上７０原子％以下、窒素が０．５原子％以上１５原子％以下、珪素が２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成において、酸素よりも窒素の含有量が多いものを示し、例えば、酸素が５原子％以上３０原子％以下、窒素が２０原子％以上５５原子％以下、珪素が２５原子％以上３５原子％以下、水素が１０原子％以上３０原子％以下の範囲で含まれるものをいう。但し、上記範囲は、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）や、水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合のものである。また、構成元素の含有比率は、その合計が１００原子％を超えない値をとる。
次に、絶縁表面を有する基板２１０と、絶縁層２０６とを密接させる（図２（Ｃ）参照）。絶縁表面を有する基板２１０と絶縁層２０６とを密接させて圧力をかけることで、強固な接合を形成することが可能である。なお、絶縁層２０６を介して絶縁表面を有する基板２１０と単結晶半導体基板２００を貼り合わせた後には、加熱処理を行うことが好ましい。加熱処理を行うことで接合強度をさらに向上させることができる。
良好な接合を形成するために、接合が形成される表面を活性化しておいても良い。例えば、接合を形成する面に原子ビーム又はイオンビームを照射する。原子ビーム又はイオンビームを利用する場合には、アルゴン等の不活性ガス原子ビーム又は不活性ガスイオンビームを用いることができる。その他に、プラズマ処理やラジカル処理を行っても良い。このような表面処理により、２００℃乃至４００℃程度の低温で異種材料間の接合を形成することができる。
なお、絶縁表面を有する基板２１０としては、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種ガラス基板、石英基板、セラミック基板、サファイヤ基板等を用いることができる。中でもガラス基板を用いるのが好ましく、例えば第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）といわれる大面積のマザーガラス基板を用いることもできる。大面積のマザーガラス基板を、絶縁表面を有する基板２１０として用いることで、半導体基板の大面積化が実現できる。なお、絶縁表面を有する基板２１０は上記の基板に限定されるものではない。例えば、耐熱温度が許せば樹脂材料からなる基板を用いることも可能である。本実施の形態の作製方法においては、高温プロセスが不要であるため、耐熱温度が低い基板を用いることが可能となっている。
また、絶縁表面を有する基板２１０上にバリア層として機能する絶縁層を設ける構成としても良い。該絶縁層を設けることにより、単結晶半導体層２０４へのアルカリ金属やアルカリ土類金属のような不純物の侵入を防ぐことができる。もちろん、絶縁表面を有する基板２１０から単結晶半導体層２０４への不純物の侵入が問題とならない場合には、バリア層として機能する絶縁層を設ける必要はない。
上記の絶縁層は、酸化シリコン、窒化シリコン、窒化酸化シリコン、酸化窒化シリコン等から選択された一又は複数の材料を用いて形成することができる。絶縁層は単層構造でも良いし積層構造でも良い。一例としては、絶縁表面を有する基板２１０側から、窒化シリコンと酸化シリコンとを順に積層した構成の絶縁層を用いることができる。なお、不純物の侵入を防ぐことができるのであれば、上記材料を用いて形成することに限られない。
次に、加熱処理を行い、脆化層２０２を分離面として単結晶半導体層２０４を単結晶半導体基板２００から分離する（図２（Ｄ）参照）。例えば、４００℃乃至６００℃の熱処理を行うことにより、脆化層２０２に形成された微小な空洞内の圧力が上昇し、体積膨張を誘起して分離させることができる。絶縁層２０６は絶縁表面を有する基板２１０と接合しているので、絶縁表面を有する基板２１０上には単結晶半導体基板２００と同様の結晶性の単結晶半導体層２０４が残存することとなる。
なお、上記の加熱処理前に、１５０℃以上３５０℃以下程度の温度範囲にて加熱処理を施すことにより、接合界面を強化することができる。これにより、異なる熱膨張係数を有する材料を接合させた場合であっても、接合界面からの剥離を抑制することができる。例えば、２００℃、２時間の加熱処理を適用すればよい。
絶縁表面を有する基板２１０としてガラス基板を用いる場合には、ガラス基板の歪み点近傍、具体的には歪み点±５０℃で加熱を行えば良い。より具体的には、５８０℃以上６８０℃以下で行えばよい。該加熱処理は大気圧下で行っても良いし、減圧下で行っても良い。雰囲気についても、窒素雰囲気や、酸素雰囲気など、適宜設定することができる。なお、該加熱処理は、加熱後に収縮する性質を有する基板を用いる場合であればガラス基板に限らず適用することができる。より具体的には、２００℃、２時間の加熱処理の後、６００℃、２時間の加熱処理を行えばよい。
なお、ガラス基板は加熱によって収縮するという性質を有する。このため、あらかじめガラス基板を歪み点近傍、具体的には歪み点±５０℃程度（若しくはそれ以上）で加熱処理後に冷却しておくと、その後の加熱処理における収縮を抑制することができる。これにより、熱膨張率の異なる単結晶半導体層を接合したガラス基板に加熱処理を行う場合であっても、ガラス基板からの単結晶半導体層の剥離を防ぐことができる。また、ガラス基板及び単結晶半導体層の反りなどの変形を防止することもできる。
なお、ガラス基板を用いる場合には、加熱終了時の急速な冷却を避けることが好ましい。具体的には２℃／分以下、好ましくは１℃／分以上２℃／分以下の速度で、歪み点以下の温度まで冷却するとよい。降温速度を小さくすることにより、ガラス基板が縮む際に生じる局所的な応力を緩和することができる。
なお、接合の工程に係る加熱処理と、分離の工程に係る加熱処理とを同時に行うこともできる。この場合、１度の加熱処理で二つの工程を行うことができるため、低コストに半導体基板を作製することができる。
上記の工程によって得られた単結晶半導体層２０４については、その表面を平坦化するため、化学的機械的研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）などを行うことが好ましい。単結晶半導体層２０４の平坦性を向上することにより、後に形成する半導体素子の特性のばらつきを抑えることができる。なお、所望の特性が得られるようであれば、ＣＭＰ工程などは省略してもかまわない。
また、再度の加熱やレーザー光の照射を行うことにより、単結晶半導体層２０４の特性を向上させても良い。なお、加熱処理時の温度は、絶縁表面を有する基板２１０の耐熱温度を目安とすることができる。絶縁表面を有する基板２１０としてガラス基板を用いる場合には、ガラス基板の歪み点を目安とすればよい。具体的には、歪み点±５０℃（５８０℃以上６８０℃以下）程度の温度にて加熱処理を行えばよい。
レーザー光の照射には、例えば、連続発振のレーザー（ＣＷレーザー）や、パルス発振レーザー（１０Ｈｚ以上１００Ｈｚ以下程度の発振周波数であることが好ましい）を用いることができる。具体的には、連続発振のレーザーとして、Ａｒレーザー、Ｋｒレーザー、ＣＯ２レーザー、ＹＡＧレーザー、ＹＶＯ４レーザー、ＹＬＦレーザー、ＹＡｌＯ３レーザー、ＧｄＶＯ４レーザー、Ｙ２Ｏ３レーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、ヘリウムカドミウムレーザー等を用いることができる。また、パルス発振レーザーとして、Ａｒレーザー、Ｋｒレーザー、エキシマ（ＡｒＦ、ＫｒＦ、ＸｅＣｌ）レーザー、ＣＯ２レーザー、ＹＡＧレーザー、ＹＶＯ４レーザー、ＹＬＦレーザー、ＹＡｌＯ３レーザー、ＧｄＶＯ４レーザー、Ｙ２Ｏ３レーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、銅蒸気レーザーまたは金蒸気レーザー等を用いることができる。なお、このようなパルス発振レーザーは、発振周波数を増加させると、連続発振レーザーと同等に扱うことも可能である。
特に、酸素濃度が１０ｐｐｍ以下の低酸素濃度雰囲気下でレーザー光を照射して、少なくとも単結晶半導体層の上部を溶融させることにより、単結晶半導体層の表面を平坦化することができる。また、レーザー光照射の前、又は後に、ＣＭＰ、又はエッチングを施すことにより、単結晶半導体層を所定の厚さとなるように加工することが好ましい。もちろん、レーザー光照射の前、又は後のいずれか一方に限られず、両方に上記の処理を施すこともできる。
次に、絶縁表面を有する基板２１０側に接合層として機能する絶縁層２０６を設ける場合について、図３を用いて説明する。なお、脆化層２０２の作製工程については図２に示す場合と同様であるため、詳細については省略する。プラズマ処理を行う場合にも、上記を参照すればよい。
脆化層２０２を形成した後に（図３（Ａ）参照）、絶縁表面を有する基板２１０上に形成された、接合層として機能する絶縁層２０６と、単結晶半導体層２０４とを密着させ、接合させる（図３（Ｂ）参照）。なお、絶縁表面を有する基板２１０上にバリア層として機能する絶縁層を形成した後に、絶縁層２０６を形成する構成としても良い。バリア層として機能する絶縁層を設けることにより、単結晶半導体層２０４へのアルカリ金属やアルカリ土類金属のような不純物の侵入を防ぐことができる。もちろん、絶縁表面を有する基板２１０から単結晶半導体層２０４への不純物の侵入が問題とならない場合には、バリア層として機能する絶縁層を設ける必要はない。
上記のバリア層として機能する絶縁層は、酸化シリコン、窒化シリコン、窒化酸化シリコン、酸化窒化シリコン等から選択された一又は複数の材料を用いて形成することができる。絶縁層は単層構造でも良いし積層構造でも良い。一例としては、絶縁表面を有する基板２１０側から、窒化シリコンと酸化シリコンとを順に積層した構成の絶縁層を用いることができる。なお、不純物の侵入を防ぐことができるのであれば、上記材料を用いて形成することに限られない。
その後、単結晶半導体基板２００を分離させる（図３（Ｃ）参照）。単結晶半導体基板２００を分離させる際の熱処理は、図２（Ｄ）の場合と同様にして行うことができるため、詳細については省略する。このようにして、図３（Ｃ）に示す半導体基板を得ることができる。
図３（Ｃ）に示す半導体基板に対しても、化学的機械的研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）などを行うことが好ましい。単結晶半導体層２０４の平坦性を向上させることにより、後に形成する半導体素子の特性のばらつきを抑えることができる。なお、所望の特性が得られるようであれば、ＣＭＰ工程などは省略してもかまわない。
また、再度の加熱やレーザー光の照射を行うことにより、単結晶半導体層２０４の特性を向上させても良い。加熱処理時の温度や用いることができるレーザーについては、上記を参照できるため、ここでは省略する。
以上により、（１１０）面を主表面とする単結晶半導体層を有する半導体基板を提供することができる。（１１０）面における原子の面密度は、他の結晶面と比較して大きいため、絶縁層と単結晶半導体層との密着性が向上する。すなわち、単結晶半導体層の剥離を抑制することができる。
また、（１１０）面では上記のように原子が密に配列しているため、その他の面を用いる場合と比較して、作製したＳＯＩ基板における単結晶半導体層の平坦性が向上する。すなわち、該単結晶半導体層を用いて作製したトランジスタは優れた特性を有することになる。
なお、単結晶半導体層と、絶縁層との界面における欠陥を低減する必要がある場合には、単結晶半導体層の表面にプラズマ処理を行えばよい。これにより、極めて高品質な半導体基板を提供することが可能となる。
（実施の形態２）
本実施の形態では、本発明の半導体装置の製造方法の別の一例について、図４及び５を参照して説明する。なお、本実施の形態では、イオン照射時における単結晶半導体層のダメージを低減することが可能な半導体基板の製造方法について説明する。また、図４を用いて単結晶半導体基板側に接合層として機能する絶縁層を設ける場合について説明し、図５を用いて絶縁表面を有する基板側に接合層として機能する絶縁層を設ける場合について説明する。
はじめに、（１１０）面を主表面として有する単結晶半導体基板４００を用意する。そして、単結晶半導体基板４００上に保護層として機能する絶縁層４５０を形成する（図４（Ａ）参照）。単結晶半導体基板の詳細については実施の形態１を参照することができるため、ここでは省略する。
絶縁層４５０は、酸化シリコン、窒化シリコン、窒化酸化シリコン、酸化窒化シリコン等から選択された一又は複数の材料を用いて形成することができる。絶縁層４５０は単層構造でも良いし積層構造でも良い。絶縁層４５０の形成方法としては、化学気相成長法（ＣＶＤ法）やスパッタ法、熱酸化法、熱窒化法等が挙げられるが、特にこれに限られるものではない。例えば、熱酸化法を用いる場合には、ＨＣｌを１体積％以上１０体積％以下程度含む雰囲気で形成された熱酸化膜を絶縁層４５０として用いると良い。厚さは１０ｎｍ乃至２００ｎｍ程度とすることが好ましい。絶縁層４５０を設けることにより、イオンの照射による単結晶半導体基板４００の表面（後の単結晶半導体層の表面）の荒れを防止できる。
次に、絶縁層４５０を介して、単結晶半導体基板４００の表面から所定の深さにイオンを導入し、脆化層４０２及び単結晶半導体層４０４を形成する（図４（Ｂ）参照）。脆化層４０２及び単結晶半導体層４０４の作製方法の詳細については実施の形態１を参照できるため、ここでは省略する。脆化層４０２の形成後には、絶縁層４５０を除去しても良いが、絶縁層４５０を残存させた場合には下地絶縁層として機能させることが可能である。このため、絶縁層４５０は除去しないことが好ましい。絶縁層４５０を有することにより、アルカリ金属、アルカリ土類金属のような可動イオンや水分等の不純物が単結晶半導体層４０４に侵入することを防止できる。特に、窒化酸化シリコンや、窒化シリコンを用いる場合には、不純物の単結晶半導体層への侵入を効果的に防ぐことができる。例えば、単結晶半導体基板側から酸化窒化シリコン膜を５０ｎｍ、窒化酸化シリコン膜を５０ｎｍの厚さで順に積層して形成することができる。この場合には、加速電圧が４０ｋＶの条件により、２．２×１０１６ｉｏｎｓ／ｃｍ２程度のイオンを照射すればよい。又は、ＰＥＣＶＤ法を用いて、単結晶半導体基板側から酸化窒化シリコン膜と窒化酸化シリコン膜をそれぞれ５０ｎｍ形成し、加速電圧を３５ｋＶ程度、イオンドーズ量を２．９×１０１６ｉｏｎｓ／ｃｍ２程度とした高周波放電イオンドーピング法を用いて、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋イオンを照射しても良い。なお、この場合、分離後の単結晶半導体層の厚さは１２０ｎｍ程度となる。
絶縁層４５０の作製方法としては、上記以外にも、例えば、オゾン水や過酸化水素水を用いて、単結晶半導体基板４００の表面に酸化膜を形成する方法などがある。また、オゾン雰囲気に晒すことにより、単結晶半導体基板４００の表面に酸化膜を形成しても良い。なお、オゾン雰囲気は、酸素雰囲気に紫外光を照射することで実現できる。また、Ｎ２Ｏ及びＯ２雰囲気におけるプラズマ処理、Ｎ２及びＯ２雰囲気におけるプラズマ処理、Ｎ２Ｏ及びＮＨ３雰囲気におけるプラズマ処理、Ｏ２雰囲気におけるプラズマ処理、Ｎ２、Ｏ２及びＨ２雰囲気におけるプラズマ処理を施すことにより、酸化膜を形成することもできる。なお、この場合において、酸化膜の厚さは０．５ｎｍ乃至３ｎｍ程度である。また、脆化層の形成後には、酸化窒化シリコンや窒化酸化シリコン等を積層することもできる。
次に、絶縁層４５０上に、接合層として機能する絶縁層４０６を形成する（図４（Ｃ）参照）。絶縁層４０６は、酸化シリコン膜を、有機シランガスを用い化学気相成長法（ＣＶＤ法）により形成すると良い。その他に、シランガスを用いて化学気相成長法により作製される酸化シリコン膜を適用することもできる。化学気相成長法を用いる場合には、脆化層４０２から脱ガスが起こらない温度条件で成膜する必要がある。なお、単結晶半導体基板４００から単結晶半導体層４０４を分離する熱処理には、成膜温度よりも高い温度が適用される。
絶縁層４０６の作製方法等の詳細については、実施の形態１を参照することができるため、ここでは省略する。
次に、絶縁表面を有する基板４１０と、絶縁層４０６とを密接させる（図４（Ｄ）参照）。絶縁表面を有する基板４１０と絶縁層４０６とを密接させて圧力をかけることで、強固な接合を形成することが可能である。なお、絶縁層４０６を介して絶縁表面を有する基板４１０と単結晶半導体基板４００を貼り合わせた後には、加熱処理を行うことが好ましい。加熱処理を行うことで接合強度をさらに向上させることができる。
良好な接合を形成するために、接合が形成される表面を活性化しておいても良い。例えば、接合を形成する面に原子ビーム若しくはイオンビームを照射する。原子ビーム若しくはイオンビームを利用する場合には、アルゴン等の不活性ガス原子ビーム若しくは不活性ガスイオンビームを用いることができる。その他に、プラズマ処理若しくはラジカル処理を行う。このような表面処理により、２００℃乃至４００℃程度の低温で異種材料間の接合を形成することができる。
なお、絶縁表面を有する基板４１０としては、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種ガラス基板、石英基板、セラミック基板、サファイヤ基板等を用いることができる。好ましくはガラス基板を用いるのがよく、例えば第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）といわれる大面積のマザーガラス基板を用いることもできる。大面積のマザーガラス基板を、絶縁表面を有する基板４１０として用いることで、半導体基板の大面積化が実現できる。なお、絶縁表面を有する基板４１０は上記の基板に限定されるものではない。例えば、耐熱温度が許せば樹脂材料からなる基板を用いることも可能である。本実施の形態の作製方法においては、高温プロセスが不要であるため、耐熱温度が低い基板を用いることが可能となっている。
次に、加熱処理を行い、脆化層４０２を分離面として単結晶半導体層４０４を単結晶半導体基板４００から分離する（図４（Ｅ）参照）。例えば、４００℃乃至６００℃の熱処理を行うことにより、脆化層４０２に形成された微小な空洞の体積変化を誘起して分離させることができる。絶縁層４０６は絶縁表面を有する基板４１０と接合しているので、絶縁表面を有する基板４１０上には単結晶半導体基板４００と同じ結晶性の単結晶半導体層４０４が残存することとなる。
分離における加熱処理の詳細については、実施の形態１を参照することができる。なお、接合の工程に係る加熱処理と、分離の工程に係る加熱処理とを同時に行うこともできる。この場合、１度の加熱処理で二つの工程を行うことができるため、低コストに半導体基板を作製することができる。
上記の工程によって得られた単結晶半導体層４０４については、その表面を平坦化するため、化学的機械的研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）などを行うことが好ましい。単結晶半導体層４０４の平坦性を向上することにより、後に形成する半導体素子の特性のばらつきを抑えることができる。なお、所望の特性が得られるようであれば、ＣＭＰ工程などは省略してもかまわない。
また、再度の加熱やレーザー光の照射を行うことにより、単結晶半導体層４０４の特性を向上させても良い。なお、加熱処理時の温度や、用いるレーザーに関しては、実施の形態１を参照することができる。
次に、絶縁表面を有する基板４１０側に接合層として機能する絶縁層４０６を設ける場合について、図５を用いて説明する。なお、脆化層４０２の作製に係る工程までは図４に示す場合と同様であるため、詳細については省略する。
脆化層４０２を形成した後に（図５（Ａ）参照）、絶縁表面を有する基板４１０上に形成された、接合層として機能する絶縁層４０６と、絶縁層４５０とを密着させ、接合させる（図５（Ｂ）参照）。なお、絶縁表面を有する基板４１０上にバリア層として機能する絶縁層を形成した後に、絶縁層４０６を形成する構成としても良い。バリア層として機能する絶縁層を設けることにより、単結晶半導体層４０４へのアルカリ金属やアルカリ土類金属のような不純物の侵入を防ぐことができる。もちろん、絶縁表面を有する基板４１０から単結晶半導体層４０４への不純物の侵入が問題とならない場合には、バリア層として機能する絶縁層を設ける必要はない。
上記のバリア層として機能する絶縁層は、酸化シリコン、窒化シリコン、窒化酸化シリコン、酸化窒化シリコン等から選択された一又は複数の材料を用いて形成することができる。絶縁層は単層構造でも良いし積層構造でも良い。一例としては、絶縁表面を有する基板４１０側から、窒化シリコンと酸化シリコンとを順に積層した構成の絶縁層を用いることができる。なお、不純物の侵入を防ぐことができるのであれば、上記材料を用いて形成することに限られない。
その後、単結晶半導体基板４００を分離させる（図５（Ｃ）参照）。単結晶半導体基板４００を分離させる際の熱処理は、実施の形態１を参照できるため、詳細については省略する。このようにして、図５（Ｃ）に示す半導体基板を得ることができる。
図５（Ｃ）に示す半導体基板に対しても、化学的機械的研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）などを行うことが好ましい。単結晶半導体層４０４の平坦性を向上させることにより、後に形成する半導体素子の特性のばらつきを抑えることができる。なお、所望の特性が得られるようであれば、ＣＭＰ工程などは省略してもかまわない。
また、再度の加熱やレーザー光の照射を行うことにより、単結晶半導体層４０４の特性を向上させても良い。加熱処理時の温度や用いることができるレーザーについても、実施の形態１を参照できるため、ここでは省略する。
以上により、（１１０）面を主表面とする単結晶半導体層を有する半導体基板を提供することができる。（１１０）面における原子の面密度は、他の結晶面と比較して大きいため、絶縁層と単結晶半導体層との密着性が向上する。すなわち、単結晶半導体層の剥離を抑制することができる。
また、（１１０）面では上記のように原子が密に配列しているため、その他の面を用いる場合と比較して、作製したＳＯＩ基板における単結晶半導体層の平坦性が向上する。すなわち、該単結晶半導体層を用いて作製したトランジスタは優れた特性を有することになる。
なお、本実施の形態においては、絶縁層４５０を設けることにより、イオン照射の際の単結晶半導体層４０４へのダメージを低減している。これにより、欠陥の数自体を低減することができるため、半導体素子の特性をより一層高めることができる。
本実施の形態は、実施の形態１と適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、実施の形態１又は２において作製した半導体基板を用いて半導体装置を製造する方法の一例について、図６乃至９を参照して説明する。なお、本実施の形態においては、ｎチャネル型トランジスタとｐチャネル型トランジスタとを用いた半導体装置の一例として、相補型半導体装置（いわゆるＣＭＯＳ）を例に挙げて説明することにする。
図６は、実施の形態１において作製された半導体基板の平面図である。絶縁表面を有する基板６００上に、（１１０）面を主表面として有する単結晶半導体層６０２が設けられている。ここで、図６（Ａ）は円形の単結晶半導体基板を用いて単結晶半導体層６０２を形成した場合を示しており、図６（Ｂ）は矩形の単結晶半導体基板を用いて単結晶半導体層６０２を形成した場合を示している。図６（Ａ）のように円形の単結晶半導体基板を用いる場合には、単結晶半導体基板を加工する必要がないため好ましい。図６（Ｂ）のように矩形の単結晶半導体基板を用いる場合には、複数の単結晶半導体層をマトリクス状に配列して、大面積の基板を得ることができる点で有利である。なお、図６（Ａ）において、円形の単結晶半導体層６０２の一部が欠けた形状となっているが、これはオリエンテーションフラット（ＯＦ）である。図６（Ｂ）の場合には、オリエンテーションフラットは＜１１０＞軸に平行な方向に配置されている。
一般に、ｎチャネル型トランジスタとｐチャネル型トランジスタとでは、ｐチャネル型トランジスタの移動度が小さい。このため、同等の電流駆動能力（又は高速動作）を実現するためには、ｐチャネル型トランジスタのチャネル幅を相対的に大きくしなくてはならない。ここで、ｎチャネル型トランジスタとｐチャネル型トランジスタを共に用いる場合には、ｐチャネル型トランジスタの大きさは、レイアウトを最適化する際の障害となる。レイアウトを最適化して回路面積を縮小するためには、ｎチャネル型トランジスタとｐチャネル型トランジスタの大きさが概ね同等であることが求められる。
本発明では、（１１０）面を主表面とする単結晶半導体層６０２を用い、さらに、トランジスタのチャネル長方向を＜１１０＞軸方向にとることにより、ｐチャネル型トランジスタの移動度を最大限に引き出している。ここで、チャネル長方向とは、トランジスタにおいてキャリアが流れる方向いうものとする。この場合、ｎチャネル型トランジスタの移動度は幾分犠牲になるが、レイアウトの最適化の観点からは、むしろ好ましいと言える。ｎチャネル型トランジスタとｐチャネル型トランジスタの大きさをより近づけることができるためである。
例えば、ｎチャネル型トランジスタのチャネル長方向を＜１００＞軸方向にとった場合には、＜１１０＞軸方向とした場合と比較して移動度は大きくなるが、この場合には、ｐチャネル型トランジスタと直交することになってしまう。つまり、レイアウト上は非常に不利になってしまう。ｎチャネル型トランジスタとｐチャネル型トランジスタのチャネル長方向を＜１１０＞軸方向とすることで、このような問題を解消し、レイアウトを最適化することができる。
なお、ｐチャネル型トランジスタの移動度は、（１１０）面を主表面とする単結晶半導体層を用いて、チャネル長方向を＜１１０＞軸方向とした場合（以下、「（１１０）面＜１１０＞軸」と記す。他の条件についても同様）が最大であり、（１１０）面＜１００＞軸、（１００）面＜１１０＞軸、（１００）面＜１００＞軸の順に低下してゆく。一方、ｎチャネル型トランジスタの移動度は、ｐチャネル型トランジスタとは反対の傾向となり、（１００）面＜１００＞軸、（１００）面＜１１０＞軸、（１１０）面＜１００＞軸、（１１０）面＜１１０＞軸の順である。
したがって、（１１０）面＜１１０＞軸の条件を用いることにより、ｐチャネル型トランジスタの移動度を最大限に引き出して、半導体装置のレイアウトを最適化し、半導体装置の小型化を実現することができる。
次に、実際の製造方法について図７乃至９を参照して説明する。
はじめに、実施の形態１に示した方法等を用いて、絶縁表面を有する基板上に、（１１０）面を主表面とする単結晶半導体層を形成する（図７（Ａ）参照）。ここでは、絶縁表面を有する基板７００の上に接合層として機能する絶縁層７０２、単結晶半導体層７０４を順に設けた構成を用いて説明するが、本発明はこれに限られるものではない。なお、図７に示す断面は、単結晶半導体層７０４の＜１１０＞軸に沿った断面である。
次に、単結晶半導体層７０４及び絶縁層７０２を所望の形状にパターニングして、島状の単結晶半導体層を形成する。この際、後のトランジスタのチャネル長方向が、＜１１０＞軸方向となるように島状の半導体層を形成する。
なお、パターニングの際のエッチング加工としては、プラズマエッチング（ドライエッチング）、ウエットエッチングのどちらを採用しても良いが、大面積基板を処理するにはプラズマエッチングが適している。エッチングガスとしては、ＣＦ４、ＮＦ３、Ｃｌ２、ＢＣｌ３、などのフッ素系又は塩素系のガスを用い、ＨｅやＡｒなどの不活性ガスを適宜加えても良い。また、大気圧放電のエッチング加工を適用すれば、局所的な放電加工も可能であり、基板の全面にマスク層を形成することなくエッチングを行うことができる。
単結晶半導体層７０４及び絶縁層７０２をパターニングした後には、しきい値電圧を制御するために、硼素、アルミニウム、ガリウムなどのｐ型不純物を添加しても良い。例えば、ｐ型不純物として、硼素を５×１０１６ｃｍ−３以上１×１０１８ｃｍ−３以下の濃度で添加することができる。
なお、本実施の形態においては示さないが、絶縁表面を有する基板７００上に、バリア層として機能する絶縁層を設ける構成としても良い。バリア層として機能する絶縁層としては、例えば、窒化シリコン膜と酸化シリコン膜の積層構造を適用することができる。バリア層として機能する絶縁層を設けることで、絶縁表面を有する基板７００からの可動イオンによる、単結晶半導体層７０４の汚染を防止できる。なお、窒化シリコンに代えて、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウムを適用しても良い。
次に、島状の単結晶半導体層を覆うゲート絶縁層７０６を形成する（図７（Ｂ）参照）。なお、ここでは便宜上、パターニングによって形成された島状の単結晶半導体層をそれぞれ単結晶半導体層７０８、単結晶半導体層７１０と呼ぶことにする。
ゲート絶縁層７０６はプラズマＣＶＤ法またはスパッタ法などを用い、厚さを１０ｎｍ以上１５０ｎｍ以下として珪素を含む絶縁膜で形成する。具体的には、窒化シリコン、酸化シリコン、酸化窒化シリコン、窒化酸化シリコンに代表される珪素の酸化物材料又は窒化物材料等の材料で形成すればよい。なお、ゲート絶縁層７０６は単層構造であっても良いし、積層構造としても良い。さらに、単結晶半導体層とゲート絶縁層との間に、膜厚１ｎｍ以上１００ｎｍ以下、好ましくは１ｎｍ以上１０ｎｍ以下、より好ましくは２ｎｍ以上５ｎｍ以下の薄い酸化シリコン膜を形成してもよい。なお、低い温度でリーク電流の少ないゲート絶縁層を形成するために、アルゴンなどの希ガス元素を反応ガスに含ませても良い。
次に、ゲート絶縁層７０６上にゲート電極層として用いる導電膜を形成する。導電膜の膜厚は、５０ｎｍ以上４００ｎｍ以下程度とすれば良い。また、導電膜は、スパッタリング法、蒸着法、ＣＶＤ法等の手法により形成することができる。導電膜は、タンタル、タングステン、チタン、モリブデン、アルミニウム、銅、クロム、ネオジム等から選ばれた元素、又は前記の元素を主成分とする合金材料もしくは化合物材料等を用いて形成すればよい。また、導電膜として、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、ＡｇＰｄＣｕ合金などを用いてもよい。なお、本実施の形態においては単層構造を用いて説明しているが、本発明はこれに限定されない。２層以上の積層構造としても良い。
次に、フォトリソグラフィ法を用いてレジスト材料からなるマスクを形成し、該マスクを用いて導電膜を所望の形状に加工する。これにより、ゲート電極層７１２及びゲート電極層７１４が形成される（図７（Ｃ）参照）。なお、ゲート電極層７１２及びゲート電極層７１４を形成した後に、前述のマスクは除去する。
導電膜の加工の際には、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い、エッチング条件（コイル型の電極層に印加される電力量、基板側の電極層に印加される電力量、基板側の電極温度等）を適宜調節することにより、所望のテーパー形状となるようにエッチングを行うことができる。また、マスクの形状によって、テーパーの角度等を制御することもできる。なお、エッチング用ガスとしては、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４もしくはＣＣｌ４などを代表とする塩素系ガス、ＣＦ４、ＳＦ６もしくはＮＦ３などを代表とするフッ素系ガス、又はＯ２を適宜用いることができる。
次に、フォトリソグラフィ法を用いて、単結晶半導体層７１０を覆うように、レジスト材料からなるマスク７１６を形成する。そして、ゲート電極層７１２及びマスク７１６をマスクとして用いて、ｎ型を付与する不純物元素を添加する（図７（Ｄ）参照）。これにより、ｎ型不純物領域７１８、ｎ型不純物領域７２０、及びチャネル形成領域７２２が形成される。本実施の形態では、不純物元素を含むドーピングガスとしてホスフィン（ＰＨ３）を用いてドーピングを行う。ここでは、ｎ型を付与する不純物元素であるリン（Ｐ）が、１×１０１７ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下程度の濃度で含まれるようにする。
なお、本実施の形態においては示さないが、いわゆるＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域を設ける構成としても良い。ゲート電極層と重なるＬＤＤ領域を設けることで、ホットキャリアによるオン電流の低下を防止することができる。また、ゲート電極層と重ならないＬＤＤ領域を設けることで、オフ電流を低減することができる。
次に、マスク７１６を除去し、単結晶半導体層７０８を覆うマスク７２４を形成する。そして、ゲート電極層７１４及びマスク７２４をマスクとして用いて、ｐ型を付与する不純物元素を添加する（図８（Ａ）参照）。これにより、ｐ型不純物領域７２６、ｐ型不純物領域７２８、及びチャネル形成領域７３０が形成される。本実施の形態では、不純物元素を含むドーピングガスとしてジボラン（Ｂ２Ｈ６）を用いてドーピングを行う。ここでは、ｐ型を付与する不純物元素である硼素（Ｂ）が１×１０１８ａｔｏｍｓ／ｃｍ３以上５×１０２１ａｔｏｍｓ／ｃｍ３以下程度の濃度で含まれるようにする。なお、上記と同様に、いわゆるＬＤＤ領域を設ける構成としても良い。ｐ型を付与する不純物元素を添加した後に、マスク７２４は除去する。
次いで、ゲート絶縁層７０６、ゲート電極層７１２、ゲート電極層７１４を覆う層間絶縁層を形成する。本実施の形態では、該層間絶縁層を、絶縁膜７３２と絶縁膜７３４の積層構造とする（図８（Ｂ）参照）。例えば、プラズマＣＶＤ法を用いて、絶縁膜７３２として窒化酸化シリコン膜を膜厚１００ｎｍにて形成し、絶縁膜７３４として酸化窒化シリコン膜を膜厚９００ｎｍにて形成することができる。なお、本実施の形態においては、２層の積層構造としたが、単層構造でも良く、３層以上の積層構造としても良い。また、絶縁膜７３２及び絶縁膜７３４は上記材料に限定されるものではない。
絶縁膜７３２、絶縁膜７３４は、他に、酸化シリコンや窒化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウム、ダイヤモンドライクカーボン（ＤＬＣ）、窒素含有炭素膜その他の無機絶縁性材料を含む物質から選ばれた材料を用いて形成することができる。また、シロキサン樹脂を用いてもよい。なお、シロキサン樹脂とは、Ｓｉ−Ｏ−Ｓｉ結合を含む樹脂をいう。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、アリール基）が用いられる。有機基は、フルオロ基を含んでもよい。また、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ベンゾシクロブテン、ポリシラザン等の有機絶縁性材料を用いることもできる。
次に、レジスト材料からなるマスクを用いて、ゲート絶縁層７０６、絶縁膜７３２、絶縁膜７３４にコンタクトホール（開口部）を形成する。その後、開口部を覆うように導電膜を形成し、該導電膜をエッチングする。これにより、ソース電極層又はドレイン電極層７３６、ソース電極層又はドレイン電極層７３８、ソース電極層又はドレイン電極層７４０を形成する（図８（Ｃ）参照）。ソース電極層又はドレイン電極層には、アルミニウム、タンタル、チタン、モリブデン、タングステン、ネオジム、クロム、ニッケル、白金、金、銀、銅、マグネシウム、スカンジウム、コバルト、ニッケル、亜鉛、ニオブ、シリコン、リン、硼素、ヒ素、ガリウム、インジウム、錫などから選択された一つ又は複数の元素、または、前記元素を成分として含有する化合物や合金材料（例えば、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化シリコンを添加したインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛、アルミニウムネオジム（Ａｌ−Ｎｄ）、マグネシウム銀（Ｍｇ−Ａｇ）など）、もしくは、これらの化合物を組み合わせた物質等が用いられる。その他にも、シリサイド（例えば、アルミニウムシリコン、モリブデンシリコン、ニッケルシリサイド）や、窒素を含有する化合物（例えば、窒化チタン、窒化タンタル、窒化モリブデン）、リン（Ｐ）等の不純物元素をドーピングしたシリコン（Ｓｉ）等を用いることもできる。
以上の工程で、ｎチャネル型トランジスタ７４２とｐチャネル型トランジスタ７４４とがソース電極層又はドレイン電極層７３８によって接続された構成の相補型半導体装置（いわゆるＣＭＯＳ）を作製することができる。
図９に、上記の工程により作製した相補型半導体装置の平面図と断面図の関係を示す。図９（Ａ）は相補型半導体装置の平面図であり、図９（Ｂ）は相補型半導体装置の断面図である。ここで、図９（Ａ）のＡ−Ｂにおける断面が、図９（Ｂ）に対応している。図９（Ｃ）は相補型半導体装置の回路図である。図９において、ｎチャネル型トランジスタ９００とｐチャネル型トランジスタ９０２のゲート電極９０４（ゲート配線ともいう）は共通している。
本発明の半導体装置では、（１１０）面を主表面とする単結晶半導体層を用いることにより単結晶半導体層が絶縁層から剥離することを抑制している。また、（１１０）面を用いることにより、単結晶半導体層表面の平坦性の向上を実現している。
さらに、本発明の半導体装置のように、チャネル長方向が＜１１０＞軸方向となるようにトランジスタを作製することで、ｐチャネル型トランジスタの移動度を最大限に引き出すことができる。これにより、レイアウトを最適化し、半導体装置を小型化することができる。
また、（１１０）面を用いる場合には、（１００）面を用いる場合と比較して、絶縁層との界面における欠陥が問題となる可能性もあるが、仮にこれが問題となる場合には、例えば、単結晶半導体層の表面にプラズマ処理を行えば良い。これにより、当該問題を解消することができる。
以上のように、本発明を用いることで、半導体装置の信頼性を向上しつつ、半導体装置を小型化することが可能である。
本実施の形態は、実施の形態１又は２と適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、本発明の半導体装置の製造方法の一例について、図１０乃至１３を参照して説明する。なお、本実施の形態においては、半導体装置の一例として液晶表示装置を挙げて説明するが、本発明の半導体装置は液晶表示装置に限られるものではない。
はじめに、実施の形態１に示した方法等を用いて、絶縁表面を有する基板上に、（１１０）面を主表面とする単結晶半導体層を形成する（図１０（Ａ）参照）。ここでは、絶縁表面を有する基板１０００の上にバリア層として機能する絶縁層１００２、接合層として機能する絶縁層１００４、単結晶半導体層１００６を順に設けた構成を用いて説明するが、本発明はこれに限られるものではない。次に、単結晶半導体層１００６及び絶縁層１００４を所望の形状にパターニングして、島状の単結晶半導体層を形成する。この際、後のトランジスタのチャネル長方向が、＜１１０＞軸方向となるように島状の半導体層を形成する。
なお、パターニングの際のエッチング加工としては、プラズマエッチング（ドライエッチング）、ウエットエッチングのどちらを採用しても良いが、大面積基板を処理するにはプラズマエッチングが適している。エッチングガスとしては、ＣＦ４、ＮＦ３、Ｃｌ２、ＢＣｌ３、などのフッ素系又は塩素系のガスを用い、ＨｅやＡｒなどの不活性ガスを適宜加えても良い。また、大気圧放電のエッチング加工を適用すれば、局所的な放電加工も可能であり、基板の全面にマスク層を形成することなくエッチングを行うことができる。
単結晶半導体層１００６及び絶縁層１００４をパターニングした後には、しきい値電圧を制御するために、硼素、アルミニウム、ガリウムなどのｐ型不純物を添加すると良い。例えば、ｐ型不純物として、硼素を５×１０１６ｃｍ−３以上１×１０１８ｃｍ−３以下の濃度で添加することができる。
絶縁表面を有する基板１０００上には、絶縁層１００２として窒化シリコン膜と酸化シリコン膜が積層構造で形成されている。絶縁層１００２を設けることで、単結晶半導体層１００６の可動イオンによる汚染を防止できる。なお、窒化シリコンに代えて、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウムを適用しても良い。
次に、島状の単結晶半導体層を覆うゲート絶縁層１００８を形成する（図１０（Ｂ）参照）。なお、ここでは便宜上、パターニングによって形成された島状の単結晶半導体層をそれぞれ単結晶半導体層１０１０、単結晶半導体層１０１２、単結晶半導体層１０１４と呼ぶことにする。ゲート絶縁層１００８はプラズマＣＶＤ法またはスパッタ法などを用い、厚さを１０ｎｍ以上１５０ｎｍ以下として珪素を含む絶縁膜で形成する。具体的には、窒化シリコン、酸化シリコン、酸化窒化シリコン、窒化酸化シリコンに代表される珪素の酸化物材料又は窒化物材料等の材料で形成すればよい。なお、ゲート絶縁層１００８は単層構造であっても良いし、積層構造としても良い。さらに、単結晶半導体層とゲート絶縁層との間に、膜厚１ｎｍ以上１００ｎｍ以下、好ましくは１ｎｍ以上１０ｎｍ以下、より好ましくは２ｎｍ以上５ｎｍ以下の薄い酸化シリコン膜を形成してもよい。なお、低い温度でリーク電流の少ないゲート絶縁層を形成するために、アルゴンなどの希ガス元素を反応ガスに含ませても良い。
次に、ゲート絶縁層１００８上にゲート電極層として用いる第１の導電膜と第２の導電膜とを積層して形成する。第１の導電膜の膜厚は２０ｎｍ以上１００ｎｍ以下程度、第２の導電膜の膜厚は１００ｎｍ以上４００ｎｍ以下程度とすれば良い。また、第１の導電膜及び第２の導電膜は、スパッタリング法、蒸着法、ＣＶＤ法等の手法により形成することができる。第１の導電膜及び第２の導電膜は、タンタル、タングステン、チタン、モリブデン、アルミニウム、銅、クロム、ネオジム等から選ばれた元素、又は前記の元素を主成分とする合金材料もしくは化合物材料等を用いて形成すればよい。また、第１の導電膜及び第２の導電膜としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、ＡｇＰｄＣｕ合金などを用いてもよい。なお、本実施の形態においては２層構造を用いて説明しているが、本発明はこれに限定されない。３層以上の積層構造としても良いし、単層構造であっても良い。
次に、フォトリソグラフィ法を用いてレジスト材料からなるマスク１０１６ａ、マスク１０１６ｂ、マスク１０１６ｃ、マスク１０１６ｄ、及びマスク１０１６ｅを形成する。そして、前記のマスクを用いて第１の導電膜及び第２の導電膜を所望の形状に加工し、第１のゲート電極層１０１８ａ、第１のゲート電極層１０１８ｂ、第１のゲート電極層１０１８ｃ、第１のゲート電極層１０１８ｄ、第１の導電層１０１８ｅ、導電層１０２０ａ、導電層１０２０ｂ、導電層１０２０ｃ、導電層１０２０ｄ、及び導電層１０２０ｅを形成する（図１０（Ｃ）参照）。
ここで、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い、エッチング条件（コイル型の電極層に印加される電力量、基板側の電極層に印加される電力量、基板側の電極温度等）を適宜調節することにより、所望のテーパー形状となるようにエッチングを行うことができる。また、マスクの形状によって、テーパーの角度等を制御することもできる。なお、エッチング用ガスとしては、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４もしくはＣＣｌ４などを代表とする塩素系ガス、ＣＦ４、ＳＦ６もしくはＮＦ３などを代表とするフッ素系ガス、又はＯ２を適宜用いることができる。本実施の形態では、ＣＦ４、Ｃｌ２、Ｏ２からなるエッチング用ガスを用いて第２の導電膜のエッチングを行い、連続してＣＦ４、Ｃｌ２からなるエッチング用ガスを用いて第１の導電膜をエッチングする。
次に、マスク１０１６ａ、マスク１０１６ｂ、マスク１０１６ｃ、マスク１０１６ｄ、及びマスク１０１６ｅを用いて、導電層１０２０ａ、導電層１０２０ｂ、導電層１０２０ｃ、導電層１０２０ｄ、及び導電層１０２０ｅを所望の形状に加工する。このとき、導電層を形成する第２の導電膜と、第１のゲート電極層及び第１の導電層を形成する第１の導電膜との選択比が高いエッチング条件でエッチングする。このエッチングによって、第２のゲート電極層１０２２ａ、第２のゲート電極層１０２２ｂ、第２のゲート電極層１０２２ｃ、第２のゲート電極層１０２２ｄ、及び第２の導電層１０２２ｅを形成する。本実施の形態では、第２のゲート電極層及び第２の導電層もテーパー形状を有しているが、そのテーパー角は、第１のゲート電極層１０１８ａ、第１のゲート電極層１０１８ｂ、第１のゲート電極層１０１８ｃ、第１のゲート電極層１０１８ｄ、及び第１の導電層１０１８ｅの有するテーパー角より大きい。なお、テーパー角とは対象物の底面と側面とが作る角度を言うものとする。よって、テーパー角が９０度の場合、導電層は底面に対して垂直な側面を有することになる。テーパー角を９０度未満とすることにより、積層される膜の被覆性が向上するため、欠陥を低減することが可能となる。なお、本実施の形態では、第２のゲート電極層及び第２の導電層を形成するためのエッチング用ガスとしてＣｌ２、ＳＦ６、Ｏ２を用いる。
以上の工程によって、周辺駆動回路領域１０８０に、ゲート電極層１０２４ａ、ゲート電極層１０２４ｂ、画素領域１０８２に、ゲート電極層１０２４ｃ、ゲート電極層１０２４ｄ、及び導電層１０２４ｅを形成することができる（図１０（Ｄ）参照）。なお、マスク１０１６ａ、マスク１０１６ｂ、マスク１０１６ｃ、マスク１０１６ｄ、及びマスク１０１６ｅは、上記工程の後に除去する。
次に、ゲート電極層１０２４ａ、ゲート電極層１０２４ｂ、ゲート電極層１０２４ｃ、ゲート電極層１０２４ｄをマスクとして、ｎ型を付与する不純物元素を添加し、第１のｎ型不純物領域１０２６ａ、第１のｎ型不純物領域１０２６ｂ、第１のｎ型不純物領域１０２８ａ、第１のｎ型不純物領域１０２８ｂ、第１のｎ型不純物領域１０３０ａ、第１のｎ型不純物領域１０３０ｂ、第１のｎ型不純物領域１０３０ｃを形成する（図１１（Ａ）参照）。本実施の形態では、不純物元素を含むドーピングガスとしてホスフィン（ＰＨ３）を用いてドーピングを行う。ここでは、第１のｎ型不純物領域に、ｎ型を付与する不純物元素であるリン（Ｐ）が１×１０１６ａｔｏｍｓ／ｃｍ３以上５×１０１９ａｔｏｍｓ／ｃｍ３以下程度の濃度で含まれるようにする。
次に、単結晶半導体層１０１０、単結晶半導体層１０１４の一部を覆うマスク１０３２ａ、マスク１０３２ｂ、マスク１０３２ｃを形成する。そして、マスク１０３２ａ、マスク１０３２ｂ、マスク１０３２ｃ、及び第２のゲート電極層１０２２ｂをマスクとしてｎ型を付与する不純物元素を添加する。これにより、第２のｎ型不純物領域１０３４ａ、第２のｎ型不純物領域１０３４ｂ、第３のｎ型不純物領域１０３６ａ、第３のｎ型不純物領域１０３６ｂ、第２のｎ型不純物領域１０４０ａ、第２のｎ型不純物領域１０４０ｂ、第２のｎ型不純物領域１０４０ｃ、第３のｎ型不純物領域１０４２ａ、第３のｎ型不純物領域１０４２ｂ、第３のｎ型不純物領域１０４２ｃ、第３のｎ型不純物領域１０４２ｄが形成される。本実施の形態では、不純物元素を含むドーピングガスとしてホスフィン（ＰＨ３）を用いてドーピングを行う。ここでは、第２のｎ型不純物領域にｎ型を付与する不純物元素であるリン（Ｐ）が１×１０１７ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下程度の濃度で含まれるようにする。第３のｎ型不純物領域１０３６ａ、第３のｎ型不純物領域１０３６ｂには、第３のｎ型不純物領域１０４２ａ、第３のｎ型不純物領域１０４２ｂ、第３のｎ型不純物領域１０４２ｃ、第３のｎ型不純物領域１０４２ｄと同程度、もしくは少し高めの濃度でｎ型を付与する不純物元素が添加される。また、チャネル形成領域１０３８、チャネル形成領域１０４４ａ及びチャネル形成領域１０４４ｂが形成される（図１１（Ｂ）参照）。
第２のｎ型不純物領域は高濃度不純物領域であり、ソース又はドレインとして機能する。一方、第３のｎ型不純物領域は低濃度不純物領域であり、いわゆるＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域となる。第３のｎ型不純物領域１０３６ａ、第３のｎ型不純物領域１０３６ｂは、第１のゲート電極層１０１８ｂと重なる領域に形成されている。これにより、ソース又はドレイン近傍の電界を緩和して、ホットキャリアによるオン電流の劣化を防止することができる。一方、第３のｎ型不純物領域１０４２ａ、第３のｎ型不純物領域１０４２ｂ、第３のｎ型不純物領域１０４２ｃ、第３のｎ型不純物領域１０４２ｄはゲート電極層１０２４ｃ、ゲート電極層１０２４ｄと重なっておらず、オフ電流を低減する効果がある。
次に、マスク１０３２ａ、マスク１０３２ｂ、マスク１０３２ｃを除去し、単結晶半導体層１０１２、単結晶半導体層１０１４を覆うマスク１０４６ａ、マスク１０４６ｂを形成する。そして、マスク１０４６ａ、マスク１０４６ｂ、ゲート電極層１０２４ａをマスクとしてｐ型を付与する不純物元素を添加する。これにより、第１のｐ型不純物領域１０４８ａ、第１のｐ型不純物領域１０４８ｂ、第２のｐ型不純物領域１０５０ａ、第２のｐ型不純物領域１０５０ｂが形成される。本実施の形態では、不純物元素を含むドーピングガスとしてジボラン（Ｂ２Ｈ６）を用いてドーピングを行う。ここでは、第１のｐ型不純物領域、及び第２のｐ型不純物領域にｐ型を付与する不純物元素である硼素（Ｂ）が１×１０１８ａｔｏｍｓ／ｃｍ３以上５×１０２１ａｔｏｍｓ／ｃｍ３以下程度の濃度で含まれるようにする。また、チャネル形成領域１０５２が形成される（図１１（Ｃ）参照）。
第１のｐ型不純物領域は高濃度不純物領域であり、ソース又はドレインとして機能する。一方、第２のｐ型不純物領域は低濃度不純物領域であり、いわゆるＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄ Ｄｒａｉｎ）領域となる。
その後、マスク１０４６ａ、マスク１０４６ｂを除去する。マスクを除去した後に、ゲート電極層の側面を覆うように絶縁膜を形成してもよい。該絶縁膜は、プラズマＣＶＤ法や減圧ＣＶＤ（ＬＰＣＶＤ）法を用いて形成することができる。また、不純物元素を活性化するために、加熱処理、強光の照射、レーザー光の照射等を行ってもよい。
次いで、ゲート電極層、及びゲート絶縁層を覆う層間絶縁層を形成する。本実施の形態では、絶縁膜１０５４と絶縁膜１０５６の積層構造とする（図１２（Ａ）参照）。絶縁膜１０５４として窒化酸化シリコン膜を膜厚１００ｎｍにて形成し、絶縁膜１０５６として酸化窒化シリコン膜を膜厚９００ｎｍにて形成する。本実施の形態においては、２層の積層構造としたが、単層構造でも良く、３層以上の積層構造としても良い。本実施の形態では、絶縁膜１０５４及び絶縁膜１０５６を、プラズマＣＶＤ法を用いて、大気に晒さずに連続的に形成する。なお、絶縁膜１０５４及び絶縁膜１０５６は上記材料に限定されるものではない。
絶縁膜１０５４、絶縁膜１０５６は、他に、酸化シリコンや窒化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウム、ダイヤモンドライクカーボン（ＤＬＣ）、窒素含有炭素膜その他の無機絶縁性材料を含む物質から選ばれた材料を用いて形成することができる。また、シロキサン樹脂を用いてもよい。なお、シロキサン樹脂とは、Ｓｉ−Ｏ−Ｓｉ結合を含む樹脂をいう。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、アリール基）が用いられる。有機基は、フルオロ基を含んでもよい。また、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ベンゾシクロブテン、ポリシラザン等の有機絶縁性材料を用いることもできる。
次いで、レジスト材料からなるマスクを用いて絶縁膜１０５４、絶縁膜１０５６、ゲート絶縁層１００８に単結晶半導体層及びゲート電極層に達するコンタクトホール（開口部）を形成する。エッチングは、用いる材料の選択比によって、一回で行っても複数回行っても良い。本実施の形態では、酸化窒化シリコン膜である絶縁膜１０５６と、窒化酸化シリコン膜である絶縁膜１０５４と選択比が取れる条件で、第１のエッチングを行い、絶縁膜１０５６を除去する。次に、第２のエッチングによって、絶縁膜１０５４及びゲート絶縁層１００８を除去し、ソース又はドレインに達する開口部を形成する。
その後、開口部を覆うように導電膜を形成し、該導電膜をエッチングする。これにより、各ソース領域又はドレイン領域の一部とそれぞれ電気的に接続するソース電極層又はドレイン電極層１０５８ａ、ソース電極層又はドレイン電極層１０５８ｂ、ソース電極層又はドレイン電極層１０６０ａ、ソース電極層又はドレイン電極層１０６０ｂ、ソース電極層又はドレイン電極層１０６２ａ、ソース電極層又はドレイン電極層１０６２ｂを形成する。ソース電極層又はドレイン電極層には、アルミニウム、タンタル、チタン、モリブデン、タングステン、ネオジム、クロム、ニッケル、白金、金、銀、銅、マグネシウム、スカンジウム、コバルト、ニッケル、亜鉛、ニオブ、シリコン、リン、硼素、ヒ素、ガリウム、インジウム、錫などから選択された一つ又は複数の元素、または、前記元素を成分として含有する化合物や合金材料（例えば、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化シリコンを添加したインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛、アルミニウムネオジム（Ａｌ−Ｎｄ）、マグネシウム銀（Ｍｇ−Ａｇ）など）、もしくは、これらの化合物を組み合わせた物質等が用いられる。その他にも、シリサイド（例えば、アルミニウムシリコン、モリブデンシリコン、ニッケルシリサイド）や、窒素を含有する化合物（例えば、窒化チタン、窒化タンタル、窒化モリブデン）、リン（Ｐ）等の不純物元素をドーピングしたシリコン（Ｓｉ）等を用いることもできる。
以上の工程で周辺駆動回路領域１０８０にｐチャネル型薄膜トランジスタ１０６４、及びｎチャネル型薄膜トランジスタ１０６６が、画素領域１０８２にｎチャネル型薄膜トランジスタ１０６８、容量配線１０７０が形成される（図１２（Ｂ）参照）。
次に第２の層間絶縁層として絶縁膜１０７２を形成する。絶縁膜１０７２としては酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウム、ダイヤモンドライクカーボン（ＤＬＣ）、窒素含有炭素膜、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）、アルミナ膜、ポリシラザン、その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。また、シロキサン樹脂を用いてもよい。ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ベンゾシクロブテン等の有機絶縁性材料を用いることもできる。
次に、画素領域１０８２の絶縁膜１０７２にコンタクトホールを形成し、画素電極層１０７４を形成する（図１２（Ｃ）参照）。画素電極層１０７４は、インジウム錫酸化物（ＩＴＯ）、酸化インジウムに酸化亜鉛を混合したＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）、酸化インジウムに酸化シリコンを混合した導電性材料、有機インジウム、有機スズ、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、又はタングステン、モリブデン、ジルコニウム、ハフニウム、バナジウム、ニオブ、タンタル、クロム、コバルト、ニッケル、チタン、白金、アルミニウム、銅、銀等の金属又はその合金、若しくはその金属窒化物を用いて形成することができる。
また、画素電極層１０７４としては導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いることもできる。導電性組成物は、薄膜におけるシート抵抗が１００００Ω／ｓｑ．以下であることが好ましい。また、光透過性を有する画素電極層として薄膜を形成する場合には、波長５５０ｎｍにおける光の透過率が７０％以上であることが好ましい。また、含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。
上記の導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリン及びその誘導体、ポリピロール及びその誘導体、ポリチオフェン及びその誘導体、又は、これらの共重合体等が挙げられる。
共役系導電性高分子の具体例としては、ポリピロール、ポリ（３−メチルピロール）、ポリ（３−ブチルピロール）、ポリ（３−オクチルピロール）、ポリ（３−デシルピロール）、ポリ（３，４−ジメチルピロール）、ポリ（３，４−ジブチルピロール）、ポリ（３−ヒドロキシピロール）、ポリ（３−メチル−４−ヒドロキシピロール）、ポリ（３−メトキシピロール）、ポリ（３−エトキシピロール）、ポリ（３−オクトキシピロール）、ポリ（３−カルボキシルピロール）、ポリ（３−メチル−４−カルボキシルピロール）、ポリＮ−メチルピロール、ポリチオフェン、ポリ（３−メチルチオフェン）、ポリ（３−ブチルチオフェン）、ポリ（３−オクチルチオフェン）、ポリ（３−デシルチオフェン）、ポリ（３−ドデシルチオフェン）、ポリ（３−メトキシチオフェン）、ポリ（３−エトキシチオフェン）、ポリ（３−オクトキシチオフェン）、ポリ（３−カルボキシルチオフェン）、ポリ（３−メチル−４−カルボキシルチオフェン）、ポリ（３，４−エチレンジオキシチオフェン）、ポリアニリン、ポリ（２−メチルアニリン）、ポリ（２−オクチルアニリン）、ポリ（２−イソブチルアニリン）、ポリ（３−イソブチルアニリン）、ポリ（２−アニリンスルホン酸）、ポリ（３−アニリンスルホン酸）等が挙げられる。
上記の導電性高分子を、単独で用いても良いし、膜の特性を調整するために有機樹脂を添加して使用しても良い。
なお、有機樹脂は、導電性高分子と相溶または混合分散可能であれば熱硬化性樹脂であってもよく、熱可塑性樹脂であってもよく、光硬化性樹脂であってもよい。例えば、ポリエチレンテレフタレート、ポリブチレンテレフタレート、ポリエチレンナフタレート等のポリエステル系樹脂、ポリイミド、ポリアミドイミド等のポリイミド系樹脂、ポリアミド６、ポリアミド６，６、ポリアミド１２、ポリアミド１１等のポリアミド樹脂、ポリフッ化ビニリデン、ポリフッ化ビニル、ポリテトラフルオロエチレン、エチレンテトラフルオロエチレンコポリマー、ポリクロロトリフルオロエチレン等のフッ素樹脂、ポリビニルアルコール、ポリビニルエーテル、ポリビニルブチラール、ポリ酢酸ビニル、ポリ塩化ビニル等のビニル樹脂、エポキシ樹脂、キシレン樹脂、アラミド樹脂、ポリウレタン系樹脂、ポリウレア系樹脂、メラミン樹脂、フェノール系樹脂、ポリエーテル、アクリル系樹脂及びこれらの共重合体等が挙げられる。
さらに、導電性組成物にアクセプタ性のドーパントやドナー性のドーパントをドーピングすることで、共役導電性高分子の共役電子の酸化還元電位を変化させ、電気伝導度を調節してもよい。
アクセプタ性のドーパントとしては、ハロゲン化合物、ルイス酸、プロトン酸、有機シアノ化合物、有機金属化合物等を使用することができる。ハロゲン化合物としては、塩素、臭素、ヨウ素、塩化ヨウ素、臭化ヨウ素、フッ化ヨウ素等が挙げられる。ルイス酸としては五フッ化燐、五フッ化ヒ素、五フッ化アンチモン、三フッ化硼素、三塩化硼素、三臭化硼素等が挙げられる。プロトン酸としては、塩酸、硫酸、硝酸、リン酸、ホウフッ化水素酸、フッ化水素酸、過塩素酸等の無機酸と、有機カルボン酸、有機スルホン酸等の有機酸が挙げられる。有機カルボン酸及び有機スルホン酸としては、カルボン酸化合物及びスルホン酸化合物を使用することができる。有機シアノ化合物としては、共役結合に二つ以上のシアノ基を含む化合物が使用できる。例えば、テトラシアノエチレン、テトラシアノエチレンオキサイド、テトラシアノベンゼン、テトラシアノキノジメタン、テトラシアノアザナフタレン等を挙げることができる。
ドナー性ドーパントとしては、アルカリ金属、アルカリ土類金属、４級アミン化合物等が挙げられる。
上述の如き導電性組成物を水または有機溶剤（アルコール系溶剤、ケトン系溶剤、エステル系溶剤、炭化水素系溶剤、芳香族系溶剤など）に溶解させて、塗布法、コーティング法、液滴吐出法（インクジェット法ともいう）、印刷法等により画素電極層１０７４となる薄膜を形成することができる。
次に、画素電極層１０７４及び絶縁膜１０７２を覆うように、配向膜と呼ばれる絶縁層１３０２を形成する（図１３（Ｂ）参照）。絶縁層１３０２は、スクリーン印刷法やオフセット印刷法を用いて形成することができる。なお、図１３は、半導体装置の平面図及び断面図を示しており、図１３（Ａ）は半導体装置の平面図、図１３（Ｂ）は図１３（Ａ）のＣ−Ｄにおける断面図である。半導体装置には、外部端子接続領域１０７６、封止領域１０７８、周辺駆動回路領域１０８０、画素領域１０８２が設けられる。
絶縁層１３０２を形成した後、ラビング処理を行う。配向膜として機能する絶縁層１３０６についても、絶縁層１３０２と同様にして形成することができる。
その後、対向基板１３００と、絶縁性表面を有する基板１０００とを、シール材１３１４及びスペーサ１３１６を介して貼り合わせ、その空隙に液晶層１３０４を設ける。なお、対向基板１３００には、配向膜として機能する絶縁層１３０６、対向電極として機能する導電層１３０８、カラーフィルターとして機能する着色層１３１０、偏光子１３１２（偏光板ともいう）等が設けられている。なお、絶縁性表面を有する基板１０００にも偏光子１３１８（偏光板）を設けるが、本発明はこれに限られない。例えば、反射型の液晶表示装置においては、偏光子は、一方に設ければ良い。
続いて、画素領域と電気的に接続されている端子電極層１３２０に、異方性導電体層１３２２を介して、ＦＰＣ１３２４を接続する。ＦＰＣ１３２４は、外部からの信号を伝達する役目を担う。上記の工程により、液晶表示装置を作製することができる。
本発明では、（１１０）面を主表面とする単結晶半導体層を用いることにより単結晶半導体層が絶縁層から剥離することを抑制している。また、（１１０）面を用いることにより、単結晶半導体層表面の平坦性の向上を実現している。このように、本発明を用いることにより、半導体装置の信頼性を向上させることができる。
さらに、本発明の半導体装置のように、（１１０）面を主表面とする単結晶半導体層を用いて、チャネル長方向が＜１１０＞軸方向となるようにトランジスタを作製することで、ｐチャネル型トランジスタの移動度を最大限に引き出すことができる。これにより、レイアウトを最適化し、半導体装置を小型化することができる。本実施の形態において示した液晶表示装置の如き半導体装置においては、例えば、周辺駆動回路領域に本発明を適用することにより、表示領域以外の領域を最小限に抑えることができる。つまり、額縁に当たる領域を最小限に抑え、表示領域を最大限に活用することができる。
なお、画素領域におけるトランジスタについては、単結晶半導体層を用いて作製する必要はないが、単結晶半導体層を用いる場合であっても、チャネル長方向を＜１１０＞軸方向とすることに限られない。本発明は、ｎチャネル型トランジスタとｐチャネル型トランジスタを合わせて用いる場合において特に有効であるから、例えば、ｎチャネル型トランジスタのみを用いる場合などにおいては、本発明の構成を適用する必要はない。もちろん、ｎチャネル型トランジスタとｐチャネル型トランジスタを共に用いる場合など、本発明の効果が得られる場合においては、チャネル長方向を＜１１０＞軸方向として、画素領域に適用することは好ましい。この場合、レイアウトの最適化により開口率を向上することが可能である。なお、画素領域として単結晶半導体層を用いない場合には、非晶質半導体層や微結晶半導体層、多結晶半導体層などを適宜形成して用いればよい。
本発明では、ｐチャネル型トランジスタの移動度を最大限に引き出し、ｎチャネル型トランジスタの移動度を一定以下に抑えているため、ｎチャネル型トランジスタの移動度μｎとｐチャネル型トランジスタの移動度μｐが、概ねμｐ≦μｎ≦２μｐの関係を満たす。ｐチャネル型トランジスタとｎチャネル型トランジスタのＳ値が異なる可能性を考慮すると、同程度の電流駆動能力のトランジスタを作製する場合においては、ｎチャネル型トランジスタのチャネル長Ｌｎ、ｎチャネル型トランジスタのチャネル幅Ｗｎ、ｐチャネル型トランジスタのチャネル長Ｌｐ、ｐチャネル型トランジスタのチャネル幅Ｗｐについて、Ｗｎ／Ｌｎ：Ｗｐ／Ｌｐ＝１：ｘ（代表的には０．８≦ｘ≦２、好ましくは１≦ｘ≦１．５、より好ましくは１≦ｘ≦１．２）の関係を満たしているといえる。ここで、チャネル長とは、キャリアが流れる方向に対して平行な方向についてのチャネル形成領域の長さ（幅）をいうものとする。また、チャネル幅とはキャリアが流れる方向に対して垂直な方向についてのチャネル形成領域の長さ（幅）をいうものとする。
なお、（１１０）面を用いる場合には、（１００）面を用いる場合と比較して、絶縁層との界面における欠陥が問題となる可能性もあるが、仮にこれが問題となる場合には、例えば、単結晶半導体層の表面にプラズマ処理を行えば良い。これにより、当該問題を解消することができる。すなわち、信頼性の高い半導体装置を提供することができる。
以上のように、本発明を用いることにより、半導体装置の信頼性を向上しつつ、半導体装置（若しくはその一部）を小型化することが可能である。
なお、本実施の形態においては液晶表示装置を作製する方法について説明したが、本発明はこれに限られるものではない。本実施の形態は、実施の形態１乃至３と適宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態では、本発明に係る発光素子を有する半導体装置（エレクトロルミネッセンス表示装置）について説明する。なお、周辺回路領域や画素領域等に用いられるトランジスタの作製方法は、実施の形態３を参照することができるため、詳細については省略する。
なお、発光素子を有する半導体装置には、下面放射、上面放射、両面放射のいずれかの方式が用いられる。本実施の形態では、下面放射方式を用いた半導体装置について、図１４を用いて説明するが、本発明はこれに限られるものではない。
図１４の半導体装置は、下方（図中の矢印の方向）に光を放射する。ここで、図１４（Ａ）は半導体装置の平面図であり、図１４（Ｂ）は、図１４（Ａ）のＥ−Ｆにおける断面図である。図１４において半導体装置は、外部端子接続領域１４３０、封止領域１４３２、駆動回路領域１４３４、画素領域１４３６を有している。
図１４に示す半導体装置は、素子基板１４００、絶縁膜１４０２、薄膜トランジスタ１４５０、薄膜トランジスタ１４５２、薄膜トランジスタ１４５４、薄膜トランジスタ１４５６、発光素子１４６０、絶縁層１４６８、充填材１４７０、シール材１４７２、配線層１４７４、端子電極層１４７６、異方性導電層１４７８、ＦＰＣ１４８０、封止基板１４９０によって構成されている。なお、発光素子１４６０は、第１の電極層１４６２と発光層１４６４と第２の電極層１４６６とを含む。
第１の電極層１４６２としては、発光層１４６４より放射する光を透過できるように、光透過性を有する導電性材料を用いる。一方、第２の電極層１４６６としては、発光層１４６４より放射する光を反射することができる導電性材料を用いる。
第１の電極層１４６２としては、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物等を用いることができる。勿論、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化ケイ素を添加したインジウム錫酸化物（ＩＴＳＯ）等を用いても良い。
また、第１の電極層１４６２としては、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いることもできる。なお、詳細については実施の形態３を参照することができるため、ここでは省略する。
第２の電極層１４６６としては、チタン、タングステン、ニッケル、金、白金、銀、銅、タンタル、モリブデン、アルミニウム、マグネシウム、カルシウム、リチウム、およびそれらの合金からなる導電膜などを用いることができる。可視光の領域で反射性が高い物質を用いることがよく、本実施の形態では、アルミニウム膜を用いることとする。
なお、上面放射、両面放射の各方式を用いる場合には、適宜電極層の設計を変更してやれば良い。具体的には、上面放射の場合には、反射性を有する材料を用いて第１の電極層１４６２を形成し、光透過性を有する材料を用いて第２の電極層１４６６を形成する。両面放射の場合には、光透過性を有する材料を用いて第１の電極層１４６２及び第２の電極層１４６６を形成すれば良い。なお、下面放射、上面放射においては、光透過性を有する材料を用いて一方の電極層を形成し、光透過性を有する材料と光反射性を有する材料の積層構造により、他方の電極層を形成する構成としても良い。電極層に用いることができる材料は下面放射の場合と同様であるため、ここでは省略する。
なお、一般に、光透過性を有さないと考えられる金属のような材料であっても、膜厚を小さく（５ｎｍ以上３０ｎｍ以下程度）することにより、光を透過させることができる。これにより、上述の光反射性材料を用いて、光を透過する電極層を作製することも可能である。
また、封止基板１４９０にカラーフィルター（着色層）を形成する構成としてもよい。カラーフィルター（着色層）は、蒸着法や液滴吐出法によって形成することができる。また、色変換層を用いる構成であっても良い。
本発明では、（１１０）面を主表面とする単結晶半導体層を用いることにより単結晶半導体層が絶縁層から剥離することを抑制している。また、（１１０）面を用いることにより、単結晶半導体層表面の平坦性の向上を実現している。このように、本発明を用いることにより、半導体装置の信頼性を向上させることができる。
さらに、本発明の半導体装置のように、（１１０）面を主表面とする単結晶半導体層を用いて、チャネル長方向が＜１１０＞軸方向となるようにトランジスタを作製することで、ｐチャネル型トランジスタの移動度を最大限に引き出すことができる。これにより、レイアウトを最適化し、半導体装置を小型化することができる。本実施の形態において示したエレクトロルミネッセンス表示装置の如き半導体装置においては、例えば、周辺駆動回路領域に本発明を適用することにより、表示領域以外の領域を最小限に抑えることができる。つまり、額縁に当たる領域を最小限に抑え、表示領域を最大限に活用することができる。
なお、画素領域におけるトランジスタについては、単結晶半導体層を用いて作製する必要はないが、単結晶半導体層を用いる場合であっても、チャネル長方向を＜１１０＞軸方向とすることに限られない。本発明は、ｎチャネル型トランジスタとｐチャネル型トランジスタを合わせて用いる場合において特に有効であるから、例えば、ｎチャネル型トランジスタのみを用いる場合などにおいては、本発明の構成を適用する必要はない。もちろん、ｎチャネル型トランジスタとｐチャネル型トランジスタを共に用いる場合など、本発明の効果が得られる場合においては、チャネル長方向を＜１１０＞軸方向として、画素領域に適用することは好ましい。この場合、レイアウトの最適化により開口率を向上することが可能である。また、一画素内により多くのトランジスタを作り込むことが可能であるから、より複雑な駆動を行うことも可能となる。なお、画素領域として単結晶半導体層を用いない場合には、非晶質半導体層や微結晶半導体層、多結晶半導体層などを適宜形成して用いればよいが、エレクトロルミネッセンス表示装置の画素領域においてはトランジスタのばらつきが大きな問題になることが多いから、これらの問題が少ない単結晶半導体層又は微結晶半導体層を用いることが好ましい。
本発明では、ｐチャネル型トランジスタの移動度を最大限に引き出し、ｎチャネル型トランジスタの移動度を一定以下に抑えているため、ｎチャネル型トランジスタの移動度μｎとｐチャネル型トランジスタの移動度μｐが、概ねμｐ≦μｎ≦２μｐの関係を満たす。ｐチャネル型トランジスタとｎチャネル型トランジスタのＳ値が異なる可能性を考慮すると、同程度の電流駆動能力のトランジスタを作製する場合においては、ｎチャネル型トランジスタのチャネル長Ｌｎ、ｎチャネル型トランジスタのチャネル幅Ｗｎ、ｐチャネル型トランジスタのチャネル長Ｌｐ、ｐチャネル型トランジスタのチャネル幅Ｗｐについて、Ｗｎ／Ｌｎ：Ｗｐ／Ｌｐ＝１：ｘ（代表的には０．８≦ｘ≦２、好ましくは１≦ｘ≦１．５、より好ましくは１≦ｘ≦１．２）の関係を満たしているといえる。ここで、チャネル長とは、キャリアが流れる方向に対して平行な方向についてのチャネル形成領域の長さ（幅）をいうものとする。また、チャネル幅とはキャリアが流れる方向に対して垂直な方向についてのチャネル形成領域の長さ（幅）をいうものとする。
なお、（１１０）面を用いる場合には、（１００）面を用いる場合と比較して、絶縁層との界面における欠陥が問題となる可能性もあるが、仮にこれが問題となる場合には、例えば、単結晶半導体層の表面にプラズマ処理を行えば良い。これにより、当該問題を解消することができる。すなわち、信頼性の高い半導体装置を提供することができる。
以上のように、本発明を用いることにより、半導体装置の信頼性を向上しつつ、半導体装置（若しくはその一部）を小型化することが可能である。
なお、本実施の形態ではエレクトロルミネッセンス表示装置を用いて説明したが、本発明はこれに限られるものではない。本実施の形態は、実施の形態１乃至４と適宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態では、本発明に係る半導体装置の別の例について、図１５及び１６を参照して説明する。なお、本実施の形態においては、マイクロプロセッサ及び電子タグを例に挙げて説明するが、本発明の半導体装置はこれらに限られるものではない。
図１５に、本発明のマイクロプロセッサの構成の一例を示す。図１５のマイクロプロセッサ１５００は、本発明の半導体基板を用いて製造されるものである。該マイクロプロセッサ１５００は、演算回路１５０１（Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ（ＡＬＵ））、演算回路制御部１５０２（ＡＬＵ Ｃｏｎｔｒｏｌｌｅｒ）、命令解析部１５０３（Ｉｎｓｔｒｕｃｔｉｏｎ Ｄｅｃｏｄｅｒ）、割り込み制御部１５０４（Ｉｎｔｅｒｒｕｐｔ Ｃｏｎｔｒｏｌｌｅｒ）、タイミング制御部１５０５（Ｔｉｍｉｎｇ Ｃｏｎｔｒｏｌｌｅｒ）、レジスタ１５０６（Ｒｅｇｉｓｔｅｒ）、レジスタ制御部１５０７（Ｒｅｇｉｓｔｅｒ Ｃｏｎｔｒｏｌｌｅｒ）、バスインターフェース１５０８（Ｂｕｓ Ｉ／Ｆ）、ＲＯＭ１５０９（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ、読み出し専用メモリ）、及びＲＯＭインターフェース１５１０（ＲＯＭ Ｉ／Ｆ）を有している。
バスインターフェース１５０８を介してマイクロプロセッサ１５００に入力された命令は、命令解析部１５０３に入力され、デコードされた後、演算回路制御部１５０２、割り込み制御部１５０４、レジスタ制御部１５０７、タイミング制御部１５０５に入力される。演算回路制御部１５０２、割り込み制御部１５０４、レジスタ制御部１５０７、タイミング制御部１５０５は、デコードされた命令に基づき各種制御を行う。具体的には、演算回路制御部１５０２は、演算回路１５０１の動作を制御するための信号を生成する。また、割り込み制御部１５０４は、マイクロプロセッサ１５００のプログラム実行中に、外部の入出力装置や周辺回路からの割り込み要求を、その優先度等から判断して処理する。レジスタ制御部１５０７は、レジスタ１５０６のアドレスを生成し、マイクロプロセッサ１５００の状態に応じてレジスタ１５０６の読み出しや書き込みを行う。タイミング制御部１５０５は、演算回路１５０１、演算回路制御部１５０２、命令解析部１５０３、割り込み制御部１５０４、レジスタ制御部１５０７の動作のタイミングを制御する信号を生成する。例えばタイミング制御部１５０５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えており、クロック信号ＣＬＫ２を上記各種回路に供給する。なお、図１５に示すマイクロプロセッサ１５００の構成は、あくまで一例であり、その用途によって適宜構成を変更することができる。
本実施の形態におけるマイクロプロセッサは、（１１０）面を主表面とする単結晶半導体層を用いることにより単結晶半導体層が絶縁層から剥離することを抑制している。また、（１１０）面を用いることにより、単結晶半導体層表面の平坦性の向上を実現している。このように、本発明を用いることにより、マイクロプロセッサの信頼性を向上させることができる。
さらに、本実施の形態のマイクロプロセッサのように、（１１０）面を主表面とする単結晶半導体層を用いて、チャネル長方向が＜１１０＞軸方向となるようにトランジスタを作製することで、ｐチャネル型トランジスタの移動度を最大限に引き出すことができる。これにより、レイアウトを最適化し、マイクロプロセッサを小型化することができる。
なお、（１１０）面を用いる場合には、（１００）面を用いる場合と比較して、絶縁層との界面における欠陥が問題となる可能性もあるが、仮にこれが問題となる場合には、例えば、単結晶半導体層の表面にプラズマ処理を行えば良い。これにより、当該問題を解消することができる。すなわち、信頼性の高いマイクロプロセッサを提供することができる。
以上のように、本発明を用いることにより、信頼性を向上しつつ、小型化したマイクロプロセッサを提供することが可能である。
次に、非接触でデータの送受信を行うことのできる演算機能を備えた半導体装置の一例について図１６を参照して説明する。図１６は無線通信により外部装置と信号の送受信を行って動作する無線タグの一例である。なお、本発明の無線タグは内部に中央処理装置（ＣＰＵ）を有しており、いわば小型のコンピュータである。無線タグ１６００は、アナログ回路部１６０１とデジタル回路部１６０２を有している。アナログ回路部１６０１として、共振容量を有する共振回路１６０３、整流回路１６０４、定電圧回路１６０５、リセット回路１６０６、発振回路１６０７、復調回路１６０８、変調回路１６０９を有している。デジタル回路部１６０２は、ＲＦインターフェース１６１０、制御レジスタ１６１１、クロックコントローラ１６１２、ＣＰＵインターフェース１６１３、ＣＰＵ１６１４、ＲＡＭ１６１５、ＲＯＭ１６１６を有している。
このような構成の無線タグ１６００の動作は以下の通りである。アンテナ１６１７が外部から信号を受けると、共振回路１６０３は該信号を元に誘導起電力を発生する。整流回路１６０４を経た誘導起電力により、容量部１６１８が充電される。この容量部１６１８はセラミックコンデンサーや電気二重層コンデンサーなどのキャパシタで形成されていることが好ましい。容量部１６１８は無線タグ１６００と一体にて形成されていても良いし、別の部品として無線タグ１６００を構成する絶縁表面を有する基板に取り付けられていても良い。
リセット回路１６０６は、デジタル回路部１６０２をリセットし初期化する信号を生成する。例えば、電源電圧の上昇のタイミングから遅れて立ち上がる信号をリセット信号として生成する。発振回路１６０７は、定電圧回路１６０５により生成される制御信号に応じて、クロック信号の周波数とデューティー比を変更する。ローパスフィルタで形成される復調回路１６０８は、例えば振幅変調（ＡＳＫ）方式の受信信号の振幅の変動を二値化する。変調回路１６０９は、振幅変調（ＡＳＫ）方式の送信信号の振幅を変動させて送信する。変調回路１６０９は、共振回路１６０３の共振点を変化させることにより通信信号の振幅を変化させている。クロックコントローラ１６１２は、電源電圧又はＣＰＵ１６１４における消費電流に応じてクロック信号の周波数とデューティー比を変更するための制御信号を生成している。電源電圧の監視は電源管理回路１６１９が行っている。
アンテナ１６１７から無線タグ１６００に入力された信号は復調回路１６０８で復調された後、ＲＦインターフェース１６１０で制御コマンドやデータなどに分けられる。制御コマンドは制御レジスタ１６１１に格納される。制御コマンドには、ＲＯＭ１６１６に記憶されているデータの読み出し命令、ＲＡＭ１６１５へのデータの書き込み命令、ＣＰＵ１６１４への演算命令などが含まれている。ＣＰＵ１６１４は、ＣＰＵインターフェース１６１３を介してＲＯＭ１６１６、ＲＡＭ１６１５、制御レジスタ１６１１にアクセスする。ＣＰＵインターフェース１６１３は、ＣＰＵ１６１４が要求するアドレスより、ＲＯＭ１６１６、ＲＡＭ１６１５、制御レジスタ１６１１のいずれかに対するアクセス信号を生成する機能を有している。
ＣＰＵ１６１４の演算方式は、ＲＯＭ１６１６にＯＳ（オペレーティングシステム）を記憶させておき、起動とともにプログラムを読み出し実行する方式を採用することができる。また、演算回路を構成して、演算処理をハードウェア的に処理する方式を採用することもできる。ハードウェアとソフトウェアを併用する方式では、専用の演算回路で一部の処理を行い、残りの演算を、プログラムを用いてＣＰＵ１６１４が実行する方式を適用することができる。
本実施の形態における無線タグは、（１１０）面を主表面とする単結晶半導体層を用いることにより単結晶半導体層が絶縁層から剥離することを抑制している。また、（１１０）面を用いることにより、単結晶半導体層表面の平坦性の向上を実現している。このように、本発明を用いることにより、無線タグの信頼性を向上させることができる。
さらに、本実施の形態の無線タグのように、（１１０）面を主表面とする単結晶半導体層を用いて、チャネル長方向が＜１１０＞軸方向となるようにトランジスタを作製することで、ｐチャネル型トランジスタの移動度を最大限に引き出すことができる。これにより、レイアウトを最適化し、無線タグを小型化することができる。
なお、（１１０）面を用いる場合には、（１００）面を用いる場合と比較して、絶縁層との界面における欠陥が問題となる可能性もあるが、仮にこれが問題となる場合には、例えば、単結晶半導体層の表面にプラズマ処理を行えば良い。これにより、当該問題を解消することができる。すなわち、信頼性の高い無線タグを提供することができる。
以上のように、本発明を用いることにより、信頼性を向上しつつ、小型化した無線タグを提供することが可能である。
なお、本実施の形態は、実施の形態１乃至５と適宜組み合わせて用いることができる。
（実施の形態７）
本実施の形態では、本発明の半導体装置、特に表示装置を用いた電子機器について、図１７を参照して説明する。
本発明の半導体装置を用いて作製される電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオコンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。
図１７（Ａ）はテレビ受像器又はパーソナルコンピュータのモニタである。筺体１７０１、支持台１７０２、表示部１７０３、スピーカー部１７０４、ビデオ入力端子１７０５等を含む。表示部１７０３には、本発明の半導体装置が用いられている。本発明により、信頼性が高く高性能なテレビ受像器又はパーソナルコンピュータのモニタを提供することができる。
図１７（Ｂ）はデジタルカメラである。本体１７１１の正面部分には受像部１７１３が設けられており、本体１７１１の上面部分にはシャッターボタン１７１６が設けられている。また、本体１７１１の背面部分には、表示部１７１２、操作キー１７１４、及び外部接続ポート１７１５が設けられている。表示部１７１２には、本発明の半導体装置が用いられている。本発明により、信頼性が高く高性能なデジタルカメラを提供することができる。
図１７（Ｃ）はノート型パーソナルコンピュータである。本体１７２１には、キーボード１７２４、外部接続ポート１７２５、ポインティングデバイス１７２６が設けられている。また、本体１７２１には、表示部１７２３を有する筐体１７２２が取り付けられている。表示部１７２３には、本発明の半導体装置が用いられている。本発明により、信頼性が高く高性能なノート型パーソナルコンピュータを提供することができる。
図１７（Ｄ）はモバイルコンピュータであり、本体１７３１、表示部１７３２、スイッチ１７３３、操作キー１７３４、赤外線ポート１７３５等を含む。表示部１７３２にはアクティブマトリクス表示装置が設けられている。表示部１７３２には、本発明の半導体装置が用いられている。本発明により、信頼性が高く高性能なモバイルコンピュータを提供することができる。
図１７（Ｅ）は画像再生装置である。本体１７４１には、表示部１７４４、記録媒体読み込み部１７４５及び操作キー１７４６が設けられている。また、本体１７４１には、スピーカー部１７４７及び表示部１７４３それぞれを有する筐体１７４２が取り付けられている。表示部１７４３及び表示部１７４４それぞれには、本発明の半導体装置が用いられている。本発明により、信頼性が高く高性能な画像再生装置を提供することができる。
図１７（Ｆ）は電子書籍である。本体１７５１には操作キー１７５３が設けられている。また、本体１７５１には複数の表示部１７５２が取り付けられている。表示部１７５２には、本発明の半導体装置が用いられている。本発明により、信頼性が高く高性能な電子書籍を提供することができる。
図１７（Ｇ）はビデオカメラであり、本体１７６１には外部接続ポート１７６４、リモコン受信部１７６５、受像部１７６６、バッテリー１７６７、音声入力部１７６８、操作キー１７６９が設けられている、また、本体１７６１には、表示部１７６２を有する筐体１７６３が取り付けられている。表示部１７６２には、本発明の半導体装置が用いられている。本発明により、信頼性が高く高性能なビデオカメラを提供することができる。
図１７（Ｈ）は携帯電話であり、本体１７７１、筐体１７７２、表示部１７７３、音声入力部１７７４、音声出力部１７７５、操作キー１７７６、外部接続ポート１７７７、アンテナ１７７８等を含む。表示部１７７３には、本発明の半導体装置が用いられている。本発明により、信頼性が高く高性能な携帯電話を提供することができる。
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。なお、本実施の形態は、実施の形態１乃至６と適宜組み合わせて用いることができる。
（実施の形態８）
本実施の形態では、本発明の半導体装置、特に無線タグの用途について、図１８を参照して説明する。
本発明により無線タグとして機能する半導体装置を形成することができる。無線タグの用途は多岐にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等、図１８（Ａ）参照）、包装用容器類（包装紙やボトル等、図１８（Ｃ）参照）、記録媒体（ＤＶＤソフトやビデオテープ等、図１８（Ｂ）参照）、乗物類（自転車等、図１８（Ｄ）参照）、身の回り品（鞄や眼鏡等）、食品類、植物類、衣類、生活用品類、電子機器等の商品や荷物の荷札（図１８（Ｅ）、（Ｆ）参照）等の物品に設けて使用することができる。なお、図１８において、無線タグは１８００で示すものである。
なお、電子機器とは、例えば、液晶表示装置、ＥＬ表示装置、テレビジョン装置（単にテレビ、テレビ受像機、テレビジョン受像機とも呼ぶ）、携帯電話の他、実施の形態７にて示した物品等を指す。また、上記半導体装置を、動物類、人体等に用いることができる。
無線タグは、物品の表面に貼ったり、物品に埋め込んだりして、物品に固定される。例えば、本であれば紙に埋め込み、有機樹脂からなる包装用容器等であれば当該有機樹脂に埋め込むとよい。紙幣、硬貨、有価証券類、無記名債券類、証書類等にＲＦＩＤタグを設けることにより、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等にＲＦＩＤタグを設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。本発明により作製することが可能な無線タグは、高い性能且つ信頼性を有しており、さまざまな物品に対して適用することができる。
本発明により形成することが可能な無線タグを、物の管理や流通のシステムに応用することで、システムの高機能化を図ることができる。例えば、荷札に設けられるＲＦＩＤタグに記録された情報を、ベルトコンベアの脇に設けられたリーダライタで読み取ることで、流通過程及び配達先等の情報が読み出され、商品の検品や荷物の分配を容易に行うことができる。
以上の様に、本発明の適用範囲は極めて広く、あらゆる物品に対して用いることが可能である。なお、本実施の形態は、実施の形態１乃至７と適宜組み合わせて用いることができる。
半導体の結晶格子を示す図である。 本発明の半導体基板の作製工程を示す図である。 本発明の半導体基板の作製工程を示す図である。 本発明の半導体基板の作製工程を示す図である。 本発明の半導体基板の作製工程を示す図である。 本発明の半導体装置の作製工程を示す図である。 本発明の半導体装置の作製工程を示す図である。 本発明の半導体装置の作製工程を示す図である。 本発明の半導体装置の平面図、断面図及び回路図である。 本発明の半導体装置の作製工程を示す図である。 本発明の半導体装置の作製工程を示す図である。 本発明の半導体装置の作製工程を示す図である。 本発明の半導体装置の平面図及び断面図である。 本発明の半導体装置の平面図及び断面図である。 本発明の半導体装置の構成を示す図である。 本発明の半導体装置の構成を示す図である。 本発明の半導体装置を用いた電子機器を示す図である。 本発明の半導体装置の用途を示す図である。
符号の説明
２００ 単結晶半導体基板
２０２ 脆化層
２０４ 単結晶半導体層
２０６ 絶縁層
２１０ 基板
４００ 単結晶半導体基板
４０２ 脆化層
４０４ 単結晶半導体層
４０６ 絶縁層
４１０ 基板
４５０ 絶縁層
６００ 基板
６０２ 単結晶半導体層
７００ 基板
７０２ 絶縁層
７０４ 単結晶半導体層
７０６ ゲート絶縁層
７０８ 単結晶半導体層
７１０ 単結晶半導体層
７１２ ゲート電極層
７１４ ゲート電極層
７１６ マスク
７１８ ｎ型不純物領域
７２０ ｎ型不純物領域
７２２ チャネル形成領域
７２４ マスク
７２６ ｐ型不純物領域
７２８ ｐ型不純物領域
７３０ チャネル形成領域
７３２ 絶縁膜
７３４ 絶縁膜
７３６ ドレイン電極層
７３８ ドレイン電極層
７４０ ドレイン電極層
７４２ ｎチャネル型トランジスタ
７４４ ｐチャネル型トランジスタ
９００ ｎチャネル型トランジスタ
９０２ ｐチャネル型トランジスタ
９０４ ゲート電極

Claims (28)

  1. （１１０）面を主表面に有する単結晶半導体基板において、前記主表面にイオンを照射して前記単結晶半導体基板中に脆化層を形成し、
    前記単結晶半導体基板の主表面に絶縁層を形成し、
    前記絶縁層と、絶縁表面を有する基板とを接合させ、
    前記単結晶半導体基板を、前記脆化層において分離させることにより、前記絶縁表面を有する基板上に、（１１０）面を主表面とする単結晶半導体層を形成し、
    前記単結晶半導体層の＜１１０＞軸方向がチャネル長方向となるように、ｎチャネル型のトランジスタとｐチャネル型のトランジスタを形成することを特徴とする半導体装置の作製方法。
  2. （１１０）面を主表面に有する単結晶半導体基板において、前記主表面にイオンを照射して前記単結晶半導体基板中に脆化層を形成し、
    絶縁表面を有する基板上に絶縁層を形成し、
    前記絶縁層と、前記単結晶半導体基板とを接合させ、
    前記単結晶半導体基板を、前記脆化層において分離させることにより、前記絶縁表面を有する基板上に、（１１０）面を主表面とする単結晶半導体層を形成し、
    前記単結晶半導体層の＜１１０＞軸方向がチャネル長方向となるように、ｎチャネル型のトランジスタとｐチャネル型のトランジスタを形成することを特徴とする半導体装置の作製方法。
  3. 請求項１又は２において、
    前記絶縁層は、有機シランガスを用いて化学気相成長法により形成される酸化シリコン膜を有することを特徴とする半導体装置の作製方法。
  4. （１１０）面を主表面に有する単結晶半導体基板において、前記主表面にイオンを照射して前記単結晶半導体基板中に脆化層を形成し、
    絶縁表面を有する基板上に第１の絶縁層を形成し、
    前記単結晶半導体基板の主表面に第２の絶縁層を形成し、
    前記第１の絶縁層と、前記第２の絶縁層とを接合させ、
    前記単結晶半導体基板を、前記脆化層において分離させることにより、前記絶縁表面を有する基板上に、（１１０）面を主表面とする単結晶半導体層を形成し、
    前記単結晶半導体層の＜１１０＞軸方向がチャネル長方向となるように、ｎチャネル型のトランジスタとｐチャネル型のトランジスタを形成することを特徴とする半導体装置の作製方法。
  5. 請求項４において、
    前記第１の絶縁層又は前記第２の絶縁層は、有機シランガスを用いて化学気相成長法により形成される酸化シリコン膜を有することを特徴とする半導体装置の作製方法。
  6. 請求項４又は５において、
    前記第１の絶縁層は、酸化シリコン膜を有し、前記第２の絶縁層は、酸化シリコン膜、酸化窒化シリコン膜、又は窒化酸化シリコン膜のいずれかを有することを特徴とする半導体装置の作製方法。
  7. 請求項４又は５において、
    前記第１の絶縁層は、窒化シリコン膜と酸化シリコン膜の積層構造を有し、前記第２の絶縁層は、酸化シリコン膜を有することを特徴とする半導体装置の作製方法。
  8. 請求項１乃至７のいずれか一において、
    前記単結晶半導体基板の主表面にプラズマ処理を施すことを特徴とする半導体装置の作製方法。
  9. （１１０）面を主表面に有する単結晶半導体基板において、前記主表面に第１の絶縁層を形成し、
    前記第１の絶縁層にイオンを照射して前記単結晶半導体基板中に脆化層を形成し、
    前記第１の絶縁層の表面に第２の絶縁層を形成し、
    前記第２の絶縁層と、絶縁表面を有する基板とを接合させ、
    前記単結晶半導体基板を、前記脆化層において分離させることにより、前記絶縁表面を有する基板上に、（１１０）面を主表面とする単結晶半導体層を形成し、
    前記単結晶半導体層の＜１１０＞軸方向がチャネル長方向となるように、ｎチャネル型のトランジスタとｐチャネル型のトランジスタを形成することを特徴とする半導体装置の作製方法。
  10. （１１０）面を主表面に有する単結晶半導体基板において、前記主表面に第１の絶縁層を形成し、
    前記第１の絶縁層にイオンを照射して前記単結晶半導体基板中に脆化層を形成し、
    絶縁表面を有する基板上に第２の絶縁層を形成し、
    前記第２の絶縁層と、前記第１の絶縁層とを接合させ、
    前記単結晶半導体基板を、前記脆化層において分離させることにより、前記絶縁表面を有する基板上に、（１１０）面を主表面とする単結晶半導体層を形成し、
    前記単結晶半導体層の＜１１０＞軸方向がチャネル長方向となるように、ｎチャネル型のトランジスタとｐチャネル型のトランジスタを形成することを特徴とする半導体装置の作製方法。
  11. 請求項９又は１０において、
    前記第２の絶縁層は、有機シランガスを用いて化学気相成長法により形成される酸化シリコン膜を有することを特徴とする半導体装置の作製方法。
  12. （１１０）面を主表面に有する単結晶半導体基板において、前記主表面に第１の絶縁層を形成し、
    前記第１の絶縁層にイオンを照射して前記単結晶半導体基板中に脆化層を形成し、
    絶縁表面を有する基板上に第２の絶縁層を形成し、
    前記第１の絶縁層の表面に第３の絶縁層を形成し、
    前記第２の絶縁層と、前記第３の絶縁層とを接合させ、
    前記単結晶半導体基板を、前記脆化層において分離させることにより、前記絶縁表面を有する基板上に、（１１０）面を主表面とする単結晶半導体層を形成し、
    前記単結晶半導体層の＜１１０＞軸方向がチャネル長方向となるように、ｎチャネル型のトランジスタとｐチャネル型のトランジスタを形成することを特徴とする半導体装置の作製方法。
  13. 請求項１２において、
    前記第２の絶縁層又は前記第３の絶縁層は、有機シランガスを用いて化学気相成長法により形成される酸化シリコン膜を有することを特徴とする半導体装置の作製方法。
  14. 請求項１２又は１３において、
    前記第２の絶縁層は、酸化シリコン膜を有し、前記第３の絶縁層は、酸化シリコン膜、酸化窒化シリコン膜、又は窒化酸化シリコン膜のいずれかを有することを特徴とする半導体装置の作製方法。
  15. 請求項１２又は１３において、
    前記第２の絶縁層は、窒化シリコン膜と酸化シリコン膜の積層構造を有し、前記第３の絶縁層は、酸化シリコン膜を有することを特徴とする半導体装置の作製方法。
  16. 請求項９乃至１５のいずれか一において、
    前記第１の絶縁層は、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜のいずれかを有することを特徴とする半導体装置の作製方法。
  17. 請求項９乃至１６のいずれか一において、
    前記第１の絶縁層は、ＨＣｌを含む雰囲気で形成された熱酸化膜を含むことを特徴とする半導体装置の作製方法。
  18. 請求項１乃至１７のいずれか一において、
    前記イオンは、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋のいずれかを含むことを特徴とする半導体装置の作製方法。
  19. 請求項１乃至１８のいずれか一において、
    前記ｎチャネル型トランジスタのチャネル長Ｌｎ、前記ｎチャネル型トランジスタのチャネル幅Ｗｎ、前記ｐチャネル型トランジスタのチャネル長Ｌｐ、前記ｐチャネル型トランジスタのチャネル幅Ｗｐについて、
    Ｗｎ／Ｌｎ：Ｗｐ／Ｌｐ＝１：ｘ（０．８≦ｘ≦２）の関係を満たすように前記ｎチャネル型トランジスタ、及び前記ｐチャネル型トランジスタを形成することを特徴とする半導体装置の作製方法。
  20. ｎチャネル型のトランジスタと、ｐチャネル型のトランジスタを有する半導体装置であって、
    前記半導体装置は、
    絶縁表面を有する基板上の絶縁層と、
    前記絶縁層上の（１１０）面を主表面とする単結晶半導体層と、を有し、
    前記ｎチャネル型のトランジスタ及び前記ｐチャネル型のトランジスタのチャネル長方向は、いずれも＜１１０＞軸方向であることを特徴とする半導体装置。
  21. 請求項２０において、
    前記絶縁層は、有機シランガスを用いて化学気相成長法により形成される酸化シリコン膜を有することを特徴とする半導体装置。
  22. ｎチャネル型のトランジスタと、ｐチャネル型のトランジスタを有する半導体装置であって、
    前記半導体装置は、
    絶縁表面を有する基板上の第１の絶縁層と、
    前記第１の絶縁層上の第２の絶縁層と、
    前記第２の絶縁層上の（１１０）面を主表面とする単結晶半導体層と、を有し、
    前記ｎチャネル型のトランジスタ及び前記ｐチャネル型のトランジスタのチャネル長方向は、いずれも＜１１０＞軸方向であることを特徴とする半導体装置。
  23. 請求項２２において、
    前記第１の絶縁層又は前記第２の絶縁層は、有機シランガスを用いて化学気相成長法により形成される酸化シリコン膜を有することを特徴とする半導体装置。
  24. 請求項２２又は２３において、
    前記第１の絶縁層は、酸化シリコン膜を有し、前記第２の絶縁層は、酸化シリコン膜と窒化シリコン膜と酸化シリコン膜の積層構造を有することを特徴とする半導体装置。
  25. 請求項２２又は２３において、
    前記第１の絶縁層は、窒化シリコン膜と酸化シリコン膜の積層構造を有し、前記第２の絶縁層は、酸化シリコン膜を有することを特徴とする半導体装置。
  26. 請求項２２乃至２５のいずれか一において、
    前記第２の絶縁層は、ＨＣｌを含む雰囲気で形成された熱酸化膜を含むことを特徴とする半導体装置。
  27. 請求項２０乃至２６のいずれか一において、
    前記ｎチャネル型トランジスタのチャネル長Ｌｎ、前記ｎチャネル型トランジスタのチャネル幅Ｗｎ、前記ｐチャネル型トランジスタのチャネル長Ｌｐ、前記ｐチャネル型トランジスタのチャネル幅Ｗｐについて、
    Ｗｎ／Ｌｎ：Ｗｐ／Ｌｐ＝１：ｘ（０．８≦ｘ≦２）を満たすことを特徴とする半導体装置。
  28. 請求項２０乃至２７のいずれか一に記載の半導体装置を用いた電子機器。
JP2008214783A 2007-08-31 2008-08-25 半導体装置の作製方法、半導体装置、及び電子機器 Withdrawn JP2009076890A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008214783A JP2009076890A (ja) 2007-08-31 2008-08-25 半導体装置の作製方法、半導体装置、及び電子機器

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007227042 2007-08-31
JP2008214783A JP2009076890A (ja) 2007-08-31 2008-08-25 半導体装置の作製方法、半導体装置、及び電子機器

Publications (2)

Publication Number Publication Date
JP2009076890A true JP2009076890A (ja) 2009-04-09
JP2009076890A5 JP2009076890A5 (ja) 2011-07-28

Family

ID=40406017

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008214783A Withdrawn JP2009076890A (ja) 2007-08-31 2008-08-25 半導体装置の作製方法、半導体装置、及び電子機器

Country Status (2)

Country Link
US (1) US8236630B2 (ja)
JP (1) JP2009076890A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011090281A (ja) * 2009-10-21 2011-05-06 Samsung Mobile Display Co Ltd 平板表示装置及びその製造方法
US8390751B2 (en) 2009-12-09 2013-03-05 Samsung Display Co., Ltd. Display device and method of manufacturing the same
US8400601B2 (en) 2009-12-01 2013-03-19 Samsung Display Co., Ltd. Flat panel display device and method of manufacturing the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8759118B2 (en) 2011-11-16 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Plating process and structure
US8536573B2 (en) 2011-12-02 2013-09-17 Taiwan Semiconductor Manufacturing Company, Ltd. Plating process and structure

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63233567A (ja) * 1987-03-23 1988-09-29 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法
JPH0254532A (ja) * 1988-08-17 1990-02-23 Sony Corp Ｓｏｉ基板の製造方法
JPH07183488A (ja) * 1993-12-24 1995-07-21 Nissan Motor Co Ltd Ｍｏｓ制御形サイリスタおよびその製造方法
JPH08255762A (ja) * 1995-03-17 1996-10-01 Nec Corp 半導体デバイスの製造方法
JP2000077287A (ja) * 1998-08-26 2000-03-14 Nissin Electric Co Ltd 結晶薄膜基板の製造方法
JP2000150905A (ja) * 1998-09-04 2000-05-30 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2000331899A (ja) * 1999-05-21 2000-11-30 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
JP2001203340A (ja) * 2000-01-21 2001-07-27 Nissin Electric Co Ltd シリコン系結晶薄膜の形成方法
JP2002170942A (ja) * 2000-11-30 2002-06-14 Seiko Epson Corp Ｓｏｉ基板、素子基板、電気光学装置及び電子機器、並びにｓｏｉ基板の製造方法、素子基板の製造方法
JP2004134675A (ja) * 2002-10-11 2004-04-30 Sharp Corp Ｓｏｉ基板、表示装置およびｓｏｉ基板の製造方法
WO2005022610A1 (ja) * 2003-09-01 2005-03-10 Sumco Corporation 貼り合わせウェーハの製造方法
JP2007027677A (ja) * 2005-06-17 2007-02-01 Tohoku Univ 半導体装置
WO2007072632A1 (ja) * 2005-12-20 2007-06-28 Shin-Etsu Chemical Co., Ltd. Ｓｏｉ基板およびｓｏｉ基板の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US5818076A (en) 1993-05-26 1998-10-06 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
JP3080867B2 (ja) * 1995-09-25 2000-08-28 日本電気株式会社 Ｓｏｉ基板の製造方法
JP4103968B2 (ja) 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
US6388652B1 (en) 1997-08-20 2002-05-14 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device
US6686623B2 (en) 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
JPH11163363A (ja) 1997-11-22 1999-06-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2000012864A (ja) 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6271101B1 (en) 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
US7119365B2 (en) 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
US6908797B2 (en) 2002-07-09 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US7508034B2 (en) 2002-09-25 2009-03-24 Sharp Kabushiki Kaisha Single-crystal silicon substrate, SOI substrate, semiconductor device, display device, and manufacturing method of semiconductor device
JP2004119943A (ja) 2002-09-30 2004-04-15 Renesas Technology Corp 半導体ウェハおよびその製造方法
JP2006229047A (ja) 2005-02-18 2006-08-31 Renesas Technology Corp 半導体装置及び半導体装置の製造方法
WO2007046290A1 (en) 2005-10-18 2007-04-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63233567A (ja) * 1987-03-23 1988-09-29 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法
JPH0254532A (ja) * 1988-08-17 1990-02-23 Sony Corp Ｓｏｉ基板の製造方法
JPH07183488A (ja) * 1993-12-24 1995-07-21 Nissan Motor Co Ltd Ｍｏｓ制御形サイリスタおよびその製造方法
JPH08255762A (ja) * 1995-03-17 1996-10-01 Nec Corp 半導体デバイスの製造方法
JP2000077287A (ja) * 1998-08-26 2000-03-14 Nissin Electric Co Ltd 結晶薄膜基板の製造方法
JP2000150905A (ja) * 1998-09-04 2000-05-30 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2000331899A (ja) * 1999-05-21 2000-11-30 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
JP2001203340A (ja) * 2000-01-21 2001-07-27 Nissin Electric Co Ltd シリコン系結晶薄膜の形成方法
JP2002170942A (ja) * 2000-11-30 2002-06-14 Seiko Epson Corp Ｓｏｉ基板、素子基板、電気光学装置及び電子機器、並びにｓｏｉ基板の製造方法、素子基板の製造方法
JP2004134675A (ja) * 2002-10-11 2004-04-30 Sharp Corp Ｓｏｉ基板、表示装置およびｓｏｉ基板の製造方法
WO2005022610A1 (ja) * 2003-09-01 2005-03-10 Sumco Corporation 貼り合わせウェーハの製造方法
JP2007027677A (ja) * 2005-06-17 2007-02-01 Tohoku Univ 半導体装置
WO2007072632A1 (ja) * 2005-12-20 2007-06-28 Shin-Etsu Chemical Co., Ltd. Ｓｏｉ基板およびｓｏｉ基板の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011090281A (ja) * 2009-10-21 2011-05-06 Samsung Mobile Display Co Ltd 平板表示装置及びその製造方法
US8400589B2 (en) 2009-10-21 2013-03-19 Samsung Display Co., Ltd. Flat panel display device and method of manufacturing the same
US8400601B2 (en) 2009-12-01 2013-03-19 Samsung Display Co., Ltd. Flat panel display device and method of manufacturing the same
US8390751B2 (en) 2009-12-09 2013-03-05 Samsung Display Co., Ltd. Display device and method of manufacturing the same
TWI424237B (zh) * 2009-12-09 2014-01-21 Samsung Display Co Ltd 顯示裝置及製造其之方法

Also Published As

Publication number Publication date
US8236630B2 (en) 2012-08-07
US20090057726A1 (en) 2009-03-05

Similar Documents

Publication Publication Date Title
JP5459987B2 (ja) 半導体基板及び半導体基板の作製方法、半導体装置、電子機器
US8273611B2 (en) Method for manufacturing semiconductor substrate
JP6842579B2 (ja) 半導体装置
US7851332B2 (en) Semiconductor device and method for manufacturing the same
JP5403979B2 (ja) 半導体装置
US8912624B2 (en) Semiconductor substrate and method for manufacturing the same
US8985173B2 (en) Manufacturing method and manufacturing apparatus of semiconductor substrate
US8432021B2 (en) Manufacturing method of SOI substrate
JP2009038368A (ja) 半導体装置、電子機器、半導体装置の作製方法
US8309429B2 (en) Method for manufacturing semiconductor substrate and semiconductor device
JP5548356B2 (ja) 半導体装置の作製方法
JP2014123375A (ja) 半導体装置
JP2009111375A (ja) 半導体装置の作製方法
US20090137095A1 (en) Method for manufacturing semiconductor substrate and semiconductor substrate manufacturing apparatus
JP2009044142A (ja) 半導体装置、電子機器、及び半導体装置の作製方法
JP2009076890A (ja) 半導体装置の作製方法、半導体装置、及び電子機器
JP5188355B2 (ja) 半導体装置の作製方法、半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110615

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130625

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130627

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131217

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20140203