WO2007072632A1 - Ｓｏｉ基板およびｓｏｉ基板の製造方法 - Google Patents

Ｓｏｉ基板およびｓｏｉ基板の製造方法 Download PDF

Info

Publication number
WO2007072632A1
WO2007072632A1 PCT/JP2006/321885 JP2006321885W WO2007072632A1 WO 2007072632 A1 WO2007072632 A1 WO 2007072632A1 JP 2006321885 W JP2006321885 W JP 2006321885W WO 2007072632 A1 WO2007072632 A1 WO 2007072632A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
single crystal
soi
manufacturing
transparent insulating
Prior art date
Application number
PCT/JP2006/321885
Other languages
English (en)
French (fr)
Inventor
Makoto Kawai
Yoshihiro Kubota
Atsuo Ito
Koichi Tanaka
Yuuji Tobisaka
Shoji Akiyama
Original Assignee
Shin-Etsu Chemical Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin-Etsu Chemical Co., Ltd. filed Critical Shin-Etsu Chemical Co., Ltd.
Priority to US12/158,047 priority Critical patent/US7892934B2/en
Priority to KR1020087008899A priority patent/KR101276230B1/ko
Priority to EP06822814.7A priority patent/EP1970942B1/en
Publication of WO2007072632A1 publication Critical patent/WO2007072632A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation

Definitions

  • the present invention relates to an SOI substrate and a method for manufacturing an SOI substrate. More specifically, the present invention relates to the surface roughness of a peeled surface of a single crystal silicon thin film formed on a transparent insulating substrate. The present invention relates to a suppressed SOI substrate and a manufacturing method thereof.
  • a single crystal silicon (Si) layer is provided on an insulating film such as an oxide film for the purpose of forming a MOS transistor that has excellent radiation resistance and latch-up characteristics and is excellent in suppressing the short channel effect.
  • SOI Silicon on Insulator
  • SOI wafers are used as substrate for device formation, and low-definition S0I substrate due to the application of shell-dividing technology attracts attention.
  • Patent Documents 1 to 5 the use of such an SOI substrate as a substrate for manufacturing optical devices has begun to be studied.
  • the active matrix method has a high response speed and can provide high-quality images when used as a display device. For this reason, it is a widely used drive system.
  • a general configuration of such an active matrix driving type electro-optical device is that a liquid crystal layer is provided between two glass substrates, a top glass substrate and a bottom glass substrate, and a liquid crystal layer is provided on the top glass substrate.
  • a liquid crystal layer is provided between two glass substrates, a top glass substrate and a bottom glass substrate, and a liquid crystal layer is provided on the top glass substrate.
  • an X electrode as a gate input portion of a TFT provided for each pixel and a Y electrode as a source input portion are formed in a pattern, and each TFT is connected via these electrodes. The electrical signal to the input is controlled so that the TFT is controlled as a switching element.
  • the liquid crystal in the region sandwiched between the pixel electrode and the counter electrode changes its arrangement according to the electric field formed between the upper and lower electrodes and functions as a liquid crystal shirt.
  • the element is driven.
  • Patent Document 2 Japanese Patent Laid-Open No. 6-18926
  • Patent Document 3 Japanese Patent Laid-Open No. 11 163363
  • Patent Document 4 Japanese Patent Laid-Open No. 2003-282885
  • Patent Document 5 Japanese Patent Laid-Open No. 2002-110998
  • Patent Document 6 Patent No. 3048201
  • the single crystal silicon thin film has high surface flatness, excellent in-plane film thickness uniformity, and few structural defects that cause light scattering. It is required to be a high quality film.
  • a relatively high temperature for example, 500 to 1200 ° C.
  • a relatively high temperature for example, 500 to 1200 ° C.
  • a single crystal silicon substrate and a transparent insulating substrate are bonded together.
  • the difference in thermal expansion coefficient and mechanical strength (rigidity, etc.) between the two substrates to be bonded becomes large.
  • a substrate with low rigidity in many cases, a transparent insulating substrate
  • will break or local delamination will occur at the joint surface, or when a single crystal silicon substrate is bonded.
  • fine cracks occur in the area near the surface of the surface, and the surface is roughened because the cleaving is not performed smoothly when peeling off as a thin single-crystal silicon layer (SOI layer), there is a problem. Arise.
  • the present invention has been made in view of strong demands, and an object of the present invention is an SOI substrate including an SOI layer formed by a bonding technique on a transparent insulating substrate, An object of the present invention is to provide an SOI substrate in which the peeling surface of the SOI layer has high flatness.
  • the method for manufacturing an SOI substrate of the present invention includes a first method in which a hydrogen ion implantation layer having an average ion implantation depth L is formed on one main surface of a single crystal silicon substrate.
  • the heat treatment temperature in the fourth step is 100 to 300 ° C.
  • the dose amount of hydrogen ions in the first step is 0.5 X 10 17 atoms / cm 2 or more, and more preferably, the dose amount of hydrogen ions is 1 X 10 17. More than atoms / cm '.
  • the dose of hydrogen ions in the first step is 3 ⁇ 10 17 atoms Z cm or less.
  • the transparent insulating substrate is preferably any one of a quartz substrate, a sapphire (alumina) substrate, a borosilicate glass substrate, and a crystallized glass substrate.
  • the single crystal silicon substrate is a quasi-perfect crystal (NPC) single crystal silicon substrate that has been crystal-grown by the CZ method (Thiochralski method) or the floating zone method (FZ method). Preferably there is.
  • the surface treatment in the second step is at least one of plasma treatment and ozone treatment.
  • the roughness of the peel surface of the S0I layer is an RMS value of 10 nm or less, and more preferably 6 nm or less.
  • the temperature of the bonding process between the transparent insulating substrate and the single crystal Si substrate after the hydrogen ion implanted layer is formed is 350 ° C or lower, the amount of thermal strain introduced in the heat treatment step Therefore, inconveniences such as local delamination at the bonded surface caused by differences in physical properties between the single crystal Si substrate and the transparent insulating substrate can be avoided.
  • the heat treatment temperature of 350 ° C or lower is sufficiently lower than the temperature necessary for causing a change in the state of the silicon atom bond, so that hydrogen ions introduced by ion implantation are used.
  • a locally damaged state in the implantation layer is maintained during the heat treatment step, and it is possible to obtain an SOI layer in which surface roughness after peeling is suppressed.
  • Such an SOI substrate is excellent in surface flatness and in-plane film thickness uniformity, and has few structural defects that cause light scattering, and thus is particularly suitable for manufacturing optical devices.
  • Substrate can be provided.
  • FIG. 1 is a diagram for explaining an example of a manufacturing process of an SOI substrate according to the present invention.
  • FIG. 2 is a diagram for exemplifying a technique for applying an impact from the outside in the peeling step of the present invention.
  • FIG. 3 is a diagram for explaining a mechanical polishing step provided as necessary. .
  • the transparent insulating substrate a quartz substrate, a sapphire (alumina) substrate, a borosilicate glass substrate, a crystallized glass substrate, or the like is selected, and these substrates are between the single crystal Si substrate and the like. Due to the heat applied during the joining process where the difference in thermal expansion coefficient and mechanical strength (rigidity, etc.) is relatively large, cracks and local delamination are likely to occur. Therefore, in the present invention, the amount of thermal strain introduced by suppressing the bonding processing temperature to 350 ° C. or lower is suppressed, and the above inconvenience is caused by the difference in various physical property values between the single crystal Si substrate and the transparent insulating substrate. As a way to avoid it.
  • the heat treatment temperature of 350 ° C or lower was introduced by hydrogen ion implantation because it was sufficiently low as compared with the temperature necessary to cause a change in the state of the bond of silicon atoms.
  • the local damage state in the hydrogen ion implanted layer is also maintained during the heat treatment process. For this reason, a fine crack or the like that acts as a starting point of cleavage of the single crystal silicon thin film does not occur in the subsequent peeling step.
  • the upper limit of the implantation dose of hydrogen ions into the single crystal Si substrate is 3 X
  • the upper limit is set such that if the dose amount exceeds this value, the damage during ion implantation becomes too large, resulting in the formation of a single crystal silicon thin film. This is because the cleave start point is excessively formed and the surface of the S0I layer after peeling is likely to be rough.
  • the lower limit of the hydrogen ion implantation dose is selected to be a value sufficient to impart damage necessary for cleavage to the single crystal silicon thin film, but preferably 0.5 X 10 17 atoms. / cm 2 or more, more preferably 1 ⁇ 10 17 atoms Zcm 2 or more.
  • the present invention will be described more specifically with reference to the following examples. However, it goes without saying that the present invention is not limited to these examples.
  • the transparent insulating substrate used for bonding is a quartz substrate.
  • FIG. 1 is a diagram for explaining an example of a manufacturing process of an SOI substrate according to the present invention.
  • a single crystal Si substrate 10 and a transparent insulating substrate 20 having the same diameter are prepared (FIG. 1 ( A)).
  • the single-crystal Si substrate 10 is, for example, a generally sold Si substrate grown by the CZ method (Chiyoklarsky method), and its electrical characteristics such as conductivity type and specific resistivity, crystal orientation,
  • the crystal diameter is appropriately selected depending on the design value of the device provided with the SOI substrate of the present invention, the process or the display area of the manufactured device.
  • the single-crystal Si substrate a “quasi-perfect crystal (NPC)” single-crystal silicon substrate grown by the CZ method (Thiochralski method) or the floating zone method (FZ method) may be used.
  • the transparent insulating substrate 20 is provided with an OF similar to the orientation flat (OF) provided on the single crystal Si substrate 10, and these OFs are connected to each other. It is convenient to match the two together.
  • the ion implantation depth L is determined depending on the thickness of the SOI layer to be peeled off.
  • the average ion implantation depth L of hydrogen ions is 0.5 zm.
  • the ion injection conditions are as follows: dose amount 0.5 10 17 to 3 10 17 & 1113 / «11 2 , calo speed voltage 50 to 1001 eV.
  • the temperature of the single crystal Si substrate 10 during ion implantation is maintained at about 250 to 450 ° C.
  • an insulating film such as an oxide film is previously formed on the ion implantation surface of the single crystal Si substrate 10 as is normally done. It is also possible to perform ion implantation through this insulating film.
  • Plasma treatment or ozone treatment for the purpose of surface cleaning or surface activation is performed on each joint surface of the single crystal Si substrate 10 and the transparent insulating substrate 20 on which the ion-implanted layer 11 is formed in this manner.
  • Such surface treatment is performed for the purpose of surface activation by removing organic substances on the surface to be the bonding surface or increasing OH groups on the surface. Therefore, it is not always necessary to perform the treatment on the joint surfaces of both the single crystal Si substrate 10 and the transparent insulating substrate 20, and the treatment may be performed only on one of the joint surfaces.
  • a surface-cleaned single crystal Si substrate and Z or a transparent insulating substrate that have been subjected to RCA cleaning or the like are placed on the sample stage in the vacuum chamber, and A plasma gas is introduced into the vacuum chamber so as to achieve a predetermined degree of vacuum.
  • the plasma gas species used here oxygen gas, hydrogen gas, argon gas, or a mixed gas thereof, or a mixed gas of hydrogen gas and helium gas is used for surface treatment of a single crystal Si substrate. It can be changed as appropriate depending on the surface condition and purpose of the single crystal Si substrate.
  • a gas containing at least oxygen gas is used as the plasma gas.
  • a transparent insulating substrate such as a quartz substrate whose surface is in an oxidized state
  • the surface treatment is performed by ozone treatment
  • a sample stage in a chamber in which a surface-cleaned single crystal Si substrate and Z or transparent insulating substrate that have been subjected to RCA cleaning or the like in an oxygen-containing atmosphere are used.
  • the plasma is introduced into the chamber, and after introducing a plasma gas such as nitrogen gas or argon gas, high-frequency plasma with a predetermined power is generated, and oxygen in the atmosphere is converted into ozone by the plasma to be processed.
  • the surface of the single crystal Si substrate and the Z or transparent insulating substrate is treated for a predetermined time.
  • This temperature selection of 350 ° C or lower is caused by the difference in thermal expansion coefficient between single crystal Si and quartz, the amount of strain caused by the difference in thermal expansion coefficient, and the amount of strain and the single crystal Si substrate 10 and the transparent insulation.
  • the thickness of the substrate 20 is taken into consideration. Thickness of single crystal Si substrate 10 and transparent insulating substrate 20 Over approximately 350 ° C due to the large difference between the thermal expansion coefficient of single crystal Si (2.33 X 10 and quartz thermal expansion coefficient (0.6 X 10_ 6 )
  • the upper limit of the heat treatment temperature is selected to be 350 ° C, and the heat treatment is preferably performed in the temperature range of 100 to 300 ° C.
  • At least one surface (bonding surface) of the single crystal Si substrate 10 and the transparent insulating substrate 20 is activated by being subjected to the surface treatment by the above-described plasma treatment or ozone treatment, so that the conventional pasting is performed.
  • Even without high-temperature heat treatment as required in the combined SOI manufacturing process it is possible to obtain a bonding strength that can withstand mechanical peeling and mechanical polishing in the subsequent process. Therefore, during heat treatment at high temperatures, such as thermal strain, cracks, or local delamination at the bonding surface caused by differences in the thermal expansion coefficient and mechanical strength characteristics of the single crystal Si substrate 10 and the transparent insulating substrate 20 Generation
  • production will be suppressed.
  • the bonding strength is at a level that can sufficiently withstand mechanical peeling and mechanical polishing in the subsequent process even if the adhesion is performed at room temperature without any heat treatment. It has been confirmed. In addition, there are no special restrictions on the atmosphere at the time of close bonding or the pressure of the atmosphere.
  • peeling in the air at room temperature is possible without any particular limitation on the atmosphere or sample temperature when performing mechanical peeling.
  • mechanical peeling may be performed while the sample is held at a temperature at which there is no risk of occurrence of large thermal strain, cracks, peeling at the joint surface, and the like.
  • FIG. 2 is a diagram for illustrating an example of a technique for applying an impact from the outside in the above-described peeling step.
  • Various forces can be applied as an impact application method.
  • a fluid such as gas or liquid is jetted from the tip 31 of the nozzle 30 and sprayed from the side surface of the single crystal Si substrate 10. (Fig. 2 (A)), or by applying a force such as pressing the tip 41 of the blade 40 against a region near the ion-implanted layer 11 (Fig. 2 (B)). it can.
  • the surface roughness of the SOI layer after peeling in this example obtained in this way is 10 nm or less in terms of RMS value, and the heat treatment temperature conditions and hydrogen ions in the bonding process described above It was possible to obtain an SOI layer with an RMS value of 6 nm or less by optimizing the implantation conditions.
  • This RMS value is an average value obtained by measuring an area of 10 / im ⁇ 10 ⁇ m on the surface of the SOI layer after peeling with an atomic force microscope (AFM).
  • high temperature treatment as in the conventional method is required in any of the bonding step between the single crystal Si substrate 10 and the transparent insulating substrate 20 and the SOI layer peeling step. It is not necessary and can be processed at low temperature (350 ° C or less) consistently. Many of the conventionally known methods for manufacturing SOI substrates include a high-temperature processing step, and therefore, a force that requires special measures to avoid cracks and delamination caused by thermal strain. The lowering of the process due to this is extremely advantageous from the viewpoint of stabilizing and simplifying the SOI substrate manufacturing process.
  • Patent Document 1 Japanese Patent Application Laid-Open No. 11-145438 describes thermal strain, delamination, cracks, and the like caused by differences in thermal expansion coefficients when a single crystal Si wafer is bonded to an insulating substrate.
  • temporary bonding is performed by heating at 100 to 300 ° C
  • the thickness of the single crystal Si layer is reduced by etching
  • heat treatment is performed at 350 to 450 ° C
  • main bonding is performed.
  • a method is disclosed in which the layer is thinned by polishing and heated to 500 ° C. or more to generate hydrogen embrittlement in the ion-implanted layer and peel it as a cleavage plane.
  • the problem of peeling or cracking is solved by such a procedure, the number of processes for manufacturing the SOI substrate is increased, and the process itself must be complicated.
  • the low-temperature process employed by the present invention can reduce the temperature in any of the bonding step and the separation step, and thus simplifies and stabilizes the SOI wafer manufacturing process. It has a great advantage that it can be realized simultaneously.
  • a heat treatment step is added after the peeling step of FIG. 1 (G). Also good.
  • the thickness of the SI layer 12 immediately after the peeling process in FIG. 1 (G) is 0.5 xm or less, a transparent insulating substrate having such a Si layer on its surface.
  • the heat treatment temperature in this case can be made relatively high, and for example, it can be performed in a temperature range of about 1 000 to about 1250 ° C.
  • the basic steps of the method for manufacturing an SOI substrate according to the present invention are as shown in FIG. 1.
  • the surface of the obtained SOI layer 12 may be subjected to mechanical polishing such as tapping borish.
  • FIG. 3 is a diagram for explaining a mechanical polishing step provided if necessary.
  • the film thickness of the SOI layer 12 immediately after the peeling step is 0.3 / im.
  • the surface of the SOI layer 12 is mirror-polished by the same procedure as the mirror-polishing in the normal Si substrate manufacturing process to form a thin film up to about 0.1 lxm. By this mirror finishing, surface roughness such as haze generated on the surface of the SOI layer 12 in the peeling process is removed.
  • FIG. 3 (B) illustrates the state of the SOI layer 12 after completion of the above mirror polishing process, and the thickness of the SOI layer 12 in this state is approximately 0.1 / m by mirror polishing.
  • the surface roughness induced in the previous process is removed, but the residual damage and crystal defects induced by hydrogen ion implantation are newly induced by mirror polishing. Slight damage has been introduced into the Si crystal lattice of the SI layer 12.
  • Such a fine lattice defect caused by damage itself becomes a carrier recombination center and affects the behavior of the carrier, and also undergoes a heat treatment in a subsequent device manufacturing process to cause dislocation and the like. It can become a macro defect and a remote cause that degrades the electrical characteristics of the device. For this reason, it is necessary to perform a process to remove the damage in these S0I layers 12. Such damage removal can be performed, for example, by a heat treatment using a heat treatment furnace or a lamp heating device.
  • Fig. 3 (C) illustrates the case where the above-described damage removal treatment is performed on the entire surface of the S0I layer 12, and the damage in the SOI layer 12 is removed over the entire surface by the heat treatment. Yes. It should be noted that the removal of moderate damage from the SOI layer It is possible to monitor easily and quickly by measuring the volume. Such damage removal treatment removes lattice strains and lattice defects that act as recombination centers (capture centers) of carriers in the Si crystal, and the electrical characteristics of the SOI layer 12 (such as carrier mobility and Lifetime, etc.) will be restored to the original value of the SOI layer 12.
  • an insulating layer such as a thermal oxide film is not provided on the bonding surface of the single crystal Si substrate used in Example 1, an SOI layer is formed using a single crystal Si substrate on which an oxide film is formed in advance. You may make it form.
  • the single-crystal Si substrate used in this example has a diameter of 200 mm (8 inches) with a lOOnm thermal oxide film formed on the bonding surface side.
  • the surface roughness of the thermal oxide film was 0.2 nm as the Ra value in the measurement region of 10 ⁇ m ⁇ 10 ⁇ m by atomic force microscope.
  • a quartz substrate with a diameter of 200 mm (8 inches) was used as the transparent insulating substrate to be bonded to the single crystal Si substrate, and the bonded surface was polished and the surface roughness was Ra value 0.19 nm. It is.
  • the surface roughness measurement conditions are the same as those of the above-described thermal oxide film.
  • both substrates are set in a plasma processing chamber, and plasma gas (air) is introduced into the chamber. did.
  • the chamber pressure was set to 2 torr, and under this reduced pressure, a 13.56 MHz high frequency was applied between the parallel plate electrodes with a diameter of 300 mm with a high frequency power of 100 W, and the bonded surface of the single crystal Si substrate and the quartz substrate was 5 to : High-frequency plasma treatment for 10 seconds was performed.
  • the single crystal Si substrate and the quartz substrate were superposed and brought into close contact with each other, and these substrates were strongly pressed with a finger to start bonding (bonding).
  • the bonding surfaces of both substrates are activated because they have been plasma-treated, and a strong bonding strength can be obtained by such an extremely simple method.
  • the substrates are bonded together.
  • heat treatment was performed at 250 ° C. for 30 hours. Look at the bonded surface after this heat treatment. As a result of visual observation, a uniform bonding state over the entire surface of the substrate was confirmed. Although an external force was applied with a finger to cause the displacement of the substrate parallel to the bonding surface, the bonded state in which the two substrates did not shift relative to each other remained maintained.
  • a blade of a paper cutting scissors was used for peeling for forming the SOI layer.
  • the blades of the paper cutting scissors are used as wedges and driven from 8 locations (approximately 45 ° intervals) on the outer peripheral surface (substrate side) of the bonded substrate, uniform peeling occurs on the entire surface of the shell-occupying substrate, and it is formed on the quartz substrate.
  • a S0I layer of single-crystal Si thin film was transferred. The surface roughness after peeling of this SOI layer was 5.8 nm in terms of Ra value in a measurement region of 10 ⁇ m ⁇ 10 / im using an atomic force microscope.
  • a bonded SOI substrate having a single crystal silicon thin film on a transparent insulating substrate which has a high level of flatness on the peeling surface of the SOI layer formed on the transparent insulating substrate. It becomes possible to provide SOI substrates.
  • This SOI substrate is excellent in surface flatness and in-plane uniformity of the film thickness, and has few structural defects that cause light scattering, so that it is a particularly suitable SOI substrate for manufacturing optical devices.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Element Separation (AREA)

Abstract

　単結晶Ｓｉ基板（１０）の表面側（接合面側）には、表面近傍の所定の深さ（平均イオン注入深さＬ）に均一なイオン注入層（１１）が形成される。この単結晶Ｓｉ基板（１０）と透明絶縁性基板（２０）の表面を接合面として密着させ、この状態で３５０°C以下の温度で加熱して接合処理を施す。この３５０°C以下という温度選択は、単結晶Ｓｉと石英との熱膨張係数差と当該熱膨張係数差に起因する歪量、およびこの歪量と単結晶Ｓｉ基板（１０）ならびに透明絶縁性基板（２０）の厚みを考慮して決定され、好ましくは１００～３００°Cとされる。このような接合工程の後、外部から衝撃を加えることでイオン注入層（１１）内でのＳｉ－Ｓｉ結合を切り、単結晶Ｓｉ基板（１０）の表面近傍の所定の深さ（平均イオン注入深さＬ）に相当する位置の結晶面に沿って単結晶シリコン薄膜を機械的に剥離する。

Description

明 細 書
SOI基板および SOI基板の製造方法
技術分野
[0001] 本発明は、 S〇I基板および S〇I基板の製造方法に関し、より詳細には、透明絶縁 性基板上に張り合わされて形成された単結晶シリコン薄膜の剥離面の表面粗さを抑 制した SOI基板およびその製造方法に関する。
背景技術
[0002] 耐放射線特性やラッチアップ特性に優れるとともにショートチャネル効果の抑制にも 優れる MOSトランジスタの形成を目的として、酸化膜などの絶縁膜上に単結晶のシ リコン（Si)層を設けたいわゆる SOI (Silicon on Insulator)ゥエーハがデバイス形成 用基板として用いられており、なかでも、貝占り合わせ技術の適用による低欠陥の S〇I 基板が注目されている。また、近年では、このような SOI基板を、光学デバイスの製造 用基板として用いることも検討され始めてきてレ、る (例えば、特許文献 1乃至 5)。
[0003] ところで、液晶表示ディスプレイパネル (LCD)をはじめとする電気光学装置の駆動 方式のなかでも、アクティブマトリックス方式は、応答速度が速く表示装置とした場合 に高画質のものが得られるなどの理由から、一般的に広く用いられている駆動方式 である。
[0004] このようなアクティブマトリクス駆動方式の電気光学装置の一般的な構成は、上面ガ ラス基板と下面ガラス基板の 2枚のガラス基板間に液晶を挟み込んで液晶層を設け、 上面ガラス基板にはパターン全体に共通した上面電極 (対向電極）を形成する一方 、下面ガラス基板には画素電極と当該画素電極を駆動するためのスイッチング素子 としての TFTを設ける。下面ガラス基板上には、各画素毎に設けられた TFTのゲート 入力部としての X電極とソース入力部としての Y電極とがパターン形成されており、こ れらの電極を介して各々の TFTへの電気信号を入力制御し、これにより TFTをスィ ツチング素子として制御する。画素電極と対向電極に挟まれた領域の液晶は、上下 電極間に形成される電界に応じてその配列が変化して液晶シャツタとして機能する。 つまり、液晶シャツタのスイッチング素子としての TFTのオン/オフを行うことで、各画 素の駆動がなされることとなる。
[0005] 従来、このような TFTは、下面ガラス基板上に設けられた非晶質 Si (a— Si)や多結 晶 Si (poly— Si)の膜に設けられていたが、画素スイッチングの高速制御のためには スイッチング素子としての TFTの高速動作が求められるため、非晶質 Siや多結晶 Si の TFTに代えて単結晶 Siの TFTを用いることが検討され、絶縁性基板上に単結晶 シリコン薄膜を有する S〇I基板を用いることが検討されてきた。つまり、貼り合わせ等 の手法により絶縁体層上に設けられた単結晶 Si層に TFTを作り込むことで、非晶質 Siの TFTや多結晶 Siの TFTよりも格段に高速のスイッチングを可能とするのである。 特許文献 1：特開平 11 145438号公報
特許文献 2：特開平 6— 18926号公報
特許文献 3：特開平 11 163363号公報
特許文献 4 :特開 2003— 282885号公報
特許文献 5：特開 2002— 110998号公報
特許文献 6：特許第 3048201号明細書
発明の開示
発明が解決しょうとする課題
[0006] SOI基板を上述したような光学デバイス用の基板として用いる場合には、透明絶縁 性基板上に単結晶シリコンの薄膜を設けた SOI基板とする必要があり、しかも、当該 単結晶シリコン薄膜に TFT等の電子デバイスを作り込むために、その単結晶シリコン 薄膜は高い表面平坦性をもち、膜厚の面内均一性に優れ、しかも光散乱の原因とな るような構造的欠陥が少ないなどの高品質な膜であることが要求される。
従来の一般的な SOI基板の製造方法 (例えば、特許文献 6に開示の方法など）で は、製造工程中で設けられる熱処理で比較的高い温度（例えば、 500〜： 1200°C)が 採用されている。
[0007] このような条件下でも、単結晶シリコン基板とこれと張り合わせる基板との熱膨張係 数や機械的強度（剛性率など）の差が比較的小さい場合には比較的平坦な表面の 薄膜単結晶シリコン層を得ることができる。
[0008] しかし、単結晶シリコン基板と透明絶縁性基板 (例えば、石英基板）とを張り合わせ て SOI基板を製造するような場合には、張り合わされる 2枚の基板間の熱膨張係数や 機械的強度（剛性率など）の差が大きくなるために、上記のような高い温度で熱処理 を施すと、剛性の低い基板（多くの場合、透明絶縁性基板である）が割れたり接合面 における局所的な剥離などが発生するといつた不都合が生じたり、或いは、単結晶シ リコン基板の貼り合せ面の表面近傍領域に微細なクラックが生じたりして薄膜の単結 晶シリコン層（SOI層）として剥離する際のへキ開がスムースに行われずに表面荒れ が生じたりするとレ、つた問題が生じる。
[0009] 本発明は、力かる要求に鑑みてなされたもので、その目的とするところは、透明絶 縁性基板上に貼り合せ技術により形成された SOI層を備えた SOI基板であって、当 該 SOI層の剥離面が高い平坦性を有する SOI基板を提供することにある。
課題を解決するための手段
[0010] 本発明の S〇I基板の製造方法は、上述の課題を解決するために、単結晶シリコン 基板の一方主面に平均イオン注入深さ Lの水素イオン注入層を形成する第 1のステ ップと、透明絶縁性基板の一方主面及び前記単結晶シリコン基板の一方主面の少 なくとも一方に表面処理を施す第 2のステップと、上記単結晶シリコン基板の一方主 面と上記透明絶縁性基板の一方主面とを密着させる第 3のステップと、上記単結晶 シリコン基板と上記透明絶縁性基板とを密着させた状態で 350°C以下の温度で加熱 して接合処理を施す第 4のステップと、上記平均イオン注入深さ Lに相当する位置の 結晶面に沿って単結晶シリコン薄膜を機械的に剥離して上記透明絶縁性基板上に S〇I層を形成する第 5のステップとを備えている。
[0011] 好ましくは、上記第 4のステップの熱処理温度は 100〜300°Cである。
[0012] また、好ましくは、上記第 1のステップにおける水素イオンのドーズ量は 0. 5 X 1017 atoms/cm2以上であり、より好ましくは、この水素イオンの注入ドーズ量は 1 X 1017 atoms/ cm '以上である。
[0013] また、好ましくは、上記第 1のステップにおける水素イオンのドーズ量は 3 X 1017ato msZ cm以下 ある。
[0014] 本発明において、上記透明絶縁性基板は、石英基板、サファイア (アルミナ)基板、 ホウ珪酸ガラス基板、又は結晶化ガラス基板の何れかであることが好ましい。 [0015] また、本発明において、上記単結晶シリコン基板は、 CZ法 (チヨクラルスキー法)ま たは浮遊帯域法 (FZ法)で結晶成長させた準完全結晶（NPC)単結晶シリコン基板 であることが好ましい。
[0016] 好ましくは、上記第 2のステップの表面処理は、プラズマ処理及びオゾン処理の少 なくとも一方の処理である。
[0017] また、好ましくは、上記 S〇I層の剥離面の粗さが RMS値で 10nm以下であり、さら に好ましくは、 6nm以下である。
発明の効果
[0018] 本発明においては、透明絶縁性基板と水素イオン注入層形成後の単結晶 Si基板 との接合処理の温度を 350°C以下としたので、当該熱処理工程中で導入される熱歪 量が抑止され、単結晶 Si基板と透明絶縁性基板の諸物性値の差に起因する基板割 れゃ接合面における局所的剥離などの不都合が回避できる。
[0019] また、 350°C以下という熱処理温度は、シリコン原子の結合手の状態変化を生じさ せるために必要な温度に比較して十分に低温であるので、イオン注入により導入され た水素イオン注入層内の局所的なダメージ状態が当該熱処理工程中に維持され、 剥離後の表面荒れが抑制された SOI層を得ることが可能となる。
[0020] このような SOI基板は、表面平坦性と膜厚面内均一性に優れ、且つ、光散乱の原 因となる構造的欠陥も少ないため、光学デバイスの製造に特に好適な S〇I基板の提 供が可能となる。
図面の簡単な説明
[0021] [図 1]図 1は、本発明の SOI基板の製造プロセス例を説明するための図
[図 2]図 2は、本発明の剥離工程で外部から衝撃を与える手法の例示のための図 [図 3]図 3は、必要により設けられる機械研磨の工程を説明するための図である。 発明を実施するための最良の形態
[0022] 以下に、図面を参照して本発明を実施するための最良の形態について説明する。
[0023] 本発明においては、透明絶縁性基板の一方主面と、予めその一方主面に平均ィォ ン注入深さ Lの水素イオン注入層を形成した単結晶 Si基板との接合処理の温度を、
350°C以下、好ましくは 100〜300°Cに設定する。 [0024] ここで、透明絶縁性基板としては、石英基板、サファイア (アルミナ)基板、ホウ珪酸 ガラス基板、結晶化ガラス基板などが選択されるが、これらの基板は単結晶 Si基板と の間での熱膨張係数や機械的強度（剛性率など）の差が比較的大きぐ接合処理ェ 程中で付与される熱により、割れや接合面における局所的剥離などを発生させ易い 。そこで、本発明においては、接合処理温度を 350°C以下に選択して導入される熱 歪量を抑止し、単結晶 Si基板と透明絶縁性基板の諸物性値の差に起因する上記不 都合を回避することとしてレ、る。
[0025] また、 350°C以下という熱処理温度は、シリコン原子の結合手の状態変化を生じさ せるために必要な温度に比較して十分に低温であるために、水素イオン注入により 導入された水素イオン注入層内の局所的なダメージ状態も当該熱処理工程中に維 持される。このため、その後の剥離工程で単結晶シリコン薄膜のへキ開の開始点とし て作用するような微細なクラック等が生じることもない。その結果、へキ開条件としての 水素イオンの注入状態が維持され、剥離後の表面荒れが抑制された SOI層を得るこ とが可能となる。
[0026] 本発明においては、単結晶 Si基板への水素イオンの注入ドーズ量の上限値は 3 X
1017atoms/cm2とされる。このような上限を設けるのは、生産性の低下を避けるとい う理由に加え、ドーズ量がこの値以上となるとイオン注入時のダメージが大きくなりす ぎ、その結果、単結晶シリコン薄膜中に形成されるへキ開開始点が過剰に形成され て剥離後の S〇I層の表面荒れを生じさせ易くなるためである。
[0027] なお、水素イオンの注入ドーズ量の下限値はへキ開に必要なダメージを単結晶シリ コン薄膜に付与するに十分な値に選択されるが、好ましくは 0. 5 X 1017atoms/cm 2以上であり、さらに好ましくは 1 X 1017atomsZcm2以上である。
[0028] 以下に、実施例により本発明をより具体的に説明するが、本発明はこれらの実施例 に限定されるものではないことはいうまでもなレ、。なお、説明の簡略化のために、貼り 合せに用いられる透明絶縁性基板は石英基板であるものと仮定する。
実施例 1
[0029] 図 1は、本発明の SOI基板の製造プロセス例を説明するための図で、先ず、同一の 径を有する単結晶 Si基板 10と透明絶縁性基板 20とを準備する（図 1 (A) )。ここで、 単結晶 Si基板 10は、例えば、 CZ法（チヨクラルスキー法）により育成された一般に巿 販されてレ、る Si基板であり、その導電型や比抵抗率などの電気特性値や結晶方位 や結晶径は、本発明の SOI基板が供されるデバイスの設計値やプロセスあるいは製 造されるデバイスの表示面積などに依存して適宜選択される。
[0030] 単結晶 Si基板としては、 CZ法（チヨクラルスキー法）または浮遊帯域法 (FZ法）で結 晶成長させた「準完全結晶（NPC)」単結晶シリコン基板を用いることとしてもよい。な お、後のデバイス形成プロセスの便宜のため、透明絶縁性基板 20にも単結晶 Si基 板 10に設けられているオリエンテーション 'フラット（OF)と同様の OFを設けておき、 これらの OF同士を一致させて貼り合わせるようにすると好都合である。
[0031] 単結晶 Si基板 10の表面側（接合面側）には、後の工程で所定の厚さの SOI層が得 られるように水素イオンが注入され（図 1 (B) )、単結晶 Si基板 10の表面近傍の所定 の深さ（平均イオン注入深さ L)に均一なイオン注入層 11が形成される（図 1 (C) )。ィ オン注入層 11の単結晶 Si基板 10表面からの深さ（平均イオン注入深さ L)は、イオン 注入時の加速電圧により制御される。このイオン注入により、単結晶 Si基板 10表面 領域での平均イオン注入深さ Lに対応する領域には、当該領域に局在する微小気 泡層が形成される。
[0032] ここで、イオン注入深さ Lは、どの程度の厚さの SOI層を剥離させるかに依存して決 定されるが、例えば水素イオンの平均イオン注入深さ Lは 0. 5 z m以下とされ、ィォ ン注入条件は、ドーズ量 0. 5 1017〜3 1017& 1113/«112、カロ速電圧50〜1001^ eV、などとされる。
[0033] また、イオン注入時の単結晶 Si基板 10の温度は、 250〜450°C程度に保持される 。なお、 Si結晶中へのイオン注入プロセスにおいて注入イオンのチャネリング抑制の ために、通常行われているように、単結晶 Si基板 10のイオン注入面に予め酸化膜等 の絶縁膜を形成させておき、この絶縁膜を通してイオン注入を施すようにしてもよレ、。
[0034] このようにしてイオン注入層 11を形成した単結晶 Si基板 10と透明絶縁性基板 20の それぞれの接合面に、表面清浄化や表面活性化などを目的としたプラズマ処理ゃォ ゾン処理を施す（図 1 (D) )。なお、このような表面処理は、接合面となる表面の有機 物除去や表面上の OH基を増大させて表面活性化を図るなどの目的で行われるもの であり、単結晶 Si基板 10と透明絶縁性基板 20の双方の接合面に処理を施す必要 は必ずしもな 何れか一方の接合面にのみ施すこととしてもよい。
[0035] この表面処理をプラズマ処理により実行する場合には、予め RCA洗浄等を施した 表面清浄な単結晶 Si基板および Zまたは透明絶縁性基板を真空チャンバ内の試料 ステージに載置し、当該真空チャンバ内にプラズマ用ガスを所定の真空度となるよう に導入する。なお、ここで用いられるプラズマ用ガス種としては、単結晶 Si基板の表 面処理用として、酸素ガス、水素ガス、アルゴンガス、またはこれらの混合ガス、ある いは水素ガスとヘリウムガスの混合ガスなどがあり、単結晶 Si基板の表面状態や目的 などにより適宜変更され得る。
[0036] また、当該表面処理が単結晶 Si表面を酸化させることをも目的とするような場合に は、少なくとも酸素ガスを含有するものをプラズマ用ガスとして用いる。なお、透明絶 縁性基板として、石英基板などのようにその表面が酸化状態にあるものを用いる場合 には、このようなプラズマ用ガス種の選定に特別な制限はない。プラズマ用ガスの導 入後、 100W程度の電力の高周波プラズマを発生させ、プラズマ処理される単結晶 Siゥエーハおよび/または絶縁性基板の表面に 5〜： 10秒程度の処理を施して終了 する。
[0037] 表面処理をオゾン処理で実行する場合には、予め RCA洗浄等を施した表面清浄 な単結晶 Si基板および Zまたは透明絶縁性基板を酸素含有の雰囲気とされたチヤ ンバ内の試料ステージに載置し、当該チャンバ内に窒素ガスやアルゴンガスなどの プラズマ用ガスを導入した後に所定の電力の高周波プラズマを発生させ、当該プラ ズマにより雰囲気中の酸素をオゾンに変換させ、処理される単結晶 Si基板および Z または透明絶縁性基板の表面に所定の時間の処理が施される。
[0038] 上記のような表面処理が施された単結晶 Si基板 10と透明絶縁性基板 20の表面を 接合面として密着させ（図 1 (E) )、この状態で 350°C以下の温度で加熱して接合処 理を施す（図 1 (F) )。
[0039] この 350°C以下という温度選択は、単結晶 Siと石英との熱膨張係数差と当該熱膨 張係数差に起因する歪量、およびこの歪量と単結晶 Si基板 10ならびに透明絶縁性 基板 20の厚みを考慮したものである。単結晶 Si基板 10と透明絶縁性基板 20の厚み が概ね同程度である場合、単結晶 Siの熱膨張係数（2. 33 X 10 と石英の熱膨張 係数（0. 6 X 10_6)の間に大きな差異があるために、 350°Cを超える温度で熱処理 を施した場合には、両基板間の剛性差に起因して、熱歪によるクラックや接合面にお ける剥離などが生じたり、極端な場合には単結晶 Si基板や石英基板が割れてしまうと レ、うことが生じ得る。このため、熱処理温度の上限を 350°Cと選択し、好ましくは 100 〜300°Cの温度範囲で熱処理を施す。
[0040] 単結晶 Si基板 10と透明絶縁性基板 20の少なくとも一方の表面 (接合面）は、上述 のプラズマ処理やオゾン処理などにより表面処理が施されて活性化しているために、 従来の貼り合わせ SOI製造プロセスで必要とされていたような高温熱処理を施さなく ても、後工程での機械的剥離や機械研磨に十分耐え得るレベルの接合強度を得る ことができる。従って、高温での熱処理時に、単結晶 Si基板 10と透明絶縁性基板 20 の熱膨張係数や機械的強度特性の違いに起因して生じる熱歪やクラックあるいは接 合面における局所的な剥離などの発生が抑制されることとなる。
[0041] 本発明者らの実験によれば、全く熱処理を施すことなく室温で密着させただけでも 、その接合強度は後工程での機械的剥離や機械研磨に十分耐え得るレベルにある ことが確認されている。また、密着'接合時の雰囲気や当該雰囲気の圧力にも特別な 制約はない。
[0042] このような接合工程の後、外部から衝撃を加えることでイオン注入層 11内での Si_ Si結合を切り、単結晶 Si基板 10の表面近傍の所定の深さ（平均イオン注入深さ L)に 相当する位置の結晶面に沿って単結晶シリコン薄膜を機械的に剥離する。これによ り、 SOI層 12は透明絶縁性基板 20の一方主面上に貼り合わされたまま単結晶 Si基 板 10のバルタ部 13から剥離され（図 1 (G) )、透明絶縁性基板 20の主面上に SOI層 12を備える SOI基板が得られることとなる（図 1 (H) )。
[0043] なお、機械的剥離を実行する際の雰囲気や試料温度に特別な制限はな 室温大 気中での剥離も可能である。また、大きな熱歪、クラック、接合面における剥離などの 発生の虞のない程度の温度に試料を保持した状態で機械的剥離を施すこととしても よい。
[0044] 図 2は、上記の剥離工程で外部から衝撃を与える手法の例示のための図である。 衝撃付与手法としては種々のものが考えられる力 例えば、ガスや液体などの流体を ノズル 30の先端部 31からジェット状に噴出させて単結晶 Si基板 10の側面から吹き 付けることで衝撃を与えたり（図 2 (A) )、あるいはブレード 40の先端部 41をイオン注 入層 11の近傍領域に押し当てるなどして衝撃を付与する（図 2 (B) )などの手法によ ること力 Sできる。
[0045] このようにして得られた本実施例における剥離後の S〇I層の表面粗さは、何れも R MS値で 10nm以下であり、上述の接合工程での熱処理温度条件と水素イオン注入 条件を最適化することで RMS値 6nm以下の SOI層を得ることも可能であった。なお 、この RMS値は、剥離後の SOI層表面の 10 /i m X 10 μ mの領域を原子間力顕微 鏡 (AFM)で測定した平均値である。
[0046] このように、本発明においては、単結晶 Si基板 10と透明絶縁性基板 20との接合ェ 程および SOI層の剥離工程の何れの工程においても、従来法のような高温処理を必 要とせず、一貫して低温（350°C以下）での処理が可能である。従来から知られてい る SOI基板の製造方法の多くは高温処理工程を備えているために、熱歪に起因して 生じるクラックや剥離を回避するための特別の工夫が必要であった力 本発明による プロセスの低温化は、 SOI基板の製造工程の安定化と簡易化の観点から極めて有 利である。
[0047] 例えば、特許文献 1 (特開平 11一 145438号公報）には、単結晶 Siゥエーハと絶縁 性基板とを接合する際の熱膨張係数の差異に起因する熱歪、剥離、ひび割れ等の 発生を抑制するために、 100〜300°Cで加熱して仮接合し、単結晶 Si層の厚みをェ ツチングにより薄くして 350〜450°Cで熱処理して本接合し、さらに単結晶 Si層を研 磨で薄くして 500° 以上の加熱によりイオン注入層の水素脆ィ匕を生ぜしめて劈開面 として剥離するという手法が開示されている。しかし、このような手順により剥離やひ び割れの問題が解決されたとしても、 SOI基板製造のための工程数が増えてプロセ スそのものは煩雑なものとならざるを得ない。
[0048] これに対して、本発明が採用する低温プロセスは、接合工程および剥離工程の何 れの工程においても低温化が可能であるために、 SOIゥエーハの製造プロセスの簡 易化と安定化とを同時に実現可能であるという大きな利点を有するのである。 [0049] なお、必要に応じて、 SOI層 12と透明絶縁性基板 20との結合強度を更に向上させ るために、図 1 (G)の剥離工程の後に更に熱処理工程を付加するようにしてもよい。 一般的には、図 1 (G)の剥離工程直後の S〇I層 12の厚みは 0. 5 x m以下とされるた め、このような厚みの Si層をその表面に有する透明絶縁性基板 20を比較的高温で 熱処理しても、透明絶縁性基板 20の割れや S〇I層 12の剥離などの問題は生じない 。したがって、この場合の熱処理温度は比較的高温とすることが可能であり、例えば 1 000〜： 1250°C程度の温度範囲で実行することも可能である。
[0050] 本発明の SOI基板の製造方法の基本工程は図 1に示したとおりである力 得られた SOI層 12の表面にタツチボリッシュなどの機械研磨が施される場合もある。
[0051] 図 3は、必要により設けられる機械研磨の工程を説明するための図で、図 3 (A)に 示した例では、剥離工程直後の SOI層 12の膜厚は 0. 3 /i m程度であり、通常の Si 基板製造工程における鏡面研磨と同様の手順で SOI層 12表面を鏡面研磨して概ね 0. l x mまで薄膜ィ匕する。この鏡面加工により、剥離工程で SOI層 12表面に生じた ヘイズなどの表面粗さが除去される。
[0052] 図 3 (B)は上記の鏡面研磨工程終了後の SOI層 12の様子を図示しており、この状 態の SOI層 12は、鏡面研磨によりその厚さは概ね 0. 1 / mまで薄膜化されるとともに 、前工程で誘起された表面荒れが除去されているが、水素のイオン注入によって誘 起された残存ダメージや結晶欠陥、さらには鏡面研磨を施すことにより新たに誘起さ れる僅かなダメージが S〇I層 12の Si結晶格子に導入された状態にある。
[0053] このようなダメージ起因の微細な格子欠陥は、それ自身がキャリア再結合中心とな つてキャリアの挙動に影響を与えることのほか、後のデバイス製造工程での熱処理を 受けて転位等のマクロな欠陥となり、デバイスの電気的特性を低下させる遠因となり 得る。このため、これらの S〇I層 12中のダメージを除去するための処理を施しておく 必要がある。なお、このようなダメージ除去は、例えば、熱処理炉ゃランプ加熱装置 を用いた加熱処理によることができる。
[0054] 図 3 (C)は、 S〇I層 12の全面にわたって上記のダメージ除去処理を施した場合を 例示したものであり、加熱処理によって SOI層 12内のダメージが全面にわたって除 去されている。なお、 SOI層中力 ダメージ除去がなされたことは、キャリア 'ライフタイ ム測定によるなどして簡易かつ迅速にモニタすることが可能である。このようなダメー ジ除去処理によって、 Si結晶中でのキャリアの再結合中心（捕獲中心）として作用す る格子歪や格子欠陥などが除去され、 SOI層 12の電気的特性 (キャリアの移動度や ライフタイムなど）は SOI層 12の本来の値にまで回復することとなる。
実施例 2
[0055] 実施例 1で用いた単結晶 Si基板の貼り合せ面には熱酸化膜等の絶縁層を設けて いないが、予め表面に酸化膜を形成した単結晶 Si基板を用いて SOI層を形成するよ うにしてもよい。
[0056] 本実施例で用いた単結晶 Si基板は、貼り合せ面側に lOOnmの熱酸化膜が形成さ れている直径 200mm (8インチ）のものである。なお、熱酸化膜の表面粗さは、原子 間力顕微鏡による 10 μ m X 10 μ mの測定領域の Ra値で 0. 2nmであった。
[0057] この単結晶 Si基板と張り合わせる透明絶縁性基板には、直径 200mm (8インチ）の 石英基板を用い、その貼り合せ面は研磨加工が施されて表面粗さは Ra値 0. 19nm である。なお、表面粗さの測定条件は上述の熱酸化膜のそれと同様である。
[0058] 単結晶 Si基板に熱酸化膜側から、加速電圧 35KeV、ドーズ量 2. 5 X 1017atoms Zcm2で水素イオンを注入した。このときの水素イオンの熱酸化膜と単結晶 Si基板と の界面からの平均注入深さは 0. である。
[0059] 水素イオン注入後の単結晶 Si基板と石英基板の双方に通常の RCA洗浄を施した 後に、両基板をプラズマ処理用チャンバ内にセットし、プラズマ用ガス（空気）をチヤ ンバに導入した。その後、チャンバ内圧力を 2torrとし、この減圧下で、直径 300mm の平行平板電極間に 13. 56MHzの高周波を 100Wの高周波パワーで印加させ、 単結晶 Si基板と石英基板の貼り合せ面に 5〜： 10秒間の高周波プラズマ処理を施し た。
[0060] このプラズマ処理の後に、単結晶 Si基板と石英基板とを重ね合わせて密着させ、こ れらの基板を指で強く押し付けることで貼り合せ (接合)を開始させた。両基板の貼り 合せ面はプラズマ処理されているために活性化しており、このような極めて簡易な手 法によっても強い接合強度が得られるが、より接合強度を増すために、基板を張り合 わせた状態で 250°Cで 30時間の加熱処理を施した。この加熱処理後の接合面を目 視観察したところ、基板全面に渡る均一な接合状態が確認された。なお、この接合面 に平行な基板のズレを生じさせるような外力を指で加えてみたが、 2枚の基板が相対 的にズレることはなぐ接合状態は維持されたままであった。
[0061] SOI層形成のための剥離には、紙切りバサミの刃を用いた。紙切りバサミの刃を楔 とし、貼り合せ基板の外周面（基板側面）の 8箇所 (概ね 45° 間隔）から打ち込むと、 貝占り合せ基板の全面で均一な剥離が生じ、石英基板上に単結晶 Si薄膜の S〇I層が 転写'形成された。この SOI層の剥離後の表面粗さは、原子間力顕微鏡による 10 μ m X 10 /i mの測定領域の Ra値で 5. 8nmであった。
産業上の利用可能性
[0062] 本発明によれば、透明絶縁性基板上に単結晶シリコン薄膜を有する貼り合せ SOI 基板であって、当該透明絶縁性基板上に形成される SOI層の剥離面の平坦性の高 レ、 S〇I基板を提供することが可能となる。
[0063] この SOI基板は、表面平坦性と膜厚面内均一性に優れ、且つ、光散乱の原因とな る構造的欠陥も少ないため、光学デバイスの製造に特に好適な SOI基板である。

Claims

請求の範囲
[1] 貼り合せによる SOI基板の製造方法であって、
単結晶シリコン基板の一方主面に平均イオン注入深さ Lの水素イオン注入層を形 成する第 1のステップと、
透明絶縁性基板の一方主面及び前記単結晶シリコン基板の一方主面の少なくとも 一方に表面処理を施す第 2のステップと、
前記単結晶シリコン基板の一方主面と前記透明絶縁性基板の一方主面とを密着さ せる第 3のステップと、
前記単結晶シリコン基板と前記透明絶縁性基板とを密着させた状態で 350°C以下 の温度で加熱して接合処理を施す第 4のステップと、
前記平均イオン注入深さ Lに相当する位置の結晶面に沿って単結晶シリコン薄膜 を機械的に剥離して前記透明絶縁性基板上に S〇I層を形成する第 5のステップとを 備えてレ、ることを特徴とする S〇I基板の製造方法。
[2] 前記第 4のステップの熱処理温度が 100〜300°Cである請求項 1に記載の SOI基板 の製造方法。
[3] 前記第 1のステップにおける水素イオンのドーズ量は 0. 5 X 1017atoms/cm2以上 である請求項 1又は 2に記載の SOI基板の製造方法。
[4] 前記第 1のステップにおける水素イオンの注入ドーズ量は 1 X 1017atoms/cm2以上 である請求項 3に記載の S〇I基板の製造方法。
[5] 前記第 1のステップにおける水素イオンのドーズ量は 3 X 1017atoms/cm2以下であ る請求項 3又は 4に記載の SOI基板の製造方法。
[6] 前記透明絶縁性基板は、石英基板、サファイア (アルミナ)基板、ホウ珪酸ガラス基板
、又は結晶化ガラス基板の何れかである請求項 1乃至 5の何れ力 1項に記載の SOI 基板の製造方法。
[7] 前記単結晶シリコン基板は、 CZ法（チヨクラルスキー法）または浮遊帯域法 (FZ法）で 結晶成長させた準完全結晶（NPC)単結晶シリコン基板である請求項 1乃至 6の何れ 力 1項に記載の SOI基板の製造方法。
[8] 前記第 2のステップの表面処理は、プラズマ処理及びオゾン処理の少なくとも一方の 処理である請求項 1乃至 7の何れ力 1項に記載の SOI基板の製造方法。
[9] 請求項 1乃至 8の何れ力 1項に記載の方法で製造された SOI基板であって、前記 SO
I層の剥離面の粗さが RMS値で 10nm以下であることを特徴とする SOI基板。
[10] 前記 RMS値は 6nm以下である請求項 9に記載の SOI基板。
PCT/JP2006/321885 2005-12-20 2006-11-01 Ｓｏｉ基板およびｓｏｉ基板の製造方法 WO2007072632A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US12/158,047 US7892934B2 (en) 2005-12-20 2006-11-01 SOI substrate and method for manufacturing SOI substrate
KR1020087008899A KR101276230B1 (ko) 2005-12-20 2006-11-01 에스오아이 기판 및 에스오아이 기판의 제조방법
EP06822814.7A EP1970942B1 (en) 2005-12-20 2006-11-01 Method for manufacturing soi substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005-366142 2005-12-20
JP2005366142A JP2007173354A (ja) 2005-12-20 2005-12-20 Ｓｏｉ基板およびｓｏｉ基板の製造方法

Publications (1)

Publication Number Publication Date
WO2007072632A1 true WO2007072632A1 (ja) 2007-06-28

Family

ID=38188415

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/321885 WO2007072632A1 (ja) 2005-12-20 2006-11-01 Ｓｏｉ基板およびｓｏｉ基板の製造方法

Country Status (5)

Country Link
US (1) US7892934B2 (ja)
EP (1) EP1970942B1 (ja)
JP (1) JP2007173354A (ja)
KR (1) KR101276230B1 (ja)
WO (1) WO2007072632A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009035063A1 (en) * 2007-09-14 2009-03-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic appliance
JP2009076890A (ja) * 2007-08-31 2009-04-09 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法、半導体装置、及び電子機器
JP2010534926A (ja) * 2007-07-26 2010-11-11 エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ 電荷蓄積構造
US8314006B2 (en) 2008-04-10 2012-11-20 Shin-Etsu Chemical Co., Ltd. Method for manufacturing bonded wafer
CN109904065A (zh) * 2019-02-21 2019-06-18 中国科学院上海微系统与信息技术研究所 异质结构的制备方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080086899A (ko) * 2005-12-27 2008-09-26 신에쓰 가가꾸 고교 가부시끼가이샤 Ｓｏｉ 웨이퍼의 제조 방법 및 ｓｏｉ 웨이퍼
JP2008153411A (ja) * 2006-12-18 2008-07-03 Shin Etsu Chem Co Ltd Ｓｏｉ基板の製造方法
US7763502B2 (en) * 2007-06-22 2010-07-27 Semiconductor Energy Laboratory Co., Ltd Semiconductor substrate, method for manufacturing semiconductor substrate, semiconductor device, and electronic device
JP5465830B2 (ja) * 2007-11-27 2014-04-09 信越化学工業株式会社 貼り合わせ基板の製造方法
JP5689218B2 (ja) * 2008-03-21 2015-03-25 信越化学工業株式会社 支持基板が透明なｓｏｉ基板の欠陥検出方法
US8133800B2 (en) * 2008-08-29 2012-03-13 Silicon Genesis Corporation Free-standing thickness of single crystal material and method having carrier lifetimes
FR2938119B1 (fr) 2008-10-30 2011-04-22 Soitec Silicon On Insulator Procede de detachement de couches semi-conductrices a basse temperature
JP5496598B2 (ja) * 2008-10-31 2014-05-21 信越化学工業株式会社 シリコン薄膜転写絶縁性ウェーハの製造方法
JP5496608B2 (ja) * 2008-11-12 2014-05-21 信越化学工業株式会社 Ｓｏｉ基板の作製方法
JP4979732B2 (ja) * 2009-05-01 2012-07-18 信越化学工業株式会社 貼り合わせウェーハの製造方法
JP5643509B2 (ja) * 2009-12-28 2014-12-17 信越化学工業株式会社 応力を低減したｓｏｓ基板の製造方法
US8357974B2 (en) * 2010-06-30 2013-01-22 Corning Incorporated Semiconductor on glass substrate with stiffening layer and process of making the same
JP5664592B2 (ja) * 2012-04-26 2015-02-04 信越半導体株式会社 貼り合わせウェーハの製造方法
JP6213046B2 (ja) 2013-08-21 2017-10-18 信越半導体株式会社 貼り合わせウェーハの製造方法
JP6487454B2 (ja) 2014-02-07 2019-03-20 サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ 層状半導体構造体の製造方法
JP6086105B2 (ja) 2014-09-24 2017-03-01 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP6443394B2 (ja) * 2016-06-06 2018-12-26 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
FR3055063B1 (fr) * 2016-08-11 2018-08-31 Soitec Procede de transfert d'une couche utile

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003049189A1 (fr) * 2001-12-04 2003-06-12 Shin-Etsu Handotai Co.,Ltd. Plaquette collee et procede permettant de produire cette plaquette collee
JP2003347526A (ja) * 2002-05-02 2003-12-05 Soi Tec Silicon On Insulator Technologies 材料の二層を剥離する方法
JP2004503111A (ja) * 2000-07-12 2004-01-29 コミツサリア　タ　レネルジー　アトミーク 材料ブロックを切り取るための方法ならびに薄膜の形成方法
JP2004063730A (ja) * 2002-07-29 2004-02-26 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法
WO2005027214A1 (ja) * 2003-09-10 2005-03-24 Shin-Etsu Handotai Co., Ltd. 積層基板の洗浄方法及び基板の貼り合わせ方法並びに貼り合せウェーハの製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JPH0618926A (ja) 1992-07-02 1994-01-28 Sharp Corp 液晶表示用大型基板およびその製造方法
JPH11145438A (ja) 1997-11-13 1999-05-28 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JPH11163363A (ja) 1997-11-22 1999-06-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP3697106B2 (ja) * 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
US6388290B1 (en) * 1998-06-10 2002-05-14 Agere Systems Guardian Corp. Single crystal silicon on polycrystalline silicon integrated circuits
FR2783254B1 (fr) * 1998-09-10 2000-11-10 France Telecom Procede d'obtention d'une couche de germanium monocristallin sur un substrat de silicium monocristallin,et produits obtenus
JP2002110998A (ja) 2000-09-29 2002-04-12 Seiko Epson Corp 電気光学基板およびその製造方法、電気光学装置及び電子機器
US6583440B2 (en) * 2000-11-30 2003-06-24 Seiko Epson Corporation Soi substrate, element substrate, semiconductor device, electro-optical apparatus, electronic equipment, method of manufacturing the soi substrate, method of manufacturing the element substrate, and method of manufacturing the electro-optical apparatus
JP3697214B2 (ja) * 2001-03-16 2005-09-21 キヤノン株式会社 半導体膜の製造方法
JP2003282885A (ja) 2002-03-26 2003-10-03 Sharp Corp 半導体装置およびその製造方法
US7176528B2 (en) * 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
US7008854B2 (en) 2003-05-21 2006-03-07 Micron Technology, Inc. Silicon oxycarbide substrates for bonded silicon on insulator
US6911375B2 (en) 2003-06-02 2005-06-28 International Business Machines Corporation Method of fabricating silicon devices on sapphire with wafer bonding at low temperature

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004503111A (ja) * 2000-07-12 2004-01-29 コミツサリア　タ　レネルジー　アトミーク 材料ブロックを切り取るための方法ならびに薄膜の形成方法
WO2003049189A1 (fr) * 2001-12-04 2003-06-12 Shin-Etsu Handotai Co.,Ltd. Plaquette collee et procede permettant de produire cette plaquette collee
JP2003347526A (ja) * 2002-05-02 2003-12-05 Soi Tec Silicon On Insulator Technologies 材料の二層を剥離する方法
JP2004063730A (ja) * 2002-07-29 2004-02-26 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法
WO2005027214A1 (ja) * 2003-09-10 2005-03-24 Shin-Etsu Handotai Co., Ltd. 積層基板の洗浄方法及び基板の貼り合わせ方法並びに貼り合せウェーハの製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010534926A (ja) * 2007-07-26 2010-11-11 エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ 電荷蓄積構造
US8802539B2 (en) 2007-07-26 2014-08-12 Soitec Charge reservoir structure
JP2009076890A (ja) * 2007-08-31 2009-04-09 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法、半導体装置、及び電子機器
WO2009035063A1 (en) * 2007-09-14 2009-03-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic appliance
US8314006B2 (en) 2008-04-10 2012-11-20 Shin-Etsu Chemical Co., Ltd. Method for manufacturing bonded wafer
CN109904065A (zh) * 2019-02-21 2019-06-18 中国科学院上海微系统与信息技术研究所 异质结构的制备方法
CN109904065B (zh) * 2019-02-21 2021-05-11 中国科学院上海微系统与信息技术研究所 异质结构的制备方法

Also Published As

Publication number Publication date
EP1970942A1 (en) 2008-09-17
KR20080085133A (ko) 2008-09-23
US7892934B2 (en) 2011-02-22
EP1970942B1 (en) 2016-09-28
EP1970942A4 (en) 2009-12-23
US20100025804A1 (en) 2010-02-04
JP2007173354A (ja) 2007-07-05
KR101276230B1 (ko) 2013-06-20

Similar Documents

Publication Publication Date Title
WO2007072632A1 (ja) Ｓｏｉ基板およびｓｏｉ基板の製造方法
JP6070954B2 (ja) 補剛層を有するガラス上半導体基板及びその作製プロセス
TWI452631B (zh) Fabrication method of silicon film transfer insulating wafers
JP5064692B2 (ja) Ｓｏｉ基板の製造方法
JP2006210898A (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ
WO2007074550A1 (ja) Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
WO2007094233A1 (ja) Ｓｏｉ基板およびｓｏｉ基板の製造方法
TWI492275B (zh) The method of manufacturing the bonded substrate
JP2008153411A (ja) Ｓｏｉ基板の製造方法
EP2589067A1 (en) Oxygen plasma conversion process for preparing a surface for bonding
JP2006210899A (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ
US8703580B2 (en) Silicon on insulator (SOI) wafer and process for producing same
KR20100080777A (ko) 열 처리를 사용하는 박리 과정에서 반도체 웨이퍼 재-사용
JPH11145438A (ja) Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JP5249511B2 (ja) Ｓｏｑ基板およびｓｏｑ基板の製造方法
JP5183874B2 (ja) Ｓｏｉウエーハの製造方法
JPH11330438A (ja) Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
WO2010137683A1 (ja) Ｓｏｉ基板の製造方法
JP2004128389A (ja) 貼り合わせｓｏｉウエーハの製造方法
WO2007074552A1 (ja) Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
JP2004087767A (ja) Ｓｏｉウエーハの製造方法
JPH11195774A (ja) 半導体基板の作成方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1020087008899

Country of ref document: KR

NENP Non-entry into the national phase

Ref country code: DE

REEP Request for entry into the european phase

Ref document number: 2006822814

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2006822814

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 12158047

Country of ref document: US