WO2007094233A1 - Ｓｏｉ基板およびｓｏｉ基板の製造方法 - Google Patents

Ｓｏｉ基板およびｓｏｉ基板の製造方法 Download PDF

Info

Publication number
WO2007094233A1
WO2007094233A1 PCT/JP2007/052236 JP2007052236W WO2007094233A1 WO 2007094233 A1 WO2007094233 A1 WO 2007094233A1 JP 2007052236 W JP2007052236 W JP 2007052236W WO 2007094233 A1 WO2007094233 A1 WO 2007094233A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
oxide film
soi
bonding
manufacturing
Prior art date
Application number
PCT/JP2007/052236
Other languages
English (en)
French (fr)
Inventor
Shoji Akiyama
Yoshihiro Kubota
Atsuo Ito
Koichi Tanaka
Makoto Kawai
Yuuji Tobisaka
Original Assignee
Shin-Etsu Chemical Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin-Etsu Chemical Co., Ltd. filed Critical Shin-Etsu Chemical Co., Ltd.
Priority to EP07708229A priority Critical patent/EP1986219A4/en
Priority to US12/161,694 priority patent/US20100289115A1/en
Publication of WO2007094233A1 publication Critical patent/WO2007094233A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support

Definitions

  • the present invention relates to an SOI substrate having a single crystal silicon thin film on a quartz substrate which is a transparent insulating substrate, and a method for manufacturing the same.
  • a SOQ substrate Silicon on Quartz having a silicon thin film on a quartz substrate is an SOI substrate that is expected to be applied to optical devices such as TFT liquid crystal monitor manufacturing devices.
  • a method has been proposed in which a silicon thin film is formed on a quartz substrate by bonding two different material substrates, a silicon substrate for forming an SOI layer and a quartz substrate, which is a handling substrate.
  • a silicon substrate implanted with hydrogen ions on the bonding surface side is bonded to a handling substrate, and a heat treatment of approximately 500 ° C. or higher is performed.
  • the SmartCut method is known in which the region force with the highest concentration of implanted hydrogen ions is applied to thermally exfoliate the silicon thin film (for example, Japanese Patent No.
  • Non-Patent Document 1 AJ Auberton-Herve et al, "SMART CUT TECHNOLOGY: INDUSTRIAL STATUS of SOI WAFER PRODUCTION and NEW MATERIAL DEVELOPMENTS "(Electrochemical Society Proceedings Volume 99-3 (199 9) p.93-106) (Non-Patent Document 1)).
  • a high-density “bubble” called a “microbubble layer” formed by hydrogen ion implantation is “grown” by heating, and the silicon thin film is peeled off using this “bubble growth”. Based on the mechanism.
  • Patent Document 2 In addition, studies on methods for manufacturing SOI wafers to prevent thermal distortion, delamination, cracks, and the like due to differences in thermal expansion coefficients of bonded substrates are also underway (for example, Japanese Patent Publication No. 11 145438). (See Patent Document 2). However, according to the method disclosed in Patent Document 2, it is necessary to perform heat treatment at 350 to 450 ° C for “main bonding” between a single crystal silicon substrate and an insulating substrate such as a quartz substrate. Therefore, it cannot be said that a sufficiently low temperature is realized from the viewpoint of the SOQ substrate manufacturing process.
  • the present invention has been made in view of such a problem, and an object of the present invention is to perform subsequent peeling even when bonding of a single crystal silicon substrate and a quartz substrate is performed in a low temperature process. Provides a method to prevent transfer defects and slip dislocations in the process. Thus, the yield in the silicon thin film peeling process is improved, and the surface state of the SOI layer obtained by the peeling is improved.
  • the SOI substrate according to the first aspect of the present invention has a silicon oxide film having a thickness of 0.2 m or more on a quartz substrate which is a transparent insulating substrate.
  • An SOI layer consisting of a silicon thin film bonded together is provided.
  • an SOI substrate according to a second invention is provided with an SOI layer made of a silicon thin film bonded to a quartz substrate which is a transparent insulating substrate via a silicon oxide film, and the acid substrate
  • the film thickness is more than twice the thickness of the SOI layer.
  • the oxide film may be a thermal oxide film of the single crystal silicon substrate, and the quartz substrate is used as a bonding surface side of the substrate. It is possible to use one having an embedded pattern.
  • a first method for manufacturing an SOI substrate of the present invention is a first method of forming a silicon oxide film having a thickness of 0.2 m or more on a surface of a first substrate which is a single crystal silicon substrate.
  • a second step of implanting hydrogen ions into the first substrate through the oxide film to form an ion implantation layer; a second substrate that is a quartz substrate; and the first substrate A third step of applying a surface activation treatment to at least one bonding surface of the first substrate, a fourth step of bonding the surface of the first substrate and the surface of the second substrate, and after the heat treatment
  • the first substrate force of the bonded substrate includes a fifth step of peeling the silicon thin film to form an SOI layer on the surface of the second substrate.
  • the second manufacturing method of the SOI substrate of the present invention includes a first step of forming a silicon oxide film having a film thickness t on the surface of the first substrate which is a single crystal silicon substrate; Ox on the first substrate
  • the surface activation treatment in the third step is performed by at least one of plasma treatment and ozone treatment.
  • the fourth step includes a sub-step of performing a heat treatment at 100 to 300 ° C in a state where the first substrate and the second substrate are bonded together after the bonding. .
  • the oxide film formation in the first step may be performed by thermally oxidizing the surface of the single crystal silicon substrate.
  • a sub-step of forming an embedding pattern on the bonding surface side may be provided.
  • the appropriate thickness of the silicon oxide film provided on the single crystal silicon substrate and the relative relationship between the thickness of the silicon oxide film and the formation depth of the hydrogen ion implanted layer are optimized. Therefore, even when bonded to a quartz substrate without performing a relatively high-temperature heat treatment as in the conventional method, the generation of slip dislocations in the subsequent peeling process is suppressed. This makes it possible to improve the yield in the silicon thin film peeling process and to improve the surface condition of the SOI layer obtained by peeling.
  • FIG. 1 is a cross-sectional view (A) for explaining an outline of a bonding surface of a single crystal silicon substrate used in the method for manufacturing an SOI substrate of the present invention, and is obtained by peeling. It is the cross-sectional schematic (B) of the SOQ board
  • FIG. 2 is a conceptual cross-sectional view for explaining the surface state of a quartz substrate to be bonded to a single crystal silicon substrate, and has a microscopic roughness (A).
  • A a microscopic roughness
  • B the surface unevenness reflecting the embedded pattern provided in advance in the bonding surface region of the quartz substrate is generated (C).
  • FIG. 3 is a diagram for conceptually explaining how defects are generated during a process of producing a SOQ substrate by peeling a silicon thin film from a single crystal silicon substrate.
  • FIG. 4 is a diagram illustrating a process example of a method for manufacturing an SOI substrate according to the present invention.
  • FIG. 5 is a conceptual diagram for illustrating various techniques for peeling a silicon thin film.
  • FIG. 1 is a cross-sectional view (FIG. 1 (A)) for explaining the outline of a bonding surface of a single crystal silicon substrate used in the method for manufacturing an SOI substrate according to the present invention, S obtained
  • one main surface (bonded surface) of the single crystal silicon substrate 10 As shown in FIG. 1 (A), one main surface (bonded surface) of the single crystal silicon substrate 10
  • the on-implanted layer 12 is formed with an average ion implantation depth L.
  • the oxide film 11 is a film obtained by, for example, thermally oxidizing the surface of the single crystal silicon substrate 10, and the ion implantation layer 12 has a dose amount of 10 16 to 10 17 atoms / cm 2. It is formed by ion implantation of hydrogen. Note that the average ion implantation depth L of the ion implantation layer 12 is generally 0.05 to 0.3 ⁇ .
  • the thickness t of the oxide film 11 is set to 0.2 in order to suppress the occurrence of transfer defects and slip dislocations during the peeling process of the silicon thin film after being bonded to the quartz substrate. Set to ⁇ ⁇ or more.
  • the silicon thin film is peeled off at the position of the average ion implantation depth L indicated by reference numeral 12 in FIG.
  • the silicon thin film is transferred onto the quartz substrate 20 through the oxide film 11 to form the SOI layer 13 (FIG. 1 (B)
  • the bonded surface of the quartz substrate 20 is not an ideal perfect flat surface. As shown in FIG. 2, the bonded surface has a microscopic roughness (FIG. 2 (A)). Fine particles 21 or the like are attached on the mating surface (Fig. 2 (B)), or surface irregularities reflecting the embedded pattern 22 provided in advance in the bonding surface area of the quartz substrate are generated (Fig. 2). 2 (C)).
  • the SOI substrate manufacturing method of the present invention employs a low-temperature process for the purpose of suppressing the occurrence of thermal strain (thermal stress) due to the difference in thermal expansion coefficient between the silicon substrate and the quartz substrate.
  • the thickness t of the oxide film 11 is set to 0.2 m or more instead. Therefore, the thin film peeled from the single crystal silicon substrate side has sufficient mechanical strength and absorbs / relaxes the strain in the relatively thick oxide film, thereby reducing the transfer defects during the peeling process. Occurrence is suppressed.
  • the main reason for setting the film thickness t of the oxide film 11 to 0.2 m or more is that the thin film (that is, the oxide film and the silicon thin film) from which the single-crystal silicon substrate side force is also peeled off is This is to increase the mechanical strength by increasing the total thickness and to suppress the occurrence of “transfer defects” in the peeling process by absorbing and relaxing the strain in the oxide film.
  • the thickness of the oxide film of 0.2 m or more selected in the present invention has been experienced as effective for preventing transfer defects and slip dislocations that cause bonding interface force from reaching the silicon thin film. It is the value obtained in the meantime.
  • the thickness of the oxide film serving as the SOI layer is generally set to about 0.1 m. Since a quartz substrate with Si—O bond strength is used as the substrate, there is no problem even if the Si—O bond strength oxide film provided on one main surface of the single crystal silicon substrate is as thick as 0.2 m or more. Absent. Such an oxide film 11 can be easily obtained as a high quality film by thermally oxidizing the surface of the single crystal silicon substrate.
  • the thickness (t) of the oxide film 11 provided on the single crystal silicon substrate is the thickness of the SOI layer (that is, L and t). Even when selected to be more than 2 times (2L ⁇ t), it was found that the generation of defects during the stripping process can be effectively suppressed. Also in this case, the strain locally generated in the bonding surface is relaxed by the oxide film having a thickness of 2 times or more (2L ⁇ t) of the SOI layer, and the silicon thin film ( It is considered that the stress load on the SOI layer is reduced.
  • FIG. 4 is a diagram for explaining a process example of the method for manufacturing an SOI substrate of the present invention.
  • the first substrate 10 shown in FIG. 4A is a single crystal Si substrate, and the second substrate. 20 is a quartz substrate.
  • the single crystal Si substrate 10 is a commercially available Si substrate grown by, for example, the CZ method (Tyochralski method).
  • the crystal diameter is a design value of a device provided with an SOI substrate manufactured by the method of the present invention. It is appropriately selected depending on the display area of the process or the device to be manufactured.
  • the oxide film 11 is previously formed on the surface (bonding surface) of the single crystal Si substrate 10 by, for example, thermal oxidation.
  • an embedded pattern may be formed in advance on the bonding surface side of the quartz substrate 20 as shown in FIG. 2 (C).
  • a buried pattern is, for example, a pattern having a step of 0.03 m or more, and after forming such a pattern on the quartz substrate surface, the quartz material is coated so as to cover these patterns. Films are formed by CVD or sputtering, and the surface is polished to form a bonded surface.
  • the single crystal silicon substrate 10 and the quartz substrate 20 to be bonded have the same diameter, and the orientation provided in the single crystal Si substrate 10 is also provided for the quartz substrate 20 for the convenience of the subsequent device formation process. It is convenient to provide OFs similar to flat (OF), and to match these OFs together.
  • hydrogen ions are implanted into the surface of the first substrate (single crystal Si group) 10 through the oxide film 11 to form a hydrogen ion implantation layer 12 (FIG. 4B).
  • This ion-implanted surface becomes the later “bonding surface (bonding surface)”.
  • a uniform ion implantation layer 12 is formed at a predetermined depth in the vicinity of the surface of the single crystal Si substrate 10 (average ion implantation depth L), and in the surface region of the single crystal Si substrate 10. In the region corresponding to the average ion implantation depth L, a “microbubble layer” localized in the region is formed (Fig. 4 (C)).
  • a dose amount at the time of hydrogen ion implantation in accordance with the specifications of the SOQ substrate, an appropriate value is selected from the range of, for example, 1 X 10 16 ⁇ 4 X 10 17 atoms / cm 2.
  • the dose of hydrogen ions exceeds 1 X 10 17 atoms / cm 2 , the surface roughness of the SOI layer obtained after that will occur, and 7 X 10 16 atoms Generally, the dose is set to about / cm 2 .
  • the SOI substrate is manufactured by the SmartCut method
  • the silicon substrate is bonded.
  • Silicon ions are generated by injecting hydrogen ions into the surface to generate “bubbles” called “microbubble layers” at a high density, and using the "bubble growth” of the "microbubble layers” generated by heat treatment at a relatively high temperature.
  • the thin film is thermally peeled.
  • bubble growth is nothing but a diffusion phenomenon of hydrogen atoms, the diffusion of hydrogen atoms is remarkable in the process of “growth” of extremely high-density “bubbles” that are formed under high dose conditions. It has occurred. It can be interpreted that such an atomic diffusion phenomenon causes surface roughness of the SOI layer.
  • the silicon thin film is peeled off at a low temperature as in the present invention, the diffusion of hydrogen atoms during the peeling treatment process is remarkably suppressed, so that a high dose of hydrogen ion implantation is performed. Even if it does, it does not cause the surface roughness of the SOI layer.
  • the present inventors investigated the influence on the surface roughness of the SOI layer by implanting hydrogen ions at various doses, but at least 4 X as long as the silicon thin film was peeled off at a low temperature heat treatment of about 300 ° C at most. No surface roughness was observed at doses up to 10 17 atoms / cm 2 .
  • the depth (average ion implantation depth L) from the surface of the single crystal Si substrate 10 (interface with the oxide film 11) of the ion implantation layer 12 is controlled by the acceleration voltage at the time of ion implantation.
  • the average ion implantation depth L is 0.5 ⁇ m or less and the acceleration voltage is 50 to 100 KeV.
  • ion implantation into a Si crystal is usually performed to suppress channeling of implanted ions! /
  • an insulating film such as an oxide film is previously formed on the ion implantation surface of the single crystal Si substrate 10. A film may be formed and ions may be implanted through this insulating film.
  • Plasma treatment and ozone treatment for the purpose of surface cleaning and surface activation are performed on the bonding surfaces of the single crystal Si substrate 10 and the quartz substrate 20 on which the ion-implanted layer 12 is formed in this way. (Fig. 4 (D)).
  • Such surface treatment is performed for the purpose of removing organic substances on the bonding surface and increasing surface OH groups by increasing the OH groups on the surface. It is not always necessary to perform treatment on both bonding surfaces of the substrate 20, and it may be performed only on one of the bonding surfaces.
  • a surface-cleaned single crystal Si substrate and Z or quartz substrate that have been subjected to RCA cleaning or the like are placed on a sample stage in a vacuum chamber, and the vacuum treatment is performed. Introduce plasma gas into the chamber to a predetermined vacuum level To do.
  • the plasma gas species used here includes oxygen gas, hydrogen gas, argon gas, or a mixed gas thereof, or a mixed gas of hydrogen gas and helium gas. After introducing the plasma gas, high-frequency plasma with a power of about 100 W is generated, and the surface of the single crystal Si substrate and Z or quartz substrate to be plasma-treated is treated for about 5 to 10 seconds, and the process is completed.
  • a surface-clean single crystal Si substrate and a Z or quartz substrate are placed on a sample stage in an oxygen-containing chamber, and nitrogen is placed in the chamber.
  • a plasma gas such as gas or argon gas
  • high-frequency plasma with a predetermined power is generated, oxygen in the atmosphere is converted into ozone by the plasma, and the single crystal Si substrate and Z or quartz to be processed
  • the substrate surface is treated for a predetermined time.
  • the surfaces of the single crystal Si substrate 10 and the quartz substrate 20 that have been subjected to such a surface treatment are adhered and bonded together as a bonding surface (FIG. 4E).
  • a bonding surface As described above, at least one surface (bonding surface) of the single crystal Si substrate 10 and the quartz substrate 20 is activated by being subjected to surface treatment by plasma treatment, ozone treatment, or the like. In such a state, it is possible to obtain a bonding strength that can withstand mechanical peeling and mechanical polishing in the subsequent process.
  • the main reason why the heat treatment temperature is set to 300 ° C or lower is that the difference in thermal expansion coefficient between single crystal silicon and quartz, the amount of strain due to the difference in thermal expansion coefficient, and the amount of strain and This is because the thickness of the crystalline silicon substrate 10 and the quartz substrate 20 is taken into consideration. If the thickness of the single crystal silicon substrate 10 and the quartz substrate 20 is generally comparable between the thermal expansion coefficient of the single crystal silicon (2. 33 X 10, the thermal expansion coefficient of the quartz (0. 6 X 10- 6) 3 When heat treatment is performed at a temperature exceeding 20 to 350 ° C, cracks due to thermal strain or peeling at the joint surface may occur due to the difference in rigidity between the two substrates. In the extreme case, single connection It may occur that the crystal silicon substrate or the quartz substrate is broken. From this point of view, select the upper limit of the heat treatment temperature as 300 ° C!
  • Si—H is contained in the ion implantation layer 12. Bonds generate Si atoms with unpaired bonds at high density. When heat treatment is performed with the substrates bonded together, a large stress is generated between the substrates on the entire surface of the bonded substrate due to the fact that silicon crystals have a larger thermal expansion coefficient than quartz.
  • Fig. 5 is a conceptual diagram for illustrating various methods for peeling a silicon thin film.
  • Fig. 5 (A) shows an example of peeling by thermal shock
  • Fig. 5 (B) shows peeling by mechanical impact
  • Figure 5 (C) shows an example of peeling by vibration shock.
  • reference numeral 30 denotes a heating unit.
  • a heating plate 32 having a smooth surface is placed on a hot plate 31, and the smooth surface of the heating plate 32 is placed on a quartz substrate.
  • Paste with 20 The single crystal Si substrate 10 thus made is in close contact with the back surface.
  • a dummy silicon substrate is used for the heating plate 32, there is no particular material limitation as long as a smooth surface can be easily obtained (semiconductor substrate or ceramic substrate).
  • Silicon rubber or the like can also be used as a heating plate material. Since the heat resistant temperature is considered to be about 250 ° C, it is not suitable for use at higher temperatures. Further, if the surface of the hot plate 31 is sufficiently smooth, the hot plate 31 itself without using the heating plate 32 may be used as a “heating plate”.
  • the temperature of the heating plate 32 is maintained at a temperature of, for example, 300 ° C, and the back surface of the single crystal Si substrate 10 bonded to the quartz substrate 20 is brought into close contact with the heating plate 32, the single crystal Si substrate 1 is formed by heat conduction. 0 is heated, and a temperature difference is generated between the quartz substrate 20 and the substrate.
  • the thermal expansion coefficient of the silicon substrate is larger than the thermal expansion coefficient of the quartz substrate, when the bonded single crystal Si substrate 10 is heated from the back surface, the single crystal Si substrate 10 side suddenly increases. Due to the expansion, a large stress is generated between the two substrates, and the silicon thin film is peeled off by this stress.
  • the ejection of fluid is used for applying a mechanical impact, and a fluid such as gas or liquid is ejected from the tip 41 of the nozzle 40 in a jet form.
  • the impact is given by spraying from the side of the single crystal Si substrate 10.
  • the silicon thin film may be peeled off by applying a vibration impact with ultrasonic waves oscillated from the diaphragm 50 of the ultrasonic oscillator.
  • the SOI substrate SOQ substrate
  • the bonding of the single crystal silicon substrate and the quartz substrate is performed in a low temperature process.
  • a technique for preventing transfer defects and slip dislocations in the subsequent peeling process is provided. This improves the yield in the silicon thin film peeling process and improves the SOI layer obtained by peeling. It becomes possible to make the surface state good.

Abstract

　単結晶シリコン基板（１０）の貼り合わせ面には、膜厚ｔｏｘが０．２μｍ以上の酸化膜（１１）が設けられている。本発明のＳＯＩ基板の製造方法では、シリコン基板（１０）と石英基板（２０）との間の熱膨張係数差に起因する熱歪の発生を抑制するために低温プロセスを採用する。このため、酸化膜（１１）の膜厚ｔｏｘを０．２μｍ以上と厚く設定して剥離される薄膜に十分な機械的強度をもたせ、かつ比較的厚膜の酸化膜に歪を吸収・緩和させることで剥離工程中での転写欠陥の発生を抑制する。石英基板（２０）と貼り合わせる単結晶シリコン基板（１０）として、酸化膜の膜厚と水素のイオン注入層（１２）の平均イオン注入深さＬが２Ｌ≦ｔｏｘの関係を満足する基板を用いることとしてもよい。

Description

明 細 書
SOI基板および SOI基板の製造方法
技術分野
[0001] 本発明は、透明絶縁性基板である石英基板上に単結晶シリコン薄膜を有する SOI 基板およびその製造方法に関する。
背景技術
[0002] 石英基板上にシリコン薄膜を有する SOQ基板 (Silicon on Quartz)は、光学デバ イス、例えば TFT液晶モニタ製造用デバイスなどへの応用が期待されて!ヽる SOI基 板であり、このような SOQ基板を得るために、 SOI層形成用のシリコン基板とハンドリ ング用基板である石英基板という異種材料基板同士を貼り合わせて石英基板上にシ リコン薄膜を形成する方法が提案されている。
[0003] 従来より、 2枚の基板を貼り合わせて SOI基板を製造する方法として、貼り合せ面側 に水素イオンを注入したシリコン基板とハンドリング用基板とを貼り合わせ、概ね 500 °C以上の熱処理を施して注入水素イオンの濃度が最も高い領域力 シリコン薄膜を 熱剥離させるという SmartCut法が知られている（例えば、特許第 3048201号公報（ 特許文献 1)や A. J. Auberton— Herve et al, "SMART CUT TECHNOLOGY: INDUSTRIAL STATUS of SOI WAFER PRODUCTION and NEW MATERIAL DEVELOPMENTS" (Electrochemical Society Proceedings Volume 99—3 (199 9) p.93-106) (非特許文献 1) )。この方法は、水素イオンの注入で形成された「微小 気泡層」と呼ばれる高密度の「気泡」を加熱により「成長」させ、この「気泡成長」を利 用してシリコン薄膜を剥離すると 、うメカニズムを基礎として 、る。
発明の開示
発明が解決しょうとする課題
[0004] しかしながら、発明者らの検討によれば、上述の SmartCut法やこれに類似の手法 で SOQ基板を作製しょうとすると、シリコン基板と石英基板との貼り合わせに続いて 行われるシリコン薄膜の剥離工程において歩留まりが著しく悪ィ匕し易いことが明らか となってきている。この原因について本発明者らは、以下のように解釈している。 [0005] SmartCut法は、水素イオンの注入で形成された「微小気泡層」と呼ばれる高密度の 「気泡」を加熱により「成長」させ、この「気泡成長」を利用してシリコン薄膜を剥離する というものであるため、剥離工程では概ね 500°C以上という比較的高温の熱処理が 必要となる。
[0006] 一方、シリコン基板と石英基板のような熱膨張係数の異なる基板同士を貼り合わせ た状態で高温の熱処理を施すと、両基板の熱膨張係数の差異に起因する熱歪が生 じ、この熱歪により接合面の剥離やひび割れ等を発生させ易い。このため、比較的低 温のプロセスでシリコン薄膜の剥離を完了することが望ましい。
[0007] ところが、一般に、シリコン基板と石英基板の貼り合わせ面の全面にわたって接合 状態を良好なものとして十分な接合強度をもたせるためには、両基板を貼り合わせた 状態で比較的高温の熱処理を施す必要がある。
[0008] つまり、シリコン基板と石英基板を貼り合せることで SOQ基板を作製する場合には、 両基板の熱膨張係数差によって生じる熱歪に起因した接合面の剥離やひび割れ等 を回避するために求められる低温プロセス化への要求と、貼り合わせ面の全面で良 好な接合状態とするために必要とされる比較的高温での熱処理とは、互いに矛盾す る関係となってしまうのである。
[0009] そして、 SOQ基板の作製を低温プロセスで行おうとすると、シリコン基板と石英基板 の貼り合わせ面の接合強度が不十分な領域が局所的に発生し易くなり、このような領 域において、剥離工程中で転写欠陥やスリップ転位などが発生し易くなる。
[0010] なお、貼り合わせ基板の熱膨張係数の差異に起因する熱歪、剥離、ひび割れ等を 発生させないための SOIゥエーハの製造方法の検討も進められている（例えば、特 開平 11 145438号公報 (特許文献 2)参照)。しかし、特許文献 2に開示された手 法にぉ 、ても単結晶シリコン基板と石英基板のような絶縁基板との「本接合」のため には 350〜450°Cの熱処理が必要であるとされており、 SOQ基板の製造プロセスの 観点からは十分な低温化が実現されて ヽるとは言えな ヽ。
[0011] 本発明は、このような問題に鑑みてなされたものであり、その目的とするところは、単 結晶シリコン基板と石英基板の貼り合わせを低温プロセスで実行した場合でも、その 後の剥離工程で転写欠陥やスリップ転位を発生させな ヽための手法を提供し、これ により、シリコン薄膜の剥離工程での歩留まりを向上させるとともに、剥離により得られ る SOI層の表面状態を良好なものとすることにある。
課題を解決するための手段
[0012] このような課題を解決するために、第 1の発明に係る SOI基板は、透明絶縁性基板 である石英基板上に、 0. 2 m以上の膜厚のシリコン酸ィ匕膜を介して貼り合わされた シリコン薄膜からなる SOI層が設けられている。
[0013] また、第 2の発明に係る SOI基板は、透明絶縁性基板である石英基板上にシリコン 酸ィ匕膜を介して貼り合わされたシリコン薄膜からなる SOI層が設けられており、前記 酸ィ匕膜の膜厚は前記 SOI層の層厚の 2倍以上である。
[0014] これらの本発明の SOI基板において、前記酸ィ匕膜は前記単結晶シリコン基板の熱 酸ィ匕膜であることとすることができ、前記石英基板として、該基板の貼り合わせ面側に 埋め込みパターンを備えて 、るものを用いることができる。
[0015] 本発明の SOI基板の第 1の製造方法は、単結晶シリコン基板である第 1の基板の表 面に 0. 2 m以上の膜厚のシリコン酸ィ匕膜を形成する第 1のステップと、前記第 1の 基板に前記酸ィ匕膜を介して水素イオンを注入してイオン注入層を形成する第 2のス テツプと、石英基板である第 2の基板及び前記第 1の基板の少なくとも一方の貼り合 わせ面に表面活性化処理を施す第 3のステップと、前記第 1の基板の表面と前記第 2 の基板の表面とを貼り合わせる第 4のステップと、前記加熱処理後の貼り合せ基板の 前記第 1の基板力もシリコン薄膜を剥離して前記第 2の基板の表面上に SOI層を形 成する第 5のステップとを備えて!/、る。
[0016] また、本発明の SOI基板の第 2の製造方法は、単結晶シリコン基板である第 1の基 板の表面に膜厚 t のシリコン酸ィ匕膜を形成する第 1のステップと、前記第 1の基板に ox
前記酸ィ匕膜を介して水素イオンを注入して平均イオン注入深さ Lが前記酸ィ匕膜の膜 厚の半分以下（2L≤t )のイオン注入層を形成する第 2のステップと、石英基板であ る第 2の基板及び前記第 1の基板の少なくとも一方の貼り合わせ面に表面活性ィ匕処 理を施す第 3のステップと、前記第 1の基板の表面と前記第 2の基板の表面とを貼り 合わせる第 4のステップと、前記加熱処理後の貼り合せ基板の前記第 1の基板力 シ リコン薄膜を剥離して前記第 2の基板の表面上に SOI層を形成する第 5のステップと を備えている。
[0017] これらの製造方法にお!、て、前記第 3のステップの表面活性ィ匕処理は、プラズマ処 理又はオゾン処理の少なくとも一方で実行することが好ま 、。
[0018] また、前記第 4のステップは、前記貼り合わせ後に、前記第 1の基板と前記第 2の基 板を貼り合わせた状態で 100〜300°Cで熱処理するサブステップを備えることとして ちょい。
[0019] さらに、前記第 1のステップの酸化膜形成を、前記単結晶シリコン基板の表面を熱 酸ィ匕して実行するようにしてもよぐ前記第 3のステップに、予め前記石英基板の貼り 合わせ面側に埋め込みパターンを形成するサブステップを備えるようにしてもよい。 発明の効果
[0020] 本発明においては、単結晶シリコン基板上に設けるシリコン酸化膜の厚みの適正 ィ匕、および当該シリコン酸化膜の膜厚と水素イオン注入層の形成深さとの相対関係 の適正化をは力ることとしたので、従来法のような比較的高温の熱処理を施すことな く石英基板と貼り合わせた場合であっても、その後の剥離工程での転写欠陥ゃスリツ プ転位の発生を抑制することが可能となり、これにより、シリコン薄膜の剥離工程での 歩留まりを向上させるとともに、剥離により得られる SOI層の表面状態を良好なものと することが可能となる。
図面の簡単な説明
[0021] [図 1]図 1は、本発明の SOI基板の製造方法で用いられる単結晶シリコン基板の貼り 合わせ面の様子の概要を説明するための断面図 (A)および剥離して得られた SOI 層を備えた SOQ基板の断面概略図（B)である。
[図 2]図 2は、単結晶シリコン基板と貼り合わされる石英基板の表面状態を説明するた めの概念的な断面図で、微視的なラフネスを有する場合 (A)、貼り合わせ面上に微 小なパーティクル等が付着している場合 (B)、石英基板の貼り合わせ面領域に予め 設けられた埋め込みパターンを反映した表面凹凸が生じて 、る場合 (C)を示して ヽ る。
[図 3]図 3は、単結晶シリコン基板力 シリコン薄膜を剥離して SOQ基板を作製する 工程中に欠陥が発生する様子を概念的に説明するための図である。 [図 4]図 4は、本発明の SOI基板の製造方法のプロセス例を説明する図である。
[図 5]図 5は、シリコン薄膜剥離の種々の手法を例示するための概念図である。
発明を実施するための最良の形態
[0022] 以下に、図面を参照して本発明を実施するための最良の形態について説明する。
[0023] 図 1は、本発明の SOI基板の製造方法で用いられる単結晶シリコン基板の貼り合わ せ面の様子の概要を説明するための断面図（図 1 (A) )、および剥離して得られた S
OI層を備えた SOQ基板の断面概略図（図 1 (B) )である。
[0024] 図 1 (A)に図示されているように、単結晶シリコン基板 10の一方主面 (貼り合わせ面
)には膜厚 t のシリコンの酸ィ匕膜 11が設けられており、基板表面近傍には水素のィ
ox
オン注入層 12が平均イオン注入深さ Lで形成されている。酸ィ匕膜 11は、例えば単結 晶シリコン基板 10の表面を熱酸ィ匕して得られた膜であり、イオン注入層 12は、 1016 〜1017atoms/cm2オーダのドーズ量の水素をイオン注入して形成されたものであ る。なお、イオン注入層 12の平均イオン注入深さ Lは、一般的には 0. 05〜0. 3 μ ηι とされる。
[0025] 本発明においては、石英基板と貼り合わせた後のシリコン薄膜の剥離工程中での 転写欠陥やスリップ転位の発生を抑制するために、酸ィ匕膜 11の膜厚 t を 0. 2 μ ηι 以上に設定する。
[0026] 単結晶シリコン基板と石英基板とを貼り合わせた後の剥離工程では、図 1 (A)中に 符号 12で示した平均イオン注入深さ Lの位置でシリコン薄膜の剥離が生じ、このシリ コン薄膜が石英基板 20上に酸ィ匕膜 11を介して転写されて SOI層 13となる（図 1 (B)
) o
[0027] ところが、石英基板 20の貼り合わせ面は理想的な完全平坦面というわけではなぐ 図 2に図示したように、微視的なラフネスを有していたり（図 2 (A) )、貼り合わせ面上 に微小なパーティクル 21等が付着していたり（図 2 (B) )、あるいは石英基板の貼り合 わせ面領域に予め設けられた埋め込みパターン 22を反映した表面凹凸が生じてい る（図 2 (C) )と 、つた状態にある。
[0028] このような貼り合わせ面をもつ石英基板 20と単結晶シリコン基板 10とを接合させる と、石英基板 20の表面凹凸等を反映して貼り合わせ面内で局所的な「隙間」が生じ、 その結果として局所的に歪が集中し易い領域が発生する。従来法であれば、接合強 度を高めるための「本接合」工程で比較的高温の熱処理が施され、この熱処理工程 中で石英基板 20面と酸ィ匕膜 11との接合面における Siと Oの原子再配列が局所的に 生じて歪集中は緩和される傾向にある。
[0029] しかし、本発明のように一貫した低温プロセスで SOQ基板を作製する場合にはこの ような原子再配列に基づく局所的歪緩和を生じさせる熱エネルギが外部力 付与さ れることはないから、単結晶シリコン基板 10と石英基板 20とを貼り合わせ（図 3 (A) ) 、外部力も衝撃を付与するなどしてシリコン薄膜を剥離すると（図 3 (B) )、石英基板 2 0の表面凹凸等を反映した局所的な歪集中によってスリップ転位 14や転写不良など の欠陥が生じると 、つた不都合が生じる（図 3 (C) )。
[0030] 本発明の SOI基板の製造方法では、シリコン基板と石英基板との間の熱膨張係数 差に起因する熱歪 (熱応力）の発生を抑えることを目的として低温プロセスを採用す るため、従来法のような両基板の接合強度向上を目的とした比較的高温での熱処理 を採用せず、その代わりに、酸ィ匕膜 11の膜厚 t を 0. 2 m以上と厚く設定すること で単結晶シリコン基板側から剥離される薄膜に十分な機械的強度をもたせ、かつ比 較的厚膜の酸ィ匕膜に歪を吸収 *緩和させることで、剥離工程中での転写欠陥の発生 を抑制している。
[0031] 本発明において酸化膜 11の膜厚 t を 0. 2 m以上に設定する主な理由は、単結 晶シリコン基板側力も剥離される薄膜 (すなわち、酸ィ匕膜とシリコン薄膜)の総厚を厚 くして機械的強度を高めることおよび酸ィ匕膜に歪を吸収 '緩和させることで剥離工程 での「転写欠陥」の発生を抑制するためである。なお、本発明において選択される 0. 2 m以上という酸ィ匕膜の厚みは、貼り合わせ界面力も発生する転写欠陥やスリップ 転位等をシリコン薄膜にまで到達させな 、ために有効なものとして経験的に得られた 値である。
[0032] シリコン薄膜を剥離して石英基板上に転写する際に単結晶シリコン基板側力 剥離 される薄膜の機械的強度は、厚み t (=L)のシリコン薄膜と厚み t の酸化膜の合計 膜厚に依存するから、シリコン薄膜と酸化膜の合計膜厚 (t +t )が厚いほど、ボイド などの「転写欠陥」の剥離工程での発生を抑制することができる。 [0033] 例えば、酸化膜 11の厚みが 0. 1 μ m程度と薄い場合には、この酸化膜 11と石英 基板 20の貼り合わせ面との間にパーティクルが介在等して貼り合わせ面内で局所的 な「隙間」が生じた場合に、当該領域で局所的に歪が集中し易いためにこれを基点と して転写欠陥やスリップ転位が発生し易いが、酸化膜 11の厚みを 0. 2 m以上とし た場合には、歪が酸ィ匕膜 11中で緩和されてその上に設けられるシリコン薄膜 (SOI 層）への応力負荷が軽減されることとなる。
[0034] 貼り合わせ基板としてシリコン基板同士が選択された SOI基板の場合には、 SOI層 となる酸ィ匕膜の厚みは一般に 0. 1 m程度とされる力 SOQ基板においては、ハン ドリング用基板として Si— O結合力もなる石英基板が用いられるから、単結晶シリコン 基板の一方主面に設けられる Si— O結合力 なる酸ィ匕膜が 0. 2 m以上と厚くても 何ら不都合は生じない。なお、このような酸ィ匕膜 11は単結晶シリコン基板の表面を熱 酸ィ匕することで高品質の膜を容易に得ることができる。
[0035] また、本発明者らの行った実験によれば、単結晶シリコン基板に設ける酸ィ匕膜 11の 膜厚 (t )が SOI層の層厚 (すなわち、 Lであり tでもある）の 2倍以上（2L≤t )とな るように選択した場合にも、剥離工程中での欠陥発生が効果的に抑制可能であると の結果を得た。この場合も、貼り合わせ面内で局所的に生じた歪が SOI層の層厚の 2倍以上（2L≤t )の厚みの酸ィ匕膜により緩和され、その上に設けられるシリコン薄 膜 (SOI層）への応力負荷が軽減されるものと考えられる。
[0036] したがって、石英基板と貼り合わせる単結晶シリコン基板として、酸化膜の膜厚 (t ox
)と水素のイオン注入層の平均イオン注入深さ Lが 2L≤t の関係を満足する基板を 用いることとしてちよい。
[0037] 以下に、本発明の SOI基板の製造方法を実施例により説明する。
実施例
[0038] 図 4は、本発明の SOI基板の製造方法のプロセス例を説明するための図で、図 4 ( A)に図示された第 1の基板 10は単結晶 Si基板、第 2の基板 20は石英基板である。 ここで、単結晶 Si基板 10は、例えば、 CZ法 (チヨクラルスキ法）により育成された一般 に市販されて ヽる Si基板であり、その導電型や比抵抗率などの電気特性値や結晶 方位や結晶径は、本発明の方法で製造される SOI基板が供されるデバイスの設計値 やプロセスあるいは製造されるデバイスの表示面積などに依存して適宜選択される。 なお、上述したように、この単結晶 Si基板 10の表面 (貼り合せ面）には、例えば熱酸 化などのよつて予め酸ィ匕膜 11が形成されて ヽる。
[0039] なお、石英基板 20の貼り合わせ面側には、図 2 (C)に図示されているように、予め 埋め込みパターンが形成されている場合もある。このような埋め込みパターンは、例 えば、その段差が 0. 03 m以上のパターンであり、石英基板面上にこのようなパタ ーンを形成した後に、これらのパターンを被覆するように石英材料が CVD法やスパッ タリング法で成膜され、その表面を研磨処理が施されて貼り合わせ面とされる。
[0040] 貼り合わされる単結晶シリコン基板 10および石英基板 20の直径は同一であり、後 のデバイス形成プロセスの便宜のため、石英基板 20にも単結晶 Si基板 10に設けら れているオリエンテーション 'フラット（OF)と同様の OFを設けておき、これらの OF同 士を一致させて貼り合わせるようにすると好都合である。
[0041] 先ず、第 1の基板 (単結晶 Si基） 10の表面に酸ィ匕膜 11を介して水素イオンを注入 し、水素のイオン注入層 12を形成する（図 4 (B) )。このイオン注入面が後の「接合面 (貼り合せ面）」となる。この水素イオン注入により、単結晶 Si基板 10の表面近傍の所 定の深さ（平均イオン注入深さ L)に均一なイオン注入層 12が形成され、単結晶 Si基 板 10の表面領域での平均イオン注入深さ Lに対応する領域には、当該領域に局在 する「微小気泡層」が形成される（図 4 (C) )。
[0042] 水素のイオン注入時のドーズ量は、 SOQ基板の仕様等に応じて、例えば 1 X 1016 〜4 X 1017atoms/cm2の範囲で適当な値が選択される。なお、 SmartCut法で SOI 基板を作製する場合には、水素イオンのドーズ量が 1 X 1017atoms/cm2を越えると その後に得られる SOI層の表面荒れが生じるとされ、 7 X 1016atoms/cm2程度のド ーズ量に設定するのが一般的である。
[0043] しかし、本発明者らの検討によれば、従来法にお!、て生じるとされて 、た上記ィォ ン注入条件で生じる SOI層の表面荒れの原因は、水素イオンのドーズ量そのもので はなぐシリコン薄膜を剥離して SOI層を得るために採用されている比較的高温 (例 えば 500°C)の熱処理工程にあることが明ら力となった。
[0044] 上述したように、 SmartCut法で SOI基板を作製する際には、シリコン基板の貼り合 せ面側に水素イオンを注入して「微小気泡層」と呼ばれる「気泡」を高密度で発生さ せ、比較的高温の熱処理により生じる「微小気泡層」の「気泡成長」を利用してシリコ ン薄膜を熱剥離している。ここで、「気泡成長」は水素原子の拡散現象に他ならない から、高ドーズ条件で形成されることとなる極めて高密度の「気泡」が「成長」する過程 においては水素原子の拡散が顕著に生じていることとなる。そして、このような原子拡 散現象が SOI層の表面荒れを生じさせることとなるとの解釈が可能である。
[0045] したがって、本発明のようにシリコン薄膜を低温剥離する場合には、当該剥離処理 工程中での水素原子の拡散は著しく抑制されることとなるため、高いドーズ量の水素 イオン注入を施したとしても SOI層の表面荒れを生じさせることはない。本発明者らは 種々のドーズ量で水素イオン注入を施して SOI層の表面荒れへの影響を調査したが 、高々 300°C程度の低温熱処理でシリコン薄膜の剥離を実行する限り、少なくとも 4 X 1017atoms/cm2までのドーズ量での表面荒れは認められなかった。
[0046] イオン注入層 12の単結晶 Si基板 10表面 (酸化膜 11との界面)からの深さ（平均ィ オン注入深さ L)はイオン注入時の加速電圧により制御され、どの程度の厚さの SOI 層を剥離させるかに依存して決定されるが、例えば、平均イオン注入深さ Lを 0. 5 μ m以下とし、加速電圧 50〜100KeVなどとする。なお、 Si結晶中へのイオン注入プロ 、て注入イオンのチャネリング抑制のために通常行われて!/、るように、単結 晶 Si基板 10のイオン注入面に予め酸ィ匕膜等の絶縁膜を形成させておき、この絶縁 膜を通してイオン注入を施すようにしてもょ ヽ。
[0047] このようにしてイオン注入層 12を形成した単結晶 Si基板 10と石英基板 20のそれぞ れの接合面に、表面清浄化や表面活性化などを目的としたプラズマ処理やオゾン処 理を施す (図 4 (D) )。なお、このような表面処理は、接合面となる表面の有機物除去 や表面上の OH基を増大させて表面活性ィ匕を図るなどの目的で行われるものであり 、単結晶 Si基板 10と石英基板 20の双方の接合面に処理を施す必要は必ずしもなく 、何れか一方の接合面にのみ施すこととしてもよい。
[0048] この表面処理をプラズマ処理により実行する場合には、予め RCA洗浄等を施した 表面清浄な単結晶 Si基板および Zまたは石英基板を真空チャンバ内の試料ステー ジに載置し、当該真空チャンバ内にプラズマ用ガスを所定の真空度となるように導入 する。なお、ここで用いられるプラズマ用ガス種としては、酸素ガス、水素ガス、ァルゴ ンガス、またはこれらの混合ガス、あるいは水素ガスとヘリウムガスの混合ガスなどが ある。プラズマ用ガスの導入後、 100W程度の電力の高周波プラズマを発生させ、プ ラズマ処理される単結晶 Si基板および Zまたは石英基板の表面に 5〜10秒程度の 処理を施して終了する。
[0049] 表面処理をオゾン処理で実行する場合には、表面清浄な単結晶 Si基板および Z または石英基板を酸素含有の雰囲気とされたチャンバ内の試料ステージに載置し、 当該チャンバ内に窒素ガスやアルゴンガスなどのプラズマ用ガスを導入した後に所 定の電力の高周波プラズマを発生させ、当該プラズマにより雰囲気中の酸素をォゾ ンに変換させ、処理される単結晶 Si基板および Zまたは石英基板の表面に所定の 時間の処理が施される。
[0050] このような表面処理が施された単結晶 Si基板 10と石英基板 20の表面を接合面とし て密着させて貼り合わせる（図 4 (E) )。上述したように、単結晶 Si基板 10と石英基板 20の少なくとも一方の表面 (接合面）は、プラズマ処理やオゾン処理などにより表面 処理が施されて活性化しているために、室温で密着 (貼り合せ)した状態でも後工程 での機械的剥離や機械研磨に十分耐え得るレベルの接合強度を得ることができる。
[0051] なお、図 4 (E)の貼り合わせ工程に続いて、単結晶シリコン基板 10と石英基板 20と を貼り合わせた状態で 100〜300°Cで熱処理するサブステップを設けるようにしても よい（図 4 (F) )。この熱処理工程は、単結晶シリコン基板 10に形成された酸化膜 11 と石英基板 20との接合強度を高めるという効果を得ることを主な目的とするものであ る。
[0052] この熱処理温度が 300°C以下に設定されている主な理由は、単結晶シリコンと石英 との熱膨張係数差と当該熱膨張係数差に起因する歪量、およびこの歪量と単結晶シ リコン基板 10ならびに石英基板 20の厚みを考慮したことによる。単結晶シリコン基板 10と石英基板 20の厚みが概ね同程度である場合、単結晶シリコンの熱膨張係数 (2 . 33 X 10，と石英の熱膨張係数 (0. 6 X 10—6)の間に大きな差異があるために、 3 20〜350°Cを超える温度で熱処理を施した場合には、両基板間の剛性差に起因し て、熱歪によるクラックや接合面における剥離などが生じたり、極端な場合には単結 晶シリコン基板や石英基板が割れてしまうということが生じ得る。このような観点から、 熱処理温度の上限を 300°Cと選択して!/、る。
[0053] なお、この熱処理には、水素イオンの注入量によっては、シリコン基板 10と石英基 板 20の両基板間の熱膨張係数差に起因する熱応力を生じさせてイオン注入層 12 内のシリコン原子の化学結合を弱化させるという副次的な効果も期待できる。
[0054] 図 4 (B)で図示した水素イオンの注入を比較的高ドーズ量 8 X 1016〜4 X 1017ato msZcm2で実行した場合には、イオン注入層 12内には Si— H結合ゃ不対結合手を 有する Si原子が高密度で発生して 、る。基板を貼り合わされた状態で熱処理が施さ れると、シリコン結晶が石英よりも大きな熱膨張係数をもつことに起因して、貼り合せ 基板の全面において両基板間に大きな応力が発生する。
[0055] イオン注入層 12内の平均イオン注入深さ Lに対応する領域に局在する「微小気泡 層」には不対結合手をもつ Si原子や高密度の Si— H結合が発生して原子結合状態 は局所的に脆弱化された状態にあるから、この状態のイオン注入層 12に上述した基 板間熱膨張係数差に起因する応力が付加されると、もともと脆弱な状態の化学結合 は容易に切断されることとなってイオン注入層 12内のシリコン原子の化学結合は著し く弱化することとなる。し力も、 300°C以下という温度はシリコン結晶中での水素原子 の拡散が顕著には生じない程度の低温であるから、従来法で問題とされていた SOI 層の表面荒れが生じることもない。
[0056] このような処理に続いて、貼り合わされた基板に何らかの手法により外部衝撃を付 与して単結晶シリコンのバルタ 15からシリコン薄膜 13を剥離し（図 4 (G) )、石英基板 20上に酸ィ匕膜 11を介して設けられた SOI層 13が得られる（図 4 (H) )。
[0057] なお、シリコン薄膜の剥離のための外部力もの衝撃付与の手法としては種々のもの があり得る。
[0058] 図 5は、シリコン薄膜剥離のための種々の手法を例示するための概念図で、図 5 (A )は熱衝撃により剥離を行う例、図 5 (B)は機械的衝撃により剥離を行う例、そして図 5 (C)は振動衝撃により剥離を行う例を図示している。
[0059] 図 5 (A)において、符号 30は加熱部であり、この図では、ホットプレート 31の上に平 滑面を有する加熱板 32を載せ、この加熱板 32の平滑面を、石英基板 20と貼り合わ された単結晶 Si基板 10の裏面に密着させるようにしている。加熱板 32にはダミーの シリコン基板を用いているが、平滑面が得られやすいもの（半導体基板やセラミック基 板)であれば特に材料的な制限はない。
[0060] シリコーンゴムなども加熱板材料として用いることも可能ではある力 耐熱温度は 25 0°C程度と考えられるのでそれ以上の温度での使用には適さない。また、ホットプレ ート 31の面が十分に平滑であれば特別に加熱板 32を用いることなぐホットプレート 31そのものを「加熱板」としてもよい。
[0061] 加熱板 32の温度を例えば 300°Cの温度に保持し、この加熱板 32に石英基板 20と 貼り合わされた単結晶 Si基板 10の裏面を密着させると熱伝導により単結晶 Si基板 1 0が加熱され、石英基板 20との間に温度差が生じる。上述したように、シリコン基板の 熱膨張係数は石英基板の熱膨張係数よりも大きいため、貼り合わされた状態の単結 晶 Si基板 10が裏面から加熱されると、単結晶 Si基板 10側の急激な膨張によって両 基板間で大きな応力が発生し、この応力によってシリコン薄膜の剥離が生じることとな る。
[0062] 図 5 (B)に図示した例では、機械的衝撃付与のために流体の噴出を利用しており、 ガスや液体などの流体をノズル 40の先端部 41からジェット状に噴出させて単結晶 Si 基板 10の側面から吹き付けることで衝撃を与えている。この他にも、ブレードの先端 部をイオン注入層 12の近傍領域に押し当てるなどして衝撃を付与するなどの手法に よることちでさる。
[0063] さらに、図 5 (C)に図示したように、超音波発振器の振動板 50から発振される超音 波で振動衝撃を付与してシリコン薄膜の剥離を生じさせるようにしてもよい。
[0064] このような一連のプロセスに従って得られた SOI基板の表面状態を評価したところ、 局所的なシリコン薄膜の剥がれや剥離痕あるいは未転写領域といった欠陥ゃスリツ プ転位の発生も認められず、極めて平坦な状態を呈していた。剥離後の SOI層表面 の 10 m X 10 mの領域を原子間力顕微鏡 (AFM)で測定したところ、 RMSの平 均値は 5nm以下と良好であった。また、 SOI層の基板面内膜厚バラつき（PV: Peak- to- Valley)は 4nm以下であった。
[0065] このように、本発明にお 、ては、一貫して低温（300°C以下）での処理が可能である ため、膜厚均一性、結晶性、電気的諸特性 (キャリア移動度など）に優れた SOI層を 有する SOQ基板を提供することが可能となることに加え、 SOQ基板の製造工程の安 定化と簡易化の観点力 極めて有利である。
産業上の利用可能性
[0066] 本発明によれば、単結晶シリコン基板と石英基板とを貼り合わせて SOI基板 (SOQ 基板)を製造する際に、単結晶シリコン基板と石英基板の貼り合わせを低温プロセス で実行した場合でも、その後の剥離工程で転写欠陥やスリップ転位を発生させな!/ヽ ための手法が提供され、これにより、シリコン薄膜の剥離工程での歩留まりを向上さ せるとともに、剥離により得られる SOI層の表面状態を良好なものとすることが可能と なる。
[0067] その結果、膜厚均一性、結晶性、電気的諸特性 (キャリア移動度など）に優れた SO I層を有する SOQ基板を提供することが可能となる。

Claims

請求の範囲
[1] 透明絶縁性基板である石英基板上に、 0. 2 μ m以上の膜厚のシリコン酸ィ匕膜を介 して貼り合わされたシリコン薄膜からなる SOI層が設けられていることを特徴とする SO I基板。
[2] 透明絶縁性基板である石英基板上にシリコン酸ィ匕膜を介して貼り合わされたシリコ ン薄膜からなる SOI層が設けられており、前記酸ィ匕膜の膜厚は前記 SOI層の層厚の 2倍以上であることを特徴とする SOI基板。
[3] 前記酸ィ匕膜は、前記単結晶シリコン基板の熱酸ィ匕膜であることを特徴とする請求項
1または 2に記載の SOI基板。
[4] 前記石英基板は、該基板の貼り合わせ面側に埋め込みパターンを備えていること を特徴とする請求項 1乃至 3の何れか 1項に記載の SOI基板。
[5] SOI基板の製造方法であって、
単結晶シリコン基板である第 1の基板の表面に 0. 2 m以上の膜厚のシリコン酸ィ匕 膜を形成する第 1のステップと、
前記第 1の基板に前記酸ィ匕膜を介して水素イオンを注入してイオン注入層を形成 する第 2のステップと、
石英基板である第 2の基板及び前記第 1の基板の少なくとも一方の貼り合わせ面に 表面活性化処理を施す第 3のステップと、
前記第 1の基板の表面と前記第 2の基板の表面とを貼り合わせる第 4のステップと、 前記加熱処理後の貼り合せ基板の前記第 1の基板力 シリコン薄膜を剥離して前 記第 2の基板の表面上に SOI層を形成する第 5のステップと、
を備えて 、ることを特徴とする SOI基板の製造方法。
[6] SOI基板の製造方法であって、
単結晶シリコン基板である第 1の基板の表面に膜厚 t のシリコン酸化膜を形成する ox
第 1のステップと、
前記第 1の基板に前記酸ィ匕膜を介して水素イオンを注入して平均イオン注入深さ L が前記酸化膜の膜厚の半分以下（2L≤t )のイオン注入層を形成する第 2のステツ プと、 石英基板である第 2の基板及び前記第 1の基板の少なくとも一方の貼り合わせ面に 表面活性化処理を施す第 3のステップと、
前記第 1の基板の表面と前記第 2の基板の表面とを貼り合わせる第 4のステップと、 前記加熱処理後の貼り合せ基板の前記第 1の基板力 シリコン薄膜を剥離して前 記第 2の基板の表面上に SOI層を形成する第 5のステップと、
を備えて 、ることを特徴とする SOI基板の製造方法。
[7] 前記第 3のステップの表面活性ィ匕処理は、プラズマ処理又はオゾン処理の少なくと も一方で実行されることを特徴とする請求項 5または 6に記載の SOI基板の製造方法
[8] 前記第 4のステップは、前記貼り合わせ後に、前記第 1の基板と前記第 2の基板を 貼り合わせた状態で 100〜300°Cで熱処理するサブステップを備えていることを特徴 とする請求項 5乃至 7の何れか 1項に記載の SOI基板の製造方法。
[9] 前記第 1のステップの酸ィ匕膜形成は、前記単結晶シリコン基板の表面を熱酸ィ匕して 実行されることを特徴とする請求項 5乃至 8の何れか 1項に記載の SOI基板の製造方 法。
[10] 前記第 3のステップは、予め前記石英基板の貼り合わせ面側に埋め込みパターン を形成するサブステップを備えていることを特徴とする請求項 5乃至 9の何れか 1項に 記載の SOI基板の製造方法。
PCT/JP2007/052236 2006-02-15 2007-02-08 Ｓｏｉ基板およびｓｏｉ基板の製造方法 WO2007094233A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP07708229A EP1986219A4 (en) 2006-02-15 2007-02-08 SOI SUBSTRATE AND METHOD FOR PRODUCING AN SOI SUBSTRATE
US12/161,694 US20100289115A1 (en) 2006-02-15 2007-02-08 Soi substrate and method for manufacturing soi substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006037771A JP2007220782A (ja) 2006-02-15 2006-02-15 Ｓｏｉ基板およびｓｏｉ基板の製造方法
JP2006-037771 2006-02-15

Publications (1)

Publication Number Publication Date
WO2007094233A1 true WO2007094233A1 (ja) 2007-08-23

Family

ID=38371420

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/052236 WO2007094233A1 (ja) 2006-02-15 2007-02-08 Ｓｏｉ基板およびｓｏｉ基板の製造方法

Country Status (5)

Country Link
US (1) US20100289115A1 (ja)
EP (1) EP1986219A4 (ja)
JP (1) JP2007220782A (ja)
KR (1) KR20080101864A (ja)
WO (1) WO2007094233A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009035063A1 (en) * 2007-09-14 2009-03-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic appliance
US11078112B2 (en) 2017-05-25 2021-08-03 Corning Incorporated Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same
US11114309B2 (en) 2016-06-01 2021-09-07 Corning Incorporated Articles and methods of forming vias in substrates
US11554984B2 (en) 2018-02-22 2023-01-17 Corning Incorporated Alkali-free borosilicate glasses with low post-HF etch roughness
US11774233B2 (en) 2016-06-29 2023-10-03 Corning Incorporated Method and system for measuring geometric parameters of through holes
US11972993B2 (en) 2021-05-14 2024-04-30 Corning Incorporated Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7951656B2 (en) * 2008-06-06 2011-05-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR100987794B1 (ko) 2008-12-22 2010-10-13 한국전자통신연구원 반도체 장치의 제조 방법
FR2942073B1 (fr) * 2009-02-10 2011-04-29 Soitec Silicon On Insulator Procede de realisation d'une couche de cavites
FR2951869A1 (fr) * 2009-10-26 2011-04-29 Commissariat Energie Atomique Procede de realisation d'une structure a couche enterree par implantation et transfert
US9161448B2 (en) 2010-03-29 2015-10-13 Semprius, Inc. Laser assisted transfer welding process
US9899329B2 (en) 2010-11-23 2018-02-20 X-Celeprint Limited Interconnection structures and methods for transfer-printed integrated circuit elements with improved interconnection alignment tolerance
US8889485B2 (en) 2011-06-08 2014-11-18 Semprius, Inc. Methods for surface attachment of flipped active componenets
US9412727B2 (en) 2011-09-20 2016-08-09 Semprius, Inc. Printing transferable components using microstructured elastomeric surfaces with pressure modulated reversible adhesion
US8524572B2 (en) * 2011-10-06 2013-09-03 Micron Technology, Inc. Methods of processing units comprising crystalline materials, and methods of forming semiconductor-on-insulator constructions
CN113013150B (zh) 2014-06-18 2022-04-19 艾克斯展示公司技术有限公司 微组装led显示器
MY182253A (en) 2014-07-20 2021-01-18 X Celeprint Ltd Apparatus and methods for micro-transfer-printing
US9991163B2 (en) 2014-09-25 2018-06-05 X-Celeprint Limited Small-aperture-ratio display with electrical component
US9799719B2 (en) 2014-09-25 2017-10-24 X-Celeprint Limited Active-matrix touchscreen
US9871345B2 (en) 2015-06-09 2018-01-16 X-Celeprint Limited Crystalline color-conversion device
US11061276B2 (en) 2015-06-18 2021-07-13 X Display Company Technology Limited Laser array display
US10133426B2 (en) 2015-06-18 2018-11-20 X-Celeprint Limited Display with micro-LED front light
US9704821B2 (en) 2015-08-11 2017-07-11 X-Celeprint Limited Stamp with structured posts
US10468363B2 (en) 2015-08-10 2019-11-05 X-Celeprint Limited Chiplets with connection posts
US10380930B2 (en) 2015-08-24 2019-08-13 X-Celeprint Limited Heterogeneous light emitter display system
US10230048B2 (en) 2015-09-29 2019-03-12 X-Celeprint Limited OLEDs for micro transfer printing
US10066819B2 (en) 2015-12-09 2018-09-04 X-Celeprint Limited Micro-light-emitting diode backlight system
US9786646B2 (en) 2015-12-23 2017-10-10 X-Celeprint Limited Matrix addressed device repair
TWI681508B (zh) 2016-02-25 2020-01-01 愛爾蘭商艾克斯瑟樂普林特有限公司 有效率地微轉印微型裝置於大尺寸基板上
US10193025B2 (en) 2016-02-29 2019-01-29 X-Celeprint Limited Inorganic LED pixel structure
US10153256B2 (en) 2016-03-03 2018-12-11 X-Celeprint Limited Micro-transfer printable electronic component
US10153257B2 (en) 2016-03-03 2018-12-11 X-Celeprint Limited Micro-printed display
US10103069B2 (en) 2016-04-01 2018-10-16 X-Celeprint Limited Pressure-activated electrical interconnection by micro-transfer printing
US10199546B2 (en) 2016-04-05 2019-02-05 X-Celeprint Limited Color-filter device
US10008483B2 (en) 2016-04-05 2018-06-26 X-Celeprint Limited Micro-transfer printed LED and color filter structure
US9997501B2 (en) 2016-06-01 2018-06-12 X-Celeprint Limited Micro-transfer-printed light-emitting diode device
US11137641B2 (en) 2016-06-10 2021-10-05 X Display Company Technology Limited LED structure with polarized light emission
US10134657B2 (en) 2016-06-29 2018-11-20 Corning Incorporated Inorganic wafer having through-holes attached to semiconductor wafer
US10222698B2 (en) 2016-07-28 2019-03-05 X-Celeprint Limited Chiplets with wicking posts
US11064609B2 (en) 2016-08-04 2021-07-13 X Display Company Technology Limited Printable 3D electronic structure
US9980341B2 (en) 2016-09-22 2018-05-22 X-Celeprint Limited Multi-LED components
US10782002B2 (en) 2016-10-28 2020-09-22 X Display Company Technology Limited LED optical components
US10347168B2 (en) 2016-11-10 2019-07-09 X-Celeprint Limited Spatially dithered high-resolution
US10600671B2 (en) 2016-11-15 2020-03-24 X-Celeprint Limited Micro-transfer-printable flip-chip structures and methods
TWI762428B (zh) 2016-11-15 2022-04-21 愛爾蘭商艾克斯展示公司技術有限公司 微轉印可印刷覆晶結構及方法
US10395966B2 (en) 2016-11-15 2019-08-27 X-Celeprint Limited Micro-transfer-printable flip-chip structures and methods
US10438859B2 (en) 2016-12-19 2019-10-08 X-Celeprint Limited Transfer printed device repair
US10396137B2 (en) 2017-03-10 2019-08-27 X-Celeprint Limited Testing transfer-print micro-devices on wafer
US11024608B2 (en) 2017-03-28 2021-06-01 X Display Company Technology Limited Structures and methods for electrical connection of micro-devices and substrates
US10580725B2 (en) 2017-05-25 2020-03-03 Corning Incorporated Articles having vias with geometry attributes and methods for fabricating the same
CN208385458U (zh) * 2017-10-13 2019-01-15 济南晶正电子科技有限公司 纳米级单晶薄膜
CN108707970B (zh) * 2018-08-07 2023-09-26 济南晶正电子科技有限公司 微米级单晶薄膜
US11483937B2 (en) 2018-12-28 2022-10-25 X Display Company Technology Limited Methods of making printed structures
US10748793B1 (en) 2019-02-13 2020-08-18 X Display Company Technology Limited Printing component arrays with different orientations
KR102271268B1 (ko) * 2019-09-20 2021-06-30 재단법인대구경북과학기술원 전자장치 제조방법
KR102533585B1 (ko) * 2020-02-25 2023-05-18 주식회사 효산 Soi 기판 제조 방법
US11387178B2 (en) 2020-03-06 2022-07-12 X-Celeprint Limited Printable 3D electronic components and structures
CN114457320B (zh) * 2021-12-20 2024-01-05 西安隆基乐叶光伏科技有限公司 一种石英舟的维护方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005142524A (ja) * 2003-04-29 2005-06-02 Soi Tec Silicon On Insulator Technologies 半導体ウエハの接着前表面処理
JP2005158935A (ja) * 2003-11-25 2005-06-16 Seiko Epson Corp 電気光学装置用基板、電気光学装置用基板の製造方法、電気光学装置および電子機器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6583440B2 (en) * 2000-11-30 2003-06-24 Seiko Epson Corporation Soi substrate, element substrate, semiconductor device, electro-optical apparatus, electronic equipment, method of manufacturing the soi substrate, method of manufacturing the element substrate, and method of manufacturing the electro-optical apparatus
JP2004063730A (ja) * 2002-07-29 2004-02-26 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法
EP1429381B1 (en) * 2002-12-10 2011-07-06 S.O.I.Tec Silicon on Insulator Technologies A method for manufacturing a material compound
US7235461B2 (en) * 2003-04-29 2007-06-26 S.O.I.Tec Silicon On Insulator Technologies Method for bonding semiconductor structures together
GB2433516B (en) * 2005-12-22 2010-11-03 Kao Corp Polishing composition for glass substrate

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005142524A (ja) * 2003-04-29 2005-06-02 Soi Tec Silicon On Insulator Technologies 半導体ウエハの接着前表面処理
JP2005158935A (ja) * 2003-11-25 2005-06-16 Seiko Epson Corp 電気光学装置用基板、電気光学装置用基板の製造方法、電気光学装置および電子機器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1986219A4 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009035063A1 (en) * 2007-09-14 2009-03-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic appliance
US11114309B2 (en) 2016-06-01 2021-09-07 Corning Incorporated Articles and methods of forming vias in substrates
US11774233B2 (en) 2016-06-29 2023-10-03 Corning Incorporated Method and system for measuring geometric parameters of through holes
US11078112B2 (en) 2017-05-25 2021-08-03 Corning Incorporated Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same
US11554984B2 (en) 2018-02-22 2023-01-17 Corning Incorporated Alkali-free borosilicate glasses with low post-HF etch roughness
US11972993B2 (en) 2021-05-14 2024-04-30 Corning Incorporated Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same

Also Published As

Publication number Publication date
KR20080101864A (ko) 2008-11-21
EP1986219A4 (en) 2010-09-22
JP2007220782A (ja) 2007-08-30
EP1986219A1 (en) 2008-10-29
US20100289115A1 (en) 2010-11-18

Similar Documents

Publication Publication Date Title
WO2007094233A1 (ja) Ｓｏｉ基板およびｓｏｉ基板の製造方法
US7977209B2 (en) Method for manufacturing SOI substrate
CN101207009B (zh) Soi基板的制造方法
TWI492275B (zh) The method of manufacturing the bonded substrate
WO2007072632A1 (ja) Ｓｏｉ基板およびｓｏｉ基板の製造方法
KR101335713B1 (ko) 접합 기판의 제조방법 및 접합 기판
TW200416813A (en) Method of producing SOI wafer and SOI wafer
WO2007074550A1 (ja) Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
JP5249511B2 (ja) Ｓｏｑ基板およびｓｏｑ基板の製造方法
US8772132B2 (en) Method of manufacturing laminated wafer by high temperature laminating method
EP2519965A1 (en) Method for the preparation of a multi-layered crystalline structure
JP5064693B2 (ja) Ｓｏｉ基板の製造方法
JP2018085536A (ja) 多層半導体デバイス作製時の低温層転写方法
JP5019852B2 (ja) 歪シリコン基板の製造方法
WO2010137683A1 (ja) Ｓｏｉ基板の製造方法
JP2012519372A (ja) ドナー基板の引張り応力状態を低減させることを目的としたヘテロ構造を製造する方法
Henttinen et al. Mechanical delamination for the materials integration

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1020087012516

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2007708229

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 12161694

Country of ref document: US