CN208385458U - 纳米级单晶薄膜 - Google Patents

纳米级单晶薄膜 Download PDF

Info

Publication number
CN208385458U
CN208385458U CN201820963329.1U CN201820963329U CN208385458U CN 208385458 U CN208385458 U CN 208385458U CN 201820963329 U CN201820963329 U CN 201820963329U CN 208385458 U CN208385458 U CN 208385458U
Authority
CN
China
Prior art keywords
layer
thin films
nanoscale
monocrystal thin
transition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201820963329.1U
Other languages
English (en)
Inventor
胡卉
朱厚彬
胡文
罗具廷
张秀全
李真宇
李洋洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jinan Jingzheng Electronics Co Ltd
Original Assignee
Jinan Jingzheng Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jinan Jingzheng Electronics Co Ltd filed Critical Jinan Jingzheng Electronics Co Ltd
Application granted granted Critical
Publication of CN208385458U publication Critical patent/CN208385458U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H10N30/704
    • H10N30/708
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/85Piezoelectric or electrostrictive active materials
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00Nanotechnology for materials or surface science, e.g. nanocomposites
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/07Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/07Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H10N30/073Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies by fusion of metals or by adhesives
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/09Forming piezoelectric or electrostrictive materials
    • H10N30/093Forming inorganic materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/50Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/85Piezoelectric or electrostrictive active materials
    • H10N30/853Ceramic compositions
    • H10N30/8542Alkali metal based oxides, e.g. lithium, sodium or potassium niobates

Abstract

提供了一种可以改善单晶薄膜与衬底键合力的纳米级单晶薄膜。所述纳米级单晶薄膜包括纳米级单晶薄膜层、第一过渡层、隔离层、第二过渡层和衬底层,第一过渡层位于纳米级单晶薄膜层与隔离层之间,第二过渡层位于隔离层与衬底层之间。本实用新型提供了一种具有减少的内部缺陷和增大的键合力的纳米级单晶薄膜,可减少传输损耗并且可避免纳米级单晶薄膜在切割工艺中发生大面积的解键合现象,从而可以提高纳米级单晶薄膜的使用率和电子器件的成品率。

Description

纳米级单晶薄膜
技术领域
本实用新型涉及一种纳米级单晶薄膜,具体地,涉及一种包含厚度为10nm~2000nm的薄膜层的纳米级单晶薄膜。
背景技术
钽酸锂单晶薄膜和铌酸锂单晶薄膜等氧化物单晶薄膜,由于机电耦合系数大,作为压电材料时,被广泛应用于声表面波(SAW)元件的材料,在光信号处理、信息存储以及电子器件等中有着广泛的用途,其可以用作制备高频、高带宽、高集成度、大容量、低功耗的光电子学器件和集成光路的基础材料。
随着对降低器件功耗、减小器件体积和提高器件集成度的需求越来越高,晶片的厚度也越来越薄。
实用新型内容
本实用新型的示例性实施例提供了一种可以改善单晶薄膜与衬底键合力的纳米级单晶薄膜。
本实用新型的示例性实施例提供了一种纳米级单晶薄膜,所述纳米级单晶薄膜可以包括:纳米级单晶薄膜层;隔离层;衬底层;以及第一过渡层和第二过渡层,第一过渡层位于纳米级单晶薄膜层与隔离层之间,第二过渡层位于隔离层与衬底层之间。
根据本实用新型的示例性实施例,第一过渡层和第二过渡层的厚度可以不同,第一过渡层可以包含浓度为1×1019个原子/cc~1×1022个原子/cc的H元素,并且还可以包含等离子体处理时所使用的元素。
根据本实用新型的示例性实施例,纳米级单晶薄膜层的材料可以为铌酸锂、钽酸锂或石英,纳米级单晶薄膜层的厚度为10nm~2000nm。
根据本实用新型的示例性实施例,衬底层的材料可以为铌酸锂、钽酸锂、硅、石英、蓝宝石或碳化硅,衬底层的厚度为0.1mm~1mm。
根据本实用新型的示例性实施例,隔离层可以为二氧化硅层,隔离层的厚度可以为0.05μm~4μm,第一过渡层的厚度可以为2nm~10nm,第二过渡层的厚度可以为0.5nm~15nm。
根据本实用新型的示例性实施例,纳米级单晶薄膜层的材料与衬底层的材料可以相同。
根据本实用新型的示例性实施例,纳米级单晶薄膜层的材料与衬底层的材料可以不相同。
根据本实用新型的纳米级单晶薄膜的有益效果在于第一过渡层和第二过渡层可释放应力,减少单晶薄膜和隔离层内的缺陷,提高单晶薄膜和隔离层的质量,可以起到减少传输损耗的作用;此外,释放应力可以使界面处的介质更加均匀,减少光在传播过程中的散射,从而减少传输损耗。
根据本实用新型的纳米级单晶薄膜具有增大的单晶薄膜的键合力,可避免纳米级单晶薄膜在切割工艺中发生大面积的解键合现象,从而可以提高纳米级单晶薄膜的使用率和电子器件的成品率。
附图说明
通过下面结合附图对示例性实施例的描述,本实用新型的上述和其他目的和特点将会变得更加清楚,其中:
图1是示出根据本实用新型的示例性实施例的纳米级单晶薄膜的示意图;
图2是示出与图1的纳米级单晶薄膜对应的硅衬底的纳米级钽酸锂单晶薄膜(LTOISI)的透射电子显微镜(TEM)图;
图3和图4分别是图2中的A区域和B区域的TEM放大图;
图5是LTOISI的二次离子质谱图(SIMS);
图6和图7分别是LTOISI的键合面和沉积面的元素分布图;
图8是示出与图1的纳米级单晶薄膜对应的铌酸锂衬底的纳米级铌酸锂单晶薄膜(LNOI)的透射电子显微镜(TEM)图;
图9和图10分别是图8中的C区域和D区域的TEM放大图;
图11是LNOI的二次离子质谱图(SIMS);
图12和图13分别是LNOI的键合面和沉积面的元素分布图;以及
图14是示出对根据示例性实施例的LTOISI样品进行键合力测试实验的示意图。
具体实施方式
现在,将详细地参考本实用新型的实施例和方法,这些实施例和方法构成了发明人目前已知的实践本实用新型的最佳方式。然而,需要理解的是,所公开的实施例仅是可以以各种替换形式实施的该实用新型的举例说明。因此,这里公开的具体细节不应被理解为限制,仅是针对该实用新型的任何方面的代表性基础和/或用于教导本领域技术人员以各种形式应用本实用新型的代表性基础。
传统的研磨减薄工艺可将单晶薄膜减薄至数微米至数十微米,但此方法不仅需要牺牲晶片的大部分厚度而增加生产成本,且微米级厚度的单晶薄膜已无法满足当今设备对单晶薄膜厚度的需求。本实用新型的发明人发现,纳米级的铌酸锂和钽酸锂薄膜在相关器件小型化、高频处理、快速、节能方面具有明显的优势。可以采用智能剥离方法(Smart cut)来获得纳米级厚度单晶薄膜。智能剥离方法不仅可以满足器件对单晶薄膜厚度的需求,还可在获得纳米级厚度的单晶薄膜的同时不牺牲剩余的晶片,可明显的提升晶片的利用率,降低生产成本。
在智能剥离方法的过程中,常将氧化物单晶薄膜与支撑衬底键合后进行分离,单晶薄膜与衬底键合力的大小将直接影响到后期制备器件进行切割工艺时的成品率。为此,本实用新型的示例性实施例提供了一种可以改善单晶薄膜与衬底键合力的纳米级单晶薄膜。所述纳米级单晶薄膜可以包括薄膜层、隔离层和衬底层,薄膜层与隔离层之间具有第一过渡层,隔离层与衬底层之间具有第二过渡层。
下面将参照附图详细地描述根据本实用新型的示例性实施例的纳米级单晶薄膜。
图1是示出根据本实用新型的示例性实施例的纳米级单晶薄膜的示意图。
参照图1,根据本实用新型的示例性实施例的纳米级单晶薄膜10可以顺序地包括薄膜层100、第一过渡层310、隔离层400、第二过渡层320和衬底层200。第一过渡层310位于薄膜层100与隔离层400之间,第二过渡层320位于隔离层400与衬底层200之间。
根据本实用新型的示例性实施例,纳米级单晶薄膜10可以制备为晶圆,其直径可以为2英寸~12英寸。
根据本实用新型的示例性实施例,薄膜层100是纳米级单晶薄膜层,并且可以是压电薄膜层。薄膜层100的材料可以是铌酸锂、钽酸锂或石英。薄膜层100的表面是抛光面。薄膜层100的厚度为10nm~2000nm。优选地,薄膜层100的厚度为10nm~200nm、300~900nm、或900nm~1500nm。
根据本实用新型的示例性实施例,衬底层200的材料可以是铌酸锂、钽酸锂、硅、石英、蓝宝石或碳化硅。衬底层200的厚度为0.1mm~1mm。优选地,衬底层200的厚度可以为0.1mm~0.2mm、0.3mm~0.5mm或0.2mm~0.5mm。根据本实用新型的示例性实施例,衬底层200的材料可以与薄膜层100的材料相同。然而,实用新型不限于此,衬底层200的材料可以与薄膜层100的材料也可以不同。
根据本实用新型的示例性实施例,隔离层400可以是在衬底层200上通过沉积法或氧化法制备的二氧化硅层。隔离层400的厚度可以为0.05μm~4μm。优选地,隔离层400的厚度可以为0.05μm~0.5μm、0.5μm~1μm、1μm~2μm或2μm~3μm。
根据本实用新型的示例性实施例,第一过渡层310和第二过渡层320可以为非晶态,第一过渡层310与第二过渡层320的厚度不同。第一过渡层310的厚度为2nm~10nm,第二过渡层320的厚度为0.5nm~15nm。
根据本实用新型的示例性实施例,第一过渡层310含有一定浓度的H元素。第一过渡层310中的H元素的浓度可以为1×1019/cc~1×1022/cc。H元素来源于等离子体处理之后的表面所吸附的水分子,并且可以形成氢键,从而促进键合并增强纳米级单晶薄膜的键合力。因此,通过增大第一过渡层310中的H元素的浓度可以增强纳米级单晶薄膜的键合力。
根据本实用新型的示例性示例,可以通过多种方法增大第一过渡层310中的H元素的浓度。例如,可以通过延长等离子体的处理时间来增加第一过渡层310中的H元素的浓度。具体地,可以对晶片(例如,目标薄膜晶片和/或衬底晶片)的表面执行等离子体处理30s~180s,使被处理的晶片表面生成更多的活性官能团(例如,-OH),活性官能团在键合时可以使空气中的水分子吸附到所述晶片表面处,以将H元素引入到键合面。优选地,可以对晶片的表面执行等离体子处理60s~120s。
根据本实用新型的另一示例性实施例,在对晶片的表面进行等离子体处理时,可选择水分含量稍高的高纯气体来进行等离子体处理,从而增大第一过渡层310中的H元素的含量。优选地,进行等离子体处理所用的高纯气体的水分含量(体积分数)大于2×10-6
根据本实用新型的另一示例性实施例,可以对等离子体处理后的晶片的表面使用去离子水进行兆声清洗,以增大第一过渡层310中的H元素的含量。
根据本实用新型的示例性实施例,在第一过渡层310中,H元素的浓度具有最大浓度处,并且H元素的浓度从其最大浓度处分别沿朝向薄膜层100和隔离层400的方向逐渐降低。另外,根据本实用新型的示例性实施例,第一过渡层310和第二过渡层320还可以含有等离子体处理时所使用的元素,例如Ar元素、N元素等。其中,第二过渡层320中的Ar、N等元素是从第一过渡层310扩散而来。
根据本实用新型的示例性实施例,第一过渡层310包含薄膜层100和隔离层400中的固有元素。在第一过渡层310中,薄膜层100的元素的浓度从薄膜层100朝向隔离层400逐渐降低,隔离层400的元素的浓度从隔离层400朝向薄膜层100逐渐降低。根据本实用新型的示例性实施例,第二过渡层320包含衬底层200和隔离层400中的固有元素,在第二过渡层320中,衬底层200的元素的浓度从衬底层200朝向隔离层400逐渐降低,隔离层400的元素的浓度从隔离层400朝向衬底层200逐渐降低。
图2是示出与图1的纳米级单晶薄膜对应的硅衬底的纳米级钽酸锂单晶薄膜(LTOISI)的透射电子显微镜(TEM)图,图3和图4分别是图2中的A区域和B区域的TEM放大图。图5是LTOISI的二次离子质谱图(SIMS)。图6和图7分别是LTOISI的键合面和沉积面的元素分布图。
图2至图7中的硅衬底的纳米级钽酸锂单晶薄膜(LTOISI)的薄膜层100为钽酸锂(LiTaO3)层,隔离层400为二氧化硅(SiO2)层,衬底层200为硅(Si)层。从图3可以看出,位于图2中的薄膜层100与隔离层400的界面处的A区域包括界面清晰的三层,即薄膜层100、第一过渡层310和隔离层400。从图4可以看出,位于图2中的隔离层400与衬底层200的界面处的B区域包括界面清晰的三层,即隔离层400、第二过渡层320和衬底层200,其中,薄膜层100的厚度为300nm,隔离层SiO2的厚度为200nm,Si衬底的厚度为0.5mm。
参照图5,图5中圆圈所圈出的区域表示LTOISI的第一过渡层310。从图5中可以看出,第一过渡层310中含有高浓度的H元素,并且H元素在第一过渡层310中具有最大浓度,H元素的浓度从最大浓度处分别朝向薄膜层100和隔离层400降低。LTOISI的第一过渡层310中的高浓度的H元素使得LTOISI的键合力提高。
另外,从图5中可以看出,隔离层400与衬底层200之间的第二过渡层320中也存在一定浓度的H元素,这是由于退火处理而导致的H元素的扩散。
参照图6,LTOISI的第一过渡层310的厚度大约为2nm,在第一过渡层310中,薄膜层100的Ta元素的浓度沿从薄膜层100到隔离层400的方向逐渐降低,隔离层的Si元素的浓度沿从隔离层400到薄膜层100的方向逐渐降低。另外,LTOISI的键合面(第一过渡层310)还包括Ar元素。
从图7中可以看出,LTOISI的第二过渡层320的厚度大约为1nm。在第二过渡层320中,隔离层400的O元素的浓度沿从隔离层400到衬底层200的方向逐渐降低,衬底层200的Si元素的浓度沿从衬底层200到隔离层400的方向逐渐降低。另外,在LTOISI的第二过渡层320中,还可以存在从第一过渡层310扩散而来的Ar元素。
图8是示出与图1的纳米级单晶薄膜对应的铌酸锂衬底的纳米级铌酸锂单晶薄膜(LNOI)的透射电子显微镜(TEM)图,图9和图10分别是图8中的C区域和D区域的TEM放大图。图11是LNOI的二次离子质谱图(SIMS)。图12和图13分别是LNOI的键合面和沉积面的元素分布图。
图8至图13中的铌酸锂单晶薄膜(LNOI)的薄膜层100为铌酸锂(LiNbO3)层(即,图9和图10中的LN薄膜),隔离层400为二氧化硅(SiO2)层,衬底层200为铌酸锂层。从图8至图10中可以看出,LNOI的过渡层300包括第一过渡层310和第二过渡层320,第一过渡层310的厚度小于第二过渡层320的厚度,并且薄膜层100、第一过渡层310、隔离层400、第二过渡层30和衬底层200之间的界面清晰,从而可以大大降低光在薄膜中传播时的散射损耗,提升纳米级单晶薄膜的性能。在此实施例中,LNOI的薄膜层100的厚度为500nm,隔离层400的厚度为2000nm,衬底层200的厚度为0.35mm。
从图11中可以看出,LNOI的第一过渡层310包含高浓度的H元素,并且H元素的浓度在一定深度范围内具有最大浓度(称为最大浓度处),H元素的浓度从最大浓度处分别朝向薄膜层100和隔离层400逐渐降低。
参照图12,LNOI的第一过渡层310的厚度大约为3nm。在LNOI的第一过渡层310中,薄膜层100的Nb元素的浓度沿从薄膜层100到隔离层400的方向逐渐降低,隔离层的Si元素的浓度沿从隔离层400到薄膜层100的方向逐渐降低。另外,LNOI的键合面(第一过渡层310)还包括Ar元素。
参照图13,LNOI的第二过渡层320的厚度大约为10nm。在第二过渡层320中,隔离层400的Si元素的浓度沿从隔离层400到衬底层200的方向逐渐降低,衬底层200的Nb元素的浓度沿从衬底层200到隔离层400的方向逐渐降低。另外,在LNOI的第二过渡层320中,还可以存在从第一过渡层310扩散而来的Ar元素。
为了进一步验证第一过渡层中的H浓度与单晶薄膜键合力的关系,对根据示例性实施例的纳米级单晶薄膜进行了键合力测试实验。图14是示出对根据示例性实施例的LTOISI样品进行键合力测试实验的示意图。
采用直拉法对纳米级单晶薄膜进行键合力测试实验。为排除其它变量的影响,键合力测试实验中的所有纳米级单晶薄膜样品是LTOISI样品,并且除了第一过渡层中的H浓度不同之外,所测试的LTOISI样品的诸如厚度等的其它特性基本相同。
参照图14,将LTOISI样品均切割为2cm×2cm的方块,并且将切割好的样品放置在夹具1和夹具4之间。为了便于描述,在这里仅示出LTOISI样品的薄膜层2和衬底层3。LTOISI样品的薄膜层2的上表面通过粘结剂粘附于夹具1的下表面,LTOISI样品的衬底层3的下表面通过粘结剂粘附于夹具4的上表面。夹具1和夹具4的直径均为1.5cm。待粘结剂完全固化后,如图14所示,沿竖直方向对LTOISI样品施加拉力F,以测试LTOISI样品的纳米级单晶薄膜层从衬底层脱落时所需要的拉力大小。拉力越大,则证明纳米级单晶薄膜样品的键合力越大。表1是对不同H浓度的LTOISI样品进行键合力测试实验的数据。
表1键合力测试实验数据
样品编号 H浓度(原子/cc) 拉力F(N)
1 9.27×10<sup>20</sup> 7021.48
2 4.61×10<sup>20</sup> 5052.38
3 1.55×10<sup>20</sup> 3124.12
如表1中所示,第一过渡层中的H浓度越大,LTOISI样品的薄膜层2从衬底层3脱落时所需要的拉力越大。因此,增大纳米级单晶薄膜的第一过渡层中的H元素浓度,可以提高纳米级单晶薄膜的键合力。
根据本实用新型的示例性实施例,纳米级单晶薄膜的制备方法至少包括以下步骤:(1)对氧化物单晶晶片(目标薄膜晶片)的键合面进行离子注入,从而在所述氧化物单晶晶片内形成离子注入层的工序,(2)对所述氧化物单晶晶片和衬底晶片的键合面使用等离子体进行活化的工序,(3)对清洗后的氧化物单晶晶片和衬底晶片在室温下进行键合而获得键合体的工序,(4)对键合体进行热处理使氧化物单晶薄膜从离子注入层剥离的工序。
下面将详细地描述制备根据本实用新型的示例性实施例的纳米级单晶薄膜的方法。
首先,准备目标薄膜晶片和衬底晶片。目标薄膜晶片可以是铌酸锂晶片、钽酸锂晶片或石英晶片等。衬底晶片可以是铌酸锂晶片、钽酸锂晶片、硅晶片、石英晶片、蓝宝石晶片或碳化硅晶片等。目标薄膜晶片和衬底晶片可以相同,也可以不同。目标薄膜晶片的厚度可以为100μm至500μm,衬底晶片可以为50μm至2000μm。
接着,通过离子注入法将离子(例如,H离子或He离子)注入目标薄膜晶片,从而使目标薄膜晶片形成为包括薄膜层、分离层和余料层(注入离子的能量决定了最终薄膜层的厚度)。分离层位于薄膜层和余料层之间。通过离子注入可控制将要形成的纳米级单晶薄膜的薄膜层的厚度为10nm~2000nm,厚度控制精度在5nm以内。因为后续化学机械抛光去除量很少,所以充分降低化学机械抛光对薄膜不均匀性的恶化作用,可以使薄膜的均匀性小于30nm。
然后,使用沉积法或氧化法在衬底晶片的一个表面上形成隔离层(例如,SiO2层),并对隔离层进行退火处理。根据本实用新型的示例性实施例,可以通过热氧化或沉积等工艺形成包括例如SiO2的隔离层,然后对隔离层进行退火处理,以去除内部的杂质并消除应力。可选择地,还可以对隔离层进行化学机械抛光,以获得适合直接键合工艺所需要的光滑表面。并将隔离层抛光至目标厚度,从而得到表面覆有一定厚度的隔离层的衬底晶片。
然后,对目标薄膜晶片和衬底晶片进行清洗,并且使用例如Ar气体等对清洗后的目标薄膜晶片的形成有薄膜层的表面(即,目标薄膜晶片的进行了离子注入的表面)和衬底晶片上的隔离层的表面进行等离子体处理。在室温下将等离子体处理后的表面接触以直接键合,从而形成键合体。等离子体表面处理方法可以包括射频等离子体处理、射流等离子体处理、常压等离子体处理等。键合工艺可以包括例如空气环境中的直接键合、真空键合、加压键合等。
根据本实用新型的示例性实施例,等离子体处理激活了键合面,可以在较低温度下获得很高的键合力。并且,在等离子体处理的表面上产生许多活性官能团,活性官能团可以使空气中的水分子吸附到所述表面处,从而H元素被引入到键合面(即,过渡层)中。过渡层中的H元素可以形成氢键,从而促进键合,以增强键合体的键合力。可以通过延长等离子体处理时间、使用水分含量较高的气体以及使用去离子水对等离子体处理后的晶片的表面进行兆声清洗等方法来增大第一过渡层中的H元素的含量,以提高键合体的键合力。
接着,对键合体进行加热,使得薄膜层和余料层分离。根据本实用新型的示例性实施例,在100℃~400℃的温度下对键合体进行加热,使注入层中的离子发生化学反应变成气体分子或原子,并产生微小的气泡,随着加热时间的延长或加热温度的升高,气泡会越来越多,体积也逐渐增大。当这些气泡连成一片时,实现薄膜层和余料层的热分离,从而制备出包括薄膜层、隔离层和衬底层的初始纳米级单晶薄膜。
接着,在300℃~600℃的温度下对得到的初始纳米级单晶薄膜执行退火工艺,以消除薄膜层中由于离子注入引入的晶格缺陷,并且将退火后的初始纳米级单晶薄膜的薄膜层进行化学机械抛光,达到预定厚度,从而最终得到纳米级单晶薄膜。
本实用新型提供了一种具有减少的内部缺陷的纳米级单晶薄膜,纳米级单晶薄膜的第一过渡层和第二过渡层可释放应力,减少单晶薄膜和隔离层内的缺陷,提高单晶薄膜和隔离层的质量,可以起到减少传输损耗的作用;此外,释放应力可以使界面处的介质更加均匀,减少光在传播过程中的散射,从而减少传输损耗。
本实用新型提供了一种具有增大的单晶薄膜的键合力的纳米级单晶薄膜,所述纳米级单晶薄膜包括厚度为10nm~2000nm的薄膜层以及位于薄膜层与隔离层之间的包含一定浓度的H元素的第一过渡层。因为纳米级单晶薄膜具有增大的键合力,所以在使用所述纳米级单晶薄膜制备诸如滤波器等电子器件时,可避免在切割工艺中发生大面积的解键合现象,从而可以提高纳米级单晶薄膜的使用率和电子器件的成品率。

Claims (7)

1.一种纳米级单晶薄膜,其特征在于,所述纳米级单晶薄膜包括:
纳米级单晶薄膜层;
隔离层;
衬底层;以及
第一过渡层和第二过渡层,第一过渡层位于纳米级单晶薄膜层与隔离层之间,第二过渡层位于隔离层与衬底层之间。
2.根据权利要求1所述的纳米级单晶薄膜,其特征在于,第一过渡层和第二过渡层的厚度不同,第一过渡层包含浓度为1×1019个原子/cc~1×1022个原子/cc的H元素,并且还包含等离子体处理时所使用的元素。
3.根据权利要求1所述的纳米级单晶薄膜,其特征在于,纳米级单晶薄膜层的材料为铌酸锂、钽酸锂或石英,纳米级单晶薄膜层的厚度为10nm~2000nm。
4.根据权利要求1所述的纳米级单晶薄膜,其特征在于,衬底层的材料为铌酸锂、钽酸锂、硅、石英、蓝宝石或碳化硅,衬底层的厚度为0.1mm~1mm。
5.根据权利要求1所述的纳米级单晶薄膜,其特征在于,隔离层为二氧化硅层,隔离层的厚度为0.05μm~4μm,第一过渡层的厚度为2nm~10nm,第二过渡层的厚度为0.5nm~15nm。
6.根据权利要求1、3、4或5所述的纳米级单晶薄膜,其特征在于,纳米级单晶薄膜层的材料与衬底层的材料相同。
7.根据权利要求1、3、4或5所述的纳米级单晶薄膜,其特征在于,纳米级单晶薄膜层的材料与衬底层的材料不相同。
CN201820963329.1U 2017-10-13 2018-06-21 纳米级单晶薄膜 Active CN208385458U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201710950965 2017-10-13
CN2017109509650 2017-10-13

Publications (1)

Publication Number Publication Date
CN208385458U true CN208385458U (zh) 2019-01-15

Family

ID=63471358

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201810644600.XA Pending CN108539009A (zh) 2017-10-13 2018-06-21 纳米级单晶薄膜
CN201820963329.1U Active CN208385458U (zh) 2017-10-13 2018-06-21 纳米级单晶薄膜

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201810644600.XA Pending CN108539009A (zh) 2017-10-13 2018-06-21 纳米级单晶薄膜

Country Status (6)

Country Link
US (1) US20210210673A1 (zh)
EP (1) EP3696869A4 (zh)
JP (1) JP7050940B2 (zh)
KR (1) KR20200040807A (zh)
CN (2) CN108539009A (zh)
WO (1) WO2019071978A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202144826A (zh) * 2020-05-20 2021-12-01 日商日本碍子股份有限公司 電光元件用複合基板
CN111884616B (zh) * 2020-07-23 2021-04-13 中国科学院上海微系统与信息技术研究所 一种衬底基板/压电材料薄膜结构及其制备方法和应用
CN112259675B (zh) * 2020-10-19 2022-10-28 济南晶正电子科技有限公司 一种具有图案的薄膜键合体、制备方法及电子器件
CN112670183A (zh) * 2020-12-14 2021-04-16 珠海光库科技股份有限公司 一种键合剥离后的铌酸锂晶圆的修复方法和铌酸锂晶圆

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0647022A3 (en) * 1993-10-05 1996-10-02 Matsushita Electric Ind Co Ltd Surface-semiconductor acoustic wave composite device.
DE69429848T2 (de) * 1993-11-01 2002-09-26 Matsushita Electric Ind Co Ltd Elektronische Anordnung und Verfahren zur Herstellung
CN100342486C (zh) * 2003-12-24 2007-10-10 联合晶圆公司 一种在基板上转移制作薄膜的方法
JP2007220782A (ja) 2006-02-15 2007-08-30 Shin Etsu Chem Co Ltd Soi基板およびsoi基板の製造方法
JP2008153411A (ja) 2006-12-18 2008-07-03 Shin Etsu Chem Co Ltd Soi基板の製造方法
JP6396852B2 (ja) * 2015-06-02 2018-09-26 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
CN105321806A (zh) * 2015-08-21 2016-02-10 济南晶正电子科技有限公司 复合单晶薄膜和制造复合单晶薄膜的方法
CN105420674A (zh) * 2015-12-04 2016-03-23 济南晶正电子科技有限公司 单晶薄膜键合体及其制造方法
JP6549054B2 (ja) 2016-02-02 2019-07-24 信越化学工業株式会社 複合基板および複合基板の製造方法
JP6563360B2 (ja) 2016-04-05 2019-08-21 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法

Also Published As

Publication number Publication date
WO2019071978A1 (zh) 2019-04-18
JP2020536841A (ja) 2020-12-17
US20210210673A1 (en) 2021-07-08
EP3696869A4 (en) 2020-12-09
EP3696869A1 (en) 2020-08-19
KR20200040807A (ko) 2020-04-20
CN108539009A (zh) 2018-09-14
JP7050940B2 (ja) 2022-04-08

Similar Documents

Publication Publication Date Title
CN208385458U (zh) 纳米级单晶薄膜
US11239405B2 (en) Method of producing a composite substrate
CN108365083B (zh) 用于声表面波器件的复合压电衬底的制造方法
US7790565B2 (en) Semiconductor on glass insulator made using improved thinning process
US7410883B2 (en) Glass-based semiconductor on insulator structures and methods of making same
US7456080B2 (en) Semiconductor on glass insulator made using improved ion implantation process
KR101469282B1 (ko) Soi 웨이퍼의 제조 방법
WO2017032199A1 (zh) 复合单晶薄膜和制造复合单晶薄膜的方法
KR102371887B1 (ko) 산화물 단결정 박막을 구비한 복합 웨이퍼의 제조 방법
CN109671801A (zh) 超薄超平晶片基板及其制备方法
CN104488066B (zh) 在具有负焦耳‑汤姆逊系数的气体的氛围中的接合方法
CN104868050B (zh) 在与原始基板的热膨胀系数不同的基底上制造薄膜的方法
KR101541940B1 (ko) Soi 기판의 제조 방법
CN109103079B (zh) 一种纳米级单晶薄膜及其制备方法
CN110618488B (zh) 一种带氮化硅层的单晶薄膜及其制备方法
WO2014017369A1 (ja) ハイブリッド基板の製造方法及びハイブリッド基板
JP2010538459A (ja) 熱処理を用いる剥離プロセスにおける半導体ウエハの再使用
RU2217842C1 (ru) Способ изготовления структуры кремний-на-изоляторе
US20080057678A1 (en) Semiconductor on glass insulator made using improved hydrogen reduction process
CN104779143A (zh) 一种设置在基底上的薄膜及其制备方法
CN110246757A (zh) 一种基于cmos电路衬底的单晶薄膜的制备方法
WO2014017368A1 (ja) Sos基板の製造方法及びsos基板
JP2021177609A (ja) 圧電性単結晶膜を備えた複合基板の製造方法
CN111883646B (zh) 一种硅基钽酸锂压电单晶薄膜衬底的制备方法
CN115915899A (zh) 一种优化注入颗粒的复合薄膜及其制备方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant