CN109671801A - 超薄超平晶片基板及其制备方法 - Google Patents

超薄超平晶片基板及其制备方法 Download PDF

Info

Publication number
CN109671801A
CN109671801A CN201710954447.6A CN201710954447A CN109671801A CN 109671801 A CN109671801 A CN 109671801A CN 201710954447 A CN201710954447 A CN 201710954447A CN 109671801 A CN109671801 A CN 109671801A
Authority
CN
China
Prior art keywords
substrate
ultra
layer
flat plate
optical flat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710954447.6A
Other languages
English (en)
Inventor
朱厚彬
罗具廷
胡卉
薛海蛟
张秀全
李真宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jinan Jingzheng Electronics Co Ltd
Original Assignee
Jinan Jingzheng Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jinan Jingzheng Electronics Co Ltd filed Critical Jinan Jingzheng Electronics Co Ltd
Priority to CN201710954447.6A priority Critical patent/CN109671801A/zh
Publication of CN109671801A publication Critical patent/CN109671801A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/08—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
    • G02B26/0816—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/035281—Shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Micromachines (AREA)

Abstract

提供了一种制备超薄超平晶片基板的方法及一种超薄超平晶片基板。该方法包括：准备原始基板和衬底基板；利用离子注入法处理原始基板，以形成薄膜层和余质层以及位于薄膜层与余质层之间的注入层；在衬底基板的一个表面上形成隔离层；使原始基板的薄膜层的表面与衬底基板的隔离层的表面接触，以形成键合体；将键合体上的原始基板研磨至目标厚度；将键合体加热到实现薄膜层分离的温度，并保温预定时间，从而同时形成超薄超平晶片基板以及包括具有薄膜层、隔离层以及衬底基板的三层结构的纳米级单晶复合薄膜基板。

Description

超薄超平晶片基板及其制备方法
技术领域
本发明涉及一种超薄超平晶片基板及其制备方法，具体地，涉及一种同时制备超薄超平晶片基板和纳米级单晶薄膜复合基板的方法及通过该方法制备的超薄超平晶片基板。
背景技术
随着科技日新月异的发展，对降低器件的功耗，减小器件体积和提高器件集成度的呼声也越来越高，正是在这样的背景下，晶片减薄技术发展越来越快。对于超薄超平晶片，由于其超薄的特性而在一些特殊领域中有非常广阔的应用。
例如，超薄硅片可用于自适应光学的可变形反射镜，优秀的电气性能使得以超薄硅片为反射镜面的可变形镜子具有低功耗、高响应频率及高光学效率。另外，超薄太阳能级硅片的使用，也可大大降低光伏电池的成本。此外，在众多类型的热释电红外传感器用材料中，由于LiTaO3(LT)、LiNiO3(LN)晶体具有化学稳定性高、居里温度高、热释电系数大、介电损耗小、环保以及在1～20μm波长范围内具有一致的光谱效应等优良特性，非常适合于制备高性能的热释电探测器。但是，热释电红外探测器的电压响应率和探测率与晶片的厚度成反比，与传统厚晶片材料制备的探测器相比，超薄LT或LN晶片基板制备的热释电红外探测器具有探测率高、光谱响应宽、工作频率宽和响应速度快等众多优点。
然而，超薄超平晶片基板的制备以及工业化加工是行业内的难点，主要是因为目前超薄晶片的加工方法主要是：先将待研磨晶片用蜡或其他粘结剂贴合到一个衬底晶片上，然后对顶层晶圆进行减薄和抛光，再利用加热或化学溶液溶解等方式，去除粘结剂，将超薄晶片取下来，并清洗干净。目前这个工艺所面临的最大困难，主要是晶片减薄到几微米到几十微米厚度之后，晶片的机械强度大大降低，并且在后续的研磨、抛光、取片清洗等工艺过程中都需要对晶片表面施加机械作用力，晶片非常容易发生碎裂，从而导致成品率低，为此需要一些价格昂贵的设备才能解决这些问题，种种因素造成超薄晶片的价格非常昂贵。且由于贴片过程中，要甩蜡或粘结剂，所以晶片的厚度均匀性受粘结剂均匀性的影响，很难做到<3μm的均匀性。另外，对于利用腐蚀来减薄铌酸锂和钽酸锂晶片的方法，因为铌酸锂、钽酸锂由于其化学活性低而非常难于腐蚀，所以加工效率低不适于制备超薄晶片。
发明内容
为了解决现有技术中存在的上述技术难题，本发明的目的在于提供一种超薄超平晶片基板以及一种制备超薄超平晶片基板的方法。
根据本发明的一方面提供了一种同时生产一片超薄超平晶片基板和另外一片纳米级单晶薄膜复合基板的方法。
根据本发明，提供了一种制备超薄超平晶片基板的方法，所述方法可以包括以下步骤：准备原始基板和衬底基板；利用离子注入方法将离子注入原始基板的表面，从而在原始基板中形成薄膜层和余质层以及位于薄膜层与余质层之间的注入层，注入的离子分布在注入层内；使原始基板的薄膜层的表面与衬底基板的一个表面接触，以利用晶片键合法形成键合体；将键合体上的原始基板研磨至目标厚度，并对研磨表面进行化学机械抛光；将经过研磨并抛光后的键合体加热到实现薄膜层分离的温度，并保温预定时间，以同时形成超薄超平晶片基板和纳米级单晶复合薄膜基板，其中，纳米级单晶复合薄膜基板包括三层结构，该三层结构包括薄膜层、隔离层以及衬底基板，且超薄超平晶片基板包括从原始基板剥离的余质层，其中，超薄超平晶片基板的厚度为1μm至150μm，且总体厚度偏差小于1μm。
在示例实施例中，原始基板的材料可以包括硅、石英、铌酸锂或钽酸锂。
在示例实施例中，原始基板和衬底基板可以包括相同的或不同的材料。
在示例实施例中，该制备方法还可以包括：在形成键合体之前，对衬底基板的与所述一个表面相对的另一表面执行研磨和抛光工艺，然后在衬底基板的所述一个表面上形成隔离层，并对隔离层的表面执行化学机械抛光，以使原始基板的形成有薄膜层的表面与衬底基板的隔离层的抛光表面接触来形成键合体，其中，隔离层包括二氧化硅、氮化硅或多晶硅等，并且隔离层的厚度为100nm至4000nm，其中，纳米级单晶复合薄膜基板包括具有所述薄膜层、所述隔离层和所述衬底基板的三层结构。
在示例实施例中，薄膜层的厚度可以为100nm至2000nm。
在示例实施例中，超薄超平晶片基板的尺寸可以为2″、3″、4″、5″、6″、8″和12″中的一种。
在示例实施例中，该制备方法还可以包括：在形成键合体之前，对衬底基板的与所述一个表面相对的另一表面执行研磨和抛光工艺，并对衬底基板的所述一个表面执行化学机械抛光，以使原始基板的形成有薄膜层的表面与衬底基板的抛光的所述一个表面接触来以形成键合体。
在示例实施例中，在形成键合体之前对衬底基板进行研磨所获得的研磨面型与在形成键合体之后对原始基板进行研磨所获得的研磨面型一致。
在示例实施例中，该方法还可以包括：在将键合体上的原始基板研磨至目标厚度之前，将键合体加热到低于实现薄膜层剥离的温度的温度，并保温预定时间。
在示例实施例中，该方法还可以包括：在使余质层从原始基板剥离形成超薄超平晶片基板之后，利用酸性或碱性腐蚀溶液对超薄超平晶片基板的剥离表面进行处理，同时进行加热和搅拌或超声处理，以去除剥离表面离子注入造成的0.2μm至2μm的损伤层，其中，腐蚀溶液可以为硝酸和氢氟酸的混合溶液或硝酸和浓硫酸的混合溶液或者氢氧化铵和双氧水的混合溶液。
在示例实施例中，超薄超平晶片基板的通过化学机械抛光的表面的粗糙度可以小于0.5nm，通过强酸腐蚀溶液处理的表面的粗糙度可以小于3nm。
另一方面是一种超薄超平晶片基板，该超薄超平晶片基板的厚度为1μm至150μm，且厚度偏差低于1μm。
如上所述，根据本发明构思的制备超薄超平晶片基板的方法工艺流程简化，可迅速转化为产业化生产，可以显著地提高超薄超平晶片基板的成品率，在生产一片超薄超平晶片基板的同时可以生产一片纳米级单晶薄膜复合基板，从而大大降低生产成本。
附图说明
通过以下结合附图对实施例的描述，这些和/或其它方面将变得清楚且更容易理解，在附图中：
图1是示出了根据本发明示例性实施例的同时制备超薄超平晶片基板和纳米级单晶薄膜复合基板的方法的示意性流程图；
图2是示出了根据本发明示例性实施例的对原始基板执行离子注入工艺的示意图；
图3是示出了根据本发明示例性实施例的形成隔离层的衬底基板的示意图；
图4是示出了根据本发明的示例性实施例的形成键合体的示意图；
图5是示出了根据本发明构思的示例性实施例的同时形成超薄超平晶片基板和纳米级单晶薄膜复合基板的示意图；以及
图6是示出了根据本发明构思的示例性实施例得到的超薄超平晶片的分离面腐蚀前后的图像。
具体实施方式
现在将参照附图更充分地描述本发明的实施例，在附图中示出了本发明的示例性实施例。然而，本发明可以以许多不同的形式实施，而不应被解释为局限于在此阐述的实施例；相反，提供这些实施例使得本公开将是彻底的和完整的，并且这些实施例将向本领域的普通技术人员充分地传达本发明的实施例的构思。在下面详细的描述中，通过示例的方式阐述了多处具体的细节，以提供对相关教导的充分理解。然而，本领域技术人员应该清楚的是，可以实践本教导而无需这样的细节。在其它情况下，以相对高的层次而没有细节地描述了公知的方法、步骤和组件，以避免使本教导的多个方面不必要地变得模糊。
本申请的发明人发现，在制备超薄超平晶片基板时，可以通过对用于制备超薄超平晶片基板的原始基板执行离子注入工艺，以在原始基板中形成薄膜层、余质层和位于薄膜层与余质层之间的注入层，接着将原始基板的薄膜层与另一衬底基板接触并通过晶片键合技术形成键合体。由于超薄超平晶片基板在分离前是和厚的衬底基板键合在一起，它们的键合强度非常强，所以在后续研磨、抛光过程中可以极大程度地降低碎片率。因此，可以通过后续的研磨工艺和分离工艺使键合体分离，进而形成高品质的超薄超平晶片基板。此外，在形成超薄超平晶片基板的同时，还可以形成用于制作高频、高带宽、高集成度、大容量、低功耗的光电子学器件和集成光学器件的基底材料的纳米级单晶薄膜复合基板。
与传统制备超薄超平晶片基板的工艺相比，上述方法工艺流程简化，可迅速转化为产业化生产，可以显著地提高超薄超平晶片基板的成品率，在生产一片超薄超平晶片基板的同时可以生产一片纳米级单晶薄膜复合基板，从而大大降低生产成本。
在下文中将参照图1至图6对根据本发明的示例性实施例的同时制备超薄超平晶片基板和纳米级单晶薄膜复合基板的方法进行详细地描述。
图1是示出了根据本发明的示例性实施例的同时制备超薄超平晶片基板和纳米级单晶薄膜复合基板的方法的示意性流程图。
参照图1，根据本发明的示例性实施例的同时制备一片超薄超平晶片基板和另外一片纳米级单晶薄膜复合基板的方法包括以下步骤：准备原始基板和衬底基板；对原始基板的一个表面执行离子注入；在衬底基板上形成隔离层，并对隔离层进行化学机械抛光；使原始基板的离子注入表面与衬底基板的隔离层的抛光表面接触，以形成键合体；将键合体上的注入离子的原始基板研磨到一定厚度，并对其进行抛光；对键合体进行退火，使键合体分离以同时形成纳米级单晶复合薄膜基板和预超薄超平晶片基板。下面将参照图2至图5对图1中示出的方法进行详细地描述。
图2是示出了根据本发明示例性实施例的对原始基板执行离子注入工艺的示意图。
参照图2，首先准备原始基板A，原始基板A可以包括但不限于硅、石英、铌酸锂或钽酸锂。然后，通过离子注入法，可以将离子(例如，H+、H2 +、He+或He2+)对着原始基板A的上表面a注入，以在原始基板A中形成注入层(亦可称为分离层)120。其中，注入的离子分布在注入层120内。注入层120将原始基板A分为上、下两区：一个为绝大部分注入离子均经过的区域，称为薄膜层110；另一个为绝大部分注入离子未经过的区域，称为余质层130。其中，薄膜层110的厚度由离子注入的能量来决定。例如，在根据本发明的示例性实施例中，注入能量可以为50～1000KeV，剂量可以为2E16～2E17/cm2，结果形成大约100nm至大约2000nm厚的薄膜层。
另外，离子注入法可包括常规离子注入机注入法、等离子体浸泡离子注入法以及采用不同注入温度的分段注入的离子注入法。
这里，进行该离子注入法的目的是为了将大量的离子注入到原始基板的表层，注入层中的注入离子在原始基板内处于不稳定状态，注入离子嵌入晶格缺陷中，产生体积应变，导致注入层变成应力集中区，从而使得原始基板在注入层附近之处的机械强度脆弱。
图3是示出了根据本发明示例性实施例的形成隔离层的衬底基板的示意图。
参照图3，首先，准备衬底基板B，衬底基板B可以包括与原始基板A相同或不同的材料。然后，可以通过热氧化或沉积工艺等在衬底基板B的正表面b上形成厚度约为100nm至4000nm的隔离层220，并对隔离层220进行化学机械抛光。隔离层220可以包括但不限于例如二氧化硅、氮化硅或多晶硅。另外，在形成隔离层之前，可以对衬底基板B的与正表面b相对的背表面进行研磨，以调节总体厚度偏差(TTV)并获得特定的面型。
图4是示出了根据本发明的示例性实施例的形成键合体的示意图。图5是示出了根据本发明构思的示例性实施例的同时形成超薄超平晶片基板和纳米级单晶薄膜复合基板的示意图。
参照图4和图5，首先使图2中所示的注入离子的原始基板A和图3中所示的形成有隔离层220的衬底基板B彼此直接接触，以形成图4中所示的键合体。具体地，使注入离子的原始基板A的注入表面(即，薄膜层110的表面)与衬底基板B的隔离层220的抛光表面直接接触。然后，利用晶片键合法形成图4中所示的键合体。键合体为多层结构，该多层结构从上到下分别为余质层130、注入层120、薄膜层110、隔离层220以及衬底基板B。
接着，可以将键合体加热到一定温度以提高键合力，其中，该温度低于实现薄膜层剥离的温度。然后，将键合体上的注入离子的原始基板研磨至一定厚度(例如，几微米到大约150微米)，并对原始基板的研磨面进行抛光以去除研磨纹，从而获得抛光表面。原始基板抛光后的表面可以具有小于0.5nm的粗糙度(Ra)。这里，可以使对注入离子的原始基板进行研磨后获得的面型与在键合前预先对衬底基板进行研磨后获得面型保持一致。
在上述工艺中，与传统制备超薄超平晶片基板的工艺相比，由于超薄超平晶片基板在分离前是和厚的衬底基板键合在一起，它们的键合强度非常强，所以在后续研磨抛光过程中可以极大程度地降低碎片率，从而提高成品率。
另外，由于原始基板的研磨中与衬底基板的贴合是直接键合，中间不需要贴蜡或粘结剂，当在键合前预先对衬底基板进行第一次研磨且键合后对注入离子的原始基板进行了第二次研磨时，可以依靠调节吸盘的锥度、研磨主轴的倾角以及适当的进给速率来保证衬底和键合体两次研磨的面型一致，理论上讲可以获得TTV为零的超薄超平晶片基板，实际生产中，可以获得厚度均匀性极好的超薄超平晶片基板，TTV可以低于1μm以下。
接着，对上述经过研磨抛光后的键合体进行退火处理。可以将键合体加热至薄膜层剥离温度，并保温预定时间。在加热过程中，热能可以使注入的氢离子或氦离子发生化学反应而生成气体分子或原子，生成微小气泡，随着加热时间的延长或加热温度的升高，气泡会越来越多，体积也逐渐增大，最后，气泡相互连接，从而使得薄膜层110和余质层130分离。这里，由于在分离时微气泡扩张仅使几百纳米的薄膜层分离，所以对晶片基板的余质层不会造成损坏。因此，根据本发明的示例性实施例可以制备出最薄到1μm的超薄超平晶片基板。
如图5中所示，可以通过上述工艺使键合体分离，并同时形成纳米级单晶复合薄膜基板和超薄超平晶片基板。这里，纳米级单晶复合薄膜基板包括三层结构，该三层结构从上到下分别为薄膜层110、隔离层220和衬底基板B。超薄超平晶片基板包括剥离的余质层130。根据本发明的示例性实施例的超薄超平晶片基板具有以下显著特征：超薄性，其厚度可以从1μm到150μm，优选地可以从1μm到100μm，进一步优选地可以从1μm到50μm，进一步优选地可以从1μm到20μm，进一步优选地可以从1μm到10μm，更进一步优选地可以从1μm到5μm，且最薄能到1μm；超平性，理论上最低TTV可以做到零微米，实际生产中最低TTV可以为1μm以下，优选地可以低于0.5μm，进一步优先地可以低于0.2μm。
由上述方法制得的超薄超平晶片基板由于其超薄超平特性及优良的光电特性等可以应用于热释电探测器和光伏电池等领域，而同时获得的纳米级单晶复合薄膜基板也可以用作制作高频、高带宽、高集成度、大容量、低功耗的光电子学器件和集成光学器件的基底材料。因此，在提高生产效率的同时使得生产成本大大降低。
另外，虽然剥离下来的超薄超平晶片基板可以具有超薄的厚度，且厚度均匀性良好，但是，超薄超平晶片基板的剥离面由于前述离子注入会有一些晶格损伤，所以可以用酸性或碱性腐蚀溶液对剥离面进行腐蚀，以去除0.2～2μm的离子注入的损伤层。腐蚀溶液可以为硝酸和氢氟酸的混合溶液、硝酸和浓硫酸的混合溶液或者氢氧化铵和双氧水的混合溶液。因此，可以进一步改善超薄超平晶片基板的表面粗糙度，进而获得厚度均匀性好、两个表面的损伤和缺陷少，粗糙程度都为纳米级，且性能优越的超薄超平晶片基板。此外，由于两个表面采用不同制备工艺(即，在对键合体的原始基板进行研磨之后，对被研磨的一面采用化学机械抛光，而在键合体分离之后，对余质层剥离的一面采用强酸腐蚀)，所以两个表面的形貌特征有区别，其中，化学机械抛光的表面的Ra小于0.5nm，而通过强酸腐蚀的另外一的面Ra小于3nm。
另外，对于根据本发明的示例性实施例的制备方法，超薄超平晶片基板的尺寸只受晶圆片尺寸的制约，因此，可制备2″、3″、4″、5″、6″、8″和12″等各种尺寸的大尺寸超薄超平晶片基板。下面是通过上述方法同时制备一片超薄超平晶片基板和另外一片纳米级单晶薄膜复合基板的具体实施例。
实施例1：
准备两片2英寸Z切钽酸锂晶片(A和B)。将晶片B的背面进行研磨，调节晶片的整片上的厚度偏差(TTV)，在晶片B的上表面沉积一层二氧化硅隔离层然后进行退火和抛光。对晶片A的背面进行He+离子注入，注入条件为：注入能量为300KeV，剂量为4E16/cm2。
将经过上述处理的晶片A和B进行清洗，将晶片A的注入面和晶片B上的隔离层抛光面直接接触，依靠分子间的作用力实现直接键合，形成键合体晶片。
将键合体晶片在200℃下进行退火2h，提高其键合力。把键合体上的晶片A研磨到大约10μm，再将A晶片的研磨面进行化学机械抛光，去除大约2μm，以去除表面的研磨纹。调节晶片B和键合体晶片A的两次研磨过程中保证同样的面型。
对研磨抛光后的键合体进行加热，加热条件为260℃保温4个小时。加热使注入的He+离子发生反应形成微气泡，当这些微气泡不断增加，最终连成一片时，就实现了纳米薄膜的分离。键合体分离之后形成一片三层结构的单晶薄膜复合基板(LTOI)，它的结构从上到下是厚度约为800nm的单晶钽酸锂薄膜、厚度约为2μm的SiO2隔离层以及钽酸锂衬底。同时，也制备出一片厚度约为7～8μm的超薄钽酸锂晶片。
剥离下来的超薄超平晶片基板，由于其注入层有较多的杂质和晶格损伤，且表面粗糙度(Ra)约为7nm，因此，将其浸泡在强碱溶液(例如，氨水和双氧水(比例为1:1或其他比例)的混合腐蚀溶液)中，加热到95℃并搅拌(或超声)，以去除表面0.2～2μm的损伤层。最终，获得厚度为大约7μm且TTV低于0.5μm的超薄超平钽酸锂晶片，其表面粗糙度为大约0.6nm，腐蚀前后的表面状况如图6所示。
实施例2：
准备两片4英寸Z切钽酸锂晶片A和B。除了把键合体上的晶片A研磨到大约5～6μm之外，其它步骤采用与实施例1相同的工艺来对两片4英寸Z切钽酸锂晶片进行处理。最终获得厚度为大约1μm且TTV低于0.2μm的超薄超平钽酸锂晶片。
实施例3：
准备两片6英寸0.5mm厚的铌酸锂晶片A和B。将晶片B的背面进行研磨，调节整片上的厚度均匀性(TTV)。在晶片B的上表面沉积一层二氧化硅然后进行退火和抛光。对晶片A的背面进行He+离子注入，注入条件为注入能量为400KeV，剂量为5E16/cm2。
将经过上述处理的晶片A和B进行清洗、直接键合，形成键合体晶片。将键合体晶片在200℃下进行退火，提高其键合力。把键合体上的晶片A研磨到大约20μm，再将A晶片的研磨面进行化学机械抛光，去除大约2μm，以去除表面的研磨纹。同时调节晶片B和键合体晶片A的两次研磨过程中保证同样的面型。
在240℃下对研磨抛光后的键合体保温4个小时，以实现了纳米薄膜的分离。键合体分离之后形成一片三层结构的单晶薄膜复合基板(LNOI)，它的结构从上到下是厚度为1200nm的单晶铌酸锂薄膜、厚度为2μm的SiO2隔离层以及铌酸锂衬底基板。同时，也制备出一片厚度为大约21μm的超薄钽酸锂晶片基板。
将剥离下来的超薄超平晶片基板浸泡在强酸(例如，氢氟酸和硝酸(比例为8:13或其他比例)的混合腐蚀溶液)中，加热并搅拌(或超声)，去除表面大约0.2～2μm的损伤层，最终获得厚度约为20μm，TTV为0.5μm的超薄钽酸锂晶片。
实施例4：
准备两片8英寸FZ硅晶片A和B。将晶片B的背面进行研磨，调节晶片的整片上的厚度均匀性(TTV)，在晶片B的上表面沉积或热氧化生产一层二氧化硅隔离层然后进行退火和抛光。对晶片A的一个抛光面进行H+离子注入，注入条件为注入能量为100KeV，剂量为9E16/cm2。
将经过上述处理的晶片A和B进行清洗、直接键合，形成键合体晶片。将键合体晶片在350℃下进行退火，提高其键合力。把键合体上的晶片A研磨到大约12μm，再将A晶片的研磨面进行化学机械抛光，去除2μm，以去除表面的研磨纹。同时调节晶片B和键合体晶片A的两次研磨过程中保证同样的面型。
在400℃下对研磨抛光后的键合体保温4个小时，加热使注入的H+离子发生反应形成微气泡，当这些微气泡不断增加，最终连成一片时，就实现了纳米薄膜的分离。键合体分离之后形成一片三层结构的单晶薄膜复合基板(SOI)，它的结构从上到下是厚度约为500nm的单晶硅薄膜、厚度约为2μm的SiO2隔离层以及硅衬底。同时，也制备出一片厚度约为10μm的超薄钽酸锂晶片。
由于剥离下来的超薄超平晶片基板的注入层有较多的杂质和晶格损伤，且表面粗糙度较粗糙，所以将其浸泡在强酸(例如，氢氟酸和H2O2(比例为1:5或其他比例)的混合腐蚀溶液)中，加热并搅拌(或超声)，以去除表面约0.2～2μm的损伤层，最终获得厚度为大约10μm且TTV低于0.5μm的超薄硅晶片基板。
实施例5：
准备两片12英寸FZ硅晶片A和B。然后采用与实施例4相同的工艺对上述两片12英寸FZ硅晶片A和B进行加工处理。最终获得厚度为大约10μm且TTV低于0.5μm的超薄硅晶片基板。
综上所述，根据本发明构思的制备超薄超平晶片基板的方法制备流程简化，可迅速转化为产业化生产，并且在生产一片超薄超平晶片基板的同时可以生产一片纳米级复合单晶薄膜，从而大大降低生产成本。
虽然已经参照本发明的示例性实施例具体地示出并描述了本发明，但是本领域普通技术人员将理解，在不脱离如所附权利要求和它们的等同物所限定的本发明的精神和范围的情况下，可以在此做出形式和细节上的各种改变。应当仅仅在描述性的意义上而不是出于限制的目的来考虑实施例。因此，本发明的范围不是由本发明的具体实施方式来限定，而是由权利要求书来限定，该范围内的所有差异将被解释为包括在本发明中。

Claims (10)

1.一种制备超薄超平晶片基板的方法，所述方法包括以下步骤：
准备原始基板和衬底基板；
利用离子注入方法将离子注入到原始基板的一个表面，从而在原始基板中形成薄膜层和余质层以及位于薄膜层与余质层之间的注入层，注入的离子分布在注入层内；
使原始基板的形成有薄膜层的表面与衬底基板的一个表面接触，以利用晶片键合法形成键合体；
将键合体上的原始基板研磨至目标厚度，并对研磨表面进行化学机械抛光；以及
将经过研磨并抛光后的键合体加热到实现薄膜层分离的温度并保温预定时间，以使余质层从原始基板剥离，从而同时形成超薄超平晶片基板和纳米级单晶复合薄膜基板，
其中，纳米级单晶复合薄膜基板包括所述薄膜层和所述衬底基板，其中，超薄超平晶片基板包括从原始基板剥离的余质层。
2.根据权利要求1所述的方法，其中，原始基板和衬底基板包括相同的材料或包括不同的材料。
3.根据权利要求2所述的方法，其中，原始基板的材料包括硅、石英、铌酸锂或钽酸锂。
4.根据权利要求1所述的方法，其中，所述方法还包括：在形成键合体之前，对衬底基板的与所述一个表面相对的另一表面执行研磨和抛光工艺，然后在衬底基板的所述一个表面上形成隔离层，并对隔离层的表面执行化学机械抛光，以使原始基板的形成有薄膜层的表面与衬底基板的隔离层的抛光表面接触来形成键合体，
其中，隔离层包括二氧化硅、氮化硅或多晶硅，并且隔离层的厚度为100nm至4000nm，并且
其中，纳米级单晶复合薄膜基板包括具有所述薄膜层、所述隔离层和所述衬底基板的三层结构。
5.根据权利要求1所述的方法，其中，所述方法还包括：在形成键合体之前，对衬底基板的与所述一个表面相对的另一表面执行研磨和抛光工艺，并对衬底基板的所述一个表面执行化学机械抛光，以使原始基板的形成有薄膜层的表面与衬底基板的抛光的所述一个表面接触来形成键合体。
6.根据权利要求4或5所述的方法，其中，在形成键合体之前对衬底基板进行研磨所获得的研磨面型与在形成键合体之后对原始基板进行研磨所获得的研磨面型一致。
7.根据权利要求1所述的方法，其中，所述方法还包括：在将键合体上的原始基板研磨至目标厚度的步骤之前，将键合体加热到低于实现薄膜层剥离的温度的温度，并保温预定时间。
8.根据权利要求1所述的方法，其中，所述方法还包括：
在使余质层从原始基板剥离形成超薄超平晶片基板之后，利用酸性或碱性腐蚀溶液对超薄超平晶片基板的剥离表面进行处理，同时进行加热和搅拌或超声处理，以去除剥离表面离子注入造成的0.2μm至2μm的损伤层，其中，腐蚀溶液包括硝酸和氢氟酸的混合溶液、硝酸和浓硫酸的混合溶液或者氢氧化铵和双氧水的混合溶液。
9.根据权利要求8所述的方法，其中，超薄超平晶片基板的通过化学机械抛光的表面的粗糙度小于0.5nm，通过酸性或碱性腐蚀溶液处理的表面的粗糙度小于3nm。
10.一种根据权利要求1所述的方法制备的超薄超平晶片基板，所述超薄超平晶片基板的厚度为1μm至150μm，且总体厚度偏差低于1μm。
CN201710954447.6A 2017-10-13 2017-10-13 超薄超平晶片基板及其制备方法 Pending CN109671801A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710954447.6A CN109671801A (zh) 2017-10-13 2017-10-13 超薄超平晶片基板及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710954447.6A CN109671801A (zh) 2017-10-13 2017-10-13 超薄超平晶片基板及其制备方法

Publications (1)

Publication Number Publication Date
CN109671801A true CN109671801A (zh) 2019-04-23

Family

ID=66138800

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710954447.6A Pending CN109671801A (zh) 2017-10-13 2017-10-13 超薄超平晶片基板及其制备方法

Country Status (1)

Country Link
CN (1) CN109671801A (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110828298A (zh) * 2019-11-14 2020-02-21 济南晶正电子科技有限公司 单晶薄膜复合基板及其制造方法
CN111477543A (zh) * 2020-04-23 2020-07-31 济南晶正电子科技有限公司 一种键合衬底晶圆与单晶压电晶圆的方法及复合单晶压电晶圆基板
CN111769040A (zh) * 2020-06-19 2020-10-13 济南晶正电子科技有限公司 一种压电晶片离子注入的方法、注入片、压电薄膜及电子元器件
CN112670183A (zh) * 2020-12-14 2021-04-16 珠海光库科技股份有限公司 一种键合剥离后的铌酸锂晶圆的修复方法和铌酸锂晶圆
CN112736167A (zh) * 2020-12-29 2021-04-30 济南晶正电子科技有限公司 一种复合衬底、复合薄膜及其制备方法，及射频滤波器
WO2021146925A1 (zh) * 2020-01-21 2021-07-29 济南晶正电子科技有限公司 复合薄膜及其制造方法
CN113193109A (zh) * 2021-04-30 2021-07-30 济南晶正电子科技有限公司 一种复合薄膜的制备方法及复合薄膜
CN113224187A (zh) * 2020-01-21 2021-08-06 济南晶正电子科技有限公司 复合薄膜及其制造方法
CN113223943A (zh) * 2020-01-21 2021-08-06 济南晶正电子科技有限公司 压电薄膜复合基板及其制备方法
CN113437162A (zh) * 2021-05-12 2021-09-24 上海新硅聚合半导体有限公司 一种混合集成光电芯片衬底结构的制备方法及衬底结构
CN113534336A (zh) * 2020-04-20 2021-10-22 济南晶正电子科技有限公司 一种复合薄膜结构及其制备方法，及电子元器件
CN114171475A (zh) * 2021-11-29 2022-03-11 微龛(广州)半导体有限公司 具有散热结构的soi晶圆及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996017102A1 (en) * 1994-11-21 1996-06-06 Giedd Ryan E Method for making electrical devices from ion-implanted conductive polymers
CN1672261A (zh) * 2002-07-29 2005-09-21 信越半导体株式会社 Soi晶片的制造方法
CN102017070A (zh) * 2008-10-31 2011-04-13 信越化学工业株式会社 转印有硅薄膜的绝缘性晶片的制造方法
CN104637824A (zh) * 2013-11-08 2015-05-20 上海华虹宏力半导体制造有限公司 硅片的临时键合和解离工艺方法
CN105374862A (zh) * 2014-09-01 2016-03-02 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法和电子装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996017102A1 (en) * 1994-11-21 1996-06-06 Giedd Ryan E Method for making electrical devices from ion-implanted conductive polymers
CN1672261A (zh) * 2002-07-29 2005-09-21 信越半导体株式会社 Soi晶片的制造方法
CN102017070A (zh) * 2008-10-31 2011-04-13 信越化学工业株式会社 转印有硅薄膜的绝缘性晶片的制造方法
CN104637824A (zh) * 2013-11-08 2015-05-20 上海华虹宏力半导体制造有限公司 硅片的临时键合和解离工艺方法
CN105374862A (zh) * 2014-09-01 2016-03-02 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法和电子装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110828298A (zh) * 2019-11-14 2020-02-21 济南晶正电子科技有限公司 单晶薄膜复合基板及其制造方法
CN113223943B (zh) * 2020-01-21 2023-03-24 济南晶正电子科技有限公司 压电薄膜复合基板及其制备方法
WO2021146925A1 (zh) * 2020-01-21 2021-07-29 济南晶正电子科技有限公司 复合薄膜及其制造方法
CN113224187A (zh) * 2020-01-21 2021-08-06 济南晶正电子科技有限公司 复合薄膜及其制造方法
CN113223943A (zh) * 2020-01-21 2021-08-06 济南晶正电子科技有限公司 压电薄膜复合基板及其制备方法
CN113534336B (zh) * 2020-04-20 2023-07-11 济南晶正电子科技有限公司 一种复合薄膜结构及其制备方法，及电子元器件
CN113534336A (zh) * 2020-04-20 2021-10-22 济南晶正电子科技有限公司 一种复合薄膜结构及其制备方法，及电子元器件
CN111477543A (zh) * 2020-04-23 2020-07-31 济南晶正电子科技有限公司 一种键合衬底晶圆与单晶压电晶圆的方法及复合单晶压电晶圆基板
CN111769040A (zh) * 2020-06-19 2020-10-13 济南晶正电子科技有限公司 一种压电晶片离子注入的方法、注入片、压电薄膜及电子元器件
CN112670183A (zh) * 2020-12-14 2021-04-16 珠海光库科技股份有限公司 一种键合剥离后的铌酸锂晶圆的修复方法和铌酸锂晶圆
CN112736167A (zh) * 2020-12-29 2021-04-30 济南晶正电子科技有限公司 一种复合衬底、复合薄膜及其制备方法，及射频滤波器
CN113193109A (zh) * 2021-04-30 2021-07-30 济南晶正电子科技有限公司 一种复合薄膜的制备方法及复合薄膜
CN113437162A (zh) * 2021-05-12 2021-09-24 上海新硅聚合半导体有限公司 一种混合集成光电芯片衬底结构的制备方法及衬底结构
CN114171475A (zh) * 2021-11-29 2022-03-11 微龛(广州)半导体有限公司 具有散热结构的soi晶圆及其制备方法

Similar Documents

Publication Publication Date Title
CN109671801A (zh) 超薄超平晶片基板及其制备方法
US7790565B2 (en) Semiconductor on glass insulator made using improved thinning process
CN108365083B (zh) 用于声表面波器件的复合压电衬底的制造方法
CN103400797B (zh) 带有空腔的半导体衬底的制备方法
US8557679B2 (en) Oxygen plasma conversion process for preparing a surface for bonding
US6649485B2 (en) Method for the formation and lift-off of porous silicon layers
JP6070954B2 (ja) 補剛層を有するガラス上半導体基板及びその作製プロセス
TWI270931B (en) Process for detaching layers of material
JP3500063B2 (ja) 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
US20130089968A1 (en) Method for finishing silicon on insulator substrates
CN101821846A (zh) 利用热处理在剥离工艺中再利用半导体晶片
JP2002134375A (ja) 半導体基体とその作製方法、および貼り合わせ基体の表面形状測定方法
CN101188190B (zh) Soq基板以及soq基板的制造方法
CN208385458U (zh) 纳米级单晶薄膜
KR101071509B1 (ko) 접합 웨이퍼 제조 방법
CN108962815B (zh) 一种soi材料的制备方法
KR101695862B1 (ko) 적어도 하나의 결정성 실리콘 초박층을 포함하는 다층 막 제조 방법, 및 상기 방법에 의해 얻어진 장치
CN102983074B (zh) 减薄器件层的方法以及衬底的制备方法
TW202121505A (zh) 用於製作複合結構之方法，該複合結構包含一單晶ＳｉＣ薄層在多晶ＳｉＣ製載體底材上
WO2003046994A1 (fr) Procede de fabrication d&#39;une tranche collee
JP2000252354A (ja) 埋め込み絶縁膜を有する基板の製造方法
KR20240067134A (ko) 다결정 SiC로 이루어진 캐리어 기판 상에 단결정 SiC로 이루어진 박층을 포함하는 복합 구조체를 제조하는 방법
JP2005347301A (ja) 基板の作製方法
CN118077032A (zh) 用于在多晶SiC的载体衬底上制造包含单晶SiC的薄膜的复合结构体的方法
CN101707187A (zh) 一种带有绝缘埋层的晶圆的表面处理方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190423