JP2000252354A

JP2000252354A - 埋め込み絶縁膜を有する基板の製造方法

Info

Publication number: JP2000252354A
Application number: JP11053159A
Authority: JP
Inventors: Yasunori Okubo; 安教大久保
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1999-03-01
Filing date: 1999-03-01
Publication date: 2000-09-14

Abstract

(57)【要約】【課題】いわゆる貼り合わせ法によるＳＯＩ基板を製造
する方法であって、従来平坦化用として形成してきたポ
リシリコン層を形成することなく、簡便かつより低廉さ
れた製造コストでＳＯＩ基板を製造する方法を提供す
る。【解決手段】第１の基板の一方の面に凹凸パターンを形
成する工程と、前記第１の基板の凹凸パターンを形成し
た面上に、第１の絶縁膜を形成する工程と、前記第１の
絶縁膜表面を所定の高さになるまで研磨して平坦化する
工程と、前記第１の絶縁膜上に、第２の絶縁膜を形成す
る工程と、前記第１の基板の前記第２の絶縁膜表面と、
第２の基板の一方の面とを貼り合わせる工程とを有す
る、埋め込み絶縁膜を有する基板の製造方法。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体基板等の基
板の製造方法に関し、特に埋め込み絶縁膜を有する基板
（以下、「ＳＯＩ基板」という。）を簡略化した工程、
かつより低廉されたコストで製造することができるＳＯ
Ｉ基板の製造方法に関する。

【０００２】

【従来の技術】集積回路を形成するにあたり、この集積
回路をバルク状の半導体基板につくり込む手法と、絶縁
層上に設けられた薄膜半導体層に各種素子（デバイス）
を形成する手法等が知られている。

【０００３】後者の手法は、酸化膜等の絶縁膜上に活性
シリコン層を有するＳＯＩ（ＳｉｌｉｃｏｎｏｎＩ
ｎｓｕｌａｔｏｒ）基板と称される半導体基板を用いる
ものである。なお、本発明においては、かかるＳＯＩ基
板を「埋め込み絶縁膜を有する基板」ともいう。

【０００４】このＳＯＩ基板を用いる場合には、素子間
分離を非常に容易にし、集積回路の高集積化、低消費電
力化、高速化、高耐圧化、高機能素子化、耐放射線化等
が期待される。

【０００５】かかるＳＯＩ基板を製造する技術としては
種々知られているが、実用化され、あるいは実用化に近
い技術として、いわゆる貼り合わせ法が知られている。
この貼り合わせ法は、基本的には、一方の半導体基板の
素子形成領域に段差を設けて酸化膜を形成し、更にポリ
シリコン膜又は酸化シリコン膜等の平坦化用の層を形成
することにより、段差を埋め込んでこれを平坦化し、別
の半導体基板を貼り合わせたのち、前記一方の半導体基
板を裏面より薄膜になるまで研磨することによりＳＯＩ
基板を製造する方法である。

【０００６】この貼り合わせ法は、ウェハ口径に制限は
なく、大口径のものを得ることができること、ＳＯＩ基
板の各層の膜厚の許容範囲が広いこと、シリコン層の厚
さが薄い場合には、ＭＯＳ構造において、ソースやドレ
イン底部のｐ−ｎ接合をなくすことが可能であり、接合
容量が減少し、高速・低電力デバイスが実現できるこ
と、及び前記の理由等からより複雑な構造を持つ素子を
作製することができる等の理由から注目を集めている技
術である。従って、貼り合わせ法によるＳＯＩ基板を製
造する技術の研究開発が精力的に行われている。

【０００７】従来、貼り合わせ法によるＳＯＩ基板を製
造する方法としては、例えば、次のようなものが知られ
ている。（１）特開平２−１７７４３３号公報には、図３に示す
ように、（ａ）半導体基板３１上に酸化シリコン膜３２
及び窒化シリコン膜３３を形成する工程と、（ｂ）前記
窒化シリコン膜３３、酸化シリコン膜３２及び半導体基
板３１を選択的にエッチングすることにより、凹凸形状
を形成する工程と、（ｃ）半導体基板３１の段差を有す
る主面に選択酸化法（ＬＯＣＯＳ法）を用いて、段差凹
部と段差凸部に対応する面がほぼ同一の絶縁層３４を形
成する工程と、（ｄ）該絶縁層３４の上に酸化シリコン
膜３５、及び該酸化シリコン膜３５の上にポリシリコン
層や酸化シリコン層等の平坦化用の層３６を被覆する工
程と、（ｅ）該平坦化用の層３６及び酸化シリコン膜３
５を平坦化研磨する工程と、（ｆ）該平坦面に別の基板
３７を貼り合わせる工程と、（ｇ）上記半導体基板の裏
面より絶縁層３４まで研磨し、該絶縁層３４で分離され
た半導体島領域を形成する半導体基板の製法が記載され
ている。

【０００８】この製法は、平坦化用の層を被着して平坦
研磨する工程を取り入れることによって、良好な貼り合
わせ面を得て、信頼性のよいＳＯＩ基板が製造できると
するものである。

【０００９】（２）特開平６−２１６０９３号公報に
は、図４に示すように、（ａ）活性層基板４１の少な
くとも片面に段差を有する酸化シリコン膜４３を形成す
る工程と、（ｂ）該酸化シリコン膜４３を、酸化セリウ
ムを主成分とする研磨剤を用いて剛体定盤により研磨す
る工程と、（ｃ）次いで、得られた接合面に支持基板４
２を貼り合わせる工程と、（ｄ）活性層基板４１の面取
り及び研削を行う工程と、（ｅ）活性層基板４１の選択
研磨する工程とを有するＳＯＩ基板（半導体基板）の製
造方法が記載されている。

【００１０】この製造方法によれば、従来接合用に形成
されていた酸化シリコン膜上のポリシリコン層等を形成
する必要がなく、貼り合わせ法によるＳＯＩ基板をより
簡略化された工程で形成することができる。

【００１１】（３）また、特開平８−１５３７８０号公
報には、研磨剤として所定の平均粒径を有するコリダル
シリカを用いて、前記特開平６−２１６０９３号公報記
載の方法と同様な方法により、ＳＯＩ構造の半導体基板
を製造する方法が記載されている。

【００１２】この半導体基板は、上記（２）と同様に従
来製造に用いられていたポリシリコン層の形成が不要で
あり、より簡略化された工程により得ることができるも
のである。

【００１３】

【発明が解決しようとする課題】しかしながら、上記し
た方法には次のような問題がある。即ち、上記（１）の
方法は、平坦化用の層を絶縁層上に形成する必要があ
り、かかる平坦化用の層として、ポリシリコン層や酸化
シリコン層が例示されている。一般に半導体基板に設け
られる凹凸段差は１２０ｎｍ程度であり、この段差を平
坦化する目的で層を形成する場合には、５μｍ程度の膜
厚の層が必要となる。

【００１４】しかし、かかる厚い膜厚のポリシリコン層
を形成するには、多大な成膜時間とシラン系ガスが必要
である。また、例えばＣＶＤ（ＣｈｅｍｉｃａｌＶａ
ｐｏｒＤｅｐｏｓｉｔｉｏｎ）法により厚い膜厚のポ
リシリコン層を形成する場合には、ＣＶＤ成膜装置の炉
内に多量のポリシリコンが付着し、作業効率を著しく低
下させることになる。さらに、平坦化用の層として、酸
化シリコン層を形成する場合も、ポリシリコン層を形成
する場合と同様に多大な成膜時間と原料ガスが必要とな
る。

【００１５】また、上記（２）の方法は、従来接合用に
形成されていた酸化シリコン膜上のポリシリコン層等を
形成せずに、厚い膜厚の酸化シリコン膜を形成すること
によって、ポリシリコン層の成膜工程を省略するもので
ある。

【００１６】しかし、この方法による場合も上記（１）
の場合と同様、酸化シリコン膜を平坦化して残りの酸化
膜を絶縁膜に使用することができる程度に厚い膜厚で形
成することは、多大な成膜時間と原料ガスが必要であ
り、実用的には有利な方法とはいえない。さらに、上記
（３）の方法も上記（２）の場合と同様である。

【００１７】従って、貼り合わせ法によりＳＯＩ基板の
より簡略化された実用的な製造方法の開発が求められて
いる。

【００１８】本発明は、いわゆる貼り合わせ法によるＳ
ＯＩ基板を製造する方法であって、従来平坦化用として
形成してきたポリシリコン層を形成することなく、簡便
かつより低廉された製造コストでＳＯＩ基板を製造する
方法を提供することを目的とする。

【００１９】

【課題を解決するための手段】本発明は、上記課題を達
成すべく、第１の基板の一方の面に凹凸パターンを形成
する工程と、前記第１の基板の凹凸パターンを形成した
面上に、第１の絶縁膜を形成する工程と、前記第１の絶
縁膜表面を、所定の高さになるまで研磨して平坦化する
工程と、前記第１の絶縁膜上に、第２の絶縁膜を形成す
る工程と、前記第１の基板の前記第２の絶縁膜表面と、
第２の基板の一方の面とを貼り合わせる工程とを有する
埋め込み絶縁膜を有する基板の製造方法を提供する。

【００２０】前記本発明の埋め込み絶縁膜を有する基板
の製造方法において、前記第１の基板の一方の面に凹凸
パターンを形成する工程は、単結晶シリコンからなる半
導体基板の一方の面の半導体素子形成領域に、凹凸パタ
ーンを形成する工程であるのが好ましい。

【００２１】前記第１の基板の凹凸パターンを形成した
面上に第１の絶縁膜を形成する工程は、好適には、前記
第１の基板の凹凸パターン上に、熱酸化法又はＣＶＤ
（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏ
ｎ）法により、酸化シリコン膜を形成する工程を有す
る。

【００２２】前記第１の絶縁膜表面を所定の高さになる
まで研磨して平坦化する工程は、好適には、前記第１の
基板の凹凸パターンの凸部の上端の高さまで、前記第１
の絶縁膜表面を研磨して平坦化する工程を有する。

【００２３】前記第１の絶縁膜表面を所定の高さになる
まで研磨して平坦化する工程は、より好適には、前記基
板の凹凸パターンの凸部を研磨ストッパーとして、前記
第１の絶縁膜表面を研磨して平坦化する工程を有する。

【００２４】前記第１の絶縁膜表面を所定の高さになる
まで研磨して平坦化する工程は、より好適には、前記第
１の絶縁膜の研磨レートと前記基板の研磨レートの比が
５以上、好ましくは１０以上である研磨剤を用いて、前
記第１の絶縁膜表面を研磨して平坦化する工程を有す
る。

【００２５】前記第１の絶縁膜上に第２の絶縁膜を形成
する工程は、好適には、前記第１の絶縁膜上に、熱酸化
法またはＣＶＤ法により酸化シリコン膜を形成する工程
を有する。

【００２６】また、前記第１の基板の前記第２の絶縁膜
表面と第２の基板とを貼り合わせる工程は、好適には、
前記第１の基板の前記第２の絶縁膜表面と第２の基板表
面とを重ね合わせた後、酸素ガス又は窒素ガスの雰囲気
下、９００〜１３００℃で加熱処理を行う工程を有す
る。

【００２７】さらに、前記本発明の埋め込み絶縁膜を有
する基板の製造方法においては、好適には、前記第１の
基板の前記第２の絶縁膜表面と、第２の基板の一方の面
とを貼り合わせる工程の後に、前記第１の基板表面を前
記第１の絶縁膜が露出するまで研磨する工程をさらに有
する。

【００２８】前記第１の基板の貼り合わせ面とは反対側
の表面を前記第１の絶縁膜が露出するまで研磨する工程
は、より好適には、記第１の絶縁膜の凸部を研磨ストッ
パーとして、前記第１の基板を研磨する工程を有してい
る。

【００２９】本発明によれば、以下の効果が期待でき
る。（１）平坦化のためのポリシリコン層の形成が不要とな
り、従来５μｍ程度の膜厚のポリシリコン層を形成する
必要があったものが、０．１μｍ程度の膜厚の絶縁膜を
積層すればよいことになる。従って、少量の成膜原料と
短い成膜時間で所望のＳＯＩ基板を作製することができ
るので、大幅に製造コストを削減することができる。

【００３０】（２）第１の絶縁膜を基板の凹凸パターン
の凸部上端の高さまで研磨し、平坦化する場合において
は、第１の絶縁膜の研磨レートが第１の基板の研磨レー
トに比して十分大きな研磨剤を用いることにより、第１
の基板の凹凸パターンの凸部を研磨ストッパーとするこ
とができる。このようにすることにより、研磨を確実に
第１の基板の凹凸パターンの凸部で終了させることがで
きる。また、研磨が進行しすぎたりすることもない。

【００３１】（３）平坦化された第１の絶縁膜の上に第
２の絶縁膜を形成するため、貼り合わせ前に第２の絶縁
膜表面の平坦化研磨が不要となり、貼り合わせが安定
し、基板貼り合わせの歩留り向上を図ることができる。

【００３２】（４）平坦化された第１の絶縁膜上に均一
な膜質の第２の絶縁膜を形成するため、十分な絶縁耐圧
を得ることができる。

【００３３】（５）さらに、絶縁膜として酸化シリコン
膜を用いる場合には、シリコン同士で貼り合わせを行う
場合に比べて、シリコンと酸化シリコン膜との間で安定
した結合が形成されるため、基板貼り合わせの歩留りの
向上を図ることができる。

【００３４】

【発明の実施の形態】以下、本発明の実施の形態を詳細
に説明する。第１実施形態第１の実施形態の製造フローチャートを図１に示す。以
下、本実施形態を図１のフローチャートに従って説明す
る。

【００３５】（Ａ）凹凸パターン形成工程先ず、基板１１を用意する。基板１１としては、シリコ
ン半導体基板、スピネル上にシリコンをエピタキシャル
成長させた基板、サファイヤ上にシリコンをエピタキシ
ャル成長させた基板、絶縁膜上に多結晶シリコンを熔
融、再結晶させた基板等を挙げることができる。本実施
形態では、結晶性に優れる単結晶シリコンからなる半導
体基板を用いる。また、シリコン半導体基板としては、
Ｎ型の不純物がドープされたＮ型半導体基板やＰ型の不
純物がドープされたＰ型半導体基板を用いることができ
る。

【００３６】次いで、半導体基板１１の片面に、フォト
リソグラフィやエッチング技術を用いて、例えば、深さ
が０．１μｍの溝ａを５００μｍ間隔で形成する（凹凸
パターンの形成）。該凹凸パターンの凸部には半導体素
子が形成され、該凹凸パターンの凹部に形成された第１
の絶縁膜により素子分離が行われることになる。

【００３７】（Ｂ）第１の絶縁膜形成工程その後、基板表面に第１の絶縁膜１３を形成する。第１
の絶縁膜１３としては、絶縁性を有し、成膜、研磨平坦
化が容易で、第２の絶縁膜との密着性に優れる膜であれ
ば特にその制限はなく、一般の半導体装置の層間絶縁膜
として用いられる絶縁膜を用いることができる。かかる
絶縁膜として、例えば、酸化シリコン膜、ＳＯＧ（Ｓｐ
ｉｎｏｎＧｌａｓｓ）膜、ＰＳＧ（Ｐｈｏｓｐｈｏ
ＳｉｌｉｃａｔｅＧｌａｓｓ）膜、ＢＰＳＧ（Ｂｏ
ｒｏＰｈｏｓｐｈｏＳｉｌｉｃａｔｅＧｌａｓ
ｓ）膜の他、ポリアリルエーテル、ポリイミド等の有機
高分子膜等を挙げることができる。

【００３８】本実施形態では、成膜が容易で、絶縁特性
に優れ、又汎用性の点から、例えば、熱酸化法、ＬＯＣ
ＯＳ（ＬｏｃａｌＯｘｉｄａｔｉｏｎｏｆＳｉｌ
ｉｃｏｎ）法又はＳｉＨ₄−Ｏ₂を用いるＣＶＤ法等を
用いて、膜厚０．１μｍ程度の酸化シリコン膜を形成し
ている。

【００３９】第１の絶縁膜１３の表面は、半導体基板１
１に形成された凹凸形状をそのまま反映した凹凸形状と
なっている。表面に凹凸が残存したままであると、後工
程である貼り合わせの際に気泡発生の原因となる。

【００４０】（Ｃ）第１の絶縁膜の研磨・平坦化工程従って、第１の絶縁膜１３表面を前記凹凸パターンの凸
部の高さまで研磨を行い、平坦化する。この研磨・平坦
化は、例えば、研磨パッドと研磨スラリーを用いる化学
的機械研磨法（ＣＰＭ法）により行うことができる。研
磨スラリーとしては、第１の絶縁膜の研磨レートに比し
てポリシリコンの研磨レートが極端に小さいものを用い
るのが好ましい。このような研磨剤を用いることによっ
て、第１の基板１１の凹凸パターンの凸部を研磨ストッ
パーとすることができる。

【００４１】本実施形態では、第１の酸化シリコン膜１
３の研磨レートに比べてポリシリコンの研磨レートが極
端に小さい中性から弱酸性（ｐＨ４〜７）の研磨スラリ
ーを用いるのが好ましい。かかる研磨剤としては、例え
ば、高純度セリア、ジルコニア、二酸化マンガン、アル
ミナ等を含有する研磨剤を挙げることができる。

【００４２】研磨が進み所定の高さに達したとき研磨を
停止させる。本実施形態では、研磨が凹凸パターンの凸
部に達したとき、研磨の進行を停止させる。即ち、凹凸
パターンの凹部の段差分だけ第１の絶縁膜が残存し、半
導体基板の凸部と凹部に残った第１の絶縁膜の高さが同
じとなった平坦な表面を有するものが得られる。

【００４３】（Ｄ）第２の絶縁膜の形成工程次いで平坦化された表面上に第２の絶縁膜１４を形成す
る。第２の絶縁膜としては、絶縁性を有し、成膜が容易
で、第１の絶縁膜との密着性が優れる膜であれば特にそ
の制限はない。特に第２の絶縁膜は、第２の基板と貼り
合わされるものであるため、第２の基板と層間密着性に
優れる材料からなるのが好ましい。

【００４４】かかる絶縁膜１４としては、例えば、酸化
シリコン膜、ＳＯＧ膜、ＰＳＧ膜、ＢＰＳＧ膜等を挙げ
ることができる。その他、９００〜１３００℃程度の耐
熱性を有するものであれば有機高分子膜を用いることも
できる。

【００４５】本実施形態では、第２の基板としてシリコ
ン基板を用いるので、シリコン基板と特に相性のよい
（層間密着性に優れる）酸化シリコン膜を形成してい
る。酸化シリコン膜は、例えば、熱酸化法又はＣＶＤ法
等を用いて、膜厚０．６μｍ程度で形成することができ
る。また、第２の絶縁膜は、第１の絶縁膜１３の上に、
ＣＶＤ法等により平坦な酸化シリコン膜を所定の膜厚で
成膜した後、該酸化シリコン膜上に他の絶縁膜をさらに
積層して形成することもできる。

【００４６】この第２の絶縁膜１４は平坦な表面を有す
る第１の絶縁膜１３及び半導体基板上に形成されるた
め、均一で表面が平坦な膜となる。従って、表面を平坦
化することなく、貼り合わせ可能な面を有する絶縁膜と
なっている。なお、所望に応じ、第２の絶縁膜１４の表
面を研磨・平坦化を行ってもよい。

【００４７】（Ｅ）貼り合わせ工程次いで、別個のベース基板１２を用意し、このものの一
方の面と、半導体基板１１の第２の絶縁膜１４表面との
重ね合わせを行う。ベース基板としては、シリコン半導
体基板、スピネル上にシリコンをエピタキシャル成長さ
せた基板、サファイヤ上にシリコンをエピタキシャル成
長させた基板、絶縁膜上に多結晶シリコンを熔融、再結
晶させた基板等を挙げることができる。本実施形態で
は、結晶性に優れる単結晶シリコンからなる半導体基板
を用いる。

【００４８】重ね合わせは、通常室温で行われるが、重
ね合わせの前には、十分に貼り合わせ面の洗浄等を行っ
て、貼り合わせ時に気泡発生の原因となるパーティクル
等の付着がないようにしておくのが好ましい。又、貼り
合わせ面にＯＨ基が存在して重ね合わせ時に接合が十分
に行われる表面状態にするために、基板表面のＲＣＡ洗
浄を行うことが好ましい。例えば、洗浄液として、ＮＨ
₃：Ｈ₂Ｏ₂：Ｈ₂Ｏ＝１：２：７の割合で混合した溶
液を用いることができる。洗浄後、表面はスピン方式で
乾燥するのが好ましい。温度を上げて乾燥する場合に
は、表面のＯＨ基が減少し、接合力が低下するおそれが
ある。

【００４９】両基板を重ね合わせた後、このものを酸素
又は窒素雰囲気で９００〜１３００℃、３０〜１２０分
間の加熱処理することにより、強固な接合状態を形成せ
しめることができる。

【００５０】（Ｆ）面取り・研削工程次に、基板外周部分の未接合部分の面取りを行い、接合
された半導体基板１１の裏面で段差を形成した側と反対
側を研削する。研削は、研削のダメージが活性層となる
ＳＯＩ層に到達しない厚さとなるまで行う。

【００５１】また、研削は、例えば、ダイヤモンド砥石
を用い、接合基板を高速回転させながら研削することが
できる。

【００５２】（Ｇ）選択研磨工程次いで、第１の酸化膜１３上に残存する厚さ１０μｍ前
後のシリコン膜１１を選択的に研磨する。このようにし
て、凹凸パターンの段差分だけが残存し、必要なＳＯＩ
層を有するＳＯＩ基板を製造することができる。

【００５３】このときの選択研磨は、例えば、第１の絶
縁膜として酸化シリコン膜を用いる場合には、研磨パッ
ドとシリコンと第１の絶縁膜との研磨レート比の大きい
研磨液、エチレンジアミン溶液等を使用するＣＭＰ法に
より行うことができる。このような研磨剤を用いること
により、第１の絶縁膜の凸部を研磨ストッパーとするこ
とができる。即ち、このよな条件で研磨を行うと、第１
の絶縁膜１３の凸部上に研磨が進んだ時点で研磨の進行
が停止することになる。即ち、ＳＯＩ層１５は、第１の
絶縁膜１３の段差分の厚さとなって残ることになる。

【００５４】本実施形態によれば、従来平坦化層として
必要であった厚い膜厚のポリシリコン層や酸化シリコン
層を形成することなく、薄い膜厚の絶縁膜を形成するだ
けでよい。従って、従来に比して成膜原料を節約でき、
かつ成膜時間も短くて済むので、大幅に製造コストの削
減を図ることができる。

【００５５】また、平坦化された第１の絶縁膜の上に第
２の絶縁膜を形成するため、貼り合わせ前に第２の絶縁
膜表面を平坦化する必要がなくなり、工程をより簡略化
することができる。

【００５６】さらに、平坦化された第１の絶縁膜上に、
均一な膜質の第２の絶縁膜を形成するため、十分な絶縁
耐圧が確保されたＳＯＩ基板を製造することができる。

【００５７】第２実施形態本実施形態では、ＳＯＩ基板上にデザインされる半導体
素子の種類により、厚い膜厚の埋め込み絶縁層が必要と
なる場合のＳＯＩ基板の製造例（即ち、より大きな絶縁
耐圧が必要となる場合の製造例）である。

【００５８】第２の実施形態の製造フローチャートを図
２に示す。以下、図２のフローチャートにより第２の実
施形態を説明する。（Ａ）凹凸パターンの形成工程先ず、単結晶シリコンからなる半導体基板２１を用意す
る。シリコン半導体基板としては、Ｎ型の不純物がドー
プされたＮ型半導体基板やＰ型の不純物がドープされた
Ｐ型半導体基板を用いることができる。

【００５９】次いで、半導体基板２１の片面に、例え
ば、トレンチ法により、深さが０．１μｍの溝ｂを５０
０μｍ間隔で形成する（凹凸パターンの形成）。

【００６０】（Ｂ）第１の絶縁膜の形成工程その後、この表面に第１の絶縁膜２３を形成する。第１
の絶縁膜２３としては、絶縁性を有し、成膜、研磨平坦
化が容易で、第２の絶縁膜との密着性に優れる膜であれ
ば特にその制限はないが、本実施形態では、ＳｉＨ₄−
Ｏ₂を用いるＣＶＤ法により、膜厚０．１μｍ程度の酸
化シリコン膜を形成している。

【００６１】第１の絶縁膜２３の表面は、半導体基板２
１に形成された凹凸形状をそのまま反映して凹凸が形成
される。凹凸が残存したままであると、後工程である貼
り合わせの際に気泡発生の原因となる。

【００６２】（Ｃ）第１の絶縁膜の研磨・平坦化工程従って、第１の絶縁膜２３を前記凹凸パターンの所定の
高さまで研磨を行い、表面を平坦化する必要がある。こ
の研磨平坦化は、例えば、研磨パッドと研磨スラリーを
用いる化学的機械研磨法（ＣＰＭ法）により行うことが
できる。研磨スラリーとしては、例えば、平均粒径が６
０ｎｍのコロイダルシリカにより段差を除去する。次い
で、平均粒径３０ｎｍのコロイダルシリカを用いて、貼
り合わせが可能な面粗さにする。

【００６３】このときの研磨は、平坦化された第１の絶
縁膜２３で凹凸パターンの凸部上は薄くなるため、製デ
バイスの種類によっては必要とされる耐圧が確保できな
い場合が生じる。この為、本実施形態では、第１の絶縁
膜２３を耐圧に必要な５００ｎｍ程度残存させて、研磨
を停止させる。

【００６４】（Ｄ）第２の絶縁膜の形成工程次に、平坦化された表面上に、第２の絶縁膜２４を形成
する。第２の絶縁膜２４としては、第１の実施形態と同
様にして、ＣＶＤ法により膜厚０．６μｍ程度の酸化シ
リコン膜を形成している。なお、この場合、第１の絶縁
膜上に所定の膜厚の平坦な酸化シリコン膜を形成した
後、該酸化シリコン膜上に他の平坦化用の絶縁膜を積層
することもできる。

【００６５】この第２の絶縁膜２４は平坦な表面を有す
る第１の絶縁膜２３上に形成されるため、均一で表面が
平坦な膜となる。従って、表面を平坦化することなく、
貼り合わせ可能な面を有する絶縁膜となっている。な
お、所望により、第２の絶縁膜表面の平坦化を行っても
よい。

【００６６】（Ｅ）貼り合わせ工程次いで、別個ベース基板２２を用意し、このものの一方
の面と、第２の絶縁膜２４表面との重ね合わせを行う。
ベース基板２２としては、本実施形態では、単結晶シリ
コンからなる半導体基板を用いている。

【００６７】重ね合わせは、通常室温で行われるが、重
ね合わせの前には十分に貼り合わせ面を洗浄等を行っ
て、貼り合わせ時に気泡発生の原因となるパーティクル
等の付着がないようにしておくのが好ましい。又第１実
施形態と同様に貼り合わせ面にＯＨ基が存在して重ね合
わせ時に接合が十分に行われる表面状態にしておくのが
好ましい。

【００６８】両基板を重ね合わせた後、このものに酸素
又は窒素雰囲気で９００〜１３００℃、３０〜１２０分
間の加熱処理を施すことにより、強固な接合状態を形成
せしめることができる。

【００６９】（Ｆ）面取り・基板研削工程次に、基板外周部分の未接合部分の面取りを行い、接合
された半導体基板２１の裏面で段差を形成した側と反対
側を研削する。研削は、研削のダメージが活性層となる
ＳＯＩ層２５に到達しない厚さとなるまで行う。

【００７０】また、研削は、例えば、ダイヤモンド砥石
を用い、接合基板を高速回転させながら研削することが
できる。

【００７１】（Ｇ）選択研磨工程次いで、第１の酸化膜２３上に残存する厚さ１０μｍ前
後のシリコン膜２５を選択研磨により段差分だけ残し
て、必要なＳＯＩ層２５を有するＳＯＩ基板を製造する
ことができる。

【００７２】なお、このときの選択研磨は、研磨パッド
とシリコンと第１の絶縁膜との研磨レート比の大きい研
磨液、例えば、第１の絶縁膜として酸化シリコン膜を用
いる場合には、エチレンジアミン溶液等を使用するＣＭ
Ｐ法により行うことができる。このような研磨剤を用い
ることにより、第１の絶縁膜を研磨ストッパーとするこ
とができる。即ち、この条件で研磨を行うと、研磨が第
１の絶縁膜２３の凸部上に進んだ時点で研磨の進行が停
止することになる。このとき、ＳＯＩ層２５は、第１の
絶縁膜２３の段差分の厚さとなって残る。

【００７３】本実施形態は、第１の絶縁膜２３の研磨
を、基板上に形成された凹凸パターンの凸部の高さより
も５００ｎｍ程度高い位置で停止させている。従って、
本実施形態によれば、第１実施形態の奏する効果に加え
て、厚い膜厚の埋め込み絶縁膜が形成されることになる
ため、高い絶縁耐圧を要求されるデバイスの製造に用い
ることのできるＳＯＩ基板を製造することができる。

【００７４】

【発明の効果】以上説明したように、本発明によれば、
従来平坦化層として必要とされていた厚い膜厚のポリシ
リコン層や酸化シリコン層を形成することなく、薄い膜
厚の絶縁膜を積層するだけでよい。従って、従来に比し
て成膜原料を節約でき、かつ成膜時間も短くて済むの
で、大幅にＳＯＩ基板の製造コストの削減を図ることが
できる。

【００７５】また、平坦化された第１の絶縁膜の上に第
２の絶縁膜を形成するため、貼り合わせ前に第２の絶縁
膜表面を平坦化する必要がなくなり、製造工程をより簡
略化することができる。

【００７６】さらに、平坦化された第１の絶縁膜上に、
均一な膜質の第２の絶縁膜を形成するため、十分な絶縁
耐圧が確保されたＳＯＩ基板を製造することができる。

【００７７】特に、基板表面に形成された凹凸パターン
の凸部の高さを限度として、それより高い任意の位置で
第１の絶縁膜の研磨を停止させることができるので、所
望の膜厚の埋め込み絶縁膜を形成することが可能であ
る。

【００７８】また、第２の絶縁膜を第２の基板と層間密
着性に優れる膜を用いる場合には、貼り合わせが安定す
る。従って、本発明のＳＯＩ基板の製造方法によれば、
高品質のＳＯＩ基板を歩留りよく、かつ低廉された製造
コストで製造することができる。

【００７９】従って、本発明により製造されるＳＯＩ基
板は、種々の膜厚の埋め込み絶縁膜を有する高品質なＳ
ＯＩ基板であり、ＳＯＩ基板上にデザインされる種々の
素子を有する種々の半導体装置の製造に利用することが
できる。

【図面の簡単な説明】

【図１】図１は、本発明のＳＯＩ基板の製造工程を示す
フローチャートである。

【図２】図２は、本発明のＳＯＩ基板の製造工程を示す
フローチャートである。

【図３】図３は、従来のＳＯＩ基板の製造工程を示すフ
ローチャートである。

【図４】図４は、従来のＳＯＩ基板の製造工程を示すフ
ローチャートである。

【符号の説明】

１１，２１…第１の基板、１２，２２…第２の基板、１
３，２３…第１の絶縁層、１４，２４…第２の絶縁層、
１５，２５…ＳＯＩ層、３１，３７…シリコンウェー
ハ、３２…パッドＳｉＯ₂膜、３３…ＳｉＮ膜、３４…
ＬＯＣＯＳ酸化膜、３５…ＳｉＯ₂層、３６…平坦化用
の層、４１…活性層基板側のシリコン基板、４２…支持
基板側のシリコン基板、４３…表面層（酸化膜）、ａ，
ｂ…基板の凹凸パターン凹部（溝）

Claims

【特許請求の範囲】

【請求項１】第１の基板の一方の面に凹凸パターンを形
成する工程と、前記第１の基板の凹凸パターンを形成した面上に、第１
の絶縁膜を形成する工程と、前記第１の絶縁膜表面を所定の高さになるまで研磨して
平坦化する工程と、前記第１の絶縁膜上に、第２の絶縁膜を形成する工程
と、前記第１の基板の前記第２の絶縁膜表面と、第２の基板
の一方の面とを貼り合わせる工程とを有する、埋め込み絶縁膜を有する基板の製造方法。
【請求項２】前記第１の基板の一方の面に凹凸パターン
を形成する工程は、単結晶シリコンからなる半導体基板
の半導体素子形成領域に、凹凸パターンを形成する工程
を有する、請求項１記載の埋め込み絶縁膜を有する基板の製造方
法。
【請求項３】前記第１の基板の凹凸パターンを形成した
面上に、第１の絶縁膜を形成する工程は、前記第１の基
板の凹凸パターン上に、熱酸化法又はＣＶＤ（Ｃｈｅｍ
ｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）法によ
り酸化シリコン膜を形成する工程を有する、請求項１記載の埋め込み絶縁膜を有する基板の製造方
法。
【請求項４】前記第１の絶縁膜表面を所定の高さになる
まで研磨して平坦化する工程は、前記基板の凹凸パター
ンの凸部上端の高さまで、前記第１の絶縁膜表面を研磨
して平坦化する工程を有する、請求項１記載の埋め込み絶縁膜を有する基板の製造方
法。
【請求項５】前記第１の絶縁膜表面を所定の高さになる
まで研磨して平坦化する工程は、前記基板の凹凸パター
ンの凸部を研磨ストッパーとして、前記第１の絶縁膜表
面を研磨して平坦化する工程を有する、請求項１記載の埋め込み絶縁膜を有する基板の製造方
法。
【請求項６】前記第１の絶縁膜表面を所定の高さになる
まで研磨して平坦化する工程は、前記第１の絶縁膜の研
磨レートと前記基板の研磨レートの比が１０以上である
研磨剤を用いて、前記第１の絶縁膜表面を研磨して平坦
化する工程を有する、請求項１記載の埋め込み絶縁膜を有する基板の製造方
法。
【請求項７】前記第１の絶縁膜上に第２の絶縁膜を形成
する工程は、前記第１の絶縁膜上に、熱酸化法又はＣＶ
Ｄ（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉ
ｏｎ）法により酸化シリコン膜を形成する工程を有す
る、請求項１記載の埋め込み絶縁膜を有する基板の製造方
法。
【請求項８】前記第１の基板の第２の絶縁膜表面と、第
２の基板の一方の面とを貼り合わせる工程は、前記第１
の基板の第２の絶縁膜表面と第２の基板の一方の表面と
を重ね合わせた後、酸素又は窒素雰囲気下、９００〜１
３００℃で加熱処理を行う工程を有する、請求項１記載の埋め込み絶縁膜を有する基板の製造方
法。
【請求項９】前記第１の基板の前記第２の絶縁膜表面
と、第２の基板の一方の面とを貼り合わせる工程の後
に、前記第１の基板の貼り合わせ面とは反対側の表面を
前記第１の絶縁膜が露出するまで研磨する工程をさらに
有する、請求項１記載の埋め込み絶縁膜を有する基板の製造方
法。
【請求項１０】前記第１の基板の貼り合わせ面とは反対
側の表面を前記第１の絶縁膜が露出するまで研磨する工
程は、前記第１の絶縁膜の凸部を研磨ストッパーとし
て、前記第１の基板を研磨する工程を有する、請求項１記載の埋め込み絶縁膜を有する基板の製造方
法。