CN101188190B - Soq基板以及soq基板的制造方法 - Google Patents
Soq基板以及soq基板的制造方法 Download PDFInfo
- Publication number
- CN101188190B CN101188190B CN2007101864843A CN200710186484A CN101188190B CN 101188190 B CN101188190 B CN 101188190B CN 2007101864843 A CN2007101864843 A CN 2007101864843A CN 200710186484 A CN200710186484 A CN 200710186484A CN 101188190 B CN101188190 B CN 101188190B
- Authority
- CN
- China
- Prior art keywords
- substrate
- soq
- silicon
- film
- technology
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 159
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 88
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 84
- 239000010703 silicon Substances 0.000 claims abstract description 83
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 62
- 239000010453 quartz Substances 0.000 claims abstract description 57
- 238000005516 engineering process Methods 0.000 claims abstract description 48
- 239000001257 hydrogen Substances 0.000 claims abstract description 26
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 26
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 23
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 claims abstract description 17
- 238000004381 surface treatment Methods 0.000 claims abstract description 6
- 239000010408 film Substances 0.000 claims description 59
- 238000000034 method Methods 0.000 claims description 49
- 238000010438 heat treatment Methods 0.000 claims description 29
- 238000013459 approach Methods 0.000 claims description 26
- 150000002500 ions Chemical class 0.000 claims description 25
- 230000008569 process Effects 0.000 claims description 20
- 239000010409 thin film Substances 0.000 claims description 20
- 238000012545 processing Methods 0.000 claims description 13
- 238000005468 ion implantation Methods 0.000 claims description 10
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 9
- 239000004568 cement Substances 0.000 claims description 9
- 239000002131 composite material Substances 0.000 claims description 9
- 230000003746 surface roughness Effects 0.000 claims description 9
- 239000000853 adhesive Substances 0.000 claims description 6
- 230000001070 adhesive effect Effects 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000007669 thermal treatment Methods 0.000 claims description 3
- 238000007788 roughening Methods 0.000 abstract description 10
- 238000002347 injection Methods 0.000 abstract description 9
- 239000007924 injection Substances 0.000 abstract description 9
- 230000004913 activation Effects 0.000 abstract description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 41
- 239000000203 mixture Substances 0.000 description 11
- 230000002950 deficient Effects 0.000 description 9
- 238000010023 transfer printing Methods 0.000 description 9
- 229940090044 injection Drugs 0.000 description 7
- RPAJSBKBKSSMLJ-DFWYDOINSA-N (2s)-2-aminopentanedioic acid;hydrochloride Chemical compound Cl.OC(=O)[C@@H](N)CCC(O)=O RPAJSBKBKSSMLJ-DFWYDOINSA-N 0.000 description 6
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 125000004429 atom Chemical group 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 238000000227 grinding Methods 0.000 description 4
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 208000037656 Respiratory Sounds Diseases 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 150000002431 hydrogen Chemical class 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910018557 Si O Inorganic materials 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000009477 glass transition Effects 0.000 description 2
- 230000008676 import Effects 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 239000003595 mist Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 230000035882 stress Effects 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 230000033228 biological regulation Effects 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 230000003116 impacting effect Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
- H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
本发明提供SOQ基板及其制造方法，该制造方法包括：进行离子注入工艺，在硅基板的主面侧形成氢离子注入层；进行表面处理工艺，对石英基板和上述硅基板的至少其中一方的主面进行活性化处理；进行贴合工艺，将上述石英基板的主面与上述硅基板的主面贴合；进行剥离工艺，在不加热情况下从上述贴合基板的上述硅基板机械性地剥离硅薄膜，在上述石英基板的主面上形成硅膜；以及以1000℃以下的温度，对上述硅膜进行氢热处理的工艺。本发明能够抑制SOQ膜的表面粗糙化并提供高品质的SOQ基板。
Description
技术领域
本发明涉及在石英基板上具有硅膜的SOQ基板及其制造方法。
背景技术
期待可以应用于光学装置的在石英基板上具有硅薄膜的SOQ基板(Silicon on Quartz)，例如应用于TFT液晶显示器制造用装置等的SOI基板，作为拥有与通常的SOI基板不同用途的基板，近年来受到重视。为了得到此种SOQ基板，提出一种将SOI层形成用的硅基板和处理(handling)用基板也就是石英基板这样的异种材料基板贴合，而在石英基板上形成硅薄膜的方法。
以往，作为贴合2片基板来制造SOI基板的方法，已知有SOITEC法(SmartCut法)，此方法是将在贴合面侧已注入氢离子的硅基板与处理用基板贴合，并进行大约500℃以上的热处理，以从注入氢离子浓度最高的区域将硅薄膜热剥离；此方法以下述的机制为基础，亦即借助加热被称为“氢气泡(利用注入氢离子而形成)”的高密度的“气泡”，使得“气泡”成长，然后利用此“气泡成长”来剥离硅薄膜，例如参照“日本特许第3048201号公报”或A.J.Auberton-Herve等人的论文“SMART CUT TECHNOLOGY：INDUSTERIAL STATUS of SOI WAFER PRODUCTION and NEWMATERIAL DEVELOPMENTS”，Electrochemical Society Proceedings Volume99-3(1999)p.93-106)。
然而，将上述SOITEC法作为SOQ基板的制造方法时，会产生以下的问题。在SOITEC法中，在将硅基板与支持基板(绝缘基板)贴合后，是以500℃以上的温度，沿着氢离子注入界面进行热剥离，但是在所贴合的是硅基板和石英基板这样的热膨胀系数不同的两片基板的条件下，若进行500℃以上的热处理，则会由于这两片基板的热膨胀系数的差异而发生热应变，由于此热应变，容易发生接合面的剥离或裂纹等。因此，希望以较低温度的工艺来 完成硅薄膜的剥离，但是，一般来说，为了使硅基板和石英基板的整个贴合面的贴合状态良好而使其拥有充分的接合强度，在两基板贴合的状态下，必须进行较高温度的热处理。
也就是说，在将硅基板与石英基板贴合以制作SOQ基板的情况下，会有以下的问题：为了避免由于两基板的热膨胀系数差异而产生热应变，进而造成接合面产生剥离或裂纹等，需要低温化工艺；而为了使整个贴合面成为良好的状态，需要以较高的温度进行热处理，此两个问题的关系互相矛盾。而SOITEC法无法解决此问题。
另外，若以500℃以上的温度来进行热剥离，当剥离时，会产生SOI层的表面粗糙化。若根据“参照UCS半导体基础技术研究会监修‘SOI的科学’(Realize公司)第二章(2000年)”，即使是在1μm×μm的极狭小范围内，也认为会发生PV值(Peak to Valley)为65nm(纳米)程度的高低差。作为将此种粗糙表面平坦化的手段，例如有利用镜面研磨的方法或在氩等的气氛中进行高温(1100～1200℃程度)热处理，但是若考虑石英的玻璃转移温度为1050～1090℃，则后者的利用高温热处理来进行平坦化的方法无法作为SOQ基板的制造方法。
因此，想要利用前者的方法(镜面研磨法)来进行平坦化，但是若考虑上述表面粗糙的程度(1μm×μm的区域内的PV值为65nm程度)，则在整个SOQ基板表面上将会发生100nm(纳米)以上的高低差。所以，例如进行CMP研磨时，研磨量要求在100nm以上，但是此程度的研磨量会导致基板的中心和周边的研磨条件显著地出现微妙的差异，很难确保SOQ层的厚度在整个SOQ基板上是均匀的。
此外，已知有利用氢热处理来促进表面的硅再排列以得到镜面的方法(例如参照Sato等人的论文“Hydrogen Annealed Silicon-on-Insulator”，Appl.Phys.Lett.65，pp.1924-1926(1994)。由于此平坦化处理也需要以1040℃(低压环境下)至1150℃(常压环境下)这样的温度来进行热处理，所以很难应用于SOQ基板的工艺中。
发明内容
发明所要解决的问题
本发明是鉴于上述问题而开发出来的，其目的在于抑制刚剥离后的S0Q膜的表面粗糙度，且以较低温度(1000℃以下)的氢热处理来实现SOQ膜的镜面化。
解决问题的技术手段
为了解决上述问题，本发明提供一种SOQ基板的制造方法，该制造方法包括以下步骤：
进行离子注入工艺，此工艺是在硅基板的主面侧形成氢离子注入层；
进行表面处理工艺，此工艺是对石英基板和上述硅基板的至少其中一方的主面进行活性化处理；
进行贴合工艺，此工艺是将上述石英基板的主面与上述硅基板的主面贴合；
进行剥离工艺，此工艺是在没有加热的情况下，从上述贴合基板的上述硅基板机械性地剥离硅薄膜，而在上述石英基板的主面上形成硅膜；以及
以1000℃以下的温度，对上述硅膜进行氢热处理的工艺。
优选为：上述氢热处理时的温度范围为800℃以上，上述氢热处理的气氛中的氢浓度为0.5％以上。
上述活性化处理能利用等离子体处理或臭氧处理至少其中之一来实行；在进行上述贴合工艺的步骤后而在进行上述剥离工艺的步骤前，也可以包括以下步骤：在上述石英基板与上述硅基板贴合的状态下，以350℃以下的温度进行热处理的工艺。
上述硅基板，可以作成在其主面上具有硅氧化膜；上述硅氧化膜的厚度例如为0.2μm以上。
另外，为了解决上述问题，本发明提供一种SOQ基板的制造方法，该制造方法包括以下步骤：
进行离子注入工艺，此工艺是在硅基板的主面侧形成氢离子注入层；
进行表面处理工艺，此工艺是对石英基板和上述硅基板的至少其中一方的主面进行活性化处理；
进行贴合工艺，此工艺是将上述石英基板的主面与上述硅基板的主面贴合；
进行剥离工艺，此工艺是在没有加热的情况下，从所贴合基板的上述硅基板机械性地剥离硅薄膜，而在上述石英基板的主面上形成硅膜；以及
以1000℃以下的温度，对上述硅膜进行氢热处理的工艺；
其中，在所述硅基板的主面上预先设置有0.2μm以上的氧化膜，该氧化膜的膜厚tox与氢离子注入层的平均离子注入深度L的关系满足2L≤tox。
发明效果
根据本发明，由于可以谋求SOQ基板的工艺低温化，不需要如以往方法般的在较高温度范围内进行剥离，可抑制刚剥离后的SOQ膜的表面粗糙度，除了可确保SOQ基板的全部表面有均匀的SOQ膜的厚度以外，由于全部处 理工艺是在低温条件下进行的，所以可抑制转印缺陷或滑移差排等的发生，而得到高品质的SOQ晶圆。
附图说明
图1(A)至图1(G)用来说明本发明的SOQ基板的制造方法的工艺例。
图2(A)是剖面图，用来说明本发明的SOQ基板的制造方法中所使用的单晶硅基板的贴合面的概略模样；以及
图2(B)是剖面概略图，示出利用剥离而得到的硅膜的SOQ基板。
其中，附图标记说明如下：
10硅基板
11氧化膜
12离子注入层
13硅膜
14单晶硅的基体
20石英基板
具体实施方式
实施本发明的优选方案
以下根据实施例，说明有关本发明的SOQ基板的制造方法。
实施例1
图1(A)至图1(G)用来说明本发明的SOQ基板的制造方法的工艺例。另外，在本实施例中，是在硅基板的表面预先设置氧化膜，但是该氧化膜并不是必要的构成，硅基板也可以是没有设置氧化膜的一般硅基板。
图1(A)所示的硅基板10一般是单晶硅基板；处理基板是石英基板20。在此，单晶硅基板10例如是利用CZ法(切克劳斯基法)制成的一般市面上销售的硅基板，其导电型、电阻率等电特性、结晶方位、结晶直径等，可以依据装置(device)的设计值、工艺或所要制造的装置的表面积等(提供给本发明的方法制造出来的SOQ基板)适当地进行选择。另外，在单晶硅基板 10的表面(贴合面)，也可以利用热氧化等方式预先形成氧化膜11。
要贴合在一起的单晶硅基板10与石英基板20的直径是相同的，为了便于之后的装置形成工艺，在石英基板20上也预先设置与设在单晶硅基板10上的定向平面(orientation flat(OF))同样的OF，最好是使这些OF彼此互相一致地进行贴合。
首先参考图1(B)，通过氧化膜11，将氢离子注入单晶硅基板10的表面。此表面即离子注入面将成为之后的“接合面(贴合面)”。借助氢离子注入，在单晶硅基板10的表面附近的规定深度(平均离子注入深度L)，形成均匀的离子注入层12，而在单晶硅基板10的表面中的对应平均离子注入深度L的区域，形成局部存在于该区域的“微小气泡层”，如图1(C)所示。
氢离子注入时的掺杂量与SOQ基板的规格等相对应，例如可以在1×1016 原子/cm2～4×1017原子/cm2的范围内，选择适当的值。另外，就利用SmartCut法来制作SOI基板的情况而言，若氢离子的掺杂量超过1×1017原子/cm2，则之后所得到的SOI层会发生表面粗糙化，所以一般是将掺杂量设为7×1016原子/cm2左右。但是，根据本发明人的研究结果，发现在以往的方法中，以上述离子注入条件所产生的SOI层表面粗糙化的原因，并不是由于氢离子的掺杂量，而是由于为了得到SOI层而剥离硅薄膜时所采用的较高温度(例如500℃)的热处理工艺。
如上所述，利用SmartCut法来制作SOI基板时，是将氢离子注入硅基板的贴合面侧，高密度地产生被称为“氢气泡”的“气泡”，并利用由较高温度的热处理所产生的“氢气泡”的“气泡成长”来热剥离硅薄膜。在此，“气泡成长”既然是氢原子的扩散现象，以高浓度掺杂条件所形成的极高密度的“气泡”在“成长”的过程中就会显著地产生氢原子的扩散。而且，如此的原子扩散现象，可以解释为产生SOI层的表面粗糙化的原因。
因此，在如本发明般地低温剥离硅薄膜的情况下，由于可以大幅地抑制在该剥离处理工艺中的氢原子的扩散，即使注入高掺杂量的氢离子，也不会使SOI层发生表面粗糙化的现象。本发明人以各种掺杂量来进行氢离子注入，并调查对于SOI层的表面粗糙化所造成的影响，而只要以至多350℃度的低温热处理来实行硅薄膜的剥离，则至少到4×1017原子/cm2为止的掺杂量， 并没有看到表面粗糙化。
借助离子注入时的加速电压来控制离子注入层12的从单晶硅基板10表面(与氧化膜11的界面)算起的深度(平均离子注入深度L)，此深度取决于想要剥离多厚的SOQ层，例如将平均离子注入深度L设为0.5μm以下，则加速电压要设成50～100keV等。另外，在将离子注入Si晶体的工艺中，通常为了要抑制注入离子的穿隧效应(channeling)，要在单晶硅基板10的离子注入面预先形成氧化膜等的绝缘膜，也可以通过此绝缘膜来进行离子注入。
对于以此种方式而形成有离子注入层12的单晶硅基板10和石英基板20的各个接合面，以表面洁净化、表面活性化等作为目的，进行等离子体处理、臭氧处理等，如图1(D)所示。另外，进行表面处理的目的，是为了要除去表面(接合面)的有机物、或是增加表面上的OH基来谋求表面活性化等；在单晶硅基板10和石英基板20的接合面，并不需要双方都进行处理，也可以仅对其中一方的接合面进行处理。
在借助等离子体处理来实行此表面处理的情况下，将已经预先进行RCA洗净等的表面洁净的单晶硅基板和/或石英基板放置在真空室内的试样台上，并以规定的真空度的方式，将等离子体用气体导入该真空室内。另外，作为在此所使用的等离子体用气体种类，有氧气、氢气、氩气或是这些气体的混合气体，或是氢气和氦气的混合气体等。导入等离子体用气体后，产生100W程度的电力的高频等离子体，而对要被等离子体处理的单晶硅基板和/或石英基板的表面，进行5～10秒程度的处理，然后结束。
在以臭氧处理来实行表面处理的情况下，将表面洁净的单晶硅基板和/或石英基板放置在含氧气氛的室内的试样台上，并将氮气或氩气等的等离子体用气体导入该室内后，产生规定电力的高频等离子体，并借助该等离子体将气氛中的氧变换成臭氧，而对要被处理的单晶硅基板和/或石英基板的表面进行规定时间的处理。
将进行如此的表面处理后的单晶硅基板10和石英基板20的表面作为接合面，来使其密接而贴合，如图1(E)所示。如上述，单晶硅基板10和石英基板20的至少一方的表面(接合面)，由于借助等离子体处理或臭氧处理等被进行表面处理而活性化，所以即使是在室温密接(贴合)的状态下也能 够得到充分的接合强度，可耐住在后续工艺中的机械性剥离或机械研磨等。
并且，接着图1(E)所示的贴合工艺，在贴合单晶硅基板10和石英基板20的状态下，也可设置以350℃以下的温度进行热处理的工艺。此热处理工艺的主要目的是为了得到可以提高已形成于单晶硅基板10上的氧化膜和石英基板20的接合强度的效果。
将此热处理温度设定在350℃以下的主要理由，除了防止发生“氢气泡”，还考虑到单晶硅和石英之间的热膨胀系数差与由于该热膨胀系数差所导致的应变量、以及此应变量和单晶硅基板10与石英基板20的厚度而决定出来。
单晶硅基板10与石英基板20的厚度大约相同的情况，由于单晶硅的热膨胀系数(2.33×10-8)与石英的热膨胀系数(0.6×10-6)之间有很大的差异，所以在以超过350℃的温度来进行热处理的情况下，由于两基板间的刚性差异，会发生因热应变而产生的裂纹或接合面的剥离等严重的情况，单晶硅基板或石英基板会发生裂缝。根据此考虑，将热处理温度的上限选择为350℃。
另外，根据氢离子的注入量，施加此热处理能够由于单晶硅基板10和石英基板20这两个基板间的热膨胀系数差异而产生热应力，因而能够期待可减弱离子注入层12内的硅原子的化学键这样的附带效果。
当以比较高的掺杂量8×1016～4×1017原子/cm2来实行图1(B)所示的氢离子的注入时，在离子注入层12内，高密度地产生Si-H键或具有不成对价电子的Si原子。若在贴合基板的状态下进行热处理，则由于硅晶体的热膨胀系数比石英大，造成在贴合基板整个面上在两个基板间产生大的应力。
在离子注入层12内的对应平均离子注入深度L的区域存在“微小气泡层”，此处会产生具有不成对价电子的Si原子和高密度的Si-H键等，局部的原子结合状态处于脆弱状态，所以若对此状态的离子注入层12施加因上述基板间的热膨胀系数差异而产生的应力，则原本脆弱状态的化学键易被切断，使得离子注入层12内的硅原子的化学键显著地弱化。而且350℃以下的温度是低温，由于在此低温条件下硅晶体中的氢原子不会发生显著程度的扩散，所以也不会发生在以往的方法中会成为问题的SOQ膜的表面粗糙化。
接着此热处理，利用适当的方法，对贴合晶片赋予外部冲击，以将硅膜13从单晶硅的基体(bulk)14机械性地剥离，从而在石英基板20上得到隔着氧化膜11设置的SOQ膜，如图1(F)所示。另外，作为从外部赋予用来 剥离硅薄膜的冲击手段，有各种手段，但是此剥离是在没有加热的情况下实行的。
以此种方式得到的SOQ膜，当利用原子间力显微镜(AFM)来测量其剥离后的表面的10μm×10μm的区域时，所得到的表面粗度的均方根(RMS)的平均值良好地为5nm(纳米)以下。此外，SOQ膜的基板面内偏差(PV)为4纳米以下。可以得到如此的较平滑剥离面的原因，就是因为本实施例的剥离机构与以往的热剥离不同。
为了使此SOQ膜表面更平滑化，在石英的玻璃转移温度(1000℃)以下的温度进行氢热处理，如图1(G)所示。并且，此氢热处理也有修复氢离子的注入损伤的效果。进行此氢热处理时的温度条件设在800～1000℃的范围，优选将该气氛中的氢浓度设成0.5％以上。
样品(sample)的刚剥离后的表面粗度的RMS平均值大约为5纳米，在进行上述氢热处理后，当以原子间力显微镜(AFM)测量SOQ膜的表面粗度(测量区域10μm×10μm)时，结果的均方根(RMS)的平均值良好地为0.3nm(纳米)以下。
实施例2
本实施例是研究讨论有关在硅基板10的主面上设有氧化膜时的厚度的例子。
图2(A)是剖面图，用来说明本发明的SOQ基板的制造方法中所使用的单晶硅基板的贴合面的概略模样；而图2(B)是具有利用剥离而得到的硅膜的SOQ基板的剖面概略图。
如图2(A)所示，在单晶硅基板10的其中一方的主面(贴合面)上，设有膜厚tox的硅氧化膜11，在基板表面附近，在平均离子注入深度L处形成氢离子注入层12。在本实施例中，为了在与石英基板贴合后的硅薄膜的剥离工艺中，能够抑制转印缺陷和滑移差排的发生，将氧化膜11的膜厚tox设成0.2微米(μm)以上。
在单晶硅基板10和石英基板20贴合后的剥离工艺中，在图2(A)中符号12所示的平均离子注入深度L的位置，发生硅薄膜的剥离，此硅薄膜是经由氧化膜11而被转印在石英基板20上，从而成为SOQ膜13的，如图2 (B)所示。
然而，石英基板20的贴合面并不是理想的完全平坦面，由于有微观的凹凸不平或有微小的粒子附着在贴合面上，因而处于表面发生凹凸的状态。若将拥有此种贴合面的石英基板20与单晶硅基板10接合，则会反映此石英基板20的表面凹凸等，进而在贴合面内产生局部的“间隙”，结果将产生局部的应变集中区域。
以往的方法，为了提高接合强度，在“正式(主要)接合”工艺中，进行较高温度的热处理，在此热处理工艺中，在石英基板20与氧化膜11的接合面，局部地发生Si和O原子的再排列，因而有缓和应变集中的趋势，但是，在如本发明般地全部以低温处理工艺来制作SOQ基板的情况下，由于并没有从外部赋予热能(此热能用来使原子发生再排列以缓和局部的应变)，所以在贴合单晶硅基板10和石英基板20后，若由外部赋予冲击等来剥离硅薄膜，则会反映石英基板20的表面凹凸等，发生局部的应变集中，因而会产生不良情况如滑移差排或转印不良等缺陷。
本发明的SOQ基板的制造方法是以抑制因硅基板与石英基板之间的热膨胀系数差异而产生的热应变(热应力)为目的，采用低温处理工艺，而不是如现有技术那样以提高两基板的接合强度为目的、以较高的温度进行热处理，本发明以低温处理取代现有技术的高温热处理，将氧化膜11的膜厚tox设成0.2μm以上的比较厚的厚度，使得从单晶硅基板侧剥离出来的薄膜拥有充分的机械性强度，且利用比较厚的氧化膜来吸收、缓和应变，因此能够抑制在剥离工艺中发生的转印缺陷。
在本发明中，将氧化膜11的膜厚tox设成0.2μm以上的主要理由，是为了要增加从单晶硅基板侧剥离出来的薄膜(也就是氧化膜和硅膜)的总厚度，以提高机械性强度；并为了使得氧化膜能够吸收、缓和该应变，从而抑制剥离工艺中的“转印缺陷”的发生。并且，本发明所选择的0.2μm以上的氧化膜厚度是根据经验而得到的数值，此数值可以有效地使得从贴合界面发生的转印缺陷或滑移差排等不会到达硅薄膜。
当剥离硅膜而转印在石英基板上的时候，从单晶硅基板侧剥离的薄膜的机械性强度是根据厚度tSi(＝L)的硅薄膜和膜厚tox的氧化膜的合计膜厚来决定的，硅薄膜和氧化膜的合计膜厚(tSi+tox)越厚，则越能够抑制发生在 剥离工艺中的空隙等的“转印缺陷”。
例如，在氧化膜11的厚度为0.1μm程度的薄厚度情况下，在此氧化膜11与石英基板20的贴合面之间，由于存在微粒等，所以局部地产生“间隙”的情况，因为容易发生应变集中，基于此原因而容易发生转印缺陷或滑移差排等，但是在氧化膜11的厚度设成0.2μm以上的情况下，在氧化膜11中的应变会被缓和，因此可减轻对于设在其上的硅膜(SOQ膜)的应力负荷。
当贴合基板是选定的由两片硅基板形成的SOI基板时，SOI层(氧化膜)的厚度一般是设为0.1μm，但是在SOQ基板的情况下，作为处理(handling)用基板，由于采用了由Si-O键所构成的石英基板，所以由设在单晶硅基板的其中一方主面上的Si-O键所构成的氧化膜即使厚度为0.2μm以上，也不会发生任何不良情况。并且通过将单晶硅基板的表面热氧化，便能够由上述氧化膜11容易地得到高品质的膜。
此外，根据本发明人进行的实验，即使将设在单晶硅基板上的氧化膜11的膜厚(tox)选择为SOQ膜的厚度(即L或tSi)的2倍以上(2L≤tox)，也能得到可以有效地抑制发生在剥离工艺中的缺陷的效果。在此情况下，可以利用SOQ膜的2倍以上(2L≤tox)的厚度的氧化膜将在贴合面内局部地产生的应变加以缓和，这被认为可以减轻对于设在其上的硅膜(SOQ膜)的应力负荷。
因此，也可采用这样一种基板作为要与石英基板贴合的单晶硅基板：其氧化膜的膜厚(tox)和氢离子注入层的平均离子注入深度L满足2L≤tox的关系。
产业上的利用可能性
本发明提供一种SOQ基板的低温化工艺、能抑制SOQ膜的表面粗糙化的SOQ基板的制造方法以及高品质的SOQ基板。
Claims (15)
1.一种SOQ基板的制造方法，其特征为包括以下步骤：
进行离子注入工艺，此工艺是在硅基板的主面侧形成氢离子注入层；
进行表面处理工艺，此工艺是对石英基板和所述硅基板的至少其中一方的主面进行活性化处理；
进行贴合工艺，此工艺是将所述石英基板的主面与所述硅基板的主面贴合；
进行剥离工艺，此工艺是在没有加热的情况下，从所贴合基板的所述硅基板机械性地剥离硅薄膜，而在所述石英基板的主面上形成硅膜；以及
以1000℃以下的温度，对所述硅膜进行氢热处理的工艺；
其中，在所述硅基板的主面上预先设置有0.2μm以上的氧化膜，
该氧化膜的膜厚tox与氢离子注入层的平均离子注入深度L的关系满足2L≤tox。
2.如权利要求1所述的SOQ基板的制造方法，其中进行所述氢热处理时的温度范围为800℃以上。
3.如权利要求1所述的SOQ基板的制造方法，其中所述氢热处理的气氛中的氢浓度为0.5％以上。
4.如权利要求2所述的SOQ基板的制造方法，其中所述氢热处理的气氛中的氢浓度为0.5％以上。
5.如权利要求1所述的SOQ基板的制造方法，其中所述活性化处理是利用等离子体处理或臭氧处理至少其中之一来实行的。
6.如权利要求2所述的SOQ基板的制造方法，其中所述活性化处理是利用等离子体处理或臭氧处理至少其中之一来实行的。
7.如权利要求3所述的SOQ基板的制造方法，其中所述活性化处理是利用等离子体处理或臭氧处理至少其中之一来实行的。
8.如权利要求4所述的SOQ基板的制造方法，其中所述活性化处理是利用等离子体处理或臭氧处理至少其中之一来实行的。
9.如权利要求1～8中任一项所述的SOQ基板的制造方法，其中在进行所述贴合工艺的步骤后而在进行所述剥离工艺的步骤前，包括以下步骤：在所述石英基板与所述硅基板贴合的状态下，以350℃以下的温度，进行热处理的工艺。
10.如权利要求1～8中任一项所述的SOQ基板的制造方法，其中所述氧化膜是硅氧化膜。
11.如权利要求9所述的SOQ基板的制造方法，其中所述氧化膜是硅氧化膜。
12.一种SOQ基板，是利用权利要求1～8中任一项所述的方法制得的SOQ基板，所述硅膜的表面粗度的均方根为0.3nm以下。
13.一种SOQ基板，是利用权利要求9所述的方法制得的SOQ基板，所述硅膜的表面粗度的均方根为0.3nm以下。
14.一种SOQ基板，是利用权利要求10所述的方法制得的SOQ基板，所述硅膜的表面粗度的均方根为0.3nm以下。
15.一种SOQ基板，是利用权利要求11所述的方法制得的SOQ基板，所述硅膜的表面粗度的均方根为0.3nm以下。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006-315363 | 2006-11-22 | ||
| JP2006315363 | 2006-11-22 | ||
| JP2006315363A JP5249511B2 (ja) | 2006-11-22 | 2006-11-22 | Ｓｏｑ基板およびｓｏｑ基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101188190A CN101188190A (zh) | 2008-05-28 |
| CN101188190B true CN101188190B (zh) | 2012-08-08 |
Family
ID=39155509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007101864843A Expired - Fee Related CN101188190B (zh) | 2006-11-22 | 2007-11-22 | Soq基板以及soq基板的制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7790571B2 (zh) |
| EP (1) | EP1926139B1 (zh) |
| JP (1) | JP5249511B2 (zh) |
| CN (1) | CN101188190B (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5143477B2 (ja) * | 2007-05-31 | 2013-02-13 | 信越化学工業株式会社 | Ｓｏｉウエーハの製造方法 |
| JP4967842B2 (ja) * | 2007-06-18 | 2012-07-04 | セイコーエプソン株式会社 | シリコン基材の接合方法、液滴吐出ヘッド、液滴吐出装置および電子デバイス |
| JP5248838B2 (ja) * | 2007-10-25 | 2013-07-31 | 信越化学工業株式会社 | 半導体基板の製造方法 |
| US7820527B2 (en) * | 2008-02-20 | 2010-10-26 | Varian Semiconductor Equipment Associates, Inc. | Cleave initiation using varying ion implant dose |
| JP5868003B2 (ja) * | 2011-01-14 | 2016-02-24 | 三菱電機株式会社 | 平面導波路型レーザ装置およびその製造方法 |
| CN102259829A (zh) * | 2011-07-04 | 2011-11-30 | 上海先进半导体制造股份有限公司 | 隔离腔体及其制造方法 |
| CN106489187B (zh) * | 2014-07-10 | 2019-10-25 | 株式会社希克斯 | 半导体基板和半导体基板的制造方法 |
| US12007695B2 (en) * | 2020-01-15 | 2024-06-11 | Board Of Regents, The University Of Texas System | Rapid large-scale fabrication of metasurfaces with complex unit cells |
| JP7466961B1 (ja) | 2023-05-29 | 2024-04-15 | 大 西田 | 連結具及び施工方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6413874B1 (en) * | 1997-12-26 | 2002-07-02 | Canon Kabushiki Kaisha | Method and apparatus for etching a semiconductor article and method of preparing a semiconductor article by using the same |
| US7094667B1 (en) * | 2000-12-28 | 2006-08-22 | Bower Robert W | Smooth thin film layers produced by low temperature hydrogen ion cut |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57149301A (en) | 1981-03-11 | 1982-09-14 | Daiichi Togyo Kk | Novel polysaccharide having coagulating property |
| FR2681472B1 (fr) | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
| JP2001291851A (ja) * | 1996-11-15 | 2001-10-19 | Canon Inc | 半導体部材の製造方法 |
| JP3927977B2 (ja) * | 1996-12-18 | 2007-06-13 | キヤノン株式会社 | 半導体部材の製造方法 |
| CA2194653A1 (en) * | 1997-01-08 | 1998-07-08 | Junichi Matsushita | Hydrogen heat treatment method of silicon wafers using a high-purity inert substitution gas |
| JP3697052B2 (ja) * | 1997-03-26 | 2005-09-21 | キヤノン株式会社 | 基板の製造方法及び半導体膜の製造方法 |
| JP2877800B2 (ja) * | 1997-03-27 | 1999-03-31 | キヤノン株式会社 | 複合部材の分離方法、分離された部材、分離装置、半導体基体の作製方法および半導体基体 |
| JP3697106B2 (ja) * | 1998-05-15 | 2005-09-21 | キヤノン株式会社 | 半導体基板の作製方法及び半導体薄膜の作製方法 |
| JP3395661B2 (ja) * | 1998-07-07 | 2003-04-14 | 信越半導体株式会社 | Ｓｏｉウエーハの製造方法 |
| JPH11274018A (ja) * | 1998-10-09 | 1999-10-08 | Canon Inc | 複合部材の分離方法および半導体基体の作製方法 |
| WO2001011930A2 (en) * | 1999-08-10 | 2001-02-15 | Silicon Genesis Corporation | A cleaving process to fabricate multilayered substrates using low implantation doses |
| WO2001028000A1 (fr) * | 1999-10-14 | 2001-04-19 | Shin-Etsu Handotai Co., Ltd. | Procede de fabrication d'une tranche de soi, et tranche de soi |
| JP2004063730A (ja) * | 2002-07-29 | 2004-02-26 | Shin Etsu Handotai Co Ltd | Ｓｏｉウェーハの製造方法 |
| JP2004247610A (ja) * | 2003-02-14 | 2004-09-02 | Canon Inc | 基板の製造方法 |
| ATE511210T1 (de) * | 2004-06-10 | 2011-06-15 | Soitec Silicon On Insulator | Verfahren für das herstellen eines soi wafers |
| JP5183874B2 (ja) * | 2004-12-28 | 2013-04-17 | 信越化学工業株式会社 | Ｓｏｉウエーハの製造方法 |
| FR2881573B1 (fr) * | 2005-01-31 | 2008-07-11 | Soitec Silicon On Insulator | Procede de transfert d'une couche mince formee dans un substrat presentant des amas de lacunes |
-
2006
- 2006-11-22 JP JP2006315363A patent/JP5249511B2/ja active Active
-
2007
- 2007-11-14 US US11/984,184 patent/US7790571B2/en active Active
- 2007-11-14 EP EP07022103.1A patent/EP1926139B1/en active Active
- 2007-11-22 CN CN2007101864843A patent/CN101188190B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6413874B1 (en) * | 1997-12-26 | 2002-07-02 | Canon Kabushiki Kaisha | Method and apparatus for etching a semiconductor article and method of preparing a semiconductor article by using the same |
| US7094667B1 (en) * | 2000-12-28 | 2006-08-22 | Bower Robert W | Smooth thin film layers produced by low temperature hydrogen ion cut |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1926139A2 (en) | 2008-05-28 |
| EP1926139A3 (en) | 2011-05-04 |
| US20080119028A1 (en) | 2008-05-22 |
| CN101188190A (zh) | 2008-05-28 |
| US7790571B2 (en) | 2010-09-07 |
| EP1926139B1 (en) | 2013-10-23 |
| JP2008130884A (ja) | 2008-06-05 |
| JP5249511B2 (ja) | 2013-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101188190B (zh) | Soq基板以及soq基板的制造方法 | |
| CN101207009B (zh) | Soi基板的制造方法 | |
| KR100709689B1 (ko) | 에피택셜 공정을 사용한 ｓｏｉ 기판의 표면 마무리 방법 | |
| US6054363A (en) | Method of manufacturing semiconductor article | |
| JP6070954B2 (ja) | 補剛層を有するガラス上半導体基板及びその作製プロセス | |
| JP3911901B2 (ja) | Ｓｏｉウエーハおよびｓｏｉウエーハの製造方法 | |
| US7977209B2 (en) | Method for manufacturing SOI substrate | |
| US8236667B2 (en) | Silicon on insulator (SOI) wafer and process for producing same | |
| KR20080101864A (ko) | Ｓｏｉ 기판 및 ｓｏｉ 기판의 제조 방법 | |
| CA2220600C (en) | Method of manufacturing semiconductor article | |
| US20090061593A1 (en) | Semiconductor Wafer Re-Use in an Exfoliation Process Using Heat Treatment | |
| WO2005024925A1 (ja) | Ｓｏｉウェーハの作製方法 | |
| US7696059B2 (en) | Method for manufacturing semiconductor substrate | |
| JP5019852B2 (ja) | 歪シリコン基板の製造方法 | |
| Usenko | c12) United States Patent |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120808 Termination date: 20161122 |