KR20080101864A - Ｓｏｉ 기판 및 ｓｏｉ 기판의 제조 방법 - Google Patents

Ｓｏｉ 기판 및 ｓｏｉ 기판의 제조 방법 Download PDF

Info

Publication number
KR20080101864A
KR20080101864A KR1020087012516A KR20087012516A KR20080101864A KR 20080101864 A KR20080101864 A KR 20080101864A KR 1020087012516 A KR1020087012516 A KR 1020087012516A KR 20087012516 A KR20087012516 A KR 20087012516A KR 20080101864 A KR20080101864 A KR 20080101864A
Authority
KR
South Korea
Prior art keywords
substrate
oxide film
soi
single crystal
quartz
Prior art date
Application number
KR1020087012516A
Other languages
English (en)
Inventor
쇼지 아키야마
요시히로 구보타
아츠오 이토
고이치 다나카
마코토 가와이
유우지 도비사카
Original Assignee
신에쓰 가가꾸 고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쓰 가가꾸 고교 가부시끼가이샤 filed Critical 신에쓰 가가꾸 고교 가부시끼가이샤
Publication of KR20080101864A publication Critical patent/KR20080101864A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Power Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)

Abstract

단결정 실리콘 기판(10)의 접합면에는 막 두께(tox)가 0.2 ㎛ 이상인 산화막(11)이 형성되어 있다. 본 발명의 SOI 기판의 제조 방법에서는, 실리콘 기판(10)과 석영 기판(20) 사이의 열팽창계수차에 기인한 열 왜곡의 발생을 억제하기 위해서 저온 프로세스를 채용한다. 이 때문에, 산화막(11)의 막 두께(tox)를 0.2 ㎛ 이상으로 두껍게 설정하여 박리되는 박막에 충분한 기계적 강도를 갖게 하고, 또한 비교적 두꺼운 막인 산화막에 왜곡을 흡수·완화시킴으로써 박리 공정 중의 전사 결함의 발생을 억제한다. 석영 기판(20)과 접합시키는 단결정 실리콘 기판(10)으로서 산화막의 막 두께와 수소의 이온 주입층(12)의 평균 이온 주입 깊이(L)가 2L≤tox의 관계를 만족하는 기판을 이용하는 것으로 하여도 좋다.

Description

ＳＯＩ 기판 및 ＳＯＩ 기판의 제조 방법{SOI SUBSTRATE AND METHOD FOR MANUFACTURING SOI SUBSTRATE}
본 발명은 투명 절연성 기판인 석영 기판 상에 단결정 실리콘 박막을 갖는 SOI 기판 및 그 제조 방법에 관한 것이다.
석영 기판 상에 실리콘 박막을 갖는 SOQ 기판(Silicon on Quartz)은 광학 디바이스, 예컨대 TFT 액정 모니터 제조용 디바이스 등으로의 응용이 기대되고 있는 SOI 기판으로서, 이러한 SOQ 기판을 얻기 위해서 SOI층 형성용 실리콘 기판과 핸들링용 기판인 석영 기판 등의 이종 재료 기판끼리를 접합시켜 석영 기판 상에 실리콘 박막을 형성하는 방법이 제안되어 있다.
종래부터, 2장의 기판을 접합시켜 SOI 기판을 제조하는 방법으로서, 접합면측에 수소 이온을 주입한 실리콘 기판과 핸들링용 기판을 접합시켜, 대략 500℃ 이상의 열처리를 행하여 주입 수소 이온의 농도가 가장 높은 영역으로부터 실리콘 박막을 열박리시킨다고 하는 SmartCut법이 알려져 있다[예컨대, 일본 특허 제3048201호 공보(특허 문헌 1)나 A. J. Auberton-Herve et al., "SMART CUT TECHNOLOGY: INDUSTRIAL STATUS of SOI WAFER PRODUCTION and NEW MATERIAL DEVELOPMENTS"(Electrochemical Society Proceedings Volume 99-3(1999) p.93- 106)(비특허 문헌 1)]. 이 방법은 수소 이온의 주입으로 형성된 「미소 기포층」이라고 불리는 고밀도의 「기포」를 가열에 의해 「성장」시키고, 이 「기포 성장」을 이용하여 실리콘 박막을 박리시킨다고 하는 메커니즘을 기초로 하고 있다.
그러나, 발명자들의 검토에 따르면, 전술한 SmartCut법이나 이와 유사한 방법에 의해 SOQ 기판을 제작하고자 하면, 실리콘 기판과 석영 기판의 접합에 이어서 행해지는 실리콘 박막의 박리 공정에 있어서 수율이 현저히 악화되기 쉽다는 것은 분명하다. 이 원인에 대해서 본 발명자들은 다음과 같이 해석하고 있다.
SmartCut법은 수소 이온의 주입으로 형성된 「미소 기포층」이라 불리는 고밀도의 「기포」를 가열에 의해 「성장」시키고, 이 「기포 성장」을 이용하여 실리콘 박막을 박리하는 것이기 때문에, 박리 공정에서는 대략 500℃ 이상의 비교적 고온의 열처리가 필요하게 된다.
한편, 실리콘 기판 및 석영 기판과 같이 열팽창계수가 다른 기판끼리를 접합시킨 상태에서 고온의 열처리를 행하면, 양 기판의 열팽창계수의 차이에 기인한 열 왜곡이 발생하고, 이 열 왜곡에 의해 접합면의 박리나 균열 등이 발생하기 쉽다. 이 때문에, 비교적 저온의 프로세스로 실리콘 박막의 박리를 완료하는 것이 바람직하다.
그런데, 일반적으로, 실리콘 기판과 석영 기판의 접합면의 전면(全面)에 걸쳐 접합 상태를 양호하게 하여 충분한 접합 강도를 갖게 하기 위해서는, 양 기판을 접합시킨 상태에서 비교적 고온의 열처리를 행할 필요가 있다.
즉, 실리콘 기판과 석영 기판을 접합함으로써 SOQ 기판을 제작하는 경우에는, 양 기판의 열팽창계수차에 의해 발생하는 열 왜곡에 기인한 접합면의 박리나 균열 등을 막기 위해서 필요한 저온 프로세스화에 대한 요구와, 접합면 전면에서 양호한 접합 상태로 하기 위해서 필요로 하는 비교적 고온에서의 열처리는 서로 모순되는 관계가 되어 버린다.
그리고, SOQ 기판의 제작을 저온 프로세스로 행하고자 하면, 실리콘 기판과 석영 기판의 접합면의 접합 강도가 불충분한 영역이 국소적으로 발생하기 쉽게 되고, 이러한 영역에서, 박리 공정 중에 전사 결함이나 슬립 전위 등이 쉽게 발생하게 된다.
또한, 접합 기판의 열팽창계수의 차이에 기인한 열 왜곡, 박리, 균열 등을 발생시키지 않기 위한 SOI 웨이퍼의 제조 방법에 대한 검토도 진행되고 있다[예컨대, 일본 특허 공개 평성 제11-145438호 공보(특허 문헌 2) 참조]. 그러나, 특허 문헌 2에 개시된 방법에 있어서도 단결정 실리콘 기판과 석영 기판과 같은 절연 기판과의 「본(本) 접합」을 위해서는 350∼450℃의 열처리가 필요한 것으로 확인되고 있으므로, SOQ 기판의 제조 프로세스의 관점에서는 충분한 저온화가 실현되었다고는 할 수 없다.
본 발명은 이러한 문제를 감안하여 이루어진 것으로서, 그 목적으로 하는 바는 단결정 실리콘 기판과 석영 기판의 접합을 저온 프로세스로 실행한 경우에도, 그 후의 박리 공정에서 전사 결함이나 슬립 전위를 발생시키지 않기 위한 방법을 제공하고, 이에 따라, 실리콘 박막의 박리 공정에서의 수율을 향상시키며, 박리에 의해 얻어지는 SOI층의 표면 상태를 양호한 것으로 하는 것에 있다.
이러한 과제를 해결하기 위해서, 제1 발명에 따른 SOI 기판은 투명 절연성 기판인 석영 기판 상에 막 두께 0.2 ㎛ 이상의 실리콘 산화막을 통해 접합된 실리콘 박막으로 이루어진 SOI층이 형성되어 있다.
또한, 제2 발명에 따른 SOI 기판은 투명 절연성 기판인 석영 기판 상에 실리콘 산화막을 통해 접합된 실리콘 박막으로 이루어진 SOI층이 형성되어 있고, 상기 산화막의 막 두께는 상기 SOI층의 층 두께의 2배 이상이다.
이들 본 발명의 SOI 기판에 있어서, 상기 산화막은 상기 단결정 실리콘 기판의 열산화막인 것으로 할 수 있고, 상기 석영 기판으로서, 이 기판의 접합면측에 매립 패턴을 구비하고 있는 것을 이용할 수 있다.
본 발명의 SOI 기판의 제1 제조 방법은 단결정 실리콘 기판인 제1 기판의 표면에 막 두께 0.2 ㎛ 이상의 실리콘 산화막을 형성하는 제1 단계와, 상기 제1 기판에 상기 산화막을 통해 수소 이온을 주입하여 이온 주입층을 형성하는 제2 단계와, 석영 기판인 제2 기판 및 상기 제1 기판 중 적어도 한쪽의 접합면에 표면 활성화 처리를 행하는 제3 단계와, 상기 제1 기판의 표면과 상기 제2 기판의 표면을 접합시키는 제4 단계와, 상기 가열 처리 후의 접합 기판인 상기 제1 기판으로부터 실리콘 박막을 박리하여 상기 제2 기판의 표면 상에 SOI층을 형성하는 제5 단계를 포함하고 있다.
또한, 본 발명의 SOI 기판의 제2 제조 방법은 단결정 실리콘 기판인 제1 기판의 표면에 막 두께(tox)의 실리콘 산화막을 형성하는 제1 단계와, 상기 제1 기판에 상기 산화막을 통해 수소 이온을 주입하여 평균 이온 주입 깊이(L)가 상기 산화막의 막 두께의 절반 이하(2L≤tox)인 이온 주입층을 형성하는 제2 단계와, 석영 기판인 제2 기판 및 상기 제1 기판 중 적어도 한쪽의 접합면에 표면 활성화 처리를 행하는 제3 단계와, 상기 제1 기판의 표면과 상기 제2 기판의 표면을 접합시키는 제4 단계와, 상기 가열 처리 후의 접합 기판의 상기 제1 기판으로부터 실리콘 박막을 박리하여 상기 제2 기판의 표면 상에 SOI 층을 형성하는 제5 단계를 포함하고 있다.
이들 제조 방법에 있어서, 상기 제3 단계의 표면 활성화 처리는 플라즈마 처리 또는 오존 처리 중 적어도 한쪽에 의해 실행하는 것이 바람직하다.
또한, 상기 제4 단계는 상기 접합 후에 상기 제1 기판과 상기 제2 기판을 접합시킨 상태로 100∼300℃에서 열처리하는 서브 단계를 포함하는 것으로 하여도 좋다.
또한, 상기 제1 단계의 산화막 형성을, 상기 단결정 실리콘 기판의 표면을 열산화시켜 실행하도록 하여도 좋고, 상기 제3 단계에, 상기 석영 기판의 접합면측에 미리 매립 패턴을 형성하는 서브 단계를 포함하도록 하여도 좋다.
본 발명에 있어서는, 단결정 실리콘 기판 상에 형성하는 실리콘 산화막의 두께의 적정화 및 이 실리콘 산화막의 막 두께와 수소 이온 주입층의 형성 깊이의 상대 관계의 적정화를 도모하였기 때문에, 종래의 방법과 같은 비교적 고온의 열처리를 행하지 않고 석영 기판과 접합시킨 경우라도, 그 후의 박리 공정에서의 전사 결함이나 슬립 전위의 발생을 억제하는 것이 가능해지고, 이에 따라, 실리콘 박막의 박리 공정에서의 수율을 향상시키며, 박리에 의해 얻어지는 SOI층의 표면 상태를 양호하게 하는 것이 가능해진다.
도 1은 본 발명의 SOI 기판의 제조 방법에서 이용되는 단결정 실리콘 기판의 접합면의 상태의 개요를 설명하기 위한 단면도(A) 및 박리하여 얻어진 SOI층을 구비한 SOQ 기판의 단면 개략도(B).
도 2는 단결정 실리콘 기판과 접합되는 석영 기판의 표면 상태를 설명하기 위한 개념적인 단면도로, 미시적인 거칠기를 갖는 경우(A), 접합면 상에 미소한 파티클 등이 부착되어 있는 경우(B), 석영 기판의 접합면 영역에 미리 형성된 매립 패턴을 반영한 표면 요철이 발생하고 있는 경우(C)를 도시한 도면.
도 3은 단결정 실리콘 기판으로부터 실리콘 박막을 박리하여 SOQ 기판을 제작하는 공정 중에 결함이 발생한 상태를 개념적으로 설명하기 위한 도면.
도 4는 본 발명의 SOI 기판의 제조 방법의 프로세스의 예를 설명한 도면.
도 5는 실리콘 박막 박리의 여러 가지 방법을 예시하기 위한 개념도.
이하에, 도면을 참조하여 본 발명을 실시하기 위한 바람직한 형태에 대해서 설명한다.
도 1은 본 발명의 SOI 기판의 제조 방법에서 이용되는 단결정 실리콘 기판의 접합면의 상태의 개요를 설명하기 위한 단면도[도 1(A)] 및 박리하여 얻어진 SOI층을 구비한 SOQ 기판의 단면 개략도[도 1(B)]이다.
도 1(A)에 도시되어 있는 바와 같이, 단결정 실리콘 기판(10)의 한쪽 주요면(접합면)에는 막 두께(tox)의 실리콘 산화막(11)이 형성되어 있고, 기판 표면 근방에는 수소 이온 주입층(12)이 평균 이온 주입 깊이(L)로 형성되어 있다. 산화막(11)은 예컨대 단결정 실리콘 기판(10)의 표면을 열산화시켜 얻어진 막으로서, 이온 주입층(12)은 1016∼1017 atoms/㎠ 정도의 도즈량의 수소를 이온 주입하여 형성된 것이다. 또한, 이온 주입층(12)의 평균 이온 주입 깊이(L)는 일반적으로는 0.05∼0.3 ㎛가 된다.
본 발명에 있어서는, 석영 기판과 접합시킨 후의 실리콘 박막의 박리 공정 중의 전사 결함이나 슬립 전위의 발생을 억제하기 위해서 산화막(11)의 막 두께(tox)를 0.2 ㎛ 이상으로 설정한다.
단결정 실리콘 기판과 석영 기판을 접합시킨 후의 박리 공정에서는, 도 1(A) 중에 부호 12로 나타낸 평균 이온 주입 깊이(L)의 위치에서 실리콘 박막의 박리가 발생하고, 이 실리콘 박막이 석영 기판(20) 상에 산화막(11)을 통해 전사되어 SOI층(13)이 된다[도 1(B)].
그런데, 석영 기판(20)의 접합면은 이상적인 완전 평탄면이 아니며, 도 2에 도시한 바와 같이, 미시적인 거칠기를 갖고 있거나[도 2(A)], 접합면 상에 미소한 파티클(21) 등이 부착되어 있거나[도 2(B)] 또는 석영 기판의 접합면 영역에 미리 형성된 매립 패턴(22)을 반영한 표면 요철이 발생하고 있는[도 2(C)] 등의 상태이다.
이러한 접합면을 갖는 석영 기판(20)과 단결정 실리콘 기판(10)을 접합시키면, 석영 기판(20)의 표면 요철 등을 반영하여 접합면 내에서 국소적인 「간극」이 생기고, 그 결과로서 국소적으로 왜곡이 집중되기 쉬운 영역이 발생한다. 종래의 방법에 따르면, 접합 강도를 높이기 위한 「본 접합」 공정에서 비교적 고온의 열처리가 행해지고, 이 열처리 공정 중에 석영 기판(20)면과 산화막(11)의 접합면에 있어서의 Si와 O의 원자 재배열이 국소적으로 발생하여 왜곡 집중은 완화되는 경향이 있다.
그러나, 본 발명과 같이 일관된 저온 프로세스로 SOQ 기판을 제작하는 경우에는 이러한 원자 재배열에 기초한 국소적 왜곡 완화를 일으키는 열에너지가 외부로부터 부여되는 일은 없기 때문에, 단결정 실리콘 기판(10)과 석영 기판(20)을 접합시켜[도 3(A)], 외부로부터 충격을 부여하는 등으로 실리콘 박막을 박리시키면[도 3(B)], 석영 기판(20)의 표면 요철 등을 반영한 국소적인 왜곡 집중에 의해 슬립 전위(14)나 전사 불량 등의 결함이 발생한다고 하는 문제가 생긴다[도 3(C)].
본 발명의 SOI 기판의 제조 방법에서는, 실리콘 기판과 석영 기판 사이의 열팽창계수차에 기인한 열 왜곡(열응력)의 발생을 억제하는 것을 목적으로 하여 저온 프로세스를 채용하기 때문에, 종래의 방법과 같은 양 기판의 접합 강도 향상을 목적으로 한 비교적 고온에서의 열처리를 채용하지 않고, 그 대신에, 산화막(11)의 막 두께(tox)를 0.2 ㎛ 이상으로 두껍게 설정함으로써 단결정 실리콘 기판측으로부터 박리되는 박막에 충분한 기계적 강도를 갖게 하고, 또한 비교적 두꺼운 막인 산화막에 왜곡을 흡수·완화시킴으로써 박리 공정 중의 전사 결함의 발생을 억제하고 있다.
본 발명에 있어서 산화막(11)의 막 두께(tox)를 0.2 ㎛ 이상으로 설정하는 주된 이유는 단결정 실리콘 기판측으로부터 박리되는 박막(즉, 산화막과 실리콘 박막)의 총두께를 두껍게 하여 기계적 강도를 높이고, 산화막에 왜곡을 흡수·완화시킴으로써 박리 공정에서의 「전사 결함」의 발생을 억제하기 위함이다. 또한, 본 발명에 있어서 선택되는 0.2 ㎛ 이상이라는 산화막의 두께는 접합 계면으로부터 발생하는 전사 결함이나 슬립 전위 등을 실리콘 박막에까지 도달시키지 않기 때문에 유효한 것으로서 경험적으로 얻어진 값이다.
실리콘 박막을 박리하여 석영 기판 상에 전사할 때에 단결정 실리콘 기판측으로부터 박리되는 박막의 기계적 강도는 두께 tSi(=L)의 실리콘 박막과 두께 tox의 산화막의 합계 막 두께에 의존하기 때문에, 실리콘 박막과 산화막의 합계 막 두께(tSi+tox)가 두꺼울수록 보이드 등의 「전사 결함」이 박리 공정에서 발생하는 것을 억제할 수 있다.
예컨대, 산화막(11)의 두께가 0.1 ㎛ 정도로 얇은 경우에는, 이 산화막(11)과 석영 기판(20)의 접합면 사이에 파티클이 개재되는 등으로 인해 접합면 내에서 국소적인 「간극」이 생겼을 경우에, 이 영역에서 국소적으로 왜곡이 집중되기 쉽 기 때문에 이것을 기점으로 하여 전사 결함이나 슬립 전위가 발생하기 쉽지만, 산화막(11)의 두께를 0.2 ㎛ 이상으로 했을 경우에는 왜곡이 산화막(11) 내에서 완화되어 그 위에 형성되는 실리콘 박막(SOI층)에 대한 응력 부하가 경감되게 된다.
접합 기판으로서 실리콘 기판끼리가 선택된 SOI 기판의 경우에는, SOI층이 되는 산화막의 두께는 일반적으로 0.1 ㎛ 정도가 되지만, SOQ 기판에 있어서는, 핸들링용 기판으로서 Si-O 결합으로 이루어진 석영 기판이 이용되기 때문에, 단결정 실리콘 기판의 한쪽 주요면에 형성되며 Si-O 결합으로 이루어진 산화막이 0.2 ㎛ 이상으로 두꺼워도 아무런 문제가 생기지 않는다. 또한, 이러한 산화막(11)은 단결정 실리콘 기판의 표면을 열산화함으로써 고품질의 막을 용이하게 얻을 수 있다.
또한, 본 발명자들이 행한 실험에 따르면, 단결정 실리콘 기판에 형성되는 산화막(11)의 막 두께(tox)가 SOI층의 층 두께(즉, L이며 tSi이기도 함)의 2배 이상(2L≤tox)이 되도록 선택한 경우에도, 박리 공정 중의 결함 발생을 효과적으로 억제할 수 있다는 결과를 얻었다. 이 경우도, 접합면 내에서 국소적으로 발생한 왜곡이 SOI층의 층 두께의 2배 이상(2L≤tox)의 두께의 산화막에 의해 완화되고, 그 위에 형성되는 실리콘 박막(SOI층)에 대한 응력 부하가 경감되는 것으로 생각된다.
따라서, 석영 기판과 접합하는 단결정 실리콘 기판으로서, 산화막의 막 두께(tox)와 수소의 이온 주입층의 평균 이온 주입 깊이(L)가 2L≤tox의 관계를 만족하는 기판을 이용하는 것으로 하여도 좋다.
이하에, 본 발명의 SOI 기판의 제조 방법을 실시예에 의해 설명한다.
실시예
도 4는 본 발명의 SOI 기판의 제조 방법의 프로세스의 예를 설명하기 위한 도면으로서, 도 4(A)에 도시된 제1 기판(10)은 단결정 Si 기판이고, 제2 기판(20)은 석영 기판이다. 여기서, 단결정 Si 기판(10)은 예컨대 CZ법(초크랄스키법)에 의해 육성된 일반적으로 시판되고 있는 Si 기판으로서, 그 도전형이나 비저항율 등의 전기 특성값이나 결정 방위나 결정 직경은 본 발명의 방법에 의해 제조되는 SOI 기판이 제공되는 디바이스의 설계값이나 프로세스 또는 제조되는 디바이스의 표시 면적 등에 의존하여 적절하게 선택된다. 또한, 전술한 바와 같이, 이 단결정 Si 기판(10)의 표면(접합면)에는 예컨대 열산화 등에 의해 미리 산화막(11)이 형성되어 있다.
또한, 석영 기판(20)의 접합면측에는 도 2(C)에 도시되어 있는 바와 같이, 미리 매립 패턴이 형성되어 있는 경우도 있다. 이러한 매립 패턴은 예컨대 그 단차가 0.03 ㎛ 이상의 패턴으로서, 석영 기판면 상에 이러한 패턴을 형성한 후에, 이들 패턴을 피복하도록 석영 재료가 CVD법이나 스퍼터링법으로 성막되며, 그 표면이 연마 처리가 행해져 접합면이 된다.
접합되는 단결정 실리콘 기판(10) 및 석영 기판(20)의 직경은 동일하며, 후의 디바이스 형성 프로세스의 편의를 위해 석영 기판(20)에도 단결정 Si 기판(10)에 형성되어 있는 오리엔테이션·플랫(OF)과 동일한 OF를 설치해 두고, 이들 OF끼리를 일치시켜 접합시키도록 하면 좋다.
우선, 제1 기판(단결정 Si 기판)(10)의 표면에 산화막(11)을 통해 수소 이온 을 주입하여, 수소 이온 주입층(12)을 형성한다[도 4(B)]. 이 이온 주입면이 후의 「접합면」이 된다. 이 수소 이온 주입에 의해 단결정 Si 기판(10)의 표면 근방의 소정 깊이[평균 이온 주입 깊이(L)]에 균일한 이온 주입층(12)이 형성되고, 단결정 Si 기판(10)의 표면 영역에서의 평균 이온 주입 깊이(L)에 대응하는 영역에는 이 영역에 국소적으로 존재하는 「미소 기포층」이 형성된다[도 4(C)].
수소 이온 주입시의 도즈량은 SOQ 기판의 사양 등에 따라 예컨대 1×1016∼4×1017 atoms/㎠의 범위에서 적당한 값이 선택된다. 또한, SmartCut법에 의해 SOI 기판을 제작하는 경우에는, 수소 이온의 도즈량이 1×1017 atoms/㎠를 초과하면 그 후에 얻어지는 SOI층의 표면 거칠음이 발생하게 되어 7×1016 atoms/㎠ 정도의 도즈량으로 설정하는 것이 일반적이다.
그러나, 본 발명자들의 검토에 따르면, 종래의 방법에 있어서 생긴다고 되어 있던 상기 이온 주입 조건에 의해 발생하는 SOI층의 표면 거칠음의 원인은 수소 이온의 도즈량 그 자체가 아니라, 실리콘 박막을 박리하여 SOI층을 얻기 위해서 채용되고 있는 비교적 고온(예컨대 500℃)의 열처리 공정에 있는 것이 명백해졌다.
전술한 바와 같이, SmartCut법으로 SOI 기판을 제작할 때에는 실리콘 기판의 접합면측에 수소 이온을 주입하여 「미소 기포층」이라 불리는 「기포」를 고밀도로 발생시키고, 비교적 고온의 열처리에 의해 생기는 「미소 기포층」의 「기포 성장」을 이용하여 실리콘 박막을 열박리하고 있다. 여기서, 「기포 성장」은 수소 원자의 확산 현상이 분명하기 때문에 높은 도즈 조건에서 형성되는 매우 고밀도의 「기포」가 「성장」하는 과정에 있어서는 수소 원자의 확산이 현저히 일어나게 된다. 그리고, 이러한 원자 확산 현상이 SOI층의 표면 거칠음을 발생시키게 된다는 해석이 가능하다.
따라서, 본 발명과 같이 실리콘 박막을 저온 박리하는 경우에는, 이 박리 처리 공정 중의 수소 원자의 확산은 현저히 억제되기 때문에, 높은 도즈량의 수소 이온 주입을 행했다고 해도 SOI층의 표면 거칠음을 발생시키는 일은 없다. 본 발명자들은 여러 가지 도즈량으로 수소 이온 주입을 행하여 SOI층의 표면 거칠음에 미치는 영향을 조사하였지만, 최대 300℃ 정도의 저온 열처리로 실리콘 박막의 박리를 실행하는 한, 적어도 4×1017 atoms/㎠까지의 도즈량에 의한 표면 거칠음은 확인되지 않았다.
이온 주입층(12)의 단결정 Si 기판(10) 표면[산화막(11)과의 계면]으로부터의 깊이[평균 이온 주입 깊이(L)]는 이온 주입시의 가속 전압에 의해 제어되며, 어느 정도 두께의 SOI층을 박리시킬지에 의존하여 결정되지만, 예컨대, 평균 이온 주입 깊이(L)를 0.5 ㎛ 이하로 하고, 가속 전압을 50∼100 KeV 등으로 한다. 또한, Si 결정 속으로의 이온 주입 프로세스에 있어서 주입 이온의 채널링 억제를 위해 통상 행해지고 있는 바와 같이, 단결정 Si 기판(10)의 이온 주입면에 미리 산화막 등의 절연막을 형성시켜 두고, 이 절연막을 통해 이온 주입을 행하도록 하여도 좋다.
이와 같이 하여 이온 주입층(12)을 형성한 단결정 Si 기판(10)과 석영 기판(20)의 각각의 접합면에, 표면 청정화나 표면 활성화 등을 목적으로 한 플라즈마 처리나 오존 처리를 행한다[도 4(D)]. 또한, 이러한 표면 처리는 접합면이 되는 표면의 유기물 제거나 표면 상의 OH기를 증대시켜 표면 활성화를 도모하는 등의 목적으로 행해지는 것으로서, 단결정 Si 기판(10)과 석영 기판(20)의 양쪽의 접합면에 반드시 처리를 행할 필요는 없으며, 어느 한쪽의 접합면에만 행하는 것으로 하여도 좋다.
이 표면 처리를 플라즈마 처리에 의해 실행하는 경우에는, 미리 RCA 세정 등을 행한 표면 청정 단결정 Si 기판 및/또는 석영 기판을 진공 챔버 내의 시료 스테이지에 적재하고, 이 진공 챔버 내에 플라즈마용 가스를 소정의 진공도가 되도록 도입한다. 또한, 여기서 이용되는 플라즈마용 가스종으로는 산소 가스, 수소 가스, 아르곤 가스 또는 이들의 혼합 가스, 혹은 수소 가스와 헬륨 가스의 혼합 가스 등이 있다. 플라즈마용 가스를 도입한 후, 100W 정도의 전력의 고주파 플라즈마를 발생시키고, 플라즈마 처리되는 단결정 Si 기판 및/또는 석영 기판의 표면에 5∼10초 정도의 처리를 행하여 종료한다.
표면 처리를 오존 처리에 의해 실행하는 경우에는, 표면 청정 단결정 Si 기판 및/또는 석영 기판을 산소 함유 분위기로 된 챔버 내의 시료 스테이지에 적재하고, 이 챔버 내에 질소 가스나 아르곤 가스 등의 플라즈마용 가스를 도입한 후에 소정 전력의 고주파 플라즈마를 발생시키며, 이 플라즈마에 의해 분위기 중의 산소를 오존으로 변환시키고, 처리되는 단결정 Si 기판 및/또는 석영 기판의 표면에 소 정 시간의 처리가 행해진다.
이러한 표면 처리가 행해진 단결정 Si 기판(10)과 석영 기판(20)의 표면을 접합면으로 하여 밀착시켜 접합시킨다[도 4(E)]. 전술한 바와 같이, 단결정 Si 기판(10)과 석영 기판(20) 중 적어도 한쪽의 표면(접합면)은 플라즈마 처리나 오존 처리 등에 의해 표면 처리가 행해져 활성화되고 있기 때문에, 실온에서 밀착(접합)된 상태로도 후속 공정에서의 기계적 박리나 기계 연마를 충분히 견딜 수 있는 레벨의 접합 강도를 얻을 수 있다.
또한, 도 4(E)의 접합 공정에 이어서 단결정 실리콘 기판(10)과 석영 기판(20)을 접합시킨 상태로 100∼300℃에서 열처리하는 서브 단계를 제공하도록 하여도 좋다[도 4(F)]. 이 열처리 공정은 단결정 실리콘 기판(10)에 형성된 산화막(11)과 석영 기판(20)의 접합 강도를 높이는 효과를 얻는 것을 주된 목적으로 하는 것이다.
이 열처리 온도가 300℃ 이하로 설정되어 있는 주된 이유는, 단결정 실리콘과 석영과의 열팽창계수차와 이 열팽창계수차에 기인한 왜곡량 및 이 왜곡량과 단결정 실리콘 기판(10) 및 석영 기판(20)의 두께를 고려했기 때문이다. 단결정 실리콘 기판(10)과 석영 기판(20)의 두께가 거의 같은 정도인 경우, 단결정 실리콘의 열팽창계수(2.33×10-6)와 석영의 열팽창계수(0.6×10-6)의 사이에 큰 차이가 있기 때문에, 320∼350℃를 초과하는 온도에서 열처리를 행한 경우에는, 양 기판 사이의 강성차에 기인하여 열 왜곡에 의한 크랙이나 접합면에 있어서의 박리 등이 발생하 거나, 극단적인 경우에는 단결정 실리콘 기판이나 석영 기판이 깨져 버리는 경우가 발생할 수 있다. 이러한 관점에서, 열처리 온도의 상한을 300℃로 선택하고 있다.
또한, 이 열처리에는 수소 이온의 주입량에 따라서는 실리콘 기판(10)과 석영 기판(20)의 양 기판 사이의 열팽창계수차에 기인한 열응력을 발생시켜 이온 주입층(12) 내의 실리콘 원자의 화학 결합을 약화시킨다고 하는 부차적인 효과도 기대할 수 있다.
도 4(B)에서 도시한 수소 이온의 주입을 비교적 높은 도즈량 8×1016∼4×1017 atoms/㎠로 실행한 경우에는, 이온 주입층(12) 내에는 Si-H 결합이나 짝이 없는 결합수(結合手)를 갖는 Si 원자가 고밀도로 발생하고 있다. 기판을 접합시킨 상태에서 열처리가 행해지면, 실리콘 결정이 석영보다도 큰 열팽창계수를 갖는 것에 기인하여 접합 기판의 전면에 있어서 양 기판 사이에 큰 응력이 발생한다.
이온 주입층(12) 내의 평균 이온 주입 깊이(L)에 대응하는 영역에 국소적으로 존재하는 「미소 기포층」에는 짝이 없는 결합수를 갖는 Si 원자나 고밀도의 Si-H 결합이 발생하여 원자 결합 상태는 국소적으로 취약화된 상태이기 때문에, 이 상태의 이온 주입층(12)에 전술한 기판간 열팽창계수차에 기인한 응력이 부가되면, 원래 취약한 상태의 화학 결합은 용이하게 절단되게 되어 이온 주입층(12) 내의 실리콘 원자의 화학 결합은 현저히 약화되게 된다. 또한, 300℃ 이하의 온도는 실리콘 결정 속에서의 수소 원자의 확산이 현저하게 일어나지는 않을 정도의 저온이기 때문에, 종래의 방법에서 문제가 되었던 SOI층의 표면 거칠음이 발생하는 일도 없 다.
이러한 처리에 이어서, 접합된 기판에 임의의 방법에 의해 외부 충격을 부여하여 단결정 실리콘의 벌크(15)로부터 실리콘 박막(13)을 박리하고[도 4(G)], 석영 기판(20) 상에 산화막(11)을 통해 형성된 SOI층(13)을 얻을 수 있다[도 4(H)].
또한, 실리콘 박막의 박리를 위하여 외부로부터 충격을 부여하는 방법으로는 여러 가지의 것이 있을 수 있다.
도 5는 실리콘 박막 박리를 위한 여러 가지 방법을 예시하기 위한 개념도로서, 도 5(A)는 열 충격에 의해 박리를 행하는 예, 도 5(B)는 기계적 충격에 의해 박리를 행하는 예, 그리고 도 5(C)는 진동 충격에 의해 박리를 행하는 예를 도시하고 있다.
도 5(A)에 있어서, 부호 30은 가열부로서, 이 도면에서는, 핫 플레이트(31) 상에 평활면을 갖는 가열판(32)을 얹고, 이 가열판(32)의 평활면을 석영 기판(20)과 접합된 단결정 Si 기판(10)의 이면에 밀착시키도록 하고 있다. 가열판(32)으로는 더미의 실리콘 기판을 이용하고 있지만, 평활면을 쉽게 얻을 수 있는 것(반도체 기판이나 세라믹 기판)이라면 특별히 재료적인 제한은 없다.
실리콘 고무 등도 가열판 재료로서 이용할 수 있지만, 내열 온도는 250℃ 정도라고 생각되기 때문에 그 이상의 온도에서의 사용에는 적합하지 않다. 또한, 핫 플레이트(31)의 면이 충분히 평활하다면 특별히 가열판(32)을 이용하지 않고 핫 플레이트(31) 자체를 「가열판」으로 하여도 좋다.
가열판(32)의 온도를 예컨대 300℃의 온도로 유지하고, 이 가열판(32)에 석 영 기판(20)과 접합된 단결정 Si 기판(10)의 이면을 밀착시키면 열전도에 의해 단결정 Si 기판(10)이 가열되어 석영 기판(20)과의 사이에 온도차가 생긴다. 전술한 바와 같이, 실리콘 기판의 열팽창계수는 석영 기판의 열팽창계수보다도 크기 때문에, 접합된 상태의 단결정 Si 기판(10)이 이면에서부터 가열되면, 단결정 Si 기판(10)측의 급격한 팽창에 의해 양 기판 사이에서 큰 응력이 발생하며, 이 응력에 의해 실리콘 박막의 박리가 발생하게 된다.
도 5(B)에 도시된 예에서는, 기계적 충격 부여를 위해 유체의 분출을 이용하고 있고, 가스나 액체 등의 유체를 노즐(40)의 선단부(41)로부터 제트형으로 분출시켜 단결정 Si 기판(10)의 측면에서 분사함으로써 충격을 부여하고 있다. 이 밖에도, 블레이드의 선단부를 이온 주입층(11)의 근방 영역에 압착시킴으로써 충격을 부여하는 등의 방법에 따를 수도 있다.
또한, 도 5(C)에 도시된 바와 같이 초음파 발진기의 진동판(50)으로부터 발진되는 초음파로 진동 충격을 부여하여 실리콘 박막의 박리를 발생시키도록 하여도 좋다.
이러한 일련의 프로세스에 따라 얻어진 SOI 기판의 표면 상태를 평가한 결과, 국소적인 실리콘 박막의 박리나 박리 흔적 또는 미전사 영역 등의 결함이나 슬립 전위의 발생을 확인할 수 없었고, 매우 평탄한 상태를 나타내고 있었다. 박리 후의 SOI층 표면의 10 ㎛×10 ㎛의 영역을 원자간력 현미경(AFM)으로 측정한 결과, RMS의 평균값은 5 ㎚ 이하로 양호하였다. 또한, SOI층의 기판면내 막 두께 불균일성(PV: Peak-to-Valley)은 4 ㎚ 이하였다.
이와 같이, 본 발명에 있어서는, 일관되게 저온(300℃ 이하)에서의 처리가 가능하기 때문에, 막 두께 균일성, 결정성, 여러 가지 전기적 특성(캐리어 이동도 등)이 우수한 SOI층을 갖는 SOQ 기판을 제공할 수 있는 것에 부가하여, SOQ 기판의 제조 공정의 안정화와 간이화의 관점에서 매우 유리하다.
본 발명에 따르면, 단결정 실리콘 기판과 석영 기판을 접합시켜 SOI 기판(SOQ 기판)을 제조할 때에, 단결정 실리콘 기판과 석영 기판의 접합을 저온 프로세스로 실행한 경우에도, 그 후의 박리 공정에서 전사 결함이나 슬립 전위를 발생시키지 않기 위한 방법이 제공되며, 이에 따라, 실리콘 박막의 박리 공정에서의 수율을 향상시키며, 박리에 의해 얻어지는 SOI층의 표면 상태를 양호한 것으로 할 수있게 된다.
그 결과, 막 두께 균일성, 결정성, 여러 가지 전기적 특성(캐리어 이동도 등)이 우수한 SOI층을 갖는 SOQ 기판을 제공할 수 있게 된다.

Claims (10)

  1. 투명 절연성 기판인 석영 기판 상에 막 두께 0.2 ㎛ 이상의 실리콘 산화막을 통해 접합된 실리콘 박막으로 이루어진 SOI층이 형성되어 있는 것을 특징으로 하는 SOI 기판.
  2. 투명 절연성 기판인 석영 기판 상에 실리콘 산화막을 통해 접합된 실리콘 박막으로 이루어진 SOI층이 형성되어 있고, 상기 산화막의 막 두께는 상기 SOI층의 층 두께의 2배 이상인 것을 특징으로 하는 SOI 기판.
  3. 제1항 또는 제2항에 있어서, 상기 산화막은 상기 단결정 실리콘 기판의 열산화막인 것을 특징으로 하는 SOI 기판.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 석영 기판은 이 기판의 접합면측에 매립 패턴을 구비하고 있는 것을 특징으로 하는 SOI 기판.
  5. SOI 기판의 제조 방법으로서,
    단결정 실리콘 기판인 제1 기판의 표면에 막 두께 0.2 ㎛ 이상의 실리콘 산화막을 형성하는 제1 단계와,
    상기 제1 기판에 상기 산화막을 통해 수소 이온을 주입하여 이온 주입층을 형성하는 제2 단계와,
    석영 기판인 제2 기판 및 상기 제1 기판 중 적어도 한쪽의 접합면에 표면 활성화 처리를 행하는 제3 단계와,
    상기 제1 기판의 표면과 상기 제2 기판의 표면을 접합시키는 제4 단계와,
    상기 가열 처리 후의 접합 기판의 상기 제1 기판으로부터 실리콘 박막을 박리하여 상기 제2 기판의 표면 상에 SOI층을 형성하는 제5 단계
    를 포함하고 있는 것을 특징으로 하는 SOI 기판의 제조 방법.
  6. SOI 기판의 제조 방법으로서,
    단결정 실리콘 기판인 제1 기판의 표면에 막 두께(tox)의 실리콘 산화막을 형성하는 제1 단계와,
    상기 제1 기판에 상기 산화막을 통해 수소 이온을 주입하여 평균 이온 주입 깊이(L)가 상기 산화막의 막 두께의 절반 이하(2L≤tox)의 이온 주입층을 형성하는 제2 단계와,
    석영 기판인 제2 기판 및 상기 제1 기판 중 적어도 한쪽의 접합면에 표면 활성화 처리를 행하는 제3 단계와,
    상기 제1 기판의 표면과 상기 제2 기판의 표면을 접합시키는 제4 단계와,
    상기 가열 처리 후의 접합 기판의 상기 제1 기판으로부터 실리콘 박막을 박리하여 상기 제2 기판의 표면 상에 SOI층을 형성하는 제5 단계
    를 포함하고 있는 것을 특징으로 하는 SOI 기판의 제조 방법.
  7. 제5항 또는 제6항에 있어서, 상기 제3 단계의 표면 활성화 처리는 플라즈마 처리 또는 오존 처리 중 적어도 한쪽에 의해 실행되는 것을 특징으로 하는 SOI 기판의 제조 방법.
  8. 제5항 내지 제7항 중 어느 한 항에 있어서, 상기 제4 단계는 상기 접합 후에 상기 제1 기판과 상기 제2 기판을 접합시킨 상태로 100∼300℃에서 열처리하는 서브 단계를 포함하고 있는 것을 특징으로 하는 SOI 기판의 제조 방법.
  9. 제5항 내지 제8항 중 어느 한 항에 있어서, 상기 제1 단계의 산화막 형성은 상기 단결정 실리콘 기판의 표면을 열산화시켜 실행되는 것을 특징으로 하는 SOI 기판의 제조 방법.
  10. 제5항 내지 제9항 중 어느 한 항에 있어서, 상기 제3 단계는 상기 석영 기판의 접합면측에 미리 매립 패턴을 형성하는 서브 단계를 구비하고 있는 것을 특징으로 하는 SOI 기판의 제조 방법.
KR1020087012516A 2006-02-15 2007-02-08 Ｓｏｉ 기판 및 ｓｏｉ 기판의 제조 방법 KR20080101864A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006037771A JP2007220782A (ja) 2006-02-15 2006-02-15 Ｓｏｉ基板およびｓｏｉ基板の製造方法
JPJP-P-2006-00037771 2006-02-15

Publications (1)

Publication Number Publication Date
KR20080101864A true KR20080101864A (ko) 2008-11-21

Family

ID=38371420

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087012516A KR20080101864A (ko) 2006-02-15 2007-02-08 Ｓｏｉ 기판 및 ｓｏｉ 기판의 제조 방법

Country Status (5)

Country Link
US (1) US20100289115A1 (ko)
EP (1) EP1986219A4 (ko)
JP (1) JP2007220782A (ko)
KR (1) KR20080101864A (ko)
WO (1) WO2007094233A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210108073A (ko) * 2020-02-25 2021-09-02 (주)더숨 Soi 기판 제조 방법

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009035063A1 (en) * 2007-09-14 2009-03-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic appliance
US7951656B2 (en) * 2008-06-06 2011-05-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR100987794B1 (ko) 2008-12-22 2010-10-13 한국전자통신연구원 반도체 장치의 제조 방법
FR2942073B1 (fr) * 2009-02-10 2011-04-29 Soitec Silicon On Insulator Procede de realisation d'une couche de cavites
FR2951869A1 (fr) * 2009-10-26 2011-04-29 Commissariat Energie Atomique Procede de realisation d'une structure a couche enterree par implantation et transfert
US9161448B2 (en) 2010-03-29 2015-10-13 Semprius, Inc. Laser assisted transfer welding process
US9899329B2 (en) 2010-11-23 2018-02-20 X-Celeprint Limited Interconnection structures and methods for transfer-printed integrated circuit elements with improved interconnection alignment tolerance
US8889485B2 (en) 2011-06-08 2014-11-18 Semprius, Inc. Methods for surface attachment of flipped active componenets
US9412727B2 (en) 2011-09-20 2016-08-09 Semprius, Inc. Printing transferable components using microstructured elastomeric surfaces with pressure modulated reversible adhesion
US8524572B2 (en) * 2011-10-06 2013-09-03 Micron Technology, Inc. Methods of processing units comprising crystalline materials, and methods of forming semiconductor-on-insulator constructions
CN110010750B (zh) 2014-06-18 2021-11-09 艾克斯展示公司技术有限公司 微组装led显示器
WO2016012409A2 (en) 2014-07-20 2016-01-28 X-Celeprint Limited Apparatus and methods for micro-transfer printing
US9991163B2 (en) 2014-09-25 2018-06-05 X-Celeprint Limited Small-aperture-ratio display with electrical component
US9799719B2 (en) 2014-09-25 2017-10-24 X-Celeprint Limited Active-matrix touchscreen
US9871345B2 (en) 2015-06-09 2018-01-16 X-Celeprint Limited Crystalline color-conversion device
US11061276B2 (en) 2015-06-18 2021-07-13 X Display Company Technology Limited Laser array display
US10133426B2 (en) 2015-06-18 2018-11-20 X-Celeprint Limited Display with micro-LED front light
US9704821B2 (en) 2015-08-11 2017-07-11 X-Celeprint Limited Stamp with structured posts
US10468363B2 (en) 2015-08-10 2019-11-05 X-Celeprint Limited Chiplets with connection posts
US10380930B2 (en) 2015-08-24 2019-08-13 X-Celeprint Limited Heterogeneous light emitter display system
US10230048B2 (en) 2015-09-29 2019-03-12 X-Celeprint Limited OLEDs for micro transfer printing
US10066819B2 (en) 2015-12-09 2018-09-04 X-Celeprint Limited Micro-light-emitting diode backlight system
US9786646B2 (en) 2015-12-23 2017-10-10 X-Celeprint Limited Matrix addressed device repair
TWI681508B (zh) 2016-02-25 2020-01-01 愛爾蘭商艾克斯瑟樂普林特有限公司 有效率地微轉印微型裝置於大尺寸基板上
US10193025B2 (en) 2016-02-29 2019-01-29 X-Celeprint Limited Inorganic LED pixel structure
US10153257B2 (en) 2016-03-03 2018-12-11 X-Celeprint Limited Micro-printed display
US10153256B2 (en) 2016-03-03 2018-12-11 X-Celeprint Limited Micro-transfer printable electronic component
US10103069B2 (en) 2016-04-01 2018-10-16 X-Celeprint Limited Pressure-activated electrical interconnection by micro-transfer printing
US10199546B2 (en) 2016-04-05 2019-02-05 X-Celeprint Limited Color-filter device
US10008483B2 (en) 2016-04-05 2018-06-26 X-Celeprint Limited Micro-transfer printed LED and color filter structure
US9997501B2 (en) 2016-06-01 2018-06-12 X-Celeprint Limited Micro-transfer-printed light-emitting diode device
US10410883B2 (en) 2016-06-01 2019-09-10 Corning Incorporated Articles and methods of forming vias in substrates
US11137641B2 (en) 2016-06-10 2021-10-05 X Display Company Technology Limited LED structure with polarized light emission
US10134657B2 (en) 2016-06-29 2018-11-20 Corning Incorporated Inorganic wafer having through-holes attached to semiconductor wafer
US10794679B2 (en) 2016-06-29 2020-10-06 Corning Incorporated Method and system for measuring geometric parameters of through holes
US10222698B2 (en) 2016-07-28 2019-03-05 X-Celeprint Limited Chiplets with wicking posts
US11064609B2 (en) 2016-08-04 2021-07-13 X Display Company Technology Limited Printable 3D electronic structure
US9980341B2 (en) 2016-09-22 2018-05-22 X-Celeprint Limited Multi-LED components
US10782002B2 (en) 2016-10-28 2020-09-22 X Display Company Technology Limited LED optical components
US10347168B2 (en) 2016-11-10 2019-07-09 X-Celeprint Limited Spatially dithered high-resolution
US10600671B2 (en) 2016-11-15 2020-03-24 X-Celeprint Limited Micro-transfer-printable flip-chip structures and methods
US10395966B2 (en) 2016-11-15 2019-08-27 X-Celeprint Limited Micro-transfer-printable flip-chip structures and methods
WO2018091459A1 (en) 2016-11-15 2018-05-24 X-Celeprint Limited Micro-transfer-printable flip-chip structures and methods
US10438859B2 (en) 2016-12-19 2019-10-08 X-Celeprint Limited Transfer printed device repair
US10396137B2 (en) 2017-03-10 2019-08-27 X-Celeprint Limited Testing transfer-print micro-devices on wafer
US11024608B2 (en) 2017-03-28 2021-06-01 X Display Company Technology Limited Structures and methods for electrical connection of micro-devices and substrates
US10580725B2 (en) 2017-05-25 2020-03-03 Corning Incorporated Articles having vias with geometry attributes and methods for fabricating the same
US11078112B2 (en) 2017-05-25 2021-08-03 Corning Incorporated Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same
JP7050940B2 (ja) * 2017-10-13 2022-04-08 ジーナン ジンジョン エレクトロニクス カンパニー リミテッド ナノレベルの単結晶薄膜
US11554984B2 (en) 2018-02-22 2023-01-17 Corning Incorporated Alkali-free borosilicate glasses with low post-HF etch roughness
CN108707970B (zh) * 2018-08-07 2023-09-26 济南晶正电子科技有限公司 微米级单晶薄膜
US11483937B2 (en) 2018-12-28 2022-10-25 X Display Company Technology Limited Methods of making printed structures
US10748793B1 (en) 2019-02-13 2020-08-18 X Display Company Technology Limited Printing component arrays with different orientations
KR102271268B1 (ko) 2019-09-20 2021-06-30 재단법인대구경북과학기술원 전자장치 제조방법
US11387178B2 (en) 2020-03-06 2022-07-12 X-Celeprint Limited Printable 3D electronic components and structures
CN114457320B (zh) * 2021-12-20 2024-01-05 西安隆基乐叶光伏科技有限公司 一种石英舟的维护方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6583440B2 (en) * 2000-11-30 2003-06-24 Seiko Epson Corporation Soi substrate, element substrate, semiconductor device, electro-optical apparatus, electronic equipment, method of manufacturing the soi substrate, method of manufacturing the element substrate, and method of manufacturing the electro-optical apparatus
JP2004063730A (ja) * 2002-07-29 2004-02-26 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法
EP1429381B1 (en) * 2002-12-10 2011-07-06 S.O.I.Tec Silicon on Insulator Technologies A method for manufacturing a material compound
FR2854493B1 (fr) * 2003-04-29 2005-08-19 Soitec Silicon On Insulator Traitement par brossage d'une plaquette semiconductrice avant collage
US7235461B2 (en) * 2003-04-29 2007-06-26 S.O.I.Tec Silicon On Insulator Technologies Method for bonding semiconductor structures together
JP4677713B2 (ja) * 2003-11-25 2011-04-27 セイコーエプソン株式会社 電気光学装置用基板、電気光学装置用基板の製造方法、電気光学装置および電子機器
GB2433516B (en) * 2005-12-22 2010-11-03 Kao Corp Polishing composition for glass substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210108073A (ko) * 2020-02-25 2021-09-02 (주)더숨 Soi 기판 제조 방법

Also Published As

Publication number Publication date
JP2007220782A (ja) 2007-08-30
EP1986219A4 (en) 2010-09-22
US20100289115A1 (en) 2010-11-18
EP1986219A1 (en) 2008-10-29
WO2007094233A1 (ja) 2007-08-23

Similar Documents

Publication Publication Date Title
KR20080101864A (ko) Ｓｏｉ 기판 및 ｓｏｉ 기판의 제조 방법
US7977209B2 (en) Method for manufacturing SOI substrate
CN101207009B (zh) Soi基板的制造方法
US6054363A (en) Method of manufacturing semiconductor article
CA2220600C (en) Method of manufacturing semiconductor article
KR101335713B1 (ko) 접합 기판의 제조방법 및 접합 기판
JP5284576B2 (ja) 半導体基板の製造方法
CN101256934A (zh) 半导体基板的制造方法
WO2007074550A1 (ja) Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
JP5249511B2 (ja) Ｓｏｑ基板およびｓｏｑ基板の製造方法
EP1981064B1 (en) Process for producing a soi wafer
JP5064693B2 (ja) Ｓｏｉ基板の製造方法
KR20090042139A (ko) 반도체 기판의 제조 방법
JP5019852B2 (ja) 歪シリコン基板の製造方法
WO2010137683A1 (ja) Ｓｏｉ基板の製造方法
JP2008263010A (ja) Ｓｏｉ基板の製造方法
JP2004022602A (ja) Ｓｏｉ基板の製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid