JP5284576B2 - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法 Download PDFInfo
- Publication number
- JP5284576B2 JP5284576B2 JP2006305657A JP2006305657A JP5284576B2 JP 5284576 B2 JP5284576 B2 JP 5284576B2 JP 2006305657 A JP2006305657 A JP 2006305657A JP 2006305657 A JP2006305657 A JP 2006305657A JP 5284576 B2 JP5284576 B2 JP 5284576B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- silicon
- main surface
- ion implantation
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 139
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 52
- 229910052710 silicon Inorganic materials 0.000 claims description 50
- 239000010703 silicon Substances 0.000 claims description 50
- 238000002844 melting Methods 0.000 claims description 39
- 238000000034 method Methods 0.000 claims description 38
- 238000005468 ion implantation Methods 0.000 claims description 31
- 230000008018 melting Effects 0.000 claims description 30
- 239000010409 thin film Substances 0.000 claims description 29
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 claims description 20
- 239000011521 glass Substances 0.000 claims description 17
- 239000001257 hydrogen Substances 0.000 claims description 16
- 229910052739 hydrogen Inorganic materials 0.000 claims description 16
- 239000010408 film Substances 0.000 claims description 14
- 238000010438 heat treatment Methods 0.000 claims description 14
- -1 hydrogen ions Chemical class 0.000 claims description 10
- 239000004033 plastic Substances 0.000 claims description 9
- 239000013078 crystal Substances 0.000 claims description 8
- 239000000853 adhesive Substances 0.000 claims description 7
- 230000001070 adhesive effect Effects 0.000 claims description 7
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 6
- 238000002513 implantation Methods 0.000 claims description 5
- 238000009832 plasma treatment Methods 0.000 claims description 5
- 239000011368 organic material Substances 0.000 claims description 4
- 230000004913 activation Effects 0.000 claims description 3
- 229920002545 silicone oil Polymers 0.000 claims description 3
- 230000003313 weakening effect Effects 0.000 claims 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 30
- 239000007789 gas Substances 0.000 description 12
- 206010040844 Skin exfoliation Diseases 0.000 description 9
- 239000000126 substance Substances 0.000 description 9
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 238000004381 surface treatment Methods 0.000 description 8
- 125000004429 atom Chemical group 0.000 description 7
- 230000003746 surface roughness Effects 0.000 description 6
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 3
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910001882 dioxygen Inorganic materials 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 229910008045 Si-Si Inorganic materials 0.000 description 1
- 229910006411 Si—Si Inorganic materials 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000010494 dissociation reaction Methods 0.000 description 1
- 230000005593 dissociations Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000002985 plastic film Substances 0.000 description 1
- 229920006255 plastic film Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
- H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
本発明は、低融点物質からなる基板上にシリコン薄膜を有する半導体基板の製造方法に関する。
シリコン薄膜、特に、単結晶シリコン薄膜を他の材料の基板上に形成（転写）する技術は、いわゆる「貼り合わせ技術」として知られている。例えば、低融点の有機物薄膜（フィルム）上にシリコン薄膜を形成すれば、曲面にも応用が可能な「フレキシブルデバイス」への応用が可能であるために近年注目を浴びている技術である。その他にも、低融点物質（例えば、低融点ガラス等）の基板上に単結晶シリコン薄膜を複合化する技術も、石英ガラスなどを用いる場合に比較して材料のコスト低減が可能であるために、注目されている技術のひとつである。
従来より、半導体基板を貼り合わせ法で製造するための方法として、SmartCut法（SOITEC法）が知られている。このうち、SmartCut法は、貼り合せ面側に水素イオンを注入して「水素ブリスタ」と呼ばれる「気泡」を高密度で発生させたシリコン基板と、支持基板とを貼り合わせ、５００℃以上の比較的高温の熱処理を施して「水素ブリスタ」を「成長」させ、この「気泡成長」を利用してシリコン薄膜を熱剥離することで半導体基板を得る方法である（例えば、特許文献１や非特許文献１）。
しかし、これらの低融点物質への単結晶シリコン薄膜（この単結晶シリコン薄膜はデバイス形成されたものであってもよい）を他の基板上に複合化することは、通常は非常に困難である。その理由は、SmartCut法などの従来の手法では、シリコン薄膜の転写には高温プロセス（５００℃以上）が必須であり、この温度領域では低融点物質は融解してしまうためである。有機材料フィルムや低融点ガラス等の低融点物質の支持基板にシリコン薄膜を転写するためには、支持基板の融解を回避するために、転写に伴うプロセスの最高温度を２５０℃程度にまで下げる必要がある。
本発明は、このような問題に鑑みてなされたものであり、その目的とするところは、プラスチックや低融点ガラスなどの低融点物質上に高品質なシリコン薄膜を備えたフレキシブルデバイス用基板やＳＯＩ基板などの半導体基板を、簡便で且つ低コストで製造可能とする手法を提供することにある。
本発明は、このような課題を解決するために、本発明の半導体基板の製造方法は、シリコン基板の主面側に１．５×１０17ａｔｏｍｓ／ｃｍ2以上のドーズ量で水素イオンを注入する第１のステップと、前記シリコン基板の主面と低融点物質の支持基板の主面を貼り合わせる第２のステップと、前記貼り合わせた基板を１２０℃以上であって前記支持基板の融点を超えない２５０℃以下の温度で熱処理する第３のステップと、前記熱処理後の貼り合せ基板の前記シリコン基板の水素イオン注入界面に沿ってシリコン結晶膜を剥離して前記支持基板の表面上にシリコン薄膜を形成する第４のステップとを備えている（請求項１）。
前記支持基板が無機材料からなる場合には、前記第２のステップの貼り合わせは、前記シリコン基板の主面及び前記支持基板の主面の少なくとも一方にプラズマ処理又はオゾン処理による表面活性化処理を施して実行されることが好ましい（請求項２）。前記支持基板は、例えば、融点５００℃以下の低融点ガラスである（請求項３）。
また、前記支持基板が有機材料からなる場合には、前記第２のステップの貼り合わせは、前記シリコン基板の主面と前記支持基板の主面同士を接着剤の塗布により実行されることが好ましい（請求項４）。前記支持基板は、例えば、プラスチックである（請求項５）。
前記貼り合わせを接着剤で行う場合には、前記接着剤としてシリコーンオイルを用いることが好ましい（請求項６）。
前記第４のステップは、例えば、前記シリコン基板端部の水素イオン注入領域に機械的衝撃を付与することにより実行される（請求項７）。
本発明によれば、水素イオン注入量と熱処理温度の適正化を図ることにより、２５０℃以下という低温プロセスでのシリコン薄膜の剥離を可能としたので、低融点物質の基板上にも高品質なシリコン薄膜を転写可能となり、石英ガラス上にシリコン薄膜を転写させたＳＯＩ基板に比較して、安価なＳＯＩ基板を提供することが可能となる。
また、このような低融点基板としてプラスチックフィルムなどのフレキシブル基板を用いることとしたので、フレキシブルデバイス用基板の提供も可能となる。
以下に、実施例により、本発明の実施の形態について説明する。
本実施例では、低融点物質からなる無機材料基板として、低融点ガラスを用いている。ここで、「低融点物質」とは、その融点が概ね５００℃程度以下の物質を意味する。
図１は、本実施例の半導体基板の製造方法のプロセス例を説明するための図で、図１（Ａ）に図示されたシリコン基板１０は単結晶Ｓｉ基板である。ここで、単結晶Ｓｉ基板１０は、例えば、ＣＺ法（チョクラルスキ法）により育成された一般に市販されているＳｉ基板であり、その導電型や比抵抗率などの電気特性値や結晶方位や結晶径は、本発明の方法で製造される半導体基板が供されるデバイスの設計値やプロセスあるいは製造されるデバイスの表示面積などに依存して適宜選択される。また、この単結晶Ｓｉ基板１０はその表面（貼り合せ面）に予め酸化膜が形成された状態のものであってもよい。
先ず、単結晶Ｓｉ基１０の表面（主面）に水素イオンを注入し、水素イオン注入層（イオン注入ダメージ層）１１を形成する。この水素イオン注入により、単結晶Ｓｉ基板１０の表面近傍の所定の深さ（平均イオン注入深さＬ）に「水素イオン注入界面」１２が形成され、当該領域には、局在する「微小気泡層」が形成される（図１（Ａ））。この水素イオン注入界面１２が後の「接合面（貼り合せ面）」となる。
本発明においては、水素のイオン注入量（ドーズ量）を従来法であるSmartCut法で採用されている値に比較して高く設定し、ドーズ量１．５×１０１7ａｔｏｍｓ／ｃｍ2以上とする。このようなドーズ量選択をなした理由は、低温プロセスでシリコン薄膜剥離を行うために、貼り合わせ界面近傍（剥離界面）における注入水素イオン濃度を高くするためである。
なお、従来、SmartCut法で半導体基板を作製する場合には、水素イオンのドーズ量が１×１０17ａｔｏｍｓ／ｃｍ2を越えるとその後に得られるＳＯＩ層の表面荒れが生じるとされ、７×１０16ａｔｏｍｓ／ｃｍ2程度のドーズ量に設定するのが一般的であった。
しかしながら、本発明者らの検討によれば、従来法において生じる上記イオン注入条件で生じるＳＯＩ層の表面荒れの原因は、水素イオンのドーズ量そのものではなく、シリコン薄膜を剥離してＳＯＩ層を得るために採用されている比較的高温（例えば５００℃）の熱処理工程にあることが明らかとなった。
上述したように、SmartCut法でＳＯＩ基板を作製する際には、シリコン基板の貼り合せ面側に水素イオンを注入して「水素ブリスタ」と呼ばれる「気泡」を高密度で発生させ、比較的高温の熱処理により生じる「水素ブリスタ」の「気泡成長」を利用してシリコン薄膜を熱剥離している。ここで、「気泡成長」は水素原子の拡散現象に他ならないから、高ドーズ条件で形成されることとなる極めて高密度の「気泡」が「成長」する過程においては水素原子の拡散が顕著に生じていることとなる。そして、このような原子拡散現象がＳＯＩ層の表面荒れを生じさせることとなるとの解釈が可能である。
したがって、シリコン薄膜の低温での剥離を可能とすれば、当該剥離処理工程中での水素原子の拡散は著しく抑制されることとなり、高いドーズ量の水素イオン注入を施したとしても剥離されて得られるシリコン膜の表面荒れを生じさせることはないはずである。
本発明者らはこのような仮設に立ち、種々のドーズ量で水素イオン注入を施して剥離シリコン膜の表面荒れへの影響を調査したが、後述する低温剥離工程を採用する限り、少なくとも４×１０17ａｔｏｍｓ／ｃｍ2までのドーズ量での表面荒れは認められなかった。
イオン注入層１１の単結晶Ｓｉ基板１０表面からの深さ（平均イオン注入深さＬ）はイオン注入時の加速電圧により制御され、どの程度の厚さのシリコン膜を剥離させるかに依存して決定されるが、例えば、平均イオン注入深さＬを０．５μｍ以下とし、加速電圧５０〜１００ｋｅＶなどとする。なお、Ｓｉ結晶中へのイオン注入プロセスにおいて注入イオンのチャネリング抑制のために通常行われているように、単結晶Ｓｉ基板１０のイオン注入面に予め酸化膜等の絶縁膜を形成させておき、この絶縁膜を通してイオン注入を施すようにしてもよい。
このようにして水素イオンによる注入ダメージ層１１を形成した単結晶Ｓｉ基板１０と低融点ガラス基板２０を貼り合わせる（図１（Ｂ））。なお、これらの基板直径は概ね同一であり、後のデバイス形成プロセスの便宜のため、低融点ガラス基板２０にも単結晶Ｓｉ基板１０に設けられているオリエンテーション・フラット（ＯＦ）と同様のＯＦを設けておき、これらのＯＦ同士を一致させて貼り合わせるようにすると好都合である。
この貼り合わせは、シリコーンオイルなどの接着剤を用いて行うこととしてもよいが、本実施例では、単結晶Ｓｉ基板１０と低融点ガラス基板２０のそれぞれの接合面に、表面清浄化や表面活性化などを目的としたプラズマ処理やオゾン処理を施すことで行っている。この表面処理は、接合面となる表面の有機物除去や表面上のＯＨ基を増大させて表面活性化を図るなどの目的で行われるものであり、単結晶Ｓｉ基板１０と低融点ガラス基板２０の双方の接合面に処理を施す必要は必ずしもなく、何れか一方の接合面にのみ施すこととしてもよい。
この表面処理をプラズマ処理により実行する場合には、予めＲＣＡ洗浄等を施した表面清浄な単結晶Ｓｉ基板および／または低融点ガラス基板を真空チャンバ内の試料ステージに載置し、当該真空チャンバ内にプラズマ用ガスを所定の真空度となるように導入する。なお、ここで用いられるプラズマ用ガス種としては、単結晶Ｓｉ基板の表面処理用として、酸素ガス、水素ガス、アルゴンガス、またはこれらの混合ガス、あるいは水素ガスとヘリウムガスの混合ガスなどがあり、単結晶Ｓｉ基板の表面状態や目的などにより適宜変更され得る。
また、当該表面処理が単結晶Ｓｉ表面を酸化させることをも目的とするような場合には、少なくとも酸素ガスを含有するものをプラズマ用ガスとして用いる。なお、低融点ガラス基板はその表面が酸化状態にあるため、このようなプラズマ用ガス種の選定に特別な制限はない。プラズマ用ガスの導入後、１００Ｗ程度の電力の高周波プラズマを発生させ、プラズマ処理される単結晶Ｓｉ基板および／または低融点ガラス基板の表面に５〜１０秒程度の処理を施して終了する。
表面処理をオゾン処理で実行する場合には、予めＲＣＡ洗浄等を施した表面清浄な単結晶Ｓｉ基板および／または低融点ガラス基板を酸素含有の雰囲気とされたチャンバ内の試料ステージに載置し、当該チャンバ内に窒素ガスやアルゴンガスなどのプラズマ用ガスを導入した後に所定の電力の高周波プラズマを発生させ、当該プラズマにより雰囲気中の酸素をオゾンに変換させ、処理される単結晶Ｓｉ基板および／または低融点ガラス基板の表面に所定の時間の処理が施される。
このような表面処理が施された単結晶Ｓｉ基板１０と低融点ガラス基板２０の表面を接合面として密着させて貼り合わせると、両基板の少なくとも一方の表面（接合面）は、プラズマ処理やオゾン処理などにより表面処理が施されて活性化しているために、室温で密着（貼り合せ）した状態でも後工程での機械的剥離や機械研磨に十分耐え得るレベルの接合強度を得ることができる。
これに続いて、貼り合わせた状態の基板を１２０℃以上２５０℃以下（但し、支持基板の融点を超えない温度）の比較的低い温度で加熱する。この処理温度の上限を２５０℃としたのは支持基板の融解を避けるためであり、下限を１２０℃としたのは、これ以下の温度では、注入された水素の凝集等によるＳｉ−Ｓｉ結合の乖離等が充分に促進されず、イオン注入界面１２の機械的強度が充分に弱まらないためである。
これに続いて、外部衝撃を付与することで、熱処理後の貼り合せ基板の単結晶Ｓｉ基板１０の水素イオン注入界面１２に沿ってＳｉ結晶膜を剥離する（図１（Ｃ））。この熱処理は、注入ダメージ層１１内のＳｉ原子の化学結合を弱化させて機械的強度を低下させることを目的とするものである。そして、得られたシリコン薄膜１３の表面を研磨等してダメージを除去して半導体基板が得られる（図１（Ｄ））。
ここで、シリコン薄膜の剥離のための外部からの衝撃付与の手法としては種々のものがあり得るが、例えば、単結晶Ｓｉ基板端部の水素イオン注入領域（水素イオン注入界面近傍）に機械的衝撃を付与するなどがある。１２０〜２５０℃の上記熱処理により注入ダメージ層１１内のＳｉ原子の化学結合は既に弱化しているため、何れの手法を採用するにしてもその衝撃レベルは従来法に比較して著しく低いもので十分である。したがって、シリコン薄膜の機械的剥離によるダメージの導入は回避されることとなる。
本実施例では、低融点物質からなる有機材料基板として、比較的薄いプラスチックの基板（フレキシブル基板）を用いている。
図２は、本実施例の半導体基板の製造方法のプロセス例を説明するための図で、図２（Ａ）に図示されたシリコン基板１０（単結晶シリコン基板）に、実施例１同様の水素イオン注入を施す。
このようにして水素イオンによる注入ダメージ層１１を形成した単結晶Ｓｉ基板１０とプラスチック基板３０を貼り合わせる（図２（Ｂ））。なお、本実施例では、この貼り合わせを、単結晶Ｓｉ基板１０とプラスチック基板３０の貼り合わせ面に接着剤を塗布することにより実行している。また、これらの基板直径は概ね同一であり、後のデバイス形成プロセスの便宜のため、プラスチック基板３０にも単結晶Ｓｉ基板１０に設けられているオリエンテーション・フラット（ＯＦ）と同様のＯＦを設けておき、これらのＯＦ同士を一致させて貼り合わせるようにすると好都合である。
これに続いて、貼り合わせた状態の基板を１２０℃以上２５０℃以下（但し、支持基板の融点を超えない温度）の比較的低い温度で加熱し、さらに、外部衝撃を付与することで、熱処理後の貼り合せ基板の単結晶Ｓｉ基板１０の水素イオン注入界面１２に沿ってＳｉ結晶膜を剥離する（図２（Ｃ））。そして、得られたシリコン薄膜１３の表面を研磨等してダメージを除去して半導体基板が得られる（図２（Ｄ））。
なお、図２（Ｃ）に示した符号４０は、真空チャックステージであり、剥離時にプラスチック基板３０が湾曲することを防止するためのものである。
本発明によれば、低融点の基板上にシリコン薄膜を転写することが可能となる。その結果、安価なＳＯＩ基板やフレキシブルデバイス用基板の提供が可能となる。
１０ Ｓｉ基板
１１ 注入ダメージ層
１２ イオン注入界面
１３ シリコン薄膜
２０ 低融点ガラス基板
３０ プラスチック基板
４０ 真空チャックステージ
１１ 注入ダメージ層
１２ イオン注入界面
１３ シリコン薄膜
２０ 低融点ガラス基板
３０ プラスチック基板
４０ 真空チャックステージ
Claims (4)
- 半導体基板の製造方法であって、シリコン基板の主面側に１．５×１０17ａｔｏｍｓ／ｃｍ2以上で４×１０17ａｔｏｍｓ／ｃｍ2以下のドーズ量で水素イオンを注入する第１のステップと、前記シリコン基板の主面と融点５００℃以下の低融点ガラスからなる支持基板の主面を貼り合わせる第２のステップと、前記貼り合わせた基板を１２０℃以上であって前記支持基板の融点を超えない２５０℃以下の温度で熱処理して前記水素イオンの注入により形成されたダメージ層内のシリコン原子同士の結合を弱化させる第３のステップと、前記熱処理後の貼り合せ基板の前記シリコン基板の水素イオン注入界面に沿ってシリコン結晶膜を剥離して前記支持基板の表面上にシリコン薄膜を形成する第４のステップとを備え、
前記第２のステップの貼り合わせは、前記シリコン基板の主面及び前記支持基板の主面の少なくとも一方にプラズマ処理又はオゾン処理による表面活性化処理を施して実行され、
前記第４のステップは、前記シリコン基板端部の水素イオン注入領域に機械的衝撃を付与することにより実行される、半導体基板の製造方法。 - 半導体基板の製造方法であって、シリコン基板の主面側に１．５×１０ 17 ａｔｏｍｓ／ｃｍ 2 以上で４×１０ 17 ａｔｏｍｓ／ｃｍ 2 以下のドーズ量で水素イオンを注入する第１のステップと、前記シリコン基板の主面と有機材料からなる支持基板の主面を貼り合わせる第２のステップと、前記貼り合わせた基板を１２０℃以上であって前記支持基板の融点を超えない２５０℃以下の温度で熱処理して前記水素イオンの注入により形成されたダメージ層内のシリコン原子同士の結合を弱化させる第３のステップと、前記熱処理後の貼り合せ基板の前記シリコン基板の水素イオン注入界面に沿ってシリコン結晶膜を剥離して前記支持基板の表面上にシリコン薄膜を形成する第４のステップとを備え、
前記第２のステップの貼り合わせは、前記シリコン基板の主面と前記支持基板の主面同士を接着剤の塗布により実行され、
前記第４のステップは、前記シリコン基板端部の水素イオン注入領域に機械的衝撃を付与することにより実行される、半導体基板の製造方法。 - 前記支持基板がプラスチックであることを特徴とする請求項２に記載の半導体基板の製造方法。
- 前記接着剤が、シリコーンオイルである請求項２又は３に記載の半導体基板の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006305657A JP5284576B2 (ja) | 2006-11-10 | 2006-11-10 | 半導体基板の製造方法 |
| US11/979,446 US20080113489A1 (en) | 2006-11-10 | 2007-11-02 | Method for manufacturing semiconductor substrate |
| EP07021589.2A EP1921673B1 (en) | 2006-11-10 | 2007-11-06 | Method for manufacturing semiconductor substrate |
| CNA2007101863107A CN101179014A (zh) | 2006-11-10 | 2007-11-12 | 半导体衬底的制造方法 |
| CN201510117172.1A CN104701239B (zh) | 2006-11-10 | 2007-11-12 | 半导体衬底的制造方法 |
| US12/805,582 US8263478B2 (en) | 2006-11-10 | 2010-08-06 | Method for manufacturing semiconductor substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006305657A JP5284576B2 (ja) | 2006-11-10 | 2006-11-10 | 半導体基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008124207A JP2008124207A (ja) | 2008-05-29 |
| JP5284576B2 true JP5284576B2 (ja) | 2013-09-11 |
Family
ID=39186844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006305657A Active JP5284576B2 (ja) | 2006-11-10 | 2006-11-10 | 半導体基板の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US20080113489A1 (ja) |
| EP (1) | EP1921673B1 (ja) |
| JP (1) | JP5284576B2 (ja) |
| CN (2) | CN104701239B (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008153411A (ja) * | 2006-12-18 | 2008-07-03 | Shin Etsu Chem Co Ltd | Ｓｏｉ基板の製造方法 |
| US8088672B2 (en) * | 2008-06-20 | 2012-01-03 | Tien-Hsi Lee | Producing a transferred layer by implanting ions through a sacrificial layer and an etching stop layer |
| SG159484A1 (en) * | 2008-09-05 | 2010-03-30 | Semiconductor Energy Lab | Method of manufacturing soi substrate |
| FR2961515B1 (fr) * | 2010-06-22 | 2012-08-24 | Commissariat Energie Atomique | Procede de realisation d'une couche mince de silicium monocristallin sur une couche de polymere |
| US20120009394A1 (en) * | 2010-07-07 | 2012-01-12 | MOS Art Pack Corporation | Bonding method and bonding substrate |
| FR2980919B1 (fr) * | 2011-10-04 | 2014-02-21 | Commissariat Energie Atomique | Procede de double report de couche |
| FR2992464B1 (fr) * | 2012-06-26 | 2015-04-03 | Soitec Silicon On Insulator | Procede de transfert d'une couche |
| US9472518B2 (en) * | 2014-04-04 | 2016-10-18 | Micron Technology, Inc. | Semiconductor structures including carrier wafers and methods of using such semiconductor structures |
| CN103952766B (zh) * | 2014-05-12 | 2016-08-24 | 山东大学 | 一种利用离子注入制备磷酸钛氧钾薄膜的方法 |
| CN106960811A (zh) * | 2016-01-12 | 2017-07-18 | 沈阳硅基科技有限公司 | 一种soi硅片的制备方法 |
| DE102016118268A1 (de) | 2016-09-27 | 2018-03-29 | Infineon Technologies Ag | Verfahren zum Bearbeiten eines einkristallinen Substrats und mikromechanische Struktur |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2805999B2 (ja) | 1990-07-26 | 1998-09-30 | 信越化学工業株式会社 | 酸無水物基含有ジシロキサン及びその製造方法 |
| FR2681472B1 (fr) | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
| KR0165467B1 (ko) * | 1995-10-31 | 1999-02-01 | 김광호 | 웨이퍼 디본더 및 이를 이용한 웨이퍼 디본딩법 |
| EP0995227A4 (en) * | 1997-05-12 | 2000-07-05 | Silicon Genesis Corp | CONTROLLED CLEAVAGE PROCESS |
| US6159824A (en) * | 1997-05-12 | 2000-12-12 | Silicon Genesis Corporation | Silicon-on-silicon wafer bonding process using a thin film blister-separation method |
| JP3697106B2 (ja) * | 1998-05-15 | 2005-09-21 | キヤノン株式会社 | 半導体基板の作製方法及び半導体薄膜の作製方法 |
| DE19854318A1 (de) * | 1998-11-25 | 2000-05-31 | Heidenhain Gmbh Dr Johannes | Längenmeßeinrichtung |
| FR2797347B1 (fr) * | 1999-08-04 | 2001-11-23 | Commissariat Energie Atomique | Procede de transfert d'une couche mince comportant une etape de surfragililisation |
| JP3907400B2 (ja) * | 2000-12-05 | 2007-04-18 | 株式会社巴川製紙所 | ダミーウェハー |
| JP5110772B2 (ja) * | 2004-02-03 | 2012-12-26 | 株式会社半導体エネルギー研究所 | 半導体薄膜層を有する基板の製造方法 |
| KR100634528B1 (ko) * | 2004-12-03 | 2006-10-16 | 삼성전자주식회사 | 단결정 실리콘 필름의 제조방법 |
| KR20060069022A (ko) * | 2004-12-17 | 2006-06-21 | 주식회사 실트론 | Ｓｏｉ 웨이퍼의 제조 방법 |
| JP2006210898A (ja) * | 2004-12-28 | 2006-08-10 | Shin Etsu Chem Co Ltd | Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ |
| JP2008532317A (ja) * | 2005-02-28 | 2008-08-14 | シリコン・ジェネシス・コーポレーション | レイヤ転送プロセス用の基板強化方法および結果のデバイス |
| US20060240275A1 (en) * | 2005-04-25 | 2006-10-26 | Gadkaree Kishor P | Flexible display substrates |
| FR2898431B1 (fr) * | 2006-03-13 | 2008-07-25 | Soitec Silicon On Insulator | Procede de fabrication de film mince |
-
2006
- 2006-11-10 JP JP2006305657A patent/JP5284576B2/ja active Active
-
2007
- 2007-11-02 US US11/979,446 patent/US20080113489A1/en not_active Abandoned
- 2007-11-06 EP EP07021589.2A patent/EP1921673B1/en active Active
- 2007-11-12 CN CN201510117172.1A patent/CN104701239B/zh active Active
- 2007-11-12 CN CNA2007101863107A patent/CN101179014A/zh active Pending
-
2010
- 2010-08-06 US US12/805,582 patent/US8263478B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN104701239B (zh) | 2018-01-26 |
| US20100311221A1 (en) | 2010-12-09 |
| CN101179014A (zh) | 2008-05-14 |
| EP1921673B1 (en) | 2014-04-30 |
| US8263478B2 (en) | 2012-09-11 |
| US20080113489A1 (en) | 2008-05-15 |
| EP1921673A3 (en) | 2011-09-28 |
| JP2008124207A (ja) | 2008-05-29 |
| CN104701239A (zh) | 2015-06-10 |
| EP1921673A2 (en) | 2008-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5284576B2 (ja) | 半導体基板の製造方法 | |
| US7977209B2 (en) | Method for manufacturing SOI substrate | |
| JP4407127B2 (ja) | Ｓｏｉウエーハの製造方法 | |
| JP2008153411A (ja) | Ｓｏｉ基板の製造方法 | |
| EP1986219A1 (en) | Soi substrate and method for manufacturing soi substrate | |
| EP1986218A1 (en) | Method for manufacturing soi substrate | |
| KR100890792B1 (ko) | 결합 계면 안정화를 위한 열처리 | |
| KR101380514B1 (ko) | 반도체 기판의 제조 방법 | |
| JP5249511B2 (ja) | Ｓｏｑ基板およびｓｏｑ基板の製造方法 | |
| JP5220335B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP2008263084A (ja) | 熱分解性窒化硼素複合基板の製造方法 | |
| JP5064693B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP2009105315A (ja) | 半導体基板の製造方法 | |
| JP5044195B2 (ja) | Ｓｏｑ基板の製造方法 | |
| JP5019852B2 (ja) | 歪シリコン基板の製造方法 | |
| JP2008263010A (ja) | Ｓｏｉ基板の製造方法 | |
| JP2010278342A (ja) | Ｓｏｉ基板の製造方法 | |
| JP2009295667A (ja) | 貼り合わせウェーハの製造方法 | |
| JP4730645B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| CN106683980B (zh) | 带有载流子俘获中心的衬底的制备方法 | |
| JP2005079393A (ja) | スマートカット法におけるイオン注入方法およびスマートカット法によるｓｏｉウェーハ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081120 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120412 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120417 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120618 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121113 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130514 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130530 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5284576 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |