CN104701239A - 半导体衬底的制造方法 - Google Patents
半导体衬底的制造方法 Download PDFInfo
- Publication number
- CN104701239A CN104701239A CN201510117172.1A CN201510117172A CN104701239A CN 104701239 A CN104701239 A CN 104701239A CN 201510117172 A CN201510117172 A CN 201510117172A CN 104701239 A CN104701239 A CN 104701239A
- Authority
- CN
- China
- Prior art keywords
- substrate
- mentioned
- hydrogen
- single crystal
- interarea
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 141
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000000034 method Methods 0.000 title claims description 40
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 47
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 45
- 239000010703 silicon Substances 0.000 claims abstract description 45
- 238000002844 melting Methods 0.000 claims abstract description 40
- 239000001257 hydrogen Substances 0.000 claims abstract description 31
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 31
- 230000008018 melting Effects 0.000 claims abstract description 24
- 239000010409 thin film Substances 0.000 claims abstract description 24
- 239000010408 film Substances 0.000 claims abstract description 14
- 239000000463 material Substances 0.000 claims abstract description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 27
- 238000002513 implantation Methods 0.000 claims description 21
- 238000010030 laminating Methods 0.000 claims description 18
- 238000010438 heat treatment Methods 0.000 claims description 11
- 239000004568 cement Substances 0.000 claims description 9
- 229920002545 silicone oil Polymers 0.000 claims description 3
- 229910008045 Si-Si Inorganic materials 0.000 claims description 2
- 229910006411 Si—Si Inorganic materials 0.000 claims description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 33
- 239000011521 glass Substances 0.000 abstract description 17
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 abstract description 8
- 238000005468 ion implantation Methods 0.000 abstract description 8
- 239000013078 crystal Substances 0.000 abstract description 2
- -1 Hydrogen ions Chemical class 0.000 abstract 1
- 230000035939 shock Effects 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 8
- 239000007789 gas Substances 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 6
- 239000000203 mixture Substances 0.000 description 6
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 5
- 239000007943 implant Substances 0.000 description 5
- 238000009832 plasma treatment Methods 0.000 description 5
- 239000007787 solid Substances 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000001994 activation Methods 0.000 description 3
- 125000004429 atom Chemical group 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 150000002431 hydrogen Chemical class 0.000 description 3
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000004381 surface treatment Methods 0.000 description 3
- 238000010023 transfer printing Methods 0.000 description 3
- RPAJSBKBKSSMLJ-DFWYDOINSA-N (2s)-2-aminopentanedioic acid;hydrochloride Chemical compound Cl.OC(=O)[C@@H](N)CCC(O)=O RPAJSBKBKSSMLJ-DFWYDOINSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 239000003595 mist Substances 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 230000003116 impacting effect Effects 0.000 description 1
- 229940090044 injection Drugs 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
- H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
本发明提供将高品质的硅薄膜转印在低熔点物质的衬底上而成的半导体衬底。本发明的方法为：以1.5×1017atoms/cm2以上的掺杂量，将氢离子注入单结晶硅衬底(10)的表面(主面)，形成氢离子注入层(离子注入损伤层)(11)。通过此氢离子注入，形成氢离子注入界面(12)。贴合单结晶硅衬底(10)和低熔点玻璃衬底(20)。以120℃以上250℃以下(但是，不超过支持衬底的熔点温度)的比较低的温度，加热贴合状态的衬底，利用赋予外部冲击，将热处理后的贴合衬底，沿着单结晶硅衬底(10)的氢离子注入界面(12)，剥离Si结晶膜。然后，对所得到的硅薄膜(13)的表面进行研磨等，除去损伤，而得到半导体衬底。
Description
本申请是申请号为200710186310.7、申请日为2007年11月12日、发明名称为“半导体衬底的制造方法”的专利申请的分案申请。
技术领域
本发明涉及在由低熔点物质所构成的衬底上具有硅薄膜的半导体衬底的制造方法。
背景技术
将硅薄膜，特别是将单结晶硅薄膜形成(转印)在其他材料的衬底上的技术，已知有所谓的「贴合技术」。例如，若将硅薄膜形成在低熔点的有机物薄膜(薄片)上，由于是可以应用于曲面的「柔性装置(flexible device)」的应用，所以是近年来受到重视的技术。其它，在低熔点物质(例如低熔点玻璃等)的衬底上，将单结晶硅薄膜复合化的技术，与使用石英玻璃等的情况比较，由于可以降低材料成本，所以也是受到重视的技术。
以往，作为以贴合法来制造半导体衬底的方法，已知有SmartCut法(SOITEC法)。其中，SmartCut法，是将氢离子注入贴合面侧，然后贴合硅衬底(高密度地发生被称为「氢气泡」的「气泡」)和支持衬底，并施行500℃以上的较高温的热处理，使「氢气泡」成长，而利用此「气泡成长」，将硅薄膜热剥离来得到半导体衬底的方法(例如参照专利文献1、非专利文献1)。
[专利文献1]日本特许第3048201号公报[非专利文献1]A.J.Auberton-Herve et al.,“SMART CUT TECHNOLOGY:INDUSTERIALSTATUS of SOI WAFER PRODUCTION and NEW MATERIALDEVELOPMENTS”(Electrochemical Society Proceedings Volume 99-3(1999)p.93-106).
发明内容
[发明所欲解决的问题]
但是，要将单结晶硅薄膜(此单结晶硅薄膜也可以是形成有元件的薄膜)，复合在由这些低熔点物质所构成的其他衬底上，通常是非常困难的。其理由是以往的SmartCut法等的手段，硅薄膜的转印需要高温处理(500℃以上)，而在此温度区域，低熔点物质会熔解。为了要将硅薄膜转印在有机材料薄片、低熔点玻璃等的低熔点物质的支持衬底上，且避免支持衬底的熔解，需要将伴随着转印的处理的最高温度，降低至250℃左右。
本发明是鉴于如此的问题而开发出来，其目的在于提供一种制造方法，能够以简单且低成本的手段，制造出柔性装置(device)用衬底、SOI衬底等的半导体衬底，在这些衬底的塑胶、低熔点玻璃等的低熔点物质上，具有高品质的硅薄膜。
[解决问题所用的手段]
本发明为了解决上述问题，提供一种半导体衬底的制造方法，具备：第1步骤，此步骤是以1.5×1017atoms/cm2以上的掺杂量，将氢离子注入硅衬底的主面侧；第2步骤，此步骤是贴合上述硅衬底的主面和低熔点物质的支持衬底的主面；第3步骤，此步骤是将上述贴合后的衬底，以120℃以上且未超过上述支持衬底的熔点的250℃以下的温度，进行热处理；以及第4步骤，此步骤是将上述热处理后的贴合衬底，沿着上述硅衬底的氢离子注入界面，剥离硅结晶膜，而在上述支持衬底的表面上，形成硅薄膜。
上述支持衬底是由无机材料构成的情况，上述第2步骤的贴合，较佳为：对上述硅衬底的主面与上述支持衬底的主面的至少其中一方，通过等离子处理或臭氧处理来施行表面活性化处理，而加以实行。上述支持衬底，例如是熔点为500℃以下的低熔点玻璃。
另外，上述支持衬底是由有机材料构成的情况，上述第2步骤的贴合，较佳为：通过将接着剂涂布在上述硅衬底的主面和上述支持衬底的主面上来加以实行。上述支持衬底例如是塑胶衬底。以接着剂来进行上述贴合时，较佳为使用硅油来作为上述接着剂。上述第4步骤，例如是通过对上述硅衬底端部的氢离子注入区域，赋予机械性冲击来实行。
[发明效果]
若根据本发明，通过谋求氢离子注入量和热处理温度的适当化，则可以利用250℃以下的低温处理，来进行硅薄膜的剥离，所以也可以将高品质的硅薄膜转印在低熔点物质的衬底上，与将硅薄膜转印在石英玻璃上而成的SOI衬底比较，可以提供便宜的SOI衬底。
而且，由于使用塑胶薄片等的柔性衬底来作为此种低熔点衬底，所以也可以提供柔性装置(device)用衬底。
附图说明
图1A、图1B、图1C和图1D是用来说明本发明的半导体衬底工艺的实施例1的图。
图2A、图2B、图2C和图2D是用来说明本发明的半导体衬底工艺的实施例2的图。
其中，附图标记说明如下：
10 硅衬底
11 注入损伤层
12 离子注入界面
13 硅薄膜
20 低熔点玻璃衬底
30 塑胶衬底
40 真空夹盘台
具体实施方式
[实施发明的较佳方式]
以下，根据实施例，说明有关本发明的实施方式。
[实施例1]
本实施例，作为由低熔点物质所构成的无机材料衬底，采用低熔点玻璃。在此，所谓的「低熔点物质」是指其熔点大约为500℃以下的物质。
图1A、图1B、图1C以及图1D是用来说明本实施例的半导体衬底的制造方法的制造工艺例的图。图1A所示的硅衬底10是单结晶硅衬底。在此，单结晶硅衬底10，例如是利用CZ法(切克劳斯基法)育成的一般市面上贩卖的硅衬底，其导电型、电阻率等的电特性、结晶方位、结晶直径等，可以依据装置(device)的设计值、工艺或是要被制造的装置的表示面积等(提供给本发明的方法制造出来的半导体衬底)，加以适当地选择。而且，此单结晶硅衬底10，也可以是在其表面(贴合面)上预先形成氧化膜的状态的衬底。
首先，将氢离子注入单结晶硅衬底10的表面(主面)，形成氢离子注入层(离子注入损伤层)11。通过此氢离子注入，在单结晶硅衬底10的表面附近的规定深度(平均离子注入深度L)，形成「氢离子注入界面」12；在该区域，形成局部存在的「微小气泡层」(图1A)。此氢离子注入界面12，成为之后的「接合面(贴合面)」。
在本发明中，将氢离子注入量(掺杂量)设定成比以往的方法(SmartCut法)所采用的值高，而将掺杂量设为1.5×1017atoms/cm2。设成如此的掺杂量的理由，是为了要以低温工艺来进行剥离，则要使贴合界面附近(剥离界面)的注入氢离子浓度变高的缘故。
另外，以往利用SmartCut法来制作半导体衬底时，若氢离子的掺杂量超过1×1017atoms/cm2，则之后所得到的SOI层会发生表面龟裂，所以一般是将掺杂量设为7×1016atoms/cm2左右。
然而，根据本发明人的检索并研究结果，发现：在以往的方法中，以上述离子注入条件所产生的SOI层表面龟裂的原因，并不是由于氢离子的掺杂量，而是由于为了得到SOI层而剥离硅薄膜时所采用的比较高温(例如500℃)的热处理工艺。
如上述，利用SmartCut法来制作半导体衬底时，是将氢离子注入硅衬底的贴合面侧，高密度地产生被称为「氢气泡」的「气泡」，并利用由比较高温的热处理所产生的「氢气泡」的「气泡成长」，热剥离硅薄膜。在此，「气泡成长」既然是氢原子的扩散现象，以高浓度掺杂条件所形成的极高密度的「气泡」，在「成长」的过程中，氢原子的扩散会显著地产生。而且，如此的原子扩散现象，可以解释为产生SOI层的表面龟裂的原因。
因此，若可以在低温下进行硅薄膜的剥离，则可以大幅地抑制在该剥离处理工艺中的氢原子的扩散，即使注入高掺杂量的氢离子，应该不会使所得到的硅膜发生表面龟裂。
本发明人基于此种假设，以各种掺杂量来施行氢离子注入，并调查对于剥离硅膜的表面龟裂所造成的影响，而只要采用后述的低温剥离工艺，至少到4×1017atoms/cm2为止的掺杂量，并没有看到表面龟裂。
离子注入层11的从单结晶硅衬底10表面算起的深度(平均离子注入深度L)，是通过离子注入时的加速电压而被控制，是依据想要剥离多厚的硅膜来决定，例如将平均离子注入深度L设为0.5μm以下，则将加速电压设成50～100keV等。另外，在将离子注入Si结晶中的工艺中，通常为了要抑制注入离子的穿隧效应(channeling)，而在单结晶硅衬底10的离子注入面，预先形成氧化膜等的绝缘膜，也可以通过此绝缘膜来施行离子注入。
贴合单结晶硅衬底10(以如此的方式形成有由氢离子所产生的注入损伤层11)和低熔点玻璃衬底20(图1B)。另外，这些衬底的直径大致相同，为了之后的装置形成工艺的方便，在低熔点玻璃衬底20上，也预先设置与设在单结晶硅衬底10上的定向平面(orientation flat，OF)同样的OF，最好是使这些OF彼此互相一致来进行贴合。
此贴合，也可以使用硅油等的接着剂来进行；在本实施例中，是对单结晶硅衬底10和低熔点玻璃衬底20的各个接合面，以表面洁净化、表面活性化等作为目的，施行等离子处理、臭氧处理等，来进行此贴合。进行此表面处理的目的，是为了要除去表面(接合面)的有机物、或是增加表面上的OH基来谋求表面活性化等；在单结晶硅衬底10和低熔点玻璃衬底20接合面，并不需要双方都施行处理，也可以仅对其中一方的接合面施行处理。
在通过等离子处理来实行此表面处理的情况，将已经预先施行RCA洗净等的表面洁净的单结晶硅衬底及/或低熔点玻璃衬底，放置在真空室内的试样台上，并以成为规定的真空度的方式，将等离子用气体导入该真空室内。另外，作为在此所使用的等离子用气体种类，当作为单结晶硅衬底的表面处理用时，有氧气、氢气、氩气或是这些气体的混合气体，或是氢气和氦气的混合气体等，并可以根据单结晶硅衬底的表面状态、目的等，而做适当的变更。
而且，当该表面处理的目的是要氧化单结晶硅表面的情况，是将至少含有氧气的气体，作为等离子用气体。另外，低熔点玻璃衬底，由于其表面处于氧化状态，如此的等离子用气体种类的选定，并没有特别的限制。导入等离子用气体后，产生100W程度的电力的高频等离子，而对要被等离子处理的单结晶硅衬底及/或低熔点玻璃衬底的表面，施行5～10秒左右的处理，然后结束。
在以臭氧处理来实行表面处理的情况，将已经预先施行RCA洗净等的表面洁净的单结晶硅衬底及/或低熔点玻璃衬底，放置在含氧气氛的室内的试样台上，并将氮气或氩气等的等离子用气体导入该室内后，产生规定电力的高频等离子，并通过该等离子将气氛中的氧变换成臭氧，而对要被处理的单结晶硅衬底及/或低熔点玻璃衬底的表面，施行规定时间的处理。
施行如此的表面处理后的单结晶硅衬底10和低熔点玻璃衬底20的表面，若将其作为接合面来使其密接而贴合，则两衬底的至少其中一方的表面(贴合面)，由于通过等离子处理或臭氧处理等，被施行表面处理而活性化，所以即使是在室温下密接(贴合)的状态，也能够得到充分的接合强度，可耐住在后工艺中的机械性剥离或机械研磨等。
接着，以120℃以上250℃以下(但是，不超过支持衬底的熔点温度)的比较低的温度，加热贴合状态的衬底。将此处理温度的上限设为250℃的原因是为了避免支持衬底发生熔解，而将下限设为120℃，则是因为在120℃以下的温度，无法充分地促进由被注入氢的凝集等所产生的Si-Si键结的解离等，使得氢离子注入界面12的机械强度无法充分地变弱。
接着，利用赋予外部冲击，将热处理后的贴合衬底，沿着单结晶硅衬底10的氢离子注入界面12，剥离Si结晶膜(图1C)。此热处理的目的是减弱注入损伤层11内的Si原子的化学键结，来使机械强度降低。然后，对所得到的硅薄膜13的表面，进行研磨等，除去损伤，而得到半导体衬底(图1D)。
在此，为了剥离硅薄膜，从外部赋予冲击的手段，有许多种，例如有对单结晶硅衬底端部的氢离子注入区域(氢离子注入界面附近)，赋予机械性冲击等。通过120～250℃的上述热处理，注入损伤层11内的Si原子的化学键结既然已经减弱，不论是采用任何一种的手段，其冲击程度可以比以往大幅地降低，便可充分地满足冲击条件。因此，可以避免由于硅薄膜的机械性剥离而造成损伤。
[实施例2]
在本实施例中，作为由低熔点物质所构成的有机材料衬底，是采用比较薄的塑胶衬底(柔性衬底)。
图2A、图2B、图2C以及图2D是用来说明本实施例的半导体衬底的制造方法的工艺例的图。对图2A所示的硅衬底10(单结晶硅衬底)，施行与实施例1同样的氢离子注入。
贴合单结晶硅衬底10(以如此的方式形成有由氢离子所产生的注入损伤层11)和塑胶衬底30(图2B)。另外，在本实施例中，此贴合是通过在单结晶硅衬底和塑胶衬底30的贴合面涂布接着剂来实行。而且，这些衬底的直径大致相同，为了之后的装置形成工艺的方便，在塑胶衬底30上，也预先设置与设在单结晶硅衬底10上的定向平面(orientation flat,OF)同样的OF，最好是使这些OF彼此互相一致来进行贴合。
接着，以120℃以上250℃以下(但是，不超过支持衬底的熔点温度)的比较低的温度，加热贴合状态的衬底，进而利用赋予外部冲击，将热处理后的贴合衬底，沿着单结晶硅衬底10的氢离子注入界面12，剥离Si结晶膜(图2C)。然后，对所得到的硅薄膜13的表面，进行研磨等，除去损伤，而得到半导体衬底(图2D)。
另外，图2C所示的符号40，是真空夹盘台，是用来防止在剥离时塑胶衬底30发生弯曲。
[产业上的利用可能性]
若根据本发明，可以将硅薄膜转印在低熔点的衬底上。其结果，可以提供一种便宜的SOI衬底、柔性装置用衬底等。
Claims (1)
1.一种半导体衬底的制造方法，具备：
第1步骤，此步骤是以1.5×1017atoms/cm2以上的掺杂量，将氢离子注入硅衬底的主面侧，
第2步骤，此步骤是贴合上述硅衬底的主面和熔解温度低的物质的支持衬底的主面，上述熔解温度低的物质是指熔解温度为500℃以下的物质，
第3步骤，此步骤是将上述贴合后的衬底，以120℃以上且未超过上述支持衬底的熔解温度的250℃以下的温度，进行热处理，来促进由被注入的氢的凝集所产生的Si-Si键结的解离，以及
第4步骤，此步骤是将上述热处理后的贴合衬底，沿着上述硅衬底的氢离子注入界面，剥离硅结晶膜，而在上述支持衬底的表面上，形成硅薄膜；
上述第4步骤，是通过对上述硅衬底端部的氢离子注入区域，赋予机械性冲击来实行，
上述第1步骤到上述第4步骤依次执行，
上述第1步骤到上述第4步骤是250℃以下的低温处理，
上述支持衬底是由塑胶衬底构成，
上述第2步骤的贴合，是通过将硅油涂布在上述硅衬底的主面和上述支持衬底的主面上来加以实行，
在上述第4步骤的剥离时，使用真空夹盘台保持上述支持衬底。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006-305657 | 2006-11-10 | ||
| JP2006305657A JP5284576B2 (ja) | 2006-11-10 | 2006-11-10 | 半導体基板の製造方法 |
| CNA2007101863107A CN101179014A (zh) | 2006-11-10 | 2007-11-12 | 半导体衬底的制造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2007101863107A Division CN101179014A (zh) | 2006-11-10 | 2007-11-12 | 半导体衬底的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104701239A true CN104701239A (zh) | 2015-06-10 |
| CN104701239B CN104701239B (zh) | 2018-01-26 |
Family
ID=39186844
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510117172.1A Active CN104701239B (zh) | 2006-11-10 | 2007-11-12 | 半导体衬底的制造方法 |
| CNA2007101863107A Pending CN101179014A (zh) | 2006-11-10 | 2007-11-12 | 半导体衬底的制造方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2007101863107A Pending CN101179014A (zh) | 2006-11-10 | 2007-11-12 | 半导体衬底的制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US20080113489A1 (zh) |
| EP (1) | EP1921673B1 (zh) |
| JP (1) | JP5284576B2 (zh) |
| CN (2) | CN104701239B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106960811A (zh) * | 2016-01-12 | 2017-07-18 | 沈阳硅基科技有限公司 | 一种soi硅片的制备方法 |
| CN107867673A (zh) * | 2016-09-27 | 2018-04-03 | 英飞凌科技股份有限公司 | 单晶衬底和微机械结构的加工方法 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008153411A (ja) * | 2006-12-18 | 2008-07-03 | Shin Etsu Chem Co Ltd | Ｓｏｉ基板の製造方法 |
| JP5452590B2 (ja) * | 2008-06-20 | 2014-03-26 | 天錫 李 | 薄膜製造方法 |
| SG159484A1 (en) * | 2008-09-05 | 2010-03-30 | Semiconductor Energy Lab | Method of manufacturing soi substrate |
| FR2961515B1 (fr) * | 2010-06-22 | 2012-08-24 | Commissariat Energie Atomique | Procede de realisation d'une couche mince de silicium monocristallin sur une couche de polymere |
| US20120009394A1 (en) * | 2010-07-07 | 2012-01-12 | MOS Art Pack Corporation | Bonding method and bonding substrate |
| FR2980919B1 (fr) * | 2011-10-04 | 2014-02-21 | Commissariat Energie Atomique | Procede de double report de couche |
| FR2992464B1 (fr) * | 2012-06-26 | 2015-04-03 | Soitec Silicon On Insulator | Procede de transfert d'une couche |
| US9472518B2 (en) * | 2014-04-04 | 2016-10-18 | Micron Technology, Inc. | Semiconductor structures including carrier wafers and methods of using such semiconductor structures |
| CN103952766B (zh) * | 2014-05-12 | 2016-08-24 | 山东大学 | 一种利用离子注入制备磷酸钛氧钾薄膜的方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1255237A (zh) * | 1997-05-12 | 2000-05-31 | 硅源公司 | 受控切分处理 |
| US6632724B2 (en) * | 1997-05-12 | 2003-10-14 | Silicon Genesis Corporation | Controlled cleaving process |
| KR20060069022A (ko) * | 2004-12-17 | 2006-06-21 | 주식회사 실트론 | Ｓｏｉ 웨이퍼의 제조 방법 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2805999B2 (ja) * | 1990-07-26 | 1998-09-30 | 信越化学工業株式会社 | 酸無水物基含有ジシロキサン及びその製造方法 |
| FR2681472B1 (fr) | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
| KR0165467B1 (ko) * | 1995-10-31 | 1999-02-01 | 김광호 | 웨이퍼 디본더 및 이를 이용한 웨이퍼 디본딩법 |
| JP3697106B2 (ja) * | 1998-05-15 | 2005-09-21 | キヤノン株式会社 | 半導体基板の作製方法及び半導体薄膜の作製方法 |
| DE19854318A1 (de) * | 1998-11-25 | 2000-05-31 | Heidenhain Gmbh Dr Johannes | Längenmeßeinrichtung |
| FR2797347B1 (fr) * | 1999-08-04 | 2001-11-23 | Commissariat Energie Atomique | Procede de transfert d'une couche mince comportant une etape de surfragililisation |
| JP3907400B2 (ja) * | 2000-12-05 | 2007-04-18 | 株式会社巴川製紙所 | ダミーウェハー |
| JP5110772B2 (ja) * | 2004-02-03 | 2012-12-26 | 株式会社半導体エネルギー研究所 | 半導体薄膜層を有する基板の製造方法 |
| KR100634528B1 (ko) | 2004-12-03 | 2006-10-16 | 삼성전자주식회사 | 단결정 실리콘 필름의 제조방법 |
| JP2006210898A (ja) * | 2004-12-28 | 2006-08-10 | Shin Etsu Chem Co Ltd | Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ |
| US7772088B2 (en) | 2005-02-28 | 2010-08-10 | Silicon Genesis Corporation | Method for manufacturing devices on a multi-layered substrate utilizing a stiffening backing substrate |
| US20060240275A1 (en) * | 2005-04-25 | 2006-10-26 | Gadkaree Kishor P | Flexible display substrates |
| FR2898431B1 (fr) * | 2006-03-13 | 2008-07-25 | Soitec Silicon On Insulator | Procede de fabrication de film mince |
-
2006
- 2006-11-10 JP JP2006305657A patent/JP5284576B2/ja active Active
-
2007
- 2007-11-02 US US11/979,446 patent/US20080113489A1/en not_active Abandoned
- 2007-11-06 EP EP07021589.2A patent/EP1921673B1/en active Active
- 2007-11-12 CN CN201510117172.1A patent/CN104701239B/zh active Active
- 2007-11-12 CN CNA2007101863107A patent/CN101179014A/zh active Pending
-
2010
- 2010-08-06 US US12/805,582 patent/US8263478B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1255237A (zh) * | 1997-05-12 | 2000-05-31 | 硅源公司 | 受控切分处理 |
| US6632724B2 (en) * | 1997-05-12 | 2003-10-14 | Silicon Genesis Corporation | Controlled cleaving process |
| KR20060069022A (ko) * | 2004-12-17 | 2006-06-21 | 주식회사 실트론 | Ｓｏｉ 웨이퍼의 제조 방법 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106960811A (zh) * | 2016-01-12 | 2017-07-18 | 沈阳硅基科技有限公司 | 一种soi硅片的制备方法 |
| CN107867673A (zh) * | 2016-09-27 | 2018-04-03 | 英飞凌科技股份有限公司 | 单晶衬底和微机械结构的加工方法 |
| US10611630B2 (en) | 2016-09-27 | 2020-04-07 | Infineon Technologies Ag | Method for processing a monocrystalline substrate and micromechanical structure |
| CN107867673B (zh) * | 2016-09-27 | 2024-04-16 | 英飞凌科技股份有限公司 | 单晶衬底和微机械结构的加工方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104701239B (zh) | 2018-01-26 |
| EP1921673A2 (en) | 2008-05-14 |
| JP2008124207A (ja) | 2008-05-29 |
| EP1921673A3 (en) | 2011-09-28 |
| JP5284576B2 (ja) | 2013-09-11 |
| US20100311221A1 (en) | 2010-12-09 |
| US8263478B2 (en) | 2012-09-11 |
| CN101179014A (zh) | 2008-05-14 |
| US20080113489A1 (en) | 2008-05-15 |
| EP1921673B1 (en) | 2014-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104701239B (zh) | 半导体衬底的制造方法 | |
| CN101207009B (zh) | Soi基板的制造方法 | |
| EP1983553B1 (en) | Method for manufacturing soi substrate | |
| KR101500956B1 (ko) | Ｓｏｉ웨이퍼의 제조 방법 | |
| EP1986218A1 (en) | Method for manufacturing soi substrate | |
| WO2007104767A1 (en) | Method for making a structure comprising at least one thin layer in an amorphous material obtained by epitaxy on a supporting substrate and structure obtained according to said method | |
| CN101188190B (zh) | Soq基板以及soq基板的制造方法 | |
| KR101340002B1 (ko) | Ｓｏｉ웨이퍼의 제조방법 | |
| CN101286444B (zh) | Soi基板的制造方法 | |
| KR101380514B1 (ko) | 반도체 기판의 제조 방법 | |
| CN101286442B (zh) | Soi基板的制造方法 | |
| KR20110055508A (ko) | 접착 접합 계면을 안정화시키기 위한 이온 주입 단계를 포함하는 구조의 제조 방법 | |
| KR101384845B1 (ko) | 반도체 기판의 제조 방법 | |
| CN101179054B (zh) | Soq基板及其制造方法 | |
| JP5019852B2 (ja) | 歪シリコン基板の製造方法 | |
| EP1965413A1 (en) | Method for manufacturing soi substrate, and soi substrate | |
| EP1298731B1 (en) | Simox substrate production process | |
| US20090321872A1 (en) | Low cost substrates and method of forming such substrates | |
| KR20050013398A (ko) | 실리콘 단결정 웨이퍼 및 ｓｏｉ 웨이퍼의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |